KR20150029315A - Light emitting diode and method of fabricating the same - Google Patents

Light emitting diode and method of fabricating the same Download PDF

Info

Publication number
KR20150029315A
KR20150029315A KR20130108326A KR20130108326A KR20150029315A KR 20150029315 A KR20150029315 A KR 20150029315A KR 20130108326 A KR20130108326 A KR 20130108326A KR 20130108326 A KR20130108326 A KR 20130108326A KR 20150029315 A KR20150029315 A KR 20150029315A
Authority
KR
South Korea
Prior art keywords
substrate
refractive index
layer
nano
base portion
Prior art date
Application number
KR20130108326A
Other languages
Korean (ko)
Inventor
채종현
한유대
이준섭
노원영
강민우
서대웅
장종민
김현아
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR20130108326A priority Critical patent/KR20150029315A/en
Priority to US14/481,351 priority patent/US20150069444A1/en
Priority to CN201420517945.6U priority patent/CN204167349U/en
Publication of KR20150029315A publication Critical patent/KR20150029315A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

A disclosed light emitting diode comprises: a substrate; a semiconductor layer formed on one surface of the substrate; an anti-reflective element formed on the other surface of the substrate. The anti-reflective element includes a nanopattern. The present invention can ameliorate light extraction efficiency by reducing total reflection of light traveling toward air through the substrate from a semiconductor stacking unit as the anti-reflective element is disposed between the substrate and the air. Furthermore, each anti-reflective element can be formed in a Moth-eye pattern as formed in the nanopattern. Accordingly, the reflection generated at the interface between the substrate and the semiconductor layer.

Description

발광 다이오드 및 그것을 제조하는 방법{LIGHT EMITTING DIODE AND METHOD OF FABRICATING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a light emitting diode (LED)

본 발명은 발광 다이오드 및 그 제조방법에 관한 것으로, 특히 개선된 광 추출 효율을 갖는 발광 다이오드 및 그 제조 방법에 관한 것이다.The present invention relates to a light emitting diode and a manufacturing method thereof, and more particularly, to a light emitting diode having improved light extraction efficiency and a manufacturing method thereof.

일반적으로, 질화갈륨계 발광 다이오드는 사파이어 기판 상에 질화갈륨계 반도체층들을 성장시켜 제작된다. 특히, 광 추출 효율을 개선하기 위해 패터닝된 사파이어 기판(PSS)이 성장 기판으로서 많이 이용되고 있다. 질화갈륨 기판과 사파이어 기판 사이에 위치하는 패턴들에 의해 활성층에서 생성된 광의 진행 경로를 바꿈으로써 내부 전반사에 의해 손실되는 광을 감소시킨다.Generally, a gallium nitride based light emitting diode is fabricated by growing gallium nitride based semiconductor layers on a sapphire substrate. Particularly, a patterned sapphire substrate (PSS) is widely used as a growth substrate to improve light extraction efficiency. By changing the traveling path of the light generated in the active layer by the patterns located between the gallium nitride substrate and the sapphire substrate, light lost by total internal reflection is reduced.

그러나 활성층에서 생성된 광의 일부는 기판과 공기 사이에서 이들의 굴절률 차이에 의해 이들 계면에서 전반사되어 반도체층들 내에서 손실될 수 있다. 특히, 450nm 파장의 광에 대해, 사파이어 기판은 굴절률이 약 1.7이고, 공기의 굴절률은 1.0이므로 이들 사이의 굴절률 차이가 상대적으로 크다. 이에 따라, 기판과 공기의 계면에서 전반사가 발생되기 쉽다.
However, some of the light generated in the active layer may be totally reflected at these interfaces due to their refractive index difference between the substrate and the air, and may be lost in the semiconductor layers. Particularly, for a light having a wavelength of 450 nm, the sapphire substrate has a refractive index of about 1.7 and a refractive index of air of 1.0, so that the refractive index difference between these is relatively large. Thus, total reflection is likely to occur at the interface between the substrate and the air.

본 발명이 해결하고자 하는 과제는, 발광 다이오드 내부에서 발생되는 광 손실을 줄이고 광 추출 효율을 개선할 수 있는 발광 다이오드 및 그 제조 방법을 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a light emitting diode capable of reducing light loss generated in a light emitting diode and improving light extraction efficiency and a method of manufacturing the same.

본 발명의 해결하고자 하는 또 다른 과제는, 반사 방지 요소가 기판과 공기 사이에 위치하여 반도체 적층부로부터 상기 기판을 통해서 공기로 진행하는 광의 전반사를 감소시켜 광 추출 효율을 개선하기 위한 발광 다이오드 및 그 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a light emitting diode for improving the light extraction efficiency by reducing the total reflection of light traveling from the semiconductor stacked portion to the air through the substrate, And a method for manufacturing the same.

본 발명의 일 실시예에 따른 발광 다이오드는, 기판; 상기 기판의 일면 상에 형성된 반도체층; 및 상기 기판의 타면 상에 형성된 반사 방지 요소를 포함하고, 상기 반사 방지 요소는 나노 패턴을 포함한다.According to an aspect of the present invention, there is provided a light emitting diode comprising: a substrate; A semiconductor layer formed on one surface of the substrate; And an antireflective element formed on the other side of the substrate, wherein the antireflective element comprises a nanopattern.

상기 반사 방지 요소를 채택함으로써 상기 반도체층으로부터 상기 기판을 통해서 공기로 진행하는 광의 전반사를 감소시켜 광 추출 효율을 개선할 수 있다. 더욱이, 상기 반사 방지 요소를 나노 패턴으로 형성함으로써 상기 반사 방지 요소 각각을 모스-아이(Moth-eye) 패턴으로 형성할 수 있으며, 따라서, 기판과 반도체층의 계면에서 발생되는 반사를 급격히 낮출 수 있다.By adopting the anti-reflection element, it is possible to improve the light extraction efficiency by reducing the total reflection of light traveling from the semiconductor layer to the air through the substrate. Further, by forming the antireflection elements in a nanopattern, each of the antireflection elements can be formed in a Moth-eye pattern, and thus the reflection generated at the interface between the substrate and the semiconductor layer can be abruptly lowered .

상기 반사 방지 요소는 상기 기판과 접하는 베이스부; 상기 베이스부 상에 형성된 상기 나노 패턴을 포함하고, 상기 나노 패턴은 필라들과 상기 필라들 사이에 형성된 홀들을 포함한다.Wherein the anti-reflection element comprises: a base portion contacting the substrate; And the nano pattern formed on the base portion includes holes formed between the pillars and the pillars.

상기 베이스부는 상기 기판과 동일하거나 높은 굴절률을 갖는다.The base portion has the same or higher refractive index than the substrate.

상기 나노 패턴은 상기 기판과 공기 사이의 굴절률을 갖는다.The nano pattern has a refractive index between the substrate and air.

상기 필라들 사이의 영역의 폭 또는 홀들 사이의 영역의 폭은 활성층에서 형생성된 광의 파장보다 작은 나노 크기를 갖는다.The width of the region between the pillars or the region between the holes has a nano-size smaller than the wavelength of light generated in the active layer.

상기 필라들은 상기 베이스부로부터 멀어질수록 좁은 폭을 갖는다.The pillars have a narrow width as they move away from the base portion.

상기 나노 패턴은 상기 베이스부로부터 멀어질수록 굴절률이 점차 작아진다.The refractive index of the nano pattern gradually decreases as the distance from the base portion increases.

상기 나노 패턴은 상기 기판의 굴절률보다 더 큰 실리콘질화물 또는 실리콘산질화물로 형성되는 발광 다이오드.Wherein the nano pattern is formed of silicon nitride or silicon oxynitride which is larger than the refractive index of the substrate.

상기 발광 다이오드는 플립칩형 발광 다이오드일 수 있다.The light emitting diode may be a flip chip type light emitting diode.

또한, 본 발명의 다른 실시예에 따른 발광 다이오드의 제조 방법은 제1 굴절률을 갖는 기판의 일면 상에 제2 굴절률을 갖는 반사 방지 요소를 형성하는 단계; 및 상기 기판의 타면 상에 질화갈륨계 반도체층을 성장시키는 단계를 포함하고, 상기 반사 방지 요소는 나노 패턴을 포함한다.According to another aspect of the present invention, there is provided a method of fabricating a light emitting diode, including: forming an anti-reflection element having a second refractive index on one surface of a substrate having a first refractive index; And growing a gallium nitride based semiconductor layer on the other surface of the substrate, wherein the anti-reflective element comprises a nanopattern.

상기 반사 방지 요소를 형성하는 단계는 상기 기판 상에 유전층을 형성하는 단계; 및 상기 유전층을 패터닝하여 상기 나노 패턴을 형성하는 단계를 포함한다.Wherein forming the anti-reflective element comprises: forming a dielectric layer on the substrate; And patterning the dielectric layer to form the nanopattern.

상기 반사 방지 요소는 베이스부를 더 포함하고, 상기 나노 패턴은 상기 베이스부 상에 형성된다.The anti-reflection element further includes a base portion, and the nano pattern is formed on the base portion.

상기 반사 방지 요소를 형성하는 단계는 상기 유전체 상에 금속층을 형성하는 단계; 및 상기 금속층을 열처리하여 금속 물질의 나노 패턴을 형성하는 단계를 더 포함한다.Wherein forming the anti-reflective element comprises: forming a metal layer on the dielectric; And heat treating the metal layer to form a nanopattern of the metal material.

상기 반사 방지 요소를 형성하는 단계는 상기 금속 물질의 나노 패턴들을 식각 마스크로 사용하여 상기 유전체를 식각하여 상기 나노 패턴을 형성한다.The step of forming the antireflective element forms the nanopattern by etching the dielectric using the nanopatterns of the metal material as an etch mask.

상기 금속 물질의 나노 패턴들은 상기 나노 패턴이 형성된 후에 식각되어 제거될 수 있다.The nanopatterns of the metal material may be etched and removed after the nanopattern is formed.

상기 나노 패턴은 상기 베이스부 상에 형성된 필러들 및 홀들을 포함한다.The nano pattern includes fillers and holes formed on the base portion.

상기 필러들은 상기 베이스부로부터 멀어질수록 점차 좁은 폭을 갖는다.The fillers have a gradually narrower width as they are away from the base portion.

상기 나노 패턴은 상기 베이스부로부터 멀어질수록 굴절률이 점차 작아진다.The refractive index of the nano pattern gradually decreases as the distance from the base portion increases.

상기 나노 패턴은 상기 기판의 굴절률보다 더 큰 실리콘질화물 또는 실리콘산질화물로 형성된다.The nanopattern is formed of silicon nitride or silicon oxynitride which is larger than the refractive index of the substrate.

상기 발광 다이오드는 플립칩형 발광 다이오드일 수 있다.
The light emitting diode may be a flip chip type light emitting diode.

본 발명의 실시예들에 따르면, 반사 방지 요소를 채택함으로써 기판으로부터 공기 방향으로 진행하는 광의 전반사에 의한 손실을 감소시킬 수 있다. 따라서, 플립칩형 발광 다이오드와 같이 기판을 통해 광을 방출하는 발광 다이오드의 광 추출 효율을 개선할 수 있다.
According to embodiments of the present invention, by adopting an antireflection element, loss due to total reflection of light traveling in the air direction from the substrate can be reduced. Therefore, it is possible to improve the light extraction efficiency of the light emitting diode which emits light through the substrate like the flip chip type light emitting diode.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 개략적으로 도시한 단면도이다.
도 2a는 도 1의 발광 다이오드의 구성을 구체적으로 도시한 평면도이고, 도 2b는 도 2a의 Ⅰ-Ⅰ'라인을 따라 절단한 발광 다이오드를 도시한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 도 1의 A영역을 도시한 도면이다.
도 4는 본 발명의 다른 실시예에 따른 도 1의 A영역을 도시한 도면이다.
도 5 내지 도 9는 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 단면도이다.
도 10은 금속 물질의 나노 패턴을 보여주는 SEM 사진이다.
도 11은 유전층을 이용하여 형성된 반사 방지 요소의 나노 패턴을 보여주는 SEM 사진이다.1 is a cross-sectional view schematically showing a light emitting diode according to an embodiment of the present invention.
FIG. 2A is a plan view specifically showing a configuration of the light emitting diode of FIG. 1, and FIG. 2B is a cross-sectional view illustrating a light emitting diode taken along the line I-I 'of FIG. 2A.
FIG. 3 is a diagram illustrating region A of FIG. 1 according to an embodiment of the present invention.
FIG. 4 is a diagram illustrating area A of FIG. 1 according to another embodiment of the present invention.
5 to 9 are cross-sectional views illustrating a method of fabricating a light emitting diode according to an embodiment of the present invention.
10 is a SEM photograph showing a nano pattern of a metal material.
11 is a SEM photograph showing a nano pattern of an antireflection element formed using a dielectric layer.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, etc. of components may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 개략적으로 도시한 단면도이고, 도 2a는 도 1의 발광 다이오드의 구성을 구체적으로 도시한 평면도이고, 도 2b는 도 2a의 Ⅰ-Ⅰ'라인을 따라 절단한 발광 다이오드를 도시한 단면도이다. 도 3은 본 발명의 일 실시예에 따른 도 1의 A영역을 도시한 도면이다.FIG. 1 is a cross-sectional view schematically illustrating a light emitting diode according to an embodiment of the present invention. FIG. 2 (a) is a plan view illustrating the structure of the light emitting diode of FIG. 1, Sectional view showing a light-emitting diode cut along a line AA in FIG. FIG. 3 is a diagram illustrating region A of FIG. 1 according to an embodiment of the present invention.

도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 발광 다이오드(100)는 기판(111), 반도체 적층부(113) 및 전극 패드들(37a, 37b)을 포함할 수 있다.1, a light emitting diode 100 according to an exemplary embodiment of the present invention may include a substrate 111, a semiconductor stacking unit 113, and electrode pads 37a and 37b.

상기 기판(111)의 일면 상에는 상기 반도체 적층부(113)가 위치하고, 상기 기판(111)의 타면에는 반사 방지 요소(210)가 위치한다.The semiconductor stacking part 113 is located on one side of the substrate 111 and the anti-reflection element 210 is located on the other side of the substrate 111.

상기 발광 다이오드(100)는 플립칩 타입으로 전극 패드들(37a, 37b)이 칩 하부에 위치한다.The light emitting diode 100 is a flip chip type in which the electrode pads 37a and 37b are positioned under the chip.

상기 기판(111)은 반도체층을 성장시키기 위한 성장 기판일 수 있으며, 예컨대 사파이어 기판 또는 질화갈륨 기판일 수 있다. 예컨대 상기 기판(111)은 질화갈륨계 반도체층을 성장시키기에 적합한 이종 기판으로, 제1 굴절률을 가진다. 예를 들어, 기판(111)은 450nm의 파장에서 약 1.78의 굴절률을 가지는 사파이어 기판 또는 약 2.72의 굴절률을 가지는 SiC 기판일 수 있다.The substrate 111 may be a growth substrate for growing a semiconductor layer, for example, a sapphire substrate or a gallium nitride substrate. For example, the substrate 111 is a different substrate suitable for growing a gallium nitride-based semiconductor layer, and has a first refractive index. For example, the substrate 111 may be a sapphire substrate having a refractive index of about 1.78 at a wavelength of 450 nm or a SiC substrate having a refractive index of about 2.72.

상기 반도체 적층부(113)는 기판(111)의 일면 상에 위치한다. 상기 반도체 적층부(113)는 기판(111) 상에 위치한 제1 도전형 반도체층(23)과 복수의 메사들(M)을 포함하고, 복수의 메사들(M)은 각각 활성층(25) 및 제2 도전형 반도체층(27)을 포함한다. 활성층(25)이 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27) 사이에 위치한다. 한편, 복수의 메사들(M) 상에는 각각 반사 전극들(30)이 위치한다.The semiconductor laminated portion 113 is located on one side of the substrate 111. The semiconductor stacking part 113 includes a first conductivity type semiconductor layer 23 and a plurality of mesas M disposed on a substrate 111. The plurality of mesas M include active layers 25, And a second conductivity type semiconductor layer (27). The active layer 25 is located between the first conductivity type semiconductor layer 23 and the second conductivity type semiconductor layer 27. [ On the other hand, the reflective electrodes 30 are positioned on the plurality of mesas M, respectively.

상기 복수의 메사들(M)은 도시한 바와 같이 일측 방향으로 서로 평행하게 연장하는 기다란 형상을 가질 수 있다. 이러한 형상은 성장 기판(111) 상에서 복수의 칩 영역에 동일한 형상의 복수의 메사들(M)을 형성하는 것을 단순화시킨다.The plurality of mesas M may have an elongated shape extending parallel to each other in one direction as illustrated. This shape simplifies the formation of a plurality of mesas M of the same shape in a plurality of chip regions on the growth substrate 111.

한편, 반사 전극들(30)은 복수의 메사(M)들이 형성된 후, 각 메사(M) 상에 형성될 수 있으나, 이에 한정되는 것은 아니며, 제2 도전형 반도체층(27)을 성장시키고 메사(M)들을 형성하기 전에 제2 도전형 반도체층(27) 상에 미리 형성될 수도 있다. 반사 전극(30)은 메사(M)의 상면을 대부분 덮으며, 메사(M)의 평면 형상과 대체로 동일한 형상을 갖는다.The reflective electrodes 30 may be formed on each of the mesas M after the plurality of mesas M are formed. However, the present invention is not limited thereto, and the second conductivity type semiconductor layer 27 may be grown, May be previously formed on the second conductivity type semiconductor layer 27 before forming the second conductivity type semiconductor layers M. The reflective electrode 30 covers most of the upper surface of the mesa M and has substantially the same shape as the planar shape of the mesa M. [

상기 반사전극들(30)은 반사층(28)을 포함하며, 나아가 장벽층(29)을 포함할 수 있다. 장벽층(29)은 반사층(28)의 상면 및 측면을 덮을 수 있다. 예컨대, 반사층(28)의 패턴을 형성하고, 그 위에 장벽층(29)을 형성함으로써, 장벽층(29)이 반사층(28)의 상면 및 측면을 덮도록 형성될 수 있다. 예를 들어, 반사층(28)은 Ag, Ag 합금, Ni/Ag, NiZn/Ag, TiO/Ag층을 증착 및 패터닝하여 형성될 수 있다. 한편, 장벽층(29)은 Ni, Cr, Ti, Pt, Rd, Ru, W, Mo, TiW 또는 그 복합층으로 형성될 수 있으며, 반사층의 금속 물질이 확산되거나 오염되는 것을 방지한다.The reflective electrodes 30 may include a reflective layer 28 and may further include a barrier layer 29. The barrier layer 29 may cover the top and side surfaces of the reflective layer 28. For example, the barrier layer 29 may be formed to cover the upper surface and the side surface of the reflective layer 28 by forming a pattern of the reflective layer 28 and forming a barrier layer 29 thereon. For example, the reflective layer 28 may be formed by depositing and patterning Ag, Ag alloy, Ni / Ag, NiZn / Ag, and TiO / Ag layers. The barrier layer 29 may be formed of Ni, Cr, Ti, Pt, Rd, Ru, W, Mo, TiW or a composite layer thereof to prevent the metal material of the reflection layer from being diffused or contaminated.

상기 복수의 메사들(M)이 형성된 후, 제1 도전형 반도체층(23)의 가장자리 또한 식각될 수 있다. 이에 따라, 기판(111)의 상부면이 노출될 수 있다. 제1 도전형 반도체층(23)의 측면 또한 경사지게 형성될 수 있다.After the plurality of mesas M are formed, the edges of the first conductivity type semiconductor layer 23 may also be etched. Thus, the upper surface of the substrate 111 can be exposed. The side surfaces of the first conductivity type semiconductor layer 23 may also be inclined.

본 발명의 발광 다이오드 칩은 복수의 메사들(M) 및 제1 도전형 반도체층(23)을 덮는 하부 절연층(31)을 더 포함한다. 상기 하부 절연층(31)은 특정 영역에서 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)에 전기적 접속을 허용하기 위한 개구부들을 갖는다. 예컨대, 하부 절연층(31)은 제1 도전형 반도체층(23)을 노출시키는 개구부들과 반사전극들(30)을 노출시키는 개구부들을 가질 수 있다.The light emitting diode chip of the present invention further includes a lower insulating layer 31 covering the plurality of mesas M and the first conductivity type semiconductor layer 23. The lower insulating layer 31 has openings for allowing electrical connection to the first conductivity type semiconductor layer 23 and the second conductivity type semiconductor layer 27 in a specific region. For example, the lower insulating layer 31 may have openings for exposing the first conductivity type semiconductor layer 23 and openings for exposing the reflective electrodes 30.

상기 개구부들은 메사들(M) 사이의 영역 및 기판(111) 가장자리 근처에 위치할 수 있으며, 메사들(M)을 따라 연장하는 기다란 형상을 가질 수 있다. 한편, 개구부들은 메사(M) 상부에 한정되어 위치하며, 메사들의 동일 단부 측에 치우쳐 위치한다.The openings may be located near the region between the mesas M and the edge of the substrate 111 and may have an elongated shape extending along the mesas M, On the other hand, the openings are located on the upper portion of the mesa M and are biased to the same end side of the mesa.

본 발명의 발광 다이오드(100)는 상기 하부 절연층(31) 상에 형성된 전류 분산층(33)을 포함한다. 상기 전류 분산층(33)은 복수의 메사들(M) 및 제1 도전형 반도체층(23)을 덮는다. 또한, 전류 분산층(33)은 각각의 메사(M) 상부 영역 내에 위치하고 반사 전극들을 노출시키는 개구부들을 갖는다. 상기 전류 분산층(33)은 하부 절연층(31)의 개구부들을 통해 제1 도전형 반도체층(23)에 오믹콘택할 수 있다. 전류 분산층(33)은 하부 절연층(31)에 의해 복수의 메사들(M) 및 반사 전극들(30)로부터 절연된다.The light emitting diode 100 of the present invention includes a current dispersion layer 33 formed on the lower insulating layer 31. The current spreading layer 33 covers the plurality of mesas M and the first conductivity type semiconductor layer 23. In addition, the current-spreading layer 33 has openings located in the respective upper regions of the mesa M and exposing the reflective electrodes. The current spreading layer 33 may be in ohmic contact with the first conductive semiconductor layer 23 through the openings of the lower insulating layer 31. The current spreading layer 33 is insulated from the plurality of mesas M and the reflective electrodes 30 by the lower insulating layer 31.

상기 전류 분산층(33)의 개구부들은 전류 분산층(33)이 반사 전극들(30)에 접속하는 것을 방지하도록 각각 하부 절연층(31)의 개구부들보다 더 넓은 면적을 갖는다.The openings of the current spreading layer 33 have a larger area than the openings of the lower insulating layer 31 to prevent the current spreading layer 33 from connecting to the reflective electrodes 30. [

상기 전류 분산층(33)은 개구부들을 제외한 기판(31)의 거의 전 영역 상부에 형성된다. 따라서, 전류 분산층(33)을 통해 전류가 쉽게 분산될 수 있다. 전류 분산층(33)은 Al층과 같은 고반사 금속층을 포함할 수 있으며, 고반사 금속층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 고반사 금속층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 전류 분산층(33)은 예컨대, Ti/Al/Ti/Ni/Au의 다층 구조를 가질 수 있다. The current spreading layer 33 is formed on almost the entire region of the substrate 31 except for the openings. Therefore, the current can be easily dispersed through the current dispersion layer 33. [ The current spreading layer 33 may include a highly reflective metal layer such as an Al layer and the highly reflective metal layer may be formed on an adhesive layer such as Ti, Cr, or Ni. Further, a protective layer of a single layer or a multiple layer structure such as Ni, Cr, Au or the like may be formed on the highly reflective metal layer. The current-spreading layer 33 may have a multilayer structure of Ti / Al / Ti / Ni / Au, for example.

본 발명의 발광 다이오드(100)는 전류 분산층(33) 상에 형성된 상부 절연층(35)이 형성된다. 상부 절연층(35)은 전류 분산층(33)을 노출시키는 개구부와 함께, 반사 전극들(30)을 노출시키는 개구부들을 갖는다.In the light emitting diode 100 of the present invention, the upper insulating layer 35 formed on the current spreading layer 33 is formed. The upper insulating layer 35 has openings for exposing the reflective electrodes 30 together with openings for exposing the current-spreading layer 33.

상기 상부 절연층(35)은 산화물 절연층, 질화물 절연층, 이들 절연층의 혼합층 또는 교차층, 또는 폴리이미드, 테플론, 파릴렌 등의 폴리머를 이용하여 형성될 수 있다.The upper insulating layer 35 may be formed using an oxide insulating layer, a nitride insulating layer, a mixed layer or a cross layer of these insulating layers, or a polymer such as polyimide, Teflon, or parylene.

상기 상부 절연층(35) 상에 제1 패드(37a) 및 제2 패드(37b)가 형성된다. 제1 패드(37a)는 상부 절연층(35)의 개구부를 통해 전류 분산층(33)에 접속되고, 제2 패드(37b)는 상부 절연층(35)의 개구부들을 통해 반사 전극들(30)에 접속한다. 제1 패드(37a) 및 제2 패드(37b)는 발광 다이오드를 회로 기판 등에 실장하기 위해 범프를 접속하거나 SMT를 위한 패드로 사용될 수 있다.A first pad 37a and a second pad 37b are formed on the upper insulating layer 35. The first pad 37a is connected to the current dispersion layer 33 through the opening of the upper insulating layer 35 and the second pad 37b is connected to the reflective electrodes 30 through the openings of the upper insulating layer 35. [ . The first pad 37a and the second pad 37b may be used as a pad for connecting the bump or for SMT to mount the light emitting diode on a circuit board or the like.

제1 및 제2 패드(37a, 37b)는 동일 공정으로 함께 형성될 수 있으며, 예컨대 사진 및 식각 기술 또는 리프트 오프 기술을 사용하여 형성될 수 있다. 제1 및 제2 패드(37a, 37b)는 예컨대 Ti, Cr, Ni 등의 접착층과 Al, Cu, Ag 또는 Au 등의 고전도 금속층을 포함할 수 있다. 제1 및 제2 패드(37a, 37b)는 끝 단부가 동일 평면상에 위치하도록 형성될 수 있으며, 따라서 발광 다이오드 칩이 회로기판상에 동일한 높이로 형성된 도전 패턴 상에 플립 본딩될 수 있다.The first and second pads 37a and 37b may be formed together in the same process and may be formed using, for example, a photo and etch technique or a lift-off technique. The first and second pads 37a and 37b may include, for example, an adhesive layer of Ti, Cr, Ni or the like and a high-conductivity metal layer of Al, Cu, Ag or Au. The first and second pads 37a and 37b may be formed such that the end portions thereof are located on the same plane, so that the light emitting diode chip can be flip-bonded on the conductive pattern formed at the same height on the circuit board.

그 후, 기판(111)을 개별 발광 다이오드 단위로 분할함으로써 발광 다이오드의 제조가 완료된다. 성장 기판(111)은 개별 발광 다이오드 단위로 분할되기 전 또는 후에 발광 다이오드 칩에서 제거될 수도 있다.Thereafter, the substrate 111 is divided into individual light emitting diode units to complete the manufacture of the light emitting diodes. The growth substrate 111 may be removed from the light emitting diode chip before or after being divided into individual light emitting diode units.

상기 반사 방지 요소(120)는 기판(111)의 타면 상에 위치한다. 즉, 상기 반사 방지 요소(120)는 상기 기판(111)상에 직접 접할 수 있다. 상기 반사 방지 요소(120)는 상기 기판(111)과 공기 사이에 위치한다. 상기 반사 방지 요소(120)는 상기 기판(111) 및 공기의 계면에 위치하고, 상기 기판(111)보다 높은 제1 굴절률을 갖는 베이스부(121) 및 상기 기판(111)과 공기 사이의 제2 굴절률을 갖는 나노 패턴을 포함한다. 상기 반사 방지 요소(120)는 상기 제1 굴절률에 의해 상기 기판(111)으로부터 입사되는 광의 전반사를 방지하고, 상기 제2 굴절률에 의해 상기 기판(111) 및 공기와의 굴절률 차이를 개선하여 광 추출을 향상시키는 기능을 갖는다.The anti-reflection element 120 is positioned on the other side of the substrate 111. That is, the anti-reflection element 120 may be in direct contact with the substrate 111. The anti-reflection element 120 is positioned between the substrate 111 and the air. The antireflective element 120 is disposed at an interface between the substrate 111 and air and includes a base 121 having a first refractive index higher than the substrate 111 and a second refractive index Lt; / RTI > pattern. The antireflection element 120 prevents total reflection of light incident from the substrate 111 due to the first refractive index and improves refractive index difference between the substrate 111 and the air due to the second refractive index, .

상기 반사 방지 요소(120)는 베이스부(121) 및 나노 패턴을 포함한다. 상기 나노 패턴은 필라들(123) 및 홀들(125)을 포함한다. 상기 필라들(123)은 나노 크기로 형성될 수 있고, 상기 홀들(125)은 나노 크기로 형성될 수 있다. 필라들(123) 사이의 영역 또는 홀들(125) 사이의 영역의 폭은 활성층에서 생성된 광의 파장보다 작은 나노 크기이다. 또한, 필라들(123) 또는 홀들(125)의 높이는 활성층에서 생성된 광의 λ/4 보다 크다.The anti-reflection element 120 includes a base portion 121 and a nano pattern. The nanopattern includes pillars 123 and holes 125. The pillars 123 may be nano-sized, and the holes 125 may be nano-sized. The width of the region between the pillars 123 or between the holes 125 is nano-sized smaller than the wavelength of the light generated in the active layer. Further, the height of the pillars 123 or the holes 125 is larger than? / 4 of the light generated in the active layer.

상기 반사 방지 요소(120)는 기판(111)보다 높은 제1 굴절률 및 기판(111)의 굴절률과 공기의 굴절률 사이의 제2 굴절률을 가진다. 예를 들어, 기판(111)이 사파이어 기판인 경우, 베이스부(121)는 상기 사파이어의 굴절과 동일하거나 또는 그보다 더 큰 굴절률을 가지는 실리콘질화물 또는 실리콘산질화물로 형성될 수 있다. 따라서, 상기 반사 방지 요소(120)는 기판(111) 및 베이스부(121)의 제1 계면(a1)에서 발생하는 전반사를 감소시켜 광 추출 효율을 개선할 수 있다.The anti-reflection element 120 has a first refractive index higher than the substrate 111 and a second refractive index between the refractive index of the substrate 111 and the refractive index of the air. For example, when the substrate 111 is a sapphire substrate, the base portion 121 may be formed of silicon nitride or silicon oxynitride having a refractive index equal to or greater than the refraction of the sapphire. Therefore, the anti-reflection element 120 can reduce the total reflection generated at the first interface a1 of the substrate 111 and the base 121 to improve light extraction efficiency.

한편, 상기 나노 패턴은 사파이어의 굴절률과 동일하거나 또는 그보다 더 큰 굴절률을 가지는 실리콘질화물 또는 실리콘산질화물로 형성될 수 있다. On the other hand, the nanopattern may be formed of silicon nitride or silicon oxynitride having a refractive index equal to or greater than the refractive index of sapphire.

이에 따라, 나노 패턴이 형성된 영역(a3)는 기판(111)의 굴절률과 공기의 굴절률 사이의 굴절률을 가지므로 내부 전반사를 감소시켜 광 추출 효율을 개선할 수 있다.Accordingly, the region a3 in which the nano pattern is formed has a refractive index between the refractive index of the substrate 111 and the refractive index of the air, thereby reducing the total internal reflection and improving the light extraction efficiency.

본 실시예에 따르면, 상기 기판(111)의 일면에 반도체 적층부(113)가 위치하고, 기판(111)의 타면에 반사 방지 요소(120)가 위치하여 상기 기판(111)의 굴절률 이상의 제1 굴절률을 갖는 베이스부(121)에 의해 상기 기판(111) 및 반사 방지 요소(120)의 제1 계면(a1)의 전반사를 개선하고, 상기 기판(111)의 굴절률과 공기의 굴절률 사이의 제2 굴절률을 갖는 나노 패턴에 의해서 반사 방지 요소(120)와 공기의 제2 계면(a2)에서 발생하는 전반사를 감소시켜 광 추출 효율을 개선할 수 있다.According to the present embodiment, the semiconductor laminated portion 113 is disposed on one surface of the substrate 111, the anti-reflection element 120 is positioned on the other surface of the substrate 111, and the first refractive index The total reflection at the first interface a1 of the substrate 111 and the antireflection element 120 is improved by the base portion 121 having the first refractive index a1 and the second refractive index a1 between the refractive index of the substrate 111 and the refractive index of the air, It is possible to improve the light extraction efficiency by reducing the total reflection occurring at the second interface a2 of the air and the antireflection element 120 by the nano pattern having the nano pattern.

또한, 회로기판에 직접 플립 본딩되는 본 발명의 발광 다이오드는 일반적인 패키지 형태의 발광 소자와 대비하여 고효율 및 소형화를 구현할 수 있는 장점을 가진다.In addition, the light emitting diode of the present invention, which is directly flip-bonded to a circuit board, has the advantage of being able to realize high efficiency and miniaturization in comparison with a general package type light emitting device.

본 실시예에 있어서, 반사 방지 요소(120)는 실리콘질화물이나 실리콘산질화물과 같은 유전층을 이용하여 형성된 것을 예로서 설명하지만, 본 발명은 반사 방지 요소(120)가 유전층으로 형성된 것에 한정되지 않는다. 예컨대, 반사 방지 요소(120)는 기판(111)의 표면을 식각함으로써 기판(111) 물질로 형성될 수도 있다.In the present embodiment, the antireflective element 120 is formed by using a dielectric layer such as silicon nitride or silicon oxynitride as an example, but the present invention is not limited to the case where the antireflective element 120 is formed as a dielectric layer. For example, the antireflective element 120 may be formed of a substrate 111 material by etching the surface of the substrate 111.

도 4는 본 발명의 다른 실시예에 따른 도 1의 A영역을 도시한 도면이다.FIG. 4 is a diagram illustrating area A of FIG. 1 according to another embodiment of the present invention.

도 4에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 발광 다이오드는 기판(111) 상에 위치한 반사 방지 요소(220)는 상기 기판(111)상에 직접 접할 수 있다. 상기 반사 방지 요소(220)는 상기 기판(111)과 공기 사이에 위치한다. 상기 반사 방지 요소(220)는 상기 기판(111) 및 공기의 계면에 위치하고, 상기 기판(111)보다 높은 제1 굴절률을 갖는 베이스부(221) 및 상기 기판(111)과 공기 사이의 제2 굴절률을 갖는 나노 패턴을 포함한다. 상기 반사 방지 요소(220)는 상기 제1 굴절률에 의해 상기 기판(111)으로부터 입사되는 광의 전반사를 방지하고, 상기 제2 굴절률에 의해 상기 기판(111) 및 공기와의 굴절률 차이를 개선하여 광 추출을 향상시키는 기능을 갖는다.As shown in FIG. 4, the LED according to another embodiment of the present invention may directly contact the substrate 111 with the anti-reflection element 220 disposed on the substrate 111. The anti-reflection element 220 is positioned between the substrate 111 and the air. The antireflective element 220 is disposed at an interface between the substrate 111 and the air and includes a base 221 having a first refractive index higher than that of the substrate 111 and a second refractive index Lt; / RTI > pattern. The antireflection element 220 prevents total reflection of light incident from the substrate 111 due to the first refractive index and improves refractive index difference between the substrate 111 and the air due to the second refractive index, .

상기 반사 방지 요소(220)는 베이스부(221) 및 나노 패턴을 포함한다. 상기 나노 패턴은 필라들(223) 및 홀들(225)을 포함한다. 상기 필라들(223)은 나노 크기로 형성될 수 있고, 상기 홀들(225)은 나노 크기로 형성될 수 있다. 필라들(223) 사이의 영역 또는 홀들(225) 사이의 영역의 폭은 활성층에서 생성된 광의 파장보다 작은 나노 크기이다. 또한, 필라들(223) 또는 홀들(225)의 높이는 활성층에서 생성된 광의 파장보다 크다.The anti-reflection element 220 includes a base portion 221 and a nano pattern. The nanopattern includes pillars 223 and holes 225. The pillars 223 may be nano-sized, and the holes 225 may be nano-sized. The width of the region between the pillars 223 or between the holes 225 is smaller than the wavelength of the light generated in the active layer. Further, the height of the pillars 223 or the holes 225 is larger than the wavelength of light generated in the active layer.

상기 반사 방지 요소(220)는 기판(111)보다 높은 제1 굴절률 및 기판(111)의 굴절률과 공기의 굴절률 사이의 제2 굴절률을 가진다. 예를 들어, 기판(111)이 사파이어 기판인 경우, 베이스부(221)는 상기 사파이어의 굴절과 동일하거나 또는 그보다 더 큰 굴절률을 가지는 실리콘질화물 또는 실리콘산질화물로 형성될 수 있다. 따라서, 상기 반사 방지 요소(220)는 기판(111) 및 베이스부(221)의 제1 계면(a1)에서 발생하는 전반사를 감소시켜 광 추출 효율을 개선할 수 있다.The anti-reflection element 220 has a first refractive index higher than the substrate 111 and a second refractive index between the refractive index of the substrate 111 and the refractive index of the air. For example, when the substrate 111 is a sapphire substrate, the base portion 221 may be formed of silicon nitride or silicon oxynitride having a refractive index equal to or greater than the refraction of the sapphire. Therefore, the anti-reflection element 220 can reduce the total reflection generated at the first interface a1 of the substrate 111 and the base portion 221, thereby improving the light extraction efficiency.

한편, 상기 나노 패턴은 사파이어의 굴절률과 동일하거나 또는 그보다 더 큰 굴절률을 가지는 실리콘질화물 또는 실리콘산질화물로 형성될 수 있다. 나노 패턴 내의 공간, 즉 필라들(223) 사이의 영역 또는 홀들(225)의 적어도 일부는 질화갈륨계 반도체층으로 채워지거나 또는 이들 내부에 에어갭이 형성될 수 있다.On the other hand, the nanopattern may be formed of silicon nitride or silicon oxynitride having a refractive index equal to or greater than the refractive index of sapphire. At least part of the space in the nanopattern, that is, the region or holes 225 between the pillars 223, may be filled with the gallium nitride-based semiconductor layer, or an air gap may be formed therein.

특히, 나노 패턴 내의 공간이 질화갈륨계 반도체층으로 채워지는 경우, 나노 패턴의 필라들(223)의 폭이 위로 갈수록 좁아지는 형상을 가질 수 있다. 또한, 나노 패턴은 사파이어의 굴절률과 동일하거나 유사한 실리콘산질화물로 형성될 수 있다. 이 경우, 나노 패턴은 공기로부터 기판(111)으로 갈수록 굴절률이 증가한다. 즉, 나노 패턴이 형성된 영역(a3)을 기준으로 상기 나노 패턴은 기판(111)의 근처에서는 제1 굴절률에 가까운 굴절률을 가지며, 공기의 근처에서는 제2 굴절률에 가까운 굴절률을 가진다. 이에 따라, 반사 방지 요소(220)의 양측 계면에서 내부 전반사를 감소시킬 수 있다.Particularly, when the space in the nanopattern is filled with the gallium nitride-based semiconductor layer, the width of the pillar 223 of the nanopattern may be narrowed toward the upper side. Further, the nanopattern may be formed of a silicon oxynitride which is the same as or similar to the refractive index of sapphire. In this case, the refractive index of the nanopattern increases from the air toward the substrate 111. That is, the nanopattern has a refractive index close to the first refractive index in the vicinity of the substrate 111 and a refractive index close to the second refractive index in the vicinity of the air, based on the region a3 in which the nanopattern is formed. Accordingly, the total internal reflection can be reduced at both interfaces of the antireflection element 220.

본 실시예에 따르면, 상기 기판(111)의 일면에 반도체 적층부(미도시)가 위치하고, 기판(111)의 타면에 반사 방지 요소(220)가 위치하여 상기 기판(111)의 굴절률 이상의 제1 굴절률을 갖는 베이스부(221)에 의해 상기 기판(111) 및 반사 방지 요소(220)의 제1 계면(a1)의 전반사를 개선하고, 상기 기판(111)의 굴절률과 공기의 굴절률 사이의 제2 굴절률을 갖는 나노 패턴에 의해서 반사 방지 요소(220)와 공기의 제2 계면(a2)에서 발생하는 전반사를 감소시켜 광 추출 효율을 개선할 수 있다.According to the present embodiment, a semiconductor stacking portion (not shown) is disposed on one surface of the substrate 111, an anti-reflection element 220 is disposed on the other surface of the substrate 111, The total reflection of the first interface a1 of the substrate 111 and the antireflection element 220 is improved by the base portion 221 having a refractive index and the total reflection of the second interface a1 between the refractive index of the substrate 111 and the refractive index of air is improved. The nanopattern having the refractive index can reduce the total reflection generated at the second interface a2 of the air and the antireflection element 220 to improve the light extraction efficiency.

또한, 회로기판에 직접 플립 본딩되는 본 발명의 발광 다이오드는 일반적인 패키지 형태의 발광 소자와 대비하여 고효율 및 소형화를 구현할 수 있는 장점을 가진다.In addition, the light emitting diode of the present invention, which is directly flip-bonded to a circuit board, has the advantage of being able to realize high efficiency and miniaturization in comparison with a general package type light emitting device.

본 실시예에 있어서, 반사 방지 요소(220)는 실리콘질화물이나 실리콘산질화물과 같은 유전층을 이용하여 형성된 것을 예로서 설명하지만, 본 발명은 반사 방지 요소(220)가 유전층으로 형성된 것에 한정되지 않는다. 예컨대, 반사 방지 요소(220)는 기판(111)의 표면을 식각함으로써 기판(111) 물질로 형성될 수도 있다.In the present embodiment, the antireflective element 220 is formed by using a dielectric layer such as silicon nitride or silicon oxynitride as an example, but the present invention is not limited to the case where the antireflective element 220 is formed as a dielectric layer. For example, the anti-reflective element 220 may be formed of a substrate 111 material by etching the surface of the substrate 111. [

도 5 내지 도 9는 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 단면도이다.5 to 9 are cross-sectional views illustrating a method of fabricating a light emitting diode according to an embodiment of the present invention.

도 5를 참조하면, 본 발명의 일 실시예에 따른 발광 다이오드의 제조 방법 제1 단계는 기판(111) 상에 유전층(150)이 형성된다. 상기 기판(111)은 사파이어 기판 또는 SiC 기판일 수 있다. 상기 유전층(150)은 플라즈마 강화 화학기상증착법(PECVD)을 이용하여 실리콘질화물 또는 실리콘산질화물 등으로 형성될 수 있다. 상기 유전층(150)은 활성층에서 생성되는 광의 파장보다 더 두껍게 형성되며, 예를 들어 500nm 이상의 두께로 형성될 수 있다.Referring to FIG. 5, in a first step of the method for fabricating a light emitting diode according to an exemplary embodiment of the present invention, a dielectric layer 150 is formed on a substrate 111. The substrate 111 may be a sapphire substrate or a SiC substrate. The dielectric layer 150 may be formed of silicon nitride or silicon oxynitride using plasma enhanced chemical vapor deposition (PECVD). The dielectric layer 150 is formed to be thicker than the wavelength of light generated in the active layer, and may be formed to a thickness of 500 nm or more, for example.

도 6을 참조하면, 제2 단계는 유전층(150) 상에 금속층을 형성하고, 금속층을 열처리하여 금속 물질의 나노 패턴(151)을 형성한다. 금속층은 예컨대 Au, Pt 또는 Ni로 1nm 내지 100nm 범위 내의 두께로 형성될 수 있다. 또한, 금속층은 200~900℃의 온도범위 내에서 열처리될 수 있으며, 이에 따라, 금속 물질이 응집되어 금속 물질의 나노 패턴(151)이 형성될 수 있다.Referring to FIG. 6, in the second step, a metal layer is formed on the dielectric layer 150, and the metal layer is heat-treated to form a nano pattern 151 of the metal material. The metal layer may be formed of, for example, Au, Pt or Ni to a thickness within a range of 1 nm to 100 nm. In addition, the metal layer can be heat-treated within a temperature range of 200 to 900 DEG C, whereby the metal material can be aggregated to form a nano pattern 151 of the metal material.

도 7을 참조하면, 제3 단계는 상기 금속 물질의 나노 패턴(151)을 마스크로 이용하여 유전층(도6의 150)을 식각함으로써 유전 물질의 나노 패턴을 포함하는 반사 방지 요소(120)가 형성된다. 유전층(도6의 150)은 유도결합 플라즈마 반응성 이온 식각(ICPRIE) 기술을 이용하여 식각될 수 있다. 따라서, 상기 반사 방지 요소(120)는 필라들(123) 및 홀들(125)을 포함하는 유전 물질의 나노 패턴이 형성될 수 있다.Referring to FIG. 7, in the third step, an antireflective element 120 including a nano pattern of a dielectric material is formed by etching the dielectric layer 150 (FIG. 6) using the nano pattern 151 of the metal material as a mask do. The dielectric layer (150 in FIG. 6) may be etched using an inductively coupled plasma reactive ion etching (ICPRIE) technique. Accordingly, the anti-reflection element 120 may be formed with a nanopattern of a dielectric material including the pillars 123 and the holes 125.

도 8을 참조하면, 제4 단계는 유전 물질의 나노 패턴 상에 위치하는 금속 물질의 나노 패턴(도7의 151)을 제거한다. 금속 물질은 습식 식각을 통해 제거될 수 있다. Referring to FIG. 8, the fourth step removes the nanopattern (151 in FIG. 7) of the metal material located on the nanopattern of the dielectric material. The metal material can be removed by wet etching.

반사 방지 요소(120)는 상기 금속 물질의 나노 패턴(도7의 151)이 식각되어 필라들(123)의 상부면이 외부에 노출된다. The nano pattern (151 in FIG. 7) of the metal material is etched so that the upper surface of the pillars 123 is exposed to the outside.

도 9를 참조하면, 기판(111)은 일면상에 반사 방지 요소(120)가 형성되고, 타면상에 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)을 포함하는 반도체 적층부(113)를 성장시킨다. 반도체 적층부(113)는 MOCVD 또는 MBE 기술을 이용하여 성장될 수 있다.9, the substrate 111 has an antireflection element 120 formed on one surface thereof, and a first conductive semiconductor layer 23, an active layer 25, and a second conductive semiconductor layer 27 The semiconductor layer portion 113 is grown. The semiconductor stack 113 may be grown using MOCVD or MBE techniques.

상기 반도체 적층부(113)는 제2 도전형 반도체층(27) 및 활성층(25)의 일부 영역을 식각하여 제1 도전형 반도체층(23)을 노출시키고, 반사층(28), 장벽층(29) 및 제1 및 제2 패드들(37a, 37b)을 형성하여 플립칩형 발광 다이오드를 제조할 수 있다.The semiconductor laminated portion 113 exposes the first conductivity type semiconductor layer 23 by etching portions of the second conductivity type semiconductor layer 27 and the active layer 25 to form the reflective layer 28 and the barrier layer 29 And the first and second pads 37a and 37b may be formed to manufacture the flip chip type light emitting diode.

상기 반도체 적층부(113)의 구성은 도 2의 상세한 설명과 동일하므로 상세한 설명은 생략하기로 한다.Since the structure of the semiconductor laminated portion 113 is the same as that of FIG. 2, a detailed description thereof will be omitted.

도 5 내지 도 9에 도시된 본 실시예에 있어서, 유전층(150)을 금속 물질의 나노 패턴(151)을 이용하여 식각하는 것으로 설명하였지만, 유전층(150)은 스캐너 또는 전자빔 리소그래피 장비등을 이용하여 패터닝될 수도 있다.5 to 9, the dielectric layer 150 is etched using a nano pattern 151 of a metal material. However, the dielectric layer 150 may be formed using a scanner or an electron beam lithography equipment or the like It may be patterned.

도 10은 Ni을 이용하여 형성된 나노 패턴을 보여주는 SEM 사진이다. Ni 응집체의 크기는 대체로 100nm 이하이며, 응집체들 사이의 영역 또한 100nm 이하인 것을 알 수 있다.10 is an SEM photograph showing a nano pattern formed using Ni. It can be seen that the size of the Ni agglomerates is generally less than 100 nm and the area between the agglomerates is also less than 100 nm.

도 11은 금속 물질의 나노 패턴이 제거된 후의 반사 방지 요소의 나노 패턴을 보여주는 SEM 사진이다.11 is a SEM photograph showing a nano pattern of an antireflection element after the nanopattern of a metal material is removed.

이상에서와 같이, 본 발명은 기판(111)상에 반사 방지 요소(120, 220)가 위치하여 공기와 기판(111)의 계면에서 굴절률 차이에 의한 전반사를 감소시켜 광 추출 효율을 개선할 수 있다.As described above, according to the present invention, the anti-reflection elements 120 and 220 are positioned on the substrate 111 to reduce the total reflection due to the refractive index difference at the interface between the air and the substrate 111, .

또한, 회로기판에 직접 플립 본딩되는 본 발명의 발광 다이오드는 일반적인 패키지 형태의 발광 소자와 대비하여 고효율 및 소형화를 구현할 수 있는 장점을 가진다.In addition, the light emitting diode of the present invention, which is directly flip-bonded to a circuit board, has the advantage of being able to realize high efficiency and miniaturization in comparison with a general package type light emitting device.

이상에서, 본 발명의 다양한 실시예들 및 특징들에 대해 설명하였지만, 본 발명은 위에서 설명한 실시예들 및 특징들에 한정되는 것은 아니며, 본 발명의 사상을 벗어나지 않는 범위 내에서 다양하게 변형될 수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments or constructions. Various changes and modifications may be made without departing from the spirit and scope of the invention. have.

Claims (20)

기판;
상기 기판의 일면 상에 형성된 반도체층; 및
상기 기판의 타면 상에 형성된 반사 방지 요소를 포함하고,
상기 반사 방지 요소는 나노 패턴을 포함하는 발광 다이오드.Board;
A semiconductor layer formed on one surface of the substrate; And
And an anti-reflection element formed on the other side of the substrate,
Wherein the antireflective element comprises a nanopattern. 청구항 1에 있어서,
상기 반사 방지 요소는,
상기 기판과 접하는 베이스부;
상기 베이스부 상에 형성된 상기 나노 패턴을 포함하고,
상기 나노 패턴은 필라들과 상기 필라들 사이에 형성된 홀들을 포함하는 발광 다이오드.The method according to claim 1,
The anti-
A base portion contacting the substrate;
And a nano pattern formed on the base portion,
Wherein the nano pattern comprises holes formed between the pillars and the pillars. 청구항 2에 있어서,
상기 베이스부는 상기 기판과 동일하거나 높은 굴절률을 갖는 발광 다이오드.The method of claim 2,
And the base portion has the same or higher refractive index than the substrate. 청구항 1에 있어서,
상기 나노 패턴은 상기 기판과 공기 사이의 굴절률을 갖는 발광 다이오드.The method according to claim 1,
Wherein the nano pattern has a refractive index between the substrate and the air. 청구항 2에 있어서,
상기 필라들 사이의 영역의 폭 또는 홀들 사이의 영역의 폭은 활성층에서 형생성된 광의 파장보다 작은 나노 크기인 발광 다이오드.The method of claim 2,
Wherein a width of a region between the pillars or a region between the holes is nano-sized smaller than a wavelength of light generated in the active layer. 청구항 2에 있어서,
상기 필라들은 상기 베이스부로부터 멀어질수록 좁은 폭을 갖는 발광 다이오드.The method of claim 2,
Wherein the pillars have a narrower width as the distance from the base portion increases. 청구항 6에 있어서,
상기 나노 패턴은 상기 베이스부로부터 멀어질수록 굴절률이 점차 작아지는 발광 다이오드. The method of claim 6,
And the refractive index of the nanopattern gradually decreases as the distance from the base portion increases. 청구항 1에 있어서,
상기 나노 패턴은 상기 기판의 굴절률보다 더 큰 실리콘질화물 또는 실리콘산질화물로 형성되는 발광 다이오드.The method according to claim 1,
Wherein the nano pattern is formed of silicon nitride or silicon oxynitride which is larger than the refractive index of the substrate. 청구항 1에 있어서,
상기 발광 다이오드는 플립칩형 발광 다이오드인 발광 다이오드.The method according to claim 1,
Wherein the light emitting diode is a flip chip type light emitting diode. 제1 굴절률을 갖는 기판의 일면 상에 제2 굴절률을 갖는 반사 방지 요소를 형성하는 단계; 및
상기 기판의 타면 상에 질화갈륨계 반도체층을 성장시키는 단계를 포함하고,
상기 반사 방지 요소는 나노 패턴을 포함하는 발광 다이오드의 제조 방법.Forming an anti-reflection element having a second refractive index on one surface of a substrate having a first refractive index; And
And growing a gallium nitride-based semiconductor layer on the other surface of the substrate,
Wherein the anti-reflective element comprises a nano-pattern. 청구항 10에 있어서,
상기 반사 방지 요소를 형성하는 단계는,
상기 기판 상에 유전층을 형성하는 단계; 및
상기 유전층을 패터닝하여 상기 나노 패턴을 형성하는 단계를 포함하는 발광 다이오드의 제조 방법.The method of claim 10,
Wherein forming the anti-reflective element comprises:
Forming a dielectric layer on the substrate; And
And patterning the dielectric layer to form the nanopattern. 청구항 11에 있어서,
상기 반사 방지 요소는 베이스부를 더 포함하고, 상기 나노 패턴은 상기 베이스부 상에 형성된 발광 다이오드의 제조 방법.The method of claim 11,
Wherein the anti-reflection element further comprises a base portion, and the nano pattern is formed on the base portion. 청구항 12에 있어서,
상기 반사 방지 요소를 형성하는 단계는,
상기 유전체 상에 금속층을 형성하는 단계; 및
상기 금속층을 열처리하여 금속 물질의 나노 패턴을 형성하는 단계를 더 포함하는 발광 다이오드의 제조 방법.The method of claim 12,
Wherein forming the anti-reflective element comprises:
Forming a metal layer on the dielectric; And
Further comprising the step of heat treating the metal layer to form a nanopattern of the metal material. 청구항 12에 있어서,
상기 반사 방지 요소를 형성하는 단계는,
상기 금속 물질의 나노 패턴들을 식각 마스크로 사용하여 상기 유전체를 식각하여 상기 나노 패턴을 형성하는 발광 다이오드의 제조 방법.The method of claim 12,
Wherein forming the anti-reflective element comprises:
Wherein the nano patterns of the metal material are used as an etching mask to etch the dielectric to form the nano patterns. 청구항 14에 있어서,
상기 금속 물질의 나노 패턴들은 상기 나노 패턴이 형성된 후에 식각되어 제거되는 발광 다이오드의 제조 방법.15. The method of claim 14,
Wherein the nano patterns of the metal material are etched and removed after the nano patterns are formed. 청구항 12에 있어서,
상기 나노 패턴은 상기 베이스부 상에 형성된 필러들 및 홀들을 포함하는 발광 다이오드의 제조 방법.The method of claim 12,
Wherein the nano pattern includes fillers and holes formed on the base. 청구항 16에 있어서,
상기 필러들은 상기 베이스부로부터 멀어질수록 점차 좁은 폭을 갖는 발광 다이오드의 제조 방법.18. The method of claim 16,
Wherein the fillers have a gradually narrower width as they are away from the base portion. 청구항 17에 있어서,
상기 나노 패턴은 상기 베이스부로부터 멀어질수록 굴절률이 점차 작아지는 발광 다이오드의 제조 방법.18. The method of claim 17,
Wherein the refractive index of the nano pattern gradually decreases as the distance from the base portion increases. 청구항 10에 있어서,
상기 나노 패턴은 상기 기판의 굴절률보다 더 큰 실리콘질화물 또는 실리콘산질화물로 형성되는 발광 다이오드의 제조 방법.The method of claim 10,
Wherein the nano pattern is formed of silicon nitride or silicon oxynitride, which is larger than the refractive index of the substrate. 청구항 10에 있어서,
상기 발광 다이오드는 플립칩형 발광 다이오드인 발광 다이오드의 제조 방법.The method of claim 10,
Wherein the light emitting diode is a flip chip type light emitting diode.
KR20130108326A 2013-09-10 2013-09-10 Light emitting diode and method of fabricating the same KR20150029315A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20130108326A KR20150029315A (en) 2013-09-10 2013-09-10 Light emitting diode and method of fabricating the same
US14/481,351 US20150069444A1 (en) 2013-09-10 2014-09-09 Light emitting diode
CN201420517945.6U CN204167349U (en) 2013-09-10 2014-09-10 Light-emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130108326A KR20150029315A (en) 2013-09-10 2013-09-10 Light emitting diode and method of fabricating the same

Publications (1)

Publication Number Publication Date
KR20150029315A true KR20150029315A (en) 2015-03-18

Family

ID=52541006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130108326A KR20150029315A (en) 2013-09-10 2013-09-10 Light emitting diode and method of fabricating the same

Country Status (2)

Country Link
KR (1) KR20150029315A (en)
CN (1) CN204167349U (en)

Also Published As

Publication number Publication date
CN204167349U (en) 2015-02-18

Similar Documents

Publication Publication Date Title
US10756237B2 (en) Light emitting diode and light emitting diode package
US10749075B2 (en) Semiconductor light-emitting device
KR102357289B1 (en) Light emitting device
US10263157B2 (en) Light-emitting diode with transparent conductive electrodes for improvement in light extraction efficiency
US11764332B2 (en) Semiconductor light-emitting device
KR20150035211A (en) Light emitting device having wide beam angle and uniform intensity of illumination, and method of fabricating the same
KR20140121608A (en) Reflective Electrode of LED, LED Chip Having the Same, and Method of Fabricating Those
US9991425B2 (en) Light emitting device having wide beam angle and method of fabricating the same
US20150069444A1 (en) Light emitting diode
KR20150029315A (en) Light emitting diode and method of fabricating the same
KR102217128B1 (en) Light emitting diode and method of fabricating the same
KR102131698B1 (en) Light emitting diode
KR20150037215A (en) Light emitting device having wide beam angle and method of fabricating the same
KR101843508B1 (en) Light Emitting Diode of having Stress Buffering Layer and Method of forming the same
KR20150067566A (en) Light emitting diode with wavelength conversion layer and method of fabricating the same
KR20150028054A (en) Light emitting diode having improved light extraction efficiency and method of fabricating the same
KR20150041990A (en) Light emitting device and method of fabricating the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination