KR20150018459A - 데이터 저장 디바이스 및 그의 전압 보호 방법 - Google Patents

데이터 저장 디바이스 및 그의 전압 보호 방법 Download PDF

Info

Publication number
KR20150018459A
KR20150018459A KR1020140101938A KR20140101938A KR20150018459A KR 20150018459 A KR20150018459 A KR 20150018459A KR 1020140101938 A KR1020140101938 A KR 1020140101938A KR 20140101938 A KR20140101938 A KR 20140101938A KR 20150018459 A KR20150018459 A KR 20150018459A
Authority
KR
South Korea
Prior art keywords
supply voltage
controller
predetermined range
flash memory
host
Prior art date
Application number
KR1020140101938A
Other languages
English (en)
Other versions
KR101595557B1 (ko
Inventor
이-후아 파오
Original Assignee
실리콘 모션 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 모션 인코포레이티드 filed Critical 실리콘 모션 인코포레이티드
Publication of KR20150018459A publication Critical patent/KR20150018459A/ko
Application granted granted Critical
Publication of KR101595557B1 publication Critical patent/KR101595557B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 플래시 메모리, 전압 검출 디바이스 및 제어기를 포함하는 데이터 저장 디바이스를 제공한다. 플래시 디바이스는 데이터를 저장하도록 배열된다. 전압 검출 디바이스는 데이터 저장 디바이스에 의해 수신된 공급 전압을 검출하도록 배열된다. 제어기는 호스트로부터 기록 커맨드를 수신하고, 상기 공급 전압이 미리 결정된 범위 밖에 있을 때 금지 모드를 수행하도록 구성되며, 상기 기록 커맨드는 상기 제어기가 데이터를 상기 플래시 메모리에 기록하는 것을 인에이블하도록 배열되고, 상기 제어기는 금지 모드에서 호스트로부터 수신된 기록 커맨드 전부를 디스에이블하도록 더 구성된다.

Description

데이터 저장 디바이스 및 그의 전압 보호 방법{DATA STORAGE DEVICE AND VOLTAGE PROTECTION METHOD THEREOF}
관련 출원에 대한 상호 참조
본 출원은, 2013년 12월 27일에 출원된 대만 특허 출원 제102148612호의 우선권을 주장하며, 이 기초 출원은 그 전체 내용이 본 명세서에 참조 문헌으로 병합된다. 나아가, 본 출원은 2013년 8월 9일에 출원된 미국 가출원 제61/864,409호의 이익을 주장한다.
발명의 기술 분야
본 발명은 메모리 디바이스에 적용되는 전압 보호 방법에 관한 것으로, 보다 상세하게는 전압 공급 레벨에 응답하여 전압을 보호하는 방법에 관한 것이다.
전기적 방법을 사용하여 자체적으로 소거하고 프로그래밍하는 플래시 메모리는 비휘발성 데이터 저장 디바이스로 고려된다. 일례로서 NAND 플래시를 고려하면, 이것은 종종 메모리 카드, USB 플래시 디바이스, 솔리드 스테이트(solid state) 디바이스, eMMC 및 다른 용도에 사용된다.
NAND 플래시와 같은 플래시 메모리는 데이터를 저장하는데 다수의 블록 구조를 사용하며, 여기서 이 플래시 메모리는 플로팅 게이트 트랜지스터(floating gate transistor)들로 구성된다. 플로팅 게이트 트랜지스터의 플로팅 게이트는 전자 전하(electronic charge)를 포획하여 데이터를 저장할 수 있다. 그러나, 플로팅 게이트는 그 동작 및 플래시 메모리의 여러 환경적 파라미터로 인해 전자 전하를 손실할 수 있어서, 판독 에러나 기록 에러를 초래할 수 있다.
첨부 도면을 참조하여 이하 실시예에 상세한 설명이 주어진다.
본 발명은 데이터 저장 디바이스를 제공한다. 데이터 저장 디바이스는 플래시 메모리, 전압 검출 디바이스 및 제어기를 포함한다. 플래시 메모리는 데이터를 저장하도록 배열된다. 전압 검출 디바이스는 데이터 저장 디바이스에 의해 수신된 공급 전압을 검출하도록 배열된다. 제어기는 호스트로부터 기록 커맨드를 수신하고, 공급 전압이 미리 결정된 범위 밖에 있을 때 금지 모드를 수행하도록 구성되며, 기록 커맨드는 제어기가 플래시 메모리를 기록하도록 배열되고, 제어기는 금지 모드에 있는 동안 호스트로부터 수신된 기록 커맨드 전부를 디스에이블하도록 더 구성된다.
본 발명은 플래시 메모리의 데이터 저장 디바이스에 적용되는 전압 보호 방법을 더 제공한다. 전압 보호 방법은 데이터 저장 디바이스에 의해 수신된 공급 전압이 미리 결정된 범위 밖에 있는지의 여부를 결정하는 단계; 및 상기 공급 전압이 미리 결정된 범위 밖에 있을 때 호스트로부터 수신된, 데이터를 플래시 메모리에 기록하게 하는 기록 커맨드를 디스에이블하는 금지 모드를 인에이블하는 단계를 포함한다.
본 발명은 첨부 도면을 참조하여 후속 상세한 설명과 예를 판독하는 것에 의해 보다 충분히 이해될 수 있을 것이다:
도 1은 본 발명의 전자 시스템의 일 실시예를 도시한 개략도;
도 2는 본 발명의 일 실시예에 따른 전압 보호 방법의 흐름도.
이하 상세한 설명은 본 발명을 수행하는 최상의 모드이다. 본 설명은 본 발명의 일반 원리를 도시하기 위한 것일 뿐이므로 발명을 제한하는 의미로 해석되어서는 안 된다. 본 발명의 범위는 첨부 도면을 참조하여 최상으로 결정된다.
도 1은 본 발명의 전자 시스템의 일 실시예를 도시한 개략도이다. 전자 시스템(100)은 호스트 디바이스(120) 및 데이터 저장 디바이스(140)를 포함한다. 데이터 저장 디바이스(140)는 제어기(160), 플래시 메모리(180) 및 전압 검출 디바이스(190)를 포함한다. 나아가, 데이터 저장 디바이스(140)는 호스트 디바이스(120)의 커맨드에 응답하여 동작을 수행하도록 배열된다. 제어기(160)는 컴퓨팅 유닛(162), 비휘발성 메모리(164)(예를 들어, 판독 전용 메모리(ROM)) 및 랜덤 액세스 메모리(165)를 더 포함한다. 비휘발성 메모리(164)에 저장된 프로그램 코드 및 데이터는 펌웨어를 구성할 수 있고, 컴퓨팅 유닛(162)에 의해 수행되어, 제어기(160)가 펌웨어에 의해 플래시 메모리(180)를 제어할 수 있게 한다. 예를 들어, 제어기(160)는 호스트 디바이스(120)로부터 수신된 커맨드에 따라 플래시 메모리(180)에 액세스하여 본 발명의 액세스 금지 방법을 자동적으로 수행할 수 있다. 플래시 메모리(180)는 복수의 블록을 구비하고, 각 블록은 복수의 페이지를 구비한다. 다른 실시예에서, 제어기(160)는 타이밍 디바이스(미도시)를 더 포함할 수 있으나, 이것으로 제한되지 않는다는 것이 주목된다. 예를 들어, 제어기(160)는 다른 디바이스로부터 수신된 클록 신호 또는 제어기(160) 그 자체에 의해 생성된 클록 신호에 따라 시간을 카운트하도록 구성된다. 전압 검출 디바이스(190)는 공급 전압(VDD)을 검출하고, 이 공급 전압(VDD)의 변동에 응답하여 전압 파라미터를 생성하도록 배열된다. 이 실시예에서, 전압 검출 디바이스(190)는 플래시 메모리(180)에 제공되도록 배열된 공급 전압(VDD)을 검출하도록 배열된다는 것이 주목된다. 즉, 플래시 메모리(180)의 전력은 공급 전압(VDD)에 의해 공급되고, 플래시 메모리(180)는 공급 전압(VDD)에 의해 데이터에 액세스하도록 배열되지만 이것으로 제한되지 않는다. 다른 실시예에서, 전압 검출 디바이스(190)는 제어기(160)에 인가되는 공급 전압(VDD)을 검출하도록 더 배열된다. 즉, 제어기(160)의 전력은 공급 전압(VDD)에 의해 제공되고, 제어기(160)는 데이터에 액세스하기 위해 공급 전압(VDD)에 의해 플래시 메모리(180)를 인에이블하도록 구성된다. 또 다른 실시예에서, 전압 검출 디바이스(190)는 플래시 메모리(180)에 인가되도록 배열된 공급 전압(VDD)과 제어기(160)에 인가되도록 배열된 공급 전압(VDD)을 검출하도록 더 배열되고, 여기서 플래시 메모리(180)와 제어기(160)의 공급 전압(VDD)은 상이한 전력 소스에 의해 제공되고 상이한 미리 결정된 범위를 각각 구비할 수 있다.
더욱이, 플래시 메모리(180)는 적어도 하나의 미리 결정된 전압 레벨 범위에 대응하는 파라미터를 저장하도록 더 배열되며, 여기서 미리 결정된 전압 레벨 범위는 플래시 메모리(180)가 공급 전압에 의해 데이터에 성공적으로 액세스할 수 있는 범위이지만 이것으로 제한되지 않는다. 또 다른 실시예에서, 미리 결정된 전압 레벨 범위는 제어기(160)가 플래시 메모리(180)가 데이터를 판독하고 기록하는 것을 성공적으로 인에이블할 수 있는 범위이다. 다른 실시예에서, 플래시 메모리(180)는 복수의 미리 결정된 범위에 대응하는 파라미터를 더 포함하며, 여기서 제어기(160)는 키 또는 식별자에 따라 미리 결정된 범위 중 하나를 선택하도록 더 구성될 수 있고, 선택된 미리 결정된 범위를 본 발명의 전압 보호 방법의 미리 결정된 범위로 사용할 수 있다. 이 기술 분야에 통상의 지식을 가진 자라면 상이한 공급 전압(VDD)에서 플래시 메모리의 판독 및 기록 에러율에 따라 미리 결정된 범위를 결정할 수 있을 것이다. 일 실시예에서, 상이한 벤더 및 클라이언트는 상이한 키 및 식별자를 구비할 수 있는 것으로 주목된다.
일 실시예에서, 제어기(160)는 공급 전압(VDD)에 따라 호스트(120)가 플래시 메모리(180)로부터 데이터를 판독하거나 이 메모리에 데이터를 기록하는 것을 디스에이블시키는 금지 모드를 인에이블하도록 구성된다. 예를 들어, 제어기(160)는 호스트(120)로부터 판독 커맨드 또는 기록 커맨드를 수신하고, 공급 전압(VDD)이 미리 결정된 범위 밖에 있을 때 금지 모드에서 동작하도록 더 구성되고, 여기서 판독 커맨드는 제어기(160)가 플래시 메모리(180)로부터 데이터를 검색하는 것을 인에이블하도록 배열되고, 기록 커맨드는 제어기(160)가 데이터를 플래시 메모리(180)에 기록하는 것을 인에이블하도록 배열된다. 금지 모드에서, 제어기(160)는 호스트(120)로부터 수신된 기록 커맨드 전부를 디스에이블하지만, 이것으로 제한되지 않는다. 금지 모드에서, 제어기(160)는 호스트(120)로부터 수신된 판독 커맨드 전부를 디스에이블(무시)하도록 더 구성된다. 일 실시예에서, 공급 전압(VDD)이 미리 결정된 범위 밖(더 높거나 더 낮은 값)에 있을 때 제어기(160)는 경고 신호를 생성하고, 이 경고 신호를 호스트(120)에 플래시 메모리(180)의 판독 동작 및 기록 동작을 디스에이블하도록 송신하도록 더 구성되지만, 이것으로 제한되지 않는다. 다른 실시예에서, 제어기(160)는 제어기(160)가 금지 모드에서 기록 커맨드 또는 판독 커맨드를 수신할 때 경고 신호를 생성한다. 나아가, 제어기(160)는 이 경고 신호를 호스트(120)에 송신하여 플래시 메모리(180)를 판독 및 기록하는 판독 커맨드와 기록 커맨드를 디스에이블한다. 예를 들어, 제어기(160)는 공급 전압(VDD)이 미리 결정된 범위 밖에 있을 때 플래시 메모리(180)에 데이터를 기록하거나 이로부터 데이터를 판독하는 것을 디스에이블하는 기록 보호 모드(Write Protect Mode)(Pull WP)를 인에이블할 수 있다. 즉, 제어기(160)의 보호 메커니즘은 공급 전압(VDD)이 미리 결정된 범위 밖에 있을 때 플래시 메모리(180)에 데이터를 기록하거나 이로부터 데이터를 판독하는 것을 디스에이블하는 기록 보호 핀(Write Protect Pin)(Pull WP)을 설정할 수 있다. 더욱이, 제어기(160)는 공급 전압(VDD)이 미리 결정된 범위 밖에 있을 때 호스트 디바이스(120)로부터 수신된 판독 커맨드를 무시하도록 더 구성될 수 있다. 즉, 제어기(160)에 의해 수행된 보호 메커니즘은 금지 모드에서 호스트 디바이스로부터 수신된 판독 커맨드를 무시하도록 더 구성될 수 있다.
더욱이, 다른 실시예에서, 기록 전압의 미리 결정된 범위는 판독 전압의 미리 결정된 범위와는 상이하여, 호스트 디바이스(120)의 판독 커맨드와 기록 커맨드를 각각 금지시킬 수 있다. 예를 들어, 일 실시예에서, 보호 모드는 판독 금지 모드와 기록 금지 모드를 더 포함할 수 있다. 공급 전압(VDD)과, 판독 금지 모드와 기록 금지 모드의 미리 결정된 범위는 서로 상이하다. 즉, 판독 금지 모드와 기록 금지 모드는 상이한 시간에 상이한 공급 전압(VDD)에 응답하여 시작될 수 있다. 판독 금지 모드는 호스트(120)가 플래시 메모리(180)로부터 데이터를 검색하는 것을 디스에이블하도록 배열된다. 기록 금지 모드는 호스트(120)가 데이터를 플래시 메모리(180)에 기록하는 것을 디스에이블하도록 배열된다.
보다 구체적으로, 제어기(160)는 미리 결정된 시간 간격으로 전압 검출 디바이스(190)를 판독하여 현재 공급 전압의 값을 획득하도록 구성된다. 제어기(160)는 현재 획득된 공급 전압이 미리 결정된 범위 밖에 있는지의 여부를 결정하고, 현재 획득된 공급 전압이 미리 결정된 범위 밖에 있을 때 금지 모드에서 동작하도록 더 구성된다. 판독 금지 모드와 기록 금지 모드의 실시예에서, 제어기(160)는 미리 결정된 시간 간격으로 전압 검출 디바이스(190)를 판독하여 현재 공급 전압(VDD)을 획득하고, 현재 획득된 공급 전압(VDD)이 판독 금지 모드에 대응하는 미리 결정된 범위 밖에 있는지 및/또는 기록 금지 모드에 대응하는 미리 결정된 범위 밖에 있는지의 여부를 결정하도록 더 구성된다. 플래시 메모리(180)는 공급 전압(VDD)이 각각 기록 금지 모드에 대응하는 미리 결정된 범위 밖에 있을 때 및/또는 판독 금지 모드에 대응하는 미리 결정된 범위 밖에 있을 때 판독 금지 모드 및/또는 기록 금지 모드에서 동작한다. 더욱이, 금지 모드에서, 제어기(160)는 전압 검출 디바이스(190)를 계속 판독하여 현재 공급 전압(VDD)의 값을 획득하고, 현재 공급 전압(VDD)이 미리 결정된 범위 밖에 있는지의 여부를 결정한다. 현재 공급 전압(VDD)이 미리 결정된 범위 밖에 있지 않을 때, 제어기(160)는 금지 모드를 빠져나간다. 다른 실시예에서, 전압 검출 디바이스(190)는 하드웨어 회로에 의해 미리 결정된 범위의 임계값(최고 레벨과 최저 레벨)과 공급 전압(VDD)을 비교하고 공급 전압(VDD)이 미리 결정된 범위의 최고 레벨보다 더 높거나 미리 결정된 범위의 최저 레벨보다 더 낮을 때 결정 신호를 생성하도록 배열된 전압 비교기(미도시)를 더 포함한다. 전압 비교기는 결정 신호를 제어기(160)에 송신한다. 제어기(160)는 공급 전압(VDD)이 미리 결정된 범위 밖에 있는 것을 나타내는 결정 신호를 수신할 때 제어기(160)는 금지 모드에서 동작한다. 역으로, 제어기(160)는 공급 전압(VDD)이 미리 결정된 범위 밖에 있지 않는 것을 나타내는 결정 신호를 수신할 때 제어기(160)는 금지 모드를 턴오프한다.
도 2는 본 발명의 일 실시예에 따른 전압 보호 방법의 흐름도이다. 전압 보호 방법은 도 1의 데이터 저장 디바이스(140)에 적용된다. 이 공정은 단계(S200)에서 시작한다.
단계(S200)에서, 제어기(160)는 전압 검출 디바이스(190)를 판독하여 현재 공급 전압(VDD)의 값을 획득한다.
다음으로, 단계(S202)에서, 제어기(160)는 현재 공급 전압(VDD)이 미리 결정된 범위 밖에 있는지의 여부를 결정한다. 현재 공급 전압(VDD)이 미리 결정된 범위 밖에 있을 때, 공정은 단계(S204)로 진행한다. 공급 전압(VDD)이 미리 결정된 범위 밖에 있지 않을 때, 공정은 단계(S208)로 진행한다. 이 기술 분야에 통상의 지식을 가진 자라면 상이한 공급 전압(VDD)에서 플래시 메모리의 판독 및 기록 에러율에 따라 미리 결정된 범위를 결정할 수 있다.
다음으로, 단계(S204)에서, 제어기(160)는 금지 모드가 턴온(인에이블)되었는지의 여부부를 결정한다. 금지 모드가 턴온되었다면, 공정은 단계(S208)로 진행한다. 금지 모드가 턴온되지 않았다면, 공정은 단계(S206)로 진행한다.
다음으로, 단계(S206)에서, 제어기(160)는 호스트(120)로부터 수신된 기록 커맨드 전부를 디스에이블하는 금지 모드에 진입한다. 금지 모드에서, 제어기(160)는 공급 전압(VDD)이 미리 결정된 범위 밖에 있을 때 호스트(120)로부터 수신된 판독 커맨드 전부를 디스에이블하도록 더 구성된다는 것이 주목된다. 일 실시예에서, 제어기(160)는 공급 전압(VDD)이 미리 결정된 범위 밖에 있을 때 경고 신호를 생성하고, 이 경고 신호를 호스트(120)에 판독 및 기록 금지를 통지하기 위해 송신하도록 더 구성되지만, 이것으로 제한되지 않는다. 다른 실시예에서, 제어기(160)가 금지 모드에서 기록 커맨드 또는 판독 커맨드를 수신할 때 제어기(160)는 경고 신호를 호스트(120)에 송신하여 플래시 메모리(180)를 판독하고 기록하는 판독 및 기록 커맨드를 디스에이블한다. 예를 들어, 제어기(160)는 공급 전압(VDD)이 미리 결정된 범위 밖에 있을 때 플래시 메모리(180)에 데이터를 기록하거나 이로부터 데이터를 판독하는 것을 디스에이블하는 기록 보호 모드(Pull WP)를 인에이블할 수 있다. 즉, 제어기(160)의 보호 메커니즘은 공급 전압(VDD)이 미리 결정된 범위 밖에 있을 때 플래시 메모리(180)에 데이터를 기록하거나 이로부터 데이터를 판독하는 것을 디스에이블하는 기록 보호 핀(Pull WP)을 설정할 수 있다. 더욱이, 제어기(160)는 공급 전압(VDD)이 미리 결정된 범위 밖에 있을 때 호스트 디바이스(120)로부터 수신된 판독 커맨드를 무시하도록 더 구성될 수 있다. 즉, 제어기(160)에 의해 수행된 보호 메커니즘은 금지 모드에서 호스트 디바이스로부터 수신된 판독 커맨드를 무시하도록 더 배열될 수 있다.
단계(S208)에서, 제어기(160)는 금지 모드가 턴온되었는지의 여부부를 결정한다. 금지 모드가 턴온되었으면, 공정은 단계(S210)로 진행한다. 금지 모드가 턴온되지 않았으면, 공정은 단계(S212)로 진행한다.
단계(S210)에서, 제어기(160)는 금지 모드를 턴오프한다.
다음으로, 단계(S212)에서, 제어기(160)는 미리 결정된 시간 기간이 경과했는지의 여부부를 결정한다. 미리 결정된 시간 기간이 경과했으면, 공정은 단계(S200)로 진행하고, 제어기(160)는 전압 검출 디바이스(190)를 계속 판독하여 현재 공급 전압(VDD)의 값을 획득한다. 미리 결정된 시간 기간이 경과하지 않았으면, 제어기(160)는 미리 결정된 시간 기간이 경과하였는지의 여부부를 계속 결정한다.
상기 설명으로부터 데이터 저장 디바이스(140) 및 전압 보호 방법은 공급 전압(VDD)에 따라 호스트 디바이스(120)가 플래시 메모리에 액세스하는 것을 제한할 수 있다는 것을 볼 수 있다.
데이터 송신 방법, 또는 특정 측면 또는 그 일부는 플로피 디스켓, CD-ROMS, 하드 드라이브 또는 임의의 다른 기계-판독가능한 저장 매체와 같은 유형적인 매체에 구현된 프로그램 코드(즉, 실행가능한 명령)의 형태를 취할 수 있고, 여기서 프로그램 코드가 컴퓨터와 같은 기계에 로딩되어 이 기계에 의해 실행될 때, 이 기계는 본 방법을 실행하는 장치가 된다. 본 방법은 일부 송신 매체, 예를 들어 전기 배선(wiring) 또는 케이블(cabling), 광섬유 또는 임의의 다른 송신 형태를 통해 송신된 프로그램 코드의 형태로 구현될 수 있고, 여기서 프로그램 코드가 컴퓨터와 같은 기계에 수신되고 로딩되어 실행될 때, 이 기계는 개시된 방법을 실행하는 장치가 된다. 일반 목적 프로세서에서 구현될 때, 프로그램 코드는 프로세서와 결합하여 응용 특정 로직 회로와 유사하게 동작하는 고유한 장치를 제공한다.
본 발명은 예로서 바람직한 실시예 측면에서 설명되었으나, 본 발명은 개시된 실시예로 제한되지 않는다. 이와 반대로, 본 발명은 (이 기술 분야에 통상의 지식을 가진 자에게 자명한) 여러 변형과 유사한 배열을 커버하도록 의도된다. 그리하여, 첨부된 청구범위는 모든 변형과 유사한 배열을 포함하는 최광의로 해석하여야 한다.

Claims (10)

  1. 데이터 저장 디바이스로서,
    데이터를 저장하도록 배열된 플래시 메모리;
    상기 데이터 저장 디바이스에 의해 수신된 공급 전압을 검출하도록 배열된 전압 검출 디바이스; 및
    호스트로부터의 기록 커맨드를 수신하고, 상기 공급 전압이 미리 결정된 범위 밖에 있을 때 금지 모드에서 동작하도록 구성된 제어기를 포함하되,
    상기 기록 커맨드는 상기 제어기가 상기 플래시 메모리에 데이터를 기록하는 것을 인에이블하도록 배열되고, 상기 제어기는 상기 금지 모드에 있는 동안 호스트로부터 수신된 기록 커맨드 전부를 디스에이블하도록 구성된 것인 데이터 저장 디바이스.
  2. 제1항에 있어서, 상기 제어기는 상기 호스트로부터의 판독 커맨드를 수신하고, 상기 금지 모드에서 상기 호스트로부터 수신된 판독 커맨드 전부를 디스에이블하도록 더 구성되며, 상기 판독 커맨드는 상기 제어기가 상기 플래시 메모리로부터 데이터를 검색하는 것을 인에이블시키도록 배열된 것인 데이터 저장 디바이스.
  3. 제1항에 있어서, 상기 제어기는 상기 공급 전압이 상기 미리 결정된 범위 밖에 있을 때 판독과 기록을 금지하는 것을 통지하는 경고 신호를 생성하도록 더 구성된 것인 데이터 저장 디바이스.
  4. 제1항에 있어서, 상기 제어기는 미리 결정된 시간 간격으로 상기 전압 검출 디바이스를 판독하여 현재 공급 전압의 값을 획득하도록 더 구성된 것인 데이터 저장 디바이스.
  5. 제4항에 있어서, 상기 제어기는 상기 현재 공급 전압이 상기 미리 결정된 범위 밖에 있을 때 상기 금지 모드를 인에이블하고, 상기 현재 공급 전압이 상기 미리 결정된 범위 내부에 있을 때 상기 금지 모드를 디스에이블하도록 더 구성된 것인 데이터 저장 디바이스.
  6. 플래시 메모리의 데이터 저장 디바이스에 적용되는 전압 보호 방법으로서,
    상기 데이터 저장 디바이스에 의해 수신된 공급 전압이 미리 결정된 범위 밖에 있는지의 여부를 결정하는 단계; 및
    상기 공급 전압이 미리 결정된 범위 밖에 있을 때 호스트로부터 수신된 기록 커맨드가 상기 플래시 메모리에 데이터를 기록하는 것을 디스에이블시키는 금지 모드를 수행하는 단계를 포함하는 전압 보호 방법.
  7. 제6항에 있어서, 상기 호스트로부터 수신된 판독 커맨드가 상기 금지 모드에서 상기 플래시 메모리로부터 데이터를 검색하는 것을 디스에이블시키는 단계를 더 포함하는 전압 보호 방법.
  8. 제6항에 있어서, 미리 결정된 시간 간격으로 전압 검출 디바이스를 판독하여 현재 공급 전압의 값을 획득하는 단계를 더 포함하는 전압 보호 방법.
  9. 제6항에 있어서,
    상기 공급 전압이 상기 미리 결정된 범위 밖에 있을 때 경고 신호를 생성하는 단계; 및
    상기 경고 신호를 판독 및 기록 금지를 통지하기 위해 상기 호스트에 송신하는 단계를 더 포함하는 전압 보호 방법.
  10. 제6항에 있어서, 상기 공급 전압이 상기 미리 결정된 범위 밖에 있을 때 상기 금지 모드를 디스에이블시키는 단계를 더 포함하는 전압 보호 방법.
KR1020140101938A 2013-08-09 2014-08-07 데이터 저장 디바이스 및 그의 전압 보호 방법 KR101595557B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361864409P 2013-08-09 2013-08-09
US61/864,409 2013-08-09
TW102148612 2013-12-27
TW102148612A TWI482161B (zh) 2013-08-09 2013-12-27 資料儲存裝置及其電壓偵測及資料保護方法

Publications (2)

Publication Number Publication Date
KR20150018459A true KR20150018459A (ko) 2015-02-23
KR101595557B1 KR101595557B1 (ko) 2016-02-18

Family

ID=53019469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140101938A KR101595557B1 (ko) 2013-08-09 2014-08-07 데이터 저장 디바이스 및 그의 전압 보호 방법

Country Status (2)

Country Link
KR (1) KR101595557B1 (ko)
TW (1) TWI482161B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115497522A (zh) * 2022-11-17 2022-12-20 合肥康芯威存储技术有限公司 一种存储装置及其数据保护方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113535459B (zh) 2020-04-14 2024-04-12 慧荣科技股份有限公司 响应电源事件的数据存取方法及装置
TWI740454B (zh) * 2020-04-14 2021-09-21 慧榮科技股份有限公司 反應電源事件的資料存取方法及裝置
US20230061037A1 (en) * 2021-09-01 2023-03-02 Micron Technology, Inc. Apparatus with power-based data protection mechanism and methods for operating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1011365A (ja) * 1996-06-20 1998-01-16 Fujitsu General Ltd 不揮発性記憶装置の保護回路
US20050122791A1 (en) * 2003-04-03 2005-06-09 Hajeck Michael J. Storage subsystem with embedded circuit for protecting against anomalies in power signal from host
JP2007066232A (ja) * 2005-09-02 2007-03-15 Seiko Epson Corp データ処理装置
KR101110994B1 (ko) * 2004-09-22 2012-02-17 프리스케일 세미컨덕터, 인크. 에러 동작으로부터 집적 회로를 보호하는 방법 및 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004178782A (ja) * 2002-10-04 2004-06-24 Sharp Corp 半導体記憶装置およびその制御方法および携帯電子機器
US8605533B2 (en) * 2009-11-27 2013-12-10 Samsung Electronics Co., Ltd. Apparatus and method for protecting data in flash memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1011365A (ja) * 1996-06-20 1998-01-16 Fujitsu General Ltd 不揮発性記憶装置の保護回路
US20050122791A1 (en) * 2003-04-03 2005-06-09 Hajeck Michael J. Storage subsystem with embedded circuit for protecting against anomalies in power signal from host
KR101110994B1 (ko) * 2004-09-22 2012-02-17 프리스케일 세미컨덕터, 인크. 에러 동작으로부터 집적 회로를 보호하는 방법 및 장치
JP2007066232A (ja) * 2005-09-02 2007-03-15 Seiko Epson Corp データ処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115497522A (zh) * 2022-11-17 2022-12-20 合肥康芯威存储技术有限公司 一种存储装置及其数据保护方法
CN115497522B (zh) * 2022-11-17 2023-03-14 合肥康芯威存储技术有限公司 一种存储装置及其数据保护方法

Also Published As

Publication number Publication date
TWI482161B (zh) 2015-04-21
TW201506938A (zh) 2015-02-16
KR101595557B1 (ko) 2016-02-18

Similar Documents

Publication Publication Date Title
US9997249B2 (en) Data storage device and flash memory voltage protection method thereof
US20150046637A1 (en) Data storage device and method for restricting access thereof
JP7348325B2 (ja) フラッシュメモリのためのリフレッシュの管理
KR101595557B1 (ko) 데이터 저장 디바이스 및 그의 전압 보호 방법
US20150178001A1 (en) Data Storage Device and Data Maintenance Method Thereof
US9424177B2 (en) Clock switching method, memory controller and memory storage apparatus
KR20120120795A (ko) 데이터 저장 시스템 및 그의 데이터 리텐션 방법
US20160224089A1 (en) Data Storage Device and Power-Interruption Detection Method
US10802720B2 (en) Mode-detection method for a storage device
US9368226B2 (en) Data storage device and method for restricting access thereof
CN103093831A (zh) 非易失性存储器的基准电流的内置自微调
US20150229632A1 (en) Security device and controlling method thereof
KR20150017305A (ko) 데이터 저장 디바이스 및 이의 액세스 제한 방법
US20100127767A1 (en) Integrated Circuit Device Including Noise Filter
US20210173570A1 (en) Micro-processing circuit and data protection method for memory thereof
KR20100060424A (ko) 시스템 온 칩 및 이에 대한 정보 처리 방법
KR101677532B1 (ko) 데이터 저장 디바이스 및 이의 액세스 제한 방법
US7669025B2 (en) Apparatus for security of accessing data and method of the same
JP2008234358A (ja) 記憶装置、情報処理装置及び不正書込検出方法
JP2015106425A (ja) 半導体メモリの制御装置及び不安定メモリ領域の検出方法
KR20180097218A (ko) 비휘발성 메모리 장치, 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191206

Year of fee payment: 5