KR20150017601A - 저장 시스템 및 그 동작 방법 - Google Patents

저장 시스템 및 그 동작 방법 Download PDF

Info

Publication number
KR20150017601A
KR20150017601A KR1020130093758A KR20130093758A KR20150017601A KR 20150017601 A KR20150017601 A KR 20150017601A KR 1020130093758 A KR1020130093758 A KR 1020130093758A KR 20130093758 A KR20130093758 A KR 20130093758A KR 20150017601 A KR20150017601 A KR 20150017601A
Authority
KR
South Korea
Prior art keywords
page buffer
control information
hardware
valid data
copy control
Prior art date
Application number
KR1020130093758A
Other languages
English (en)
Inventor
권성남
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130093758A priority Critical patent/KR20150017601A/ko
Priority to US14/447,684 priority patent/US20150046669A1/en
Publication of KR20150017601A publication Critical patent/KR20150017601A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

저장 시스템 및 그 동작 방법이 제공된다. 상기 저장 시스템은, 데이터 유닛이 저장된 제1 및 제2 페이지 버퍼, 제1 및 제2 페이지 버퍼 간 복사 작업을 수행하는 하드웨어 아이피 및 복사 컨트롤 정보를 제공받아 하드웨어 아이피가 복사 작업을 수행하도록 컨트롤하는 디엠에이 장치를 포함하되, 디엠에이 장치는, 제1 페이지 버퍼에 저장된 데이터 유닛 중 유효한 데이터 유닛만을 제2 페이지 버퍼로 복사하는데 필요한 유효 데이터 정보가 저장된 디엠에이 레지스터를 포함한다.

Description

저장 시스템 및 그 동작 방법{Storage system and method for operating the same}
본 발명은 저장 시스템 및 저장 시스템의 동작 방법에 관한 것이다.
DMA(Direct Memory Access)는 CPU에 의한 프로그램의 실행없이 입출력 장치 제어기(IO device controller)가 자료의 이동을 할 수 있도록 하는 장치이다.
페이지 단위 저장장치 내부에서는 데이터 관리 정책에 따라, 페이지 단위 버퍼의 데이터를 다른 페이지 단위 버퍼로 복사할 수 있다. 데이터를 복사하는 작업은 마이크로프로세서(microprocessor)내의 펌웨어에 의해 전체 데이터를 복사할 때까지 반복적으로 읽고 쓰기를 반복하는 방법으로 이루어질 수 있다. 이 때, 예를 들어, 효율성 및 성능상 이유로, DMA를 이용하여, 마이크로프로세서와 병렬적으로 복사 작업이 이루어질 수 있다.
본 발명이 해결하려는 과제는, 효율성이 향상된 저장 시스템을 제공하는 것이다.
본 발명이 해결하려는 다른 과제는, 효율성이 향상된 저장 시스템의 동작 방법을 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 저장 시스템의 일 실시예는, 데이터 유닛이 저장된 제1 및 제2 페이지 버퍼, 제1 및 제2 페이지 버퍼 간 복사 작업을 수행하는 하드웨어 아이피 및 복사 컨트롤 정보를 제공받아 하드웨어 아이피가 복사 작업을 수행하도록 컨트롤하는 디엠에이 장치를 포함하되, 디엠에이 장치는, 제1 페이지 버퍼에 저장된 데이터 유닛 중 유효한 데이터 유닛만을 제2 페이지 버퍼로 복사하는데 필요한 유효 데이터 정보가 저장된 디엠에이 레지스터를 포함한다.
상기 유효 데이터 정보는, 데이터 유닛 중 유효한 데이터 유닛의 비트맵 정보를 포함할 수 있다.
상기 유효 데이터 정보는, 복사 작업의 대상이 되는 데이터 유닛의 크기 및 개수 정보를 더 포함하되, 데이터 유닛의 크기 및 개수 정보는 비트맵 정보와 대응될 수 있다.
상기 복사 컨트롤 정보는 복수의 복사 컨트롤 정보를 포함하고, 복수의 복사 컨트롤 정보는, 디엠에이 장치에 연속적인 형태로 제공될 수 있다.
상기 복수의 복사 컨트롤 정보는 배열 형태로 디엠에이 장치에 연속적으로 제공되고, 디엠에이 장치는, 배열 형태로 제공되는 복수의 복사 컨트롤 정보의 수를 카운팅하는 처리부를 더 포함할 수 있다.
상기 복수의 복사 컨트롤 정보는 링크드 리스트(Linked list)형태로 디엠에이 장치에 연속적으로 제공되고, 복수의 복사 컨트롤 정보 각각은 다음 복사 컨트롤 정보를 지시하는 포인터를 포함할 수 있다.
복수의 마이크로 프로세서를 더 포함하되, 복수의 마이크로 프로세서는, 디엠에이 장치로 복사 컨트롤 정보를 제공하는 복수의 펌웨어를 포함하고, 복수의 펌웨어는 복사 컨트롤 정보를 디엠에이 장치로 제공하면서, 하드웨어 아이피의 사용 요청을 할 수 있다.
상기 디엠에이 장치는, 복수의 펌웨어의 사용 요청에 대해 하드웨어 아이피가 락(lock) 또는 언락(unlock) 상태인지를 반환하는 락 레지스터를 더 포함할 수 있다.
상기 락 레지스터가 언락 상태를 반환한 경우, 디엠에이 장치는 락 레지스터의 상태를 락 상태로 변경할 수 있다.
상기 디엠에이 장치 및 상기 하드웨어 아이피는 각각 복수의 디엠에이 장치 및 하드웨어 아이피를 포함하고, 디엠에이 장치는 하드웨어 아이피와 N 대 N(N은 2 이상의 정수)으로 대응될 수 있다.
복수의 마이크로 프로세서를 더 포함하되, 복수의 마이크로 프로세서는, 복수의 디엠에이 장치와 N 대 N(N은 2 이상의 정수)으로 대응되어, 레이스 컨디션이 방지될 수 있다.
상기 다른 과제를 해결하기 위한 본 발명의 저장 시스템의 동작 방법의 일 실시예는 복사 컨트롤 정보를 제공받고, 복사 컨트롤 정보를 이용하여 제1 및 제2 페이지 버퍼 간 복사 작업을 수행하는 것을 포함하되, 복사 작업은, 디엠에이 장치가 복사 컨트롤 정보를 제공받아 하드웨어 아이피를 컨트롤하여 수행되고, 복사 컨트롤 정보는, 제1 페이지 버퍼에 저장된 데이터 유닛 중 유효한 데이터 유닛 만을 제2 페이지 버퍼로 복사하는데 필요한 유효 데이터 정보를 포함한다.
상기 제1 페이지 버퍼에 저장된 데이터 유닛 중 유효한 데이터 유닛만을 상기 제2 페이지 버퍼로 복사하는 것은, 제공받은 복사 컨트롤 정보를 디엠에이 장치에 포함된 디엠에이 레지스터에 저장하고, 디엠에이 레지스터로부터 유효 데이터 정보를 추출하여, 제1 페이지 버퍼에 유효한 데이터 유닛이 존재하는지를 판단하고, 제1 페이지 버퍼에 유효한 데이터 유닛이 존재한다면, 제1 페이지 버퍼에 저장된 유효한 데이터 유닛을 제2 페이지 버퍼로 복사하도록 하드웨어 아이피를 컨트롤 하는 것을 포함할 수 있다.
상기 유효 데이터 정보는, 복사 작업의 대상이 되는 데이터 유닛의 크기 및 개수 정보를 포함할 수 있다.
상기 유효 데이터 정보는, 데이터 유닛 중 유효한 데이터 유닛의 비트맵 정보를 더 포함하되, 데이터 유닛의 크기 및 개수 정보는, 비트맵 정보와 대응될 수 있다.
상기 복사 컨트롤 정보는 복수의 복사 컨트롤 정보를 포함하고, 복수의 복사 컨트롤 정보는, 디엠에이 장치에 배열 형태 또는 링크드 리스트 형태로 연속적으로 제공될 수 있다.
상기 디엠에이 장치는 처리부를 포함하고, 처리부는, 배열 형태로 제공되는 복수의 복사 컨트롤 정보의 수를 카운팅할 수 있다.
상기 디엠에이 장치에 링크드 리스트 형태로 제공되는 복수의 복사 컨트롤 정보 각각은, 다음 복사 컨트롤 정보를 지시하는 포인터를 포함할 수 있다.
상기 복사 작업은, 복수의 펌웨어가 디엠에이 장치에 하드웨어 아이피의 사용 요청을 하고, 사용 요청에 대해 디엠에이 장치에 포함된 락 레지스터로부터 락 또는 언락 상태를 반환받는 것을 더 포함할 수 있다.
상기 복수의 펌웨어 중 어느 하나가 락 레지스터로부터 언락 상태를 반환받은 경우, 디엠에이 장치는 락 레지스터의 상태를 락 상태로 변경할 수 있다.
상기 하드웨어 아이피는, 유효한 데이터 유닛의 복사 작업을 수행시, 임시 저장 공간에 저장된 부가적인 정보를 함께 복사하되, 임시 저장 공간은, 제1 페이지 버퍼로부터 이격된 주소 또는 제1 페이지 버퍼에 연속된 주소에 위치하고, 부가적인 정보는, CRC(Cyclical Redundancy Check) 정보 또는 ECC(Error Correcting Code) 정보를 포함할 수 있다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 저장 시스템을 설명하는 블록도이다.
도 2는 도 1의 버퍼 장치를 설명하는 블록도이다.
도 3은 도 2의 페이지 버퍼를 설명하는 블록도이다.
도 4는 도 1의 디엠에이 레지스터를 설명한 도면이다.
도 5 내지 도 6d는 본 발명의 일 실시예에 따른 페이지 버퍼 간 복사 작업을 설명하는 개념도이다.
도 7 및 도 8은 본 발명의 다른 실시예에 따른 복수의 복사 컨트롤 정보의 처리 구조를 설명하는 개념도이다.
도 9는 본 발명의 또 다른 실시예에 따른 저장 시스템의 동작 방법을 설명하는 개념도이다.
도 10은 본 발명의 또 다른 실시예에 따른 저장 시스템의 동작 방법을 설명하는 개념도이다.
도 11은 본 발명의 또 다른 실시예에 따른 저장 시스템의 동작 방법을 설명하는 개념도이다.
도 12는 도 1의 저장 시스템의 응용 예를 보여주는 블록도이다.
도 13은 도 12를 참조하여 설명된 저장 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 이용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 이용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 이용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 이용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 형성을 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 이용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 이용될 수 있을 것이다. 또 일반적으로 이용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하에서, 도 1 내지 도 6d를 참조하여, 본 발명의 일 실시예에 따른 저장 시스템에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 저장 시스템을 설명하는 블록도이다. 도 2는 도 1의 버퍼 장치를 설명하는 블록도이다. 도 3은 도 2의 페이지 버퍼를 설명하는 블록도이다. 도 4는 도 1의 디엠에이 레지스터를 설명한 도면이다. 도 5 내지 도 6d는 본 발명의 일 실시예에 따른 페이지 버퍼 간 복사 작업을 설명하는 개념도이다.
도 1에서, 본 발명의 일 실시예에 따른 저장 시스템(1000)은 메모리 장치(1100) 및 컨트롤러(1200)을 포함한다.
메모리 장치(1100)는 비휘발성 메모리 장치(non-volatile memory device)를 포함할 수 있다. 구체적으로, 메모리 장치(1100)는 플래시 메모리 장치(flash memory device)를 포함할 수 있다. 더욱 구체적으로, 메모리 장치(1100)는 낸드(NAND) 플래시 메모리 장치 또는 노어(NOR) 플래시 메모리 장치 중 어느 하나일 수 있으나, 이에 한정되는 것은 아니다.
메모리 장치(1100)는 버퍼 장치(110) 및 메모리 셀 어레이(120)를 포함할 수 있으나, 이에 한정되는 것은 아니다.
메모리 셀 어레이(120)는, 적어도 하나 이상의 메모리 셀을 포함할 수 있다. 각 메모리 셀은 p-비트 데이터 정보(p는 1 또는 그 보다 큰 정수)를 저장할 수 있다.
이러한 메모리 셀 어레이(120)는 복수의 영역들로 구분될 수 있다. 구체적으로, 메모리 셀 어레이(120)는 일반 데이터를 저장하는 데이터 영역과 스페어 영역을 포함할 수 있다. 또한 메모리 셀 어레이(120)의 영역들 각각은 복수의 메모리 블록들로 구성될 수 있다. 이러한 메모리 셀 어레이(120)의 상세 구성은 본 기술분야의 통상적인 지식을 습득한 자들에게 잘 알려져 있는바, 자세한 설명은 생략하도록 한다.
도 2에서, 버퍼 장치(110)는 메모리 셀 어레이(120)에 포함된 메모리 셀에 데이터를 라이트하거나, 메모리 셀로부터 데이터를 리드하도록 구성될 수 있다. 또한 버퍼 장치(110)는 복수의 페이지 버퍼(PB_1 ~ PB_n, n은 2 이상의 정수)를 포함할 수 있다.
구체적으로, 도 3을 참조하면, 제1 페이지 버퍼(PB_1)는 복수의 데이터 유닛(DU_1 ~ DU_n, n은 2이상의 정수)을 포함할 수 있다. 이는, 호스트(500)가 입출력에 사용하는 데이터 유닛(DU_1 ~ DU_n)을 저장 시스템(1000)이 페이지 단위로 관리하기 때문에, 저장 시스템(1000) 고유의 페이지 크기에 맞도록 복수의 데이터 유닛(DU_1 ~ DU_n)을 포함하는 것이다. 따라서, 제1 페이지 버퍼(PB_1)는 도 3에 도시된 구조를 포함할 수 있다. 또한 호스트(500)의 데이터 전송단위의 크기를 S라고 하고, 제1 페이지 버퍼(PB_1)가 N개의 데이터를 관리한다고 할 때, 제1 페이지 버퍼(PB_1)의 크기는 N*S가 될 수 있다. 도 3에서, 제1 페이지 버퍼(PB_1)만을 도시하고 있지만, 이에 한정되는 것은 아니며, 다른 페이지 버퍼(PB_2 ~ PB_n)도 도 3에 도시된 구조를 포함할 수 있다.
다시 도 1을 참조하면, 컨트롤러(1200)는 호스트 인터페이스(200), 마이크로프로세서(210), 디엠에이 장치(220) 및 하드웨어 아이피(230)을 포함한다. 도 1에는, 마이크로프로세서(210), 디엠에이 장치(220) 및 하드웨어 아이피(230)가 각각 1개씩 도시되어 있지만, 본 발명이 이에 한정되는 것은 아니며, 추가적인 마이크로프로세서, 디엠에이 장치, 하드웨어 아이피가 컨트롤러(1200)에 포함될 수 있다.
호스트 인터페이스(200)는 호스트(500) 및 컨트롤러(1200) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함한다. 예시적으로, 컨트롤러(1200)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(500)와 통신하도록 구성될 수 있다.
마이크로프로세서(210)는 펌웨어(212)를 포함할 수 있으며, 펌웨어(212)는 디엠에이 장치(220)에 복사 컨트롤 정보(도 8 및 도 9의 CCI_1 ~ CCI_n)를 제공할 수 있다.
디엠에이 장치(220)는 펌웨어(212)로부터 복사 컨트롤 정보(도 8 및 도 9의 CCI_1 ~ CCI_n)를 제공받아, 하드웨어 아이피(230)가 복사 작업을 수행하도록 컨트롤 할 수 있다.
또한 디엠에이 장치(220)는 처리부(222) 및 디엠에이 레지스터(224)를 포함할 수 있다. 처리부(222)에 대한 설명은 후술하도록 한다.
도 4를 참조하면, 디엠에이 레지스터(224)는 예를 들어, 페이지 버퍼 주소, 데이터 유닛(DU_1 ~ DU_n)의 정보, 비트맵 주소(Bitmap Address)를 포함할 수 있다.
구체적으로, 페이지 버퍼 주소는 복사 작업의 대상이 되는 페이지 버퍼의 원본 주소(source Address) 및 목표 주소(Destinatioin Address)를 포함할 수 있다. 원본 주소 및 목표 주소는 서로 다른 페이지 버퍼의 주소(예를 들면, 제1 페이지 버퍼의 원본 주소 및 제2 페이지 버퍼의 목표 주소)를 포함할 수 있다.
또한 데이터 유닛(DU_1 ~ DU_n)의 정보는, 페이지 버퍼(PB_1 ~ PB_n)에 포함되는 데이터 유닛(DU_1 ~ DU_n)의 크기 및 개수 정보를 포함할 수 있다. 또한 각각의 페이지 버퍼(PB_1 ~ PB_n)에 포함된 데이터 유닛(DU_1 ~ DU_n)의 크기 및 개수는 일정하게 유지될 수 있다.
비트맵 주소(Bitmap Address)는 데이터 유닛(DU_1 ~ DU_n) 중 유효한 데이터 유닛(도 6a의 VD_1 ~ VD_m, m은 1 이상 n 이하의 정수)의 비트맵 정보를 포함할 수 있다. 데이터 유닛(DU_1 ~ DU_n)의 크기 및 개수는 각각의 페이지 버퍼(PB_1 ~ PB_n)에서 일정하게 유지될 수 있기 때문에, 기 결정된 비트맵 주소(Bitmap Address)와 대응될 수 있다. 또한 기 결정된 비트맵 주소(Bitmap Address)와 데이터 유닛(DU_1 ~ DU_n)의 정보가 대응되기 때문에, 디엠에이 장치(220)는 비트맵 정보를 이용하여, 유효한 데이터 유닛(도 6a의 VD_1 ~ VD_m)만을 하드웨어 아이피(230)가 복사하도록 컨트롤 할 수 있다.
다시 도 1을 참조하면, 하드웨어 아이피(230)는 디엠에이 장치(220)에 의해 컨트롤되어 복사 작업을 수행할 수 있다. 하드웨어 아이피(230)가 복사 작업을 수행하는 과정에 대해서는 후술하도록 한다.
본 발명의 실시예에 따른 디엠에이 레지스터(224)는 레지스터(222)와 달리, 데이터 유닛(DU_1 ~ DU_n)의 크기 및 개수 정보와 비트맵 주소를 더 포함하고 있기 때문에, 펌웨어(212)의 개입 없이 페이지 버퍼 내의 유효한 데이터 유닛만을 하드웨어 아이피(230)가 복사하도록 할 수 있다.
도 5 및 도 6a를 참조하면, 디엠에이 장치(220)는 펌웨어(212)로부터 제공받은 복사 컨트롤 정보(CCI)를 디엠에이 레지스터(224)에 저장한 후, 디엠에이 레지스터(224)로부터 유효 데이터 정보를 추출할 수 있다. 유효 데이터 정보는, 예를 들어, 데이터 유닛(DU_1 ~ DU_n)의 크기 및 개수 정보, 비트맵 주소(Bitmap Address)를 포함할 수 있으나, 이에 한정되는 것은 아니다. DMA 레지스터(224)로부터 추출된 유효 데이터 정보를 기반으로, 복사 작업의 대상이 되는 제1 페이지 버퍼(PB_1)에 유효한 데이터 유닛(VD_1~VD_m)이 존재하는 지를 판단할 수 있다. 만약, 제1 페이지 버퍼(PB_1)에 유효한 데이터 유닛(VD_1~VD_m)이 존재한다면, 제1 페이지 버퍼(PB_1)에 저장된 유효한 데이터 유닛(VD_1~VD_m)을 복사 작업의 대상이 되는 제2 페이지 버퍼(PB_2)로 복사하도록 하드웨어 아이피(230)를 컨트롤 할 수 있다. 또한 복사 작업에 필요한 만큼의 하드웨어 아이피(230)만 가동하는 것이 효율적이기에, 디엠에이 장치(220)는 하드웨어 아이피(230) 컨트롤시, 복사 작업의 대상이 되는 데이터(D-unit Size & Number) 만큼의 하드웨어 아이피 사이즈(HW IP size)를 하드웨어 아이피(230)로 요청할 수 있다.
하드웨어 아이피(230)는 디엠에이 장치(220)에 의해 컨트롤되어, 제1 페이지 버퍼(PB_1)에서 제2 페이지 버퍼(PB_2)로 유효한 데이터 유닛(VD_1~VD_m)만을 복사할 수 있다. 즉, 하드웨어 아이피(230)는 원본 주소(SA)에 위치하는 제1 페이지 버퍼(PB_1)내의 각각의 데이터 유닛 중 유효한 데이터 유닛(VD_1~VD_m)이 존재하는지를 판별하여, 유효한 데이터 유닛(VD_1~VD_m)만을 목표 주소(DA)에 위치하는 제2 페이지 버퍼(PB_2)내의 데이터 유닛으로 복사 할 수 있다. 여기에서, 유효한 데이터 유닛(VD_1~VD_m)만을 복사하는 프로그램 코드는 아래와 같을 수 있다.
<코드 1>
Figure pat00001
<코드 1>을 살펴보면, 먼저, 각각의 데이터 유닛을 for 반복문에 입력한다. 그 후, 입력된 각각의 데이터 유닛에 대해 if 조건문을 사용하여, 유효한 데이터 유닛(VD_1~VD_m)을 판별해낸다. 판별 과정을 거친 후, 판별해낸 유효한 데이터 유닛(VD_1~VD_m)을 목표 주소(DA)로 복사한다. 유효한 데이터 유닛(VD_1~VD_m)만을 복사하기 위해 사용되는 프로그램 코드는, <코드 1>에만 한정되는 것은 아니다.
도 5, 도 6b 내지 도 6d를 참조하면, 데이터 유닛(DU´)은 부가적인 정보(AD_1~AD_p, p는 1 이상의 정수)를 포함할 수 있다. 부가적인 정보(AD_1~AD_p)는 예를 들어, 데이터의 무결성을 보장 및/또는 검증하기 위한 CRC(Cyclical Redundancy Check)/ECC(Error Correcting Code) 정보를 포함할 수 있다. CRC/ECC 정보를 포함하는 경우, CRC/ECC 체크를 통해 전송 전, 후의 데이터 손상 여부를 확인할 수 있다. 또한 부가적인 정보(AD_1~AD_p)는 데이터 유닛(DU´)의 상태나 특징을 나타내는 정보를 포함할 수 있다.
또한 하드웨어 아이피(230)는 유효한 데이터 유닛(VD_1~VD_m)과 함께 부가적인 정보(AD_1~AD_p)를 복사할 수 있다.
도 6b를 참조하면, 유효한 데이터 유닛(VD_1~VD_m)으로부터 일정 주소 오프셋(ADDRESS OFFSET)만큼 이격된 부가적인 정보(AD_1~AD_p)는 유효한 데이터 유닛(VD_1~VD_m)과 함께 복사될 수 있다.
구체적으로, 메모리의 특정 위치, 예를 들어, 페이지 버퍼(PB)로부터 일정 주소 오프셋만큼 이격된 위치에 부가적인 정보(AD_1~AD_p)가 연속해서 존재한다면, 유효한 데이터 유닛(VD_1~VD_m)을 복사할 때 부가적인 정보(AD_1~AD_p)도 함께 복사할 수 있다.
부가적인 정보(AD_1~AD_p)는 페이지 버퍼(PB)와 일정 주소 오프셋만큼 이격되어 있는 임시 저장 공간(TS)에 저장될 수 있다.
임시 저장 공간(TS)은 페이지 버퍼(PB)와 사이즈가 다를 수 있다. 예를 들어, 페이지 버퍼(PB)의 크기는 512 Byte이고, 임시 저장 공간(TS)의 크기는 8 Byte일 수 있으나, 이에 한정되는 것은 아니다.
도 6c를 참조하면, 페이지 버퍼(PB)의 바로 뒤에 이어지는, 즉, 페이지 버퍼(PB)에 연속되는 임시 저장 공간(TS)에 저장된 부가적인 정보(AD_1~AD_p)는 유효한 데이터 유닛(VD_1~VD_m)과 함께 복사될 수 있다. 이 경우, 최종적인 페이지 버퍼(PB´)의 크기는 페이지 버퍼(PB)의 크기와 임시 저장 공간(TS)의 크기를 합한 크기와 동일할 수 있다. 여기에서, 임시 저장 공간(TS)은 페이지 버퍼(PB)와 사이즈가 다를 수 있다.
도 6d를 참조하면, 유효한 데이터 유닛(VD_1~VD_m) 및 부가적인 정보(AD_1~AD_p)가 혼합되어 함께 복사될 수 있다. 이 경우 역시, 최종적인 페이지 버퍼(PB´)의 크기는 페이지 버퍼(PB)의 크기와 임시 저장 공간(TS)의 크기를 합한 크기와 동일할 수 있다.
다시 도 1을 참조하면, 저장 시스템(1000)은 메모리 장치(1100) 및 컨트롤러(1200) 외에도 오류 정정 블록을 추가적으로 포함하도록 구성될 수 있다. 오류 정정 블록은 오류 정정 코드(ECC)를 이용하여 메모리 장치(1100)로부터 읽어진 데이터의 오류를 검출하고, 정정하도록 구성될 수 있다.
컨트롤러(1200) 및 메모리 장치(1100)는 하나의 반도체 장치로 집적될 수 있다. 예시적으로, 컨트롤러(1200) 및 메모리 장치(1100)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(1200) 및 메모리 장치(1100)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 것이다.
컨트롤러(1200) 및 메모리 장치(1100)는 하나의 반도체 장치로 집적되어 반도체 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 반도체 드라이브(SSD)는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함한다. 저장 시스템(1000)이 반도체 드라이브(SSD)로 이용되는 경우, 저장 시스템(1000)에 연결된 호스트(500)의 동작 속도는 획기적으로 개선된다.
다른 예로서, 저장 시스템(1000)은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공된다.
예시적으로, 메모리 장치(1100) 또는 저장 시스템(1000)은 다양한 형태들의 패키지로 실장될 수 있다. 예를 들면, 메모리 장치(1100) 또는 저장 시스템(1000)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
본 발명의 일 실시예에 따른 저장 시스템(1000)의 경우, 페이지 버퍼(PB_1 ~ PB_n) 내의 유효한 데이터 유닛(VD_1~VD_m)만이 복사되도록 함으로써, 펌웨어(212)가 복사 작업의 종료 여부만을 확인하면 되기 때문에, 저장 시스템(1000) 내의 펌웨어(212)와 디엠에이 장치(220)의 병렬성 및 효율성을 증가시킬 수 있다.
도 7 및 도 8은 본 발명의 다른 실시예에 따른 복수의 복사 컨트롤 정보의 처리 구조를 설명하는 개념도이다. 이하에서 앞서 설명한 실시예와 동일한 구성요소에 대한 설명은 생략하도록 하고, 그 차이점을 위주로 설명하도록 한다.
도 1 내지 도 6d에서 설명된 저장 시스템(1000)의 복사 작업은, 제1 페이지 버퍼(PB_1)에서 제2 페이지 버퍼(PB_2)로의 단일 복사 작업에 대한 설명을 위주로 하였다면, 도 7 및 도 8에서는, 복수의 복사 작업에 대한 설명을 위주로 한다.
도 1 및 도 7을 참조하면, 복수의 복사 컨트롤 정보(CCI_1~CCI_n)는 배열 형태로 디엠에이 장치(220)에 연속적으로 제공될 수 있다.
구체적으로, 펌웨어(212)가 복수의 복사 컨트롤 정보(CCI_1~CCI_n)를 디엠에이 장치(220)에 제공하고, 디엠에이 장치(220) 내의 처리부(222)가 연속적으로 제공되는 복수의 복사 컨트롤 정보(CCI_1~CCI_n)의 수를 카운팅할 수 있다. 처리부(222)는 카운팅 값이 제공된 복수의 복사 컨트롤 정보(CCI_1~CCI_n)의 수와 동일해지는 경우, 카운팅을 종료할 수 있다. 카운팅을 종료 후, 카운팅 종료 신호를 디엠에이 장치(220)로 반환하여, 복수의 복사 컨트롤 정보(CCI_1~CCI_n)의 제공이 종료되었음을 알릴 수 있다. 이러한 과정을 통해, 디엠에이 장치(220)는 복수의 복사 컨트롤 정보(CCI_1~CCI_n) 각각을 읽어와서, 하드웨어 아이피(230)로 하여금 복수의 복사 컨트롤 정보(CCI_1~CCI_n) 각각에 대응되는 복수의 복사 작업을 수행하도록 컨트롤 할 수 있다.
도 1 및 도 8을 참조하면, 복수의 복사 컨트롤 정보(CCI_1~CCI_n)는 링크드 리스트 형태로 디엠에이 장치(220)에 연속적으로 제공될 수 있다.
구체적으로, 복수의 복사 컨트롤 정보(CCI_1~CCI_n) 각각은 다음 복사 컨트롤 정보를 지시하는 포인터(P1 ~ Pn-1)를 포함할 수 있다. 따라서, 펌웨어(212)가 복수의 복사 컨트롤 정보(CCI_1~CCI_n)를 디엠에이 장치(220)에 제공하고, 디엠에이 장치(220)는 포인터를 따라 복수의 복사 컨트롤 정보(CCI_1~CCI_n) 각각을 읽어와서, 하드웨어 아이피(230)로 하여금 복수의 복사 컨트롤 정보(CCI_1~CCI_n) 각각에 대응되는 복수의 복사 작업을 수행하도록 컨트롤 할 수 있다.
복수의 복사 컨트롤 정보(CCI_1~CCI_n)에 대응되는 복수의 복사 작업을 펌웨어(212)의 중간 개입 없이 연속적으로 처리하기 위해 적용되는 데이터 구조로는, 위에서 언급된 배열, 링크드 리스트 구조 이외에도 다양한 데이터 구조가 적용될 수 있다.
또한 본 발명의 다른 실시예에 따른 복수의 복사 작업 처리 구조는, 복수의 복사 작업이 펌웨어(212)의 중간 개입없이, 하드웨어 아이피(230)에 의해 수행되도록 함으로써, 저장 시스템의 병렬성 및 효율성을 극대화 할 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 저장 시스템의 동작 방법을 설명하는 개념도이다.
도 9를 살펴보기 전에, 도 5를 참조하면, 단일 코어 환경에서, 펌웨어(212)는 디엠에이 장치(220)에 복사 컨트롤 정보(CCI)을 제공하면서, 하드웨어 아이피(230)의 사용 요청을 할 수 있다. 또한 펌웨어(212)로부터 복사 컨트롤 정보(CCI)를 제공받은 디엠에이 장치(220)는 디엠에이 레지스터(224)로부터 유효 데이터 정보를 추출하여, 사용 요청을 받은 하드웨어 아이피(230)로 하여금 유효한 데이터 유닛만을 복사하도록 컨트롤 할 수 있다.
도 9를 참조하면, 도 5의 단일 코어 환경이 아닌, 멀티 코어(multi-core) 환경에서의, 복사 작업의 개략적인 모습을 도시하고 있다.
멀티 코어 환경에서는, 복수의 마이크로 프로세서(310)가 병렬적으로 하드웨어 아이피(340)의 사용 요청을 할 수 있다. 이러한 병렬적인 사용 요청에 의해 레이스 컨디션(race-conditon)이 발생할 수 있는바, 이를 해결하기 위해, 디엠에이 장치(320)에 락 레지스터(250)를 추가할 수 있다.
레이스 컨디션은, 구체적으로, 하드웨어 아이피(340)에 대해 복수의 마이크로 프로세서(310)가 동시에 접근을 시도하는 상태를 포함할 수 있다. 이러한 레이스 컨디션을 방지하기 위해, 락 레지스터(250)는 예를 들어, 터치 앤드 셋(Touch-and-set) 또는 리드 앤 모디파이(Read-and-modify)와 같은 형태로, 구현될 수 있다. 즉, 하드웨어 아이피(340)가 다른 곳에서 먼저 사용 중인지 확인하기 위해 복수의 마이크로 프로세서(310)에 포함된 펌웨어(FW_1 ~ FW_n)가 락 레지스터(250)의 값을 읽으면, 락 레지스터(250)는 자신이 락 상태인지 언락 상태인지를 반환한다. 만약 언락 상태인 경우, 디엠에이 장치(320)는 락 레지스터(250)의 값을 락 상태로 변경함으로써, 다른 마이크로 프로세서의 접근을 차단할 수 있다.
따라서, 복수의 마이크로 프로세서(310) 내의 펌웨어(FW_1 ~ FW_n) 중 어느 하나가 락 레지스터(250)에 접근하여, 언락 상태를 반환 받는 경우, 레이스 컨디션 없이 하드웨어 아이피(340)의 사용 권한을 획득할 수 있다. 만약 락 상태를 반환 받은 경우, 하드웨어 아이피(340)에 대한 사용 권한을 획득할 수 없다.
본 발명의 또 다른 실시예에 따른 저장 시스템의 동작 방법은, 디엠에이 장치(320)에 락 레지스터(250)를 추가함으로써, 복수의 마이크로 프로세서(310)에 의한 레이스 컨디션을 방지할 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 저장 시스템의 동작 방법을 설명하는 개념도이다. 이하에서 앞서 설명한 실시예와 동일한 구성요소에 대한 설명은 생략하도록 하고, 그 차이점을 위주로 설명하도록 한다.
도 10을 참조하면, 디엠에이 장치(420)를 하나 이상 포함함으로써, 락 레지스터(도 9의 250)를 이용하지 않고도 레이스 컨디션을 방지할 수 있다.
구체적으로, 복수의 마이크로 프로세서(410)가 복수의 디엠에이 장치(420)와 일대일로 대응되도록 설정함으로써, 동일한 디엠에이 장치(예를 들어, DMA_1)로 복수의 마이크로 프로세서(410)가 동시에 접근하는 것을 방지 할 수 있다. 또한 이를 방지함으로써, 락 레지스터(도 9의 250) 없이도 레이스 컨디션을 방지 할 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 저장 시스템의 동작 방법을 설명하는 개념도이다. 이하에서 앞서 설명한 실시예들과 동일한 구성요소에 대한 설명은 생략하도록 하고, 그 차이점을 위주로 설명하도록 한다.
도 11을 참조하면, 디엠에이 장치(520)에 복수의 하드웨어 아이피(530)를 접속시킴으로써, 락 레지스터(도 9의 250)를 이용하지 않고도 레이스 컨디션을 방지할 수 있다.
구체적으로, 복수의 마이크로 프로세서(510)가 디엠에이 장치(520)에 접근시, 도 9와 달리, 디엠에이 장치(520)는 락 레지스터(도 9의 250)를 포함하고 있지 않지만, 복수의 하드웨어 아이피(530)와 접속되어 있는바, 레이스 컨디션을 방지할 수 있다. 즉, 복수의 마이크로 프로세서(510) 각각의 사용 요청에 대해, 복수의 하드웨어 아이피(530) 각각을 대응시켜줌으로써, 레이스 컨디션을 방지할 수 있다.
도 12은 도 1의 저장 시스템의 응용 예를 보여주는 블록도이다.
도 12를 참조하면, 저장 시스템(2000)은 비휘발성 메모리 장치(2100) 및 컨트롤러(2200)를 포함한다. 비휘발성 메모리 장치(2100)는 복수의 비휘발성 메모리 칩들을 포함한다. 복수의 비휘발성 메모리 칩들은 복수의 그룹들로 분할된다. 복수의 비휘발성 메모리 칩들의 각 그룹은 하나의 공통 채널을 통해 컨트롤러(2200)와 통신하도록 구성된다. 예를 들어, 복수의 비휘발성 메모리 칩들은 제 1 내지 제 k 채널들(CH1~CHk)을 통해 컨트롤러(2200)와 통신하는 것으로 도시되어 있다.
도 12에서, 하나의 채널에 복수의 비휘발성 메모리 칩들이 연결되는 것으로 설명되었다. 그러나, 하나의 채널에 하나의 비휘발성 메모리 칩이 연결되도록 저장 시스템(2000)이 변형될 수 있음이 이해될 것이다.
도 13은 도 12를 참조하여 설명된 저장 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
도 13을 참조하면, 컴퓨팅 시스템(3000)은 중앙 처리 장치(3100), 램(3200, RAM, Random Access Memory), 사용자 인터페이스(3300), 전원(3400), 그리고 저장 시스템(2000)을 포함한다.
저장 시스템(2000)은 시스템 버스(3500)를 통해, 중앙처리장치(3100), 램(3200), 사용자 인터페이스(3300), 그리고 전원(3400)에 전기적으로 연결된다. 사용자 인터페이스(3300)를 통해 제공되거나, 중앙 처리 장치(3100)에 의해서 처리된 데이터는 저장 시스템(2000)에 저장된다.
도 13에서, 비휘발성 메모리 장치(2100)는 컨트롤러(2200)를 통해 시스템 버스(3500)에 연결되는 것으로 도시되어 있다. 그러나, 비휘발성 메모리 장치(2100)는 시스템 버스(3500)에 직접 연결되도록 구성될 수 있다.
도 13에서, 도 12를 참조하여 설명된 저장 시스템(2000)이 제공되는 것으로 도시되어 있다. 그러나, 저장 시스템(2000)은 도 11을 참조하여 설명된 저장 시스템(1000)으로 대체될 수도 있다.
예시적으로, 컴퓨팅 시스템(3000)은 도 11 및 도 12를 참조하여 설명된 저장 시스템들(1000, 2000)을 모두 포함하도록 구성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 데이터 유닛이 저장된 제1 및 제2 페이지 버퍼;
    상기 제1 및 제2 페이지 버퍼 간 복사 작업을 수행하는 하드웨어 아이피; 및
    복사 컨트롤 정보를 제공받아 상기 하드웨어 아이피가 상기 복사 작업을 수행하도록 컨트롤하는 디엠에이 장치를 포함하되,
    상기 디엠에이 장치는, 상기 제1 페이지 버퍼에 저장된 상기 데이터 유닛 중 유효한 데이터 유닛만을 상기 제2 페이지 버퍼로 복사하는데 필요한 유효 데이터 정보가 저장된 디엠에이 레지스터를 포함하는 저장 시스템.
  2. 제 1항에 있어서,
    상기 유효 데이터 정보는, 상기 데이터 유닛 중 유효한 데이터 유닛의 비트맵 정보를 포함하는 저장 시스템.
  3. 제 2항에 있어서,
    상기 유효 데이터 정보는, 상기 복사 작업의 대상이 되는 상기 데이터 유닛의 크기 및 개수 정보를 더 포함하되,
    상기 데이터 유닛의 크기 및 개수 정보는 상기 비트맵 정보와 대응되는 저장 시스템.
  4. 제 1항에 있어서,
    상기 복사 컨트롤 정보는 복수의 복사 컨트롤 정보를 포함하고,
    상기 복수의 복사 컨트롤 정보는, 상기 디엠에이 장치에 연속적인 형태로 제공되는 저장 시스템.
  5. 제 1항에 있어서,
    복수의 마이크로 프로세서를 더 포함하되,
    상기 복수의 마이크로 프로세서는, 상기 디엠에이 장치로 상기 복사 컨트롤 정보를 제공하는 복수의 펌웨어를 포함하고,
    상기 복수의 펌웨어는 상기 복사 컨트롤 정보를 상기 디엠에이 장치로 제공하면서, 상기 하드웨어 아이피의 사용 요청을 하는 저장 시스템.
  6. 제 5항에 있어서,
    상기 디엠에이 장치는, 상기 복수의 펌웨어의 사용 요청에 대해 상기 하드웨어 아이피가 락(lock) 또는 언락(unlock) 상태인지를 반환하는 락 레지스터를 더 포함하는 저장 시스템.
  7. 제 1항에 있어서,
    상기 디엠에이 장치 및 상기 하드웨어 아이피는 각각 복수의 디엠에이 장치 및 하드웨어 아이피를 포함하고,
    상기 디엠에이 장치는 상기 하드웨어 아이피와 N 대 N(N은 2 이상의 정수)으로 대응되는 저장 시스템.
  8. 제 7항에 있어서,
    복수의 마이크로 프로세서를 더 포함하되,
    상기 복수의 마이크로 프로세서는, 상기 복수의 디엠에이 장치와 N 대 N(N은 2 이상의 정수)으로 대응되어, 레이스 컨디션이 방지되는 저장 시스템.
  9. 복사 컨트롤 정보를 제공받고,
    상기 복사 컨트롤 정보를 이용하여 제1 및 제2 페이지 버퍼 간 복사 작업을 수행하는 것을 포함하되,
    상기 복사 작업은, 디엠에이 장치가 상기 복사 컨트롤 정보를 제공받아 하드웨어 아이피를 컨트롤하여 수행되고,
    상기 복사 컨트롤 정보는, 상기 제1 페이지 버퍼에 저장된 데이터 유닛 중 유효한 데이터 유닛 만을 상기 제2 페이지 버퍼로 복사하는데 필요한 유효 데이터 정보를 포함하는 저장 시스템의 동작 방법.
  10. 제 9항에 있어서,
    상기 제1 페이지 버퍼에 저장된 데이터 유닛 중 유효한 데이터 유닛만을 상기 제2 페이지 버퍼로 복사하는 것은,
    상기 복사 컨트롤 정보를 상기 디엠에이 장치에 포함된 디엠에이 레지스터에 저장하고,
    상기 디엠에이 레지스터로부터 상기 유효 데이터 정보를 추출하여, 상기 제1 페이지 버퍼에 상기 유효한 데이터 유닛이 존재하는지를 판단하고,
    상기 제1 페이지 버퍼에 상기 유효한 데이터 유닛이 존재한다면, 상기 제1 페이지 버퍼에 저장된 상기 유효한 데이터 유닛을 상기 제2 페이지 버퍼로 복사하도록 상기 하드웨어 아이피를 컨트롤 하는 것을 포함하는 저장 시스템의 동작 방법.
KR1020130093758A 2013-08-07 2013-08-07 저장 시스템 및 그 동작 방법 KR20150017601A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130093758A KR20150017601A (ko) 2013-08-07 2013-08-07 저장 시스템 및 그 동작 방법
US14/447,684 US20150046669A1 (en) 2013-08-07 2014-07-31 Storage system and method for operating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130093758A KR20150017601A (ko) 2013-08-07 2013-08-07 저장 시스템 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20150017601A true KR20150017601A (ko) 2015-02-17

Family

ID=52449637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130093758A KR20150017601A (ko) 2013-08-07 2013-08-07 저장 시스템 및 그 동작 방법

Country Status (2)

Country Link
US (1) US20150046669A1 (ko)
KR (1) KR20150017601A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6448570B2 (ja) * 2016-03-08 2019-01-09 東芝メモリ株式会社 ストレージシステム、情報処理システムおよび制御方法
CN113467697B (zh) * 2020-03-30 2024-08-09 瑞昱半导体股份有限公司 存储器控制器与数据处理方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6219725B1 (en) * 1998-08-28 2001-04-17 Hewlett-Packard Company Method and apparatus for performing direct memory access transfers involving non-sequentially-addressable memory locations
JP3206580B2 (ja) * 1999-01-22 2001-09-10 日本電気株式会社 Ｄｍａデータ転送制御方法及び入出力処理装置
US8108590B2 (en) * 2000-01-06 2012-01-31 Super Talent Electronics, Inc. Multi-operation write aggregator using a page buffer and a scratch flash block in each of multiple channels of a large array of flash memory to reduce block wear
US7535918B2 (en) * 2005-06-30 2009-05-19 Intel Corporation Copy on access mechanisms for low latency data movement
JP4810210B2 (ja) * 2005-12-06 2011-11-09 日本電気株式会社 ストレージシステム、マスタ側ストレージ装置、リモート側ストレージ装置、データコピー方法、データコピープログラム
JP4675985B2 (ja) * 2008-03-01 2011-04-27 株式会社東芝 メモリシステム

Also Published As

Publication number Publication date
US20150046669A1 (en) 2015-02-12

Similar Documents

Publication Publication Date Title
US9195541B2 (en) Controlling nonvolatile memory device and nonvolatile memory system
US9110786B2 (en) Read operation prior to retrieval of scatter gather list
CN106067321B (zh) 适于存储器编程暂停-恢复的控制器
KR101861545B1 (ko) 저장 장치의 데이터 관리 방법
TWI479313B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
US20140115239A1 (en) Method of managing data in nonvolatile memory device
TWI493455B (zh) 命令佇列管理方法、記憶體控制器及記憶體儲存裝置
TWI421869B (zh) 用於快閃記憶體的資料寫入方法及其控制器與儲存系統
TWI607448B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
CN112181861A (zh) 控制器、具有控制器的存储器系统及其操作方法
CN103853503A (zh) 存储设备、快闪存储器、以及操作所述存储设备的方法
KR102522154B1 (ko) 반도체 메모리 장치의 컨트롤러 및 이의 동작 방법
CN111831215A (zh) 用于在存储器系统中传输映射信息的装置
TWI507981B (zh) 指令執行方法、連接器與記憶體儲存裝置
TWI467590B (zh) 資料處理方法、記憶體控制器及記憶體儲存裝置
CN109918315B (zh) 存储器系统及存储器系统的操作方法
TW201432709A (zh) 控制方法、連接器與記憶體儲存裝置
US11550906B2 (en) Storage system with separated RPMB sub-systems and method of operating the same
KR20150017601A (ko) 저장 시스템 및 그 동작 방법
US9478289B1 (en) Semiconductor memory device and operating method thereof
CN112988449B (zh) 写入页面群组的数据到闪存模块的装置及方法
CN111223513B (zh) 存储器系统及其操作方法
CN114281245A (zh) 同步写方法及装置、存储系统、电子设备
US9460005B2 (en) Storage devices including memory device and methods of operating the same
CN112433668A (zh) 预测内部操作是否可执行的存储器系统和数据处理系统

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid