KR20150017471A

KR20150017471A - 표시 패널 구동 장치 및 이를 포함하는 표시 장치

Info

Publication number: KR20150017471A
Application number: KR1020130093412A
Authority: KR
Inventors: 김태곤; 김원태; 손선규; 이재한; 김용범
Original assignee: 삼성디스플레이 주식회사
Priority date: 2013-08-07
Filing date: 2013-08-07
Publication date: 2015-02-17
Also published as: US9361842B2; US20150042631A1; KR102140476B1

Abstract

표시 패널 구동 장치는 게이트 구동부 및 데이터 구동부를 포함한다. 게이트 구동부는 표시 패널의 게이트 라인에 게이트 신호를 출력한다. 데이터 구동부는 표시 패널에 공통 전압을 출력하기 위한 디지털 형식의 공통 전압 제어 데이터를 아날로그 형식의 공통 전압 제어 전압으로 변환하는 디지털-아날로그 변환기를 구비하고, 표시 패널의 데이터 라인에 데이터 신호를 출력한다. 따라서, 플렉서블 플랫 케이블(Flexible Flat Cable: FFC)과 같은 케이블의 전송 라인들이 감소될 수 있고, 표시 장치의 제조 비용이 감소될 수 있다.

Description

표시 패널 구동 장치 및 이를 포함하는 표시 장치{DISPLAY PANEL DRIVING APPARATUS AND DISPLAY APPARATUS HAVING THE SAME}

본 발명은 표시 패널 구동 장치 및 이를 포함하는 표시 장치에 관한 것으로, 더욱 상세하게는 표시 패널에 공통 전압을 출력하는 표시 패널 구동 장치 및 이를 포함하는 표시 장치에 관한 것이다.

액정 표시 장치의 액정 표시 패널은 하부 기판, 상부 기판 및 상기 하부 기판과 상기 상부 기판 사이에 개재된 액정층을 포함한다.

상기 하부 기판은 제1 베이스 기판, 상기 제1 베이스 기판 상에 형성된 게이트 라인 및 데이터 라인, 상기 게이트 라인 및 상기 데이터 라인과 전기적으로 연결된 스위칭 소자 및 상기 스위칭 소자와 전기적으로 연결된 화소 전극을 포함한다.

상기 상부 기판은 상기 제1 베이스 기판에 대향하는 제2 베이스 기판, 상기 제2 베이스 기판 상에 형성된 컬러 필터 및 상기 컬러 필터 상에 형성된 공통 전극을 포함한다.

상기 액정층은 상기 화소 전극에 인가되는 화소 전압 및 상기 공통 전극에 인가되는 공통 전압에 의한 전계에 따라 배열이 변경되는 액정을 포함한다.

상기 액정 표시 패널은 영상을 표시하기 위해, 상기 공통 전압을 수신하며, 그러므로, 상기 액정 표시 패널에 상기 공통 전압을 인가하는 공통 전압 발생부가 요구된다.

하지만, 별도의 상기 공통 전압 발생부로 인해 상기 표시 패널 및 상기 공통 전압 발생부를 연결하는 플렉서블 플랫 케이블(Flexible Flat Cable: FFC)과 같은 케이블의 전송 라인들이 증가하는 문제점이 있다.

또한, 상기 공통 전압 발생부를 구성하는 소자들이 증가하며, 이에 따라, 제조 비용이 상승하는 문제점이 있다.

이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 공통 전압을 전송하는 라인의 개수를 감소시킬 수 있고 표시 장치의 제조 비용을 감소시킬 수 있는 표시 패널 구동 장치를 제공하는 것이다.

본 발명의 다른 목적은 상기 표시 패널 구동 장치를 포함하는 표시 장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널 구동 장치는 게이트 구동부 및 데이터 구동부를 포함한다. 상기 게이트 구동부는 표시 패널의 게이트 라인에 게이트 신호를 출력한다. 상기 데이터 구동부는 상기 표시 패널에 공통 전압을 출력하기 위한 디지털 형식의 공통 전압 제어데이터를 아날로그 형식의 공통 전압 제어 전압으로 변환하는 디지털-아날로그 변환기를 구비하고, 상기 표시 패널의 데이터 라인에 데이터 신호를 출력한다.

본 발명의 일 실시예에서, 상기 디지털-아날로그 변환기는 상기 데이터 신호를 출력하기 위해 디지털 형식의 영상 데이터를 아날로그 형식의 상기 데이터 신호로 변환할 수 있다.

본 발명의 일 실시예에서, 상기 데이터 구동부는, 상기 공통 전압 제어 데이터를 수신하여 상기 디지털-아날로그 변환기로 출력하는 제어 인터페이스부를 더 포함할 수 있다.

본 발명의 일 실시예에서, 상기 제어 인터페이스부는 I2C 통신을 통해 상기 공통 전압 제어 데이터를 수신할 수 있다.

본 발명의 일 실시예에서, 데이터 구동부는, 상기 제어 인터페이스부로부터 상기 공통 전압 제어 데이터를 수신하여 상기 공통 전압 제어 데이터를 저장하는 메모리부를 더 포함할 수 있다.

본 발명의 일 실시예에서, 상기 제어 인터페이스부는 상기 메모리부로부터 상기 공통 전압 제어 데이터를 수신하여 상기 공통 전압 제어 데이터를 상기 디지털-아날로그 변환기로 제공할 수 있다.

본 발명의 일 실시예에서, 상기 메모리부는 이이피롬(EEPROM: Electrically Erasable and Programmable Read Only Memory)일 수 있다.

본 발명의 일 실시예에서, 상기 데이터 구동부는, 상기 공통 전압 제어 전압을 수신하는 비반전 단자, 상기 공통 전압의 하한 및 상한을 설정하는 리셋 저항기와 전기적으로 연결된 반전 단자, 및 상기 공통 전압 제어 전압을 증폭하여 증폭 전압을 출력하는 출력 단자를 포함하는 제1 연산 증폭기를 더 포함할 수 있다.

본 발명의 일 실시예에서, 상기 데이터 구동부는, 상기 증폭 전압을 수신하여 상기 증폭 전압에 따라 싱크 전류(sink current)를 제어하는 모스(MOS) 트랜지스터를 더 포함할 수 있다.

본 발명의 일 실시예에서, 상기 데이터 구동부는, 상기 싱크 전류를 제어하는 상기 모스 트랜지스터와 전기적으로 연결되고 아날로그 전원 전압을 분배하여 분배 전압을 출력하는 전압 분배부를 더 포함할 수 있다.

본 발명의 일 실시예에서, 상기 데이터 구동부는 상기 분배 전압을 수신하는 비반전 단자, 상기 공통 전압을 출력하는 출력 단자, 및 상기 출력 단자와 전기적으로 연결된 반전 단자를 포함하는 제2 연산 증폭기를 더 포함할 수 있다.

본 발명의 일 실시예에서, 상기 데이터 구동부는, 상기 데이터 신호를 출력하는 데이터 구동 집적 회로, 및 상기 데이터 구동 집적 회로가 실장되는 인쇄 회로 블록 어셈블리(PBA: Printed Block Assembly)를 포함할 수 있다.

본 발명의 일 실시예에서, 상기 디지털-아날로그 변환기, 상기 제1 연산 증폭기 및 상기 모스 트랜지스터는 상기 데이터 구동 집적 회로에 포함될 수 있다.

본 발명의 일 실시예에서, 상기 전압 분배부 및 상기 제2 연산 증폭기는 상기 인쇄 회로 블록 어셈블리에 배치될 수 있다.

본 발명의 일 실시예에서, 상기 전압 분배부 및 상기 제2 연산 증폭기는 상기 데이터 구동 집적 회로에 포함될 수 있다.

본 발명의 일 실시예에서, 상기 디지털-아날로그 변환기는 디지털 가변 저항기(DVR: Digital Variable Resistor)를 포함할 수 있다.

상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 표시 장치는 표시 패널 및 표시 패널 구동 장치를 포함한다. 상기 표시 패널은 영상 데이터에 기초한 데이터 신호를 수신하여 영상을 표시한다. 상기 표시 패널 구동 장치는 상기 표시 패널의 게이트 라인에 게이트 신호를 출력하는 게이트 구동부, 및 상기 표시 패널에 공통 전압을 출력하기 위한 디지털 형식의 공통 전압 제어 데이터를 아날로그 형식의 공통 전압 제어 전압으로 변환하는 디지털-아날로그 변환기를 구비하고 상기 표시 패널의 데이터 라인에 데이터 신호를 출력하는 데이터 구동부를 포함한다.

본 발명의 일 실시예에서, 상기 데이터 구동부는, 상기 공통 전압 제어 전압을 수신하는 비반전 단자, 상기 공통 전압의 하한 및 상한을 설정하는 리셋 저항기와 전기적으로 연결된 반전 단자, 및 상기 공통 전압 제어 전압을 증폭하여 증폭 전압을 출력하는 출력 단자를 포함하는 제1 연산 증폭기, 상기 증폭 전압을 수신하여 상기 증폭 전압에 따라 싱크 전류(sink current)를 제어하는 모스 트랜지스터, 상기 싱크 전류를 제어하는 상기 모스 트랜지스터와 전기적으로 연결되고 아날로그 전원 전압을 분배하여 분배 전압을 출력하는 전압 분배부, 및 상기 분배 전압을 수신하는 비반전 단자, 상기 공통 전압을 출력하는 출력 단자, 및 상기 출력 단자와 전기적으로 연결된 반전 단자를 포함하는 제2 연산 증폭기를 더 포함할 수 있다.

본 발명의 일 실시예에서, 상기 데이터 구동부는, 상기 데이터 신호를 출력하는 데이터 구동 집적 회로, 및 상기 데이터 구동 집적 회로가 실장되는 인쇄 회로 블록 어셈블리(PBA: Printed Block Assembly)를 포함할 수 있고, 상기 디지털-아날로그 변환기, 상기 제1 연산 증폭기 및 상기 모스 트랜지스터는 상기 데이터 구동 집적 회로에 포함될 수 있다.

이와 같은 표시 패널 구동 장치 및 이를 포함하는 표시 장치에 따르면, 공통 전압 발생부가 데이터 구동부에 포함되고, 상기 데이터 구동부의 데이터 구동 집적 회로 및 상기 공통 전압 발생부가 디지털-아날로그 변환기를 공유한다. 그러므로, 플렉서블 플랫 케이블(Flexible Flat Cable: FFC)과 같은 케이블의 전송 라인들이 감소될 수 있고, 상기 표시 장치의 제조 비용이 감소될 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 데이터 구동부를 나타내는 블록도이다.
도 3는 도 1 및 2의 공통 전압 발생부를 나타내는 블록도이다.
도 4는 도 2 및 3의 데이터 구동 직접 회로를 나타내는 블록도이다.
도 5는 본 발명의 다른 실시예에 따른 데이터 구동부를 나타내는 블록도이다.
도 7은 도 5의 데이터 구동 직접 회로를 나타내는 블록도이다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

실시예 1

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.

도 1을 참조하면, 본 실시예에 따른 표시 장치(100)는 표시 패널(110) 및 표시 패널 구동 장치(101)를 포함한다.

상기 표시 패널(110)은 영상 데이터(DATA)를 기초로 하는 데이터 신호(DS)를 수신하여 영상을 표시한다. 예를 들면, 상기 영상 데이터(DATA)는 2차원 평면 영상 데이터일 수 있다. 이와 달리, 상기 영상 데이터(DATA)는 3차원 입체 영상을 표시하기 위한 좌안 영상 데이터 및 우안 영상 데이터를 포함할 수 있다.

상기 표시 패널(110)은 게이트 라인(GL)들, 데이터 라인(DL)들 및 복수의 화소(P)들을 포함한다. 상기 게이트 라인(GL)은 제1 방향(D1)으로 연장하고 상기 데이터 라인(DL)은 상기 제1 방향(D1)과 수직한 제2 방향(D2)으로 연장한다. 상기 제1 방향(D1)은 상기 표시 패널(110)의 장변과 평행할 수 있고, 상기 제2 방향(D2)은 상기 표시 패널(110)의 단변과 평행할 수 있다. 상기 각각의 화소(P)들은 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)에 전기적으로 연결된 박막 트랜지스터(111), 상기 박막 트랜지스터(111)에 연결된 액정 캐패시터(113) 및 스토리지 캐패시터(115)를 포함한다.

상기 표시 패널 구동 장치(101)는 게이트 구동부(120), 데이터 구동부(200) 및 타이밍 제어부(140)를 포함한다.

상기 게이트 구동부(120)는 상기 타이밍 제어부(140)로부터 제공되는 게이트 시작 신호(STV) 및 게이트 클럭 신호(CPV1)에 응답하여 게이트 신호(GS)를 생성하고, 상기 게이트 신호(GS)를 상기 게이트 라인(GL)으로 출력한다.

상기 데이터 구동부(200)는 상기 타이밍 제어부(140)로부터 제공되는 데이터 시작 신호(STH) 및 데이터 클럭 신호(CPV2)에 응답하여, 상기 영상 데이터(DATA)를 기초로 하는 상기 데이터 신호(DS)를 상기 데이터 라인(DL)으로 출력한다.

상기 데이터 구동부(200)는 상기 표시 패널(110)에 공통 전압(VCOM)을 제공하는 공통 전압 발생부(300)를 포함한다. 구체적으로, 상기 공통 전압 발생부(300)는 외부로부터 상기 공통 전압(VCOM)을 제어하기 위한 공통 전압 제어 데이터(CVCD), 전원 전압(VDD) 및 아날로그 전원 전압(AVDD)을 수신하여 상기 공통 전압(VCOM)을 출력한다.

타이밍 제어부(140)는 외부로부터 상기 영상 데이터(DATA) 및 제어 신호(CON)를 수신한다. 상기 제어 신호(CON)는 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 클럭 신호(CLK)를 포함할 수 있다. 상기 타이밍 제어부(140)는 상기 수평 동기 신호(Hsync)를 이용하여 상기 데이터 시작 신호(STH)를 생성한 후 상기 데이터 시작 신호(STH)를 상기 데이터 구동부(200)로 출력한다. 또한, 상기 타이밍 제어부(140)는 상기 수직 동기 신호(Vsync)를 이용하여 상기 게이트 시작 신호(STV)를 생성한 후 상기 게이트 시작 신호(STV)를 상기 게이트 구동부(120)로 출력한다. 또한, 상기 타이밍 제어부(140)는 상기 클럭 신호(CLK)를 이용하여 상기 게이트 클럭 신호(CPV1) 및 상기 데이터 클럭 신호(CPV2)를 생성한 후, 상기 게이트 클럭 신호(CPV1)를 상기 게이트 구동부(120)로 출력하고, 상기 데이터 클럭 신호(CPV2)를 상기 데이터 구동부(200)로 출력한다.

상기 표시 장치(100)는 전압 공급부(150)를 더 포함할 수 있다. 상기 전압 공급부(150)는 상기 게이트 구동부(120)에 게이트 온 전압(VGON) 및 게이트 오프 전압(VGOFF)을 제공하고, 상기 데이터 구동부(200)에 포함된 상기 공통 전압 발생부(300)에 상기 아날로그 전압(AVDD)을 제공한다.

또한, 상기 표시 장치(100)는 상기 표시 패널(110)로 광(L)을 제공하는 광원부(150)를 더 포함할 수 있다. 예를 들면, 상기 광원부(150)를 발광 다이오드(Light Emitting Diode: LED)일 수 있다.

도 2는 도 1의 상기 데이터 구동부(200)를 나타내는 블록도이다.

도 1 및 2를 참조하면, 상기 데이터 구동부(200)는 인쇄 회로 블록 어셈블리(PBA: Printed Block Assembly, 210), 및 상기 인쇄 회로 블록 어셈블리(210)에 실장된 데이터 구동 집적 회로(220)를 포함한다. 예를 들면, 상기 인쇄 회로 블록 어셈블리(210)는 상기 데이터 구동 집적 회로(220)가 실장되는 기판 또는 필름일 수 있다. 또한, 상기 데이터 구동부(200)는 상기 공통 전압 발생부(300)를 포함한다. 상기 공통 전압 발생부(300)의 일부는 상기 인쇄 회로 블록 어셈블리(210)에 배치될 수 있고, 상기 공통 전압 발생부(300)의 다른 일부는 상기 데이터 구동 집적 회로(220)에 포함될 수 있다.

도 3는 도 1 및 2의 상기 공통 전압 발생부(300)를 나타내는 블록도이다.

도 1 내지 3을 참조하면, 상기 공통 전압 발생부(300)는 제어 인터페이스부(310), 메모리부(320), 디지털-아날로그 변환기(330), 제1 연산 증폭기(340), 모스 트랜지스터(350), 전압 분배부(360) 및 제2 연산 증폭기(370)를 포함할 수 있다. 상기 제어 인터페이스부(310), 상기 메모리부(320), 상기 디지털-아날로그 변환기(330), 상기 제1 연산 증폭기(340) 및 상기 모스 트랜지스터(350)는 상기 데이터 구동 집적 회로(220)에 포함될 수 있고, 상기 전압 분배부(360) 및 상기 제2 연산 증폭기(370)는 상기 인쇄 회로 블록 어셈블리(210)에 배치될 수 있다.

상기 제어 인테페이스부(310)는 상기 외부로부터 상기 공통 전압 제어 데이터(CVCD)를 수신하여 상기 공통 전압 제어 데이터(CVCD)를 상기 디지털-아날로그 변환기(330)로 출력한다. 상기 제어 인터페이스부(310)는 I2C 통신을 통해 상기 공통 전압 제어 데이터(CVCD)를 수신할 수 있다. 따라서, 상기 제어 인터페이스부(310)는 직렬 클럭 라인(SCL)을 통해 클럭 신호(CLK)를 수신할 수 있고 직렬 데이터 라인(SDL)을 통해 상기 공통 전압 제어 데이터(CVCD)를 수신할 수 있다. 실시예에 따라, 상기 제어 인터페이스부(310)는 상기 타이밍 제어부(140)로부터 상기 공통 전압 제어 데이터(CVCD)를 수신할 수 있다. 이와 달리, 상기 제어 인테페이스부(310)는 상기 공통 전압 제어 데이터(CVCD)를 저장하는 상기 메모리부(320)로부터 상기 공통 전압 제어 데이터(CVCD)를 수신할 수 있다. 예를 들면, 상기 제어 인터페이스부(310)는 USI-T(Unified Standard Interface for TV)일 수 있다.

상기 메모리부(320)는 상기 제어 인터페이스부(310)로부터 상기 공통 전압 제어 데이터(CVCD)를 수신하여 상기 공통 전압 제어 데이터(CVCD)를 저장한다. 상기 메모리부(320)는 상기 공통 전압 제어 데이터(CVCD)를 반복적으로 저장할 수 있는 이이피롬(EEPROM: Electrically Erasable and Programmable Read Only Memory)일 수 있다.

상기 디지털-아날로그 변환기(330)는 상기 공통 전압 제어 데이터(CVCD)를 변환하여 공통 전압 제어 전압(CVCV)을 출력한다. 상기 공통 전압 제어 데이터(CVCD)는 디지털 형식일 수 있고, 상기 공통 전압 제어 전압(CVCV)은 아날로그 형식일 수 있다. 상기 디지털-아날로그 변환기(330)는 상기 공통 전압 제어 데이터(CVCD)를 변환하기 위한 디지털 가변 저항(Digital Variable Resistor: DVR)을 포함할 수 있다.

상기 제1 연산 증폭기(340)는 상기 공통 전압 제어 전압(CVCV)을 수신하는 비반전 단자, 리셋 저항기(Rset)와 전기적으로 연결된 반전 단자, 및 상기 공통 전압 제어 전압(CVCV)을 증폭하여 증폭 전압(AV)을 출력하는 출력 단자를 포함한다. 상기 리셋 저항기(Rest)를 기초로 하여 상기 공통 전압(VCOM)의 하한 및 상한이 결정될 수 있으며, 상기 리셋 저항기(Rest)는 상기 제1 연산 증폭기(340)의 상기 반전 단자에 전기적으로 연결된 일단, 및 접지 단자가 인가되는 단자에 연결된 제2 타단을 포함한다.

상기 모스 트랜지스터(350)는 상기 증폭 전압(AV)에 따라 싱크 전류(Sink current)를 제어한다. 예를 들면, 상기 모스 트랜지스터(350)는 N모스 트랜지스터일 수 있다.

상기 전압 분배부(360)는 상기 아날로그 전압(AVDD)이 인가되는 단자와 전기적으로 연결된 제1 저항기(R1) 및 상기 제2 저항기(R2)를 포함하고, 상기 아날로그 전압(AVDD)을 분배하여 분배 전압(DV)을 출력한다. 상기 제1 저항기(R1) 및 상기 제2 저항기(R2)는 서로 직렬로 연결된다. 구체적으로, 상기 제1 저항기(R1)의 일단은 상기 아날로그 전압(AVDD)이 인가되는 단자와 전기적으로 연결되고, 상기 제1 저항기(R1)의 타단은 상기 제2 저항기(R2)와 전기적으로 연결된다. 상기 제2 저항기(R2)의 일단은 상기 제1 저항기(R1)와 전기적으로 연결되고, 상기 제2 저항기(R2)의 타단은 상기 접지 전압이 인가되는 단자에 전기적으로 연결된다.

상기 제2 연산 증폭기(370)는 상기 분배 전압(DV)을 수신하는 비반전 단자, 상기 공통 전압(VCOM)을 출력하는 출력 단자, 및 상기 출력 단자와 전기적으로 연결된 반전 단자를 포함한다.

도 4는 도 2 및 3의 상기 데이터 구동 직접 회로(220)를 나타내는 블록도이다.

도 1 내지 4를 참조하면, 상기 데이터 구동 집적 회로(220)는 쉬프트 레지스터(221), 직렬/병렬 변환부(222), 래치부(223), 상기 디지털-아날로그 변환기(330) 및 버퍼부(224)를 포함한다.

상기 쉬프트 레지스터(221)는 상기 타이밍 제어부(140)로부터 제공되는 상기 데이터 시작 신호(STH)에 응답하여 제1 내지 제k 인에이블 신호들(En1, ..., Enk)을 출력한다.

상기 직렬/병렬 변환부(222)는 상기 영상 데이터(DATA)를 수신하고, 상기 영상 데이터(DATA)를 병렬로 변환하여 제1 내지 제k 병렬 데이터들(DATA1, ..., DATAk)을 출력한다.

구체적으로, 상기 쉬프트 레지스터(221)는 상기 제1 인에이블 신호(En1)부터 상기 제k 인에이블 신호(Enk)까지 순차적으로 출력하여 상기 제1 병렬 데이터(DATA1)부터 상기 제k 병렬 데이터(DATAk)까지 순차적으로 상기 래치부(223)에 저장한다.

상기 래치부(223)는 상기 제1 내지 제k 병렬 데이터들(DATA1, ..., DATAk)을 상기 디지털-아날로그 변환기(330)로 출력한다.

상기 디지털-아날로그 변환기(330)는 상기 래치부(223)로부터 수신한 상기 제1 내지 제k 병렬 데이터들(DATA1, ..., DATAk)을 변환하여 제1 내지 제k 아날로그 데이터들(ADATA1, ..., ADATAk)을 상기 버퍼부(224)로 출력한다. 상기 제1 내지 제k 병렬 데이터들(DATA1, ..., DATAk)은 디지털 형식일 수 있고, 상기 제1 내지 제k 아날로그 데이터들(ADATA1, ..., ADATAk)은 아날로그 형식일 수 있다.

상기 디지털-아날로그 변환기(330)는 상기 데이터 구동 집적 회로(220) 및 상기 공통 전압 발생부(300)에 포함될 수 있다. 따라서, 상기 데이터 구동 집적 회로(220) 및 상기 공통 전압 발생부(300)는 상기 디지털-아날로그 변환기(330)를 공유할 수 있다.

상기 버퍼부(224)는 상기 제1 내지 제k 아날로그 데이터들(ADATA1, ..., ADATAk)을 수신하여 제1 내지 제k 데이터 신호들(DS1, ..., DSk)을 상기 표시 패널(110)의 상기 데이터 라인(DL)으로 출력한다. 상기 제1 내지 제k 데이터 신호들(DS1, ..., DSk)은 상기 데이터 신호(DS)에 포함될 수 있다. 실시예에 따라, 상기 버퍼부(224)에 포함된 버퍼를 이용하여 상기 공통 전압 발생부(300)의 상기 제1 연산 증폭기(340)를 형성할 수 있다.

본 실시예에 따르면, 상기 공통 전압 발생부(300)가 상기 데이터 구동부(200)에 포함되고, 상기 데이터 구동부(200)의 상기 데이터 구동 집적 회로(220) 및 상기 공통 전압 발생부(300)가 상기 디지털-아날로그 변환기(330)를 공유한다. 그러므로, 플렉서블 플랫 케이블(Flexible Flat Cable: FFC)과 같은 케이블의 전송 라인들이 감소될 수 있고, 상기 표시 장치(100)의 제조 비용이 감소될 수 있다.

실시예 2

도 5는 본 발명의 다른 실시예에 따른 데이터 구동부를 나타내는 블록도이다.

본 실시예에 따른 도 5의 상기 데이터 구동부(400)는 도 1의 상기 표시 장치(100)에 포함될 수 있다. 따라서, 도 1과 동일한 부재는 동일한 참조 부호로 나타내고, 중복되는 상세한 설명은 생략될 수 있다.

도 5를 참조하면, 상기 데이터 구동부(400)는 인쇄 회로 블록 어셈블리(410), 및 상기 인쇄 회로 블록 어셈블리(410)에 실장된 데이터 구동 집적 회로(420)를 포함한다. 예를 들면, 상기 인쇄 회로 블록 어셈블리(410)는 상기 데이터 구동 집적 회로(420)가 실장되는 기판 또는 필름일 수 있다. 또한, 상기 데이터 구동부(400)는 공통 전압 발생부(500)를 포함한다. 상기 공통 전압 발생부(500)는 상기 데이터 구동 집적 회로(420)에 포함될 수 있다.

도 6은 도 5의 상기 공통 전압 발생부(500)를 나타내는 블록도이다.

도 5 및 6을 참조하면, 상기 공통 전압 발생부(500)는 제어 인터페이스부(510), 메모리부(520), 디지털-아날로그 변환기(530), 제1 연산 증폭기(540), 모스 트랜지스터(550), 전압 분배부(560) 및 제2 연산 증폭기(570)를 포함할 수 있다. 상기 제어 인터페이스부(510), 상기 메모리부(520), 상기 디지털-아날로그 변환기(530), 상기 제1 연산 증폭기(540), 상기 모스 트랜지스터(550), 상기 전압 분배부(560) 및 상기 제2 연산 증폭기(570)는 상기 데이터 구동 집적 회로(420)에 포함될 수 있다.

상기 제어 인테페이스부(510)는 외부로부터 상기 공통 전압 제어 데이터(CVCD)를 수신하여 상기 공통 전압 제어 데이터(CVCD)를 상기 디지털-아날로그 변환기(530)로 출력한다. 상기 제어 인터페이스부(510)는 I2C 통신을 통해 상기 공통 전압 제어 데이터(CVCD)를 수신할 수 있다. 따라서, 상기 제어 인터페이스부(510)는 직렬 클럭 라인(SCL)을 통해 클럭 신호(CLK)를 수신할 수 있고 직렬 데이터 라인(SDL)을 통해 상기 공통 전압 제어 데이터(CVCD)를 수신할 수 있다. 실시예에 따라, 상기 제어 인터페이스부(510)는 상기 타이밍 제어부(140)로부터 상기 공통 전압 제어 데이터(CVCD)를 수신할 수 있다. 이와 달리, 상기 제어 인테페이스부(510)는 상기 공통 전압 제어 데이터(CVCD)를 저장하는 상기 메모리부(520)로부터 상기 공통 전압 제어 데이터(CVCD)를 수신할 수 있다. 예를 들면, 상기 제어 인터페이스부(310)는 USI-T(Unified Standard Interface for TV)일 수 있다.

상기 메모리부(520)는 상기 제어 인터페이스부(510)로부터 상기 공통 전압 제어 데이터(CVCD)를 수신하여 상기 공통 전압 제어 데이터(CVCD)를 저장한다. 상기 메모리부(520)는 상기 공통 전압 제어 데이터(CVCD)를 반복적으로 저장할 수 있는 이이피롬(EEPROM: Electrically Erasable and Programmable Read Only Memory)일 수 있다.

상기 디지털-아날로그 변환기(530)는 상기 공통 전압 제어 데이터(CVCD)를 변환하여 공통 전압 제어 전압(CVCV)을 출력한다. 상기 공통 전압 제어 데이터(CVCD)는 디지털 형식일 수 있고, 상기 공통 전압 제어 전압(CVCV)은 아날로그 형식일 수 있다. 상기 디지털-아날로그 변환기(530)는 상기 공통 전압 제어 데이터(CVCD)를 변환하기 위한 디지털 가변 저항(Digital Variable Resistor: DVR)을 포함할 수 있다.

상기 제1 연산 증폭기(540)는 상기 공통 전압 제어 전압(CVCV)을 수신하는 비반전 단자, 리셋 저항기(Rset)와 전기적으로 연결된 반전 단자, 및 상기 공통 전압 제어 전압(CVCV)을 증폭하여 증폭 전압(AV)을 출력하는 출력 단자를 포함한다. 상기 리셋 저항기(Rest)를 기초로 하여 상기 공통 전압(VCOM)의 하한 및 상한이 결정될 수 있으며, 상기 리셋 저항기(Rest)는 상기 제1 연산 증폭기(340)의 상기 반전 단자에 전기적으로 연결된 일단, 및 접지 단자가 인가되는 단자에 연결된 제2 타단을 포함한다.

상기 모스 트랜지스터(550)는 상기 증폭 전압(CV)에 따라 싱크 전류(Sink current)를 제어한다. 예를 들면, 상기 모스 트랜지스터(550)는 N모스 트랜지스터일 수 있다.

상기 전압 분배부(560)는 상기 아날로그 전압(AVDD)이 인가되는 단자와 전기적으로 연결된 제1 저항기(R1) 및 상기 제2 저항기(R2)를 포함하고, 상기 아날로그 전압(AVDD)을 분배하여 분배 전압(DV)을 출력한다. 상기 제1 저항기(R1) 및 상기 제2 저항기(R2)는 서로 직렬로 연결된다. 구체적으로, 상기 제1 저항기(R1)의 일단은 상기 아날로그 전압(AVDD)이 인가되는 단자와 전기적으로 연결되고, 상기 제1 저항기(R1)의 타단은 상기 제2 저항기(R2)와 전기적으로 연결된다. 상기 제2 저항기(R2)의 일단은 상기 제1 저항기(R1)와 전기적으로 연결되고, 상기 제2 저항기(R2)의 타단은 상기 접지 전압이 인가되는 단자에 전기적으로 연결된다.

상기 제2 연산 증폭기(570)는 상기 분배 전압(DV)을 수신하는 비반전 단자, 상기 공통 전압(VCOM)을 출력하는 출력 단자, 및 상기 출력 단자와 전기적으로 연결된 반전 단자를 포함한다.

도 7은 도 5의 상기 데이터 구동 직접 회로(420)를 나타내는 블록도이다.

도 5 내지 7을 참조하면, 상기 데이터 구동 집적 회로(420)는 쉬프트 레지스터(421), 직렬/병렬 변환부(422), 래치부(423), 상기 디지털-아날로그 변환기(530) 및 버퍼부(424)를 포함한다.

상기 쉬프트 레지스터(421)는 상기 타이밍 제어부(140)로부터 제공되는 상기 데이터 시작 신호(STH)에 응답하여 제1 내지 제k 인에이블 신호들(En1, ..., Enk)을 출력한다.

상기 직렬/병렬 변환부(422)는 상기 영상 데이터(DATA)를 수신하고, 상기 영상 데이터(DATA)를 병렬로 변환하여 제1 내지 제k 병렬 데이터들(DATA1, ..., DATAk)을 출력한다.

구체적으로, 상기 쉬프트 레지스터(421)는 상기 제1 인에이블 신호(En1)부터 상기 제k 인에이블 신호(Enk)까지 순차적으로 출력하여 상기 제1 병렬 데이터(DATA1)부터 상기 제k 병렬 데이터(DATAk)까지 순차적으로 상기 래치부(423)에 저장한다.

상기 래치부(423)는 상기 제1 내지 제k 병렬 데이터들(DATA1, ..., DATAk)을 상기 디지털-아날로그 변환기(530)로 출력한다.

상기 디지털-아날로그 변환기(530)는 상기 래치부(423)로부터 수신한 상기 제1 내지 제k 병렬 데이터들(DATA1, ..., DATAk)을 변환하여 제1 내지 제k 아날로그 데이터들(ADATA1, ..., ADATAk)을 상기 버퍼부(424)로 출력한다. 상기 제1 내지 제k 병렬 데이터들(DATA1, ..., DATAk)은 디지털 형식일 수 있고, 상기 제1 내지 제k 아날로그 데이터들(ADATA1, ..., ADATAk)은 아날로그 형식일 수 있다.

상기 디지털-아날로그 변환기(530)는 상기 데이터 구동 집적 회로(420) 및 상기 공통 전압 발생부(500)에 포함될 수 있다. 따라서, 상기 데이터 구동 집적 회로(420) 및 상기 공통 전압 발생부(500)는 상기 디지털-아날로그 변환기(530)를 공유할 수 있다.

상기 버퍼부(424)는 상기 제1 내지 제k 아날로그 데이터들(ADATA1, ..., ADATAk)을 수신하여 제1 내지 제k 데이터 신호들(DS1, ..., DSk)을 상기 표시 패널(110)의 상기 데이터 라인(DL)으로 출력한다. 상기 제1 내지 제k 데이터 신호들(DS1, ..., DSk)은 상기 데이터 신호(DS)에 포함될 수 있다. 실시예에 따라, 상기 버퍼부(424)에 포함된 버퍼를 이용하여 상기 공통 전압 발생부(500)의 상기 제1 연산 증폭기(540)를 형성할 수 있다.

본 실시예에 따르면, 상기 공통 전압 발생부(500)가 상기 데이터 구동부(400)에 포함되고, 상기 데이터 구동부(400)의 상기 데이터 구동 집적 회로(420) 및 상기 공통 전압 발생부(500)가 상기 디지털-아날로그 변환기(530)를 공유한다. 그러므로, 플렉서블 플랫 케이블(Flexible Flat Cable: FFC)과 같은 케이블의 전송 라인들이 감소될 수 있고, 상기 표시 장치(100)의 제조 비용이 감소될 수 있다.

이상에서 설명된 바와 같이, 표시 패널 구동 장치 및 이를 포함하는 표시 장치에 의하면, 공통 전압 발생부가 데이터 구동부에 포함되고, 상기 데이터 구동부의 데이터 구동 집적 회로 및 상기 공통 전압 발생부가 디지털-아날로그 변환기를 공유한다. 그러므로, 플렉서블 플랫 케이블(Flexible Flat Cable: FFC)과 같은 케이블의 전송 라인들이 감소될 수 있고, 상기 표시 장치의 제조 비용이 감소될 수 있다.

이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 표시 장치 101: 표시 패널 구동 장치
110: 표시 패널 120: 게이트 구동부
140: 타이밍 제어부 150: 전압 공급부
160: 광원부 200, 400: 데이터 구동부
210, 410: 인쇄 회로 블록 어셈블리
220, 420: 데이터 구동 집적 회로
300, 500: 공통 전압 발생부
310, 510: 제어 인터페이스부
320, 520: 메모리부
330, 530: 디지털-아날로그 변환기
340, 370, 540, 570: 연산 증폭기
350, 550: 모스 트랜지스터 360: 560: 전압 분배부
221, 421: 쉬프트 레지스터 222, 422: 직렬/병렬 변환부
223, 423: 래치부 224, 424: 버퍼부

Claims

표시 패널의 게이트 라인에 게이트 신호를 출력하는 게이트 구동부; 및
상기 표시 패널에 공통 전압을 출력하기 위한 디지털 형식의 공통 전압 제어데이터를 아날로그 형식의 공통 전압 제어 전압으로 변환하는 디지털-아날로그 변환기를 구비하고, 상기 표시 패널의 데이터 라인에 데이터 신호를 출력하는 데이터 구동부를 포함하는 표시 패널 구동 장치.
제1항에 있어서, 상기 디지털-아날로그 변환기는 상기 데이터 신호를 출력하기 위해 디지털 형식의 영상 데이터를 아날로그 형식의 상기 데이터 신호로 변환하는 것을 특징으로 하는 표시 패널 구동 장치.
제1항에 있어서, 상기 데이터 구동부는, 상기 공통 전압 제어 데이터를 수신하여 상기 디지털-아날로그 변환기로 출력하는 제어 인터페이스부를 더 포함하는 것을 특징으로 하는 표시 패널 구동 장치.
제3항에 있어서, 상기 제어 인터페이스부는 I2C 통신을 통해 상기 공통 전압 제어 데이터를 수신하는 것을 특징으로 하는 표시 패널 구동 장치.
제3항에 있어서, 데이터 구동부는, 상기 제어 인터페이스부로부터 상기 공통 전압 제어 데이터를 수신하여 상기 공통 전압 제어 데이터를 저장하는 메모리부를 더 포함하는 것을 특징으로 하는 표시 패널 구동 장치.
제5항에 있어서, 상기 제어 인터페이스부는 상기 메모리부로부터 상기 공통 전압 제어 데이터를 수신하여 상기 공통 전압 제어 데이터를 상기 디지털-아날로그 변환기로 제공하는 것을 특징으로 하는 표시 패널 구동 장치.
제5항에 있어서, 상기 메모리부는 이이피롬(EEPROM: Electrically Erasable and Programmable Read Only Memory)인 것을 특징으로 하는 표시 패널 구동 장치.
제1항에 있어서, 상기 데이터 구동부는, 상기 공통 전압 제어 전압을 수신하는 비반전 단자, 상기 공통 전압의 하한 및 상한을 설정하는 리셋 저항기와 전기적으로 연결된 반전 단자, 및 상기 공통 전압 제어 전압을 증폭하여 증폭 전압을 출력하는 출력 단자를 포함하는 제1 연산 증폭기를 더 포함하는 것을 특징으로 하는 표시 패널 구동 장치.
제8항에 있어서, 상기 데이터 구동부는, 상기 증폭 전압을 수신하여 상기 증폭 전압에 따라 싱크 전류(sink current)를 제어하는 모스(MOS) 트랜지스터를 더 포함하는 것을 표시 패널 구동 장치.
제9항에 있어서, 상기 데이터 구동부는, 상기 싱크 전류를 제어하는 상기 모스 트랜지스터와 전기적으로 연결되고 아날로그 전원 전압을 분배하여 분배 전압을 출력하는 전압 분배부를 더 포함하는 것을 특징으로 하는 표시 패널 구동 장치.
제10항에 있어서, 상기 데이터 구동부는 상기 분배 전압을 수신하는 비반전 단자, 상기 공통 전압을 출력하는 출력 단자, 및 상기 출력 단자와 전기적으로 연결된 반전 단자를 포함하는 제2 연산 증폭기를 더 포함하는 것을 특징으로 하는 표시 패널 구동 장치.
제11항에 있어서, 상기 데이터 구동부는,
상기 데이터 신호를 출력하는 데이터 구동 집적 회로; 및
상기 데이터 구동 집적 회로가 실장되는 인쇄 회로 블록 어셈블리(PBA: Printed Block Assembly)를 포함하는 것을 특징으로 하는 표시 패널 구동 장치.
제12항에 있어서, 상기 디지털-아날로그 변환기, 상기 제1 연산 증폭기 및 상기 모스 트랜지스터는 상기 데이터 구동 집적 회로에 포함되는 것을 특징으로 하는 표시 패널 구동 장치.
제13항에 있어서, 상기 전압 분배부 및 상기 제2 연산 증폭기는 상기 인쇄 회로 블록 어셈블리에 배치되는 것을 특징으로 하는 표시 패널 구동 장치.
제13항에 있어서, 상기 전압 분배부 및 상기 제2 연산 증폭기는 상기 데이터 구동 집적 회로에 포함되는 것을 특징으로 하는 표시 패널 구동 장치.
제1항에 있어서, 상기 디지털-아날로그 변환기는 디지털 가변 저항기(DVR: Digital Variable Resistor)를 포함하는 것을 특징으로 하는 표시 패널 구동 장치.
영상 데이터에 기초한 데이터 신호를 수신하여 영상을 표시하는 표시 패널; 및
상기 표시 패널의 게이트 라인에 게이트 신호를 출력하는 게이트 구동부, 및 상기 표시 패널에 공통 전압을 출력하기 위한 디지털 형식의 공통 전압 제어 데이터를 아날로그 형식의 공통 전압 제어 전압으로 변환하는 디지털-아날로그 변환기를 구비하고 상기 표시 패널의 데이터 라인에 데이터 신호를 출력하는 데이터 구동부를 포함하는 표시 패널 구동 장치를 포함하는 표시 장치.
제17항에 있어서, 상기 디지털-아날로그 변환기는 상기 데이터 신호를 출력하기 위해 디지털 형식의 영상 데이터를 아날로그 형식의 상기 데이터 신호로 변환하는 것을 특징으로 하는 표시 장치.
제18항에 있어서, 상기 데이터 구동부는,
상기 공통 전압 제어 전압을 수신하는 비반전 단자, 상기 공통 전압의 하한 및 상한을 설정하는 리셋 저항기와 전기적으로 연결된 반전 단자, 및 상기 공통 전압 제어 전압을 증폭하여 증폭 전압을 출력하는 출력 단자를 포함하는 제1 연산 증폭기;
상기 증폭 전압을 수신하여 상기 증폭 전압에 따라 싱크 전류(sink current)를 제어하는 모스 트랜지스터;
상기 싱크 전류를 제어하는 상기 모스 트랜지스터와 전기적으로 연결되고 아날로그 전원 전압을 분배하여 분배 전압을 출력하는 전압 분배부; 및
상기 분배 전압을 수신하는 비반전 단자, 상기 공통 전압을 출력하는 출력 단자, 및 상기 출력 단자와 전기적으로 연결된 반전 단자를 포함하는 제2 연산 증폭기를 더 포함하는 것을 특징으로 하는 표시 장치.
제19항에 있어서, 상기 데이터 구동부는,
상기 데이터 신호를 출력하는 데이터 구동 집적 회로; 및
상기 데이터 구동 집적 회로가 실장되는 인쇄 회로 블록 어셈블리(PBA: Printed Block Assembly)를 포함하고,
상기 디지털-아날로그 변환기, 상기 제1 연산 증폭기 및 상기 모스 트랜지스터는 상기 데이터 구동 집적 회로에 포함되는 것을 특징으로 하는 표시 장치.