KR20150004488A - 에미터 랩 스루 타입 태양 전지의 제조 방법 - Google Patents

에미터 랩 스루 타입 태양 전지의 제조 방법 Download PDF

Info

Publication number
KR20150004488A
KR20150004488A KR20130077252A KR20130077252A KR20150004488A KR 20150004488 A KR20150004488 A KR 20150004488A KR 20130077252 A KR20130077252 A KR 20130077252A KR 20130077252 A KR20130077252 A KR 20130077252A KR 20150004488 A KR20150004488 A KR 20150004488A
Authority
KR
South Korea
Prior art keywords
substrate
hole
emitter
solar cell
forming
Prior art date
Application number
KR20130077252A
Other languages
English (en)
Inventor
양병기
Original Assignee
한화케미칼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한화케미칼 주식회사 filed Critical 한화케미칼 주식회사
Priority to KR20130077252A priority Critical patent/KR20150004488A/ko
Priority to PCT/KR2014/005487 priority patent/WO2015002398A1/en
Priority to TW103122725A priority patent/TW201503384A/zh
Publication of KR20150004488A publication Critical patent/KR20150004488A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H01L31/022458—Electrode arrangements specially adapted for back-contact solar cells for emitter wrap-through [EWT] type solar cells, e.g. interdigitated emitter-base back-contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 에미터 랩 스루 타입 태양 전지의 제조 방법에 관한 것이다. 본 발명에 따른 에미터 랩 스루 타입 태양 전지의 제조 방법은 에미터층의 형성에 이온 주입법의 적용이 가능하여, 엣지 아이솔레이션(edge isolation) 공정의 생략 등 제조 공정을 보다 단순화할 수 있을 뿐 아니라, 얕은 에미터(shallow emitter), 선택적 에미터(selective emitter) 등의 형성에 유리하여, 고효율의 백-컨택형 태양 전지의 제공을 가능케 한다.

Description

에미터 랩 스루 타입 태양 전지의 제조 방법{METHOD OF PREPARING THE EMITTER WRAP-THROUGH TYPE SOLAR CELL}
본 발명은 에미터 랩 스루 타입 태양 전지의 제조 방법에 관한 것이다.
일반적으로 태양 전지는 반도체 기판의 전면과 후면에 각각 전극이 구비되는 구조를 갖는데, 수광면인 전면에 전면극이 구비됨에 따라, 전면전극의 면적만큼 수광면적이 줄어들게 된다. 이와 같은 수광부 면적이 축소되는 문제를 해결하기 위해 백-컨택형 태양 전지가 제안되었다.
백-컨택형 태양 전지는 그 구조에 따라 IBC(Interdigitated back contact), MWT(Metallization Wrap Through), EWT(Emitter Wrap Through) 등으로 구분된다. 그 중 EWT타입과 MWT타입은 기판의 전면과 후면을 연결하는 비아-홀(via-hole)이 구비된 구조로서, 특히 EWT타입은 비아-홀에서 캐리어(carrier)의 이동을 위해 비아-홀의 벽면에 대해서도 도핑이 이루어져야 하는 구조를 갖는다.
한편, 태양 전지의 제조 공정 중 반도체 기판에 불순물을 도입하여 에미터층을 형성하는 방법으로는 일반적으로 확산(diffusion) 방식이 이용되어 왔다. 그러나, 최근에는 고효율 태양 전지의 제조에 유리한 이온 주입(ion implantation) 방식이 상기 확산 방식을 대체하고 있다. 즉, 이온 주입법은 높은 에너지로 가속시킨 이온 빔을 반도체 기판의 표면에 주입하는 방법으로서, 열에 의해 불순물을 확산시키는 확산법에 비하여 불순물의 주입 깊이, 분포, 조성 등을 세밀하게 조절할 수 있는 장점이 있다. 그에 따라, 얕은 에미터(shallow emitter), 선택적 에미터(selective emitter) 등의 형성을 통한 태양 전지의 고효율화와 맞물려 이온 주입법이 주로 이용되고 있다.
그런데, 전극이 전면에 형성되어 있는 전통적인 구조의 태양 전지와 달리, 백-컨택형 태양 전지는 전면과 후면을 관통하는 비아-홀이 형성된 반도체 기판을 이용하고, 특히 에미터 랩 스루 타입 태양 전지는 비아-홀의 벽면에 대해서도 도핑이 이루어져야 한다. 이러한 구조적 특성상, 에미터 랩 스루 타입 태양 전지의 제조에는 이온 주입법의 적용이 극히 제한적이었다. 이온 주입법은 직진성을 갖는 이온 빔을 사용하는 도핑 방법으로서, 이를 통해 비아-홀의 벽면에 대한 도핑이 어렵기 때문이다.
이러한 한계를 극복하기 위해, 이온 빔 또는 반도체 기판의 각도를 조절하여 이온 주입법을 실시하는 방법이 제안되었다. 그러나, 상기 방법은 이온 주입을 2회 이상 실시해야 하기 때문에 전체적인 공정이 복잡해질 뿐만 아니라, 불순물을 비아-홀의 벽면에 균일하게 도핑하기 어려운 문제점이 있다.
이러한 이유로, 에미터 랩 스루 타입 태양 전지의 제조시 에미터층의 형성에는 여전히 확산법이 주로 적용되고 있다.
이에 본 발명은 이온 주입법의 적용이 가능한 에미터 랩 스루 타입 태양 전지의 제조 방법을 제공하기 위한 것이다.
본 발명에 따르면,
정상 작동 중에 태양과 마주하는 전면과 상기 전면에 대향하는 후면을 갖는 제 1 도전형의 반도체 기판을 준비하는 단계;
상기 기판의 양면을 관통하고, 적어도 일부에 경사면을 갖는 측벽으로 둘러싸여 있는 적어도 하나의 비아-홀을 형성하는 단계;
이온 주입법(ion implantation)에 의해, 상기 기판의 양면과 비아-홀의 벽면에 제 2 도전형의 에미터층을 형성하는 단계; 및
상기 기판의 후면에 제 1 도전형의 베이스 전극과 제 2 도전형의 에미터 전극을 형성하는 단계
를 포함하는 에미터 랩 스루 타입 태양 전지의 제조 방법이 제공된다.
여기서, 상기 비아-홀은 기판의 양면과 수평한 방향의 단면적이 기판의 일면으로부터 다른 일면으로 갈수록 작아지는 형상을 가질 수 있다.
여기서, 상기 비아-홀의 형성 단계는 레이저 드릴링, 습식 에칭, 건식 에칭, 기계적 드릴링, 또는 워터젯 머시닝에 의해 수행될 수 있다.
그리고, 상기 비아-홀은 기판의 일면에서의 직경이 20 내지 200 ㎛일 수 있다. 그리고, 상기 비아-홀의 최대 직경과 최소 직경의 비는 1:1.2 내지 1:10일 수 있다.
또한, 상기 반도체 기판은 p-형 도핑된 실리콘 웨이퍼일 수 있다.
그리고, 상기 에미터층의 형성 단계는 상기 기판의 전면과 후면에 대해 서로 다른 강도의 주입 에너지 하에서 수행될 수 있다.
본 발명에 따른 에미터 랩 스루 타입 태양 전지의 제조 방법은 에미터층의 형성에 이온 주입법의 적용이 가능하여, 엣지 아이솔레이션(edge isolation) 공정의 생략 등 제조 공정을 보다 단순화할 수 있을 뿐 아니라, 얕은 에미터(shallow emitter), 선택적 에미터(selective emitter) 등의 형성에 유리하여, 고효율의 백-컨택형 태양 전지의 제공을 가능케 한다.
도 1 및 도 2는 일반적인 에미터 랩 스루 타입 태양 전지의 제조 공정 중 이온 주입 공정을 모식적으로 나타낸 것이다.
도 3 내지 도 5는 각각 본 발명의 일 구현 예에 따른 에미터 랩 스루 타입 태양 전지의 제조 방법 중 이온 주입 공정을 모식적으로 나타낸 것이다.
본 명세서 전체에서 명시적인 언급이 없는 한, 전문 용어는 단지 특정 구현예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지 않는다. 그리고, 여기서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다.
또한, 명세서에서 사용되는 '포함'의 의미는 특정 특성, 영역, 정수, 단계, 동작, 요소 또는 성분을 구체화하며, 다른 특정 특성, 영역, 정수, 단계, 동작, 요소, 또는 성분의 부가를 제외시키는 것은 아니다.
또한, 본 명세서 전체에서 '제 1' 또는 '제 2' 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있으나, 상기 구성요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로도 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 구현 예들에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.　 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명자들은 태양 전지에 대한 연구 과정에서, 적어도 일부에 경사면을 갖는 측벽으로 둘러싸여 있는 비아-홀, 예를 들어 테이퍼드 비아-홀(tapered via-hole)이 형성된 반도체 기판을 이용할 경우, 에미터 랩 스루 타입 태양 전지의 제조에 이온 주입법의 적용이 가능하고, 이를 통해 보다 단순화된 방법으로 고효율의 백-컨택형 태양 전지를 제조할 수 있음을 확인하고, 본 발명을 완성하였다.
즉, 에미터층의 형성에 적용되는 확산법에 비하여, 불순물의 주입 깊이, 분포, 조성 등을 세밀하게 조절할 수 있는 이온 주입법은 얕은 에미터(shallow emitter), 선택적 에미터(selective emitter) 등의 형성을 가능케 하여, 전극이 전면에 형성되어 있는 전통적인 구조를 갖는 태양 전지의 제조에 적용되고 있다. 그러나, 복수의 비아-홀이 형성된 반도체 기판을 이용하는 에미터 랩 스루 타입 태양 전지의 특성상, 불순물의 도핑 공정에 이온 주입법을 적용하기 어려운 한계가 있었다. 실질적으로 동일한 단면적을 갖는 원기둥 형상의 비아-홀이 형성된 반도체 기판에, 직전성을 갖는 이온 빔을 사용하는 이온 주입법을 적용할 경우, 도 1에 나타낸 바와 같이, 비아-홀의 벽면에는 불순물의 도핑이 어렵기 때문이다.
이러한 한계를 극복하기 위해, 도 2에 나타낸 바와 같이, 이온 빔 또는 반도체 기판의 각도를 조절하여, 에미터 랩 스루 타입 태양 전지의 제조에 이온 주입법을 적용하는 방법이 제안되었다. 그러나, 상기 방법은 이온 주입시 2회 이상 각도를 조절하여 실시해야 하기 때문에 전체적인 공정이 복잡해질 뿐만 아니라, 불순물을 비아-홀의 벽면에 균일하게 도핑하기 어려운 한계가 있다. 이러한 이유로, 에미터 랩 스루 타입 태양 전지의 제조시 에미터층의 형성에는 여전히 열에 의한 확산법이 주로 적용되고 있는 실정이다.
이러한 견지에서, 본 발명에 따른 에미터 랩 스루 타입 태양 전지의 제조 방법은, 반도체 기판 상에 형성되는 비아-홀의 형상을, 적어도 일부에 경사면을 갖는 측벽으로 둘러싸여 있도록 (비제한적인 예로, 기판의 일면으로부터 다른 일면으로 갈수록 연속적으로 작아지는 단면적을 갖도록) 형성시킴에 따라, 도 3 또는 도 4에 나타낸 바와 같이, 한번의 이온 주입을 통해 비아-홀의 벽면까지 균일한 도핑이 가능하다.
이와 같이, 본 발명에 따른 에미터 랩 스루 타입 태양 전지의 제조 방법은 상기와 같은 형상의 비아-홀(예를 들면, 테이퍼드 비아-홀)이 형성된 기판을 이용함에 따라, 에미터층의 형성에 이온 주입법의 적용이 가능하여, 엣지 아이솔레이션(edge isolation) 공정의 생략 등 제조 공정을 보다 단순화할 수 있을 뿐 아니라, 얕은 에미터(shallow emitter), 선택적 에미터(selective emitter) 등의 형성에 유리하여, 고효율의 백-컨택형 태양 전지의 제공을 가능케 한다.
일 예로, 도 5와 같이, 기판 후면의 비아-홀 직경이 전면의 비아-홀 직경보다 크게 형성시킨 후, 이온 주입법을 통해 기판의 전면에는 낮은 도우즈(dose)로, 기판의 후면에는 높은 도우즈로 각각 도핑하고 액티베이션하면, 고 저항 에미터층(31)과 저 저항 에미터층(33)이 형성된 선택적 에미터 구조를 갖는 고효율의 백-컨택형 태양 전지를 보다 단순화된 방법으로 제조할 수 있다.
이러한 본 발명의 일 구현 예에 따르면,
정상 작동 중에 태양과 마주하는 전면과 상기 전면에 대향하는 후면을 갖는 제 1 도전형의 반도체 기판을 준비하는 단계;
상기 기판의 양면을 관통하고, 적어도 일부에 경사면을 갖는 측벽으로 둘러싸여 있는 적어도 하나의 비아-홀을 형성하는 단계;
이온 주입법(ion implantation)에 의해, 상기 기판의 양면과 비아-홀의 벽면에 제 2 도전형의 에미터층을 형성하는 단계; 및
상기 기판의 후면에 제 1 도전형의 베이스 전극과 제 2 도전형의 에미터 전극을 형성하는 단계
를 포함하는 에미터 랩 스루 타입 태양 전지의 제조 방법이 제공된다.
이하, 상기 일 구현 예의 제조 방법에 포함될 수 있는 단계들에 대하여 구체적으로 설명한다. 단, 상기 일 구현 예의 제조 방법은 MWA(Metallization Wrap Around), MWT(Metallization Wrap Through), EWT(Emitter Wrap Through) 등 비아-홀이 구비된 반도체 기판을 이용하는 백-컨택형 태양 전지의 제조에 공통적으로 적용 가능하며, 편의상 에미터 랩 스루 타입의 태양 전지를 기준으로 설명한다.
먼저, 정상 작동 중에 태양과 마주하는 전면과 상기 전면에 대향하는 후면을 갖는 제 1 도전형의 반도체 기판을 준비한다.
상기 반도체 기판은 제 1 도전형을 갖는다. 여기서, 상기 제 1 도전형은 p형 또는 n형이고, 후술하는 제 2 도전형은 상기 제 1 도전형의 반대인 것을 의미한다. 비제한적인 예로, 상기 반도체 기판은 p형 또는 n형 도핑된 실리콘 웨이퍼일 수 있고, 바람직하게는 p형 도핑된 실리콘 웨이퍼일 수 있으며, 이 밖에도 본 발명이 속하는 기술분야에서 통상적인 것이 특별한 제한 없이 적용될 수 있다.
상기 반도체 기판의 두께는 태양 전지에 요구되는 전기적 성능과 기계적 물성 등을 고려하여 결정될 수 있으므로, 특별히 제한되지 않는다. 다만, 비제한적인 예로, 상기 반도체 기판의 두께는 150 내지 250 ㎛ 일 수 있다.
그리고, 상기 반도체 기판의 전면은 정상 작동 중에 태양과 마주하는 면으로서, 입사되는 태양광의 흡수율을 향상시키기 위하여 요철 구조를 가지도록 텍스쳐링(texturing)되어 있을 수 있다. 여기서, 상기 요철 구조는 규칙적인 역 피라미드 패턴을 포함하는 다양한 형태를 가질 수 있다. 상기 텍스쳐링은 습식 식각 또는 건식 식각을 적용하여 진행될 수 있다. 비제한적인 예로, 상기 습식 식각의 경우 수산화칼륨, 수산화나트륨, 수산화암모늄, 테트라히드록시메틸암모늄 및 테트라히드록시에틸암모늄으로 이루어진 군에서 선택된 1종 이상의 알칼리 화합물을 포함하는 식각액 조성물이 사용될 수 있다. 그리고 상기 식각액 조성물에는 비점 100℃ 이상, 바람직하게는 150 내지 400℃인 고리형 화합물이 포함될 수 있다. 이때 상기 고리형 화합물은 조성물 전체 중량을 기준으로 0.1 내지 50 중량%, 바람직하게는 2 내지 30 중량%, 보다 바람직하게는 2 내지 10 중량%로 포함될 수 있다. 상기 고리형 화합물은 결정성 실리콘 표면의 젖음성을 개선시켜 상기 알칼리 화합물에 의한 과에칭을 방지할 수 있으며, 에칭되어 용해된 수소 버블을 빨리 떨어뜨림으로써 버블 스틱 현상이 발생하는 것을 방지하는 역할도 할 수 있다.
그리고, 상기 반도체 기판의 후면은 상기 전면에 대향하는 면으로서, 필요에 따라 에미터 전극 형상을 갖는 트렌치가 소정의 깊이로 형성되어 있을 수 있다. 여기서, 상기 트렌치는 본 발명이 속하는 기술분야에서 통상적인 방법에 의해 형성될 수 있으며, 바람직하게는 레이져 그루빙(grooving)을 이용하여 기판의 후면에 그리드 라인을 그루빙하는 방법으로 형성될 수 있다. 그리고, 비제한적인 예로, 상기 트렌치는 기판의 후면에 200 내지 700 ㎛의 폭 및 20 내지 60 ㎛의 깊이로 형성될 수 있다. 다만, 상기 트렌치의 깊이 및 폭은 트렌치 내부에 형성되는 전극의 폭 및 깊이, 전극의 격리 효과, 기판의 두께 등을 고려하여 다양한 범위로 변경될 수 있으므로, 상기 예시된 범위로 제한되는 것은 아니다.
한편, 상기 일 구현 예에 따르면, 상기 기판의 양면을 관통하고, 적어도 일부에 경사면을 갖는 측벽으로 둘러싸여 있는 적어도 하나의 비아-홀을 형성하는 단계가 수행된다.
상기 비아-홀은 상기 기판의 양면을 관통하도록 하나 이상 형성되는 것으로서, 상기 기판의 전면과 에미터 전극을 연결하는 통로가 된다.
상기 비아-홀은 기판의 양면과 수평한 방향의 단면이 원형일 수 있다.
특히 상기 일 구현 예에 따르면, 상기 비아-홀은 적어도 일부에 경사면을 갖는 측벽으로 둘러싸여 형성된 구조를 갖는다. 비제한적인 예로, 도 3에 나타낸 바와 같이, 상기 비아-홀은 전부가 경사면인 측벽으로 둘러싸여 형성된 구조를 가질 수 있다. 또한, 비제한적인 예로, 도 4에 나타낸 바와 같이, 상기 비아-홀은 일부에 경사면을 갖는 측벽이 계단형으로 형성된 구조를 가질 수 있다.
즉, 상기 일 구현 예에 따르면, 상기 비아-홀은 기판의 양면과 수직하지 않은 측벽으로 둘러싸여 형성된 구조를 갖는다. 그리고, 바람직하게는, 상기 비아-홀은 기판의 양면과 수평한 방향의 단면적이 기판의 일면으로부터 다른 일면으로 갈수록 작아지는 형상을 갖는다. 이때, 상기 비아-홀의 단면적은 기판의 일면으로부터 다른 일면으로 갈수록 연속적으로 작아지거나(도 3: 테이퍼드 비아-홀), 또는 불연속적으로 작아질 수 있다(도 4: 경사면을 갖는 계단형 비아-홀). 여기서, 도 3의 테이퍼드 비아-홀은 기판의 양면과 수직한 단면이 하나의 사다리꼴을 이루는 일 예이다. 그리고, 도 4의 경사면을 갖는 계단형 비아-홀은 기판의 양면과 수직한 단면이 연속된 둘의 사다리꼴로 이루어진 일 예이다. 다만, 상기 계단형 비아-홀의 단 수는 도 4의 예로 한정되지 않으며, 둘 이상의 단으로 형성될 수 있다.
상기 일 구현 예와 같이, 상기 비아-홀이 기판의 양면과 수직하지 않은 측벽으로 둘러싸여 형성된 구조를 가짐에 따라, 에미터 랩 스루 타입 태양 전지의 제조 방법에서 극히 제한적이었던 이온 주입법의 적용이 가능하며, 이온 주입법을 통해 불순물을 비아-홀의 벽면까지 균일하게 도핑할 수 있다. 나아가, 후속 단계에서 에미터 전극 형성 물질의 충전 효율을 보다 향상시킬 수 있다.
여기서, 상기 비아-홀은, 전술한 형상을 만족하는 구조라면, 그 직경 등이 특별히 제한되지 않는다. 다만, 비제한적인 예로, 상기 비아-홀은 기판의 일면에서의 직경이 20 내지 200 ㎛ 일 수 있다. 또한, 상기 비아-홀에서 최소 직경과 최대 직경의 비는 1:1.2 내지 1:10, 바람직하게는 1:1.2 내지 1:5가 되는 것이 상기 효과의 구현과 제조 효율의 측면에서 유리할 수 있다. 본 발명의 일 구현 예에 따르면, 상기 비아-홀은 일면에서의 직경이 80 ㎛이고, 다른 일면에서의 직경이 40 ㎛인 테이퍼드 형상을 가질 수 있다.
한편, 상기 비아-홀의 형성 단계는 레이져 드릴링, 습식 에칭, 건식 에칭, 기계적 드릴링, 워터젯 머시닝 또는 이들의 혼합 공정에 의해 수행될 수 있다. 그 중 레이져 드릴링을 이용하는 것이 공정 효율 및 정밀도의 향상 측면에서 유리하다.
레이져 드릴링을 이용하는 경우, 상기 구현 예와 같은 테이퍼드 비아-홀의 형성을 위해서는 레이져 빔의 초점이 반도체 기판의 상단면에 위치하도록 설정함으로써, 레이져 빔이 상대적으로 강하게 맞는 일면은 단면적이 넓고, 레이져 빔이 약하게 맞는 반대면은 단면적이 좁게 형성될 수 있다. 이때, 레이져 가공시 레이져 가공용 엔트리 시트 또는 백업 시트를 반도체 기판의 일면에 배치하는 것이 작업의 원만한 진행을 위해서 바람직하다. 레이저 가공 조건은 반도체 기판의 두께, 비아-홀의 형상 등에 따라 변경될 수 있으며, 1회 샷의 에너지, 샷 위치, 샷의 수, 전체 에너지 합 등을 제어하여 실행될 수 있다.
그리고, 상기 예시와 같이 레이져를 이용하여 가공하는 경우 반도체 기판의 열 손상(thermal damage)이 수반될 수 있는데, 손상된 영역을 제거하기 위한 에칭 공정(damage removal etching)이 추가로 수행될 수 있다. 즉, 상기 에칭 공정은 기판 표면의 버(burr)와 같은 손상 영역을 제거하기 위한 것으로서, 비제한적인 예로, 알칼리 화합물을 포함하는 식각액 조성물을 사용하여 70 내지 100 ℃의 온도 조건에서 1 내지 10 분 동안 수행될 수 있다.
한편, 상기 일 구현 예에 따르면, 도 3 또는 도 4와 같이, 이온 주입법(ion implantation)에 의해, 상기 기판의 양면과 비아-홀의 벽면에 제 2 도전형의 에미터층을 형성하는 단계가 수행된다.
이온 주입법은 원하는 깊이만큼 불순물의 농도를 조절하여 도핑하는 것이 가능하며, 낮은 도핑 농도에서도 좋은 균일성(uniformity)을 달성할 수 있다.
상기 이온 주입법은 습식 세척(wet cleaning), 이온 주입, 활성화(activation) 등의 공정을 통해 수행될 수 있다. 이때, 상기 각 공정은 본 발명이 속하는 기술분야에서 통상적인 방법 및 조건에 따라 수행될 수 있다. 다만, 일 구현 예에 따르면, 상기 이온 주입시에는 전면 에미터 진행시 별도의 마스크 없이 수행될 수 있고, 후면 에미터 진행시 마스크를 사용하여 수행될 수 있다. 그리고, 주입 소스로는 BF3(11B+, 49BF2+), PH3(31P+), AsH3(75As+) 등의 가스가 사용될 수 있다. 이때, 주입 에너지는 약 5 내지 50 keV, 바람직하게는 약 10 keV 정도가 이용될 수 있고, 필요에 따라 50 keV 이상으로 수행될 수도 있다. 그리고, 상기 활성화는 고온 Furnace 또는 RTP Furnace 등에서 진행될 수 있다.
한편, 상기 일 구현 예에 따르면, 상기 기판의 후면에 제 1 도전형의 베이스 전극과 제 2 도전형의 에미터 전극을 형성하는 단계가 수행된다.
상기 베이스 전극과 에미터 전극은 본 발명이 속하는 기술분야에서 통상적인 위치에 통상적인 구조로 형성될 수 있다. 예를 들어, 상기 에미터 전극은 에미터 전극 형성용 조성물을 비아-홀 내부에 충전시키고, 비아-홀을 덮는 일정 영역에 프린팅하여 형성될 수 있다. 그리고, 상기 베이스 전극은 베이스 전극 형성용 조성물을 사용하여 에미터 전극과 분리된 형태로 프린팅하여 형성될 수 있다. 이때, 바람직하게는 각 전극이 어골(fish bone) 형태로 서로 맞물려 있는(interdigitated) 구조를 가질 수 있다. 그리고, 상기 베이스 전극 형성용 조성물로는 제 1 도전형을 나타내도록 하는 불순물이 포함된 조성물, 비제한적인 예로 알루미늄 계열의 조성물이 사용될 수 있다. 또한, 상기 에미터 전극 형성용 조성물로는 제 2 도전형을 나타내도록 하는 불순물이 포함된 통상의 조성물, 비제한적인 예로 실버 계열의 조성물이 사용될 수 있다.
한편, 상기 일 구현 예에 따른 태양 전지의 제조 방법은 전술한 단계들 이외에, 각 단계의 앞 또는 뒤에 통상적으로 수행되는 공정을 더욱 포함하여 수행될 수 있다.
예를 들어, 상기 베이스 전극과 에미터 전극 형성 단계에 앞서, 상기 베이스 전극 형성 영역의 에미터층을 선택적으로 제거한 후, 기판의 후면에 패시베이션층을 형성하고, 기판의 전면에 반사방지층을 형성하는 단계들이 더욱 수행될 수 있다.
그 중 상기 에미터층의 선택적 제거 공정은 에미터층을 남겨둘 영역에 에칭-레지스트를 도포한 후 에칭 용액으로 처리하여 나머지 영역의 에미터층을 제거하는 방법으로 수행될 수 있다. 예를 들어, 베이스 전극 형성 영역의 에미터층을 제거하기 위하여, 상기 에칭-레지스트를 반도체 기판의 전면과 비아-홀의 벽면, 그리고 에미터 전극 영역에 도포하고, 에칭 용액으로 처리하여 제거하고자 하는 에미터층의 깊이만큼 에칭되도록 할 수 있다. 이때, 상기 에칭-레지스트의 도포는 레지스트용 조성물을 잉크젯 프린팅, 마스킹, 스텐실, 스크린 프린팅과 같은 방법으로 수행될 수 있다. 그리고, 통상적인 방법에 따라 상기 에칭-레지스트를 제거한 후, 암모니아수, 과산화수 등으로 기판을 세척하는 단계가 추가로 수행될 수 있다.
그리고, 상기 패시베이션층은 기판 후면에서의 광발생 캐리어(photogenerated carriers)의 손실을 감소시키는 것을 돕고 션트 전류(shunt currents)로 인한 전기적 손실을 감소시키는 것을 돕는다. 그리고, 상기 반사방지층은 기판 전면의 에미터층 상에 형성되는 유전체막으로서, 태양 전지의 내부로 수광된 빛이 태양 전지의 외부로 다시 빠져나가는 것을 방지하는 역할을 하며, 기판의 전면에서 전자의 트랩 싸이트(trap site)로 작용하는 표면 결함을 부동태화(passivation)시키는 역할을 수행할 수 있다.
상기와 같은 패시베이션층 및 반사방지층의 작용들은 단일 물질 또는 서로 다른 복수의 물질에 의해 나타날 수 있다. 그리고, 상기 반사방지층은 단일 박막 또는 다층 박막일 수 있다. 비제한적인 예를 들면, 상기 패시베이션층 및 반사방지층은 각각 독립적으로 반도체 산화물, 반도체 질화물, 질소를 함유하는 반도체 산화물, 수소를 함유하는 반도체 질화물, Al2O3, MgF2, ZnS, MgF2, TiO2 및 CeO2로 이루어진 군에서 선택된 1종 이상의 물질을 포함하는 단일 박막 또는 다층 박막일 수 있다.
상기 패시베이션층 및 반사방지층은 각각 반도체 패시베이션 공정에서 통상적으로 적용되는 박막 형성 방법을 적용하여 형성될 수 있으며, 일 예로, 물리적 증착(PVD), 화학적 증착(CVD), 플라즈마 증착(PECVD), 열적 증착(thermal evaporation) 등의 방법으로 형성될 수 있으며, 또는 잉크 혹은 페이스트를 사용한 일반적인 인쇄 공정에 의해 형성될 수 있다.
상기와 같은 방법을 통해, 적어도 하나의 테이퍼드 비아-홀이 형성된 제 1 도전형의 반도체 기판, 이온 주입법에 의해 형성된 제 2 도전형의 에미터층, 기판의 전면에 형성된 반사방지층, 기판의 후면에 형성된 패시베이션층, 및 기판의 후면에 형성된 베이스 전극과 에미터 전극을 포함하는 백-컨택형 태양 전지가 제공될 수 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예를 제시한다. 그러나 하기의 실시예는 본 발명을 예시하기 위한 것일 뿐, 본 발명을 하기 내용으로 한정하는 것은 아니다.
실시예 : EWT 태양 전지의 제조
p형 도핑된 실리콘 웨이퍼(두께 약 180 ㎛) 상에 레이져 드릴링 장치(Nd-YAG 레이져)를 이용하여 테이퍼드 형상을 갖는 복수의 비아-홀(일면에서의 직경 약 80 ㎛, 다른 일면에서의 직경 약 40 ㎛)을 형성시켰다. 이때, 레이져 빔의 초점을 실리콘 웨이퍼의 상단면에 위치하도록 설정하여, 도 3과 같은 테이퍼드 비아-홀이 형성되도록 하였다. 이어서, 상기 레이저 드릴링 장치를 이용하여, 비아-홀이 형성된 영역을 포함하고 어골 구조를 갖는 형상(즉, 에미터 전극의 형상)으로 트렌치(폭 약 400 ㎛, 깊이 약 60 ㎛)를 형성시켰다.
그리고, 이온 주입법(소스 BF3 가스, 주입 에너지 약 10 keV)으로, 실리콘 웨이퍼의 양면과 비아-홀의 벽면에 에미터층을 동시에 형성시켰다.
이어서, 웨이퍼의 후면에 대하여 베이스 전극이 형성될 영역의 에미터층을 선택적으로 제거하였다. 즉, 베이스 전극 형성 영역을 제외한 나머지 영역에 에칭-레지스트를 스크린 프린팅하였고, 이를 질산 및 불산을 포함하는 조성물에 약 3 분 동안 디핑하는 방법으로 에미터층을 제거하였다. 그리고, 웨이퍼를 메탄올 및 에탄올 등의 알코올을 포함하는 유기 용매에 약 1시간 동안 디핑하는 방법으로 에칭-레지스트를 제거하였다.
이어서, 플라즈마 증착법을 이용하여 웨이퍼의 양면에 두께 약 80 nm의 실리콘 나이트라이드 막을 형성시켰다(SiH4 및 NH3의 혼합 가스 사용, 증착시간 약 200초). 그 후, 웨이퍼의 후면에 폭 약 400 ㎛로 알루미늄 계열의 페이스트를 인쇄하여 베이스 전극을 형성시켰고, 비아-홀 내부와 트렌치 내에 폭 약 200 ㎛로 실버 계열의 페이스트를 인쇄하여 에미터 전극을 형성시켰다.
10: 반도체 기판
20: 비아-홀(via-hole)
25: 테이퍼드 비아-홀(tapered via-hole)
27: 경사면을 갖는 계단형 비아-홀
30: 에미터층
31: 고 저항 에미터층
33: 저 저항 에미터층

Claims (8)

  1. 정상 작동 중에 태양과 마주하는 전면과 상기 전면에 대향하는 후면을 갖는 제 1 도전형의 반도체 기판을 준비하는 단계;
    상기 기판의 양면을 관통하고, 적어도 일부에 경사면을 갖는 측벽으로 둘러싸여 있는 적어도 하나의 비아-홀을 형성하는 단계;
    이온 주입법(ion implantation)에 의해, 상기 기판의 양면과 비아-홀의 벽면에 제 2 도전형의 에미터층을 형성하는 단계; 및
    상기 기판의 후면에 제 1 도전형의 베이스 전극과 제 2 도전형의 에미터 전극을 형성하는 단계
    를 포함하는 에미터 랩 스루 타입 태양 전지의 제조 방법.
  2. 제 1 항에 있어서,
    상기 비아-홀은 기판의 양면과 수평한 방향의 단면적이 기판의 일면으로부터 다른 일면으로 갈수록 작아지는 형상을 갖는 에미터 랩 스루 타입 태양 전지의 제조 방법.
  3. 제 1 항에 있어서,
    상기 비아-홀의 형성 단계는 레이저 드릴링, 습식 에칭, 건식 에칭, 기계적 드릴링, 또는 워터젯 머시닝에 의해 수행되는 에미터 랩 스루 타입 태양 전지의 제조 방법.
  4. 제 1 항에 있어서,
    상기 비아-홀은 기판의 일면에서의 직경이 20 내지 200 ㎛인 에미터 랩 스루 타입 태양 전지의 제조 방법.
  5. 제 1 항에 있어서,
    상기 비아-홀의 최대 직경과 최소 직경의 비는 1:1.2 내지 1:10인 에미터 랩 스루 타입 태양 전지의 제조 방법.
  6. 제 1 항에 있어서,
    상기 반도체 기판은 p-형 도핑된 실리콘 웨이퍼인 에미터 랩 스루 타입 태양 전지의 제조 방법.
  7. 제 1 항에 있어서,
    상기 에미터층의 형성 단계는 상기 기판의 전면과 후면에 대해 서로 다른 강도의 주입 에너지 하에서 수행되는 에미터 랩 스루 타입 태양 전지의 제조 방법.
  8. 제 7 항에 있어서,
    상기 반도체 기판의 후면에 형성된 홀은 기판의 전면에 형성된 홀보다 큰 직경을 갖는 에미터 랩 스루 타입 태양 전지의 제조 방법.
KR20130077252A 2013-07-02 2013-07-02 에미터 랩 스루 타입 태양 전지의 제조 방법 KR20150004488A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20130077252A KR20150004488A (ko) 2013-07-02 2013-07-02 에미터 랩 스루 타입 태양 전지의 제조 방법
PCT/KR2014/005487 WO2015002398A1 (en) 2013-07-02 2014-06-20 Method of preparing an emitter wrap-through type solar cell
TW103122725A TW201503384A (zh) 2013-07-02 2014-07-01 製作射極穿透式太陽能電池的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130077252A KR20150004488A (ko) 2013-07-02 2013-07-02 에미터 랩 스루 타입 태양 전지의 제조 방법

Publications (1)

Publication Number Publication Date
KR20150004488A true KR20150004488A (ko) 2015-01-13

Family

ID=52143943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130077252A KR20150004488A (ko) 2013-07-02 2013-07-02 에미터 랩 스루 타입 태양 전지의 제조 방법

Country Status (3)

Country Link
KR (1) KR20150004488A (ko)
TW (1) TW201503384A (ko)
WO (1) WO2015002398A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9525083B2 (en) * 2015-03-27 2016-12-20 Sunpower Corporation Solar cell emitter region fabrication with differentiated P-type and N-type architectures and incorporating a multi-purpose passivation and contact layer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0881694A1 (en) * 1997-05-30 1998-12-02 Interuniversitair Micro-Elektronica Centrum Vzw Solar cell and process of manufacturing the same
KR101573934B1 (ko) * 2009-03-02 2015-12-11 엘지전자 주식회사 태양 전지 및 그 제조 방법
US20120227794A1 (en) * 2009-09-18 2012-09-13 Applied Materials, Inc. Threshold adjustment implants for reducing surface recombination in solar cells
CN102971865B (zh) * 2010-09-29 2016-04-27 京瓷株式会社 太阳能电池模块及其制造方法
WO2012108767A2 (en) * 2011-02-08 2012-08-16 Tsc Solar B.V. A method of manufacturing a solar cell and solar cell thus obtained

Also Published As

Publication number Publication date
WO2015002398A1 (en) 2015-01-08
TW201503384A (zh) 2015-01-16

Similar Documents

Publication Publication Date Title
US9412895B2 (en) Method of manufacturing photoelectric device
WO2018147739A1 (en) Method of manufacturing a passivated solar cell and resulting passivated solar cell
CN103137792B (zh) 太阳能电池及其制造方法
WO2009111667A2 (en) Establishing a high phosphorus concentration in solar cells
KR101254565B1 (ko) 태양 전지용 기판의 텍스처링 방법 및 태양 전지의 제조 방법
EP3419059B1 (en) Method of manufacturing a solar cell
KR101315407B1 (ko) 에미터 랩 스루 태양 전지 및 이의 제조 방법
KR20130126302A (ko) 태양 전지 및 이의 제조 방법
KR20150105369A (ko) 기판에 보론 도핑 영역을 제공하는 방법 및 이러한 기판을 이용한 태양 전지
CN104362219B (zh) 一种晶体硅太阳能电池制造工艺
KR20090028883A (ko) 태양전지 및 그 제조방법
JP6426486B2 (ja) 太陽電池素子の製造方法
US8507298B2 (en) Patterned implant of a dielectric layer
KR101160116B1 (ko) 후면 접합 태양전지의 제조방법
KR101444709B1 (ko) 기판형 태양전지 및 그 제조방법
KR20140105095A (ko) 태양 전지 및 이의 제조 방법
US9330917B2 (en) Passivation layer for workpieces formed from a polymer
KR20130104309A (ko) 태양 전지 및 이의 제조 방법
KR20150004488A (ko) 에미터 랩 스루 타입 태양 전지의 제조 방법
KR101160114B1 (ko) 함몰전극형 태양전지의 제조방법
KR101431730B1 (ko) 태양전지용 기판의 표면처리 방법
KR20120129292A (ko) 태양 전지의 제조 방법
KR101367405B1 (ko) 에미터 스루 태양 전지 및 이의 제조 방법
KR102301640B1 (ko) 웨이퍼형 태양전지 및 그의 제조 방법
KR101103144B1 (ko) 후면전극형 태양전지 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application