KR20150004275A

KR20150004275A - 여러 가지 수치 포맷의 데이터를 갖는, 데이터 베이스화된 함수 모델의 연산을 위한 모델 연산 유닛 및 제어 장치

Info

Publication number: KR20150004275A
Application number: KR20140079474A
Authority: KR
Inventors: 볼프강 피셔; 니코 반노우; 안드레 군토로
Original assignee: 로베르트 보쉬 게엠베하
Priority date: 2013-07-02
Filing date: 2014-06-27
Publication date: 2015-01-12
Also published as: CN104281433A; JP6646350B2; DE102013212840B4; CN104281433B; DE102013212840A1; JP2015015026A; KR102228995B1; US20150012574A1

Abstract

본 발명은 데이터 베이스화된 함수 모델, 특히 가우스 프로세스 모델을 연산하기 위한, 제어 장치(1) 내 모델 연산 유닛(3)에 관한 것이며, 상기 모델 연산 유닛은
- 데이터 베이스화된 함수 모델을 위한 알고리즘을 순수 하드웨어에 기초하여 연산하기 위해 형성된 연산 코어(31)로서, 이때 데이터 베이스화된 함수 모델은 연산 데이터, 특히 하이퍼 매개변수 및 샘플링 포인트 데이터의 제공하에 연산되는, 연산 코어와,
- 연산 코어(31)에 연산 데이터의 일부, 특히 제공된 샘플링 포인트 데이터를 설정된 수치 포맷으로 제공하기 위해 형성된, 순수 하드웨어에 기초한 변환 유닛(35)을 포함한다.

Description

여러 가지 수치 포맷의 데이터를 갖는, 데이터 베이스화된 함수 모델의 연산을 위한 모델 연산 유닛 및 제어 장치{MODEL CALCULATION UNIT AND CONTROL UNIT FOR CALCULATION OF DATABASED FUNCTION-MODEL WITH DATA IN VARIOUS NUMBER FORMATS}

본 발명은 제어 장치용 모델 연산 유닛, 특히 하드웨어 유닛으로서 하드 와이어링된 모델 연산 유닛에 관한 것이며, 이러한 모델 연산 유닛 내에서 또는 이러한 모델 연산 유닛에 의해서, 데이터 베이스화된 함수 모델은 특히 엔진 시스템의 제어를 위해 연산될 수 있다. 또한, 본 발명은 이러한 모델 연산 유닛 내의, 데이터 베이스화된 함수 모델의 구성 데이터의 제공 및 처리에 관한 것이다.

선행 기술로부터, 데이터 베이스화된 함수 모델을 연산하기 위한 별도의 모델 연산 유닛 및 메인 연산 유닛을 구비한 제어 장치가 공지되어 있다. 이와 같이, 예를 들어 공보 DE 10 2010 028 266 A1호에는 모델 연산 유닛으로서 추가의 논리 회로를 구비한 제어 장치가 공지되어 있다. 이러한 추가의 논리 회로는 하드웨어에 의해 지수 함수 및 덧셈 함수의 연산을 위해 형성된다. 이로 인해 특히 가우스 프로세스 모델의 연산을 위해 필요한 베이즈 회귀(Bayes-Regression) 방법을 하드웨어 유닛 내에서 보조하는 것이 가능하게 된다.

이러한 모델 연산 유닛은 데이터 베이스화된 함수 모델을 연산하기 위한 수학적인 프로세스를 매개변수/하이퍼 매개변수 및 샘플링 포인트 또는 트레이닝 데이터에 기초하여 실행하도록 구성된다. 특히 모델 연산 유닛은 하드웨어에 의해 지수 함수의 효율적인 연산을 위해 형성되므로, 메인 연산 유닛 내에서 적합한 소프트웨어를 통해 실행될 수 있는 것보다 연산 속도가 더 빠른 가우스 프로세스 모델을 고려하는 것이 가능하다.

대개, 데이터 베이스화된 함수 모델을 연산하기 위한 매개변수 및 샘플링 포인트를 포함하는 구성 데이터들이 연산을 위해 모델 연산 유닛 내에 제공되고, 구성 데이터들에 기초하는 연산들은 모델 연산 유닛의 하드웨어를 통해 실행된다.

샘플링 포인트 데이터는 일반적으로 부동 소수점 데이터 또는 고정 소수점 데이터의 형태로 설정된다. 그러나 하드웨어에서의 구현시에, 부동 소수점 산술에 기초하는 알고리즘은 고정 소수점 산술에 기초하는 알고리즘으로부터 분리되어 구현되어야 한다.

공보 US 4,675,809호에는 변환 유닛의 사용을 통한 시스템 내에서의 여러 가지 부동 소수점 데이터 유형의 사용이 공지되어 있다.

공보 US 5,161,117호에는 여러 가지 베이스를 갖는 여러 가지 부동 소수점 값들을 사용하기 위한 방법이 공지되어 있다.

본 발명의 과제는 데이터 베이스화된 함수 모델이 연산될 수 있는 모델 연산 유닛과, 모델 연산 유닛을 구비한 제어 장치를 제공하는 것이다.

본 발명에 따라 청구범위 제1항에 따른 하드웨어 모델 연산 유닛과, 병렬 기재 청구항에 따른 모델 연산 유닛을 구비한 제어 장치가 제공된다.

본 발명의 추가의 바람직한 실시예들은 종속 청구항들에 제시된다.

제1 양상에 따라, 데이터 베이스화된 함수 모델, 특히 가우스 프로세스 모델을 연산하기 위한 모델 연산 유닛이 제어 장치 내에 제공되며,

상기 모델 연산 유닛은

- 데이터 베이스화된 함수 모델을 위한 알고리즘을 순수 하드웨어에 기초하여 연산하기 위해 형성된 연산 코어로서, 이때 데이터 베이스화된 함수 모델은 연산 데이터, 특히 하이퍼 매개변수 및 샘플링 포인트 데이터의 제공하에 연산되는, 연산 코어와,

- 연산 코어에 제공 연산 데이터의 적어도 일부, 특히 샘플링 포인트 데이터를 설정된 수치 포맷으로 제공하기 위해 형성된, 순수 하드웨어에 기초한 변환 유닛을 포함한다.

도입부에 설명된 제어 장치는 소프트웨어로 제어된 메인 연산 유닛과 더불어, 하드웨어에서 구현되는 모델 연산 유닛을 포함하며, 이러한 모델 연산 유닛은 지수 함수 연산 유닛과 더불어, 하나 이상의 루프에서 덧셈을 연산하기 위한 하드웨어 로직도 포함한다. 이러한 연산은 설정된 연산 데이터에 의존하며, 가우스 프로세스 모델에 대해서는 특히, 모델 연산 유닛에 대해 접근 가능한 메모리 영역 내에 저장되어 있는 매개변수 및 샘플링 포인트 데이터에 의존한다.

모델 연산 유닛의 설계시에 대개 하드웨어 모듈은, 최대로 나타나는 비트 분해능의 값으로 연산될 수 있도록 구성된다. 이는 종래의 제어 장치에서 예를 들어 부동 소수점 수치 포맷의 32비트 분해능에 상응한다.

연산 데이터는 일반적으로 부동 소수점 데이터 또는 고정 소수점 데이터의 형태로 설정된다. 그러나 하드웨어에서의 구현시에, 부동 소수점 산술에 기초하는 알고리즘은 고정 소수점 산술에 기초하는 알고리즘으로부터 분리되어 구현되어야 한다. 모델 연산 유닛의 하드웨어의 집적된 구성 방식을 위한 요구 면적을 제한하기 위해, 하나의 수치 포맷으로 연산 데이터를 처리하는 것만이 제공된다. 연산 데이터가 완전히 또는 부분적으로 다른 수치 포맷으로 제공된다면, 이를 원하는 수치 포맷으로, 즉 부동 소수점 수치 포맷이나 고정 소수점 수치 포맷으로 만들기 위해, 관련 연산 데이터에 대한 사전 처리가 제공되어야 한다.

연산 데이터가 예를 들어 8비트 또는 16비트의 정확도로 고정 소수점 값 또는 부동 소수점 값으로서 제공되는 것이, 데이터 베이스화된 함수 모델의 연산을 위해 충분한 반면, 메인 연산 유닛 내에서는 대개 32비트의 넓은 부동 소수점 값을 갖는 부동 소수점 연산이 이루어진다.

이에 따라, 연산 데이터의 제공을 위한 요구 메모리를 최소화하면서도, 높은 정확도를 갖는 연산 데이터에 대한 연산 가능성이 있는 모델 연산 유닛을 제공하기 위해, 입력 단계로서 변환 유닛을 포함하는 모델 연산 유닛이 제공될 수 있다. 이러한 변환 유닛을 통해서는 연산을 위한 모델 연산 유닛에, 예를 들어 16비트 부동 소수점 수치 포맷의 값 또는 16비트 고정 소수점 수치 포맷의 값과 같이 연산 데이터의 다른 수치 포맷을 바로 제공하고, 별도의 하드웨어를 모델 연산 유닛 내에 제공하지 않으면서 이를 사용하는 것이 가능하다.

또한, 변환 유닛은 연산에 필요한 데이터의 변환이, 제어 장치 내에서 대체로 제한되는 성능을 갖는 메인 연산 유닛 내에서 실행될 필요가 없도록 한다. 또한, 대체로 고정 소수점 값으로 제공되는 센서 데이터는 제공된 공통의 지수 매개변수에 의해 변환 유닛 내에서 "온-더-플라이(on-the-fly)"로, 즉 메인 연산 유닛의 도움없이 적합한 방식으로 변환될 수 있다.

또한, 변환 유닛은 선택 신호에 따라, 설정된 수치 포맷과는 다른 수치 포맷의 제공 연산 데이터를 설정된 수치 포맷으로 변환하기 위해 형성될 수 있다.

일 실시예에 따라, 변환 유닛은 제1 수치 포맷의 데이터로부터 설정된 수치 포맷의 데이터로의 변환을 위한 하나 이상의 변환 블록과, 선택 신호에 따라, 제공된 연산 데이터를 또는 하나 이상의 변환 블록들 중 하나를 통해 설정 수치 포맷으로 변환되는 연산 데이터를 연산 코어에 전달하기 위한 멀티플렉서를 포함할 수 있다.

설정된 수치 포맷은 32비트 부동 소수점 수치 포맷에 상응할 수 있다.

특히, 제1 변환 블록은 데이터를 설정된 수치 포맷보다 더 낮은 비트수를 갖는 부동 소수점 수치 포맷으로부터 설정된 수치 포맷으로 변환하기 위해 형성될 수 있다.

제2 변환 블록은 데이터를 고정 소수점 수치 포맷으로부터 설정된 수치 포맷으로 변환하기 위해 형성될 수 있다.

또한, 제2 변환 블록은 고정 소수점 수치 포맷으로부터 설정된 수치 포맷으로의 데이터 변환시에, 설정된 지수값을 고려하기 위해 형성될 수 있다.

제2 양상에 따라, 특히 집적된 구성 방식, 예를 들어 칩의 형태를 갖는 제어 장치가 제공된다. 이러한 제어 장치는

- 소프트웨어로 제어된 함수 실행을 위한 메인 연산 유닛과,

- 하나 이상의 수치 포맷을 갖는 연산 데이터의 저장을 위한 메모리 유닛과,

- 상술한 모델 연산 유닛을 포함한다.

또한, 메인 연산 유닛은 연산 데이터가 메모리 유닛 내에 저장되는 수치 포맷에 따라 선택 신호를 모델 연산 유닛에 제공할 수 있으므로, 변환 유닛은 선택 신호에 따라, 설정된 수치 포맷으로의 연산 데이터의 변환을 실행한다.

본 발명에 의해, 데이터 베이스화된 함수 모델이 연산될 수 있는 모델 연산 유닛과, 모델 연산 유닛을 구비한 제어 장치가 제공된다.

본 발명의 바람직한 실시예들은 하기에 첨부 도면들에 의해 더 상세히 설명된다.
도 1은 메인 연산 유닛 및 모델 연산 유닛을 구비한 제어 장치를 개략적으로 도시한 도면.
도 2는 변환 유닛을 구비한 도 1의 모델 연산 유닛을 개략적으로 도시한 도면.
도 3은 도 2의 변환 유닛을 상세하게 도시한 도면.
도 4는 공통의 지수를 갖는 16비트 고정 소수점값으로부터 부동 소수점 수치 포맷의 값으로의 변환을 도시한 도면.

도 1에는 특히 데이터 베이스화된 함수 모델을 하드웨어에 기초하여 연산하기 위한 모델 연산 유닛(3)과, 예를 들어 마이크로컨트롤러 형태의 메인 연산 유닛(2)이 집적된 방식으로(예를 들어, 모놀리식으로) 제공되는 집적 제어 장치(1)에 대한 하드웨어 아키텍쳐가 개략적으로 도시되어 있다. 메인 연산 유닛(2) 및 모델 연산 유닛(3)은 시스템 버스(6)를 통해 서로 통신 연결된다. 모델 연산 유닛(3)은 오로지 하드웨어로 형성되고(하드 와이어링되고), 따라서 소프트웨어 코드를 실행할 수는 없다. 이러한 이유 때문에, 모델 연산 유닛(3) 내에는 프로세서 등도 제공되지 않는다. 이로 인해, 상기 유형의 모델 연산 유닛(3)의 리소스 최적화된 구현이 가능하게 된다.

또한, 제어 장치(1)는 내부 메모리 유닛(4) 및 DMA 유닛(5)(DMA = Direct Memory Access)을 포함하며, 이들은 예를 들어 내부 데이터 버스와 같은 내부 통신 연결부(6)를 통해 메인 연산 유닛(2) 및 모델 연산 유닛(3)과 연결된다.

도 2에는 모델 연산 유닛(3)이 더욱 상세하게 도시되어 있다. 데이터 베이스화된 함수 모델을 연산하기 위해, 지수 유닛(32)과, 경우에 따라 공통의 FMA 유닛(FMA = Fused Multiply Add) 내에서 조합되어 제공될 수 있는 덧셈 유닛 및 곱셈 유닛(33)과, 상술한 유닛들(32, 33)의 사용 하에 설정 연산 시퀀스를 제공하기 위한 논리 유닛(34)을 구비한 연산 코어(31)가 제공된다.

일반적으로 2개의 IEEE 754 부동 소수점 표준이 데이터 형식으로 공지되어 있다. 이러한 부동 소수점 표준은 단일 정확도(single precision)에서 32비트 분해능, 즉 하나의 부호 비트, 8지수 비트, 및 23가수 비트에 상응하고, 절반 정확도(half precision)에서 16비트 분해능, 즉 하나의 부호 비트, 5지수 비트, 및 10가수 비트에 상응한다. 또한, 16비트 고정 소수점 수치 포맷에서는 지수를 제공하지 않고 데이터 값을 나타내기 위해 16비트 값들이 사용된다. 16비트 고정 소수점 수치 포맷에 추가하여, 일련의 데이터 값들을 위한 공통의 지수도 제공될 수 있으므로, 이러한 데이터들에 공통의 계산 차수가 할당된다.

모델 연산 유닛(3)에 여러 가지 데이터 형식들을 갖는 데이터 값들을 사용 가능하게 하기 위해, 도 3과 관련하여 더 상세히 설명된 바와 같이 변환 유닛(35)이 모델 연산 유닛(3) 내에 제공된다. 변환 유닛(35)은 연산 데이터, 즉 예를 들어 샘플링 포인트 데이터를 설정된 수치 포맷으로, 예를 들어 32비트 부동 소수점 수치 포맷으로 변환하고, 연산 알고리즘을 나타내는 모델 연산 유닛(3) 내 하드웨어에 처리 데이터(V)로서 제공한다. 또한, 연산 데이터의 데이터 요소들은 여러 가지 수치 포맷들로 제공될 수 있으므로, 연산 데이터는 데이터 요소들의 수치 포맷에 상응하게 변환된다.

변환 유닛(35)은 모델 연산 유닛(3) 내 데이터 베이스화된 함수 모델의 연산을 위한 변환된 처리 데이터(V)를 제공하기 위한 멀티플렉서(36)를 포함한다. 이러한 경우에, 모델 연산 유닛(3)의 샘플링 포인트 데이터는 32비트 부동 소수점 수치 포맷(단일 정확도를 갖는 부동 소수점 수치 포맷)을 갖는 데이터 D32F로서, 16비트 부동 소수점 수치 포맷(절반 정확도를 갖는 부동 소수점 수치 포맷)을 갖는 데이터 D16F로서, 또는 설정된 공통의 지수(CE)와 관련한 16비트 고정 소수점 수치 포맷을 갖는 데이터 D16으로서 제공될 수 있다.

16비트 부동 소수점 수치 포맷의 데이터 D16F 및 16비트 고정 소수점 수치 포맷의 데이터 D16은 상응하는 제1 및 제2 변환 블록(37, 38) 내에서 공지된 방식으로 32비트 부동 소수점 수치 포맷으로 변환되고, 변환되지 않아도 되는 32비트 부동 소수점 수치 포맷의 데이터들(D32F)과 공통으로 멀티플렉서(36)에 공급된다. 멀티플렉서(36) 내에서는 예를 들어 메인 연산 유닛(2)으로부터 제공될 수 있는 선택 신호(S)에 의해 상응하게 데이터 형식들(D16F, D32F, D16) 중 하나가 선택된다.

제1 변환 블록(37) 내에서의 16비트 부동 소수점 수치 포맷으로부터 32비트 부동 소수점 수치 포맷으로의 변환은 단일 비트 연산이다. 부호가 붙은 ±15(Excess -15)로서 해석되는 지수들을 위한 5비트와, 부호가 붙은 ±127(Excess -127)로서 해석되는 지수들을 위한 8비트를 사용하는 32비트 부동 소수점 수치 포맷에 의해서는 전형적으로는 집적된 구성 방식으로 면적에 있어서 유리하게, 2개 입력을 갖는 멀티플렉서로서 구현될 수 있는, 112(즉, 127 - 15)의 덧셈을 통한 지수 변환이 유도되고, 상기 멀티플렉서는 가장 높은 지수 비트를 통해 제어되고, 영값, +∞ 또는 -∞에 대한 정보, 및 NaN(Not a Number, 숫자 아님)이 특수한 경우로서 다뤄지므로, 변환 결과는 동일한 값을 얻는다. 10비트로부터 23비트로의 가수값 확장은 최하위 비트로서 영의 단일 삽입을 사용하는데, 이는 예를 들어 13자리의 좌측 이동 연산 또는 10 가수 비트 및 13 영 비트와의 연결(concatenation)을 통해 달성될 수 있다.

16비트 고정 소수점 수치 포맷으로부터 32비트 부동 소수점 수치 포맷으로의 변환은 예를 들어 도 4에 도시된 제2 변환 블록(38)에 의해 구현될 수 있다. 이와 동시에, 설정된 공통의 지수(CE)가 고려될 수 있다. 도 4의 제2 변환 블록(38)은 부호가 붙은 16비트 고정 소수점 수치 포맷으로부터 32비트 부동 소수점값을 생성할 수 있도록 한다.

이 경우, 부호 추출 블록(41) 내에서 입력값의 부호 비트가 추출되어, 출력값을 위한 부호 비트로서 사용된다. 또한, 값 추출 블록(42) 내에서 입력값으로부터 추출이 실행된 이후, 표준화 블록(43) 내에서 좌측으로의 비트 이동 연산을 통해 최상위 비트가 "1"에 상응할 때까지 이동하며, 입력값의 영값이 특수한 경우로서 다뤄지므로, 변환 결과는 마찬가지로 영을 얻는다. 표준화 블록(43)은 이를 위해 필요한 비트 이동의 수에 대한 정보를 지수 덧셈 유닛(44)에 제공하고, 이러한 지수 덧셈 유닛은 비트 이동의 수를 공통의 지수의 값에 대해 감산하고, 이를 32비트 부동 소수점값의 지수값으로서 변환 결과로 제공한다. 변환 결과는 표준화 블록(43) 내에서 얻어진 가수값과, 부호 추출 블록(41) 내에서 추출된 부호 비트와, 지수 덧셈 유닛(44) 내에서 얻어진 지수값의 조합을 통해 생성된다. 이후, 변환 결과는 모델 연산 유닛(3)에, 변환된 샘플링 포인트 데이터를 포함하는 처리 데이터(V)로서 제공된다.

Claims

데이터 베이스화된 함수 모델을 연산하기 위한, 제어 장치(1) 내 모델 연산 유닛(3)이며,
- 데이터 베이스화된 함수 모델을 위한 알고리즘을 순수 하드웨어에 기초하여 연산하기 위해 형성된 연산 코어(31)로서, 이때 데이터 베이스화된 함수 모델은 연산 데이터의 제공하에 연산되는, 연산 코어와,
- 연산 코어(31)에 연산 데이터의 적어도 일부를 설정된 수치 포맷으로 제공하기 위해 형성된, 순수 하드웨어에 기초한 변환 유닛(35)을 포함하는, 모델 연산 유닛(3).
제1항에 있어서, 변환 유닛(35)은 선택 신호에 따라, 설정된 수치 포맷과는 다른 수치 포맷의 제공 연산 데이터의 적어도 일부를 설정된 수치 포맷으로 변환하기 위해 형성되는, 모델 연산 유닛(3).
제1항 또는 제2항에 있어서, 변환 유닛(35)은 데이터의 제1 수치 포맷을 설정된 수치 포맷으로 변환하기 위한 하나 이상의 변환 블록(37, 38)과, 선택 신호에 따라, 제공된 연산 데이터를 또는 하나 이상의 변환 블록들 중 하나를 통해 설정 수치 포맷으로 변환되는 연산 데이터를 연산 코어(31)에 전달하기 위한 멀티플렉서(36)를 포함하는, 모델 연산 유닛(3).
제3항에 있어서, 상기 설정된 수치 포맷은 32비트 부동 소수점 수치 포맷에 상응하는, 모델 연산 유닛(3).
제3항에 있어서, 제1 변환 블록(37)은 데이터를 설정된 수치 포맷보다 더 낮은 비트수를 갖는 부동 소수점 수치 포맷으로부터 설정된 수치 포맷으로 변환하기 위해 형성되는, 모델 연산 유닛(3).
제3항에 있어서, 제2 변환 블록(38)은 데이터를 고정 소수점 수치 포맷으로부터 설정된 수치 포맷으로 변환하기 위해 형성되는, 모델 연산 유닛(3).
제6항에 있어서, 제2 변환 블록(38)은 고정 소수점 수치 포맷으로부터 설정된 수치 포맷으로의 데이터 변환시에, 설정된 지수값을 고려하기 위해 형성되는, 모델 연산 유닛(3).
- 소프트웨어로 제어된 함수 실행을 위한 메인 연산 유닛(2)과,
- 하나의 수치 포맷을 갖는 연산 데이터의 저장을 위한 메모리 유닛(4)과,
- 제1항 또는 제2항에 따른 모델 연산 유닛(3)을 포함하는, 제어 장치(1).
제8항에 있어서, 메인 연산 유닛(2)은 연산 데이터가 메모리 유닛(4) 내에 저장되는 수치 포맷에 따라 선택 신호를 모델 연산 유닛(3)에 제공하므로, 변환 유닛(35)은 선택 신호에 따라, 설정된 수치 포맷으로의 연산 데이터의 변환을 실행하는, 제어 장치(1).