KR20140140985A - 평판 표시 장치 및 이의 제조 방법 - Google Patents

평판 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20140140985A
KR20140140985A KR1020130062111A KR20130062111A KR20140140985A KR 20140140985 A KR20140140985 A KR 20140140985A KR 1020130062111 A KR1020130062111 A KR 1020130062111A KR 20130062111 A KR20130062111 A KR 20130062111A KR 20140140985 A KR20140140985 A KR 20140140985A
Authority
KR
South Korea
Prior art keywords
wiring
pixel
bridge portion
main
main wiring
Prior art date
Application number
KR1020130062111A
Other languages
English (en)
Other versions
KR102013319B1 (ko
Inventor
이광근
박종현
허성권
유춘기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130062111A priority Critical patent/KR102013319B1/ko
Priority to US14/023,242 priority patent/US8940553B2/en
Publication of KR20140140985A publication Critical patent/KR20140140985A/ko
Application granted granted Critical
Publication of KR102013319B1 publication Critical patent/KR102013319B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 기판 상에 구비된 화소 회로; 상기 화소 회로와 화소 배선을 통해 연결되는 검사 패드; 상기 검사 패드와 갭을 사이에 두고 이격된 메인 배선; 및 상기 기판을 전체적으로 덮으며 상기 검사 패드 및 상기 메인 배선을 전기적으로 연결하는 공통 전극; 를 포함하는, 평판 표시 장치를 제공한다.

Description

평판 표시 장치 및 이의 제조 방법 {FLAT PANEL DISPLAY DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 발명의 일 실시예는 검사 패드와 메인 배선을 포함하는 평판 표시 장치 및 이의 제조 방법에 관한 것이다.
평판 표시 장치는 소형화 및 경향화된 시스템을 구현하기 위한 것으로, 컴퓨터 모니터, 텔레비전, 휴대 전화 단말기 등에 널리 이용되고 있다. 평판 표시 장치로는 액정 표시 장치, 플라즈마 표시 장치, 유기 발광 표시 장치 등이 있다.
평판 표시 장치는 기판 상에 화상이 표시 되는 표시 영역 및 비표시 영역으로서 표시 영역 주변에 배치되는 주변 영역을 포함한다. 표시 영역에는 복수개의 화소가 구비된다. 화소는 화소와 연결된 각종 배선을 통해 전기 신호를 인가받는다. 평판 표시 장치를 제조하는 과정 중에 배선들에 오픈 또는 쇼트 불량이 발생하지 않았는지 확인하는 작업이 필요하다. 이를 위해 배선과 연결된 검사 패드에 소정 파형을 가진 검사 신호를 인가하고 파형의 정상 여부를 검출하여 배선에 오픈이나 쇼트 불량이 발생한 부분은 없는지 확인한다.
그런데 특정 검사 패드는 메인 배선과 직접적으로 연결된 구조를 가진다. 경험적으로 이러한 경우 검사 신호를 인가하여 불량을 검사하는 과정에서 오류가 발생하는 문제가 발생한다.
본 발명의 일 실시예는 불량 검사가 가능한 검사 패드와 메인 배선을 포함하는 평판 표시 장치 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
상술한 과제를 해결하기 위한 본 발명의 일 측면에 의하면, 기판 상에 구비된 화소 회로; 상기 화소 회로와 화소 배선을 통해 연결되는 검사 패드; 상기 검사 패드와 갭을 사이에 두고 이격된 메인 배선; 및 상기 기판을 전체적으로 덮으며 상기 검사 패드 및 상기 메인 배선을 전기적으로 연결하는 공통 전극; 를 포함하는, 평판 표시 장치을 개시한다.
상기 메인 배선의 상기 검사 패드를 향하는 일측에 돌출된 제1브리지부; 및 상기 검사 패드의 상기 메인 배선을 향하는 일측에 돌출된 제2브리지부; 를 더 포함하며, 상기 공통 전극은 상기 제1브리지부 및 상기 제2브리지부를 전기적으로 연결한다.
상기 검사 패드 및 상기 메인 배선을 덮는 절연막;을 더 포함하며, 상기 절연막은 상기 제1브리지부 및 상기 제2브리지부를 노출하는 개구부를 포함한다.
상기 공통 전극은 상기 절연막 상에 구비되며 상기 개구부를 통해 노출된 상기 제1브리지부 및 상기 제2브리지부와 직접적으로 접촉한다.
상기 메인 배선은 제1방향으로 연장되며, 상기 화소 배선은 제1방향과 교차하는 제2방향으로 연장된다.
상기 기판은 제1변 및 상기 제1변과 마주보는 제2변을 포함하며,
상기 메인 배선은 상기 제1변에 배치된 제1 메인 배선;상기 제2변에 배치된 제2 메인 배선을 포함하고, 상기 화소 배선은 상기 제1 메인 배선 및 상기 제2 메인 배선과 전기적으로 연결된다.
상기 화소 배선은 상기 제1 메인 배선과 상기 공통 전극을 통해 전기적으로 연결되고, 상기 제2 배선과 직접적으로 연결된다.
상기 기판 상에 구비된 게이트 배선; 및상기 게이트 배선을 덮는 하부 절연막;을 더 포함하며,상기 메인 배선 및 상기 검사 패드가 상기 하부 절연막 상에 형성된다.
상기 메인 배선은 상기 화소 회로로 초기화 전압을 인가한다.
상기 화소 회로는 커패시터를 포함하며, 상기 화소 배선은 커패시터와 연결된다.
상술한 과제를 해결하기 위한 본 발명의 일 측면에 의하면, 기판 상에 화소 회로, 화소 회로와 연결된 화소 배선, 상기 화소 배선과 연결된 검사 패드 및 상기 검사 패드와 갭을 사이에 두고 이격되는 메인 배선을 형성하는 단계;상기 검사 패드에 검사 신호를 인가하여 상기 화소 배선의 정상 여부를 검사하는 단계; 및 상기 기판을 전체적으로 덮으며 상기 검사 패드 및 상기 메인 배선을 전기적으로 연결하는 공통 전극을 형성하는 단계; 를 포함하는, 평판 표시 장치의 제조 방법을 제공한다.
상기 검사 패드 및 메인 배선을 형성하는 단계는,상기 메인 배선의 상기 검사 패드를 향하는 일측에 돌출된 제1브리지부, 및 상기 검사 패드의 상기 메인 배선을 향하는 일측에 돌출된 제2브리지부를 동시에 형성하는 단계를 더 포함하며, 상기 공통 전극을 형성하는 단계는 상기 공통 전극이 상기 제1브리지부 및 상기 제2브리지부를 전기적으로 연결하도록 한다.
상기 검사하는 단계 이후에, 상기 검사 패드 및 상기 메인 배선을 덮는 절연막을 형성하는 단계; 및상기 절연막에 상기 제1브리지부 및 상기 제2브리지부를 노출하는 개구부를 형성하는 단계;를 더 포함한다.
상기 공통 전극을 형성하는 단계는, 상기 공통 전극이 상기 절연막 상에 구비되며 상기 개구부를 통해 노출된 상기 제1브리지부 및 상기 제2브리지부와 직접적으로 접촉하도록 한다.
상기 화소 배선, 검사 패드 및 상기 메인 배선은 동시에 형성한다.
상술한 바와 같은 본 발명의 일 측면에 의하면, 검사 패드와 메인 배선이 갭을 사이에 두고 이격되도록 제작한 후 검사 패드에 검사 신호를 인가하여 검사를 수행하고, 기판을 전체적으로 덮는 공통 전극을 이용하여 검사 패드와 메인 배선을 전기적으로 연결하여 최종 제품을 제조한다. 이로부터, 화소 회로 및 배선의 불량 검사가 가능한 평판 표시 장치 및 그 제조 방법을 제공한다.
도 1은 본 발명의 일 실시예에 의한 평판 표시 장치를 개략적으로 나타낸 평면도이다.
도 2 는 본 발명의 일 실시예에 의한 화소의 회로도를 나타낸 것이다.
도 3은 도 1에서 Ⅱ 부분을 확대한 개략적인 평면도이다.
도 4(a)은 도 2의 Ⅲ-Ⅲ 선을 따라 절단한 단면도이며, 도 4(b)는 도 4(a)를 3B방향에서 바라본 일부 평면도이다.
도 5 내지 도 7은 본 발명의 일 실시예에 의한 평판 표시 장치의 제조 방법의 각 단계에 따른 개략적인 단면도를 도시한 것이다.
이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.
본 명세서에서는 본 발명을 명확하게 설명하기 위하여 본 발명과 관계없는 부분은 도시 및 기재를 생략하거나, 간략히 기재하거나 도시하였다. 또한, 도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 두께 및 넓이를 확대하거나, 과장되게 도시하였다.
본 명세서에서 전체를 통하여 동일 또는 유사한 구성 요소에 대해서는 동일한 도면 부호를 붙였다. 본 명세서에서 “제1”, “제2” 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 “위에” 또는 “상에” 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
본 명세서에서, “전기적으로” 연결된다는 표현, “물리적으로” 연결된다는 표현은 구별되어 사용되고 있으며, 직접적으로 접촉하는 것은 “물리적으로” 연결된다는 표현에 대응한다. 한편, “전기적으로” 연결된다는 표현에는 “물리적으로 또는 직접적으로” 연결된다는 의미 외에도 다른 소재에 의해 간접적으로 연결되거나 커플링되는 의미가 포함된다. 즉, “전기적으로” 연결된다는 표현의 범주가 “물리적으로” 연결된다는 표현의 범주보다 넓다.
도 1은 본 발명의 일 실시예에 의한 평판 표시 장치(10)를 개략적으로 나타낸 평면도이다. 도 2 는 본 발명의 일 실시예에 의한 화소의 회로도를 나타낸 것이다.
평판 표시 장치(10)는 기판(100) 상에 구획된 표시 영역(DA) 및 주변 영역(PA)을 포함한다.
표시 영역(DA)은 화상을 표시하는 영역으로 복수개의 화소 배선(106w)들과 화소 배선(106w)으로부터 신호를 전달받아 발광하는 화소를 구비한다. 주변 영역(PA)은 표시 영역(DA) 주변에 배치되며 화소를 구동하기 위한 신호를 공급하는 각종 드라이버, 화소 배선(106w)으로 신호를 전달하기 위한 메인 배선, 및 각종 패드들이 배치된다.
화소는 표시 소자와 화소 회로를 포함한다. 예를 들어, 평판 표시 장치(10)가 유기 발광 표시 장치(10)인 경우에 표시 소자는 유기 발광 소자(OLED)일 수 있다. 화소 회로는 유기 발광 소자를 구동하기 위한 구동 회로로써, 적어도 두 개의 박막 트랜지스터와 적어도 하나의 커패시터를 포함할 수 있다. 그러나 본 발명은 이에 한정되지 않고 도 2에 도시된 바와 같이 화소 회로가 8 개의 박막 트랜지스터와 2 개의 커패시터를 포함할 수 있다.
화소 회로는 화소 배선(106w)과 전기적으로 연결된다. 화소 배선(106w)은 Y축 방향으로 연장되며 하나의 화소 배선(106w)에는 Y축 방향으로 배열된 복수개의 화소들이 전기적으로 연결된다.
화소 배선(106w)은 메인 배선과 전기적으로 연결된다. 메인 배선은 화소 배선(106w)으로 신호를 전달하며, 예를 들어 X축 방향으로 연장될 수 있다. 도 1을 참조하면 메인 배선은 제1 메인 배선(1061) 및 제2 메인 배선(1062)을 포함한다. 제1 메인 배선(1061)은 기판(100)의 제1변을 따라 배치되고, 제2 메인 배선(1062)은 제1변과 마주보는 기판(100)의 제2변을 따라 배치된다. 제1 메인 배선(1061) 및 제2 메인 배선(1062)은 모두 화소 배선(106w)과 전기적으로 연결될 수 있다. 즉, 화소 배선(106w)의 상단에는 제1 메인 배선(1061)이 전기적으로 연결되고, 화소 배선(106w)의 하단에는 제2 메인 배선(1062)이 전기적으로 연결된다.
한편, 화소 배선(106w)들은 x 방향으로 복수개 배열될 수 있으며 복수개의 화소 배선(106w)들과 메인 배선의 연장 방향이 교차하므로, 표시 영역(DA)에 배치된 복수개의 화소 배선(106w)들은 모두 메인 배선에 연결될 수 있다.
이하에서는 도 1 및 도 2를 참조하여, 화소 배선(106w)이 제1 메인 배선(1061) 및 제2 메인 배선(1062)과 모두 전기적으로 연결됨으로써 나타나는 효과를 기술한다.
도 1 를 참조하면, 제1 및 제2 메인 배선(1062)은 초기화 전원을 통해 초기화 신호를 화소 배선(106w)으로 전달할 수 있다. 도 2를 참조하면, 화소 회로는 제1트랜지스터 내지 제8 트랜지스터(TC1~8), 제1커패시터 및 제2커패시터를 포함하는데, 그 중 제3트랜지스터(TC3)의 제1전극은 화소 배선(106w)에 연결될 수 있으며, 제1커패시터의 제1전극도 화소 배선(106w)에 연결될 수 있다.
여기서, 제3트랜지스터는 제4트랜지스터와 함께 구동 트랜지스터인 제6트랜지스터(TC6)의 문턱 전압(Vth)을 보상해 주는 역할을 할 수 있다. 또한, 제1 커패시터는 제1트랜지스터(TC1)가 턴 온될 때 공급되는 데이터 신호(D)에 대응하는 전압을 충전하는 역할을 한다. 따라서, 화소 배선(106w)에는 동일한 초기화 전압이 균일하게 인가되어야 한다.
만약, 화소 배선(106w)은 제1 메인 배선(1061) 또는 제2 메인 배선(1062) 중 어느 하나 하고만 전기적으로 연결될 경우, 제1 메인 배선(1061)에서 멀리 떨어진 화소일수록 배선 길이에 의한 전압 강하 영향을 크게 받아 화소 배선(106w)의 각 지점마다 동일한 초기화 전압이 인가되기 어렵다. 즉 표시 영역(DA) 전체에 일정한 초기화 전압이 고르게 인가되지 않아 블랙 마진이 감소되고, 표시 영상의 얼룩(Mura)이 발행하며 표시 영상의 장시간 균일도 (LRU: Long Range Uniformity) 가 하락하는 문제가 발생한다.
그러나, 본 발명의 일 실시예에 의하면 화소 배선(106w)이 제1 메인 배선(1061) 및 제2 배선과 모두 전기적으로 연결됨으로써, 표시 영역(DA)의 상부 및 하부에서 동시에 초기화 전압을 인가할 수 있다. 따라서, 표시 영역(DA) 전체에 고르게 초기화 전압을 인가할 수 있다. 표시 영역(DA) 전체에 초기화 전압이 고르게 인가됨으로써, 블랙 마진이 증가되고, 표시 영상의 얼룩(Mura)가 개선되며, 표시 영상의 장시간 균일도 (LRU: Long Range Uniformity) 가 향상되는 특징이 있다.
한편, 화소 배선(106w)의 끝단에는 검사 패드(106p)가 배치된다. 검사 패드(106p)는 주변 영역(PA)에 배치될 수 있다. 검사 패드(106p)는 평판 표시 장치(10)를 제조하는 공정에서 화소 화로나 배선들의 오픈 또는 쇼트 불량을 검출하기 위한 검사 신호를 인가하기 위한 패드이다. 예를 들어, 검사 패드(106p)는 제1 메인 배선(1061)과 전기적으로 연결되는 화소 배선(106w)의 끝단에 배치될 수 있다. 그러나 본 발명은 이에 한정되지 않고 제1 메인 배선(1061)이 아닌 제2 배인 배선과 전기적으로 연결되는 화소 배선(106w)의 끝단에 검사 패드(106p)가 배치될 수도 있을 것이다.
이하에서는 도 3을 참조하여, 제1 메인 배선(1061), 검사 패드(106p) 및 화소 배선(106w)의 관계에 대해 상세히 알아본다.
도 3은 도 1에서 Ⅱ 부분을 확대한 개략적인 평면도이다. 도 4(a) 은 도 2의 Ⅲ-Ⅲ 선을 따라 절단한 단면도이며, 도 4(b)는 도 4(a)를 3B방향에서 바라본 일부 평면도이다.
본 발명의 일 실시예에 의하면, 화소 배선(106w)은 제1 메인 배선(1061)과 전기적으로 연결되나, 물리적으로 직접 연결되는 것은 아니다. 상세히, 화소 배선(106w)과 제1 메인 배선(1061)은 소정의 갭(g)을 두고 물리적으로 이격된다. 화소 배선(106w)의 끝단에는 검사 패드(106p)가 배치되는데 검사 패드(106p)와 제1 메인 배선(1061)도 소정의 갭(g)을 두고 물리적으로 이격된다.
그런데, 검사 패드(106p) 중 제1 메인 배선(1061)을 향하는 일측에는 화소 배선(106w)의 연장인 제2 브리지가 구비된다. 제1 메인 배선(1061)에도 검사 패드(106p)를 향하는 일측에는 돌출된 제1 브리지부(1061a)가 구비된다. 제1 브리지부(1061a)와 제1 메인 배선(1061)은 일체로 형성된다. 또한, 화소 배선(106w), 검사 패드(106p) 및 제2브리지부는 일체로 형성된다. 이러한, 제1 브리지부(1061a)는 제2 브리지부(106b)와 공통 전극을 통해 직접적으로 접촉함으로써, 화소 배선(106w)과 제1 메인 배선(1061)이 전기적으로 연결되게 한다.
화소 배선(106w), 검사 패드(106p) 및 제1 메인 배선(1061) 상에는 화소 정의막이 구비된다. 화소 정의막은 절연물질로 이루어지며, 유기물 또는 무기물을 포함하는 단층 또는 다층으로 이루어질 수 있다. 화소 정의막에는 개구부가 구비되는데, 개구부는 적어도 제1 브리지부(1061a) 및 제2 브리지부(106b)를 노출한다. 화소 정의막으로 인해 공통 전극과 다른 배선들은 절연되나, 개구부로 인해 공통 전극이 화소 배선(106w)과 제1 메인 배선(1061)을 전기적으로 연장될 수 있게 하는 것이다.
공통 전극은 기판(100)을 전체적으로 덮는다. 공통 전극은 표시 영역(DA)을 덮고, 적어도 제1 브리지부(1061a) 및 제2 브리지부(106b)가 개구부로 노출된 주변 영역(PA)까지 덮는다. 공통 전극은 도전성 물질로 이루어진다.
본 발명의 일 실시예에 의하면, 화소 배선(106w), 검사 패드(106p), 제1 브리지부(1061a), 제2 브리지부(106b) 및 제1 메인 배선(1061)은 동일한 레이어에 구비될 수 있다. 예를 들어 이들은 층간 절연막 상에 구비될 수 있다. 또한, 이들은 게이트 배선(104b)과 층간 절연막으로 절연될 수 있다.
도 4에 도시되지 않았으나 다른 예로 화소 배선(106w), 검사 패드(106p), 제1 브리지부(1061a), 제2 브리지부(106b) 및 제1 메인 배선(1061)은 게이트 절연막 상에 구비될 수도 있다. 이러한 경우에는 이들 상에 층간 절연막이 구비될 수 있으며 층간 절연막에는 화소 정의막의 개구부와 연결된 개구부가 형성되어 제1브리지부 및 제2브리지부가 공통 전극과 직접적으로 접촉하게 할 수 있다.
본 발명의 일 실시예에 의하면, 검사 패드(106p)와 제1 메인 배선(1061)이 직접적으로 연결되지 않음으로써 별도의 검사 신호를 검사 패드(106p)에 인가하여 화소 배선(106w)의 오픈 또는 쇼트 불량을 검출하는 것이 가능하다.
만약, 화소 배선(106w) 및 검사 패드(106p)가 제1 메인 배선(1061)과 일체로 형성되는 경우, 화소 배선(106w)의 상단은 제1 메인 배선(1061)과 물리적으로 및 전기적으로 연결되고, 화소 배선(106w)의 하단은 제2 메인 배선(1062)과 물리적으로 및 전기적으로 연결된다. 경험적으로 이러한 경우 검사 신호를 인가하여 불량을 검사하는 과정에서 오류가 발생하는 문제가 있다. 예를 들어, 화소 배선(106w)에 오픈 불량이 발생한 지점에서 검사 신호가 불량 파형으로 나오지 않아 오픈 불량을 찾을 수 없는 문제가 종종 발생한다. 그 이유는 제1 메인 배선(1061)과 제2 메인 배선(1062)의 고정 전압이 검사 신호의 파형에 영향을 주기 때문인 것으로 판단된다.
따라서, 본 발명의 일 실시예에 의하면, 화소 배선(106w) 및 검사 패드(106p)와 제1 메인 배선(1061)을 물리적으로 연결되지 않도록 형성한 후, 검사를 수행하고, 이후 공통 전극을 형성할 때 화소 배선(106w) 및 제1 메인 배선(1061)을 전기적으로 연결하는 과정을 거쳐, 정확한 검사를 수행함과 동시에 제1 메인 배선(1061)과 화소 배선(106w)을 전기적으로 연결하는 최종 결과물을 얻을 수 있다.
이와 같은 검사 방법을 포함한 본 발명의 일 실시예에 의한 평판 표시 장치(10)의 제조 방법은 도 5 내지 도 7을 참조하여 자세하게 설명한다.
도 5 내지 도 7은 본 발명의 일 실시예에 의한 평판 표시 장치(10)의 제조 방법의 각 단계에 따른 개략적인 단면도를 도시한 것이다. 도 5 내지 도 7에서는 표시 영역(DA)에 포함된 박막 트랜지스터(TFT) 및 유기 발광 소자(OLED)와, 주변 영역(PA)에 포함된 도 3의 Ⅲ-Ⅲ 선을 따라 절단한 부분을 함께 도시하였다. 한편, 도 5 내지 도 7에서 (b)도면은 (a) 도면을 4B, 5B, 또는 6B방향에서 바라본 일부 평면도이다.
도 5를 참조하면, 기판(100)을 준비한다. 기판(100)은 평판 표시 장치(10) 전체를 지지하는 역할을 한다. 기판(100)은 상편이 평탄하며 투명한 절연 물질로 이루질 수 있다. 예를 들어 기판(100)은 유리로 이루어질 수 있으며, 다른 예로 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate)와 같은 플라스틱 재질로 이루어질 수도 있다. 한편, 기판(100)은 예컨대 금속, 탄소 섬유와 같은 불투명한 재질로 이루어 질 수도 있으며, 플렉서블 표시 장치(10)를 구현하기 위해 기판(100)은 예컨대 폴리이미드(PI) 필름과 같은 가요성 재질의 플라스틱으로 이루어 질 수도 있다.
기판(100) 상에 전면적으로 버퍼막(101)이 형성된다. 버퍼막(101)은 상면을 평활하게 하며 불순물의 침투를 차단한다. 버퍼막(101)은 실리콘산화물(SiOx) 및/또는 실리콘질화물(SiNx) 등의 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있으며, 다양한 증착 방법을 통해 형성할 수 있다. 버퍼막(101)은 필요에 따라 생략할 수 있다.
표시 영역(DA)에 대응하는 버퍼막(101) 상에는 화소 회로가 형성된다. 도 5 내지 도 7에서는 도 2의 실시예의 화소 회로에 포함된 하나의 박막 트랜지스터와 유기 발광 소자만을 도시하였다.
도시된 바와 같이 박막 트랜지스터는 탑 게이트 타입(top gate type)일 수 있다. 이 경우에 박막 트랜지스터는 활성층(102), 게이트 전극(104), 소스 전극(106a) 및 드레인 전극(106b)을 순차적으로 포함한다. 그러나, 본 발명은 이에 한정되지 않고 바텀 게이트 타입(bottom gate type) 등 다양한 타입의 박막 트랜지스터(TFT)가 채용될 수 있다.
버퍼막(101) 상에 활성층(102)이 형성된다. 활성층(102)은 반도체 물질을 포함하며, 예컨대 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly crystalline silicon)을 포함할 수 있다. 그러나 본 발명은 이에 한정되지 않고 활성층(102)이 예컨대, G-I-Z-O[(In2O3)a(Ga2O3)b(ZnO)c](a, b, c는 각각 a≥0, b≥0, c＞0의 조건을 만족시키는 실수)와 같은 산화물 반도체 물질을 포함할 수 있다. 활성층(102)은 GIZO 외에도 예를 들어, 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 카드뮴(Cd), 게르마늄(Ge), 또는 하프늄(Hf) 과 같은 12, 13, 14족 금속 원소 및 이들의 조합에서 선택된 물질의 산화물을 포함할 수 있다. 활성층(102)은 소스 전극(106s) 및 드레인 전극(106d)이 각각 접촉하는 소스 영역(102s) 및 드레인 영역(102d)과, 그 사이에 위치하는 채널 영역(102c)을 포함한다. 활성층(102)이 비정질 실리콘 또는 다결정 실리콘을 포함하는 경우, 필요에 따라 소스 영역(102s) 및 드레인 영역(102d)에는 불순물이 도핑될 수 있다.
게이트 절연막(103)은 활성층(102) 상에 형성되며, 실리콘산화물 및/또는 실리콘질화물 등의 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다. 게이트 절연막(103)은 활성층(102) 및 게이트 전극(104)을 절연하는 역할을 한다.
게이트 배선(104b) 및 게이트 전극(104a)은 게이트 절연막(103)의 상부에 형성된다. 게이트 전극(104a)은 박막 트랜지스터에 온/오프 신호를 인가하는 게이트 배선(104b)과 전기적으로 연결되어 있다. 게이트 전극(104a)은 저저항 금속 물질로 이루어질 수 있으며, 예컨대 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다.
한편, 유기 발광 소자(OLED)는 게이트 절연막(103) 상에 형성된다. 유기 발광 소자(OLED)는 게이트 절연막(103) 상에 형성된 하부 전극(111), 이에 대향 되는 공통 전극(112) 및 양 전극 사이에 개재되는 중간층(113)을 포함한다. 유기 발광 소자(OLED)의 발광 방향에 따라, 평판 표시 장치(10)는 배면 발광 타입(bottom emission type), 전면 발광 타입(top emission type) 및 양면 발광 타입(dual emission type) 등으로 구별되는데, 배면 발광 타입에서는 하부 전극(111)이 광투과 전극으로 구비되고 공통 전극(112)은 반사 전극으로 구비된다. 전면 발광 타입에서는 하부 전극(111)이 반사 전극으로 구비되고 공통 전극(112)이 반투과 전극으로 구비된다. 양면 발광 타입에서는 하부 전극(111) 및 공통 전극(112)이 모두 광을 투과하는 전극으로 구비된다.
하부 전극(111)이 애노드로 기능하는 경우, 일함수가 높은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zinc oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다.
하부 전극(111)은 각 화소에 대응하는 아일랜드 형태로 패터닝되어 형성될 수 있다. 또한 하부 전극(111)은 박막 트랜지스터(TFT)의 드레인 전극(106d)과 연결되어 전류를 인가받을 수 있다.
게이트 전극(104a) 상에는 층간 절연막(105)이 형성된다. 층간 절연막(105)은 소스 전극(106s) 및 드레인 전극(106d)과 게이트 전극(104a)을 절연하는 역할을 한다. 층간 절연막(105)은 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다. 예컨대 무기 물질은 금속 산화물 또는 금속 질화물일 수 있으며, 구체적으로 무기 물질은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZrO2) 등을 포함할 수 있다.
한편, 층간 절연막(105)은 유기 발광 소자(OLED)의 하부 전극(111)를 노출하는 제1개구부(105a) 및 활성층(102)의 일부를 노출하는 컨택홀을 포함할 수 있다.
다음으로 층간 절연막(105) 상에 소스 전극(106s) 및 드레인 전극(106d)과 화소 배선(106w), 검사 패드(106p), 제1 브리지부(1061a), 제2 브리지부(106b) 및 제1 메인 배선(1061)을 형성한다. 즉, 박막 트랜지스터(TFT)의 소스 전극(106s) 및 드레인 전극(106d)과, 화소 배선(106w), 검사 패드(106p), 제1 브리지부(1061a), 제2 브리지부(106b) 및 제1 메인 배선(1061)은 모두 동일한 레이어에 동일한 공정으로 동시에 형성될 수 있다. 도시 되지 않았으나, 제2 메인 배선(1062)도 함께 형성될 수 있다.
소스 전극(106s) 및 드레인 전극(106d)은 층간 절연막(105)과 게이트 절연막(103)에 형성된 컨택홀을 통해 활성층(102)의 소스 영역(102s) 및 드레인 영역(102d)과 각각 접촉한다. 예를 들어, 도면에 도시된 박막 트랜지스터(TFT)가 제3 트랜지스터(도 2의 TC3)인 경우 소스 전극(106s) 또는 드레인 전극(106d)은 화소 배선(106w)과 전기적으로 연결될 수 있다. 화소 배선(106w) 및 검사 패드(106p)는 제1 메인 배선(1061)과 소정의 갭(g)을 두고 이격되도록 형성된다. 상세히, 제1 브리지부(1061a) 및 제2 브리지는 소정의 갭(g)을 두고 이격되도록 형성된다. 즉, 도 5의 단계에서 검사 패드(106p)는 제1 메인 배선(1061)과 절연되어 있다.
다음으로, 도 5의 단계에서 화소 배선(106w)의 오픈 불량 또는 쇼트 불량을 검사한다.
검사 방법은 다음과 같다. 화소 배선(106w)의 불량을 검출하기 위해 화소 배선(106w)과 연결된 검사 패드(106p)에 소정 파형을 가진 검사 신호를 인가하고 파형의 정상 여부를 검출하여 배선에 오픈이나 쇼트 불량이 발생한 부분은 없는지 확인한다. 도 5의 단계에서 검사 패드(106p)는 제1 메인 배선(1061)과 절연되어 있으므로, 별도의 검사 신호를 인가 받아 불량 검사를 수행할 수 있다.
검사 결과 불량으로 판정된 경우, 평판 표시 장치(10)의 불량 부분을 수리하는 리페어 작업을 수행할 수 있다. 검사 결과 불량으로 판정되지 않은 제품이나, 불량으로 판정되었더라도 리페어가 수행된 제품은 도 6의 단계를 진행한다.
도 6을 참조하면, 기판(100) 전면적으로 화소 정의막(107)을 형성한다. 화소 정의막(107)은 박막 트랜지스터의 소스 전극(106s) 및 드레인 전극(106d)과 화소 배선(106w), 검사 패드(106p), 제1 메인 배선(1061)을 모두 덮는다. 화소 정의막(107)은 무기 물질 및/또는 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 예컨대 무기 물질은 금속 산화물 또는 금속 질화물일 수 있으며, 유기 물질은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상일 수 있다.
다음으로, 표시 영역(DA)에 형성된 화소 정의막(107)에는 하부 전극(111)을 노출하여 발광 영역을 정의하는 제2 개구부(107a)를 형성한다. 제1 개구부(105a)는 제2 개구부(107a)와 연결되어 있다. 이 후 적어도 제2 개구부(107a)로 한정된 영역에는 중간층(113)이 형성된다.
중간층(113)은 적색, 녹색 또는 청색 광을 방출하는 유기 발광층을 포함하며, 유기 발광층은 저분자 유기물 또는 고분자 유기물을 사용할 수 있다. 유기 발광층이 저분자 유기물로 형성된 저분자 유기층인 경우에는 유기 발광층을 중심으로 하부 전극(111)의 방향으로 홀 수송층(hole transport layer: HTL) 및 홀 주입층(hole injection layer:HIL)등이 위치하고, 공통 전극(112)의 방향으로 전자 수송층(electron transport layer: ETL) 및 전자 주입층(electron injection layer:EIL) 등이 적층된다. 물론, 이들 홀 주입층, 홀 수송층, 전자 수송층, 전자 주입층 외에도 다양한 층들이 필요에 따라 적층되어 형성될 수 있다.
한편, 상술한 실시예에서는 각 화소 별로 별도의 유기 발광층이 형성된 경우를 예로 설명하였다. 이 경우에는 화소 별로 적색, 녹색 및 청색의 광을 각각 방출할 수 있으며, 적색, 녹색 및 청색의 광을 방출하는 화소 그룹이 하나의 단위 화소를 이룰 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 유기 발광층이 화소 전체에 공통으로 형성될 수 있다. 예를 들어, 적색, 녹색, 및 청색의 광을 방출하는 복수의 유기 발광층이 수직으로 적층되거나 혼합되어 형성되어 백색광을 방출할 수 있다. 물론, 백색광을 방출하기 위한 색의 조합은 상술한 바에 한정되지 않는다. 한편, 이 경우 방출된 백색광을 소정의 컬러로 변환하는 색변환층이나 컬러필터가 별도로 구비될 수 있다.
또한 주변 영역(PA)에 형성된 화소 정의막(107)에 제1 브리지부(1061a) 및 제2 브리지부(106b)를 노출하는 제3 개구부(107b)를 형성한다. 제3 개구부(107b)는 적어도 제1 브리지부(1061a) 및 제2 브리지부(106b)가 노출되도록 형성하면 되는 것이다.
다음으로 도 7을 참조하면, 기판(100) 전면적으로 공통 전극(112)을 형성한다. 공통 전극(112)은 화상이 구현되는 표시 영역(DA) 전체 및 주변 영역(PA)에 걸쳐 형성될 수 있다. 이 때, 공통 전극(112)은 중간층(113)에 손상을 가하지 않는 증발(evaporation) 공정으로 형성할 수 있다. 공통 전극(112)은 도전성 무기 물질로 이루어질 수 있다. 공통 전극(112)이 캐소드로 기능하는 경우 일함수가 작은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag 등으로 형성할 수 있다..
한편, 하부 전극(111)과 공통 전극(112)은 그 극성이 서로 반대가 되어도 무방하다.
본 발명의 일 실시예에 의하면, 공통 전극(112)은 제3개구부(107b)를 통해 노출된 제1 브리지부(1061a) 및 제2 브리지부(106b)와 직접적으로 접촉한다. 이에 따라, 제1 메인 배선(1061)과 검사 패드(106p)는 공통 전극을 통해 전기적으로 연결된다.
이와 같은 본 발명의 일 실시예에 의하면, 제1 및 제2 메인 배선(1061,1062)이 화소 배선(106w)과 연결되어 표시 영역(DA) 전체에 일정한 초기화 전압의 인가가 가능하여 블랙 마진이 증가하고 얼룩이 개선되며 표시 영상의 장시간 균일도 (LRU: Long Range Uniformity) 가 향상되는 특징이 있다.
또한 이러한 구조를 구현하는 과정에서 검사 신호를 이용하여 화소 배선(106w)의 오픈 불량 및 쇼트 불량의 검출이 가능하다. 이는, 화소 배선(106w), 검사 패드(106p) 및 제1 메인 배선(1061)을 형성하는 과정에서 화소 배선(106w) 및 검사 패드(106p)와 제1 메인 배선(1061)이 절연되도록 하기 때문이다.
한편, 도시되지 않았으나 공통 전극(112)을 형성한 후 공통 전극(112) 상에 공통 전극(112)을 보호하는 목적으로 절연 물질로 이루어진 캡핑층(미도시)을 더 형성할 수도 있다.
또한, 유기 발광 소자(OLED)를 밀봉하고 표시 영역(DA)을 보호하기 위하여 박막 봉지 구조나, 봉지 기판을 더 형성할 수도 있다.
한편, 도 2에 도시된 참조 부호는 주사 신호(S), 데이터 신호(D), 제1노드(N1), 제1제어신호(GW), 제2노드(N2), 제3노드(N3), 제4노드(N4), 제1전원전압(ELVDD), 제3제어신호(GE), 제2전원전압(ELVSS)을 나타낸다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1061: 제1 메인 배선
1062: 제2 메인 배선
106w: 화소 배선
106p: 검사 패드

Claims (15)

  1. 기판 상에 구비된 화소 회로;
    상기 화소 회로와 화소 배선을 통해 연결되는 검사 패드;
    상기 검사 패드와 갭을 사이에 두고 이격된 메인 배선; 및
    상기 기판을 전체적으로 덮으며 상기 검사 패드 및 상기 메인 배선을 전기적으로 연결하는 공통 전극;
    를 포함하는, 평판 표시 장치.
  2. 제1항에 있어서,
    상기 메인 배선의 상기 검사 패드를 향하는 일측에 돌출된 제1브리지부; 및
    상기 검사 패드의 상기 메인 배선을 향하는 일측에 돌출된 제2브리지부;
    를 더 포함하며,
    상기 공통 전극은 상기 제1브리지부 및 상기 제2브리지부를 전기적으로 연결하는, 평판 표시 장치.
  3. 제2항에 있어서,
    상기 검사 패드 및 상기 메인 배선을 덮는 절연막;
    을 더 포함하며,
    상기 절연막은 상기 제1브리지부 및 상기 제2브리지부를 노출하는 개구부를 포함하는, 평판 표시 장치.
  4. 제3항에 있어서,
    상기 공통 전극은 상기 절연막 상에 구비되며 상기 개구부를 통해 노출된 상기 제1브리지부 및 상기 제2브리지부와 직접적으로 접촉하는, 평판 표시 장치.
  5. 제1항에 있어서,
    상기 메인 배선은 제1방향으로 연장되며,
    상기 화소 배선은 제1방향과 교차하는 제2방향으로 연장되는, 평판 표시 장치.
  6. 제1항에 있어서,
    상기 기판은 제1변 및 상기 제1변과 마주보는 제2변을 포함하며,
    상기 메인 배선은 상기 제1변에 배치된 제1 메인 배선;
    상기 제2변에 배치된 제2 메인 배선을 포함하고,
    상기 화소 배선은 상기 제1 메인 배선 및 상기 제2 메인 배선과 전기적으로 연결되는, 평판 표시 장치.
  7. 제6항에 있어서,
    상기 화소 배선은 상기 제1 메인 배선과 상기 공통 전극을 통해 전기적으로 연결되고, 상기 제2 배선과 직접적으로 연결되는, 평판 표시 장치.
  8. 제1항에 있어서,
    상기 기판 상에 구비된 게이트 배선; 및
    상기 게이트 배선을 덮는 하부 절연막;
    을 더 포함하며,
    상기 메인 배선 및 상기 검사 패드가 상기 하부 절연막 상에 형성된, 평판 표시 장치.
  9. 제1항에 있어서,
    상기 메인 배선은 상기 화소 회로로 초기화 전압을 인가하는, 평판 표시 장치.
  10. 제1항에 있어서,
    상기 화소 회로는 커패시터를 포함하며,
    상기 화소 배선은 커패시터와 연결되는, 평판 표시 장치.
  11. 기판 상에 화소 회로, 화소 회로와 연결된 화소 배선, 상기 화소 배선과 연결된 검사 패드 및 상기 검사 패드와 갭을 사이에 두고 이격되는 메인 배선을 형성하는 단계;
    상기 검사 패드에 검사 신호를 인가하여 상기 화소 배선의 정상 여부를 검사하는 단계; 및
    상기 기판을 전체적으로 덮으며 상기 검사 패드 및 상기 메인 배선을 전기적으로 연결하는 공통 전극을 형성하는 단계;
    를 포함하는, 평판 표시 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 검사 패드 및 메인 배선을 형성하는 단계는,
    상기 메인 배선의 상기 검사 패드를 향하는 일측에 돌출된 제1브리지부, 및
    상기 검사 패드의 상기 메인 배선을 향하는 일측에 돌출된 제2브리지부를 동시에 형성하는 단계를 더 포함하며,
    상기 공통 전극을 형성하는 단계는
    상기 공통 전극이 상기 제1브리지부 및 상기 제2브리지부를 전기적으로 연결하도록 하는, 평판 표시 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 검사하는 단계 이후에,
    상기 검사 패드 및 상기 메인 배선을 덮는 절연막을 형성하는 단계; 및
    상기 절연막에 상기 제1브리지부 및 상기 제2브리지부를 노출하는 개구부를 형성하는 단계;
    를 더 포함하는, 평판 표시 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 공통 전극을 형성하는 단계는,
    상기 공통 전극이 상기 절연막 상에 구비되며 상기 개구부를 통해 노출된 상기 제1브리지부 및 상기 제2브리지부와 직접적으로 접촉하도록 하는, 평판 표시 장치의 제조 방법.
  15. 제11항에 있어서,
    상기 화소 배선, 검사 패드 및 상기 메인 배선은 동시에 형성하는, 평판 표시 장치의 제조 방법.
KR1020130062111A 2013-05-30 2013-05-30 평판 표시 장치 및 이의 제조 방법 KR102013319B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130062111A KR102013319B1 (ko) 2013-05-30 2013-05-30 평판 표시 장치 및 이의 제조 방법
US14/023,242 US8940553B2 (en) 2013-05-30 2013-09-10 Flat panel display device and method for manufacturing flat panel display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130062111A KR102013319B1 (ko) 2013-05-30 2013-05-30 평판 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20140140985A true KR20140140985A (ko) 2014-12-10
KR102013319B1 KR102013319B1 (ko) 2019-11-05

Family

ID=51984127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130062111A KR102013319B1 (ko) 2013-05-30 2013-05-30 평판 표시 장치 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US8940553B2 (ko)
KR (1) KR102013319B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190104417A (ko) * 2017-06-20 2019-09-09 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디. 구동 회로 기판 및 디스플레이 장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102158771B1 (ko) * 2013-08-08 2020-09-23 삼성디스플레이 주식회사 유기 발광 표시 장치
US9117785B2 (en) * 2013-11-22 2015-08-25 Samsung Display Co., Ltd. Display device and method of manufacturing the same
KR102098220B1 (ko) * 2013-11-28 2020-04-07 엘지디스플레이 주식회사 표시장치용 표시패널
US9542892B2 (en) * 2014-06-25 2017-01-10 Apple, Inc. Organic light-emitting diode display with reduced lateral leakage
JP6823735B2 (ja) 2017-05-17 2021-02-03 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 横方向の漏れを低減した有機発光ダイオードディスプレイ
US10712624B2 (en) * 2018-07-24 2020-07-14 Sharp Kabushiki Kaisha Method for producing active matrix substrate and active matrix substrate
CN115116347B (zh) * 2022-07-26 2023-10-20 湖北长江新型显示产业创新中心有限公司 一种显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130022851A (ko) * 2011-08-26 2013-03-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6063640A (en) * 1997-03-18 2000-05-16 Fujitsu Limited Semiconductor wafer testing method with probe pin contact
KR100656494B1 (ko) 2004-06-29 2006-12-11 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR101066516B1 (ko) 2004-08-18 2011-09-21 에스케이씨 주식회사 유기발광 다이오드 표시 소자의 테스트 장치
TWI395037B (zh) * 2008-10-13 2013-05-01 Prime View Int Co Ltd 主動元件陣列基板及其檢測方法
KR101796934B1 (ko) 2010-12-03 2017-12-13 엘지디스플레이 주식회사 반사 전극을 구비한 유기전계발광 표시장치 및 그 제조 방법
KR101959976B1 (ko) * 2012-05-16 2019-03-21 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 단락 불량 검출 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130022851A (ko) * 2011-08-26 2013-03-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190104417A (ko) * 2017-06-20 2019-09-09 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디. 구동 회로 기판 및 디스플레이 장치

Also Published As

Publication number Publication date
US8940553B2 (en) 2015-01-27
US20140353666A1 (en) 2014-12-04
KR102013319B1 (ko) 2019-11-05

Similar Documents

Publication Publication Date Title
KR102472092B1 (ko) 유기 발광 표시 장치 및 그의 제조 방법
US11557520B2 (en) Display device including a test unit
US10128322B2 (en) Organic light-emitting display device including conductive layer and manufacturing method thereof
KR102013319B1 (ko) 평판 표시 장치 및 이의 제조 방법
US11239304B2 (en) Display device with embedded driving circuit and common supply line on peripheral area
US11107869B2 (en) Display device
KR102253966B1 (ko) 유기전계 발광표시장치, 이의 제조방법 및 검사방법
KR102469299B1 (ko) 표시 장치
KR20190025789A (ko) 박막 트랜지스터 및 이를 포함하는 디스플레이 장치
US8957419B2 (en) Organic light emitting display apparatus having inspection thin film transistors
KR20200081625A (ko) 디스플레이 장치
US9153632B2 (en) Organic light emitting device display and manufacturing method thereof
US20210098749A1 (en) Display apparatus and method of repairing display apparatus
KR102490892B1 (ko) 표시 장치 및 그 제조 방법.
US20140332767A1 (en) Thin film transistor and organic light emitting diode display including the same
KR20220119222A (ko) 표시 장치
US11910648B2 (en) Thin film transistor substrate, display apparatus, and method of manufacturing the thin film transistor substrate
US20230371310A1 (en) Display apparatus and method of manufacturing the same
US20240164141A1 (en) Thin film transistor substrate, display apparatus, and method of manufacturing the thin film transistor substrate
KR20240031511A (ko) 표시 장치
KR20240038215A (ko) 표시 장치
KR20180079011A (ko) 연결 클래드 전극을 포함하는 유기 발광 표시 장치
KR20170073790A (ko) 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right