KR20140139277A - Power amplifier using feedback signal - Google Patents

Power amplifier using feedback signal Download PDF

Info

Publication number
KR20140139277A
KR20140139277A KR20130059746A KR20130059746A KR20140139277A KR 20140139277 A KR20140139277 A KR 20140139277A KR 20130059746 A KR20130059746 A KR 20130059746A KR 20130059746 A KR20130059746 A KR 20130059746A KR 20140139277 A KR20140139277 A KR 20140139277A
Authority
KR
South Korea
Prior art keywords
transistor
signal
power source
terminal
voltage
Prior art date
Application number
KR20130059746A
Other languages
Korean (ko)
Other versions
KR101496004B1 (en
Inventor
이창현
윤재혁
박창근
Original Assignee
숭실대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 숭실대학교산학협력단 filed Critical 숭실대학교산학협력단
Priority to KR20130059746A priority Critical patent/KR101496004B1/en
Publication of KR20140139277A publication Critical patent/KR20140139277A/en
Application granted granted Critical
Publication of KR101496004B1 publication Critical patent/KR101496004B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/007—Control dependent on the supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/537—A transformer being used as coupling element between two amplifying stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

The present invention relates to a power amplifier using a feedforward signal. According to the present invention, a power amplifier using a feedforward signal includes: a transistor which receives an AC type input signal through a gate, a first terminal which is connected to a first power source and outputs an amplified signal of an opposite phase to the input signal through a second terminal; and a transformer which allows the first terminal of a first side to be connected to the second terminal of the transistor, includes a second terminal connected to a second power source, allows the first terminal of a second side to be connected to a first DC power source, and allows the second terminal to be connected to the body of the transistor. According to the present invention to a power amplifier using a feedback signal, a threshold voltage can be controlled by applying the DC voltage and signal of the same phase as the input signal of the power amplifier to the body of a transistor, thereby obtaining a relatively high gain to the same consumption power compared to an existing technique. Also, there is no need to intricately connect external circuits by extracting a signal from the input of an amplifier. Because the level of the input signal is large, enough amplification can be carried out by a small transistor.

Description

피드백 신호를 이용한 전력 증폭기{POWER AMPLIFIER USING FEEDBACK SIGNAL}POWER AMPLIFIER USING FEEDBACK SIGNAL "

본 발명은 피드백 신호를 이용한 전력 증폭기에 관한 것으로서, 보다 상세하게는 전력 증폭기의 입력 신호와 동일한 위상의 신호 및 직류 전압을 트랜지스터의 바디에 인가시킴으로써 동일한 소모 전력에 대비하여 높은 이득을 가질 수 있는 피드백 신호를 이용한 전력 증폭기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power amplifier using a feedback signal, and more particularly, to a power amplifier using a feedback signal, in which a signal having the same phase as an input signal of a power amplifier and a DC voltage are applied to a body of a transistor, To a power amplifier using a signal.

종래기술에 의한 트랜지스터의 바디 활용은 문턱전압을 일정하게 유지시키는 것에 국한되는 것이 일반적이다. 원하지 않는 문턱전압의 변동은 신호의 왜곡으로 선형성을 감소시키고, 경우에 따라 누설전류의 발생 등 회로의 성능에 악영향을 야기하기 때문이다. 이러한 문턱전압은 제조 공정상의 변수 및 트랜지스터의 물리적 변수, 소스와 바디의 전압차이에 의해서 변동된다. 이중 제조 공정상의 변수 및 트랜지스터의 물리적 변수는 제어하기 어렵기 때문에 이러한 변수의 영향을 최소화 할 필요가 있다. 때문에 일반적으로 소스와 바디를 연결시킴으로써 공정 및 물리적 변수에 의한 영향을 제거하여 트랜지스터 고유의 문턱전압을 유지한다.Conventional use of the transistor body is generally limited to keeping the threshold voltage constant. This is because undesired fluctuations in the threshold voltage decrease the linearity due to the distortion of the signal and adversely affect the performance of the circuit such as the generation of leakage current in some cases. This threshold voltage varies depending on the manufacturing process parameters and the physical parameters of the transistor, and the voltage difference between the source and the body. Because the variables in the fabrication process and the physical parameters of the transistors are difficult to control, the effects of these variables need to be minimized. Because of this, the source and the body are typically connected to each other to eliminate the effects of process and physical variables to maintain the threshold voltage inherent in the transistor.

도 1은 종래기술에 따른 NMOS와 PMOS의 연결을 나타내는 도면이다. 도 1의 (a)에 나타낸 NMOS의 연결을 보면 일반적으로 바디는 소스나 VSS에 연결되며 전류는 드레인에서 소스 방향으로 흐른다. 도 1의 (b)에 나타낸 PMOS의 경우도 역시 바디는 소스나 VDD에 연결되며 전류는 소스에서 드레인으로 흐르게 된다.1 is a view showing a connection between an NMOS and a PMOS according to the related art. In the connection of the NMOS shown in FIG. 1 (a), the body is connected to the source or VSS and the current flows from the drain to the source. Also in the case of the PMOS shown in Fig. 1 (b), the body is connected to the source or VDD and the current flows from the source to the drain.

도 2는 도 1에 따른 증폭기를 나타낸다. 도 2의 (a)는 NMOS 만을 이용한 증폭기이고, (b)는 NMOS와 PMOS를 연결한 증폭기로서 인버터 형태를 갖는다. 이러한 도 2의 경우 또한 NMOS의 바디가 소스 및 VSS에 동시에 연결되어 있고, PMOS의 바디는 소스 및 VDD에 동시에 연결되어 있다.Figure 2 shows an amplifier according to figure 1; 2 (a) shows an amplifier using only an NMOS, and FIG. 2 (b) shows an inverter using an NMOS and PMOS. 2, the body of the NMOS is simultaneously connected to the source and the VSS, and the body of the PMOS is simultaneously connected to the source and the VDD.

하지만 실제 회로 구현할 때에는 문턱전압을 유지하기 위하여 성능이 제한되는 면이 있다. Triple-well 공정이 적용되지 않은 종래 기술의 경우, 앞에서 말한 바와 같이 소스와 바디를 연결시켜 고유의 문턱전압을 유지한다. 하지만 캐스코드 구조 및 유사한 구조가 적용될 경우 같은 종류의 MOSFET들은 바디를 서로 공유해야 하기 때문에, 동일한 종류의 MOSFET의 바디는 서로 연결된다. 그로 인하여 바디와 소스가 분리되는 일이 발생하고 문턱전압 상승으로 인한 Ron 저항의 증가 등 성능의 감소를 야기한다.However, when real circuit implementation is performed, performance is limited in order to maintain the threshold voltage. In the case of the prior art in which the triple well process is not applied, the source and the body are connected as described above to maintain the inherent threshold voltage. However, when a cascode structure and a similar structure are applied, the bodies of MOSFETs of the same type are connected to each other because the MOSFETs of the same type must share the bodies with each other. As a result, the body and the source are separated from each other and the performance is decreased due to an increase in the Ron resistance due to an increase in the threshold voltage.

도 3은 종래 기술에 따른 캐스코드 형태로 연결된 증폭기를 나타내는 도면이다. 도 3의 (a)는 NMOS만을 이용한 캐스코드 증폭기이고, (b)는 인버터 형태의 캐스코드 증폭기이다. 도 3의 (b)와 같이 Triple-well 구조가 적용되지 않은 경우, 동일한 NMOS와 PMOS의 바디는 각각 서로 연결되어야 하기 때문에 드레인이 출력에 연결된 MOSFET의 바디는 일반적으로 소스가 아닌 VSS 또는 VDD에 연결된다. 이러한 경우 드레인이 출력에 연결된 MOSFET은 바디 효과에 의해서 문턱전압이 상승하게 된다. 여기서, NMOS만을 사용할 경우 PMOS는 저항으로 대체된다.3 shows an amplifier connected in the form of a cascode according to the prior art. 3 (a) is a cascode amplifier using only an NMOS, and FIG. 3 (b) is a cascode amplifier of an inverter type. If the triple-well structure is not applied as shown in FIG. 3 (b), since the bodies of the same NMOS and PMOS must be connected to each other, the body of the MOSFET connected to the drain is connected to VSS or VDD do. In this case, the MOSFET whose drain is connected to the output will have its threshold voltage raised by the body effect. Here, when only NMOS is used, the PMOS is replaced by a resistor.

다른 방법으로 문턱전압의 상승을 막기 위해서 기판의 공유를 무시하고 각각의 바디를 소스에 연결하면, 바디 간의 다른 전압차이로 인하여 기판이 가지는 저항성분을 통해 전류가 흐르게 되고 이는 발열, 잡음생성, 신호 누설 등 오히려 많은 문제를 야기한다. Triple-well 공정이 적용된 종래기술의 경우는 각각의 MOSFET의 바디를 분리하여 연결할 수 있다. 따라서 기판효과에 의한 문턱전압의 변화를 방지하여 성능의 악화를 방지할 수 있지만, 그로인해 설계면적이 증가하게 된다.Another way to avoid an increase in the threshold voltage is to ignore the sharing of the substrate and connect each body to the source, causing current to flow through the resistance component of the substrate due to different voltage differences between the bodies, Leakage, and the like. In the case of the conventional technology in which the triple well process is applied, the body of each MOSFET can be separated and connected. Therefore, it is possible to prevent a change in the threshold voltage due to the substrate effect, thereby preventing deterioration of the performance, thereby increasing the design area.

도 4는 종래 기술에 따른 캐스코드 구조의 증폭기에 Triple-well 공정이 적용된 예이다. Triple-well 공정이 적용됨으로써 MOSFET의 바디는 각각 별개의 연결이 가능해졌다. 문턱전압을 일정하게 유지하는 것이 일반적이기 때문에 각각의 MOSFET의 바디가 소스와 연결된 것을 볼 수 있다.4 is an example in which a triple-well process is applied to an amplifier having a cascode structure according to the prior art. By applying the triple well process, the body of the MOSFET can be connected separately. Since it is common to keep the threshold voltage constant, we can see that the body of each MOSFET is connected to the source.

또 다른 종래 기술로서 소스와 바디의 바이어스를 분리시키고, 바디 바이어스를 증가시키는 기법의 경우, Body-Bias Effect에 의하여 문턱 전압이 낮아지는 효과를 기대할 수 있다. 이 경우 소스와 바디를 연결 하는 종래 기술과 비교하여 동일한 트랜지스터를 사용하고도 상대적으로 높은 이득과 최대 출력 전력을 얻을 수 있는 이점이 있다. 하지만, 이와 같은 종래 기술은 높은 이득과 높은 최대 출력 전력 특성을 확보하기 위하여 바디 바이어스를 높게 설정해 줌으로써 높은 DC 전류를 사용하게 되어, 전체 증폭기의 전력 사용 효율이 낮아지고 누설전류가 증가하는 문제점이 있다.As another conventional technique, in the case of separating the source-body bias and increasing the body bias, the effect of lowering the threshold voltage by the body-bias effect can be expected. In this case, there is an advantage that relatively high gain and maximum output power can be obtained even when the same transistor is used as compared with the conventional technique of connecting the source and the body. However, such a conventional technique has a problem that a high DC current is used by setting the body bias to a high level in order to secure a high gain and a high maximum output power characteristic, thereby lowering the power use efficiency of the entire amplifier and increasing the leakage current .

본 발명의 배경이 되는 기술은 대한민국 등록특허공보 제10-0973499호(2010. 08. 03 공고)에 개시되어 있다. The technology which is the background of the present invention is disclosed in Korean Patent Registration No. 10-0973499 (published on Aug. 03, 2010).

본 발명은 동일한 소모 전력에 대비하여 높은 이득을 가질 수 있는 피드백 신호를 이용한 전력 증폭기를 제공하는데 목적이 있다.It is an object of the present invention to provide a power amplifier using a feedback signal that can have a high gain against the same power consumption.

본 발명은, 게이트를 통하여 교류 형태의 입력 신호가 인가되고, 제1단이 제1 전원에 연결되어 있고 제2단을 통해서 상기 입력 신호와 반대 위상의 증폭된 신호를 출력하는 트랜지스터, 및 1차측의 제1단이 상기 트랜지스터의 제2단에 연결되고 제2단이 제2 전원에 연결되며, 2차측의 제1단이 제1 직류 전원에 연결되고 제2단이 상기 트랜지스터의 바디에 연결되어 있는 트랜스포머를 포함하는 피드백 신호를 이용한 전력 증폭기를 제공한다.The present invention relates to a transistor having a gate to which an AC input signal is applied, a first end connected to a first power source and an amplified signal having a phase opposite to that of the input signal through a second end, The first end of the transistor is connected to the second end of the transistor and the second end of the transistor is connected to the second power source, the first end of the secondary side is connected to the first direct current power source and the second end is connected to the body of the transistor And a power amplifier using the feedback signal including the transformer.

여기서, 상기 트랜지스터의 바디에는 상기 입력 신호와 동일한 위상의 신호 및 상기 제1 직류 전원의 전압이 인가될 수 있다.Here, a signal having the same phase as the input signal and a voltage of the first DC power supply may be applied to the body of the transistor.

또한, 상기 제1 전원은 접지 전원일 수 있다.Also, the first power source may be a ground power source.

그리고, 본 발명은 게이트를 통하여 교류 형태의 입력 신호가 인가되고, 제1단이 제1 전원에 연결되어 있고 제2단을 통해서 상기 입력 신호와 반대 위상의 증폭된 신호를 출력하는 제1 트랜지스터와, 상기 제1 트랜지스터와 캐스코드 연결되며, 게이트에 제1 직류 전원이 연결되고, 제1단이 상기 제1 트랜지스터의 제2단에 연결되어 상기 증폭된 신호가 인가되며, 제2단을 통해서 상기 증폭된 신호와 동일한 위상의 신호를 증폭하여 출력하는 제2 트랜지스터, 및 1차측의 제1단이 상기 제2 트랜지스터의 제2단에 연결되고 제2단이 제2 전원에 연결되며, 2차측의 제1단이 제2 직류 전원에 연결되고 제2단이 상기 제1 트랜지스터의 바디에 연결되어 있는 트랜스포머를 포함하는 피드백 신호를 이용한 전력 증폭기를 제공한다.The first transistor is connected to the first power source and outputs an amplified signal having a phase opposite to that of the input signal through the second terminal. A first transistor having a gate connected to the first transistor, a gate connected to the first transistor, a first DC power source connected to the gate, a first terminal connected to the second terminal of the first transistor to receive the amplified signal, A first transistor having a first terminal connected to a second terminal of the second transistor and a second terminal connected to a second power source, And a transformer having a first end connected to the second direct current power source and a second end connected to the body of the first transistor.

여기서, 상기 제1 트랜지스터의 바디에는 상기 입력 신호와 동일한 위상의 신호 및 상기 제2 직류 전원의 전압이 인가될 수 있다.Here, a signal having the same phase as the input signal and a voltage of the second DC power source may be applied to the body of the first transistor.

또한, 상기 제1 전원은 접지 전원일 수 있다.Also, the first power source may be a ground power source.

그리고, 본 발명은 게이트를 통하여 교류 형태의 입력 신호가 인가되고, 제1단이 제1 전원에 연결되어 있고 제2단을 통해서 상기 입력 신호와 반대 위상의 증폭된 신호를 출력하는 제1 트랜지스터와, 상기 제1 트랜지스터와 캐스코드 연결되며, 게이트에 제1 직류 전원이 연결되고, 제1단이 상기 제1 트랜지스터의 제2단에 연결되어 상기 증폭된 신호가 인가되며, 제2단을 통해서 상기 증폭된 신호와 동일한 위상의 신호를 증폭하여 출력하는 제2 트랜지스터, 및 1차측의 제1단이 상기 제2 트랜지스터의 제2단에 연결되고 제2단이 제2 전원에 연결되며, 2차측의 제1단이 제2 직류 전원에 연결되고 제2단이 상기 제2 트랜지스터의 바디에 연결되어 있는 트랜스포머를 포함하는 피드백 신호를 이용한 전력 증폭기를 제공한다.The first transistor is connected to the first power source and outputs an amplified signal having a phase opposite to that of the input signal through the second terminal. A first transistor having a gate connected to the first transistor, a gate connected to the first transistor, a first DC power source connected to the gate, a first terminal connected to the second terminal of the first transistor to receive the amplified signal, A first transistor having a first terminal connected to a second terminal of the second transistor and a second terminal connected to a second power source, And a transformer having a first end connected to the second direct current power source and a second end connected to the body of the second transistor.

여기서, 상기 제2 트랜지스터의 바디에는 상기 입력 신호와 동일한 위상의 신호 및 상기 제2 직류 전원의 전압이 인가될 수 있다.Here, a signal having the same phase as the input signal and a voltage of the second DC power supply may be applied to the body of the second transistor.

또한, 상기 제1 전원은 접지 전원일 수 있다.Also, the first power source may be a ground power source.

그리고, 본 발명은 게이트가 제1 직류 전원과 연결되고, 제1단을 통하여 교류 형태의 입력 신호가 인가되며 제2단을 통해서 상기 입력 신호와 동일한 위상의 증폭된 신호를 출력하는 트랜지스터, 및 1차측의 제1단이 상기 트랜지스터의 제2단에 연결되고 제2단이 제1 전원에 연결되며, 2차측의 제1단이 제2 직류 전원에 연결되고 제2단이 상기 트랜지스터의 바디에 연결되어 있는 트랜스포머를 포함하는 피드백 신호를 이용한 전력 증폭기를 제공한다.A transistor having a gate connected to a first DC power source, an AC input signal applied through a first end thereof and an amplified signal having the same phase as the input signal through a second end thereof, The first end of the secondary side is connected to the second end of the transistor and the second end is connected to the first power source, the first end of the secondary side is connected to the second direct current power source and the second end is connected to the body of the transistor And a power amplifier using the feedback signal including the transformer.

여기서, 상기 트랜지스터의 바디에는 상기 입력 신호와 반대 위상의 신호 및 상기 제2 직류 전원의 전압이 인가될 수 있다.Here, a signal having a phase opposite to that of the input signal and a voltage of the second DC power supply may be applied to the body of the transistor.

또한, 단일 증폭기 형태인 상기 전력 증폭기는 차동 증폭기에 이용될 수 있다.In addition, the power amplifier in the form of a single amplifier can be used in a differential amplifier.

본 발명에 따르면 트랜지스터의 바디에 전력 증폭기의 입력 신호와 동일한 위상의 신호 및 직류 전압을 인가하여 문턱 전압을 조절할 수 있어, 종래 기술에 비하여 동일한 소모 전력 대비 상대적으로 높은 이득을 가질 수 있다. 또한, 신호를 증폭기의 출력에서 가져옴으로써 외부의 다른 회로와의 복잡한 연결이 필요하지 않고 간단하게 구성할 수 있으며, 출력 신호의 크기가 크기 때문에 작은 크기의 변압기로도 충분한 증폭이 가능한 이점이 있다.According to the present invention, a threshold voltage can be adjusted by applying a signal and a DC voltage having the same phase as the input signal of the power amplifier to the body of the transistor, and thus the gain can be relatively higher than that of the prior art. In addition, by taking the signal from the output of the amplifier, it is possible to easily construct it without requiring a complicated connection with other circuits in the outside, and since the size of the output signal is large, there is an advantage that a small-

도 1은 종래기술에 따른 NMOS와 PMOS의 연결을 나타내는 도면이다.
도 2는 도 1에 따른 증폭기를 나타낸다.
도 3은 종래 기술에 따른 캐스코드 형태로 연결된 증폭기를 나타내는 도면이다.
도 4는 종래 기술에 따른 캐스코드 구조의 증폭기에 Triple-well 공정이 적용된 예이다.
도 5는 본 발명의 실시예에 따른 전력 증폭기를 설명하기 위한 도면이다.
도 6은 본 발명의 제1 실시예에 따른 전력 증폭기의 동작을 설명하기 위한 예시를 나타내는 개념도이다.
도 7은 본 발명의 제1 실시예에 따른 전력 증폭기의 구조를 나타낸 도면이다.
도 8 및 도 9는 본 발명의 제1 실시예에 따른 전력 증폭기의 다른 적용예를 나타낸 도면이다.
도 10 내지 도 12는 도 7 내지 도 9의 전력 증폭기를 각각 차동 증폭기로 구현한 예이다.
도 13은 본 발명의 제2 실시예에 따른 전력 증폭기의 동작을 설명하기 위한 예시를 나타내는 개념도이다.
도 14는 본 발명의 제2 실시예에 따른 전력 증폭기의 구조를 나타낸 도면이다.
도 15는 도 14의 전력 증폭기를 차동 증폭기로 구현한 예이다.
도 16은 종래 기술에 따른 NMOS의 채널 동작을 설명하기 위한 도면이다.
도 17은 본 발명의 실시예에 따른 NMOS의 채널 동작을 설명하기 위한 도면이다.
도 18 내지 도 22는 본 발명의 실시예에 따른 차동 증폭기의 직류 소모 전력 및 이득을 비교하기 위한 도면이다. 1 is a view showing a connection between an NMOS and a PMOS according to the related art.
Figure 2 shows an amplifier according to figure 1;
3 shows an amplifier connected in the form of a cascode according to the prior art.
4 is an example in which a triple-well process is applied to an amplifier having a cascode structure according to the prior art.
5 is a diagram for explaining a power amplifier according to an embodiment of the present invention.
6 is a conceptual diagram showing an example for explaining the operation of the power amplifier according to the first embodiment of the present invention.
7 is a diagram illustrating a structure of a power amplifier according to the first embodiment of the present invention.
8 and 9 are diagrams illustrating another application example of the power amplifier according to the first embodiment of the present invention.
FIGS. 10 to 12 are examples in which the power amplifiers of FIGS. 7 to 9 are implemented by differential amplifiers, respectively.
13 is a conceptual diagram showing an example for explaining the operation of the power amplifier according to the second embodiment of the present invention.
14 is a diagram illustrating a structure of a power amplifier according to a second embodiment of the present invention.
15 is an example of a power amplifier of FIG. 14 implemented by a differential amplifier.
16 is a view for explaining a channel operation of an NMOS according to the related art.
17 is a view for explaining a channel operation of an NMOS according to an embodiment of the present invention.
18 to 22 are diagrams for comparing the DC power consumption and the gain of the differential amplifier according to the embodiment of the present invention.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part is referred to as being "connected" to another part, it includes not only "directly connected" but also "electrically connected" with another part in between . Also, when an element is referred to as "comprising ", it means that it can include other elements as well, without departing from the other elements unless specifically stated otherwise.

그리고 명세서 전체에서 전압을 유지한다는 표현은 특정 2점간의 전위 차가 시간 경과에 따라 변화하여도 그 변화가 설계상 허용될 수 있는 범위 내이거나 변화의 원인이 당업자의 설계 관행에서는 무시되고 있는 기생 성분에 의한 경우를 포함한다. 또한 방전 전압에 비해 반도체 소자(트랜지스터, 다이오드 등)의 문턱 전압이 매우 낮으므로 문턱 전압을 0V로 간주하고 근사 처리한다. The expression "maintaining the voltage throughout the specification" means that the potential difference between specific two points changes over time, but the change is within a permissible range in design, or the cause of the change is a parasitic component which is ignored in the design practice of a person skilled in the art . Also, since the threshold voltage of semiconductor devices (transistors, diodes, etc.) is very low compared to the discharge voltage, the threshold voltage is regarded as 0 V and approximated.

도 5는 본 발명의 실시예에 따른 전력 증폭기를 설명하기 위한 도면이다. 본 발명의 실시예에 따르면 전력 증폭기(Amplifier)의 입력 신호(Input signal)는 교류 전압으로서 전력 증폭기의 바디(Body)로 피드백되고, 동시에 직류 전압(Body bias)이 바디로 인가되어 전력 증폭기의 전력 효율성을 증가시킬 수 있다. 5 is a diagram for explaining a power amplifier according to an embodiment of the present invention. According to the embodiment of the present invention, the input signal of the power amplifier is fed back to the body of the power amplifier as an AC voltage, and at the same time a DC bias voltage is applied to the body, Efficiency can be increased.

즉, 도 5의 (a)을 참조하면 본 발명의 실시예는 종래기술처럼 바디를 소스에 연결시켜 문턱전압을 유지하는 것이 아니라 MOSFET의 동작 위상에 따른 신호(Body control AC signal)와, 직류 바이어스 전압(Body control DC signal)을 바디에 인가하여 문턱전압을 적절하게 변화시켜 종래기술의 한계를 극복하고 출력 성능을 개선한다. 즉, 종래기술과 비교하여 볼 때 동일한 소모전력 대비 상대적으로 높은 출력전력을 얻음으로써 이득 및 효율을 향상시킨다. 그리고 바디에 인가되는 신호를 증폭기의 출력단에서 피드백시킴으로써 외부의 다른 회로와의 복잡한 연결이 필요하지 않고 간단히 구성할 수 있다. 또한 출력 신호의 크기가 크기 때문에 작은 크기의 변압기로도 충분한 증폭이 가능하다.5 (a), the embodiment of the present invention does not maintain the threshold voltage by connecting the body to the source as in the prior art, but rather, the body control AC signal according to the operation phase of the MOSFET, A body control DC signal is applied to the body to properly vary the threshold voltage to overcome the limitations of the prior art and improve the output performance. That is, compared to the prior art, the gain and efficiency are improved by obtaining a relatively high output power relative to the same power consumption. And the signal applied to the body is fed back from the output terminal of the amplifier, so that a complex connection with other external circuits is not necessary and can be easily configured. Also, since the size of the output signal is large, sufficient amplification is possible even with a small-sized transformer.

도 5의 (b)는 트랜스포머와 같은 수동소자를 이용한 바디 연결의 예를 나타낸다. 변압기의 특성상 1차측과 2차측은 DC적으로 분리되어 있으므로 회로 구성에 있어 별도의 DC block cap은 필요하지 않다. 그리고, 2차측의 연결에 따라 입력신호와 동위상 또는 반대 위상의 신호를 만들어내기가 용이하여 Single-ended 구조 및 차동 구조의 회로에 모두 적용이 가능하다. 또한 동작주파수가 높아질수록 변압기의 크기가 작아질 수 있다.Figure 5 (b) shows an example of body connection using a passive element such as a transformer. Because of the characteristics of the transformer, the primary side and the secondary side are separated from each other by a DC. Therefore, a separate DC block cap is not necessary for the circuit configuration. Also, it is easy to generate signals having the same phase or opposite phase to the input signal according to the connection of the secondary side, so that it can be applied to both single-ended and differential-type circuits. Also, the higher the operating frequency, the smaller the size of the transformer.

도 6은 본 발명의 제1 실시예에 따른 전력 증폭기의 동작을 설명하기 위한 예시를 나타내는 개념도이다. 본 발명의 제1 실시예는 트랜지스터의 게이트를 통해 신호가 입력되는 전력 증폭기에 관한 것이다. 도 6의 (a)는 본 발명의 제1 실시예에 따른 전력 증폭기에 포함되는 NMOS 트랜지스터를 나타낸 것이고, 도 6의 (b)는 PMOS 트랜지스터를 나타낸 것이다.6 is a conceptual diagram showing an example for explaining the operation of the power amplifier according to the first embodiment of the present invention. A first embodiment of the present invention relates to a power amplifier in which a signal is input through the gate of a transistor. 6 (a) shows an NMOS transistor included in the power amplifier according to the first embodiment of the present invention, and FIG. 6 (b) shows a PMOS transistor.

먼저 도 6의 (a)에 따르면, NMOS 트랜지스터의 게이트로 신호를 입력(Input signal)하고, 바디에 게이트와 소스의 전압차인 VGS와 동일 위상의 신호(Same Phase signal with VGS)와 직류(DC bias) 전압을 인가하여 문턱전압을 조절함으로써, NMOS 트랜지스터의 성능을 향상시킨다. 여기서, 소스가 접지 전원에 연결되면, 바디에 인가되는 신호의 위상은 게이트에 입력되는 신호(VG)와 동일할 수 있다. 도 6의 (b)는 NMOS 대신 PMOS 트랜지스터를 이용하는 것으로서, 도 6의 (a)에 따른 NMOS 트랜지스터와 드레인과 소스의 위치가 바뀌었을 뿐 동작은 동일하므로 중복되는 설명은 생략한다.First, according to FIG. 6 (a), inputting the signal to the gate of the NMOS transistor (Input signal), and a difference between the voltage of the gate and the source in the body V GS and a signal of the same phase (Same Phase signal with V GS) and direct current ( DC bias) voltage to adjust the threshold voltage, thereby improving the performance of the NMOS transistor. Here, when the source is connected to the ground power, the phase of the signal applied to the body may be the same as the signal V G input to the gate. 6B uses a PMOS transistor instead of the NMOS transistor. Since the NMOS transistor, the drain and the source of FIG. 6A are replaced with each other, the operation is the same, and a duplicate description will be omitted.

이하에서는 도 7 내지 도 12를 통하여 본 발명의 제1 실시예에 따른 피드백 신호를 이용한 전력 증폭기에 대하여 구체적으로 설명한다. 도 7 내지 도 12에 나타낸 본 발명의 제1 실시예에 따른 전력 증폭기는 게이트를 통해 신호가 입력되는 트랜지스터를 이용하는 것으로서, 설명의 편의상 트랜지스터가 NMOS(N-Channel MOSFET)인 것으로 나타내었으나, PMOS(P-Channel MOSFET)로 형성된 트랜지스터도 동일하게 적용될 수 있다. Hereinafter, the power amplifier using the feedback signal according to the first embodiment of the present invention will be described in detail with reference to FIG. 7 through FIG. The power amplifier according to the first embodiment of the present invention shown in FIGS. 7 to 12 uses a transistor through which a signal is inputted through a gate. For convenience of explanation, the transistor is an NMOS (N-channel MOSFET) P-channel MOSFET) can be similarly applied.

도 7은 본 발명의 제1 실시예에 따른 전력 증폭기의 구조를 나타낸 도면이다. 도 7에 나타낸 것처럼, NMOS 트랜지스터는 게이트로 신호가 인가되는 트랜지스터이다. 트랜지스터의 바디는 트랜스포머(Transformer)가 트랜지스터의 출력단과 연결되어 있어 트랜지스터의 VGS(게이트-소스 간의 전압)와 동일한 위상의 신호가 입력되고 더불어 직류 전압(Body bias)이 인가된다.7 is a diagram illustrating a structure of a power amplifier according to the first embodiment of the present invention. As shown in FIG. 7, the NMOS transistor is a transistor to which a signal is applied to the gate. The body of the transistor is connected to the output terminal of the transistor by a transformer, so that a signal having the same phase as the V GS (gate-source voltage) of the transistor is input, and a DC bias voltage is applied.

이를 구체적으로 설명하면, 도 7에 도시된 전력 증폭기는 트랜지스터(110)와 트랜스포머를 포함한다. 트랜지스터(110)는 게이트를 통하여 교류 형태의 입력 신호가 인가되고, 제1단이 제1 전원(ex, GND)에 연결되어 있고 제2단을 통해서 상기 입력 신호와 반대 위상의 증폭된 신호를 출력한다.Specifically, the power amplifier shown in FIG. 7 includes a transistor 110 and a transformer. The transistor 110 is connected to the first power source (ex, GND) through the gate, and the first stage is connected to the first power source (ex, GND), and the amplified signal having the opposite phase to the input signal is output do.

트랜스포머는 1차측(121)과 2차측(122)을 포함한다. 1차측(121)은 제1단이 트랜지스터(110)의 제2단에 연결되어 트랜지스터(110)의 출력 신호가 인가되고, 제2단이 제2 전원(ex, VDD)에 연결된다. 또한, 2차측(122)은 제1단이 직류 전압(Body bias)을 인가하는 제1 직류 전원에 연결되고, 제2단이 상기 트랜지스터(110)의 바디에 연결되어 있다.The transformer includes a primary side 121 and a secondary side 122. The primary side 121 has a first end connected to the second end of the transistor 110 and an output signal of the transistor 110. The second end is connected to the second power source ex VDD. The secondary side 122 has a first end connected to a first DC power source for applying a DC bias voltage and a second end connected to a body of the transistor 110.

트랜스포머의 구성에 따라, 트랜지스터(110)의 바디에는 게이트의 입력 신호와 동일한 위상의 신호 및 상기 제1 직류 전원의 전압(Body bias)이 인가된다.According to the configuration of the transformer, a signal having the same phase as the input signal of the gate and a voltage of the first DC power source (Body bias) are applied to the body of the transistor 110.

이상과 같은 도 7과 같은 제1 실시예에 따른 구성에 있어 전력 증폭기의 신호 변화에 대하여 더욱 상세하게 설명하면 다음과 같다. 트랜지스터(110)의 게이트로 교류 입력 신호가 입력되면 트랜지스터(110)의 드레인에 연결된 트랜스포머를 통하여 트랜지스터(110)의 바디로 입력 신호가 동일 위상으로 피드백된다. 그리고 트랜지스터(110)의 드레인을 통해서는 게이트의 입력 신호와 반대 위상의 신호가 증폭되어 출력되는데, 이때 바디로 피드백되는 신호에 의하여 신호 증폭의 효과가 더욱 커지며, 전력 효율성도 증대된다.The signal change of the power amplifier in the configuration according to the first embodiment as shown in FIG. 7 will be described in more detail as follows. When the AC input signal is input to the gate of the transistor 110, the input signal is fed back to the same phase through the transformer connected to the drain of the transistor 110 to the body of the transistor 110. A signal having a phase opposite to that of the input signal of the gate is amplified and output through the drain of the transistor 110. At this time, a signal fed back to the body increases the effect of signal amplification and increases power efficiency.

도 8은 본 발명의 제1 실시예에 따른 전력 증폭기의 다른 적용예를 나타낸 도면이다. 이러한 도 8은 두 개의 트랜지스터(111,112)가 직렬 연결된 캐스코드 형태의 전력 증폭기를 나타내는 것으로서, 도 7과 달리 제1 트랜지스터(111)와 VDD 전원 사이에 제2 트랜지스터(112)가 더 추가되어 캐스코드를 형성한다는 점에서 차이점이 있다.8 is a diagram illustrating another application example of the power amplifier according to the first embodiment of the present invention. 8 illustrates a power amplifier of a cascode type in which two transistors 111 and 112 are connected in series. Unlike FIG. 7, a second transistor 112 is further added between the first transistor 111 and the VDD power supply, As shown in FIG.

이를 구체적으로 설명하면, 도 8에 도시된 전력 증폭기는 제1 및 제2 트랜지스터(111,112)와 트랜스포머를 포함한다. 제1 트랜지스터(111)는 게이트를 통하여 교류 형태의 입력 신호가 인가되고, 제1단이 제1 전원(ex, GND)에 연결되어 있고 제2단을 통해서 상기 입력 신호와 반대 위상의 증폭된 신호를 출력한다.Specifically, the power amplifier shown in FIG. 8 includes first and second transistors 111 and 112 and a transformer. The first transistor 111 is connected to the first power source ex, GND through the gate thereof, and receives the amplified signal having the opposite phase to the input signal through the second stage. .

제2 트랜지스터(112)의 게이트에는 직류 전압(Gate bias)을 인가하는 제2 직류 전원이 연결된다. 또한, 제2 트랜지스터(112)의 제1단이 상기 제1 트랜지스터(111)의 제2단에 연결되어 제1 트랜지스터(111)에 의한 증폭된 신호가 인가되며, 제2단을 통해서 이 증폭된 신호와 동일한 위상의 신호를 한번 더 증폭하여 출력한다.The gate of the second transistor 112 is connected to a second DC power source for applying a gate bias. The first terminal of the second transistor 112 is connected to the second terminal of the first transistor 111 so that the amplified signal from the first transistor 111 is applied. Amplifies and outputs a signal having the same phase as that of the signal.

트랜스포머의 1차측(123)은 제1단이 상기 제2 트랜지스터(112)의 제2단에 연결되고 제2단이 제2 전원(ex, VDD)에 연결되며, 2차측(124)은 제1단이 직류 전압(Body bias)을 인가하는 제2 직류 전원에 연결되고, 제2단이 상기 제1 트랜지스터(111)의 바디에 연결되어 있다.The primary side 123 of the transformer has a first end connected to a second end of the second transistor 112 and a second end connected to a second power source ex VDD, And a second end connected to a body of the first transistor 111. The first transistor 111 is connected to a second DC power source for applying a DC bias voltage.

트랜스포머의 구성에 따라 제1 트랜지스터(111)의 바디에는 자신의 게이트에 입력되는 입력 신호와 동일한 위상의 신호가 인가되고 이와 동시에 상기 제2 직류 전원에 의한 직류 전압(Body bias)이 인가된다.According to the configuration of the transformer, a signal having the same phase as the input signal input to the gate of the first transistor 111 is applied to the body of the first transistor 111, and at the same time, a DC bias voltage is applied by the second DC power source.

이상과 같은 도 8의 구성에 있어 전력 증폭기의 신호 변화에 대하여 더욱 상세하게 설명하면, 제1 트랜지스터(111)의 게이트로 교류 입력 신호가 입력되면 제2 트랜지스터(112) 및 트랜스포머를 경유하여 제1 트랜지스터(111)의 바디로 입력 신호가 피드백된다. 또한, 제1 트랜지스터(111)는 게이트의 입력 신호를 증폭하여 출력하는데, 이때 자신의 바디로 피드백되는 동일 위상의 신호에 의하여 신호 증폭의 효과가 더욱 커지며, 전력 효율성도 증대된다.8, when the AC input signal is input to the gate of the first transistor 111, the first transistor 111 receives the AC input signal through the second transistor 112 and the transformer, The input signal is fed back to the body of the transistor 111. Also, the first transistor 111 amplifies and outputs the input signal of the gate. At this time, the same-phase signal fed back to the body of the first transistor 111 increases the effect of signal amplification and increases power efficiency.

이와 같이, 도 8에 나타낸 전력 증폭기는 캐스코드 구조를 이용함으로써, 출력 전력의 효율을 증대시키고, 출력부의 과도한 출력 신호에 의한 파괴 현상을 항복전압을 분배함으로써 효과적으로 막을 수 있어서 회로의 구동 신뢰성을 향상시킬 수 있다. 또한, 캐스코드 구조는 출력과 입력을 좀더 격리하는 효과 또한 얻을 수 있다.Thus, by using the cascode structure, the power amplifier shown in Fig. 8 can effectively prevent the breakdown phenomenon caused by the excessive output signal of the output section by dividing the breakdown voltage by improving the efficiency of the output power, thereby improving the driving reliability of the circuit . The cascode structure also has the effect of isolating the output and input more.

도 9는 본 발명의 제1 실시예에 따른 전력 증폭기의 다른 적용예를 나타낸 도면이다. 이러한 도 9는 앞서 도 8의 변형예로서 피드백 신호가 제1 트랜지스터(113)의 바디로 입력되지 않고 제2 트랜지스터(114)의 바디로 입력되는 예이다.9 is a diagram showing another application example of the power amplifier according to the first embodiment of the present invention. 9 is an example in which the feedback signal is input to the body of the second transistor 114 without being input to the body of the first transistor 113 as a modification of FIG.

제1 트랜지스터(113)는 게이트를 통하여 교류 형태의 입력 신호가 인가되고, 제1단이 제1 전원(ex, GND)에 연결되어 있으며, 제2단을 통해서 상기 입력 신호와 반대 위상의 증폭된 신호를 출력한다.The first transistor 113 is connected to the first power source (ex, GND) through a gate, and the first stage is connected to the first power source (ex, GND) And outputs a signal.

제2 트랜지스터(114)의 게이트는 직류 전압(Gate bias)의 인가를 위한 제1 직류 전원이 연결되어 있으며, 제1단은 제1 트랜지스터(113)의 제2단에 연결되어 상기 증폭된 신호가 인가되며, 제2단은 이 증폭된 신호와 동일한 위상의 신호를 증폭하여 출력한다.The gate of the second transistor 114 is connected to a first DC power source for applying a DC bias voltage. The first end of the gate of the second transistor 114 is connected to the second end of the first transistor 113, And the second stage amplifies and outputs a signal having the same phase as the amplified signal.

트랜스포머의 1차측(125)은 제1단이 제2 트랜지스터(114)의 제2단에 연결되고 제2단이 제2 전원(ex, VDD)에 연결되며, 2차측(126)은 제1단이 직류 전압(Body bias)을 인가하는 제2 직류 전원에 연결되고 제2단이 제2 트랜지스터(114)의 바디에 연결되어 있다.The primary side 125 of the transformer is connected at its first end to the second end of the second transistor 114 and at its second end to the second power source ex VDD, And a second end connected to the body of the second transistor 114. The second DC power source applies a DC bias voltage to the second transistor.

트랜스포머의 구성에 따라 제2 트랜지스터(114)의 바디에는 상기 입력 신호와 동일 위상의 신호가 인가되고 이와 동시에 상기 제2 직류 전원에 의한 직류 전압(Body bias)이 인가된다.According to the configuration of the transformer, a signal having the same phase as the input signal is applied to the body of the second transistor 114, and at the same time, a DC bias voltage is applied by the second DC power source.

이상과 같은 도 9의 구성에 있어 전력 증폭기의 신호 변화에 대하여 더욱 상세하게 설명하면, 제1 트랜지스터(113)의 게이트로 교류 입력 신호가 입력되면 제2 트랜지스터(114) 및 트랜스포머를 경유하여 제2 트랜지스터(114)의 바디로 입력 신호가 피드백된다. 또한, 제2 트랜지스터(114)에는 제1 트랜지스터(113)에 의한 증폭된 신호가 인가되며, 제2 트랜지스터(114)는 드레인을 통해 이 증폭된 신호와 동일한 위상의 신호를 한번 더 증폭하여 출력하는데, 이때 자신의 바디로 피드백되는 신호에 의하여 신호 증폭의 효과가 더욱 커지며, 전력 효율성도 증대된다. 이러한 도 9의 구성 또한 도 8과 같이 캐스코드 구조를 이용함으로써, 출력 전력의 효율을 증대시킨다.9, when the AC input signal is input to the gate of the first transistor 113, the second transistor 114 and the second transistor 114 are turned on, The input signal is fed back to the body of transistor 114. Also, the amplified signal from the first transistor 113 is applied to the second transistor 114, and the second transistor 114 amplifies and outputs a signal having the same phase as the amplified signal through the drain again At this time, the effect of signal amplification is further enhanced by the signal fed back to the body, and the power efficiency is also increased. The configuration of FIG. 9 also increases the efficiency of the output power by using the cascode structure as shown in FIG.

도 10 내지 도 12는 도 7 내지 도 9의 전력 증폭기를 각각 차동 증폭기로 구현한 예이다.FIGS. 10 to 12 are examples in which the power amplifiers of FIGS. 7 to 9 are implemented by differential amplifiers, respectively.

도 10은 도 7을 차동 증폭기로 구현한 것으로서, 제1a 트랜지스터(110a)와 제1b 트랜지스터(110b)는 하나의 트랜스포머를 공유하고 있다. 제1a 트랜지스터(110a)의 게이트로 Positive input 신호가 입력되면, 제1a 트랜지스터(110a)의 드레인에는 Positive input 신호와 역 위상을 가지는 Positive output 신호가 증폭되어 출력된다. 이 출력된 신호는 트랜스포머에 의해 피드백되어 제1a 트랜지스터(110a)의 바디로 인가된다. 제1a 트랜지스터(110a)의 경우, 그 게이트에 입력되는 Positive input 신호와 바디로 입력되는 신호의 위상은 서로 같으므로, 제1a 트랜지스터(110a)를 통한 신호 증폭의 효과가 더욱 커지며, 전력 효율성도 증대된다. 제1b 트랜지스터(110b)의 경우도 마찬가지이다.FIG. 10 illustrates a differential amplifier of FIG. 7, in which the first transistor 110a and the first transistor 110b share one transformer. When a positive input signal is inputted to the gate of the first transistor 1a, the positive output signal having a phase opposite to that of the positive input signal is amplified and outputted to the drain of the first transistor 1a. The output signal is fed back to the body of the 1a transistor 110a by a transformer. In the case of the first transistor 110a, since the positive input signal inputted to the gate of the first transistor 110a and the signal inputted to the body are the same, the effect of amplifying the signal through the first transistor 110a is further increased, do. The same applies to the case of the 1b transistor 110b.

도 11은 2개의 트랜지스터가 직렬 연결된 캐스코드 형태의 차동 증폭기를 나타낸다. 이러한 도 11은 도 10과 비교하여 볼 때 제1a 트랜지스터(111a)의 드레인에 제2a 트랜지스터(112a)의 소스가 연결되고, 제1b 트랜지스터(111b)의 드레인에 제2b 트랜지스터(112b)의 소스가 연결되며, 제2a 트랜지스터(112a)와 제2b 트랜지스터(112b)의 게이트에는 직류 전원에 의한 직류 전압(Gate bias)이 인가된다는 점에서 차이점이 있다. 11 shows a differential amplifier in the form of a cascode in which two transistors are connected in series. 11, the source of the 2a transistor 112a is connected to the drain of the 1a transistor 111a and the source of the 2b transistor 112b is connected to the drain of the 1b transistor 111b And a gate bias is applied to the gates of the 2a transistor 112a and the 2b transistor 112b by a DC power source.

도 11은 도 10과 마찬가지로 공통 소스 트랜지스터(111a,112a)의 바디에는 직류 전압이 저항소자를 통해 전달된다. 제2a 트랜지스터(112a)의 소스에는 제1a 트랜지스터(111a)의 게이트에 입력되는 Positive input 신호와 역 위상을 가지는 신호가 인가되고, 제2a 트랜지스터(112a)의 게이트에 인가되는 직류 전압(Gate bias)에 의해 소스와 동일한 위상을 가지는 Positive output 신호가 출력된다. 제 2b 트랜지스터(112b)의 경우도 이와 마찬가지이다.11, a DC voltage is transmitted to the body of the common source transistors 111a and 112a through resistive elements as in the case of FIG. A gate bias applied to the gate of the second transistor 112a is applied to the source of the 2a transistor 112a and a signal having a phase opposite to that of the positive input signal input to the gate of the 1a transistor 111a. A positive output signal having the same phase as the source is output. The same is true for the second transistor 112b.

제1a 트랜지스터(111a)의 게이트로 Positive input 신호가 입력되면, 제1a 트랜지스터(111a)의 드레인에는 Positive input 신호와 역 위상을 가지는 Positive output 신호가 증폭되어 출력된다. 이 출력된 신호는 제2a 트랜지스터(112a)에서 동일 위상으로 출력된 다음 트랜스포머에 의해 피드백되어 제1a 트랜지스터(111a)의 바디로 인가된다. 제1a 트랜지스터(111a)의 경우, 그 게이트에 입력되는 Positive input 신호와 바디로 입력되는 신호의 위상은 서로 같으므로, 제1a 트랜지스터(111a)를 통한 신호 증폭의 효과가 더욱 커지며, 전력 효율성도 증대된다. 제1b 트랜지스터(111b)의 경우도 이와 마찬가지이다.When a positive input signal is inputted to the gate of the 1a transistor 111a, a positive output signal having a phase opposite to that of the positive input signal is amplified and outputted to the drain of the 1a transistor 111a. The output signal is outputted in phase with the 2a transistor 112a and then fed back to the body of the 1a transistor 111a by the transformer. In the case of the first transistor 111a, since the positive input signal input to the gate of the first transistor 111a and the signal input to the body are the same, the effect of amplifying the signal through the first transistor 111a is further increased, do. The same applies to the case of the first transistor 111b.

도 12는 도 11과 비교하여 볼 때 제2a 트랜지스터(114a)와 제2b 트랜지스터(114b)의 바디에 직류 전압(Body bias)이 인가된다는 점에서 차이점이 있다. 이러한 도 12에 나타낸 차동 증폭기 또한 캐스코드 구조를 이용함으로써, 출력 전력의 효율을 증대시키고, 항복전압을 분배하여 소자의 구동 신뢰성을 향상시킬 수 있다.12 is different from FIG. 11 in that a DC bias voltage is applied to the body of the 2a transistor 114a and the 2b transistor 114b. The differential amplifier shown in Fig. 12 can also increase the efficiency of the output power and improve the driving reliability of the device by dividing the breakdown voltage by using the cascode structure.

이하에서는 본 발명의 제2 실시예에 따른 전력 증폭기에 대하여 설명한다. 본 발명의 제2 실시예는 트랜지스터의 소스를 통해 신호가 입력되는 전력 증폭기에 관한 것이다. Hereinafter, a power amplifier according to a second embodiment of the present invention will be described. A second embodiment of the present invention relates to a power amplifier in which a signal is input via a source of a transistor.

먼저, 도 13은 본 발명의 제2 실시예에 따른 전력 증폭기의 동작을 설명하기 위한 예시를 나타내는 개념도이다. 도 13의 (a)는 본 발명의 제2 실시예에 따른 전력 증폭기에 포함되는 NMOS 트랜지스터를 나타낸 것이고, 도 13의 (b)는 PMOS 트랜지스터를 나타낸 것이다.13 is a conceptual diagram illustrating an example of operation of the power amplifier according to the second embodiment of the present invention. FIG. 13A shows an NMOS transistor included in the power amplifier according to the second embodiment of the present invention, and FIG. 13B shows a PMOS transistor.

도 13의 (a)에 따르면, NMOS 트랜지스터의 소스로 신호를 입력(Input signal)하고, 바디에 게이트와 소스의 전압차인 VGS와 동일 위상의 신호(Same Phase signal with VGS)와 직류(DC bias) 전압을 인가하여 문턱전압을 조절함으로써, NMOS 트랜지스터의 성능을 향상시킨다. 여기서, 게이트에 DC 전압이 인가되면 바디에 인가되는 신호의 위상은 소스에 인가되는 신호의 위상과 반대된다. 도 13의 (b)는 NMOS 대신 PMOS 트랜지스터를 이용하는 것으로서, 도 13 (a)에 따른 NMOS 트랜지스터와 드레인과 소스의 위치가 바뀌었을 뿐 동작은 동일하므로 중복되는 설명은 생략한다. According to Fig. 13 (a), inputting the signal to the source of the NMOS transistor (Input signal), and a difference between the gate and the source voltage to the body V GS and a signal of the same phase (Same Phase signal with V GS) and direct current (DC bias voltage to adjust the threshold voltage to improve the performance of the NMOS transistor. Here, when a DC voltage is applied to the gate, the phase of the signal applied to the body is opposite to the phase of the signal applied to the source. 13B uses a PMOS transistor instead of an NMOS transistor. Since the NMOS transistor, the drain and the source of FIG. 13A are replaced with each other, the operation is the same, and a duplicate description will be omitted.

이하에서는 도 14 및 도 15를 통하여 본 발명의 제2 실시예에 따른 피드백을 이용한 전력 증폭기에 대하여 구체적으로 설명한다. 도 14 및 도 15에 나타낸 본 발명의 제2 실시예에 따른 전력 증폭기는 소스를 통해 신호가 입력되며, 설명의 편의상 트랜지스터가 NMOS(N-Channel MOSFET)인 것으로 나타내었으나, PMOS(P-Channel MOSFET)로 형성된 트랜지스터도 동일하게 적용될 수 있다. Hereinafter, a power amplifier using feedback according to the second embodiment of the present invention will be described in detail with reference to FIG. 14 and FIG. In the power amplifier according to the second embodiment of the present invention shown in FIGS. 14 and 15, a signal is inputted through a source, and the transistor is shown as an NMOS (N-channel MOSFET) ) May be similarly applied.

도 14는 본 발명의 제2 실시예에 따른 전력 증폭기의 구조를 나타낸 도면이다.14 is a diagram illustrating a structure of a power amplifier according to a second embodiment of the present invention.

도 14에 나타낸 것처럼, NMOS 트랜지스터(115)의 소스로 교류 형태의 입력 신호가 인가된다. 트랜지스터(115)의 바디는 트랜스포머(Transformer)를 통하여 트랜지스터(115)의 출력단인 드레인와 연결되어 있으며, 트랜지스터(115)의 소스에 인가되는 입력 신호와 반대 위상의 신호와, 직류 전압(Body bias)이 인가된다.As shown in Fig. 14, an input signal in the form of an AC is applied to the source of the NMOS transistor 115. Fig. The body of the transistor 115 is connected to a drain of an output terminal of the transistor 115 through a transformer and a signal having a phase opposite to that of the input signal applied to the source of the transistor 115, .

이를 구체적으로 설명하면, 도 14에 도시된 전력 증폭기는 트랜지스터(115)와 트랜스포머를 포함한다. 트랜지스터(115)의 게이트는 직류 전압(Gate bias)을 인가하는 제1 직류 전원과 연결되고, 제1단을 통하여 교류 형태의 입력 신호가 인가되며 제2단을 통해서 상기 입력 신호와 동일한 위상의 증폭된 신호를 출력한다.Specifically, the power amplifier shown in FIG. 14 includes a transistor 115 and a transformer. The gate of the transistor 115 is connected to a first DC power source for applying a DC bias voltage. An AC input signal is applied through the first terminal of the transistor 115 and an amplification Lt; / RTI >

트랜스포머의 1차측(127)은 제1단이 상기 트랜지스터(115)의 제2단에 연결되고 제2단이 제1 전원(ex, VDD)에 연결된다. 또한, 2차측(128)은 제1단이 직류 전압(Body bias)을 인가하는 제2 직류 전원에 연결되어 있고 제2단이 상기 트랜지스터(115)의 바디에 연결되어 있다. 이러한 구성에 따라, 트랜지스터(115)의 바디에는 상기 입력 신호와 반대 위상의 신호 및 제2 직류 전원의 전압(Body bias)이 인가된다.The primary side 127 of the transformer has a first end connected to the second end of the transistor 115 and a second end connected to the first power source ex, VDD. The secondary side 128 has a first end connected to a second DC power source for applying a DC bias and a second end connected to a body of the transistor 115. According to this configuration, a signal having a phase opposite to that of the input signal and a voltage of the second DC power source (Body bias) are applied to the body of the transistor 115.

이상과 같은 도 14와 같은 제2 실시예에 따른 구성에 있어 전력 증폭기의 신호 변화에 대하여 더욱 상세하게 설명하면, 트랜지스터(115)의 소스로 교류 입력 신호가 입력되면 트랜지스터(115)의 드레인에 연결된 트랜스포머를 통하여 트랜지스터(115)의 바디로 반대 위상의 입력 신호가 피드백된다. 그리고 트랜지스터(115)의 드레인을 통해 소스 입력 신호와 동일 위상의 신호가 증폭되어 출력되는데, 이때 바디로 피드백되는 신호에 의하여 신호 증폭의 효과가 더욱 커지며, 전력 효율성도 증대된다.14, when the AC input signal is inputted to the source of the transistor 115, the signal of the power amplifier is connected to the drain of the transistor 115. In this case, The input signal of the opposite phase is fed back to the body of the transistor 115 through the transformer. A signal having the same phase as the source input signal is amplified and output through the drain of the transistor 115. At this time, the signal fed back to the body increases the effect of signal amplification and increases power efficiency.

도 15는 도 14의 전력 증폭기를 차동 증폭기로 구현한 예이다. 도 15와 같이 제1 트랜지스터(115a)의 소스로 Positive input 신호가 입력되면, 제1 트랜지스터(115a)의 드레인에는 Positive input 신호와 동일한 위상을 가지는 Positive output 신호가 증폭되어 출력된다. 여기서, 출력된 Positive input 신호는 트랜스포머를 거쳐 반대 위상으로 전환되어 제1 트랜지스터(115a)의 바디로 피드백되어 인가된다. 이때, 이 피드백 신호에 의해 제1 트랜지스터(115a)에서 출력되는 신호의 증폭률이 더욱 증대된다. 이는 제2 트랜지스터(115b)의 경우도 마찬가지이다. 이때, 제1 트랜지스터(115a)와 제2 트랜지스터(115b)의 경우, 차동 증폭기 형태를 가진다는 점에서 신호 증폭의 효과가 더욱 커지며, 전력 효율성도 증대된다. 15 is an example of a power amplifier of FIG. 14 implemented by a differential amplifier. As shown in FIG. 15, when a positive input signal is input to the source of the first transistor 115a, a positive output signal having the same phase as the positive input signal is amplified and output to the drain of the first transistor 115a. Here, the output positive input signal is converted to the opposite phase through the transformer and fed back to the body of the first transistor 115a. At this time, the gain of the signal output from the first transistor 115a is further increased by the feedback signal. This also applies to the case of the second transistor 115b. In this case, since the first transistor 115a and the second transistor 115b have the form of a differential amplifier, the effect of signal amplification is further enhanced and the power efficiency is increased.

이상과 같은 본 발명의 실시예에 따른 차동 증폭기는, Triple-well 공정을 사용할 수 있는 IC에서 MOSFET을 사용하는 전압제어 발진기, 혼합기 등 대부분의 회로에 적용이 가능하다. The differential amplifier according to the embodiment of the present invention can be applied to most circuits such as a voltage controlled oscillator using a MOSFET, a mixer, and the like, which can use a triple-well process.

이하에서는 종래 기술에 따른 NMOS의 채널 동작과 본 발명의 실시예에 따른 NMOS의 채널 동작을 비교하여 설명한다.Hereinafter, the channel operation of the NMOS according to the conventional art and the operation of the channel of the NMOS according to the embodiment of the present invention will be described.

도 16은 종래 기술에 따른 NMOS의 채널 동작을 설명하기 위한 도면이고, 도 17은 본 발명의 실시예에 따른 NMOS의 채널 동작을 설명하기 위한 도면이다.FIG. 16 is a view for explaining a channel operation of an NMOS according to the related art, and FIG. 17 is a view for explaining a channel operation of the NMOS according to an embodiment of the present invention.

도 16과 같은 종래 기술에 따르면, NMOS의 채널의 크기는 게이트로 입력되는 전압에 따라서 변화하는데, 입력 전압이 높을 때에는 채널이 확장되고, 낮을 때에는 채널이 축소된다. 그리고 VGS의 DC 전압 크기에 의해서 소모 전류의 값이 결정되고 채널의 확장 및 축소에 따라서 채널양단의 전압 및 흐르는 전류가 변화한다고 할 수 있다. 따라서 채널의 확장 및 축소의 차이가 신호 전력의 크기라고 할 수 있다. PMOS 또한 동일한 원리로 동작한다.According to the conventional technique as shown in FIG. 16, the size of the channel of the NMOS changes according to the voltage input to the gate. When the input voltage is high, the channel is expanded. When the input voltage is low, the channel is reduced. Then, the value of the consumed current is determined by the DC voltage magnitude of V GS , and the voltage and current flowing across the channel changes according to the expansion and contraction of the channel. Therefore, the difference between the expansion and the reduction of the channel is the magnitude of the signal power. The PMOS also operates on the same principle.

반면, 도 17과 같은 본 발명의 실시예에 따른 NMOS의 채널은 바디에 인가된 전압에 의해서 문턱전압의 크기가 조절되어 채널의 크기가 변화한다. 바디에 인가되는 DC전압이 소스와 동일한 크기일 경우 기준이 되는 채널의 크기는 변하지 않으므로 종래기술과 비교하여 소모 전류의 양은 변화가 없게 된다.On the other hand, in the channel of the NMOS according to the embodiment of the present invention as shown in FIG. 17, the magnitude of the threshold voltage is adjusted by the voltage applied to the body to change the size of the channel. When the DC voltage applied to the body is the same size as the source, the size of the reference channel does not change, so that the amount of consumed current is not changed as compared with the conventional technology.

그리고 소스가 접지되어 있는 경우에, 바디에 인가되는 VGS와 동일한 위상의 AC 신호에 의해서 문턱전압이 VGS의 위상과 반대로 변한다. 따라서 입력전압이 높을 때는 문턱전압이 낮아지고 입력전압이 낮을 때는 문턱전압이 높아지므로, 입력전압이 높을 때에는 채널이 더욱 확장되며 낮을 때에는 채널이 더욱 축소된다. 즉 문턱전압의 변화폭만큼 채널의 변화폭이 증가함을 알 수 있다. 따라서 신호전력의 크기가 증가함을 알 수 있다.When the source is grounded, the threshold voltage changes inversely to the phase of V GS by an AC signal having the same phase as V GS applied to the body. Therefore, when the input voltage is high, the threshold voltage is low. When the input voltage is low, the threshold voltage is high. Therefore, when the input voltage is high, the channel is further expanded. That is, it can be seen that the variation width of the channel increases by the variation width of the threshold voltage. Thus, it can be seen that the magnitude of the signal power increases.

도 18 내지 도 22는 본 발명의 실시예에 따른 차동 증폭기의 직류 소모 전력 및 이득을 비교하기 위한 도면이다. 18 to 22 are diagrams for comparing the DC power consumption and the gain of the differential amplifier according to the embodiment of the present invention.

도 18는 종래 기술에 따른 소스와 바디가 연결된 NMOS의 동작 전압을 나타낸 것이다. 종래 기술과 같이 소스와 바디가 연결되었을 때의 NMOS의 동작은 게이트에 인가된 직류(DC) 전압(Input DC bias)과 문턱전압(Reference threshold voltage)의 차이에 의해서 DC 소모 전력(DC dissipation power)이 결정되며, 고정적인 문턱전압을 가지기 때문에 입력신호(Amplitude of input signal)의 크기가 변하지 않는다. 추가적으로 문턱전압은 바디-소스의 구조적 다이오드 및 드레인-바디-소스의 구조적 BJT에 의해서 낮아지는데 한계를 가진다.18 shows the operating voltage of an NMOS to which a source and a body are connected according to the prior art. The operation of the NMOS when the source and the body are connected as in the prior art is affected by the DC dissipation power due to the difference between the input DC bias and the reference threshold voltage applied to the gate, And the magnitude of the input signal (Amplitude of the input signal) is not changed since it has a fixed threshold voltage. In addition, the threshold voltage is limited by the structural diode of the body-source and the structural BJT of the drain-body-source.

도 19는 NMOS의 바디에 별도의 직류(DC) 전압만을 인가한 경우의 NMOS의 동작 전압을 나타낸 것이다. 도 19와 같이 바디에 별도의 직류(DC) 전압만이 인가되었을 때 NMOS의 동작은 바디에 소스보다 낮은 전압이 인가될 경우 문턱전압이 증가하여 DC 소모전력이 줄어들고 상대적으로 낮은 이득을 가진다. 또한 바디에 소스보다 높은 전압이 인가될 경우 문턱전압이 줄어들어 DC 소모전력이 늘어나고 상대적으로 높은 이득을 가진다. 그러나 문턱전압은 변하지 않고 고정적이기 때문에 신호의 크기는 변화하지 않는다. FIG. 19 shows the operating voltage of the NMOS when only a separate direct current (DC) voltage is applied to the body of the NMOS. As shown in FIG. 19, when only a DC voltage is applied to the body, the operation of the NMOS has a relatively low gain because the threshold voltage increases when a voltage lower than the source voltage is applied to the body, thereby reducing the DC consumption power. Also, when a voltage higher than the source voltage is applied to the body, the threshold voltage is reduced, and the DC consumption power is increased and the gain is relatively high. However, the magnitude of the signal does not change because the threshold voltage is constant and unchanged.

도 20은 NMOS의 바디에 별도의 교류(AC) 전압만을 인가한 경우의 NMOS의 동작 전압을 나타낸 것이다. 도 20과 같이 바디에 별도의 교류(AC) 신호만이 인가되었을 때의 NMOS의 동작은 MOSFET의 구조적 다이오드에 의해서 바디에 소스보다 높은 전압이 인가되게 되므로, 문턱전압이 바디-소스 연결의 형태에 비하여 낮게 형성된다. 따라서 NMOS의 바디에 별도의 교류(AC) 전압만을 인가한 경우 더 높은 DC 소모 전력 및 이득을 가지며, 바디에 VGS와 동일한 위상의 신호가 인가될 때 문턱전압이 역위상으로 변화하기 때문에 문턱전압이 변하는 크기만큼 신호의 크기가 증가한다. 하지만 문턱전압이 낮아지는 데에는 한계가 있기 때문에 MOSFET의 구조적 BJT를 동작시키지 않기 위해서는 그 증폭율이 제한적이다. 증폭률을 향상하기 위해 바디에 더 큰 크기의 신호를 인가할 때에는 MOSFET의 구조적 BJT가 동작하게 되고, 이로 인해 신호가 왜곡될 수 있다.20 shows the operating voltage of the NMOS when only a separate AC voltage is applied to the body of the NMOS. As shown in FIG. 20, when only a separate AC signal is applied to the body, the operation of the NMOS causes a voltage higher than that of the source to be applied to the body by the structural diode of the MOSFET, . Therefore, when only a separate AC voltage is applied to the body of the NMOS, the DC power consumption and the gain are higher. When a signal having the same phase as V GS is applied to the body, the threshold voltage changes in opposite phase. The magnitude of the signal increases by the changing magnitude. However, since the threshold voltage can not be reduced, the amplification factor is limited in order not to operate the structural BJT of the MOSFET. When applying a larger-sized signal to the body to improve the gain, the structural BJT of the MOSFET is activated and the signal may be distorted.

도 21은 본 발명의 실시예와 같이, NMOS의 바디에 소스와 동일한 직류(DC) 전압과 VGS와 동일한 위상의 교류(AC) 신호를 인가한 경우의 NMOS의 동작 전압을 나타낸 것이다. 도 21과 같이 NMOS의 바디에 소스와 동일한 직류(DC) 전압 및 VGS와 동일한 위상의 교류(AC) 신호와 동일한 위상의 신호가 인가되었을 때의 NMOS의 동작은 바디-소스 연결과 동일한 DC 소모 전력을 가지고, 바디에 VGS와 동일한 위상의 신호가 인가될 때 문턱전압이 역위상으로 변화하기 때문에 문턱전압이 변하는 크기만큼 신호의 크기가 증가하고, AC신호만을 인가한 경우에 비해서 그 증폭률이 더 크다는 것을 알 수 있다.21 shows the operating voltage of an NMOS when an AC (AC) signal of the same phase as the V GS and the same DC voltage as the source is applied to the body of the NMOS, as in the embodiment of the present invention. NMOS behavior of, when applied to the same phase signals of the same direct current (DC) voltage and alternating current (AC) signal of the same phase and the V GS and the source in the NMOS body as shown in Figure 21 is body-identical DC consumption and source connections When a signal having the same phase as that of V GS is applied to the body, the magnitude of the signal increases by the amount of change in the threshold voltage and the amplification rate It can be seen that it is larger.

도 22는 본 발명의 실시예와 같이, NMOS의 바디에 소스보다 낮은 직류(DC) 전압과 VGS와 동일한 위상의 교류(AC) 신호를 인가한 경우의 NMOS의 동작 전압을 나타낸 것이다. 도 22와 같이 바디에 소스보다 낮은 직류(DC) 전압 및 VGS와 동일한 위상의 신호가 인가되었을 때의 NMOS의 동작은 바디-소스 연결과 비교하여 문턱전압이 높아지기 때문에 DC 소모 전력이 줄어들며, 바디에 VGS와 동일한 위상의 신호가 인가될 때 문턱전압이 역위상으로 변화하기 때문에 문턱전압이 변하는 크기만큼 신호의 크기가 증가한다. 또한 상기의 경우에 비해서 바디에 인가되는 AC신호의 크기를 더 키울 수 있기 때문에 신호 크기의 증폭률이 더 커질 수 있다.22 shows the operating voltage of the NMOS when a direct current (DC) voltage lower than the source and an AC (AC) signal having the same phase as V GS are applied to the body of the NMOS, as in the embodiment of the present invention. As shown in FIG. 22, the operation of the NMOS when a direct current (DC) voltage lower than the source voltage and a signal having the same phase as the V GS voltage are applied to the body, the DC voltage consumption is reduced because the threshold voltage is higher than that of the body- When a signal having the same phase as that of V GS is applied, the magnitude of the signal increases by the amount of change in the threshold voltage since the threshold voltage changes in opposite phase. Also, since the magnitude of the AC signal applied to the body can be increased as compared with the above case, the gain of the signal magnitude can be increased.

이와 같이 본 발명의 실시예에 따르면 트랜지스터의 바디에 VGS와 동일한 위상의 신호 및 직류(DC) 전압을 인가함으로써 문턱 전압을 조절할 수 있어, 종래 기술에 비하여 동일한 소모 전력 대비 상대적으로 높은 이득을 가질 수 있다. 또한 피드백 신호를 전력 증폭기의 출력에서 가져옴으로써 외부의 다른 회로와의 복잡한 연결이 필요하지 않고 간단하게 구성할 수 있다. 또한, 전력 증폭기의 출력 신호의 크기가 크기 때문에 작은 크기의 변압기로도 충분한 증폭이 가능한 이점이 있다.As described above, according to the embodiment of the present invention, the threshold voltage can be adjusted by applying a signal having the same phase as V GS and a direct current (DC) voltage to the body of the transistor and having a relatively high gain . In addition, by taking the feedback signal from the output of the power amplifier, it is possible to simply configure it without the need for complicated connection with other external circuits. In addition, since the magnitude of the output signal of the power amplifier is large, there is an advantage that sufficient amplification can be performed even with a small-sized transformer.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

110,115: 트랜지스터 111,113: 제1 트랜지스터
112,114: 제2 트랜지스터 110a,111a,113a,115a: 제1a 트랜지스터
110b,111b,113b,115b: 제1b 트랜지스터
112a,114a: 제2a 트랜지스터 112b,114b: 제2b 트랜지스터
121,123,125,127: 1차측 122,124,126,128: 2차측110, 115: transistors 111, 113:
112, 114: second transistor 110a, 111a, 113a, 115a:
110b, 111b, 113b, and 115b:
112a, 114a: the 2a transistor 112b, 114b: the second transistor
121, 123, 125, 127: Primary side 122, 124, 126, 128:

Claims (12)

게이트를 통하여 교류 형태의 입력 신호가 인가되고, 제1단이 제1 전원에 연결되어 있고 제2단을 통해서 상기 입력 신호와 반대 위상의 증폭된 신호를 출력하는 트랜지스터; 및
1차측의 제1단이 상기 트랜지스터의 제2단에 연결되고 제2단이 제2 전원에 연결되며, 2차측의 제1단이 제1 직류 전원에 연결되고 제2단이 상기 트랜지스터의 바디에 연결되어 있는 트랜스포머를 포함하는 피드백 신호를 이용한 전력 증폭기.A transistor having a first terminal coupled to the first power source and an amplified signal having a phase opposite to the input signal through the second terminal; And
The first end of the primary side is connected to the second end of the transistor and the second end is connected to the second power source, the first end of the secondary side is connected to the first direct current power source and the second end is connected to the body of the transistor A power amplifier using a feedback signal including a connected transformer. 청구항 1에 있어서,
상기 트랜지스터의 바디에는 상기 입력 신호와 동일한 위상의 신호 및 상기 제1 직류 전원의 전압이 인가되는 피드백 신호를 이용한 전력 증폭기. The method according to claim 1,
And a feedback signal to which a voltage of the first DC power supply is applied. 청구항 1에 있어서,
상기 제1 전원은 접지 전원인 피드백 신호를 이용한 전력 증폭기.The method according to claim 1,
Wherein the first power source is a ground power source. 게이트를 통하여 교류 형태의 입력 신호가 인가되고, 제1단이 제1 전원에 연결되어 있고 제2단을 통해서 상기 입력 신호와 반대 위상의 증폭된 신호를 출력하는 제1 트랜지스터;
상기 제1 트랜지스터와 캐스코드 연결되며, 게이트에 제1 직류 전원이 연결되고, 제1단이 상기 제1 트랜지스터의 제2단에 연결되어 상기 증폭된 신호가 인가되며, 제2단을 통해서 상기 증폭된 신호와 동일한 위상의 신호를 증폭하여 출력하는 제2 트랜지스터; 및
1차측의 제1단이 상기 제2 트랜지스터의 제2단에 연결되고 제2단이 제2 전원에 연결되며, 2차측의 제1단이 제2 직류 전원에 연결되고 제2단이 상기 제1 트랜지스터의 바디에 연결되어 있는 트랜스포머를 포함하는 피드백 신호를 이용한 전력 증폭기.A first transistor for receiving an input signal of an alternating current type through a gate, a first terminal connected to a first power source and outputting an amplified signal having a phase opposite to that of the input signal through a second terminal;
A second transistor having a gate connected to the first transistor, a first DC power source connected to the gate, a first terminal connected to the second terminal of the first transistor to apply the amplified signal, A second transistor for amplifying and outputting a signal having the same phase as that of the first signal; And
The first end of the primary side is connected to the second end of the second transistor and the second end is connected to the second power source, the first end of the secondary side is connected to the second direct current power source, A power amplifier using a feedback signal comprising a transformer coupled to the body of the transistor. 청구항 4에 있어서,
상기 제1 트랜지스터의 바디에는 상기 입력 신호와 동일한 위상의 신호 및 상기 제2 직류 전원의 전압이 인가되는 피드백 신호를 이용한 전력 증폭기. The method of claim 4,
And a feedback signal to which the voltage of the second DC power supply is applied. 청구항 4에 있어서,
상기 제1 전원은 접지 전원인 피드백 신호를 이용한 전력 증폭기.The method of claim 4,
Wherein the first power source is a ground power source. 게이트를 통하여 교류 형태의 입력 신호가 인가되고, 제1단이 제1 전원에 연결되어 있고 제2단을 통해서 상기 입력 신호와 반대 위상의 증폭된 신호를 출력하는 제1 트랜지스터;
상기 제1 트랜지스터와 캐스코드 연결되며, 게이트에 제1 직류 전원이 연결되고, 제1단이 상기 제1 트랜지스터의 제2단에 연결되어 상기 증폭된 신호가 인가되며, 제2단을 통해서 상기 증폭된 신호와 동일한 위상의 신호를 증폭하여 출력하는 제2 트랜지스터; 및
1차측의 제1단이 상기 제2 트랜지스터의 제2단에 연결되고 제2단이 제2 전원에 연결되며, 2차측의 제1단이 제2 직류 전원에 연결되고 제2단이 상기 제2 트랜지스터의 바디에 연결되어 있는 트랜스포머를 포함하는 피드백 신호를 이용한 전력 증폭기.A first transistor for receiving an input signal of an alternating current type through a gate, a first terminal connected to a first power source and outputting an amplified signal having a phase opposite to that of the input signal through a second terminal;
A second transistor having a gate connected to the first transistor, a first DC power source connected to the gate, a first terminal connected to the second terminal of the first transistor to apply the amplified signal, A second transistor for amplifying and outputting a signal having the same phase as that of the first signal; And
The first end of the primary side is connected to the second end of the second transistor and the second end is connected to the second power source, the first end of the secondary side is connected to the second direct current power source, A power amplifier using a feedback signal comprising a transformer coupled to the body of the transistor. 청구항 7에 있어서,
상기 제2 트랜지스터의 바디에는 상기 입력 신호와 동일한 위상의 신호 및 상기 제2 직류 전원의 전압이 인가되는 피드백 신호를 이용한 전력 증폭기. The method of claim 7,
And a feedback signal to which a voltage of the second DC power supply is applied. 청구항 7에 있어서,
상기 제1 전원은 접지 전원인 피드백 신호를 이용한 전력 증폭기.The method of claim 7,
Wherein the first power source is a ground power source. 게이트가 제1 직류 전원과 연결되고, 제1단을 통하여 교류 형태의 입력 신호가 인가되며 제2단을 통해서 상기 입력 신호와 동일한 위상의 증폭된 신호를 출력하는 트랜지스터; 및
1차측의 제1단이 상기 트랜지스터의 제2단에 연결되고 제2단이 제1 전원에 연결되며, 2차측의 제1단이 제2 직류 전원에 연결되고 제2단이 상기 트랜지스터의 바디에 연결되어 있는 트랜스포머를 포함하는 피드백 신호를 이용한 전력 증폭기.A transistor having a gate connected to the first direct current power source, an AC input signal applied through the first terminal, and an amplified signal having the same phase as the input signal through the second terminal; And
The first end of the primary side is connected to the second end of the transistor and the second end is connected to the first power source, the first end of the secondary side is connected to the second direct current power source and the second end is connected to the body of the transistor A power amplifier using a feedback signal including a connected transformer. 청구항 10에 있어서,
상기 트랜지스터의 바디에는 상기 입력 신호와 반대 위상의 신호 및 상기 제2 직류 전원의 전압이 인가되는 피드백 신호를 이용한 전력 증폭기.The method of claim 10,
And a feedback signal to which a voltage of the second DC power supply is applied. 청구항 1 내지 청구항 11 중 어느 한 항에 있어서,
단일 증폭기 형태인 상기 전력 증폭기는 차동 증폭기에 이용되는 피드백 신호를 이용한 전력 증폭기.The method according to any one of claims 1 to 11,
The power amplifier in the form of a single amplifier uses a feedback signal used in a differential amplifier.
KR20130059746A 2013-05-27 2013-05-27 Power amplifier using feedback signal KR101496004B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130059746A KR101496004B1 (en) 2013-05-27 2013-05-27 Power amplifier using feedback signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130059746A KR101496004B1 (en) 2013-05-27 2013-05-27 Power amplifier using feedback signal

Publications (2)

Publication Number Publication Date
KR20140139277A true KR20140139277A (en) 2014-12-05
KR101496004B1 KR101496004B1 (en) 2015-02-26

Family

ID=52459348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130059746A KR101496004B1 (en) 2013-05-27 2013-05-27 Power amplifier using feedback signal

Country Status (1)

Country Link
KR (1) KR101496004B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101895210B1 (en) * 2017-04-05 2018-09-07 한국과학기술원 Power amplifier
US10079579B2 (en) 2016-04-14 2018-09-18 Electronics And Telecommunications Research Institute Circuit for amplifying radio signal using high frequency

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5995814A (en) 1997-06-13 1999-11-30 Lucent Technologies Inc. Single-stage dual-band low-noise amplifier for use in a wireless communication system receiver

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10079579B2 (en) 2016-04-14 2018-09-18 Electronics And Telecommunications Research Institute Circuit for amplifying radio signal using high frequency
KR101895210B1 (en) * 2017-04-05 2018-09-07 한국과학기술원 Power amplifier

Also Published As

Publication number Publication date
KR101496004B1 (en) 2015-02-26

Similar Documents

Publication Publication Date Title
US9800156B2 (en) Amplifier circuit and voltage regulator
US8410854B2 (en) Semiconductor integrated circuit device
JP2013544060A (en) Current mirror and high compliance single stage amplifier
US7443240B2 (en) AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit
KR101496004B1 (en) Power amplifier using feedback signal
US20110291759A1 (en) Rail-to-rail amplifier
US20110156673A1 (en) Internal power generating circuit and semiconductor device including the same
JP5883477B2 (en) Voltage controlled oscillator
US8072268B2 (en) Operational amplifier
US9543905B2 (en) Amplifier circuit
KR101480224B1 (en) Power amplifier using feedforward signal
JP7367774B2 (en) driver circuit
KR100695510B1 (en) Differential amplifier
US8427237B2 (en) Common-mode feedback circuit
KR101480225B1 (en) Power amplifier using feedforward signal
JP5684697B2 (en) Clipping circuit, differential amplifier circuit and amplifier circuit
US8547175B2 (en) Output circuit
KR101480614B1 (en) Power amplifier using feedback signal
KR101449690B1 (en) Differential amplifier using feedback signal
JP2015019328A (en) Amplification circuit
KR101338711B1 (en) Apparatus for power amplication using current source
JP6571518B2 (en) Differential amplifier circuit
JPH02176811A (en) Reference voltage generating circuit
KR101392884B1 (en) Power amplifier using feedforward signal
JP2004064213A (en) Differential amplifier circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180108

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee