KR20140134622A - 신호 피크 대 평균 전력 비(par) 감소 - Google Patents

신호 피크 대 평균 전력 비(par) 감소 Download PDF

Info

Publication number
KR20140134622A
KR20140134622A KR20140057175A KR20140057175A KR20140134622A KR 20140134622 A KR20140134622 A KR 20140134622A KR 20140057175 A KR20140057175 A KR 20140057175A KR 20140057175 A KR20140057175 A KR 20140057175A KR 20140134622 A KR20140134622 A KR 20140134622A
Authority
KR
South Korea
Prior art keywords
band
signal
error signal
distortion
gain
Prior art date
Application number
KR20140057175A
Other languages
English (en)
Other versions
KR101605731B1 (ko
Inventor
아르만도 코바
Original Assignee
인텔 아이피 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 아이피 코포레이션 filed Critical 인텔 아이피 코포레이션
Publication of KR20140134622A publication Critical patent/KR20140134622A/ko
Application granted granted Critical
Publication of KR101605731B1 publication Critical patent/KR101605731B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/62—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for providing a predistortion of the signal in the transmitter and corresponding correction in the receiver, e.g. for improving the signal/noise ratio
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H04L27/3411—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power reducing the peak to average power ratio or the mean power of the constellation; Arrangements for increasing the shape gain of a signal set

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

신호의 피크 대 평균 전력 비(PAR)를 감소시키는 방법은 압축된 신호의 대역 내 왜곡을 나타내는 대역 내 에러 신호를 생성하는 단계 및 압축된 신호의 대역 외 왜곡을 나타내는 대역 외 에러 신호를 생성하는 단계를 포함할 수 있다. 상기 방법은 조정된 대역 내 에러 신호를 생성하기 위해 대역 내 이득을 대역 내 에러 신호에 적용하는 단계 및 조정된 대역 외 에러 신호를 생성하기 위해 대역 외 이득을 대역 외 에러 신호에 적용하는 단계를 더 포함할 수 있다. 상기 방법은 또한 출력 신호를 생성하기 위해 압축된 신호를 조정된 대역 내 에러 신호 및 조정된 대역 외 에러 신호와 결합하는 단계를 포함할 수 있다. 압축된 신호는 조정된 에러 신호들과 결합될 수 있고, 대역 내 이득 및 대역 외 이득은 출력 신호의 왜곡이 압축된 신호의 왜곡에 대해 감소되도록 출력 신호에 기초할 수 있다.

Description

신호 피크 대 평균 전력 비(PAR) 감소{SIGNAL PEAK-TO-AVERAGE POWER RATIO(PAR) REDUCTION}
본원에서 개시되는 실시예들은 신호의 피크-대-평균 전력 비(peak-to-average power ratio; PAR)를 감소시키는 것에 관한 것이다
신호의 데이터 레이트(data rate)는 신호의 피크-대 평균 전력 비(PAR)(또한 "파고율(crest factor)"로서 칭해진다)에 반비례할 수 있다. 그러므로, 신호들의 PAR를 감소시키는 것은 특정한 시간 기간 동안 신호들을 통해 전달될 수 있는 데이터의 양을 증가시킬 수 있다. 추가로, 신호들의 PAR을 감소시키는 것은 특정한 양의 데이터를 통신하는 데 사용되는 전력 소모를 감소시킬 수 있다.
본원에서 청구되는 특허대상은 임의의 단점들을 해결하거나 상술한 것들과 같은 환경에서만 동작하는 실시예들로 제한되지 않는다. 오히려, 본 배경부는 단지 본원에서 기술되는 일부 실시예들이 실행될 수 있는 하나의 예시 기술 분야를 설명하도록 제공된다.
본 발명의 목적은 상술한 문제를 해결하는 것이다.
하나의 실시예에 따르면, 신호의 피크 대 평균 전력 비(peak to average power ratio; PAR)를 감소시키는 방법은 압축된 신호가 생성되는 입력 신호에 대한 압축된 신호의 대역 내(in-band) 왜곡을 표시하는 대역 내 에러 신호를 생성하는 단계와 입력 신호에 대한 압축 신호의 대역 외(out-of-band) 왜곡을 나타내는 대역 외 에러 신호를 생성하는 단계를 포함할 수 있다. 상기 방법은 조정된 대역 내 에러 신호를 생성하기 위해 대역 내 이득을 대역 내 에러 신호에 적용하는 단계 및 조정된 대역 외 에러 신호를 생성하기 위해 대역 외 이득을 대역 외 에러 신호에 적용하는 단계를 더 포함할 수 있다. 상기 방법은 또한 출력 신호를 생성하기 위해 압축된 신호를 조정된 대역 내 에러 신호 및 조정된 대역 외 에러 신호와 결합하는 단계를 포함할 수 있다. 압축된 신호는 조정된 대역 내 에러 신호 및 조정된 대역 외 에러 신호와 결합될 수 있고, 대역 내 이득 및 대역 외 이득은 출력 신호에 기초할 수 있어서, 상기 출력 신호의 왜곡은 압축된 신호의 왜곡에 대해 감소된다.
실시예들의 목적 및 장점들은 적어도 특히 청구항들에서 지적되는 요소들, 특징들 결합들에 의해 실현 및 달성될 것이다.
상술한 일반적 설명 및 다음의 상세한 설명 이 둘 모두는 예시적으로 설명하는 것이며 주장되는 바와 같이, 본 발명을 제한하지 않는다.
예시 실시예들은 첨부 도면들의 사용을 통해 추가 특수성 및 세부사항으로 기술 및 설명될 것이다:
도 1은 하나의 예시 무선 통신 시스템을 도시하는 도면;
도 2는 하나의 예시 송신 및/또는 수신 요소의 선택된 구성요소들의 블록도;
도 3은 도 2의 피크-대-평균 전력 비(PAR) 감소의 하나의 예시 실시예의 블록도;
도 4는 도 3의 프로세싱 모듈의 하나의 예시 실시예의 블록도;
도 5는 도 4의 적응 모듈의 하나의 예시 실시예의 블록도;
도 6은 신호의 PAR을 감소시키는 하나의 예시 방법의 흐름도.
본 발명의 일부 실시예들에 따르면, 신호의 피크-대-평균 전력 비(PAR)(또한 흔히 "파고율(crest factor)"로 칭해진다)가 감소될 수 있다. PAR의 감소는 신호의 데이터 레이트의 증가 및 신호를 통해 데이터를 통신하는 데 사용되는 전력 소비의 감소가 가능할 수 있다.
후술되는 바와 같이, 일부 실시예들에서, PAR 감소 모듈은 입력 신호를 수신하도록 구성될 수 있다. PAR 감소 모듈은 입력 신호의 진폭을 압축하여(예를 들어, 입력 신호의 진폭을 클립핑(clipping)한다) 압축된 신호를 생성하도록 구성될 수 있다. PAR 감소 모듈은 또한 입력 신호와 압축된 신호를 비교하여 입력 신호에 대한 압축된 신호의 왜곡을 나타낼 수 있는 에러 신호를 생성하도록 구성될 수 있다. 일부 실시예들에서, PAR 감소 모듈은 대역 내 에러 신호를 생성하기 위해 대역 내 주파수 범위에 기초하여 에러 신호를 필터링하도록 구성될 수 있다. PAR 감소 모듈은 또한 대역 외 에러 신호를 생성하기 위해 대역 외 주파수 범위에 기초하여 에러 신호를 필터링하도록 구성될 수 있다. 대역 내 주파수 범위는 입력 신호의 의도된 주파수 범위에 대응할 수 있고 대역 외 주파수 범위는 입력 신호의 의도된 주파수 범위의 외부에 있을 수 있는 주파수 범위에 대응할 수 있다.
추가로, 일부 실시예들에서, PAR 감소 모듈은 출력 신호의 피드백 및 입력 신호에 기초하여 PAR 감소 모듈에 의해 생성되는 출력 신호의 대역 내 왜곡을 결정하도록 구성될 수 있다. 일부 실시예들에서, 대역 내 왜곡은 입력 신호에 대한 출력 신호의 에러 벡터 크기(error vector magnitude; EVM)에 기초하여 결정될 수 있다. PAR 감소 모듈은 또한 대역 내 왜곡에 기초하여 대역 내 에러 신호에 대역 내 이득을 적용하도록 구성될 수 있다.
일부 실시예들에서, PAR 감소 모듈은 또한 출력 신호의 피드백에 기초하여 출력 신호의 대역 외 왜곡을 결정할 수 있다. 일부 실시예들에서, 대역 외 왜곡은 출력 신호의 인접 채널 누출비(adjacent channel leakage ratio; ACLR)에 기초하여 결정될 수 있다. 더욱이, PAR 감소 모듈은 대역 외 왜곡에 기초하여 대역 외 이득을 대역 외 에러 신호에 적용할 수 있다.
대역 내 이득을 대역 내 에러 신호에 적용한 후에 그리고 대역 외 이득을 대역 외 신호에 적용한 후에, PAR 감소 모듈은 대역 내 및 대역 외 에러 신호들을 결합된 에러 신호로 결합하도록 구성될 수 있다. 추가로, PAR 감소 모듈은 압축된 신호를 결합된 에러 신호와 결합함으로써 출력 신호를 생성하도록 구성될 수 있다.
일부 실시예들에서, PAR 감소 모듈은 대역 내 왜곡 및 대역 외 왜곡에 기초하고 이들 왜곡과 연관될 수 있는 최적화를 수행할 수 있다. PAR 감소 모듈은 이 최적화에 기초하여 대역 내 이득 및/또는 대역 외 이득을 결정할 수 있다. 일부 실시예들에서, 대역 내 및/또는 대역 외 이득들은 상기 최적화에 기초하여 조정되어서, 대역 내 왜곡, 대역 외 왜곡 및 출력 신호와 연관되는 PAR이 지정된 한계들 내에 있을 수 있게 된다.
그러므로, PAR 감소 모듈은 신호와 연관되는 PAR을 감소시키도록 구성될 수 있다. 상술한 바와 같이, 감소된 PAR로 인해 데이터 레이트들을 증가시키고/시키거나 신호들을 통한 데이터의 전송에 소비되는 전력을 감소시키는 것이 가능할 수 있다. 일부 실시예들에서, PAR 감소 모듈은 무선 통신 시스템들을 통한 정보의 통신을 개선하기 위해서 무선 통신 시스템의 하나 이상의 구성요소들에 관하여 구현될 수 있다.
본 발명의 실시예들은 첨부 도면들을 참조하여 기술될 것이다.
도 1은 본원에서 기술되는 적어도 하나의 실시예에 따라 배열되는 하나의 예시 무선 통신 시스템(100)(이후에 "시스템(100)"으로 칭해진다)을 도시한다. 시스템(100)은 무선 통신 서비스들을 하나 이상의 액세스 포인트들(104)을 통해 하나 이상의 단말기들(106)에 제공하도록 구성될 수 있다. 도 1에서 명백하게 도시되지 않을지라도, 시스템(100)은 임의의 수효의 단말기들(106)에 무선 통신 서비스들을 제공하는 임의의 수효의 액세스 포인트들(104)을 포함할 수 있다. 추가로, 본원에서 실질적으로 임의의 복수 및/또는 단수의 용어들을 사용하는 것과 관련하여, 당업자들은 맥락 및/또는 적용예에 적합한 바에 따라 단수에서 복수로 그리고/또는 단수에서 복수로 해석할 수 있다.
시스템(100)에 의해 제공되는 무선 통신 서비스들은 음성 서비스들, 데이터 서비스들, 메시징 서비스들 및/또는 이들의 임의의 적절한 결합을 포함할 수 있다. 시스템(100)은 주파수 분할 듀플렉싱(Frequency Division Duplexing; FDD) 네트워크, 주파수 분할 다중 액세스(Frequency Division Multiple Access; FDMA) 네트워크, 직교 FDMA(Orthogonal FDMA; OFDMA) 네트워크, 코드 분할 다중 액세스(Code Division Multiple Access; CDMA) 네트워크, 시 분할 다중 액세스(Time Division Multiple Access; TDMA) 네트워크, 직접 시퀀 스 확산 스펙트럼(Direct Sequence Spread Spectrum; DSSS) 네트워크, 주파수 호핑 확산 스펙트럼(Hopping Spread Spectrum; FHSS) 네트워크 및/또는 어떤 다른 무선 통신 네트워크를 포함할 수 있다. 일부 실시예들에서, 시스템(100)은 제 2 세대(2G) 무선 통신 네트워크, 제 3 세대(3G) 무선 통신 네트워크, 제 4 세대(4G) 무선 통신 네트워크 및/또는 Wi-Fi 네트워크로서 동작하도록 구성될 수 있다. 이들 또는 다른 실시예들에서, 시스템(100)은 롱텀 에볼루션(Long Term Evolution; LTE) 무선 통신 네트워크로서 동작하도록 구성될 수 있다.
액세스 포인트(104)는 무선 통신 서비스들을 단말기(106)에 제공할 수 있는 임의의 적절한 무선 네트워크 통신 포인트일 수 있다. 액세스 포인트(104)는 예로서 그러나 제한하지 않고, 기지국, 원격 무선 헤드(remote radio head; RRH), NodeB, 진화된 NodeB(eNB) 또는 임의의 다른 적절한 통신 포인트를 포함할 수 있다. 일부 실시예들에서, 모바일 스위칭 센터(mobile switching center; MSC)(110)는 액세스 포인트들(104)에 통신 가능하게 결합될 수 있고 액세스 포인트들(104)에 대한 조정 및 제어를 제공할 수 있다.
단말기(106)는 무선 통신 서비스들을 획득하기 위해 시스템(100)을 사용할 수 있는 임의의 디바이스일 수 있고 또한 원격 스테이션, 이동국, 액세스 단말기, 사용자 장비(user equipment; UE), 무선 통신 디바이스, 셀룰러 폰 또는 일부 다른 용어로서 칭해질 수 있다. 예를 들어, 단말기(106)는 예로서 그러나 제한하지 않고, 셀룰러 폰, 스마트폰, 개인용 데이터 보조장치(personal data assistant; PDA), 랩탑 컴퓨터, 개인용 컴퓨터, 태블릿 컴퓨터, 무선 통신 카드 또는 시스템(100) 내에서 통신하도록 구성되는 임의의 다른 유사한 디바이스를 포함할 수 있다.
단말기(106)는 하나 이상의 위성들(108)로부터 신호들을 수신할 수 있거나 수신할 수 없을 수 있다. 일부 실시예들에서, 위성들(108)은 널리 공지되어 있는 전지구적 위치추적 시스템(Global Positioning System; GPS)와 같은 위성 위치추적 시스템에 속할 수 있다. 추가로, 단말기(106)는 또한 블루투스 송신기, 무선 충실도(Wireless Fidelity; Wi-Fi) 송신기, 무선 근거리 네트워크(wireless local network; WLAN) 송신기, IEEE 802.11 송신기 및 다른 적절한 송신기와 같은 다른 유형들의 송신 소스들로부터 신호를 수신할 수 있다.
도 1에서, 각각의 단말기(106)는 다수의 송신 소스로부터 신호들을 동시에 수신하는 것으로 도시되고, 여기서 송신 소스는 액세스 포인트(104) 또는 위성(108)일 수 있다. 특정한 실시예들에서, 단말기(106)는 또한 송신 소스일 수 있다. 일반적으로, 단말기(106)는 임의의 소정의 순간에 송신 소스가 없거나 또는 하나 또는 다수의 송신 소스들로부터 신호들을 수신할 수 있다. 추가적으로, 간소화를 위해, 단 2개의 단말기들(106)과 2개의 액세스 포인트들(104)만이 도 1에 도시된다; 그러나, 시스템(100)은 임의의 수의 단말기들(106) 및 액세스 포인트들(104)을 포함할 수 있다.
도 2는 본원에 기술되는 적어도 하나의 실시예에 따라 배열되는 하나의 예시 송신 및/또는 수신 요소들(200)(예를 들어, 도 1의 단말기(106), 액세스 포인트(104) 또는 위성(108))의 선택된 구성요소들의 블록도를 도시한다. 도시된 실시예에서, 요소(200)는 송신 경로(201), 디지털 회로소자(202) 및 오실레이터 회로(210)를 포함할 수 있다. 일부 실시예들에서, 요소(200)는 또한 수신 경로(명확하게 도시되지 않음)를 포함할 수 있다. 따라서, 요소(200)의 기능에 따라, 요소(200)는 송신기, 수신기 또는 송수신기로 간주될 수 있다.
요소(200)는 송신 경로(201)를 통해 송신하기 위한 신호들 및 정보를 프로세싱하도록 구성되는 임의의 시스템, 디바이스 또는 장치를 포함할 수 있는 디지털 회로소자(202)를 포함할 수 있다. 일부 실시예들에서, 디지털 회로소자(202)는 또한 요소(200)의 수신 경로를 통해 수신되는 신호들 및 정보를 프로세싱하도록 구성될 수 있다. 디지털 회로소자(202)는 하나 이상의 마이크로프로세서들, 마이크로제어기들, 디지털 신호 프로세서(digital signal processor; DSP)들, 주문형 반도체 칩(application-specific integrated circuit; ASIC)들, 필드 프로그래머블 게이트 어레이(Field Programmable Gate Array; FPGA) 또는 프로그램 명령들을 해석 및/또는 실행하고/하거나 데이터 및/또는 신호들을 프로세싱하도록 구성되는 임의의 다른 디지털 또는 아날로그 회로소자를 포함할 수 있다. 일부 실시예들에서, 프로그램 명령들 및/또는 프로세스 데이터는 메모리 내에 저장될 수 있다.
메모리는 어떤 시간 기간 동안 프로그램 명령들 및/또는 데이터를 지니도록 구성되는 임의의 적절한 컴퓨터 판독 가능 매체를 포함할 수 있다. 예이지만 제한하지 않게, 그와 같은 컴퓨터 판독 가능 매체는 랜덤 액세스 메모리(Random Access Memory; RAM), 판독 전용 메모리(Read-Only Memory; ROM), 전기적 소거 가능 프로그램 가능 판독 전용 메모리(Electrically Erasable Programmable Read-Only Memory; EEPROM), 컴팩트 디스크 판독 전용 메모리(Compact Disk Read-Only Memory; CD-ROM) 또는 다른 광 디스크 스토리지, 자기 디스크 스토리지 또는 다른 자기 스토리지 디바이스들, 플래시 메모리 디바이스들(예를 들어, 고체 메모리 디바이스들)을 포함하는 유형 및/또는 비일시적 컴퓨터 판독 가능 저장 매체 또는 원하는 프로그램 코드를 컴퓨터 실행 가능 명령들 또는 데이터 구조들로 반송 또는 저장하는 데 사용될 수 있거나 프로세서가 액세스할 수 있는 임의의 다른 유형 및/또는 비일시적 저장 매체를 포함할 수 있다. 컴퓨터 판독 가능 매체의 범위 내에는 위의 디바이스들이 결합된 것들 또한 포함될 수 있다. 컴퓨터-실행 가능 명령들은 예를 들어 범용 컴퓨터, 특수 목적 컴퓨터, 또는 특수 목적 프로세싱 디바이스(예를 들어, 프로세서)로 하여금 특정 기능 또는 기능들의 그룹을 수행하도록 하는 명령들 및 데이터를 포함할 수 있다.
디지털 회로소자(202)는 또한 PAR 감소 모듈(211)을 포함할 수 있다. 도 3 내지 도 5와 관련하여 아래에서 더 상세하게 기술되는 바와 같이, PAR 감소 모듈(211)은 송신 경로(201)를 통하여 요소(200)에 의해 송신될 수 있는 신호들의 PAR를 감소시키도록 구성될 수 있다.
송신 경로(201)는 디지털-대-아날로그 컨버터(digital-to-analog converter; DAC)(204)를 포함할 수 있다. DAC(204)는 디지털 회로소자(202)로부터 디지털 신호를 수신하도록 구성되고 수신된 디지털 신호를 아날로그 신호로 변환하도록 구성될 수 있다. 아날로그 신호는 그 후에 업컨버터(upconverter)(208)를 포함하는 송신 경로(201)의 하나 이상의 다른 구성요소들로 통과될 수 있다. 업컨버터(208)는 오실레이터 회로(210)에 의해 제공되는 오실레이터 신호에 기초하여 아날로그 신호를 무선 주파수로 주파수 상향 변환(upconverting)하도록 구성될 수 있다.
오실레이터 회로(210)는 아날로그 신호를 적용 가능한 무선 주파수로 변조 또는 상향 변환하기 위하여 특정한 주파수의 아날로그 파형을 생성하도록 구성되는 임의의 적절한 디바이스, 시스템 또는 장치일 수 있다. 일부 실시예들에서, 오실레이터 회로(210)는 또한 수신된 무선 통신 신호의 복조 또는 하향 변환(downconversion)에 사용될 수 있다. 따라서, 오실레이터 회로(210)는 변조 또는 복조에 사용될 수 있는 클럭 신호(clock signal)를 생성할 수 있다.
일부 실시예들에서, 송신 경로(201)는 또한 상향 변환된 신호의 송신을 위해 상향 변환된 신호를 증폭하도록 구성되는 가변 이득 증폭기(variable-gain amplifier; VGA)(214)를 포함할 수 있다. 상기 실시예 및 다른 실시예들에서, 송신 경로(201)는 VGA(214)에 의해 증폭될 수 있는 상향 변환된 신호를 수신하도록 구성되는 전력 증폭기(power amplifier; 220)를 포함할 수 있다. PA(220)는 또한 상향 변환된 신호를 증폭하도록 구성될 수 있다. 송신 경로는 VGA(214) 및 PA(220)에 의해 증폭되는 상향 변환된 신호를 수신하도록 구성되는 대역 통과 필터(216)를 추가적으로 포함할 수 있다. 대역 통과 필터(216)는 신호의 관심 대역(즉, 주파수 범위) 내의 상향 변환된 신호의 신호 성분들을 통과시키고 대역 외 잡음 및 원하지 않는 신호들을 제거하도록 구성될 수 있다. 증폭되고 필터링된 신호는 무선 통신 신호로서 신호를 송신하도록 구성될 수 있는 안테나(218)에 의해 수신될 수 있다.
따라서, 요소(200)는 무선 통신 신호들을 송신하도록 구성될 수 있다. 추가적으로, 요소(200)의 PAR 감소 모듈(211)은 송신되는 무선 통신 신호들의 PAR를 감소시키도록 구성될 수 있고, 이로 인해 무선 통신 신호들을 전송하는 데 사용되는 전력이 감소되고/되거나 무선 통신 신호들을 통해 송신될 수 있는 정보량이 증가할 수 있다.
본 발명의 범위를 벗어나지 않고 요소(200)에 수정, 추가 또는 제외가 행해질 수 있다. 예를 들어, 요소(200)는 명확하게 기술되고 예시되는 않은 임의의 수효의 구성요소들을 포함할 수 있다. 더욱이, 추가 구성요소들은 명확하게 기술되고 예시되는 구성요소들 사이에서 통신 가능하게 결합될 수 있다. 추가로, 일부 실시예들에서, 명확하게 예시되고 기술된 요소(200)의 구성요소들 중 하나 이상은 제외될 수 있다. 또한, PAR 감소 모듈(211)이 요소(200)에 포함되는 것으로 기술될지라도, PAR 감소 모듈(211)은 신호들의 PAR를 감소시키기 위해 임의의 적절한 시스템, 장치 또는 디바이스 내에 포함될 수 있다. 따라서, PAR 감소 모듈(211)은 무선 통신 애플리케이션들로 제한되지 않는다.
도 3은 본원에 기술되는 적어도 하나의 실시예에 따라 배열되는, 도 2의 PAR 감소 모듈(211)의 하나의 예시 실시예의 블록도를 도시한다. PAR 감소 모듈(211)은 입력 신호를 수신하도록 구성될 수 있고 수신된 입력 신호에 대한 연산들을 수행하도록 구성되는 프로세싱 모듈(304) 및 압축 모듈(302)을 포함할 수 있다.
입력 신호는 자체의 PAR이 PAR 감소 모듈(211)에 의해 감소되도록 할 수 있는 임의의 적절한 신호일 수 있다. 예를 들어, 일부 실시예들에서, 입력 신호는 동상(in-phase; I) 성분 및 직교(quadrature; Q) 성분을 포함함으로써 입력 신호가 디지털 기저 대역(baseband) IQ 신호가 될 수 있도록 하는 디지털 기적 대역 직교 위상 신호일 수 있다. 일부 실시예들에서, 입력 신호는 무선 통신 신호를 통해 송신되도록 의도될 수 있는 정보를 포함할 수 있다.
압축 모듈(302)은 입력 신호를 수신하고 입력 신호의 진폭을 압축하여 입력 신호의 압축된 신호를 생성하도록 구성되는 임의의 적절한 시스템, 장치 또는 디바이스를 포함할 수 있다. 예를 들어, 일부 실시예들에서, 압축 모듈(302)은 입력 신호의 진폭이 소정의 임계를 초과할 때 입력 신호의 진폭을 클립핑하는 클립핑 기능을 수행하도록 구성될 수 있다. 입력 신호의 진폭은 클립핑되지 않으면 입력 신호가 입력 신호의 목표 PAR를 초과할 그러한 경우일 때 클립핑될 수 있도록, 입력 신호의 소정의 임계가 이 신호의 목표 PAR에 기초할 수 있다. 클립핑 연산은 하드 클립핑(hard clipping) 연산일 수 있거나 소프트 클립핑(soft clipping) 연산일 수 있다.
압축 모듈(302)은 프로세싱 모듈(304)이 압축 모듈(302)로부터 압축된 신호를 수신할 수 있도록 프로세싱 모듈과 통신 가능하게 결합될 수 있다. 프로세싱 모듈(304)은 또한 입력 신호를 수신하도록 구성될 수 있다. 압축된 신호를 생성하기 위한 입력 신호의 압축은 압축된 신호 내의 왜곡을 일으킬 수 있다.
도 4 및 도 5와 관련하여 기술되는 바와 같이, 프로세싱 모듈(304)은 압축된 신호에 대하여 감소된 왜곡을 가질 수 있고 또한 입력 신호에 대하여 감소된 PAR을 가질 수 있는 출력 신호를 생성하기 위해 압축 신호 내의 왜곡을 감소시키도록 구성될 수 있다. 아래에서 더 설명되는 바와 같이, 프로세싱 모듈(304)은 압축된 신호 및 입력 신호에 기초하여 왜곡을 감소시키도록 구성될 수 있다. 일부 실시예들에서, 프로세싱 모듈(304)은 출력 신호의 PAR 및 왜곡이 출력 신호에 대한 원하는 범위 내에 있도록 구성될 수 있다. 따라서, PAR 감소 모듈(211)의 압축 모듈(302) 및 프로세싱 모듈(304)은 입력 신호의 PAR에 대한 출력 신호의 PAR을 감소시키기 위해 수행되는 압축 동안 만들어질 수 있는 왜곡을 또한 감소시키면서 감소된 PAR을 가지는 출력 신호를 생성하도록 구성될 수 있다.
도 4는 본원에 기술되는 적어도 하나의 실시예에 따라 배열되는, 도 3의 프로세싱 모듈(304)의 하나의 예시 실시예의 블록도를 도시한다. 상술한 바와 같이, 프로세싱 모듈(304)은 도 3의 압축 모듈(302)로부터 압축된 신호를 수신하도록 구성될 수 있고 또한 입력 신호를 수신하도록 구성될 수 있다. 일부 실시예들에서, 프로세싱 모듈(304)은 압축된 신호 및 입력 신호를 수신하도록 구성되는 에러 검출 모듈(401)을 포함할 수 있다.
에러 검출 모듈(401)은 입력 신호에 대한 압축된 신호 내의 왜곡을 나타낼 수 있는 에러 신호를 생성하기 위해 압축된 신호를 입력 신호와 비교하도록 구성되는 비교기(402)를 포함할 수 있다. 일부 실시예들에서, 입력 신호 및 압축된 신호 사이의 차는 입력 신호에 대한 압축된 신호 내의 왜곡을 나타낼 수 있다. 그러므로, 도시된 실시예에서, 비교기(402)는 에러 신호를 생성함으로써 이 에러 신호가 입력 신호에 대한 압축된 신호의 왜곡을 나타낼 수 있도록 압축된 신호로부터 입력 신호를 공제하도록 구성될 수 있다.
일부 실시예들에서, 압축된 신호 내의 왜곡은 대역 내 왜곡 및 대역 외 왜곡으로서 분류될 수 있다. 대역 내 왜곡은 출력 신호의 의도된 주파수 범위(이후에는 "관심 대역"으로 칭해진다) 내에서 발생하는 왜곡일 수 있고 대역 외 왜곡은 출력 신호의 관심 대역의 외부에서 발생하는 왜곡일 수 있다. 예를 들어, 출력 신호가 디지털 기저대역 신호이면, 대역 내 왜곡은 기저 대역 내에서 발생할 수 있는 왜곡일 수 있고 대역 외 왜곡은 기저 대역 외부에서 발생하는 왜곡일 수 있다.
일부 실시예들에서, 프로세싱 모듈(304)에 의해 생성되는 출력 신호의 품질은 출력 신호의 성상점(constellation point)들의 이상적인 위치들에 대한 이 성상점들의 위치들의 편차를 나타낼 수 있는 출력 신호의 에러 벡터 크기(error vector magnitude; EVM)에 기초하여 측정될 수 있다. 출력 신호의 EVM은 출력 신호의 대역 내 왜곡의 양에 영향을 받을 수 있다. 추가적으로, 출력 신호의 품질은 또한 출력 신호 내의 대역 외 주파수들(예를 들어 대역 내 주파수들에 인접한 주파수들)의 전력에 대한 출력 신호의 대역 내 주파수들의 전력의 비를 나타낼 수 있는 출력 신호의 인접 채널 누설 비(asjacent channel leakage ratio; ACLR)에 기초하여 측정될 수 있다. ACLR은 출력 신호 내의 대역 외 왜곡의 양에 영향을 받을 수 있다.
그러므로, 일부 실시예들에서, 에러 검출 모듈(401)은 비교기(402)에 의해 출력되는 에러 신호로부터 대역 내 에러 신호 및 대역 외 에러 신호를 생성하도록 구성될 수 있어서, 출력 신호의 대역 내 왜곡 및/또는 대역 외 왜곡이 조정될 수 있게 된다. 도시된 실시예에서, 에러 검출 모듈(401)은 대역 내 필터(404) 및 대역 외 필터(408)를 포함할 수 있고, 각각의 필터는 비교기(402)로부터 에러 신호를 수신하도록 구성된다.
대역 내 필터(404)는 출력 신호의 관심 대역 내의 주파수들을 통과시키고 실질적으로 출력 신호의 관심 대역 외의 주파수들을 필터링하도록 구성되는 임의의 적절한 필터일 수 있다. 예를 들어, 출력 신호가 기저 대역 신호일 때, 관심 대역은 기저 대역일 수 있다. 그러므로, 대역 내 필터(404)는 대역 내 필터(404)가 기저 대역 내의 주파수들을 포함할 수 있고 압축된 신호의 대역 내 왜곡을 나타낼 수 있는 대역 내 에러 신호를 출력할 수 있도록 저역 통과 필터를 포함할 수 있다.
대역 외 필터(408)는 출력 신호의 관심 대역 외부의 주파수들을 통과시키고 실질적으로 출력 신호의 관심 대역 내의 주파수들을 필터링하도록 구성되는 임의의 적절한 필터일 수 있다. 예를 들어, 출력 신호가 기저 대역 신호일 때, 대역 외 필터(408)는 고역 통과 필터를 포함할 수 있다. 따라서, 대역 외 필터(408)는 기저 대역 외에 있고 압축된 신호의 대역 외 왜곡을 나타낼 수 있는 주파수들을 가지는 대역 외 에러 신호를 출력할 수 있다.
프로세싱 모듈(304)은 대역 내 필터(404)에 의해 출력되는 대역 내 에러 신호를 수신하도록 구성되는 대역 내 이득 유닛(406)을 포함할 수 있다. 대역 내 이득 유닛(406)은 조정된 대역 내 에러 신호를 생성하기 위해 대역 내 에러 신호에 이득을 적용하도록 구성되는 임의의 적절한 시스템, 장치 또는 디바이스일 수 있다. 대역 내 에러 신호가 적용을 받는 이득은 이후에 "대역 내 이득"으로 칭해질 수 있고, 대역 내 이득 유닛(406)이 대역 내 이득 유닛(406)에 의해 수신되는 대역 내 에러 신호에 대한 조정된 대역 내 에러 신호의 전력을 감쇠하거나, 동일하게 하거나 또는 증가시킬 수 있도록 1보다 작거나, 동일하거나 더 클 수 있다.
프로세싱 모듈(304)은 또한 대역 외 필터(408)에 의해 출력되는 대역 외 에러 신호를 수신하도록 구성되는 대역 외 이득 유닛(410)을 포함할 수 있다. 대역 외 이득 유닛(410)은 조정된 대역 외 에러 신호를 생성하기 위해 대역 외 에러 신호에 이득을 적용하도록 구성되는 임의의 적절한 시스템, 장치 또는 디바이스일 수 있다. 대역 외 에러 신호가 적용을 받는 이득은 이후에 "대역 외 이득"으로 칭해질 수 있고, 대역 외 이득 유닛(410)이 대역 외 이득 유닛(410)에 의해 수신되는 대역 외 에러 신호에 대한 조정된 대역 외 에러 신호의 전력을 감쇠하거나, 동일하게 하거나 또는 증가시킬 수 있도록 1보다 작거나, 동일하거나 더 클 수 있다.
일부 실시예들에서, 프로세싱 모듈(304)은 또한 압축된 신호를 조정된 대역 내 에러 신호 및 조정된 대역 외 에러 신호와 결합하도록 구성되는 결합 모듈(415)을 포함할 수 있다. 일부 실시예들에서, 결합 모듈(415)은 대역 내 이득 유닛(406)으로부터 조정된 대역 내 에러 신호를 수신하도록 구성되고 대역 외 이득 유닛(410)으로부터 조정된 대역 외 에러 신호를 수신하도록 구성되는 왜곡 결합 모듈(414)을 포함할 수 있다. 왜곡 결합 모듈(414)은 조정된 에러 신호를 생성하기 위해 조정된 대역 내 에러 신호 및 조정된 대역 외 에러 신호를 결합하도록 구성될 수 있다.
일부 실시예들에서, 결합 모듈(415)은 또한 압축된 신호 및 조정된 에러 신호를 수신하도록 구성되는 출력 신호 모듈(416)을 포함할 수 있다. 출력 신호 모듈(416)은 조정된 에러 신호가 압축된 신호 내의 왜곡(대역 내 및/또는 대역 외 왜곡)을 적어도 부분적으로 없앨(cancel) 수 있도록 조정된 에러 신호를 압축된 신호와 결합하도록 구성되는 임의의 적절한 시스템, 장치 또는 디바이스일 수 있다. 따라서, 출력 신호 모듈(416)은 출력 신호의 왜곡이 압축된 신호의 왜곡에 대해 감소될 수 있도록 압축된 신호 및 조정된 에러 신호로부터 출력 신호를 생성하도록 구성될 수 있다. 도시된 실시예에서, 출력 신호 모듈(416)은 조정된 에러 신호에 대응할 수 있는 압축된 신호의 왜곡이 출력 신호에서 감소되거나 제거될 수 있도록 출력 신호를 생성하기 위해서 압축된 신호로부터 조정된 에러 신호를 공제하도록 구성될 수 있다.
일부 실시예들에서, 에러 검출 모듈(401) 및 출력 신호 모듈(416) 사이에서 발생할 수 있는 프로세싱은 지연될 수 있다. 따라서, 일부 실시예들에서, 프로세싱 모듈(304)은 출력 신호 모듈(416)에 통신 가능하게 결합되는 지연 모듈(418)을 포함할 수 있다. 지연 모듈(418)은 에러 검출 모듈(401) 및 출력 신호 모듈(416) 사이의 프로세싱과 연관되는 지연과 실질적으로 동일한 시간만큼 압축된 신호를 지연시키도록 구성될 수 있다. 그러므로, 출력 신호 모듈(416)에 의해 수신되는 압축된 신호(및 이와 연관되는 왜곡)는 또한 출력 신호 모듈(416)에 의해 수신되는 조정된 에러 신호에 실질적으로 대응할 수 있다.
일부 실시예들에서, 프로세싱 모듈(304)의 적응 모듈(412)은 출력 신호의 대역 내 왜곡 및/또는 대역 외 왜곡이 조정될 수 있도록 대역 내 이득 및/또는 대역 외 이득을 조정하도록 구성될 수 있다. 상기 실시예 및 다른 실시예들에서, 적응 모듈(412)은 출력 신호의 대역 내 왜곡 및/또는 대역 외 모듈의 특정한 범위 내에 있도록 대역 내 이득 및/또는 대역 외 이득을 조정하도록 구성될 수 있다. 예를 들어, 일부 실시예들에서, 적응 모듈(412)은 출력 신호의 EVM-조정된 대역 내 에러 신호의 진폭에 영향을 받을 수 있는-이 목표 EVM 범위 내에 있을 수 있도록 대역 내 이득 유닛(406)의 대역 내 이득을 조정하도록 구성될 수 있다. 상기 실시예 또는 다른 실시예들에서, 적응 모듈(412)은 또한 출력 신호의 ACLR-조정된 대역 외 에러 신호의 진폭에 영향을 받을 수 있는-이 목표 ACLR 범위 내에 있을 수 있도록 대역 외 이득 유닛(410)의 대역 외 이득을 조정하도록 구성될 수 있다.
일부 실시예들에서, 적응 모듈(412)은 입력 신호 및 출력 신호를 수신하도록 구성될 수 있다. 도 5와 관련하여 더 상세하게 기술되는 바와 같이, 일부 실시예들에서, 적응 모듈(412)은 출력 신호 및 입력 신호의 비교에 기초하여 출력 신호의 EVM을 결정하도록 구성될 수 있다. 적응 모듈(412)은 출력 신호의 결정된 EVM을 출력 신호의 목표 EVM과 비교하도록 구성될 수 있고 적응 모듈(412)은 이 비교에 기초하여 대역 내 이득을 조정하도록 구성될 수 있다.
추가적으로, 또한 도 5와 관련하여 더 상세하게 기술되는 바와 같이, 일부 실시예들에서, 적응 모듈(412)은 출력 신호의 ACLR을 결정하도록 구성될 수 있다. 적응 모듈(412)은 출력 신호의 결정된 ACLR을 출력 신호의 목표 ACLR과 비교하도록 구성될 수 있고 적응 모듈(412)은 이 비교에 기초하여 대역 외 이득을 조정하도록 구성될 수 있다.
도 5는 본원에 기술되는 적어도 하나의 실시예에 따라 배열되는, 도 4의 적응 모듈(412)의 하나의 예시 실시예의 블록도를 도시한다. 상술한 바와 같이, 적응 모듈(412)은 입력 신호 및 출력 신호를 수신하도록 구성될 수 있다. 추가적으로, 상술한 바와 같이, 적응 모듈(412)은 출력 신호의 EVM 및 ACLR을 결정하도록 구성될 수 있다.
출력 신호의 EVM과 관련하여, 도시된 실시예에서, 적응 모듈(412)은 출력 신호 및 입력 신호 사이의 차를 결정하기 위하여 입력 신호 및 출력 신호를 수신하도록 구성되는 차 검출 모듈(503)을 포함할 수 있다. 출력 신호 및 입력 신호 사이의 차는 차 검출 모듈(503)이 출력 에러 신호를 생성할 수 있도록 출력 신호 및 입력 신호 사이의 왜곡을 표시할 수 있다. 도시된 실시예에서, 차 검출 모듈(503)은 출력 신호로부터 입력 신호를 공제함으로써 출력 에러 신호를 생성할 수 있다. 그러나, 출력 신호 및 입력 신호 사이의 왜곡을 나타내는 출력 에러 신호를 생성하기 위하여 임의의 다른 적절한 연산이 수행될 수 있다.
추가적으로, 상술한 바와 같이, 프로세싱 모듈(304)이 입력 신호를 수신하고 수신된 입력 신호와 부합할 수 있는 출력 신호를 생성할 때부터 지연이 발생할 수 있다. 그러므로, 일부 실시예들에서, 적응 모듈(412)은 차 검출 모듈(503)에 의해 수신되는 입력 신호가 차 검출 모듈(503)에 의해 또한 수신될 수 있는 출력 신호와 실질적으로 부합할 수 있도록 입력 신호를 수신 및 지연시키도록 구성될 수 있는 지연 모듈(502)을 포함할 수 있다.
적응 모듈(412)은 또한 출력 에러 신호 및 입력 신호를 수신하도록 구성되는 EVM 모듈(504)을 포함할 수 있다. EVM 모듈(504)은 입력 신호 및 출력 에러 신호에 기초하여 입력 신호에 대한 출력 신호의 EVM을 결정하도록 구성될 수 있다. EVM 모듈(504)은 출력 에러 신호 및 입력 신호에 기초하여 EVM을 계산하기 위해 임의의 적절한 절차를 사용하여 출력 신호의 EVM을 결정할 수 있다. EVM 모듈(504)은 적응 모듈(504)의 EVM 비교기(510)로 EVM을 통신하도록 구성될 수 있다.
EVM 비교기(510)는 출력 신호의 EVM이 목표 EVM에 얼마나 가까운지를 결정하기 위해 EVM 모듈(504)에 의해 출력되는 EVM을 EVM 목표와 비교하도록 구성되는 임의의 적절한 시스템, 장치 또는 디바이스일 수 있다. EVM 비교기(510)는 따라서 출력 신호의 EVM이 목표 EVM에 얼마나 가까운지를 나타낼 수 있는 EVM 비교를 출력할 수 있다. 일부 실시예들에서, EVM 목표는 출력 신호의 EVM의 사양 요건 또는 원하는 범위에 기초할 수 있다. 도시된 실시예에서, EVM 비교기(510)는 출력 신호의 EVM을 목표 EVM과 비교하기 위해 EVM 목표로부터 출력 신호의 EVM을 공제하도록 구성될 수 있다.
일부 실시예들에서, 적응 모듈(412)은 EVM 비교기(510)에 의해 출력될 수 있는 EVM 비교를 제곱하도록 구성될 수 있는 EVM 비교 제곱 모듈(514)을 포함할 수 있다. 따라서, 제곱된 EVM은 출력 신호의 EVM 및 목표 EVM 사이의 차가 양 또는 음인지와는 관계 없이 이 차를 표시할 수 있다.
제곱된 EVM은 제곱된 EVM에 EVM 가중치를 적용할 수 있는 적응 모듈(412)의 EVM 가중 모듈(518)에 의해 수신될 수 있다. 아래에서 더 상세하게 기술되는 바와 같이, EVM 연산들의 결과들은 ACLR 연산들의 결과들과 결합될 수 있고, 대역 내 이득 및/또는 대역 외 이득은 출력 신호의 왜곡이 실질적으로 원하는 범위 내에 있을 수 있도록 결합된 EVM 및 ACLR 계산 결과들에 기초하여 조정될 수 있다. 일부 실시예들에서, EVM은 대역 내 및/또는 대역 외 이득을 결정하고 조정하는데 있어서 ACLR보다 더 높거나 더 낮은 가중치를 가질 수 있다. 따라서, EVM 가중치는 대역 내 이득 및/또는 대역 외 이득을 결정 및 조정하는 데에 EVM에 제공될 수 있는 가중량에 기초할 수 있다.
적응 모듈(412)은 또한 EVM 가중 모듈(518)에 의해 출력될 수 있는 가중된 EVM을 수신하도록 구성되는 결합 모듈(520)을 포함할 수 있다. 결합 모듈(520)은 후술되는 바와 같이 결정될 수 있는 가중된 ACLR과 가중된 EVM을 결합하도록 구성될 수 있다. 따라서, 결합 모듈(520)은 대역 내 및 대역 외 왜곡 표시자들(예를 들어, 가중된 EVM 및 ACLR 결과들) 모두를 포함할 수 있는 결합된 왜곡 표시자를 출력하도록 구성될 수 있다.
ACLR과 관련하여, 적응 모듈(412)은 또한 출력 신호를 수신하고 출력 신호의 ACLR을 결정하도록 구성되는 ACLR 모듈을 포함할 수 있다. ACLR 모듈(506)은 ACLR을 계산하기 위하여 임의의 적절한 절차를 사용하여 출력 신호의 ACLR을 결정할 수 있다. ACLR 모듈(506)은 적응 모듈(412)의 ACLR 비교기(508)로 ACLR을 통신하도록 구성될 수 있다.
ACLR 비교기(508)는 출력 신호의 ACLR이 목표 ACLR에 얼마나 가까운지를 결정하기 위해 ACLR 모듈(506)에 의해 출력되는 ACLR을 ACLR 목표와 비교하도록 구성되는 임의의 적절한 시스템, 장치 또는 디바이스일 수 있다. ACLR 비교기(508)는 따라서 출력 신호의 ACLR이 목표 ACLR에 얼마나 가까운지를 나타낼 수 있는 ACLR 비교를 출력할 수 있다. 일부 실시예들에서, ACLR 목표는 출력 신호의 ACLR의 사양 요건 또는 원하는 범위에 기초할 수 있다. 도시된 실시예에서, ACLR 비교기(508)는 출력 신호의 ACLR을 목표 ACLR과 비교하기 위해 ACLR 목표로부터 출력 신호의 ACLR을 공제하도록 구성될 수 있다.
일부 실시예들에서, 적응 모듈(412)은 EVM 비교 제곱(comparison squaring) 모듈(514)와 유사할 수 있고 ACLR 비교기(508)에 의해 출력될 수 있는 ACLR 비교를 제곱하도록 구성될 수 있는 ACLR 비교 제곱 모듈(512)을 포함할 수 있다. 따라서, ACLR 비교 제곱 모듈(512)에 의해 출력된 제곱된 ACLR은 출력 신호의 ACLR 및 목표 ACLR의 차가 양인지 또는 음인지에 관계 없이 상기 차를 나타낼 수 있다.
제곱된 ACLR은 적응 모듈(412)의 ACLR 가중 모듈(516)에 의해 수신될 수 있다. 상술한 바와 같이 제곱된 EVM을 가중하는 EVM 가중 모듈(518)과 유사하게, ACLR 가중 모듈(516)은 ACLR 가중치를 제곱된 ACLR에 적용하도록 구성될 수 있다. ACLR 가중치는 대역 내 이득 및/또는 대역 외 이득을 결정 및 조정하는 데에 있어서 ACLR에 제공될 수 있는 가중량에 기초할 수 있다. 가중된 ACLR은 결과적으로 결합 모듈(520)에 의해 수신될 수 있고 결합된 왜곡 표시자를 생성하기 위해 가중된 EVM과 결합될 수 있다.
일부 실시예들에서, 적응 묘듈(412)은 결합 모듈(520)로부터 결합된 왜곡 표시자를 수신하도록 구성될 수 있는 최적화 모듈(522)을 포함할 수 있다. 최적화 모듈(522)은 결합된 왜곡 표시자 및 임의의 적절한 최적화 방식에 기초하여 대역 내 이득 및/또는 대역 외 이득을 결정하도록 구성될 수 있다. 최적화 모듈(522)은 최적화 모듈(522)이 결정된 대역 내 이득 및 결정된 대역 외 이득에 기초하여 대역 내 이득 및/또는 대역 외 이득을 조정할 수 있도록 대역 내 이득 유닛(406) 및 대역 외 이득 유닛(410)(도 4에 도시된 바와 같은)에 통신 가능하게 결합될 수 있다.
최적화 방식은 출력 신호의 왜곡(대역 내 및/또는 대역 외)이 원하는 범위 내에 있을 수 있도록 대역 내 및/또는 대역 외 이득을 결정하도록 구성되는 임의의 적절한 최적화 방식일 수 있다. 상술한 바와 같이, 일부 실시예들에서, 출력 신호의 원하는 대역 내 및 대역 외 왜곡 범위들은 출력 신호의 EVM 및/또는 ACLR 목표들에 의해 각각 표시될 수 있다
예를 들어, 일부 실시예들에서, 최적화 모듈(522)은 결합된 왜곡 표시자 및 대역 내 및/또는 대역 외 이득들에 대한 경사 최적화 알고리즘을 다음 식에 따라 수행하도록 구성될 수 있다:
Figure pat00001
상기 식에서, "g(k + 1)"는 결정된 이득(어떤 이득이 결정되고 있는지에 따라, 대역 내 또는 대역 외)을 표현할 수 있고; "g(k)"는 이전의 이득을 표현할 수 있고; "μ"는 경사 함수(gradient function)의 수렴 속도를 제어하는 데 사용될 수 있는 스텝 사이즈 파라미터(step size parameter)를 표현할 수 있고; "∇"는 경사 연산자를 나타낼 수 있고; "f(x,g)"는 이득 및 입력 신호에 좌우될 수 있는 결합된 왜곡 표시자를 산출할 수 있는 비용 함수를 표현할 수 있다.
최적화 모듈(522)은 최적화 알고리즘을 결합된 왜곡 표시자 및 각각의 이득에 적용한 결과들에 기초하여 대역 내 및/또는 대역 외 이득을 세팅할 수 있고, 이는 출력 신호의 EVM 및/또는 ACLR을 적절히 조정할 수 있게 되어서, EVM 및/또는 ACLR이 EVM 및 ACLR의 각각의 목표 값들로 또는 이 목표 값들 내로 실질적으로 이동할 수 있게 된다.
그러므로, 적응 모듈(412)은 출력 신호의 왜곡을 원하는 레벨로 유지하는 데 실질적으로 도움을 줄 수 있다. 본 발명의 범위를 벗어나지 않고, 도 2 내지 도 5와 관련하여 기술되는 PAR 감소 모듈(211) 및 이의 연관되는 구성요소들이 수정, 추가 또는 제외될 수 있다. 예를 들어, 위에서 최적화 모듈(522)이 경사 최적화(gradient optimization)를 수행하는 것으로 기술될지라도, 본 발명은 경사 최적화 알고리즘에 기초하여 최적화를 수행하는 최적화 모듈(522)로 제한되지 않는다. 추가로, PAR 감소 모듈(211)은 임의의 적절한 애플리케이션과 함께 사용되어 신호의 PAR를 감소시킴으로써, PAR 감소 모듈(211)이 무선 통신들에 제한되어 사용되지 않도록 할 수 있다. 추가적으로 PAR 감소 모듈(211)은 명백하게 도시되거나 기술되지 않는 다른 구성요소들을 포함할 수 있다.
도 6은 본원에 기술되는 적어도 하나의 실시예에 따라 배열되는, 신호의 PAR를 감소시키는 예시 방법(600)의 흐름도이다. 상기 방법(600)은 일부 실시예들에서, 도 2 내지 도 5와 관련하여 기술된 PAR 감소 모듈(211)과 같은 PAR 감소 모듈 중 하나 이상의 구성요소들 및 이들과 연관되는 구성요소들에 의해 구현될 수 있다. 별개의 블록들로서 도시될지라도, 다양한 블록들은 원하는 구현에 따라 추가 블록들로 분리되거나, 더 적은 블록들로 결합되거나, 또는 제거될 수 있다.
방법(600)은 블록 602에서 시작할 수 있고, 여기서 대역 내 에러 신호가 생성될 수 있다. 대역 내 에러 신호는 압축된 신호가 생성되는 입력 신호에 대한 압축된 신호의 대역 내 왜곡을 나타낼 수 있다. 일부 실시예들에서, 대역 내 에러 신호는 에러 신호를 생성하기 위해 입력 신호를 압축된 신호와 비교하고 그 후에 대역 내 주파수 범위에 기초하여 에러 신호를 필터링함으로써 생성될 수 있다. 블록 604에서, 대역 외 에러 신호가 생성될 수 있다. 대역 외 에러 신호는 입력 신호에 대한 압축된 신호의 대역 외 왜곡을 나타낼 수 있다. 일부 실시예들에서, 대역 외 에러 신호는 대역 외 주파수 범위에 기초하여 에러 신호를 필터링함으로써 생성될 수 있다.
블록 606에서, 대역 내 이득은 조정된 대역 내 에러 신호를 생성하기 위해 대역 내 에러 신호에 적용될 수 있다. 블록 608에서, 대역 외 이득은 조정된 대역 외 에러 신호를 생성하기 위해 대역 외 에러 신호에 적용될 수 있다.
블록 610에서, 압축된 신호는 출력 신호를 생성하기 위해 조정된 대역 내 에러 신호 및 조정된 대역 외 에러 신호와 결합될 수 있다. 압축된 신호는 조정된 대역 내 에러 신호 및 조정된 대역 외 에러 신호와 결합될 수 있고, 대역 내 이득 및 대역 외 이득은 출력 신호에 기초할 수 있어서, 상기 출력 신호의 왜곡(대역 내 및/또는 대역 외)은 압축된 신호의 왜곡에 대해 감소될 수 있게 된다.
일부 실시예들에서, 출력 신호의 대역 내 왜곡은 입력 신호에 대한 출력 신호의 EVM에 기초하여 결정될 수 있고/있거나 출력 신호의 대역 외 왜곡은 출력 신호의 ACLR에 기초하여 결정될 수 있다. 일부 실시예들에서, 대역 내 이득 및/또는 대역 외 이득은 출력 신호의 대역 내 왜곡 및 대역 내 왜곡 목표와의 비교에 기초하여 조정될 수 있다. 이 실시예들 및 다른 실시예들에서, 대역 내 이득 및/또는 대역 외 이득은 출력 신호의 대역 외 왜곡 및 대역 외 왜곡 목표와의 비교에 기초하여 조정될 수 있다. 이 실시예들 및 다른 실시예들에서, 대역 내 왜곡 목표는 출력 신호의 목표 EVM에 기초할 수 있고 대역 외 왜곡 목표는 출력 신호의 목표 ACLR에 기초할 수 있다.
당업자는 이 프로세스 및 방법과 본원에서 개시되는 다른 프로세스들 및 방법들의 경우, 상기 프로세스들 및 방법들에서 수행되는 기능들이 상이한 순서로 구현될 수 있음을 인정할 것이다. 예를 들어, 일부 실시예들에서, 방법(600)은 압축된 신호를 생성하기 위해 입력 신호의 진폭을 압축(예를 들어, 클립핑)하는 것과 연관되는 동작들을 포함할 수 있다. 더욱이, 약술된 단계들 및 동작들은 단지 예들로서 제공되고, 단계들 및 동작들의 일부는 개시된 실시예들의 본질을 손상시키지 않고 선택적이거나, 더 적은 단계들 및 동작들로 결합되거나, 추가 단계들 및 동작들로 확장될 수 있다.
본원에서 기술되는 실시예들은 아래에서 더 상세하게 기술되는 바와 같이, 다양한 컴퓨터 하드웨어 또는 소프트웨어 모듈들을 포함하는 특수 목적 또는 범용 컴퓨터를 사용하는 것을 포함할 수 있다.
본원에서 기술되는 실시예들은 내부에 컴퓨터 실행 가능 명령들 또는 데이터 구조들을 반송하거나 지니는 컴퓨터 판독 가능 매체를 사용하여 구현될 수 있다. 그와 같은 컴퓨터-판독 가능 매체는 범용 또는 특수 목적 컴퓨터에 의해 액세스될 수 있는 임의의 구입 가능 매체일 수 있다. 상술한 바와 같이, 그리고 예시지만 제한하지 않게, 그와 같은 컴퓨터 판독 가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광 디스크 스토리지, 자기 디스크 스토리지 또는 다른 자기 스토리지 디바이스들, 플래시 메모리 디바이스들(예를 들어, 고체 메모리 디바이스들)을 포함하는 유형의 컴퓨터 판독 가능 저장 매체 또는 원하는 프로그램 코드를 컴퓨터 실행 가능 명령들 또는 데이터 구조들의 형태로 반송 또는 저장하는 데 사용될 수 있고 특수 목적 또는 범용 컴퓨터가 액세스할 수 있는 임의의 다른 저장 매체를 포함할 수 있다. 컴퓨터 판독 가능 매체의 범위 내에는 위의 디바이스들이 결합된 것들 또한 포함될 수 있다.
컴퓨터 실행 가능 명령들은 예를 들어 범용 컴퓨터, 특수 목적 컴퓨터 또는 특수 목적 프로세싱 디바이스가 특정한 기능 또는 기능들의 그룹을 수행하도록 하는 명령들 및 데이터를 포함할 수 있다. 본 특허대상이 구조 특징들 및/또는 방법론적인 행위들에 특정한 언어로 기술되었을지라도, 첨부된 청구항들에서 정의되는 특허 대상은 반드시 상술한 특정한 특징들 및 행위들로 제한되는 것은 아니다. 오히려, 상술한 특정한 특징들 및 행위들은 청구항들을 구현하는 예시 형태들로서 개시된다.
본원에서 사용되는 바와 같이, 용어들 "모듈" 또는 "구성요소"는 모듈 또는 구성요소 및/또는 컴퓨팅 시스템의 범용 하드웨어(예를 들어, 컴퓨터 판독 가능 매체, 프로세싱 디바이스 등)에 의해 실행되고/되거나 저장될 수 있는 모듈 또는 구성요소 및/또는 소프트웨어 객체들 또는 소프트웨어 루틴들의 동작들을 수행하도록 구성되는 특정한 하드웨어 구현들을 칭할 수 있다. 일부 실시예들에서, 본원에서 기술되는 상이한 구성요소들, 모듈들, 엔진들 및 서비스들은 컴퓨팅 시스템 상에서 실행되는 객체들 또는 프로세스들로서(예를 들어, 별개의 스레드들로서) 구현될 수 있다. 본원에서 기술되는 시스템 및 방법들의 일부가 소프트웨어(범용 하드웨어에 저장되고/되거나 범용 하드웨어에 의해 실행되는)에서 구현되는 것으로 일반적으로 기술될지라도, 특정한 하드웨어 구현들 또는 소프트웨어 및 특정 하드웨어 구현들의 결합 또한 가능하고 고려된다. 본 명세서에서, "컴퓨팅 엔티티"는 본원에서 이전에 정의되는 바와 같이 임의의 컴퓨팅 시스템이거나 컴퓨팅 시스템에서 가동되고 있는 임의의 모듈 또는 모듈들의 결합일 수 있다.
본원에서 열거되는 모든 예들 및 조건부 언어는 독자가 발명자에 의해 본 기술을 발전시키는 데 제공되는 개념들 및 본 발명을 독자가 이해하는 데 도움을 주기 위한 교육 목적으로 명백하게 의도되고 그와 같이 구체적으로 열거되는 예들 및 조건들로 제한되지 않는 것으로 해석되어야 한다. 본 발명들의 실시예들이 상세하게 기술되었을지라도, 본 발명의 사상 및 범위를 벗어나지 않고 본원에 다양한 변형들, 대체들 및 수정들이 행해질 수 있음이 이해되어야만 한다.

Claims (20)

  1. 신호의 피크 대 평균 전력 비(peak to average power ratio; PAR)를 감소시키는 방법으로서,
    압축된 신호가 생성되는 입력 신호에 대한 상기 압축된 신호의 대역 내(in-band) 왜곡을 나타내는 대역 내 에러 신호를 생성하는 단계와,
    상기 입력 신호에 대한 상기 압축된 신호의 대역 외(out-of-band) 왜곡을 나타내는 대역 외 에러 신호를 생성하는 단계와,
    조정된 대역 내 에러 신호를 생성하기 위해 대역 내 이득을 상기 대역 내 에러 신호에 적용하는 단계와,
    조정된 대역 외 에러 신호를 생성하기 위해 대역 외 이득을 상기 대역 외 에러 신호에 적용하는 단계와,
    출력 신호를 생성하기 위해 상기 압축된 신호를 상기 조정된 대역 내 에러 신호 및 상기 조정된 대역 외 에러 신호와 결합시키는 단계 - 상기 압축된 신호는 상기 조정된 대역 내 에러 신호 및 상기 조정된 대역 외 에러 신호와 결합되고, 상기 대역 내 이득 및 상기 대역 외 이득은 상기 출력 신호의 왜곡이 상기 압축된 신호의 왜곡에 대해 감소되도록 상기 출력 신호에 기초함 - 를 포함하는
    신호의 피크 대 평균 전력 비 감소 방법.

  2. 제 1 항에 있어서,
    대역 내 왜곡 목표에 기초하여 상기 대역 내 이득을 조정하는 단계를 더 포함하는
    신호의 피크 대 평균 전력 비 감소 방법.
  3. 제 1 항에 있어서,
    대역 외 왜곡 목표에 기초하여 상기 대역 외 이득을 조정하는 단계를 더 포함하는
    신호의 피크 대 평균 전력 비 감소 방법.
  4. 제 1 항에 있어서,
    최적화 방식에 기초하여 상기 대역 내 이득, 상기 대역 외 이득, 또는 상기 대역 내 이득 및 상기 대역 외 이득 모두를 조정하는 단계를 더 포함하는
    신호의 피크 대 평균 전력 비 감소 방법.
  5. 제 1 항에 있어서,
    상기 압축된 신호를 생성하기 위해 상기 입력 신호의 진폭을 클립핑(clipping)하는 단계를 더 포함하는
    신호의 피크 대 평균 전력 비 감소 방법.
  6. 제 1 항에 있어서,
    상기 입력 신호에 대한 상기 출력 신호의 에러 벡터 크기(error vector magnitude; EVM)에 기초하여 상기 출력 신호의 대역 내 왜곡을 결정하는 단계와, 상기 EVM에 기초하여 상기 대역 내 이득, 상기 대역 외 이득, 또는 상기 대역 내 이득 및 상기 대역 외 이득 모두를 조정하는 단계를 더 포함하는
    신호의 피크 대 평균 전력 비 감소 방법.
  7. 제 1 항에 있어서,
    상기 출력 신호의 인접 채널 누출 비(adjacent channel leakage ratio; ACLR)에 기초하여 상기 출력 신호의 대역 외 왜곡을 결정하는 단계와, 상기 ACLR에 기초하여 상기 대역 내 이득, 상기 대역 외 이득, 또는 상기 대역 내 이득 및 상기 대역 외 이득 모두를 조정하는 단계를 더 포함하는
    신호의 피크 대 평균 전력 비 감소 방법.
  8. 제 1 항에 있어서,
    상기 입력 신호 및 상기 압축된 신호 사이의 왜곡을 나타내는 에러 신호를 생성하기 위해 상기 입력 신호를 상기 압축된 신호와 비교하는 단계와,
    상기 대역 내 에러 신호를 생성하기 위해 대역 내 주파수 범위에 기초하여 상기 에러 신호를 필터링하는 단계와,
    상기 대역 외 에러 신호를 생성하기 위해 대역 외 주파수 범위에 기초하여 상기 에러 신호를 필터링하는 단계를 더 포함하는
    신호의 피크 대 평균 전력 비 감소 방법.
  9. 제 8 항에 있어서,
    상기 대역 내 에러 신호를 생성하기 위해 상기 에러 신호를 저역 통과 필터로 필터링하는 단계를 더 포함하는
    신호의 피크 대 평균 전력 비 감소 방법.
  10. 제 8 항에 있어서,
    상기 대역 외 에러 신호를 생성하기 위해 상기 에러 신호를 고역 통과 필터로 필터링하는 단계를 더 포함하는
    신호의 피크 대 평균 전력 비 감소 방법.
  11. 신호의 피크 대 평균 전력 비(PAR)를 감소시키는 시스템으로서,
    압축된 신호가 생성되는 입력 신호에 대한 상기 압축된 신호의 대역 내 왜곡을 나타내는 대역 내 에러 신호를 생성하도록 구성되고, 또한 상기 입력 신호에 대한 상기 압축된 신호의 대역 외 왜곡을 나타내는 대역 외 에러 신호를 생성하도록 구성되는 에러 검출 모듈과,
    조정된 대역 내 에러 신호를 생성하기 위해 대역 내 이득을 상기 대역 내 에러 신호에 적용하도록 구성되는 대역 내 이득 유닛과,
    조정된 대역 외 에러 신호를 생성하기 위해 대역 외 이득을 상기 대역 외 에러 신호에 적용하도록 구성되는 대역 외 이득 유닛과,
    출력 신호를 생성하기 위해 상기 압축된 신호를 상기 조정된 대역 내 에러 신호 및 상기 조정된 대역 외 에러 신호와 결합하도록 구성되는 결합 모듈 - 상기 결합 모듈은 상기 압축된 신호를 상기 조정된 대역 내 에러 신호 및 상기 조정된 대역 외 에러 신호와 결합하도록 구성되고, 상기 출력 신호의 왜곡이 상기 압축된 신호의 왜곡에 대해 감소되도록 상기 대역 내 이득 유닛은 상기 출력 신호에 기초하여 상기 대역 내 이득을 적용하도록 구성되고 상기 대역 외 이득 유닛은 상기 출력 신호에 기초하여 상기 대역 외 이득을 적용하도록 구성됨 - 을 포함하는
    신호의 피크 대 평균 전력 비 감소 시스템.
  12. 제 11 항에 있어서,
    대역 내 왜곡 목표에 기초하여 상기 대역 내 이득을 조정하도록 구성되는 적응 모듈을 더 포함하는
    신호의 피크 대 평균 전력 비 감소 시스템.
  13. 제 11 항에 있어서,
    대역 외 왜곡 목표에 기초하여 상기 대역 외 이득을 조정하도록 구성되는 적응 모듈을 더 포함하는
    신호의 피크 대 평균 전력 비 감소 시스템.
  14. 제 11 항에 있어서,
    최적화 방식에 기초하여 상기 대역 내 이득을 조정하도록 구성되는 적응 모듈을 더 포함하는
    신호의 피크 대 평균 전력 비 감소 시스템.
  15. 제 11 항에 있어서,
    최적화 방식에 기초하여 상기 대역 외 이득을 조정하도록 구성되는 적응 모듈을 더 포함하는
    신호의 피크 대 평균 전력 비 감소 시스템.
  16. 제 11 항에 있어서,
    상기 압축된 신호를 생성하기 위해 상기 입력 신호의 진폭을 클립핑하도록 구성되는 압축 모듈을 더 포함하는
    신호의 피크 대 평균 전력 비 감소 시스템.
  17. 제 11 항에 있어서,
    상기 입력 신호에 대한 상기 출력 신호의 에러 벡터 크기(EVM)에 기초하여 상기 출력 신호의 대역 내 왜곡을 결정하도록 구성되고, 상기 EVM에 기초하여 상기 대역 내 이득, 상기 대역 외 이득, 또는 상기 대역 내 이득 및 상기 대역 외 이득 모두를 조정하도록 구성되는 적응 모듈을 더 포함하는
    신호의 피크 대 평균 전력 비 감소 시스템.
  18. 제 11 항에 있어서,
    상기 출력 신호의 인접 채널 누출 비(ACLR)에 기초하여 상기 출력 신호의 대역 외 왜곡을 결정하도록 구성되고, 상기 ACLR에 기초하여 상기 대역 내 이득, 상기 대역 외 이득, 또는 상기 대역 내 이득 및 상기 대역 외 이득 모두를 조정하도록 구성되는 적응 모듈을 더 포함하는
    신호의 피크 대 평균 전력 비 감소 시스템.
  19. 제 11 항에 있어서,
    상기 에러 검출 모듈은,
    상기 입력 신호 및 상기 압축된 신호 사이의 왜곡을 나타내는 에러 신호를 생성하기 위해 상기 입력 신호를 상기 압축된 신호와 비교하도록 구성되는 비교기와,
    상기 대역 내 에러 신호를 생성하기 위해 대역 내 주파수 범위에 기초하여 상기 에러 신호를 필터링하도록 구성되는 대역 내 필터와,
    상기 대역 외 에러 신호를 생성하기 위해 대역 외 주파수 범위에 기초하여 상기 에러 신호를 필터링하도록 구성되는 대역 외 필터를 포함하는
    신호의 피크 대 평균 전력 비 감소 시스템.
  20. 제 19 항에 있어서,
    상기 대역 내 필터는 저역 통과 필터를 포함하고 상기 대역 외 필터는 고역 통과 필터를 포함하는
    신호의 피크 대 평균 전력 비 감소 시스템.
KR1020140057175A 2013-05-14 2014-05-13 신호 피크 대 평균 전력 비(par) 감소 KR101605731B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/894,268 2013-05-14
US13/894,268 US9154168B2 (en) 2013-05-14 2013-05-14 Signal peak-to-average power ratio (PAR) reduction

Publications (2)

Publication Number Publication Date
KR20140134622A true KR20140134622A (ko) 2014-11-24
KR101605731B1 KR101605731B1 (ko) 2016-03-24

Family

ID=51831494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140057175A KR101605731B1 (ko) 2013-05-14 2014-05-13 신호 피크 대 평균 전력 비(par) 감소

Country Status (5)

Country Link
US (1) US9154168B2 (ko)
JP (1) JP5784794B2 (ko)
KR (1) KR101605731B1 (ko)
CN (1) CN104158782B (ko)
DE (1) DE102014106630B4 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9247543B2 (en) 2013-07-23 2016-01-26 Corning Optical Communications Wireless Ltd Monitoring non-supported wireless spectrum within coverage areas of distributed antenna systems (DASs)
US9748983B2 (en) * 2013-09-30 2017-08-29 Nec Corporation Transmitter and method for transmission control in a technique of delta sigma modulating
US9882756B2 (en) 2014-01-16 2018-01-30 Crestcom, Inc. Communication system with PAPR management using noise-bearing subcarriers
US20160249365A1 (en) 2015-02-19 2016-08-25 Corning Optical Communications Wireless Ltd. Offsetting unwanted downlink interference signals in an uplink path in a distributed antenna system (das)
US10236924B2 (en) * 2016-03-31 2019-03-19 Corning Optical Communications Wireless Ltd Reducing out-of-channel noise in a wireless distribution system (WDS)
US9848342B1 (en) 2016-07-20 2017-12-19 Ccip, Llc Excursion compensation in multipath communication systems having performance requirements parameters
US10084629B2 (en) * 2016-09-19 2018-09-25 Intel IP Corporation Device and method of peak-to-average power ratio (PAPR) reduction in accordance with a target out-of-band (OOB) emission spectrum
US11258640B2 (en) 2018-03-30 2022-02-22 Intel Corporation Feedback control systems for wireless devices
US11540230B2 (en) * 2020-05-18 2022-12-27 Samsung Electronics Co., Ltd. Parametric and non-parametric peak-to-average power ratio (PAPR) reduction techniques

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030064737A1 (en) * 2001-09-28 2003-04-03 Patrik Eriksson Method and apparatus for distortionless peak reduction
US20080031380A1 (en) * 2004-08-30 2008-02-07 Shinichiro Takabayashi Peak Power Suppressing Apparatus and Peak Power Supressing Method
US7944991B2 (en) * 2005-10-27 2011-05-17 Georgia Tech Research Corporation Constrained clipping for peak-to-average power ratio (crest factor) reduction in multicarrier transmission systems
JP4653724B2 (ja) * 2006-11-30 2011-03-16 富士通株式会社 信号の帯域外電力を抑圧する送信機
CN101227446B (zh) * 2008-02-01 2012-01-25 成都途筏达科技有限公司 一种基于自适应evm的信号峰均比降低方法
US8185065B2 (en) * 2009-10-15 2012-05-22 Crestcom, Inc. Transmitting unit that reduces PAPR using out-of-band distortion and method therefor
US8804870B2 (en) * 2009-12-21 2014-08-12 Dali Systems Co. Ltd. Modulation agnostic digital hybrid mode power amplifier system and method
KR101714784B1 (ko) * 2010-01-25 2017-03-10 삼성전자주식회사 피크 윈도윙을 이용한 피크대평균전력비 감소 방법 및 장치
US8446979B1 (en) * 2010-03-02 2013-05-21 Pmc-Sierra, Inc. Predistortion with integral crest-factor reduction and reduced observation bandwidth
JP5427300B2 (ja) * 2011-02-18 2014-02-26 株式会社Ｎｔｔドコモ べき級数型ディジタルプリディストータとその制御方法
JP5595355B2 (ja) 2011-08-24 2014-09-24 三菱電機株式会社 送信機、送信信号生成方法および送信方法
US8804862B2 (en) * 2012-01-09 2014-08-12 King Fahd University Of Petroleum And Minerals Method of performing peak reduction and clipping mitigation
JP5783070B2 (ja) * 2012-01-31 2015-09-24 富士通株式会社 信号処理システムおよび信号処理方法
US20140016723A1 (en) * 2012-07-11 2014-01-16 Telefonaktiebolaget L M Ericsson (Publ) Technique for Generating a Radio Frequency Signal Based on a Peak or an Offset Compensation Signal
US9042481B2 (en) * 2012-09-07 2015-05-26 Mitsubishi Electric Corporation Transmitter and transmission method
CN102957659B (zh) * 2012-11-14 2014-12-31 西南石油大学 一种降低ofdm系统峰均比的自适应限幅方法

Also Published As

Publication number Publication date
JP2014225871A (ja) 2014-12-04
KR101605731B1 (ko) 2016-03-24
CN104158782B (zh) 2017-10-24
JP5784794B2 (ja) 2015-09-24
US9154168B2 (en) 2015-10-06
CN104158782A (zh) 2014-11-19
DE102014106630A1 (de) 2014-11-20
DE102014106630B4 (de) 2020-08-27
US20140341315A1 (en) 2014-11-20

Similar Documents

Publication Publication Date Title
KR101605731B1 (ko) 신호 피크 대 평균 전력 비(par) 감소
RU2664392C2 (ru) Способ и устройство подавления помех
US6931239B2 (en) Peak limiter and multi-carrier amplification apparatus
US20200292713A1 (en) Systems and methods for frequency drift compensation for radio receivers
US20140199949A1 (en) Method for improving tx gain in envelope tracking systems
KR101679105B1 (ko) 피크 전력 억제 회로와 이 회로를 갖는 통신 장치
JP2016516353A (ja) 雑音調整を有するｅｔシステム
JP2017502614A (ja) ＲＸダイバーシティアンテナを使用する日和見的（ｏｐｐｏｒｔｕｎｉｓｔｉｃ）アクティブ干渉消去
JP5201158B2 (ja) 信号処理回路とこの回路を有する通信装置
TWI538452B (zh) 用於在雙載波及多載波無線通訊系統中進行立方度量計算之裝置和方法
CN115298978A (zh) 用于谐波干扰消除的装置和方法
US10581473B2 (en) Non-linear interference detection
KR101640660B1 (ko) 송신 신호 아티팩트 간격 저감
US9698840B2 (en) Receiver and a method for reducing a distortion component related to a baseband transmit signal in a baseband receive signal
CN107846374B (zh) 根据目标带外发射频谱降低峰均功率比的设备和方法
US9264188B2 (en) Apparatus and a method for determining information on an amplitude error of a transmit signal
US20170325101A1 (en) Method and apparatus for real-time self-monitoring of multi-carrier transmission quality
CN114268334B (zh) 一种信号处理方法、装置、芯片、电子设备和存储介质
US9008231B2 (en) Signal duty cycle reduction
EP2541767B1 (en) Method and system for power control of a wireless communication device
US8582461B2 (en) Analytical computation of cubic metric
JP2015192420A (ja) 無線装置及び無線アクセスシステム
US8923439B1 (en) Complementary signal mixing
JP2007081761A (ja) 受信電界強度検出回路及びその方法並びにそれを用いた受信機
Tokuda et al. Receiver cancellation of radar in radio

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 5