KR20140130270A - 반도체 발광소자 및 이를 제조하는 방법 - Google Patents

반도체 발광소자 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR20140130270A
KR20140130270A KR1020130048113A KR20130048113A KR20140130270A KR 20140130270 A KR20140130270 A KR 20140130270A KR 1020130048113 A KR1020130048113 A KR 1020130048113A KR 20130048113 A KR20130048113 A KR 20130048113A KR 20140130270 A KR20140130270 A KR 20140130270A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
emitting device
semiconductor light
conductive
Prior art date
Application number
KR1020130048113A
Other languages
English (en)
Inventor
전수근
박은현
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020130048113A priority Critical patent/KR20140130270A/ko
Priority to PCT/KR2014/003888 priority patent/WO2014178666A1/ko
Publication of KR20140130270A publication Critical patent/KR20140130270A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 개시는, 절연부, 절연부를 사이에 두고 측면을 마주하도록 배치되며 절연부에 의해 전기적으로 절연되는 제1 도전부와 제2 도전부를 구비하며, 상면과 상면에 대향하는 하면을 가지고, 절연부가 상면으로부터 하면으로 이어진 플레이트; 플레이트의 상면 측에서 절연부를 덮는 비도전성 반사막; 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층, 제1 반도체층에 전기적으로 연결되는 제1 전극, 및 제2 반도체층에 전기적으로 연결되는 제2 전극을 구비하며, 플레이트의 상면 측에 고정되는 반도체 발광소자 칩; 및 플레이트의 상면 측에서 반도체 발광소자 칩을 덮도록 형성되는 봉지부;를 포함하는 것을 특징으로 하는 반도체 발광소자에 관한 것이다.

Description

반도체 발광소자 및 이를 제조하는 방법{SEMICONDUCTOR LIGHT EMITTING DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 비도전성 반사막을 통해 반사 효율 저하를 방지할 수 있는 반도체 발광소자 및 이를 제조하는 방법에 관한 것이다.
여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0=x=1, 0=y=1, 0=x+y=1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 종래의 반도체 발광소자의 일 예(Lateral Chip)를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에, 버퍼층(200), 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 그 위에 전류 확산을 위한 투광성 도전막(600)과, 본딩 패드로 역할하는 전극(700)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 역할하는 전극(800)이 형성되어 있다. 버퍼층(200)은 생략될 수 있다.
도 2는 종래의 반도체 발광소자의 다른 예(Flip Chip)를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 그 위에 기판(100) 측으로 빛을 반사시키기 위한 3층으로 된 전극막(901), 전극막(902) 및 전극막(903)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 기능하는 전극(800)이 형성되어 있다.
도 3은 종래의 반도체 발광소자의 또 다른 예(Vertical Chip)를 나타내는 도면으로서, 반도체 발광소자는 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 제2 반도체층(500)에 제1 반도체층(300)으로 빛을 반사시키기 위한 금속 반사막(910)이 형성되어 있고, 지지 기판(930) 측에 전극(940)이 형성되어 있다. 금속 반사막(910)과 지지 기판(930)은 웨이퍼 본딩층(920)에 의해 결합된다. 제1 반도체층(300)에는 본딩 패드로 기능하는 전극(800)이 형성되어 있다.
도 4는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 플립 칩의 형태로, 기판(100), 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 그 위에 기판(100) 측으로 빛을 반사시키기 위한 반사막(950)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 기능하는 전극(800)이 형성되어 있으며, 기판(100) 및 반도체층(300,400,500)을 둘러싸도록 봉지제(1000)가 형성되어 있다. 반사막(950)은 도 2에서와 같이 금속층으로 이루어질 수 있지만, 도 5에 도시된 바와 같이, SiO2/TiO2로 된 DBR(Distributed Bragg Reflector)과 같은 절연체 반사막으로 이루어질 수 있다. 반도체 발광소자는 전기 배선(820,960)이 구비된 PCB(1200; Printed Circuit Board)에 도전 접착제(830,970)를 통해 장착된다. 봉지제(1000)에는 주로 형광체가 함유된다. 여기서 반도체 발광소자는 봉지제(1000)를 포함하므로, 구분을 위해, 봉지제(1000)를 제외한 반도체 발광소자 부분을 반도체 발광소자 칩이라 부를 수 있다. 이러한 방법으로 도 4에 도시된 바와 같이 반도체 발광소자 칩에 봉지제(1000)가 도포될 수 있다.
도 5는 종래의 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되며, 전류 확산 기능을 하는 투광성 도전막(600), 투광성 도전막(600) 위에 형성되는 p측 본딩 패드(700) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다. 그리고 투광성 도전막(600) 위에는 분포 브래그 리플렉터(900; DBR: Distributed Bragg Reflector)와 금속 반사막(904)이 구비되어 있다.
도 6 및 도 7은 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 제조 방법의 일 예를 나타내는 도면으로서, 먼저 필름 또는 플레이트로 된 장착면(10) 위에, 반도체 발광소자 칩(20)이 놓인다. 다음으로, 격벽(82; Partition)과 개구부(81)가 구비된 스텐실 마스크(80)를, 반도체 발광소자 칩(20)이 노출되도록 장착면(10) 위에 놓는다. 다음으로, 봉지제(40)를 개구부(81)에 투입한 다음, 일정 시간 봉지제(40)를 경화한 후, 스텐실 마스크(80)를 장착면(10)으로부터 분리한다. 스텐실 마스크(80)는 주로 금속 재질로 이루어진다.
도 8은 종래의 반도체 발광소자의 또 다른 일 예를 나타내는 도면으로서, 도 1에 도시된 반도체 발광소자 칩(1)가 장착된 패키지를 도시하고 있다. 패키지는 리드 프레임(4,5), 리드 프레임(4,5)을 고정하고 오목부(7)를 형성하는 몰드(6)를 구비한다. 반도체 발광소자(1; 반도체 발광소자 칩)가 리드 프레임(4)에 장착되어 있으며, 반도체 발광소자 칩(1)을 덮도록 봉지제(1000)가 오목부(7)를 채우고 있다. 주로 봉지제(1000)는 형광체를 포함한다. 이 경우에, 기판(100)이 아래에 놓이게 되며, 기판(100)의 두께가 80~150um에 이르게 되므로, 빛을 생성하는 활성층(400)이 이보다 높은 위치에 놓이게 되어, 오목부(7) 내에서 빛을 전체적으로 고르게 발광할 수 있게 되며, 봉지제(1000)에 형광체가 구비되는 경우에 이 형광체를 잘 여기할 수 있게 된다. 그러나 도 2에 도시된 반도체 발광소자가 패키지에 장착되는 경우에, 기판(100)이 위를 향하게 되므로, 빛을 생성하는 활성층(400)이 패키지 바닥으로부터 20um를 넘지 않는 범위 내에 위치하게 되며, 오목부(7) 내에서 빛을 전체적으로 고르게 발광하기가 쉽지 않으며, 봉지제(1000)에 형광체가 구비되는 경우에 이 형광체를 잘 여기하기가 쉽지 않게 된다. 따라서 도 2에 도시된 것과 같은 플립 칩이 사용되는 경우에, 도 8에서와 같이 디스펜서를 이용한 봉지제의 형성보다는 도 4에서와 같이 봉지제(1000)가 반도체 발광소자 칩을 균일하게 덮을 수 있는 방안이 고려되어야 한다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 절연부, 절연부를 사이에 두고 측면을 마주하도록 배치되며 절연부에 의해 전기적으로 절연되는 제1 도전부와 제2 도전부를 구비하며, 상면과 상면에 대향하는 하면을 가지고, 절연부가 상면으로부터 하면으로 이어진 플레이트; 플레이트의 상면 측에서 절연부를 덮는 비도전성 반사막; 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층, 제1 반도체층에 전기적으로 연결되는 제1 전극, 및 제2 반도체층에 전기적으로 연결되는 제2 전극을 구비하며, 플레이트의 상면 측에 고정되는 반도체 발광소자 칩; 및 플레이트의 상면 측에서 반도체 발광소자 칩을 덮도록 형성되는 봉지부;를 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
본 개시에 따른 다른 일 태양에 의하면, 반도체 발광소자를 제조하는 방법에 있어서, 2 이상의 도전판을 절연재료를 사이에 두고 반복 적층한 적층체를 준비하는 단계; 적층체를 절단하여, 절연재료로 이루어진 절연부 및 도전판으로 이루어지며 절연부를 사이에 두고 측면이 마주하도록 배치되고 절연부에 의해 전기적으로 절연되는 제1 도전부와 제2 도전부를 구비하며, 상면 및 상면에 대향하는 하면을 가지고, 절연부가 상면으로부터 하면으로 이어지는 원판을 형성하는 단계; 원판의 상면 측에서 절연부를 덮도록 비도전성 반사막을 형성하는 단계; 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층, 제1 반도체층에 전기적으로 연결되는 제1 전극, 및 제2 반도체층에 전기적으로 연결되는 제2 전극을 구비하는 반도체 발광소자 칩을 원판의 상면 측에 고정하는 단계; 반도체 발광소자 칩을 봉지제로 덮는 단계; 및 반도체 발광소자의 예정된 경계를 따라 원판과 봉지제를 함께 절단하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법이 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 종래의 반도체 발광소자의 일 예(Lateral Chip)를 나타내는 도면,
도 2는 종래의 반도체 발광소자의 다른 예(Flip Chip)를 나타내는 도면,
도 3은 종래의 반도체 발광소자의 또 다른 예(Vertical Chip)를 나타내는 도면,
도 4는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 일 예를 나타내는 도면,
도 5는 종래의 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 6 및 도 7은 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 제조 방법의 일 예를 나타내는 도면,
도 8은 종래의 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 9는 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,
도 10은 도 9의 반도체 발광소자를 부분적으로 분해하여 나타내는 도면,
도 11 내지 도 16은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 나타낸 도면,
도 17은 본 개시에 따른 반도체 발광소자의 다른 일 예를 나타내는 도면,
도 18은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 19는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 20은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 9는 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면이고, 도 10은 도 9의 반도체 발광소자를 부분적으로 분해하여 나타내는 도면이다.
반도체 발광소자는 플레이트(110), 비도전성 반사막(130), 반도체 발광소자 칩(150) 및 봉지부(170)를 포함한다.
플레이트(110)는 절연부(113)와, 절연부(113)를 사이에 두고 측면을 마주하도록 배치되는 제1 도전부(111)와 제2 도전부(112)를 구비한다. 플레이트(110)는 상면(116)과 상면(116)에 대향하는 하면(117)을 구비한다. 제1 도전부(111)와 제2 도전부(112) 사이에 위치하는 절연부(113)가 상면(116)으로부터 하면(117)으로 이어지며, 따라서 제1 도전부(111)와 제2 도전부(112)가 절연부(113)에 의해 전기적으로 절연된다.
제1 도전부(111)와 제2 도전부(112)의 재질은 도전성 금속 또는 전도성 반도체라면 특별한 제한이 없으며, 이러한 재료로 W, Mo, Ni, Al, Zn, Ti, Cu, Si 등과 같은 재료 및 이들 중 적어도 하나를 포함하는 합금 형태를 들 수 있고, 전기 전도성, 열 전도성, 반사율 등을 고려했을 때, Al을 적합한 예로 들 수 있다. 물론, 도전성 재료라면 특별한 제한이 없으며, 도전성을 가진다면 비금속 재료 또한 사용될 수 있을 것이다.
절연부(113)는 유색 또는 투명의 절연재료로 이루어진다. 절연부(113)는 점착성을 가지는 절연접착제로 이루어질 수도 있다. 절연부(113)는 제1 도전부(111)와 제2 도전부(112)를 전기적으로 절연하는 역할 뿐만 아니라, 플레이트(110)를 형성할 때 제1 도전부(111)와 제2 도전부(112)를 서로 접합시키는 역할 또한 수행하게 된다.
플레이트(110)의 상면(116)은 반도체 발광소자 칩(150)이 놓이게 되는 부분으로서, 플레이트(110)를 구성하는 절연부(113) 또한 상면(116)으로 부분적으로 노출된다. 절연부(113)의 플레이트(110) 상면(116)으로 노출되는 부분은 반도체 발광소자 칩(150)에서 방출되는 강한 빛에 노출되는 부분으로서, 탈색 및 변색에 취약하다. 절연부(113)가 탈색되거나 변색되면, 반도체 발광소자 칩(150)에서 방출된 빛의 플레이트(110) 상면(116)에서의 반사효율이 저하될 수 있다.
비도전성 반사막(130)은, 절연부(113)의 탈색 및 변색에 따른 반사효율 저하를 개선할 수 있도록 한 것으로서, 플레이트(110)의 상면(116) 측에서 절연부(113)를 덮도록 형성된다.
비도전성 반사막(130)은 절연부(113)을 덮어 절연부(113)의 탈색 및 변색을 방지함으로써 플레이트(110) 상면(116)에서의 반사효율 저하를 방지할 뿐만아니라, 비도전성 반사막(130) 자체에 의한 반사효율 향상효과를 얻을 수 있도록 한다.
비도전성 반사막(130)은 반사막으로 기능하되, 빛의 흡수를 방지하도록 투광성 물질로 구성되는 것이 바람직하다. 비도전성 반사막(150)은 예를 들어, SiOx, TiOx, Ta2O5, MgF2, SiN, SiON, Al2O3 등과 같은 투광성 유전체 물질로 구성될 수 있다. 비도전성 반사막(130)은, 예를 들어, SiOx, 및 TiOx 등과 같은 투광성 유전체 물질로 구성되는 단일 유전체 막, 굴절율이 다른 이질적인 복수의 유전체 막(예: SiO2/TiO2, SiO2/Ta2O5, SiO2/TiO2/Ta2O5 등), 바람직하게는 예를 들어 SiO2와 TiO2의 조합으로 된 단일의 분포 브래그 리플렉터(Distributed Bragg Reflector: DBR) 또는 유전체 막과 분포 브래그 리플렉터의 조합 등 다양한 구조로 이루어질 수 있다.
분포 브래그 리플렉터는 보다 많은 양의 빛을 반사시킬 수 있으며 특정 파장에 대한 설계가 가능하여 발생되는 빛의 파장에 대응하여 효과적으로 반사시킬 수 있다. 따라서, 비도전성 반사막(130)이 분포 브래그 리플렉터를 포함할 경우, 반사효율을 더욱 향상시킬 수 있다. 분포 브래그 리플렉터는, 예를 들어 TiO2/SiO2의 조합으로 이루어지는 반복 적층 구조를 구비할 수 있으며, 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도 전자선 증착법(E-Beam Evaporation) 또는 스퍼터링법(Sputtering) 또는 열 증착법(Thermal Evaporation)에 의해 형성될 수 있다.
예를 들어, 분포 브래그 리플렉터가 TiO2층/SiO2층의 조합으로 구성되는 경우, 각 층은 주어진 파장의 1/4의 광학 두께를 가지도록 설계되며, 그 조합의 수는 4 ~ 20 페어(pairs)가 적합하다. 조합의 수가 너무 적으면 분포 브래그 리플렉터의 반사효율이 떨어지고, 조합의 수가 너무 많으면 두께가 과도하게 두꺼워지기 때문이다. 한편, 각 층은 기본적으로 주어진 파장의 1/4의 광학 두께를 가지도록 설계되지만, 고려 대상의 파장 대역에 따라서 주어진 파장의 1/4 보다 큰 광학 두께를 가지도록 설계될 수 있다. 이와 더불어, 분포 브래그 리플렉터는 각기 다른 광학 두께를 가지는 TiO2층/SiO2층의 조합들로 설계될 수도 있다. 정리하면, 분포 브래그 리플렉터는 반복 적층되는 복수의 TiO2층/SiO2층의 조합을 포함할 수 있고 하며, 복수의 TiO2층/SiO2층의 조합은 각각 서로 다른 광학 두께를 가질 수 있다.
플레이트(110)는 경면 처리된 상면(116)을 구비하는 것이 바람직하다. 예를 들어, 플레이트(110)를 구성하는 제1 도전부(111) 및 제2 도전부(112)가 Al로 이루어지고, 폴리싱(polishing) 등과 같은 방법으로 경면 처리가 수행되면, 플레이트(110)의 상면(116)은 높은 반사율을 가지게 된다.
따라서, 플레이트(110)의 상면(116) 측에서, 비도전성 반사막(130)에 의해 절연부(113)의 탈색 또는 변색이 방지됨에 따라 절연부(113)의 탈색 또는 변색으로 인한 반사효율 저하가 방지되고, 비도전성 반사막(130)으로 덮인 영역의 경우 비도전성 반사막(130) 자체에 의해 높은 반사율을 가지게 되며, 이와 더불어 비도전성 반사막(130)으로 덮이지 않은 영역의 경우에도 플레이트(110)의 상면(116)이 경면 처리에 의해 향상된 반사율을 가지게 되어, 반도체 발광소자는 더욱 향상된 반사효율을 가지게 된다.
반도체 발광소자 칩(150)은, 도 2, 도 4 및 도 5에 예시된 형태의 플립 칩으로서, 제1 도전성(예: n형)을 가지는 제1 반도체층(종래도면 참조), 제1 도전성과 다른 제2 도전성(예: p형)을 가지는 제2 반도체층(종래도면 참조), 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층(종래도면 참조), 제1 반도체층에 전기적으로 연결되는 제1 전극(151), 및 제2 반도체층에 전기적으로 연결되는 제2 전극(152)을 구비한다. 반도체 발광소자 칩(150)은, 제1 전극(151) 및 제2 전극(152)이 하부에 위치하여 플레이트(110)의 상면(116)과 마주하도록 배치된다. 반도체 발광소자 칩(150)은 플레이트(110)의 상면(116) 측에서 절연부(113)에 걸쳐서 위치하게 된다. 달리 표현하면, 반도체 발광소자 칩(150)은 비도전성 반사막(130)에 걸쳐서 위치하게 된다. 구체적으로, 플레이트(110)의 상면(116)에서, 제1 전극(151)은 비도전성 반사막(130) 좌측의 제1 도전부(111)에 접합되고, 제2 전극(152)은 비도전성 반사막(130) 우측의 제2 도전부(112)에 접합된다. 따라서, 비도전성 반사막(130)은, 플레이트(110)의 상면(116) 위에서, 제1 전극(151)과 제2 전극(152) 사이에 위치하게 된다. 접합은 Ag 페이스트를 이용하여 수행되거나, 납땜 등 반도체 발광소자 분야에 이미 알려진 다양한 방법이 사용될 수 있다. 반도체 발광소자 칩(150)은 제1 도전부(111) 및 제2 도전부(112)와 넓은 면적에 걸쳐 접촉하게 되며, 따라서 반도체 발광소자 칩(150)에서 발생한 열은 플레이트(110)를 통해 효과적으로 방출될 수 있다.
봉지부(170)는 플레이트(110)의 상면(116) 측에서 반도체 발광소자 칩(150)을 덮도록 형성된다. 봉지부(170)는 투명재질의 수지와 형광체를 포함할 수 있다.
상기한 바와 같은 반도체 발광소자는 다음과 같은 방법으로 제조될 수 있다.
도 11 내지 도 16은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 나타낸 도면이다.
도 11에 나타낸 것과 같이, 2 이상의 도전판(101)을 절연접착제(103) 등과 같은 절연재료를 사용하여 접착하는 방식으로 반복 적층하여 적층체(105)를 준비한다.
이와 같은 적층체(105)를 절단하여, 도 12에 나타낸 것과 같이, 절연접착제(103)로 이루어진 절연부(113') 및 도전판(101)으로 이루어진 도전부(111',112')가 반복되는 구조의 원판(110')을 형성한다. 원판(110')에서, 도전부(111')와 도전부(112') 사이에 절연부(113')가 위치하게 되며, 인접한 두 도전부(111',112')는 절연부(113')에 의해 전기적으로 절연된다. 원판(110')은 상면(116') 및 상면(116')에 대향하는 하면(117')을 구비하게 되며, 절연부(113')는 원판(110')의 상면(116')으로부터 하면(117')으로 이어지게 된다.
이후, 도 13에 나타낸 것과 같이, 원판(110')의 상면(116') 측에 절연부(113')를 덮도록 비도전성 반사막(130')을 형성한다. 비도전성 반사막(130)의 형성에 앞서 폴리싱 등과 같은 방법으로 원판(110')의 상면(116')에 대한 경면 처리가 수행될 수 있다.
이와 같이 준비된 원판(110') 위에, 도 14에 나타낸 것과 같이, 반도체 발광소자 칩(150)이 고정된다. 반도체 발광소자 칩(150)은, 제1 전극(151) 및 제2 전극(152)이 하부에 위치하여 원판(110')의 상면(116')과 마주하도록 배치된다. 반도체 발광소자 칩(150)은 절연부(113')에 걸쳐서 위치하게 된다. 구체적으로, 원판(110')의 상면(116')에서, 제1 전극(151)은 절연부(113') 좌측의 원판(110') 상면(116')에 접합되고, 제2 전극(152)은 절연부(113) 우측의 원판(110') 상면(116')에 접합된다. 이러한 접합은 Ag 페이스트를 이용하여 수행되거나, 반도체 발광소자 분야에 이미 알려진 다양한 방법이 사용될 수 있다.
다음으로, 도 15에 나타낸 것과 같이, 모든 반도체 발광소자 칩(150)을 덮도록 원판(110')의 상면(116') 전체에 봉지제(170')를 디스펜싱하고, 이 봉지제(170)를 경화시킨다. 봉지제(170')는 실리콘 등과 같은 액상의 투명한 수지 재료와 형광체를 포함할 수 있다.
이어서, 도 16에 나타낸 것과 같이, 평면상에서 반도체 발광소자의 예정된 경계(A)를 따라 경화된 봉지제(170') 및 원판(110')를 함께 절단하여, 개별적인 반도체 발광소자로 완성된다. 도 9에 나타낸 것과 같은 완성된 반도체 발광소자에서, 봉지제(170')는 봉지부(170)를 이루게 되고, 원판(110')은 플레이트(110)를 이루게 되며, 플레이트(110)는 절연부(113) 및 절연부(113)를 사이에 두고 절연부(113)에 의해 절연되는 제1 도전부(111)와 제2 도전부(112)를 구비하게 된다.
도 17은 본 개시에 따른 반도체 발광소자의 다른 일 예를 나타내는 도면으로서, 반도체 발광소자 칩(150)은 제1 전극(151) 및 제2 전극(152) 아래에 각각 위치하는 본딩 패드(141,142)를 구비할 수 있다. 본딩 패드(141,142)는 금속재료로 이루어질 수 있다. 이러한 본딩 패드(141,142)를 이용하여, 반도체 발광소자 칩(150)은 유태틱 본딩 방식으로 플레이트(110)에 접합될 수도 있다. 따라서, 완성된 반도체 발광소자에서, 제1 전극(151)과 플레이트(110)의 제1 도전부(111) 사이에 본딩 패드(141)가 위치하고, 제2 전극(152)과 플레이트(110)의 제2 도전부(112) 사이에 본딩 패드(142)가 위치하게 된다.
도 18은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면으로서, 비도전성 반사막(130)은 플레이트(110)의 상면(116) 전체를 덮도록 형성될 수 있다. 그리고, 제1 전극(151) 및 제2 전극(152)이 각각 제1 도전부(111) 및 제2 도전부(112)와 전기적으로 연결될 수 있도록 하기 위한 것으로서, 비도전성 반사막(130)은 제1 도전부(111)를 부분적으로 노출시키는 제1 관통구멍(121) 및 제2 도전부(112)를 부분적으로 노출시키는 제2 관통구멍(122)를 구비한다. 제1 관통구멍(121)과 제2 관통구멍(122)은 각각 제1 전극(151) 및 제2 전극(152)이 삽입될 수 있도록 하기 위해, 제1 전극(151) 및 제2 전극(152)이 놓일 위치에 제1 전극(151) 및 제2 전극(152) 보다 조금 크게 형성된다. 이와 같이, 비도전성 반사막(130)이 플레이트(110)의 상면(116)에 넓게 형성됨으로써, 더욱 향상된 반사효율을 달성할 수 있다.
한편, 플레이트(110)가 경면 처리된 상면(116)을 구비하고 이러한 경면 처리된 플레이트(110)의 상면(116)에 비도전성 반사막(130)이 형성될 경우, 경면 처리되지 않은 플레이트(110)의 상면(116)에 비도전성 반사막(130)이 형성될 경우와 비교하여, 상대적으로 얇은 두께의 비도전성 반사막(130)으로도 동등한 반사효율을 달성할 수 있다. 즉, 플레이트(110)의 상면(116)을 경면 처리함으로써, 비도전성 반사막(130)을 얇게 구성할 수 있게 된다.
도 19는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면으로서, 마찬가지로 비도전성 반사막(130)은 플레이트(110)의 상면(116) 전체를 덮도록 형성될 수 있다. 그리고, 제1 전극(151) 및 제2 전극(152)이 각각 제1 도전부(111) 및 제2 도전부(112)와 전기적으로 연결될 수 있도록 하기 위한 것으로서, 비도전성 반사막을 관통하는 형태의 제1 연결전극(131) 및 제2 연결전극(132)이 구비된다. 제1 연결전극(131)은 제1 도전부(111) 상부에서 비도전성 반사막(130)을 관통하도록 형성되고, 제2 연결전극(132)은 제1 도전부(112) 상부에서 비도전성 반사막(130)을 관통하도록 형성된다. 따라서, 제1 전극(151)은 제1 연결전극(131)에 접합되어 제1 연결전극(131)을 통해 제1 도전부(111)와 전기적으로 연결되고, 제2 전극(152)은 제2 연결전극(132)에 접합되어 제2 연결전극(132)을 통해 제2 도전부(112)와 전기적으로 연결된다. 마찬가지로, 비도전성 반사막(130)이 플레이트(110)의 상면(116)에 넓게 형성됨으로써, 더욱 향상된 반사효율을 달성할 수 있다.
도 20은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면으로서, 반도체 발광소자 칩(150)으로 도 1에 예시된 형태의 레터럴 칩이 사용되었다. 반도체 발광소자 칩(150')은 제1 전극(151') 및 제2 전극(152')이 상부에 위치하도록 배치된다. 플레이트(110) 위에 고정할 때, 반도체 발광소자 칩(150')은 절연부(113)에 걸쳐서 위치하게 된다. 제1 전극(151')은 제1 도전부(111)에 와이어 본딩 방식으로 연결되고, 제2 전극(152')은 제2 도전부(112)에 와이어 본딩 방식으로 연결된다. 따라서, 완성된 반도체 발광소자에서, 제1 전극(151')은 와이어(156)에 의해 제1 도전부(111)에 전기적으로 연결되고, 제2 전극(152')은 와이어(157)에 의해 제2 도전부(112)에 전기적으로 연결된다. 다만, 비도전성 반사막(130)이 플레이트의 상면(116) 전체를 덮도록 형성될 경우, 제1 전극(151) 및 제2 전극(152)은, 도 18에 나타낸 것과 같은 제1 관통구멍(121) 및 제2 관통구멍(122)을 통하거나, 도 19에 나타낸 것과 같은 제1 연결전극(131) 및 제2 연결전극(132)을 통해, 제1 도전부(111) 및 제2 도전부(112)와 각각 와이어 본딩 방식으로 연결될 수 있을 것이다.
별도로 도시하지는 않지만, 플레이트(110) 위에 고정할 때, 반도체 발광소자 칩(150')은 절연부(113)에 걸치지 않도록 배치될 수 있다. 이 경우, 반도체 발광소자 칩(150')은 제1 도전부(111) 및 제2 도전부(112) 중 어느 하나의 위에 위치하게 된다는 것만 다를 뿐, 제1 전극(151')이 와이어(156)에 의해 제1 도전부(111)에 전기적으로 연결되고, 제2 전극(152')이 와이어(157)에 의해 제2 도전부(112)에 전기적으로 연결되는 것은 동일하다.
한편, 역시 별도로 도시하지는 않지만, 도 3에 예시된 형태의 버티컬 칩 또한 사용될 수 있다. 이 경우, 반도체 발광소자 칩은 제1 도전부(111) 또는 제2 도전부(112) 위에 위치하고, 반도체 발광소자 칩의 하부에 위치하는 하나의 전극은 제1 도전부(111) 및 제2 도전부(112) 중 어느 하나에 직접 또는 간접적으로 접합되고, 반도체 발광소자 칩의 상부에 위치하는 다른 하나의 전극은 제1 도전부(111) 및 제2 도전부(112) 중 나머지 하나에 와이어 본딩 방식으로 접합된다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 비도전성 반사막은 분포 브래그 리플랙터로 이루어지는 것을 특징으로 하는 반도체 발광소자.
(2) 플레이트는 경면 처리된 상면을 구비하는 것을 특징으로 하는 반도체 발광소자.
(3) 플레이트는 경면 처리된 상면을 구비하고, 비도전성 반사막은 분포 브래그 리플랙터로 이루어지는 것을 특징으로 하는 반도체 발광소자.
(4) 반도체 발광소자 칩은 플레이트의 상면 측에서 절연부에 걸쳐서 위치하는 것을 특징으로 하는 반도체 발광소자.
(5) 반도체 발광소자 칩은 제1 전극 및 제2 전극이 하부에 위치하도록 플레이트의 상면 위에 배치되고, 제1 전극은 제1 도전부에 접합되고, 제2 전극은 제2 도전부에 접합되는 것을 특징으로 하는 반도체 발광소자.
(6) 반도체 발광소자 칩은 제1 전극 및 제2 전극 아래에 각각 위치하는 본딩 패드를 구비하여, 유태틱 본딩 방식으로 플레이트에 접합되는 것을 특징으로 하는 반도체 발광소자.
(7) 반도체 발광소자 칩은 제1 전극 및 제2 전극이 하부에 위치하도록 플레이트의 상면 위에 배치되고, 비도전성 반사막은 플레이트의 상면 전체를 덮고, 제1 도전부를 부분적으로 노출시키는 제1 관통구멍 및 제2 도전부를 부분적으로 노출시키는 제2 관통구멍을 구비하며, 제1 전극은 제1 관통구멍을 통해 제1 도전부에 전기적으로 연결되고, 제2 전극은 제2 관통구멍을 통해 제2 도전부에 전기적으로 연결되는 것을 특징으로 하는 반도체 발광소자.
(8) 제1 전극은 제1 관통구멍을 관통하여 제1 도전부에 접합되고, 제2 전극은 제2 관통구멍을 관통하여 제2 도전부에 접합되는 것을 특징으로 하는 반도체 발광소자.
(9) 반도체 발광소자 칩은 제1 전극 및 제2 전극이 하부에 위치하도록 플레이트의 상면 위에 배치되고, 비도전성 반사막은 플레이트의 상면 전체를 덮도록 형성되며, 비도전성 반사막을 관통하는 제1 도전부 상부의 제1 연결전극 및 제2 도전부 상부의 제2 연결전극을 더 구비하며, 제1 전극은 제1 연결전극을 통해 제1 도전부에 전기적으로 연결되고, 제2 전극은 제2 연결전극을 통해 제2 도전부에 전기적으로 연결되는 것을 특징으로 하는 반도체 발광소자.
(10) 반도체 발광소자 칩은 제1 전극 및 제2 전극이 상부에 위치하도록 플레이트 상면에 고정되며, 제1 전극 및 제2 전극은 각각 와이어 본딩 방식으로 제1 도전부 및 제2 도전부와 전기적으로 연결되는 것을 특징으로 하는 반도체 발광소자.
(11) 비도전성 반사막을 형성하는 단계 이전에, 원판의 상면을 경면 처리하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(12) 적층체를 준비하는 단계에서, 절연접착제가 절연재료로 사용되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(13) 비도전성 반사막을 형성하는 단계에서, 비도전성 반사막은 원판의 상면 전체를 덮도록 형성되며, 반도체 발광소자 칩을 원판의 상면에 고정하는 단계 이전에, 비도전성 반사막을 관통하도록 형성되어 제1 도전부와 제2 도전부를 각각 부분적으로 노출시키는 제1 관통구멍 및 제2 관통구멍을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(14) 반도체 발광소자 칩을 원판의 상면에 고정하는 단계 이전에, 제1 관통구멍 및 제2 관통구멍 내부에 각각 구비되는 제1 연결전극 및 제2 연결전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(15) 원판을 형성하는 단계에서, 적층체는 적층방향에 경사지게 절단되어, 절연부가 상면으로부터 하면으로 경사지게 연장되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(16) 원판을 형성하는 단계에서, 적층체의 절단시 적층방향과의 경사를 조절하여 절연부의 경사를 조절하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 높은 광추출 효율을 달성할 수 있다.
본 개시에 따른 다른 하나의 반도체 발광소자에 의하면, 비도전성 반사막을 통해 반사 효율 저하를 방지할 수 있다.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 반도체 발광소자 칩이 놓이는 플레이트의 상면을 경면 처리하여, 얇은 비도전성 반사막으로도 높은 반사효율을 달성할 수 있다.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 우수한 방열 성능을 달성할 수 있다.
본 개시에 따른 하나의 반도체 발광소자를 제조하는 방법에 의하면, 광추출 효율이 높은 반도체 발광소자를 제공할 수 있다.
본 개시에 따른 다른 하나의 반도체 발광소자를 제조하는 방법에 의하면, 복수의 반도체 발광소자 칩이 직렬 및/또는 병렬로 연결되는 다양한 배치구조의 반도체 발광소자를 용이하게 제공할 수 있다.
101: 도전판 103: 절연접착제
105: 적층체 110: 플레이트
110': 원판 111: 제1 도전부
112: 제2 도전부 113: 절연부
116: 상면 117: 하면
121: 제1 관통구멍 122: 제2 관통구멍
130: 비도전성 반사막 131: 제1 연결전극
132: 제2 연결전극 141, 142: 본딩 패드
150, 150': 반도체 발광소자 칩 151, 151': 제1 전극
152, 152': 제2 전극 156, 157: 와이어
170: 봉지부 170': 봉지제

Claims (16)

  1. 절연부, 절연부를 사이에 두고 측면을 마주하도록 배치되며 절연부에 의해 전기적으로 절연되는 제1 도전부와 제2 도전부를 구비하며, 상면과 상면에 대향하는 하면을 가지고, 절연부가 상면으로부터 하면으로 이어진 플레이트;
    플레이트의 상면 측에서 절연부를 덮는 비도전성 반사막;
    제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층, 제1 반도체층에 전기적으로 연결되는 제1 전극, 및 제2 반도체층에 전기적으로 연결되는 제2 전극을 구비하며, 플레이트의 상면 측에 고정되는 반도체 발광소자 칩; 및
    플레이트의 상면 측에서 반도체 발광소자 칩을 덮도록 형성되는 봉지부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
  2. 청구항 1에 있어서,
    비도전성 반사막은 분포 브래그 리플랙터로 이루어지는 것을 특징으로 하는 반도체 발광소자.
  3. 청구항 1에 있어서,
    플레이트는 경면 처리된 상면을 구비하는 것을 특징으로 하는 반도체 발광소자.
  4. 청구항 1에 있어서,
    플레이트는 경면 처리된 상면을 구비하고,
    비도전성 반사막은 분포 브래그 리플랙터로 이루어지는 것을 특징으로 하는 반도체 발광소자.
  5. 청구항 1에 있어서,
    반도체 발광소자 칩은 플레이트의 상면 측에서 절연부에 걸쳐서 위치하는 것을 특징으로 하는 반도체 발광소자.
  6. 청구항 1에 있어서,
    반도체 발광소자 칩은 제1 전극 및 제2 전극이 하부에 위치하도록 플레이트의 상면 위에 배치되고,
    제1 전극은 제1 도전부에 접합되고,
    제2 전극은 제2 도전부에 접합되는 것을 특징으로 하는 반도체 발광소자.
  7. 청구항 6에 있어서,
    반도체 발광소자 칩은 제1 전극 및 제2 전극 아래에 각각 위치하는 본딩 패드를 구비하여, 유태틱 본딩 방식으로 플레이트에 접합되는 것을 특징으로 하는 반도체 발광소자.
  8. 청구항 1에 있어서,
    반도체 발광소자 칩은 제1 전극 및 제2 전극이 하부에 위치하도록 플레이트의 상면 위에 배치되고,
    비도전성 반사막은 플레이트의 상면 전체를 덮고, 제1 도전부를 부분적으로 노출시키는 제1 관통구멍 및 제2 도전부를 부분적으로 노출시키는 제2 관통구멍을 구비하며,
    제1 전극은 제1 관통구멍을 통해 제1 도전부에 전기적으로 연결되고,
    제2 전극은 제2 관통구멍을 통해 제2 도전부에 전기적으로 연결되는 것을 특징으로 하는 반도체 발광소자.
  9. 청구항 8에 있어서,
    제1 전극은 제1 관통구멍을 관통하여 제1 도전부에 접합되고,
    제2 전극은 제2 관통구멍을 관통하여 제2 도전부에 접합되는 것을 특징으로 하는 반도체 발광소자.
  10. 청구항 1에 있어서,
    반도체 발광소자 칩은 제1 전극 및 제2 전극이 하부에 위치하도록 플레이트의 상면 위에 배치되고,
    비도전성 반사막은 플레이트의 상면 전체를 덮도록 형성되며,
    비도전성 반사막을 관통하는 제1 도전부 상부의 제1 연결전극 및 제2 도전부 상부의 제2 연결전극을 더 구비하며,
    제1 전극은 제1 연결전극을 통해 제1 도전부에 전기적으로 연결되고,
    제2 전극은 제2 연결전극을 통해 제2 도전부에 전기적으로 연결되는 것을 특징으로 하는 반도체 발광소자.
  11. 청구항 1에 있어서,
    반도체 발광소자 칩은 제1 전극 및 제2 전극이 상부에 위치하도록 플레이트 상면에 고정되며,
    제1 전극 및 제2 전극은 각각 와이어 본딩 방식으로 제1 도전부 및 제2 도전부와 전기적으로 연결되는 것을 특징으로 하는 반도체 발광소자.
  12. 반도체 발광소자를 제조하는 방법에 있어서,
    2 이상의 도전판을 절연재료를 사이에 두고 반복 적층한 적층체를 준비하는 단계;
    적층체를 절단하여, 절연재료로 이루어진 절연부 및 도전판으로 이루어지며 절연부를 사이에 두고 측면이 마주하도록 배치되고 절연부에 의해 전기적으로 절연되는 제1 도전부와 제2 도전부를 구비하며, 상면 및 상면에 대향하는 하면을 가지고, 절연부가 상면으로부터 하면으로 이어지는 원판을 형성하는 단계;
    원판의 상면 측에서 절연부를 덮도록 비도전성 반사막을 형성하는 단계;
    제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층, 제1 반도체층에 전기적으로 연결되는 제1 전극, 및 제2 반도체층에 전기적으로 연결되는 제2 전극을 구비하는 반도체 발광소자 칩을 원판의 상면 측에 고정하는 단계;
    반도체 발광소자 칩을 봉지제로 덮는 단계; 및
    반도체 발광소자의 예정된 경계를 따라 원판과 봉지제를 함께 절단하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  13. 청구항 12에 있어서,
    비도전성 반사막을 형성하는 단계 이전에, 원판의 상면을 경면 처리하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  14. 청구항 12에 있어서,
    적층체를 준비하는 단계에서, 절연접착제가 절연재료로 사용되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  15. 청구항 12에 있어서,
    비도전성 반사막을 형성하는 단계에서, 비도전성 반사막은 원판의 상면 전체를 덮도록 형성되며,
    반도체 발광소자 칩을 원판의 상면에 고정하는 단계 이전에, 비도전성 반사막을 관통하도록 형성되어 제1 도전부와 제2 도전부를 각각 부분적으로 노출시키는 제1 관통구멍 및 제2 관통구멍을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  16. 청구항 15에 있어서,
    반도체 발광소자 칩을 원판의 상면에 고정하는 단계 이전에, 제1 관통구멍 및 제2 관통구멍 내부에 각각 구비되는 제1 연결전극 및 제2 연결전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
KR1020130048113A 2013-04-30 2013-04-30 반도체 발광소자 및 이를 제조하는 방법 KR20140130270A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130048113A KR20140130270A (ko) 2013-04-30 2013-04-30 반도체 발광소자 및 이를 제조하는 방법
PCT/KR2014/003888 WO2014178666A1 (ko) 2013-04-30 2014-04-30 반도체 발광소자 및 이를 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130048113A KR20140130270A (ko) 2013-04-30 2013-04-30 반도체 발광소자 및 이를 제조하는 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020150119443A Division KR20150103354A (ko) 2015-08-25 2015-08-25 반도체 발광소자 및 이를 제조하는 방법

Publications (1)

Publication Number Publication Date
KR20140130270A true KR20140130270A (ko) 2014-11-10

Family

ID=52452240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130048113A KR20140130270A (ko) 2013-04-30 2013-04-30 반도체 발광소자 및 이를 제조하는 방법

Country Status (1)

Country Link
KR (1) KR20140130270A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9871172B2 (en) 2015-11-12 2018-01-16 Samsung Electronics Co., Ltd. Semiconductor light emitting device package with wavelength conversion layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9871172B2 (en) 2015-11-12 2018-01-16 Samsung Electronics Co., Ltd. Semiconductor light emitting device package with wavelength conversion layer
US10147851B2 (en) 2015-11-12 2018-12-04 Samsung Electronics Co., Ltd. Semiconductor light emitting device package

Similar Documents

Publication Publication Date Title
KR101546929B1 (ko) 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
KR102276207B1 (ko) 반도체 발광 소자 및 반도체 발광 장치
CN108598251B (zh) 半导体发光元件
US9799808B2 (en) Light emitting element and light emitting element package
KR101426433B1 (ko) 반도체 발광소자를 제조하는 방법
US11749792B2 (en) Light emitting diode, light emitting diode module, and display device including the same
KR101230619B1 (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지
KR101489375B1 (ko) 반도체 발광소자
KR101478761B1 (ko) 반도체 발광소자
KR101428774B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
KR101378948B1 (ko) 반도체 발광소자
KR101561199B1 (ko) 반도체 발광소자
KR101764129B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
KR20150018481A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR20140147162A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR20130110131A (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지
KR20140130270A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR101403641B1 (ko) 반도체 발광소자
KR101403636B1 (ko) 반도체 발광소자
KR20150103354A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR101629403B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
KR101403640B1 (ko) 반도체 발광소자 및 이를 봉지하는 방법
KR102387082B1 (ko) 반도체 소자용 지지 기판, 이를 포함하는 반도체 장치 및 이를 제조하는 방법
KR20170052546A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR101378950B1 (ko) 반도체 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
N231 Notification of change of applicant
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision