KR20140129954A - 하프늄나이트라이드 증착 방법 및 이를 이용한 반도체 소자 - Google Patents
하프늄나이트라이드 증착 방법 및 이를 이용한 반도체 소자 Download PDFInfo
- Publication number
- KR20140129954A KR20140129954A KR1020130048935A KR20130048935A KR20140129954A KR 20140129954 A KR20140129954 A KR 20140129954A KR 1020130048935 A KR1020130048935 A KR 1020130048935A KR 20130048935 A KR20130048935 A KR 20130048935A KR 20140129954 A KR20140129954 A KR 20140129954A
- Authority
- KR
- South Korea
- Prior art keywords
- hafnium
- substrate
- layer
- depositing
- source gas
- Prior art date
Links
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 title claims abstract description 26
- 239000001257 hydrogen Substances 0.000 title claims abstract description 26
- 229910052739 hydrogen Inorganic materials 0.000 title claims abstract description 26
- 238000000151 deposition Methods 0.000 title claims description 78
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 229910052735 hafnium Inorganic materials 0.000 claims abstract description 127
- 239000007789 gas Substances 0.000 claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 239000002243 precursor Substances 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 45
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims abstract description 37
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 150000004767 nitrides Chemical class 0.000 claims abstract description 18
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 14
- -1 hafnium nitride Chemical class 0.000 claims description 90
- 229910052732 germanium Inorganic materials 0.000 claims description 59
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 58
- 238000010926 purge Methods 0.000 claims description 43
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 33
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 33
- 239000010408 film Substances 0.000 claims description 19
- ZYLGGWPMIDHSEZ-UHFFFAOYSA-N dimethylazanide;hafnium(4+) Chemical compound [Hf+4].C[N-]C.C[N-]C.C[N-]C.C[N-]C ZYLGGWPMIDHSEZ-UHFFFAOYSA-N 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 239000010409 thin film Substances 0.000 claims description 10
- 239000006227 byproduct Substances 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 114
- 238000004519 manufacturing process Methods 0.000 description 19
- 239000003990 capacitor Substances 0.000 description 18
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 238000000231 atomic layer deposition Methods 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000009830 intercalation Methods 0.000 description 4
- 230000002687 intercalation Effects 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- IUBCUJZHRZSKDG-UHFFFAOYSA-N C(C)N(C)[Hf] Chemical compound C(C)N(C)[Hf] IUBCUJZHRZSKDG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- VBCSQFQVDXIOJL-UHFFFAOYSA-N diethylazanide;hafnium(4+) Chemical compound [Hf+4].CC[N-]CC.CC[N-]CC.CC[N-]CC.CC[N-]CC VBCSQFQVDXIOJL-UHFFFAOYSA-N 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000802 nitrating effect Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
본 발명은 기판을 하프늄과 질소를 포함하는 전구체 소스 가스에 노출시켜 상기 기판 상에 하프늄 함유층을 형성시키는 단계; 및 수소 플라즈마를 상기 하프늄 함유층과 반응시켜 하프늄나이트라이드층을 형성하는 단계; 를 포함하는 금속 질화막 형성 방법에 관한 것이다.
Description
본 발명은 하프늄나이트라이드 증착 방법 및 이를 이용한 반도체 소자에 관한 것이다.
반도체 산업에서 집적 회로의 성능은 단순히 소자의 크기를 줄여서 높은 속도와 저전력 소비를 이루거나, 한 개의 칩에 집적되는 트랜지스터의 개수를 늘리면서 개선되어 왔다. 하지만, 소자의 크기가 줄어 감에 따라 큰 트랜지스터 사이즈에서는 볼 수 없었던, 무시될 수 없는 다른 현상들이 나타났다. 특히, 게이트 산화물의 두께가 4nm보다 얇아지게 되면, 게이트 누설 전류를 야기하는 전자 터널링(tunneling) 현상이 생긴다. 결과적으로 게이트 유전체의 두께를 두껍게 쌓아야 하지만, 이 경우 소자 작동에 충분한 커패시턴스(capacitance)를 유지하기 어렵다. 이와 같은 이유로, 두꺼운 두께에서도 충분한 커패시턴스를 갖게 하는 분극성(polarizability)이 높은 고유전율(high-k) 물질이 그 대안으로 활발히 연구되고 있다.
소자의 크기를 줄이는 것의 한계로 인해서, 집적 회로의 고속도 동작을 위해서는 다른 방법들이 필요하게 되었다. 이와 같은 방법들 중 하나는 게르마늄과 같은 채널 대체 물질을 사용하는 것인데 이 경우 기존의 실리콘보다 높은 전자와 홀 이동도를 가지게 되어 성능향상을 이룰 수 있다.
그러나, 열적으로 매우 안정한 실리콘옥사이드(SiO2)와는 달리 게르마늄은 열적으로 매우 불안정한 자연 산화막(native oxide)를 갖기 때문에 고온에서 산화막층으로 게르마늄의 확산을 막지 못한다. 이러한 이유로 게르마늄은 채널 대체 물질로서 잘 사용되지 않았지만, 열적으로 안정한 고유전율 물질을 게르마늄 기판 위에 증착하면 얇은 등가 산화물 두께(equivalent oxide thickness, EOT)와 높은 이동도 둘을 동시에 만족시키는 소자를 구현할 수 있기 때문에, 자연 산화막을 고유전율 물질로 대체하는 연구가 이슈가 되고 있다.
본 발명의 목적은 게르마늄 기판 위에서 하프늄옥사이드(HfO2)가 좋은 전기적 특성을 갖도록 하기 위한 보호층을 형성하는 방법을 제공하는 데 있다.
본 발명의 다른 목적은 하프늄나이트라이드(HfN) 층을 포함한 반도체 소자를 제조하는 방법을 제공하는 데 있다.
본 발명의 일 측면에 따르면, 기판에 Mx(N(CH3)2)y (M은 금속, x,y 는 자연수)인 전구체 소스 가스를 노출시켜 상기 기판 상에 증착시키는 단계; 및 상기 증착된 전구체 소스 가스를 수소 플라즈마와 반응시켜 상기 기판 상에 MaNb (M은 금속, a,b 는 자연수)인 금속 질화막을 형성하는 단계; 를 포함하는 금속 질화막 증착 방법일 수 있다.
본 발명의 일 측면에 따르면, 기판을 하프늄과 질소를 포함하는 전구체 소스 가스에 노출시켜 상기 기판 상에 하프늄 함유층을 형성시키는 단계; 및 수소 플라즈마를 상기 하프늄 함유층과 반응시켜 하프늄나이트라이드층을 형성하는 단계; 를 포함하는 금속 질화막 형성 방법일 수 있다.
또한, 상기 하프늄나이트라이드 층을 형성하는 단계는 수소 분압을 100~300sccm으로 유지하고 100~300W 전력을 사용하는 것을 특징으로 하는 금속 질화막 형성 방법일 수 있다.
또한, 상기 기판 상에 하프늄 함유층을 형성시키는 단계 후 상기 형성된 하프늄 함유층에 퍼지 가스를 공급하여 흡착된 상기 전구체 소스 가스를 제거하는 제1퍼지 단계; 를 더 포함하는 금속 질화막 형성 방법일 수 있다.
또한, 상기 하프늄나이트라이드층을 증착시키는 단계 후 퍼지 가스를 공급하여 상기 하프늄나이트라이드층의 증착 단계에서 발생되는 반응 부산물을 제거하는 제2퍼지 단계; 를 더 포함하는 금속 질화막 형성 방법일 수 있다.
또한, 상기 기판은 게르마늄 기판인 금속 질화막 형성 방법일 수 있다.
또한, 상기 전구체 소스 가스는 TDMAH, TEMAH 및 TDEAH 중 적어도 어느 하나를 포함하는 금속 질화막 형성 방법일 수 있다.
또한, 상기 하프늄 함유층을 형성시키는 단계, 상기 제1퍼지 단계, 상기 하프늄나이트라이드층을 형성하는 단계 및 상기 제2퍼지 단계의 진행 시간의 비는 1:2.5:1:2.5인 것을 특징으로 하는 금속 질화막 형성 방법일 수 있다.
또한, 상기 하프늄 함유층을 형성시키는 단계, 상기 제1퍼지 단계, 상기 하프늄나이트라이드층을 형성하는 단계 및 상기 제2퍼지 단계는 각각 2초, 5초, 2초 및 5초 동안 수행하는 것을 특징으로 하는 금속 질화막 형성 방법일 수 있다.
또한, 상기 방법을 이용하여 형성된 하프늄나이트라이드 계면층일 수 있다.
본 발명의 일 측면에 따르면, 수소 플라즈마를 이용하여 하프늄나이트라이드 층을 증착하는 단계; 및 상기 증착된 하프늄나이트라이드 층 위에 하프늄옥사이드 층을 증착하는 단계; 를 포함하는 반도체 소자 제조 방법일 수 있다.
또한, 상기 하프늄나이트라이드 층은 게르마늄 기판 상에 증착되는 반도체 소자 제조 방법일 수 있다.
또한, 상기 하프늄나이트라이드 층을 증착하는 단계는 하프늄을 포함하는 전구체 소스 가스를 상기 기판 상에 증착시키는 단계; 퍼지 가스를 공급하여 상기 증착된 하프늄 함유층에 흡착된 상기 전구체 소스 가스를 제거하는 제1퍼지 단계; 상기 수소 플라즈마를 이용하여 상기 하프늄나이트라이드 층을 증착하는 단계; 및 퍼지 가스를 공급하여 상기 하프늄나이트라이드 층의 증착 단계에서 발생되는 반응 부산물을 제거하는 제2퍼지 단계; 를 더 포함하는 반도체 소자 제조 방법일 수 있다.
또한, 상기 하프늄옥사이드 층을 증착하는 단계는 하프늄을 포함하는 전구체 소스 가스를 상기 증착된 하프늄나이트라이드 층 위에 증착시키는 단계; 및 물을 이용하여 상기 하프늄옥사이드 층을 증착하는 단계; 를 더 포함하는 반도체 소자 제조 방법일 수 있다.
또한, 상기 전구체 소스 가스는 TDMAH, TEMAH 및 TDEAH 중 적어도 어느 하나를 포함하는 반도체 소자 제조 방법일 수 있다.
또한, 400도에서 질소 분위기로 10분간 어닐링하는 단계; 를 더 포함하는 반도체 소자 제조 방법일 수 있다.
또한, 알루미늄 메탈 전극을 스퍼터를 이용하여 증착하는 단계; 를 더 포함하는 반도체 소자 제조 방법일 수 있다.
또한, 상기 하프늄나이트라이드 층을 증착하는 단계에 앞서 상기 기판을 실리콘 위에 성장시키는 단계; 및 상기 기판을 희석된 불산에 담근 후 DI Water로 클리닝 하는 단계; 를 더 포함하는 반도체 소자 제조 방법일 수 있다.
또한, 상기 방법을 이용하여 제조된 반도체 소자일 수 있다.
본 발명의 일 측면에 따르면, 실리콘 기판; 상기 실리콘 기판 위에 성장된 게르마늄 기판; 및 상기 게르마늄 기판 위에 증착된 하프늄옥사이드 박막; 을 포함하고, 상기 게르마늄 기판과 상기 하프늄옥사이드 박막 사이에 하프늄나이트라이드 계면 층을 더 포함하는 것을 특징으로 하는 게르마늄 모스 캐패시터일 수 있다.
본 발명의 일 측면에 따르면, 게르마늄 기판 위에서 하프늄옥사이드(HfO2)가 좋은 전기적 특성을 갖도록 하기 위한 보호층을 형성하는 방법을 제공할 수 있다.
본 발명의 다른 측면에 따르면, 하프늄나이트라이드(HfN) 층을 포함한 반도체 소자를 제조하는 방법을 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 원자층증착법을 이용한 하프늄나이트라이드층 증착 방법을 설명하기 위한 순서도이다.
도 2는 본 발명의 실시예에 따른 하프늄나이트라이드 층 증착 방법에서 하프늄을 포함하는 전구체 소스 가스를 기판 상에 증착하는 단계를 나타낸 것이다.
도 3은 본 발명의 실시예에 따른 제1퍼지 단계를 나타낸 것이다.
도 4는 본 발명의 실시예에 따른 하프늄나이트라이드 층 증착 방법에서 하프늄 나이트라이드 층을 증착하는 단계를 나타낸 것이다.
도 5는 본 발명의 실시예에 따른 하프늄나이트라이드 층 증착 방법에서 제2 퍼지 단계를 나타낸 것이다.
도 6은 본 발명의 실시예에 따른 하프늄 함유층의 성장을 설명하기 위한 도면이다.
도 8은 본 발명의 실시예에 따른 게르마늄 모스 커패시터 제조 방법을 나타낸 것이다.
도 9는 본 발명의 실시예에 따른 하프늄 옥사이드 층을 증착하는 단계를 보다 상세히 나타낸 것이다.
도 10은 본 발명의 실시예에 따른 게르마늄 모스 커패시터를 나타낸 것이다.
도 11 내지 도 13은 본 발명의 실시예에 따른 게르마늄 모스 커패시터의 전기적 특성을 평가한 결과를 나타낸 것이다.
도 2는 본 발명의 실시예에 따른 하프늄나이트라이드 층 증착 방법에서 하프늄을 포함하는 전구체 소스 가스를 기판 상에 증착하는 단계를 나타낸 것이다.
도 3은 본 발명의 실시예에 따른 제1퍼지 단계를 나타낸 것이다.
도 4는 본 발명의 실시예에 따른 하프늄나이트라이드 층 증착 방법에서 하프늄 나이트라이드 층을 증착하는 단계를 나타낸 것이다.
도 5는 본 발명의 실시예에 따른 하프늄나이트라이드 층 증착 방법에서 제2 퍼지 단계를 나타낸 것이다.
도 6은 본 발명의 실시예에 따른 하프늄 함유층의 성장을 설명하기 위한 도면이다.
도 8은 본 발명의 실시예에 따른 게르마늄 모스 커패시터 제조 방법을 나타낸 것이다.
도 9는 본 발명의 실시예에 따른 하프늄 옥사이드 층을 증착하는 단계를 보다 상세히 나타낸 것이다.
도 10은 본 발명의 실시예에 따른 게르마늄 모스 커패시터를 나타낸 것이다.
도 11 내지 도 13은 본 발명의 실시예에 따른 게르마늄 모스 커패시터의 전기적 특성을 평가한 결과를 나타낸 것이다.
본 발명의 다른 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
만일 정의되지 않더라도, 여기서 사용되는 모든 용어들(기술 혹은 과학 용어들을 포함)은 이 발명이 속한 종래 기술에서 보편적 기술에 의해 일반적으로 수용되는 것과 동일한 의미를 가진다. 일반적인 사전들에 의해 정의된 용어들은 관련된 기술 그리고/혹은 본 출원의 본문에 의미하는 것과 동일한 의미를 갖는 것으로 해석될 수 있고, 그리고 여기서 명확하게 정의된 표현이 아니더라도 개념화되거나 혹은 과도하게 형식적으로 해석되지 않을 것이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다' 및/또는 이 동사의 다양한 활용형들 예를 들어, '포함', '포함하는', '포함하고', '포함하며' 등은 언급된 조성, 성분, 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 조성, 성분, 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 '및/또는' 이라는 용어는 나열된 구성들 각각 또는 이들의 다양한 조합을 가리킨다.
하프늄옥사이드(HfO2)는 실리콘 미세전자소자에서 대표적인 게이트 옥사이드로 사용되고 있는 고유전율 물질인데, 하프늄옥사이드(HfO2)는 실리콘 기판에서와는 달리 게르마늄 기판에서는 좋은 게이트 유전체가 아니다. 어닐링(annealing)후에 게르마늄이 하프늄옥사이드(HfO2) 층으로 확산되면서 하프늄옥사이드(HfO2) 위에 게르마늄이 많은 층을 형성하여 큰 누설 전류를 야기하기 때문이다. 그래서 게르마늄 기판 위에 하프늄옥사이드(HfO2)가 좋은 전기적 특성을 갖도록 하기 위해서는 두 물질 사이에 안전한 계면 층을 형성하는 적절한 보호층이 필요하다.
본 발명은 원자층 증착법(Atomic Layer Deposition)을 이용하여 금속 질화막을 증착하는 방법에 관한 것으로 전구체 소스 가스로 Mx(N(CH3)2)y (M은 금속, x,y 는 자연수) 를 사용하고, 반응 가스로 수소 플라즈마를 사용함으로써 전구체 소스 가스에 포함된 탄소와 수소를 제거하고, 금속과 질소만을 남겨 금속 질화막(MaNb, a, b는 자연수)을 형성하는 방법에 관한 것이다. 전구체 소스 가스에 포함된 금속을 질소화시키는 것이 아니라 수소 플라즈마를 이용하여 전구체 소스 가스에 포함된 금속과 질소 외의 성분들을 제거함으로써, 전구체 내의 질소를 그대로 이용하는 보호층을 만들 수 있고, 이로 인해 박막의 질을 높일 수 있다. 특히, 게르마늄 기판 위에 하프늄나이트라이드(HfN) 층과 하프늄옥사이드(HfO2) 층을 하나의 원자층 증착 TDMAH(tetrakis(dimethylamino)hafnium) 전구체를 이용하여 진공을 유지한 채로 증착한 것은 게르마늄 기반 소자에서 더 좋은 전기적 특성을 갖는 것을 확인할 수 있었다.
이하에서는 첨부된 도면을 참조하여 보다 상세히 설명할 것이다. 아래에서는 전구체 소스 가스로 TDMAH를 이용하여 하프늄나이트라이드층을 증착하고, 그 위에 하프늄 옥사이드 층을 증착하는 것을 설명하고 있으나, 이는 예시적인 것이며 다양한 고유전율 물질을 포함하는 전구체 소스 가스를 이용하여 실시할 수 있다.
도 1은 본 발명의 실시예에 따른 원자층 증착법(Atomic Layer Deposition, ALD)을 이용한 하프늄나이트라이드층 증착 방법을 설명하기 위한 순서도이다. 원자층 증착법은 일반적으로 소스 가스 공급, 퍼지, 반응 가스 공급, 퍼지의 4단계로 이루어진다.
본 발명의 실시예에 따른 원자층 증착법을 이용한 하프늄나이트라이드 층 증착 방법은 하프늄을 포함하는 전구체 소스 가스를 기판 상에 증착하는 단계(S10), 증착된 전구체 소스 가스에 물리적으로 흡착된 전구체 소스 가스를 제거하기 위한 제1퍼지 단계(S20), 하프늄나이트라이드 층을 증착하는 단계(S30) 및 반응 부산물을 제거하기 위한 제2퍼지 단계(S40)를 포함할 수 있다.
실시예에서, 하프늄나이트라이드 층을 증착시키 위해서 하프늄을 포함하는 전구체 소스 가스를 기판 상에 증착하는 단계(S10), 증착된 전구체 소스 가스에 물리적으로 흡착된 전구체 소스 가스를 제거하기 위한 제1퍼지 단계(S20), 하프늄나이트라이드 층을 증착하는 단계(S30) 및 반응 부산물을 제거하기 위한 제2퍼지 단계(S40)는 3~7번 반복될 수 있다. 바람직하게는 5번 반복될 수 있다. 싸이클의 수는 예시적인 것이며, 필요에 따라 다양하게 변화될 수 있다.
실시예에서, 하프늄나이트라이드 층을 증착시키 위해서 하프늄을 포함하는 전구체 소스 가스를 기판 상에 증착하는 단계(S10), 증착된 전구체 소스 가스에 물리적으로 흡착된 전구체 소스 가스를 제거하기 위한 제1퍼지 단계(S20), 하프늄나이트라이드 층을 증착하는 단계(S30) 및 반응 부산물을 제거하기 위한 제2퍼지 단계(S40)의 진행 시간의 비는 1:2.5:1:2.5일 수 있다. 바람직하게는 2초, 5초, 2초 및 5초 동안 수행될 수 있다.
실시예에서, 하프늄나이트라이드 층의 증착은 게르마늄(Ge) 기판 위에서 수행될 수 있다.
실시예에서, 각 단계는 진공 상태에서 수행될 수 있다.
도 2 내지 도 5는 하프늄나이트라이드 층을 증착하는 단계를 보다 상세히 나타낸 것이다. 도 2 내지 도 5는 각각 도 1의 S10 내지 S40 단계를 나타낸다.
도 2는 본 발명의 실시예에 따른 하프늄나이트라이드 층 증착 방법에서 하프늄을 포함하는 전구체 소스 가스를 기판 상에 증착하는 단계를 나타낸 것이다. 도 2를 참조하면, 하프늄나이트라이드 층을 증착하기 위해 게르마늄 기판에서 하프늄을 포함하는 전구체 소스 가스를 노출시킨다. 전구체 소스 가스 일부는 기판 위에 증착되고, 일부는 증착되지 않는다.
도 2에서 소스 가스로는 TDMAH(Tetrakis(dimethylamino)hafnium)를 사용하는 것으로 나타내고 있지만 이는 예시적인 것으로 TEMAH(Tetrakis(ethylmethylamino)hafnium), TDEAH(Tetrakis(diethylamino)hafnium) 역시 사용될 수 있다.
실시예에서, 전구체 소스 가스를 공급하는 단계는 2초 동안 수행될 수 있다.
도 3은 본 발명의 실시예에 따른 하프늄나이트라이드 층 증착 방법에서 제1퍼지 단계를 나타낸 것이다. 도 3을 참조하면, 게르마늄 기판 상에 하프늄 함유층을 형성시킨 후에, 형성된 하프늄 함유층에 흡착된 전구체 소스 가스와 증착되지 않은 전구체 소스 가스를 제거하기 위해서 퍼지 가스를 공급할 수 있다. 퍼지 가스를 공급하고 나면 기판 상에 증착되지 않은 전구체 소스 가스는 챔버에서 제거된다.
실시예에서, 퍼지 가스는 질소, 아르곤 등이 사용될 수 있고, 제1퍼지 단계는 5초 동안 수행될 수 있다.
도 4는 본 발명의 실시예에 따른 하프늄나이트라이드 층 증착 방법에서 하프늄 나이트라이드 층을 증착하는 단계를 나타낸 것이다. 도 4를 참조하면, 하프늄나이트라이드 층을 증착하는 단계는 반응 가스로 수소 플라즈마(H2 plasma)를 사용할 수 있다. 또한, 하프늄나이트라이드 층은 진공 상태에서 성장될 수 있고, 본 단계는 2초 동안 수행될 수 있다. 수소 플라즈마를 챔버에 가하게 되면, 기판 상에 증착된 전구체 소스 가스의 CH3가 수소 플라즈마와 반응하여 CH4가 되어 제거됨으로써 기판 상에는 하프늄나이트라이드 층만 남게 된다. 실시예에서 본 단계는 2초간 수행될 수 있다.
종래에는 반응 가스로 질소 가스를 이용하여 하프늄을 질화시켜 하프늄나이트라이드 층을 증착시켰으나, 본 발명에서는 수소 플라즈마를 사용하여 전구체 소스 가스에 포함된 탄소와 수소만을 제거함으로써 전구체 소스 가스에 포함된 질소를 그대로 이용할 수 있다. 전구체 소스 가스에 포함된 질소를 그대로 사용함으로써, 보다 질 좋은 하프늄나이트라이드 층을 얻을 수 있다. 본 발명의 실시예에 따른 하프늄나이트라이드 층 증착 방법을 통해 획득한 하프늄나이트라이드 층의 품질에 대해서는 후술할 실험 결과를 통해 보다 상세히 설명할 것이다.
도 5는 본 발명의 실시예에 따른 하프늄나이트라이드 층 증착 방법에서 제2 퍼지 단계를 나타낸 것이다. 도 5를 참조하면, 하프늄나이트라이드 층을 증착시킨 후에, 증착 단계에서 발생되는 반응 부산물(CH4)을 제거하기 위해 퍼지 가스를 공급할 수 있다.
실시예에서, 퍼지 가스는 질소, 아르곤 등이 사용될 수 있고, 제2퍼지 단계는 5초 동안 수행될 수 있다.
도 6은 본 발명의 실시예에 따른 하프늄 함유층의 성장을 설명하기 위한 도면이다. 도 6에서 전구체 소스 가스로 TDMAH를 사용하고 있으나 이는 예시적인 것으로 전구체 소스 가스로는 TDMAH, TEMAH, TDEAH 등이 사용될 수 있다.
실시예에서, 반응 가스로는 H2 plasma 또는 H2O가 사용될 수 있다. 전구체 소스 가스가 H2 plasma와 반응하게 되면 전구체 소스 가스에 포함된 탄소와 수소 들을 제거하여 하프늄나이트라이드(HfN) 박막을 얻을 수 있다. 또한, 전구체 소스 가스가 H2O와 반응하게 되면 하프늄옥사이드(HfO2) 박막을 얻을 수 있다. 상기 두 증착 단계는 하나의 전구체 소스 가스에 반응 가스만 달리하여 수행될 수 있다.
실시예에서, 게르마늄 기판 상에서 하프늄나이트라이드 층을 보호층으로 증착할 수 있다. 또한, 증착된 하프늄나이트라이드 층 위에 하프늄옥사이드 층을 증착할 수 있다. 하프늄옥사이드와 기판 사이에 하프늄나이트라이드 층을 보호층으로 사용함으로써 하프늄옥사이드 층으로 게르마늄의 확산을 막을 수 있고, 이로 인해 좋은 전기적 특성을 갖는 게르마늄 모스 커패시터를 제조할 수 있다.
도 7은 본 발명의 실시예에 따른 하프늄나이트라이드 층 증착 방법에 의해 증착된 하프늄나이트라이드 층의 성분을 분석한 것이다. XPS(X-ray Photoelectron Spectroscopy) 분석 결과를 나타낸 것으로, 도 7을 참조하면, 하프늄과 질소는 남아있지만 탄소는 전혀 없는 좋은 하프늄나이트라이드 층을 확인할 수 있다. 즉, 수소 플라즈마를 이용하여 TDMAH 전구체 소스 가스의 CH3는 모두 CH4로 바뀌어 제거되고 하프늄나이트라이드 박막만 남게 됨을 확인할 수 있다.
본 발명의 실시예에 따른 반도체 소자 제조 방법이 개시된다. 실시예에서, 반도체 소자 제조 방법은 수소 플라즈마를 이용하여 하프늄나이트라이드 층을 증착하는 단계 및 상기 증착된 하프늄나이트라이드 층 위에 하프늄옥사이드 층을 증착하는 단계를 포함할 수 있다. 하프늄나이트라이드 층은 게르마늄 기판 위에 증착될 수 있다. 이하에서는 첨부된 도면을 참조하여 본 발명의 실시예에 따른 게르마늄 모스 커패시터 제조 방법에 대해서 설명할 것이다. 게르마늄 모스 커패시터는 예시적인 것으로 다른 반도체 소자의 제조 방법에도 적용될 수 있다.
도 8은 본 발명의 실시예에 따른 게르마늄 모스 커패시터 제조 방법을 나타낸 것이다.
본 발명의 실시예에 따른 게르마늄 모스 커패시터 제조 방법은 게르마늄 기판을 실리콘 위에 성장시키는 단계(S110), DI water로 클리닝하는 단계(S120), 하프늄나이트라이드 층을 증착하는 단계(S130), 고유전율 물질인 하프늄옥사이드 층을 증착하는 단계(S140), 어닐링 하는 단계(S150) 및 전극 증착 단계(S160)를 포함할 수 있다.
실시예에서, 하프늄나이트라이드 층을 증착하는 단계(S130)는 상술한 도 1의 방법이 사용될 수 있다. 즉, 하프늄을 포함하는 전구체 소스 가스를 기판 상에 증착하는 단계, 증착된 전구체 소스 가스에 물리적으로 흡착된 전구체 소스 가스를 제거하기 위한 제1퍼지 단계, 하프늄나이트라이드 층을 증착하는 단계 및 반응 부산물을 제거하기 위한 제2퍼지 단계를 1 싸이클로 하여 5 싸이클 반복하여 증착할 수 있다. 실시예에서 각 단계는 차례로 2초, 5초, 2초, 5초 동안 수행될 수 있다. 이 때, 수소의 분압은 100~300sccm으로 유지하며 power는 200~400W를 사용한다. 바람직하게는 수소의 분압은 200sccm을 유지하며, power는 300W를 사용한다.
실시예에서, 하프늄옥사이드 층을 증착하는 단계(S140)는 도 6에서 설명한 바와 같이 하프늄나이트라이드 층을 증착하는 단계(S130)와 마찬가지로 원자층 증착법을 이용할 수 있고, 동일한 전구체 소스 가스를 사용할 수 있다. 이 때, 반응가스를 물(H2O)로 하여 하프늄옥사이드 층을 증착할 수 있다. 하프늄옥사이드 층을 증착하는 단계는 도 8을 참조하여 보다 상세히 설명할 것이다.
실시예에서, 어닐링 하는 단계(S150)는 350도~450도에서 질소 분위기로 8분~12분 정도 수행될 수 있다. 바람직하게는 390도~410도에서 9분~11분 정도 수행될 수 있다. 더 바람직하게는 400도에서 10분 정도 수행될 수 있다.
실시예에서, 전극 증착 단계(S160)는 알루미늄 메탈 전극을 스퍼터(sputter)를 이용하여 증착할 수 있다.
도 9는 본 발명의 실시예에 따른 하프늄옥사이드 층을 증착하는 단계를 보다 상세히 나타낸 것이다. 본 발명의 실시예에 따른 하프늄옥사이드 층을 증착하는 단계는 원자층 증착법을 이용할 수 있다. 즉, 하프늄을 포함하는 전구체 소스 가스를 하프늄나이트라이드 층 위에 증착하는 단계(S141), 증착된 하프늄 전구체 소스 가스에 흡착된 전구체 소스 가스를 제거하기 위한 제1퍼지 단계(S142), 물을 반응 가스로 이용하여 하프늄옥사이드 층을 증착하는 단계(S143) 및 반응 부산물을 제거하는 제2퍼지 단계(S144)를 포함할 수 있다.
실시예에서, 상술한 바와 같이 전구체 소스 가스는 하프늄나이트라이드 층을 증착할 때 사용되었던 것과 동일한 전구체 소스 가스를 사용할 수 있다.
실시예에서, 각 단계는 2초, 5초, 2초, 5초 동안 수행될 수 있고, 70싸이클 정 반복 수행하여 하프늄옥사이드 층을 9nm정도 증착할 수 있다.
도 10은 본 발명의 실시예에 따른 게르마늄 모스 커패시터를 나타낸 것이다. 본 발명의 실시예에 따른 게르마늄 모스 커패시터는 실리콘 위에 성장된 게르마늄 기판과 고유전율 물질을 포함하고, 게르마늄 기판과 고유전율 물질 사이에 게르마늄 확산을 위한 보호층으로써 하프늄나이트라이드 층을 포함할 수 있다. 실시예에서, 하프늄나이트라이드 층은 도 1의 방법을 통해 증착될 수 있고 게르마늄 모스 커패시터는 도 6의 방법을 이용하여 제조될 수 있다.
도 11 내지 도 13은 본 발명의 실시예에 따른 게르마늄 모스 커패시터의 전기적 특성을 평가한 결과를 나타낸 것이다. 도 11 및 도 12에서 ①은 게르마늄 기판 위에 아무런 처리를 하지 않고 하프늄 옥사이드 층을 증착한 게르마늄 모스 커패시터를 나타내고, ②는 게르마늄 기판과 하프늄 옥사이드 층 사이에 질소 플라즈마를 이용하여 게르마늄 옥시 나이트라이드 층을 삽입한 게르마늄 모스 커패시터를 나타내며 ③은 본 발명의 실시예에 따른 게르마늄 기판과 하프늄 옥사이드 층 사이에 수소 플라즈마를 이용하여 하프늄나이트라이드 층을 삽입한 게르마늄 모스 커패시터를 나타낸다.
도 11의 C-V 그래프에서 알 수 있듯이 비교 대상인 ①,②의 게르마늄 모스 커패시터보다 히스테리시스(Hysteresis)도 작을 뿐만 아니라 게르마늄 모스 커패시터의 문제인 스트레치 아웃(stretch out) 현상도 크게 줄어들었음을 알 수 있다. 또한, 하프늄나이트라이드 층이 없는 단일 하프늄옥사이드 층을 증착한 ①의 경우보다 20배 가량 작은 계면 트랩 밀도 값을 얻을 수 있었다.
또한, 도 12의 I-V 그래프에서 알 수 있듯이 하프늄나이트라이드 층이 있는 경우 가장 작은 누설 전류 특성을 나타내었다. 하프늄옥사이드 단일 박막인 ①의 경우 400도 어닐링 과정에서 게르마늄이 유전 층으로 확산되는데, 본 발명의 게르마늄 모스 커패시터는 이 확산을 하프늄나이트라이드 층이 막아주면서 좋은 전기적 특성이 나타났다. 또한, ② 게르마늄 옥시나이트라이드와 ③ 하프늄나이트라이드의 경우 박막의 질소 함유로 인해 음의 방향으로 플랫 밴드(flat band) 전압이 움직인 것을 확인할 수 있었다.
도 13은 단일 하프늄옥사이드 박막, 게르마늄 옥시 나이트라이드 삽입층과 본 발명의 실시예에 따른 하프늄나이트라이드 삽입층을 포함한 게르마늄 모스 커패시터의 전기적 특성을 요약한 것이다. 도 13을 참조하면, 아무 처리를 하지 않은 하프늄옥사이드와 하프늄옥사이드와 게르마늄 기판 사이에 질소 플라즈마를 통한 게르마늄 옥시나이트라이드삽입층의 경우보다 하프늄나이트라이드삽입층에서 5배~20배 가량 낮은 계면 상태 밀도 값이 나타났다. 또한, 5배~30배 작은 히스테리시스값과 5배~55배 낮은 누설 전류도 확인할 수 있다.
이상의 실시예들은 본 발명의 이해를 돕기 위하여 제시된 것으로, 본 발명의 범위를 제한하지 않으며, 이로부터 다양한 변형 가능한 실시예들도 본 발명의 범위에 속할 수 있음을 이해하여야 한다. 예를 들어, 본 발명의 실시예에 도시된 각 구성 요소는 분산되어 실시될 수도 있으며, 반대로 여러 개로 분산된 구성 요소들은 결합되어 실시될 수 있다. 따라서, 본 발명의 기술적 보호범위는 특허청구범위의 기술적 사상에 의해 정해져야 할 것이며, 본 발명의 기술적 보호범위는 특허청구범위의 문언적 기재 그 자체로 한정되는 것이 아니라 실질적으로는 기술적 가치가 균등한 범주의 발명에 대하여까지 미치는 것임을 이해하여야 한다.
Hf:하프늄
Claims (20)
- 기판을 Mx(N(CH3)2)y (M은 금속, x,y 는 자연수)인 전구체 소스 가스에 노출시켜 상기 기판 상에 전구체 소스 가스를 증착시키는 단계; 및
상기 증착된 전구체 소스 가스를 수소 플라즈마와 반응시켜 상기 기판 상에 MaNb (M은 금속, a,b 는 자연수)인 금속 질화막을 형성하는 단계;
를 포함하는 금속 질화막 증착 방법.
- 기판을 하프늄과 질소를 포함하는 전구체 소스 가스에 노출시켜 상기 기판 상에 하프늄 함유층을 형성시키는 단계; 및
수소 플라즈마를 상기 하프늄 함유층과 반응시켜 하프늄나이트라이드층을 형성하는 단계;
를 포함하는 금속 질화막 형성 방법.
- 제2항에 있어서,
상기 하프늄나이트라이드 층을 형성하는 단계는
수소 분압을 100~300sccm으로 유지하고 100~300W 전력을 사용하는 것을 특징으로 하는 금속 질화막 형성 방법.
- 제2항에 있어서,
상기 기판 상에 하프늄 함유층을 형성시키는 단계 후
상기 형성된 하프늄 함유층에 퍼지 가스를 공급하여 흡착된 상기 전구체 소스 가스를 제거하는 제1퍼지 단계;
를 더 포함하는 금속 질화막 형성 방법.
- 제4항에 있어서,
상기 하프늄나이트라이드층을 증착시키는 단계 후
퍼지 가스를 공급하여 상기 하프늄나이트라이드층의 증착 단계에서 발생되는 반응 부산물을 제거하는 제2퍼지 단계;
를 더 포함하는 금속 질화막 형성 방법.
- 제5항에 있어서,
상기 기판은 게르마늄 기판인 금속 질화막 형성 방법.
- 제6항에 있어서,
상기 전구체 소스 가스는 TDMAH, TEMAH 및 TDEAH 중 적어도 어느 하나를 포함하는 금속 질화막 형성 방법.
- 제6항에 있어서,
상기 하프늄 함유층을 형성시키는 단계, 상기 제1퍼지 단계, 상기 하프늄나이트라이드층을 형성하는 단계 및 상기 제2퍼지 단계의 진행 시간의 비는 1:2.5:1:2.5인 것을 특징으로 하는 금속 질화막 형성 방법.
- 제8항에 있어서,
상기 하프늄 함유층을 형성시키는 단계, 상기 제1퍼지 단계, 상기 하프늄나이트라이드층을 형성하는 단계 및 상기 제2퍼지 단계는 각각 2초, 5초, 2초 및 5초 동안 수행하는 것을 특징으로 하는 금속 질화막 형성 방법.
- 제2항 내지 제9항의 방법 중 어느 한 항의 방법을 이용하여 형성된 하프늄나이트라이드 계면층.
- 수소 플라즈마를 이용하여 하프늄나이트라이드 층을 증착하는 단계; 및
상기 증착된 하프늄나이트라이드 층 위에 하프늄옥사이드 층을 증착하는 단계;
를 포함하는 반도체 소자 제조 방법.
- 제11항에 있어서,
상기 하프늄나이트라이드 층은 게르마늄 기판 상에 증착되는 반도체 소자 제조 방법.
- 제12항에 있어서,
상기 하프늄나이트라이드 층을 증착하는 단계는
하프늄을 포함하는 전구체 소스 가스를 상기 기판 상에 증착시키는 단계;
상기 수소 플라즈마를 상기 기판 상에 증착된 전구체 소스 가스와 반응시켜 상기 하프늄나이트라이드 층을 형성하는 단계;
를 더 포함하는 반도체 소자 제조 방법.
- 제11항에 있어서,
상기 하프늄옥사이드 층을 증착하는 단계는
하프늄을 포함하는 전구체 소스 가스를 상기 증착된 하프늄나이트라이드 층 위에 증착시키는 단계; 및
물을 이용하여 상기 기판 상에 증착된 전구체 소스 가스와 반응시켜 상기 하프늄옥사이드 층을 증착하는 단계;
를 더 포함하는 반도체 소자 제조 방법.
- 제12항 내지 제14항 중 어느 한 항에 있어서,
상기 전구체 소스 가스는 TDMAH, TEMAH 및 TDEAH 중 적어도 어느 하나를 포함하는 반도체 소자 제조 방법.
- 제15항에 있어서,
400도에서 질소 분위기로 10분간 어닐링하는 단계;
를 더 포함하는 반도체 소자 제조 방법.
- 제16항에 있어서,
알루미늄 메탈 전극을 스퍼터를 이용하여 증착하는 단계;
를 더 포함하는 반도체 소자 제조 방법.
- 제17항에 있어서,
상기 하프늄나이트라이드 층을 증착하는 단계에 앞서
상기 기판을 실리콘 위에 성장시키는 단계; 및
상기 기판을 희석된 불산에 담근 후 DI Water로 클리닝 하는 단계;
를 더 포함하는 반도체 소자 제조 방법.
- 제18항의 방법을 이용하여 제조된 반도체 소자.
- 실리콘 기판;
상기 실리콘 기판 위에 성장된 게르마늄 기판; 및
상기 게르마늄 기판 위에 증착된 하프늄옥사이드 박막;
을 포함하고,
상기 게르마늄 기판과 상기 하프늄옥사이드 박막 사이에 하프늄나이트라이드 계면 층을 더 포함하는 것을 특징으로 하는 게르마늄 모스 캐패시터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130048935A KR101504548B1 (ko) | 2013-04-30 | 2013-04-30 | 하프늄나이트라이드 증착 방법 및 이를 이용한 반도체 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130048935A KR101504548B1 (ko) | 2013-04-30 | 2013-04-30 | 하프늄나이트라이드 증착 방법 및 이를 이용한 반도체 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140129954A true KR20140129954A (ko) | 2014-11-07 |
| KR101504548B1 KR101504548B1 (ko) | 2015-03-20 |
Family
ID=52455113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130048935A KR101504548B1 (ko) | 2013-04-30 | 2013-04-30 | 하프늄나이트라이드 증착 방법 및 이를 이용한 반도체 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101504548B1 (ko) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100200739B1 (ko) * | 1996-10-16 | 1999-06-15 | 윤종용 | 장벽금속막 형성방법 |
| KR100542736B1 (ko) * | 2002-08-17 | 2006-01-11 | 삼성전자주식회사 | 원자층 증착법을 이용한 산화막의 형성방법 및 이를이용한 반도체 장치의 캐패시터 형성방법 |
| US7378129B2 (en) * | 2003-08-18 | 2008-05-27 | Micron Technology, Inc. | Atomic layer deposition methods of forming conductive metal nitride comprising layers |
| KR20060027087A (ko) * | 2004-09-22 | 2006-03-27 | 삼성전자주식회사 | 원자층 증착을 이용하여 기판 상에 하프늄 질화막을형성하는 방법 |
-
2013
- 2013-04-30 KR KR1020130048935A patent/KR101504548B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR101504548B1 (ko) | 2015-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI447913B (zh) | 具有減少之閘極氧化物洩漏的取代金屬閘極電晶體 | |
| TWI411020B (zh) | Ｐｍｏｓ金屬閘極結構製造方法 | |
| US20160155673A1 (en) | Semiconductor device having tungsten gate electrode and method for fabricating the same | |
| Kim et al. | Characteristics of ZrO2 gate dielectric deposited using Zr t–butoxide and Zr (NEt2) 4 precursors by plasma enhanced atomic layer deposition method | |
| CN103681285A (zh) | 包括无氟钨阻挡层的半导体器件及其制造方法 | |
| JP2009506207A (ja) | バナジウム酸化物薄膜の製造方法 | |
| KR20060099105A (ko) | 원자층 증착법에 의한 고유전막 형성 방법 및 고유전막을 갖는 반도체소자의 제조 방법 | |
| Oh et al. | The effect of La2O3-incorporation in HfO2 dielectrics on Ge substrate by atomic layer deposition | |
| US20120261803A1 (en) | High-k gate dielectric material and method for preparing the same | |
| US6984565B2 (en) | Method of manufacturing a semiconductor device | |
| WO2006130239A1 (en) | Semiconductor device structure and method therefor | |
| Misra | High k dielectrics on high-mobility substrates: The interface! | |
| KR102387925B1 (ko) | 고유전 탄화수소 박막 및 이를 이용한 반도체 소자 | |
| SV et al. | Effect of annealing ambient on structural and electrical properties of Ge metal-oxide-semiconductor capacitors with Pt gate electrode and HfO2 gate dielectric | |
| KR101455263B1 (ko) | 기판의 산화물 제거 방법 및 이를 이용한 반도체 소자 제조 방법 | |
| US8633119B2 (en) | Methods for manufacturing high dielectric constant films | |
| WO2004107451A1 (ja) | Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法 | |
| CN110993603A (zh) | 半导体结构及其形成方法 | |
| KR101504548B1 (ko) | 하프늄나이트라이드 증착 방법 및 이를 이용한 반도체 소자 | |
| US8633114B2 (en) | Methods for manufacturing high dielectric constant films | |
| TWI798180B (zh) | 半導體元件及其製造方法 | |
| US20110306171A1 (en) | Methods of fabricating semiconductor devices with differentially nitrided gate insulators | |
| JP2009239246A (ja) | 絶縁膜の形成方法及び絶縁膜 | |
| US20230223166A1 (en) | High dielectric films and semiconductor or capacitor devices comprising same | |
| KR102172776B1 (ko) | 누설전류를 차단한 유전체 박막의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| FPAY | Annual fee payment |
Payment date: 20180312 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190325 Year of fee payment: 5 |