KR20140122297A - 기판, 기판 제조 방법, 발광소자 패키지 및 발광소자 패키지 제조 방법 - Google Patents

기판, 기판 제조 방법, 발광소자 패키지 및 발광소자 패키지 제조 방법 Download PDF

Info

Publication number
KR20140122297A
KR20140122297A KR1020130036655A KR20130036655A KR20140122297A KR 20140122297 A KR20140122297 A KR 20140122297A KR 1020130036655 A KR1020130036655 A KR 1020130036655A KR 20130036655 A KR20130036655 A KR 20130036655A KR 20140122297 A KR20140122297 A KR 20140122297A
Authority
KR
South Korea
Prior art keywords
layer
substrate
circuit pattern
light emitting
plating layer
Prior art date
Application number
KR1020130036655A
Other languages
English (en)
Inventor
슈헤이 마츠다
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130036655A priority Critical patent/KR20140122297A/ko
Publication of KR20140122297A publication Critical patent/KR20140122297A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예에 따른 기판은 몸체, 상기 몸체 상에 형성되며, 구리(Cu)를 포함하는 회로 패턴층, 및 상기 회로 패턴층의 상면에 형성된 제 1 도금층을 포함한다.

Description

기판, 기판 제조 방법, 발광소자 패키지 및 발광소자 패키지 제조 방법{The substrate, the method of manufacturing a substrate, the lighting emitting device package, and the method of manufacturing a lighting emitting device package}
실시 형태는 기판, 기판 제조방법, 발광소자 패키지 및 발광소자 패키지 제조 방법에 관한 것이다.
최근 발광 다이오드(이하, LED라고도 함)가 다양한 색의 광원으로 사용되고 있다. 이러한 LED는 필라멘트에 기초한 발광소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성 및 높은 진동 저항 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있다.
또한, 최근, 고출력 LED의 개발이 활발히 진행되면서, LED는 자동차용 광원, 전광판, 조명, 디스플레이의 백라이트 유닛용 광원 등과 같이 다양한 응용분야에서 이용되고 있다. LED를 기판에 직접 접합한 LED 패키지가 다양한 응용분야에서 이용되는데, LED 패키지의 방열 성능, 발광 성능은 기판의 특성에 따라 달라질 수도 있다.
실시 형태는 정밀하게 형성된 패턴을 포함하는 기판을 제공할 수 있다.
또한, 회로 패턴층의 산화를 방지할 수 있는 기판을 제공할 수 있다.
실시 형태는 정밀하게 패턴을 형성할 수 있는 기판 제조 방법을 제공할 수 있다.
또한, 회로 패턴층의 산화를 방지할 수 있는 기판 제조 방법을 제공할 수 있다.
실시 형태는 고정밀 패턴이 형성된 기판을 포함하는 발광소자 패키지를 제공할 수 있다.
또한, 정밀 제어 및 우수한 발광 효율을 갖는 발광소자 패키지를 제공할 수 있다.
실시 형태는 고정밀 패턴이 형성된 기판을 포함하는 발광소자 패키지 제조 방법을 제공할 수 있다.
또한, 정밀 제어가 가능하며, 우수한 발광 효율을 갖는 발광소자 패키지 제조 방법을 제공할 수 있다.
실시 형태에 따른 기판은 몸체; 상기 몸체 상에 형성되며, 구리(Cu)를 포함하는 회로 패턴층; 및 상기 회로 패턴층의 상면에 형성된 제 1 도금층을 포함할 수 있다.
실시 형태에 따른 기판 제조 방법은 몸체의 적어도 일면에 적층된 구리(Cu)층 상에, 패턴을 가지며 상기 구리(Cu)층의 재료에 확산되지 않는 물질의 도금층을 형성하는 단계; 및 상기 형성된 도금층을 마스크로 에칭하여, 상기 구리(Cu)층으로부터 회로 패턴층을 생성하는 단계를 포함할 수 있다.
실시 형태에 따른 발광소자 패키지는 몸체; 상기 몸체 상에 형성되며, 구리(Cu)를 포함하는 회로 패턴층; 상기 회로 패턴층의 상면에 형성된 제 1 도금층; 및 상기 제 1 도금층 상에 접합된 발광소자를 포함할 수 있다.
실시 형태에 따른 기판에 의하면, 기판에 고정밀 회로 패턴층을 형성할 수 있다.
또한, 실시 형태에 따른 기판에 의하면, 기판에 회로 패턴층이 산화되는 현상을 방지할 수 있다.
실시 형태에 따른 기판 제조 방법에 의하면, 정교한 회로 패턴층을 포함하는 기판을 제공할 수 있다.
또한, 실시 형태에 따른 기판 제조 방법에 의하면, 회로 패턴층의 산화를 방지할 수 있는 기판을 제공할 수 있다.
실시 형태에 따른 발광소자 패키지에 의하면, 고정밀 패턴이 형성된 기판을 이용한 발광소자 패키지를 제공할 수 있다.
또한, 실시 형태에 따른 발광소자 패키지에 의하면, 정밀 제어 및 우수한 발광 효율을 갖는 발광소자 패키지를 제공할 수 있다.
실시 형태에 따른 발광소자 패키지 제조 방법에 의하면, 고정밀 패턴이 형성된 기판을 포함하는 발광소자 패키지를 제조할 수 있다.
또한, 실시 형태에 따른 발광소자 패키지 제조 방법에 의하면, 정밀 제어가 가능하며, 우수한 발광 효율을 갖는 발광소자 패키지를 제조할 수 있다.
도 1a은 제 1 실시 형태에 따른 기판의 구조를 나타낸 단면도이다.
도 1b는 제 1 실시 형태의 변형 예에 따른 기판의 구조를 나타낸 도면이다.
도 2a는 제 2 실시 형태에 따른 기판의 구조를 나타낸 단면도이다.
도 2b는 제 2 실시 형태의 변형 예에 따른 기판의 구조를 나타낸 도면이다.
도 3는 제 1 실시 형태에 따라 기판을 제조하는 방법을 나타낸 흐름도이다.
도 4a 내지 도 4c는 도 3의 각 단계에 따라 생성된 기판의 구조를 나타낸 단면도이다.
도 5는 제 2 실시 형태에 따라 기판을 제조하는 방법을 나타낸 흐름도이다.
도 6은 제 1 실시 형태에 따른 발광소자 패키지를 나타낸 단면도이다.
도 7은 도 6에 도시된 발광소자의 구조를 나타낸 단면도이다.
도 8은 제 2 실시 형태에 따른 발광소자 패키지를 나타낸 단면도이다.
도 9는 제 1 실시 형태에 따라 발광소자 패키지를 제조하는 방법을 나타낸 흐름도이다.
도 10은 제 2 실시 형태에 따라 발광소자 패키지를 제조하는 방법을 나타낸 흐름도이다.
첨부된 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
[기판]
이하 첨부된 도면들을 참조하여, 실시 형태들에 따른 기판을 살펴본다.
(1) 제 1 실시 형태
도 1a는 제 1 실시 형태에 따른 기판의 구조를 나타낸 단면도이다. 이하, 도 1a을 참조하여, 제 1 실시 형태에 따른 기판의 구조를 살펴본다.
제 1 실시 형태에 따른 기판(100)은 몸체(110), 금속층(120), 회로 패턴층(130), 및 도금층(140)을 포함할 수 있다.
몸체(110)는 세라믹 재질, 폴리머 재질, 수지 재질, 실리콘 재질 등으로 형성될 수 있다. 이러한 재질을 가지는 몸체(110)들 이외에도, 전자소자를 지지, 접합하고, 절연층의 역할 수행이 가능하다면, 어느 것이라도 몸체(110)로 사용될 수 있다. 예를 들면, Al2O3, AlN, BeO 등이 몸체(110)로 사용될 수 있다. 몸체(110)는 빛을 효율적으로 반사하는 재질이거나, 백색 또는 은색과 같이 표면에서 빛을 효율적으로 반사시킬 수 있는 색상을 가질 수도 있다.
몸체(110)의 제 1 면에는 회로 패턴층(130)이 적층될 수 있고, 몸체(110)의 제 2 면에는 금속층(120)이 적층될 수 있다. 회로 패턴층(130)과 금속층(120)은 동일한 성분일 수 있으며, 예를 들어, 구리(Cu)가 사용될 수 있다.
또는, 몸체(110)의 제 1 면과 제 2 면에 금속층(120)이 적층될 수 있다. 이 경우, 몸체(110)의 제 1 면에 적층된 금속층(120)을 가공하여, 회로 패턴층(130)을 생성할 수 있다. 회로 패턴층(130)은, 몸체(110)의 제 1 면에 적층된 금속층(120)에서, 도금층(140)의 패턴을 마스크로 에칭하여 생성할 수 있다.
예를 들면, 몸체(110)의 양면에 구리(Cu)층을 적층한 DCB(Direct Copper Bonding) 기판에서, 어느 한면의 구리(Cu)층 상면에 도금층(140)을 적층하여 패턴을 형성한 후, 도금층(140)의 패턴을 마스크로 에칭하여 회로 패턴층(130)으로 생성할 수 있다. 이와 같이, 얇은 도금층(140)을 마스크로 에칭하여 회로 패턴층(130)을 형성하므로, 정교한 회로 패턴층(130)을 얻을 수 있다.
몸체(110)는 0.2 ~ 0.32 mm의 범위 내에서 두께를 가지고, 금속층(120)은 0.2 ~ 0.6 mm의 범위 내에서 두께를 가질 수 있다.
금속층(120)은 0.2mm 보다 작으면 기계적 강도가 낮아 쉽게 휘어질 수 있으며, 금속층(120)이 0.6mm 보다 크면 전기적 전도성이 떨어질 수 있다. 금속층(120)은 몸체(110)보다 두꺼울 수도 있다. 금속층(120)은 일반적인 PCB 기판의 금속층에 비해 두꺼운 두께를 가질 수 있다. 이와 같이, 금속층(120)은 일반적인 PCB 기판의 금속층에 비해 두꺼운 두께를 가지므로, 제 1 실시 형태에 따른 기판은 일반적인 PCB 기판에 비해 우수한 방열성을 가질 수 있다.
회로 패턴층(130)의 상면과 금속층(120)의 상면에는 도금층(140)이 형성될 수 있다. 도금층(140)으로 사용되는 물질은 금속층(120) 또는 회로 패턴층(130)의 산화를 방지하고, 금속층(120) 또는 회로 패턴층(130)의 재료에 확산되지 않는 특성을 가질 수 있다. 예를 들어, 몸체(110)의 양면에 각각 구리(Cu) 회로 패턴층(130) 및 구리(Cu) 금속층(120)이 적층된 경우, 구리(Cu)의 산화를 방지하고, 구리(Cu)에 확산되지 않는 물질로 도금층(140)을 형성할 수 있다. 여기서, 구리(Cu)에 확산되지 않는 물질이란, 구리(Cu)에 섞이지 않는 성질을 갖는 물질을 의미한다. 이러한 물질로 예를 들어, 니켈(Ni), 팔라듐(Pd) 등을 이용할 수 있다. 즉, 도금층(140)은 니켈(Ni) 또는 팔라듐(Pd)을 포함하여 형성할 수 있다. 또한, 도금층(140)은 니켈(Ni)과 팔라듐(Pd)을 모두 포함할 수도 있다. 예를 들어, 니켈(Ni)과 팔라듐(Pd)을 순차적으로 적층하여 도금층(140)을 형성할 수 있다.
도금층(140)은, 회로 패턴층(130)과 금속층(120)의 상면에 얇게 형성될 수 있다. 이러한 도금층(140)은 코팅층의 역할을 할 수도 있다. 회로 패턴층(130)의 상면에 형성된 도금층(140)은 1 ~ 5μm의 범위에서 두께를 가질 수 있다. 회로 패턴층(130)의 상면에 형성된 도금층(140)으로 인해, 회로 패턴층(130)이 산화되는 현상을 방지할 수 있다.
또한, 0.2 ~ 0.6mm 범위 내의 두께를 가지는 금속층(120) 상에 1 ~ 5m 범위 내의 얇은 두께를 가지는 도금층(140)의 패턴을 이용하여 회로 패턴층(130)을 형성하므로, 회로 패턴층(130)을 매우 정교하게 형성할 수 있다.
회로 패턴층(130)의 측면에는 도금층(140)이 형성되어 있지 않을 수 있다.
변형 예에 따르면, 도 1b에 도시된 바와 같이, 회로 패턴층(130)의 측면은 평편하지 않을 수 있다. 예들 들면, 회로 패턴층(130)의 측면은 가운데 부분이 안쪽으로 들어간 형상을 가질 수 있다.
(2) 제 2 실시 형태
도 2a는 제 2 실시 형태에 따른 기판의 구조를 나타낸 단면도이다. 이하, 도 2a를 참조하여, 제 2 실시 형태에 따른 기판의 구조를 살펴본다.
제 2 실시 형태에 따른 기판(200)은 몸체(210), 금속층(220), 회로 패턴층(230), 제 1 도금층(240), 및 제 2 도금층(250)을 포함할 수 있다.
제 2 실시 형태에 따른 기판(200)은 제 1 실시 형태에 따른 기판(100)에 비해, 회로 패턴층(230)의 측면에 형성된 제 2 도금층(250)을 더 포함할 수 있다. 제 2 도금층(250)은 니켈(Ni), 팔라듐(Pd) 등을 포함할 수 있다.이 때, 제 2 도금층(250)은 1 ~ 5μm의 범위의 두께를 가질 수 있다.
예를 들어, 제 2 도금층(250)은 제 1 실시 형태에 따른 기판(100) 전체를 Ni로 코팅하여 생성될 수 있다. 이 때, 제 1 도금층(240)은 1 ~ 10μm 의 범위 내에서 두께를 가질 수 있으며, 제 1 도금층(240)과 제 2 도금층(250)의 두께는 서로 다를 수 있다. 제 1 도금층(240)의 두께는 제 2 도금층(250)의 두께보다 두꺼울 수 있으나, 이에 한정하지 않는다. 제 1 도금층(240)의 두께가 10μm보다 크면, 회로 패턴층(230)과 접합성에 좋지 않은 영향을 미치거나, 제 1 도금층(240)에 형성되는 발광소자(미도시)와 회로 패턴층(230)과 전기적 연결성에 좋지 않은 영향을 미칠 수도 있다.
제 2 실시 형태에 따른 기판(200)에서 회로 패턴층(230)의 측면에도 얇은 제 2 도금층(250)이 형성되어 있으므로, 회로 패턴층(230)의 측면이 산화되는 현상을 방지할 수 있다.
또한, 변형 예에 따르면, 도 2b에 도시된 바와 같이, 회로 패턴층(130)의 측면은 평편하지 않을 수 있다. 예들 들면, 회로 패턴층(130)의 측면은 가운데 부분이 안쪽으로 들어간 형상을 가질 수 있다.
[기판 제조 방법]
이하 첨부된 도면들을 참조하여 실시 형태들에 따른 기판 제조 방법을 살펴본다.
(1) 제 1 실시 형태
도 3은 제 1 실시 형태에 따라 기판을 제조하는 방법을 나타낸 흐름도이다. 도 4a 내지 도 4c는 도 3의 각 단계에 따라 생성된 기판의 구조를 나타낸 단면도이다. 이하, 도 3 및 도 4a 내지 도 4c를 참조하여, 제 1 실시 형태에 따라 기판을 제조하는 방법을 살펴본다.
제 300 단계에서는 몸체의 적어도 일면에 금속층을 적층한다. 금속층은 구리(Cu)를 이용하여 형성할 수 있다. 예를 들어, 몸체의 제 1 면 또는 제 2 면 중 적어도 하나의 면에 구리(Cu)층을 적층할 수 있고, 몸체의 제 1 면과 제 2 면에 구리(Cu)층을 적층할 수도 있다. 제 300 단계에 따라, 몸체의 양면에 구리(Cu)층을 적층하면, 기판은 도 4a에 도시된 형태를 가질 수 있다. 도 4a는 몸체의 양면에 구리(Cu)층을 직접 적층한 DCB(Direct Copper Bonding) 기판을 나타낸 단면도이다. 몸체의 양면에 구리(Cu)층이 적층된 DCB 기판을 처음부터 이용하는 경우에는, 몸체에 구리(Cu)층을 적층하지 않을 수 있다.
몸체는 0.2 ~ 0.32 mm의 범위의 두께를 가질 수 있고, , 절연층의 역할을 수행할 수 있다. 구리(Cu)층은 0.2 ~ 0.6 mm의 범위의 두께를 가질 수 있다. 구리(Cu)층은 몸체보다 두꺼울 수도 있다.
제 310 단계에서는 금속층 상에 패턴을 가지는 도금층을 형성한다. 도금층은 니켈(Ni) 또는 팔라듐(Pd) 등을 이용하여 형성할 수 있다.
예를 들어, 구리(Cu)를 이용하여 금속층을 형성하는 경우, 구리(Cu)층의 산화를 방지하고, 구리(Cu)층에 확산되지 않는 특성을 가지는 니켈(Ni) 또는 팔라듐(Pd)을 이용하여 구리(Cu)층 상에 도금층을 형성할 수 있다. 이 때, 도금층은 형성하고자 하는 회로 패턴에 대응하는 패턴을 가질 수 있다.
또한, 몸체의 하면에 적층된 금속층에도 도금층을 형성할 수 있다. 몸체의 하면에 형성되는 도금층은 패턴을 가지지 않고 금속층에 적층될 수 있다. 이 때, 패턴을 가지는 도금층과 패턴이 존재하지 않는 도금층은 1 ~ 5μm의 범위의 두께를 가지며 형성될 수 있다. 예를 들어, 제 310 단계에 따라, 구리(Cu) 금속층 상에 니켈(Ni) 또는 팔라듐(Pd) 도금층이 형성된 기판은 도 4b에 도시된 형태를 가질 수 있다.
제 320 단계에서는 회로 패턴에 대응하는 패턴을 가진 도금층을 이용하여 금속층으로부터 회로 패턴층을 생성한다. 금속층에 형성된 도금층은 1 ~ 5μm의 범위의 두께를 가지므로, 그 두께가 매우 얇다. 따라서, 패턴을 가지는 도금층을 마스크로 하여 에칭하면, 도금층의 패턴에 대응되는 회로 패턴층을 생성할 수 있다. 금속층에서 도금층이 적층된 부분을 제외한 부분이 에칭에 의해 제거되어, 회로 패턴층을 생성할 수 있다. 에칭 방법으로는 건식 에칭 방법 또는 습식 에칭 방법을 이용할 수 있다. 제 320 단계에 따라, 회로 패턴층이 생성된 기판은 도 4c에 도시된 바와 같은 형태를 가질 수 있다. 또한, 회로 패턴층의 측면은 평편하지 않을 수 있다. 예들 들면, 회로 패턴층의 측면은 가운데 부분이 안쪽으로 들어간 형상을 가질 수 있다.
금속층은 0.2 ~ 0.6 mm의 범위의 두께를 가지므로, 그 두께가 도금층에 비해 상대적으로 두껍다. 하지만, 1 ~ 5μm의 범위의 두께를 가지는 얇은 도금층을 마스크로 에칭하므로, 정밀한 회로 패턴층을 생성할 수 있다. 또한, 회로 패턴층 상에는 도금층이 여전히 형성되어 있으므로, 회로 패턴층이 산화되는 현상을 방지할 수 있다.
(2) 제 2 실시 형태
도 5는 제 2 실시 형태에 따라 기판을 제조하는 방법을 나타낸 흐름도이다. 이하, 도 2, 도 4a 내지 도 4c 및 도 5를 참조하여, 제 2 실시 형태에 따라 기판을 제조하는 방법을 살펴본다.
제 500 단계에서는 몸체의 적어도 일면에 금속층을 적층한다. 금속층은 구리(Cu) 등을 이용하여 형성할 수 있다. 예를 들어, 제 500 단계에 따라, 몸체의 양면에 구리(Cu)층을 적층하면, 기판은 도 4a에 도시된 형태를 가질 수 있다. DCB(Direct Copper Bonding) 기판은 이미 몸체의 양면에 구리(Cu)층이 형성되어 있으며, 도 4a에 도시된 형태를 가질 수 있다. 따라서, DCB 기판을 사용하는 경우, 몸체에 구리(Cu)층을 적층하지 않을 수 있다.
제 510 단계에서는 금속층 상에 패턴을 가지는 도금층을 형성한다. 도금층은 니켈(Ni) 또는 팔라듐(Pd) 등을 사용할 수 있다. 예를 들어, 구리(Cu)를 사용한 금속층의 산화를 방지하고, 금속층에 확산되지 않는 특성을 가지는 니켈(Ni) 또는 팔라듐(Pd)을 이용하여 금속층 상에 1 ~ 5μm의 범위의 두께를 가지는 도금층을 형성할 수 있다. 제 510 단계에 따라, 구리(Cu)를 사용한 금속층 상에 패턴을 가지는 니켈(Ni) 또는 팔라듐(Pd) 도금층이 형성된 기판은 도 4b에 도시된 형태를 가질 수 있다.
제 520 단계에서는 도금층을 이용하여 금속층으로부터 회로 패턴층을 생성한다. 예를 들어, 패턴을 가지는 니켈(Ni) 또는 팔라듐(Pd) 도금층을 마스크로 하여 에칭하여, 니켈(Ni) 또는 팔라듐(Pd) 도금층의 패턴에 대응하는 회로 패턴층을 생성할 수 있다. 회로 패턴층이 생성된 기판은 도 4c에 도시된 바와 같은 형태를 가질 수 있다. 1 ~ 5μm의 범위의 두께를 가지는 얇은 니켈(Ni) 또는 팔라듐(Pd) 도금층을 마스크로 에칭하여 회로 패턴층을 생성하므로, 정밀한 회로 패턴층을 생성할 수 있다. 또한, 회로 패턴층 상에는 니켈(Ni) 또는 팔라듐(Pd) 도금층이 형성되어 있으므로, 회로 패턴층이 산화되는 현상을 방지할 수 있다.
제 530 단계에서는 기판 전체에 도금층을 형성한다. 예를 들어, 회로 패턴층이 형성된 기판에 전체적으로 니켈(Ni) 또는 팔라듐(Pd) 도금층을 형성할 수 있다. 회로 패턴층의 상면에 형성된 니켈(Ni) 또는 팔라듐(Pd) 도금층은 1 ~ 10μm의 범위의 두께를 가질 수 있다. 또한, 회로 패턴층의 측면에는 1 ~ 5μm의 범위의 두께를 가지는 니켈(Ni) 또는 팔라듐(Pd) 도금층이 형성될 수 있다. 제 530 단계에 따라 생성된 기판은 도 2에 도시된 형태를 가질 수 있다. 회로 패턴층의 측면에도 얇은 니켈(Ni) 또는 팔라듐(Pd) 도금층이 형성되어 있으므로, 회로 패턴층의 측면이 산화되는 현상을 방지할 수 있다.
[발광소자 패키지]
이하, 첨부된 도면들을 참조하여 실시 형태들에 따른 발광소자 패키지를 살펴본다.
(1) 제 1 실시 형태
도 6은 제 1 실시 형태에 따른 발광소자 패키지를 나타낸 도면이다. 제 1 실시 형태에 따른 발광소자 패키지(600)는 도 1의 기판의 회로 패턴 상에 발광소자를 접합하여 생성할 수 있다. 발광소자 패키지(600)는 몸체(610), 금속층(620), 회로 패턴층(630), 도금층(640), 발광소자(660) 및 전기적 접속부재(670)을 포함할 수 있다.
도 7은 도 6에 도시된 발광소자의 구조를 나타낸 도면이다. 도 7에 도시된 발광소자는 LED 칩일 수 있다. 따라서, 도 7을 참조하여, 도 6에 도시된 발광소자의 구조를 살펴본다.
발광소자(660)는 제 1 도전형 반도체층(661), 활성층(662), 제 2 도전형 반도체층(663), 제 1 도전형 전극(664) 및 제 2 도전형 전극(665)을 포함할 수 있다. 여기서, 제 1 도전형 반도체층(661)이 p형 반도체층과 n형 반도체층 중 어느 하나이면, 제 2 도전형 반도체층(663)은 제 1 도전형 반도체층(661)과 반대의 극성을 가지는 반도체층으로 형성될수 있다.
제 1 도전형 반도체층(661)은, 예를 들어, n형 반도체층일 수 있고, InxAlyGa1-x-yN조성식(여기서, 0≤x, 0≤y, x+y≤1)을 갖는 반도체 물질로 이루어질 수 있다. 예를 들어, 제 1 도전형 반도체층은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
활성층(662)은 제 1 도전형 반도체층(661)을 통해서 주입되는 전자(또는 정공)와 이후 형성되는 제 2 도전형 반도체층(663)을 통해서 주입되는 정공(또는 전자)이 서로 만나서(Recombination), 활성층(662)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 발산하는 층이다.
활성층(662)은 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW: Multi Quantum Well)로 형성될 수 있다. 활성층(662)는 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 활성층(662)은 양자 우물층과 장벽층을 포함할 수 있다. 여기서, 장벽층과 양자 우물층의 적층 순서는 특정하게 정해지지는 않으나, 양자 우물층부터 적층하여 양자 우물층으로 끝날 수도 있고, 양자 우물층부터 적층하여 장벽층으로 끝날 수도 있다. 또한, 장벽층부터 적층하여 장벽층으로 끝날 수도 있고, 장벽층부터 적층하여 양자 우물층으로 끝날 수도 있다. 예를 들어 활성층(662)는 InGaN 우물층/GaN 장벽층의 주기로 구현될 수 있으며 이에 한정하지 않는다.
제 2 도전형 반도체층(663)은 예를 들어, p형 반도체층으로서, InxAlyGa1-x-yN조성식(여기서, 0≤x, 0≤y, x+y≤1)을 갖는 반도체 물질일 수 있다. 예를 들어, 제 2 도전형 반도체층(663)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Ba, Zn, Sr, Ca 등의 p형 도펀트가 도핑될 수 있다. 여기서, 제 2 도전형 반도체층(663)은 단층 구조일 수도 있고, 다층 구조일 수도 있다.
제 1 도전형 전극(664)은 제 1 도전형 반도체층(661) 상면에 형성될 수 있다. 제 1 도전형 전극(664)은, 반사전극과 오믹콘택전극 및 투명전극 중 선택된 적어도 하나 이상의 층으로 이루어질 수 있다. 예를 들어, 상기 제 1 도전형 전극(664)은, 반사전극과 오믹콘택전극 및 투명전극 중 선택된 어느 하나의 층으로 이루어진 단일층 또는 반사전극 / 오믹콘택전극, 오믹콘택전극 / 투명전극, 오믹콘택전극 / 투명전극 / 반사전극으로 이루어진 다수층으로 공정 조건 및 소자의 특성에 맞게 선택하여 형성 가능하다.
제 2 도전형 전극(665)은 제 2 도전형 반도체층(663) 상면에 형성된다. 제 2 도전형 전극(665)은, 반사전극과 오믹콘택전극 및 투명전극 중 선택된 적어도 하나 이상의 층으로 이루어질 수 있다. 예를 들어, 상기 제 2 전극(665)은, 반사전극과 오믹콘택전극 및 투명전극 중 선택된 어느 하나의 층으로 이루어진 단일층 또는 반사전극 / 오믹콘택전극, 오믹콘택전극 / 투명전극, 오믹콘택전극 / 투명전극 / 반사전극으로 이루어진 다수층으로 공정 조건 및 소자의 특성에 맞게 선택하여 형성 가능하다.
다시, 도 6을 참조하면 발광소자(660)의 제 1 도전형 전극(664)은 회로 패턴층(640)에 컨택될 수 있다.
또한, 발광소자(660)의 제 2 도전형 전극(665)는 와이어와 같은 전기적 접속 부재(670)를 통해, 제 1 도전형 전극(664)이 접합되지 않는 회로 패턴층(640)의 다른 부분에 전기적으로 연결될 수 있다. 여기서, 전기적 접속 부재(670)는 전도성 물질로서 전도성이 우수한 금, 은 등이 이용될 수 있다. 전기적 접속 부재(670)는 발광소자(660)의 제 2 도전형 전극(665)과 회로 패턴층(640)의 다른 부분을 전기적으로 연결하는 부재를 의미한다. 또한, 도 7에 도시된 발광소자 외에도 다른 형태의 발광소자가 이용될 수 있다.
이와 같이, 발광소자(660)가 방열 특성이 우수한 기판에 접합되므로, 발광소자 패키지(600)는 그 수명이 길어질 수 있다. 또한, 발광소자(660)이 정밀한 회로 패턴 상에 접합되므로, 발광소자 패키지(600)는 전류 제어가 용이하고, 우수한 발광 효율을 갖을 수 있다.
(2) 제 2 실시 형태
도 8은 제 2 실시 형태에 따른 발광소자 패키지를 나타낸 도면이다. 제 2 실시 형태에 따른 발광소자 패키지(800)는 도 2의 기판의 회로 패턴층 상에 발광소자를 접합하여 형성할 수 있다.
발광소자 패키지(800)는 몸체(810), 금속층(820), 회로 패턴층(830), 제 1 도금층(840), 제 2 도금층(850), 발광소자(860) 및 전기적 접속부재(870)을 포함할 수 있다. 예를 들어, 제 1 도금층(840) 및 제 2 도금층(850)은 니켈(Ni) 또는 팔라듐(Pd)을 포함할 수 있다.
즉, 제 2 실시 형태에 따른 발광소자 패키지(800)는 측면에 제 2 도금층(850)이 형성된 회로 패턴층(830) 상에 발광소자(860)가 접합된 형태를 가질 수 있다. 여기서, 발광소자(860)는 도 7에 도시된 발광소자를 이용할 수 있다. 도 7에 도시된 발광소자(860) 외에도 다른 형태의 발광소자가 이용될 수 있다.
제 2 실시 형태에 따른 발광 소자 패키지는 발광소자가 방열 특성이 우수한 기판에 접합되므로, 발광소자 패키지는 그 수명이 길어질 수 있다. 또한, 발광소자(860)가 접합되는 기판의 회로 패턴층(830)의 측면에도 제 2 도금층(850)이 형성되어 있으므로, 회로 패턴층(830)이 산화되는 현상을 방지할 수 있다. 또한, 발광소자(860)가 정밀한 회로 패턴 상에 접합되므로, 전류 제어가 용이하고, 우수한 발광 효율을 갖을 수 있다.
[발광소자 패키지 제조 방법]
이하 첨부된 도면들을 참조하여, 실시 형태들에 따른 발광소자 패키지 제조 방법을 살펴본다.
(1) 제 1 실시 형태
도 9은 제 1 실시 형태에 따라 발광소자 패키지를 제조하는 방법을 나타낸 흐름도이다.
제 1 실시 형태에 따라 발광소자 패키지를 제조하는 방법은 도 3에 도시된 바에 따라 기판을 제조한 후, 도 7에 도시된 발광소자를 기판의 회로 패턴 상에 직접 접합하여, 발광소자 패키지를 제조할 수 있다.
보다 구체적으로, 제 900 단계에서 몸체의 적어도 일면에 금속층을 적층하고, 제 910 단계에서 금속층 상에 패턴을 가지는 도금층을 형성한 후, 제 920 단계에서 도금층을 마스크로 하여 에칭하여, 도금층의 패턴에 대응하는 회로 패턴층을 생성할 수 있다. 금속층은 구리(Cu) 등을 이용하여 형성할 수 있으며, 도금층은 니켈(Ni) 또는 팔라듐(Pd) 등을 이용하여 형성할 수 있다. 제 930 단계에서 회로 패턴층 상에 발광소자를 접합할 수 있다. 즉, 도 1에 도시된 기판에 도 7에 도시된 발광소자를 접합할 수 있다. 제 930 단계에서 제조된 발광소자 패키지는 도 6에 도시된 형태를 가질 수 있다.
이와 같이, 제 1 실시 형태에 따라 제조된 발광소자 패키지는 발광소자가 방열 특성이 우수한 기판에 접합되므로, 그 수명이 길어질 수 있다. 또한, 제 1 실시 형태에 따라 제조된 발광소자 패키지는 발광소자가 정밀한 회로 패턴 상에 접합되므로, 전류 제어가 용이하고, 우수한 발광 효율을 갖을 수 있다.
(2) 제 2 실시 형태
도 10는 제 2 실시 형태에 따라 발광소자 패키지를 제조하는 방법을 나타낸 흐름도이다.
제 2 실시 형태에 따라 발광소자 패키지를 제조하는 방법은 도 5에 도시된 바에 따라 기판을 제조한 후, 회로 패턴 상에 도 7에 도시된 발광소자를 접합하여 발광소자 패키지를 제조할 수 있다.
보다 구체적으로, 1000 단계에서 몸체의 적어도 일면에 금속층을 적층하고, 제 1010 단계에서 금속층 상에 패턴을 가지는 도금층을 형성한 후, 제 1020 단계에서 도금층을 이용하여 금속층으로부터 회로 패턴층을 생성할 수 있다. 또한, 제 1030 단계에서는 도금층을 형성한다. 즉, 회로 패턴층이 형성된 기판에 전체적으로 도금층을 형성할 수 있다. 금속층은 구리(Cu) 등을 이용하여 형성할 수 있으며, 도금층은 니켈(Ni) 또는 팔라듐(Pd) 등을 이용하여 형성할 수 있다.
제 1030 단계에서 회로 패턴층 상에 발광소자를 접합할 수 있다. 즉, 도 2에 도시된 기판에 도 7에 도시된 발광소자를 접합할 수 있다. 제 1030 단계에서 제조된 발광소자 패키지는 도 8에 도시된 형태를 가질 수 있다.
제 2 실시 형태에 따른 제조된 발광소자 패키지는 발광소자가 방열 특성이 우수한 기판에 직접 접합되므로, 그 수명이 길어질 수 있다. 또한, 제 2 실시 형태에 따라 제조된 발광소자 패키지는 발광소자가 정밀한 회로 패턴 상에 접합되므로, 전류 제어가 용이하고, 우수한 발광 효율을 갖을 수 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200: 기판
110, 210: 몸체
120, 220: 금속층
130, 230: 회로 패턴층
140: 도금층
240: 제 1 도금층
250: 제 2 도금층

Claims (10)

  1. 몸체;
    상기 몸체 상에 형성되며, 구리(Cu)를 포함하는 회로 패턴층; 및
    상기 회로 패턴층의 상면에 형성된 제 1 도금층을 포함하는 기판.
  2. 제 1 항에 있어서,
    상기 제 1 도금층은 니켈(Ni) 또는 팔라듐(Pd) 중 적어도 하나 이상의 물질을 포함하는 기판.
  3. 제 1 항에 있어서, 상기 제 1 도금층은
    1 ~ 10μm 의 범위 내에서 어느 하나의 두께를 가지는 기판.
  4. 제 1 항에 있어서,
    상기 기판은 상기 회로 패턴층의 측면에 형성된 제 2 도금층을 더 포함하고,
    상기 제 1 도금층의 두께와 상기 제 2 도금층의 두께는 서로 다른 기판.
  5. 제 4 항에 있어서, 상기 제 1 도금층의 두께는
    상기 제 2 도금층의 두께보다 더 두꺼운 기판.
  6. 제 4 항에 있어서,
    상기 제 1 도금층은 1 ~ 10μm 의 범위 내에서 어느 하나의 두께를 가지고,
    상기 제 2 도금층은 1 ~ 5μm 의 범위 내에서 어느 하나의 두께를 가지는 기판.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 기판; 및
    상기 기판의 제 1 도금층 상에 접합된 발광소자를 포함하는 발광소자 패키지.
  8. 몸체의 적어도 일면에 적층된 구리(Cu)층 상에, 패턴을 가지며 상기 구리(Cu)층의 재료에 확산되지 않는 물질의 도금층을 형성하는 단계; 및
    상기 형성된 도금층을 마스크로 에칭하여, 상기 구리(Cu)층으로부터 회로 패턴층을 생성하는 단계를 포함하는 기판 제조 방법.
  9. 제 8 항에 있어서,
    상기 물질은 니켈(Ni) 또는 팔라듐(Pd) 중 적어도 하나 이상의 물질을 포함하는 기판 제조 방법.
  10. 제 8 항에 있어서,
    상기 생성된 회로 패턴층에 상기 형성된 도금층보다 얇은 상기 물질의 도금층을 형성하는 단계를 더 포함하는 기판 제조 방법.
KR1020130036655A 2013-04-04 2013-04-04 기판, 기판 제조 방법, 발광소자 패키지 및 발광소자 패키지 제조 방법 KR20140122297A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130036655A KR20140122297A (ko) 2013-04-04 2013-04-04 기판, 기판 제조 방법, 발광소자 패키지 및 발광소자 패키지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130036655A KR20140122297A (ko) 2013-04-04 2013-04-04 기판, 기판 제조 방법, 발광소자 패키지 및 발광소자 패키지 제조 방법

Publications (1)

Publication Number Publication Date
KR20140122297A true KR20140122297A (ko) 2014-10-20

Family

ID=51993404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130036655A KR20140122297A (ko) 2013-04-04 2013-04-04 기판, 기판 제조 방법, 발광소자 패키지 및 발광소자 패키지 제조 방법

Country Status (1)

Country Link
KR (1) KR20140122297A (ko)

Similar Documents

Publication Publication Date Title
JP6359632B2 (ja) 発光素子パッケージ
TWI479687B (zh) 發光裝置、發光裝置封裝及其照明系統
US20140217436A1 (en) Submount-free light emitting diode (led) components and methods of fabricating same
KR101276053B1 (ko) 반도체 발광소자 및 발광장치
KR101805192B1 (ko) 발광소자
KR20110095301A (ko) 멀티칩 발광 다이오드 모듈
JP2005209763A (ja) 発光装置及び発光装置の製造方法
JP2008244165A (ja) 照明装置
US9590158B2 (en) Light emitting device
KR100999736B1 (ko) 발광 소자, 발광 소자 제조방법 및 라이트 유닛
JP2009289810A (ja) 照明装置
CN110611024B (zh) 发光模块及发光模块的制造方法
KR101055003B1 (ko) 발광 소자, 발광 소자 패키지, 조명 시스템, 및 발광 소자 제조방법
TW201203611A (en) Light emitting device and its manufacturing method
JP6776347B2 (ja) 発光素子、発光素子の製造方法及び発光モジュール
KR102445547B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
US10510925B2 (en) Light-emitting device and lighting system comprising same
US9859481B2 (en) Light emitting device
KR20140122297A (ko) 기판, 기판 제조 방법, 발광소자 패키지 및 발광소자 패키지 제조 방법
KR102343497B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
JP6971456B2 (ja) 発光素子および発光素子パッケージ
KR20120013824A (ko) 발광 소자 패키지 및 조명 시스템
KR101064010B1 (ko) 발광 소자 및 이를 이용한 라이트 유닛
KR102471944B1 (ko) 발광소자 패키지
JP2016119464A (ja) 発光装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application