KR20140120749A - Semiconductor Package and Manufacturing Method for the same - Google Patents

Semiconductor Package and Manufacturing Method for the same Download PDF

Info

Publication number
KR20140120749A
KR20140120749A KR20130037012A KR20130037012A KR20140120749A KR 20140120749 A KR20140120749 A KR 20140120749A KR 20130037012 A KR20130037012 A KR 20130037012A KR 20130037012 A KR20130037012 A KR 20130037012A KR 20140120749 A KR20140120749 A KR 20140120749A
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
cavity
semiconductor
semiconductor component
Prior art date
Application number
KR20130037012A
Other languages
Korean (ko)
Other versions
KR101580355B1 (en
Inventor
남윤태
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130037012A priority Critical patent/KR101580355B1/en
Publication of KR20140120749A publication Critical patent/KR20140120749A/en
Application granted granted Critical
Publication of KR101580355B1 publication Critical patent/KR101580355B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

A semiconductor package according to an embodiment of the present invention includes a first printed circuit board (PCB) of both-sided component type having a cavity, a semiconductor component mounted on both sides of the first PCB, and a second PCB which has a cavity and touches the lower surface of the first PCB to allow the semiconductor components mounted on the lower surface of the first PCB to be received in the cavity.

Description

반도체 패키지 및 그 제조 방법{Semiconductor Package and Manufacturing Method for the same}[0001] Semiconductor package and manufacturing method thereof [0002]

본 발명은 반도체 패키지 및 그 제조 방법에 관한 것이다.The present invention relates to a semiconductor package and a manufacturing method thereof.

최근 전자제품 시장은 휴대용 장치의 수요가 급격하게 증가하고 있으며, 이로 인하여 이들 제품에 실장 되는 전자 부품들의 소형화 및 경량화가 지속적으로 요구되고 있다. Recently, demand for portable devices has been rapidly increasing in the electronic products market, and there is a continuing demand for miniaturization and weight reduction of electronic components mounted on these products.

이러한 전자 부품들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 부품들을 원칩(Onechip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 부품들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구된다. In order to realize miniaturization and weight reduction of such electronic parts, not only a technique of reducing the individual sizes of the mounting parts but also a system on chip (SOC) technology of making a plurality of individual parts into one chip or a plurality of individual parts (System In Package: SIP) technology, which is a system for integrating a plurality of devices into a single package.

한편, 소형이면서도 고성능을 갖는 반도체 패키지를 제조하기 위해, 기판의 양면에 전자 부품을 실장 하는 구조도 개발되고 있는 추세이다.On the other hand, in order to manufacture a semiconductor package having a small size and high performance, a structure for mounting electronic components on both sides of a substrate is also being developed.

양면에 부품을 실장 하는 기판을 이용하여 모듈을 제작할 경우, 높은 부품을 실장 할 때 전체 모듈의 두께가 두꺼워진다는 문제가 발생할 수 있다.When a module is manufactured by using a substrate on which components are mounted on both sides, there is a problem that the thickness of the entire module becomes thick when a high component is mounted.

본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로 제 1 양면 부품 실장형 인쇄회로기판에 캐비티를 형성하여, 기판 상면에 실장 되는 부품을 캐비티를 통하여 제 2 인쇄회로기판 상면에 실장 되도록 하여, 전체 모듈의 두께를 줄이는 반도체 패키지 및 그 제조 방법을 제공하는 데에 있다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the problems of the prior art described above, in which a cavity is formed in a first double-sided component mounting type printed circuit board and a component mounted on a top surface of the substrate is mounted on a top surface of a second printed circuit board through a cavity, And to provide a semiconductor package and a method of manufacturing the same that reduce the thickness of the entire module.

본 발명의 일 실시예에 따른 반도체 패키지는 캐비티를 갖는 양면 부품 실장형 제 1 인쇄회로기판;According to an aspect of the present invention, there is provided a semiconductor package comprising: a double-sided component mounting type first printed circuit board having a cavity;

상기 제 1 인쇄회로기판 양면에 실장 되는 반도체 부품; 및A semiconductor component mounted on both surfaces of the first printed circuit board; And

캐비티를 가지며, 상기 캐비티 내에 제 1 인쇄회로기판의 하면에 실장 된 상기 반도체 부품들이 수용되도록 상기 제 1 인쇄회로기판의 하면에 접합되는 제 2 인쇄회로기판을 포함한다.And a second printed circuit board having a cavity and bonded to a lower surface of the first printed circuit board to receive the semiconductor components mounted on the lower surface of the first printed circuit board in the cavity.

상기 제 1 및 제 2 인쇄회로기판의 상기 캐비티는 홈 또는 관통 구멍 형태일 수 있다.The cavity of the first and second printed circuit boards may be in the form of a groove or a through hole.

상기 제 1 인쇄회로기판의 캐비티를 관통하여 상기 제 2 인쇄회로기판의 상면에 실장 되는 반도체 부품을 더 포함할 수 있다.And a semiconductor component that is mounted on the upper surface of the second printed circuit board through the cavity of the first printed circuit board.

상기 반도체 부품은 제 1 인쇄회로기판 보다 큰 높이를 갖는 부품일 수 있다.The semiconductor component may be a component having a height greater than that of the first printed circuit board.

상기 제 2 인쇄회로기판은 상면에 상기 반도체 부품과 전기적으로 연결 되기 위한 전극 패드를 가질 수 있다.The second printed circuit board may have an electrode pad on an upper surface thereof to be electrically connected to the semiconductor component.

상기 제 1 인쇄회로기판과 상기 제 2 인쇄회로기판 사이에 개재되는 접합재를 더 포함한다.And a bonding material interposed between the first printed circuit board and the second printed circuit board.

상기 제 2 인쇄회로기판 하면에 외부와 전기적으로 연결 되기 위한 외부접속단자를 더 포함한다.And an external connection terminal for electrically connecting with the outside on the bottom surface of the second printed circuit board.

상기 외부접속단자는 솔더볼 일 수 있다.The external connection terminal may be a solder ball.

상기 제 1 인쇄회로기판의 상면에 실장된 상기 반도체 부품들을 밀봉하는 몰딩재를 더 포함한다.
And a molding material sealing the semiconductor parts mounted on the upper surface of the first printed circuit board.

본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법은 캐비티를 갖는 양면 부품 실장형 제 1 인쇄회로기판을 준비하는 단계;A method of manufacturing a semiconductor package according to an embodiment of the present invention includes: preparing a double-sided component mounting type first printed circuit board having a cavity;

제 1 인쇄회로기판 상면에 제 1 반도체 부품을 실장하는 단계;Mounting a first semiconductor component on an upper surface of a first printed circuit board;

캐비티를 갖는 제 2 인쇄회로기판을 준비하는 단계;및Preparing a second printed circuit board having a cavity; and

상기 제 2 인쇄회로기판의 상기 캐비티 내에 제 2 반도체 부품들이 수용되도록 제 1 인쇄회로기판의 하면에 제 2 반도체 부품과 제 2 인쇄회로기판을 함께 실장하는 단계;Mounting a second semiconductor component and a second printed circuit board together on a lower surface of the first printed circuit board so that the second semiconductor components are received in the cavity of the second printed circuit board;

를 포함한다..

상기 제 1 및 제 2 인쇄회로기판의 상기 캐비티는 홈 또는 관통 구멍 형태로 형성할 수 있다.The cavities of the first and second printed circuit boards may be formed as grooves or through holes.

상기 제 1 인쇄회로기판의 캐비티를 관통하여 제 3 반도체 부품을 상기 제 2 인쇄회로기판의 상면에 실장 하는 단계; 를 더 포함한다.Mounting a third semiconductor component on an upper surface of the second printed circuit board through a cavity of the first printed circuit board; .

상기 제 3 반도체 부품은 제 1 인쇄회로기판 보다 큰 높이를 갖는 부품 일 수 있다.The third semiconductor component may be a component having a height greater than that of the first printed circuit board.

상기 제 2 인쇄회로기판은 상면에 제 3 반도체 부품과 전기적으로 연결하는 전극 패드를 가질 수 있다.The second printed circuit board may have an electrode pad electrically connected to a third semiconductor component on an upper surface thereof.

상기 제 1 인쇄회로기판과 상기 제 2 인쇄회로기판 사이에 접착재를 충전 하는 단계; 를 더 포함한다.Filling an adhesive material between the first printed circuit board and the second printed circuit board; .

상기 제 2 인쇄회로기판 하면에 외부와 전기적으로 연결하는 외부접속단자를 형성하는 단계; 를 더 포함한다.Forming an external connection terminal on the bottom surface of the second printed circuit board to electrically connect to the outside; .

상기 외부접속단자는 솔더볼 일 수 있다.The external connection terminal may be a solder ball.

상기 제 1 인쇄회로기판의 상면에 실장된 상기 반도체 부품들을 밀봉하는 단계; 를 더 포함한다.
Sealing the semiconductor components mounted on the upper surface of the first printed circuit board; .

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may properly define the concept of the term in order to best explain its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.

본 발명은 양면 부품 실장형 기판에 캐비티를 형성하여, 반도체 부품을 캐비티를 관통하여 실장 함으로서, 두께가 얇은 반도체 패키징을 할 수 있는 효과를 기대할 수 있다.In the present invention, a cavity is formed in a double-sided component mounting type substrate, and a semiconductor component is mounted through a cavity to realize a semiconductor packaging having a thin thickness.

도 1 은 본 발명의 일 실시예에 따른 반도체 패키지의 단면도 이다.
도 2 내지 11 은 본 발명의 또 다른 실시예에 따른 반도체 패키지의 제조 방법을 순차적으로 나타낸 단면도이다.1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.
2 to 11 are sectional views sequentially illustrating a method of manufacturing a semiconductor package according to another embodiment of the present invention.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관 되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.BRIEF DESCRIPTION OF THE DRAWINGS The objectives, specific advantages and novel features of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. It should be noted that, in the present specification, the reference numerals are added to the constituent elements of the drawings, and the same constituent elements are assigned the same number as much as possible even if they are displayed on different drawings. It will be further understood that terms such as " first, "" second," " one side, "" other," and the like are used to distinguish one element from another, no. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In the following description of the present invention, detailed description of related arts which may unnecessarily obscure the gist of the present invention will be omitted.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

반도체 패키지Semiconductor package

도 1 은 본 발명의 일 실시예에 따른 반도체 패키지(1000)를 도시하는 단면도 이다.
1 is a cross-sectional view showing a semiconductor package 1000 according to an embodiment of the present invention.

도 1 에 도시된 바와 같이, 상기 반도체 패키지(1000)는 캐비티(101)를 갖는 양면 부품 실장형 제 1 인쇄회로기판(100)과 상기 제 1 인쇄회로기판(100) 양면에 실장 되는 반도체 부품 (300), 캐비티(201)를 가지며, 상기 캐비티(201) 내에 제 1 인쇄회로기판(100)의 하면에 실장 된 상기 반도체 부품(300)들이 수용되도록 상기 제 1 인쇄회로기판(100)의 하면에 접합되는 제 2 인쇄회로기판(200)을 포함한다.
1, the semiconductor package 1000 includes a double-sided component mounting type first printed circuit board 100 having a cavity 101 and semiconductor components 100 mounted on both sides of the first printed circuit board 100 300 and a cavity 201 are formed on the lower surface of the first printed circuit board 100 so that the semiconductor components 300 mounted on the lower surface of the first printed circuit board 100 are accommodated in the cavity 201 And a second printed circuit board (200) bonded thereto.

상기 인쇄회로기판(100,200)은 절연층에 접속 패드를 포함하는 1층 이상의 회로가 형성된 인쇄회로기판일 수 있다. 본 도면에서는 설명의 편의를 위하여 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 상기 인쇄회로기판(100,200)으로서 절연층에 1층 이상의 회로가 형성된 통상의 회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다.
The printed circuit boards 100 and 200 may be printed circuit boards having one or more circuits including insulating pads and connection pads. Although a specific inner layer circuit configuration is omitted for the sake of convenience, those skilled in the art can appreciate that a conventional circuit board having one or more layers of circuits formed on the insulating layer as the printed circuit boards 100 and 200 can be applied There will be.

상기 절연층으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
As the insulating layer, a resin insulating layer may be used. As the resin insulating layer, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as a glass fiber or an inorganic filler, for example, a prepreg can be used, And / or a photo-curable resin may be used, but the present invention is not limited thereto.

상기 회로층은 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 인쇄회로기판에서는 구리를 사용하는 것이 전형적이다.The circuit layer is not limited as long as it is used as a conductive metal for a circuit, and copper is typically used for a printed circuit board.

노출된 회로층에는 필요에 따라 표면처리층(미도시됨)이 더 형성될 수 있다.A surface treatment layer (not shown) may be further formed on the exposed circuit layer as needed.

상기 표면처리층은 당업계에 공지된 것이라면 특별히 한정되는 것은 아니나, 예를 들어, 전해 금도금(Electro Gold Plating), 무전해 금도금(Immersion Gold Plating), OSP(organic solderability preservative) 또는 무전해 주석도금(Immersion Tin Plating), 무전해 은도금(Immersion Silver Plating), ENIG(electroless nickel and immersion gold; 무전해 니켈도금/치환금도금), DIG 도금(Direct Immersion Gold Plating), HASL(Hot Air Solder Levelling) 등에 의해 형성될 수 있다.
The surface treatment layer is not particularly limited as long as it is well known in the art, and examples thereof include an electroplated gold plating, an immersion gold plating, an organic solderability preservative (OSP), or an electroless tin plating Immersion Tin Plating, Immersion Silver Plating, ENIG (Electroless Nickel and Immersion Gold), DIG Plating (Direct Immersion Gold Plating), HASL (Hot Air Solder Leveling) .

상기 제 1 인쇄회로기판(100)의 캐비티(101)는 상기 제 1 인쇄회로기판(100)에 상기 제 1 반도체 부품(301)을 내장하기 위해 천공되는 영역으로 상기 제 1 반도체 부품(301)이 용이하게 내장될 수 있도록 그 크기가 결정 될 수 있다.
The cavity 101 of the first printed circuit board 100 is formed in the first printed circuit board 100 such that the first semiconductor component 301 is inserted into the first printed circuit board 100, Its size can be determined so that it can be easily embedded.

여기서, 상기 제 1 인쇄회로기판(100)의 상기 캐비티(101)는 관통 구멍 형태 일 수 있다.
Here, the cavity 101 of the first printed circuit board 100 may be in the form of a through hole.

또한, 상기 제 2 인쇄회로기판(200)의 상기 캐비티(201)는 상기 제 2 인쇄회로기판(200)에 상기 제 3 반도체 부품(303)을 내장하기 위해 천공되는 영역으로 상기 제 3 반도체 부품(303)이 용이하게 내장될 수 있도록 그 크기가 결정 될 수 있다.
The cavity 201 of the second printed circuit board 200 may be formed in a region where the third semiconductor component 303 is punched to be embedded in the second printed circuit board 200, 303 can be easily incorporated.

여기서, 상기 제 2 인쇄회로기판(200)의 상기 캐비티(201)는 홈 형태 일 수 있다.
Here, the cavity 201 of the second printed circuit board 200 may have a groove shape.

상기 제 1 및 제 2 반도체 부품(301,302)은 상기 제 1 인쇄회로기판(100)의 양면에 모두 실장 될 수 있으며, 다양한 형태로 배치될 수 있다.
The first and second semiconductor components 301 and 302 may be mounted on both sides of the first printed circuit board 100 and may be arranged in various forms.

또한, 제 3 반도체 부품(303)은 상기 제 1 인쇄회로기판(100)의 상기 캐비티(101)를 관통하여 상기 제 2 인쇄회로기판(200)의 상면에 실장 될 수 있다.The third semiconductor component 303 may be mounted on the upper surface of the second printed circuit board 200 through the cavity 101 of the first printed circuit board 100.

이 때, 상기 제 3 반도체 부품(303)은 제 1 인쇄회로기판(100) 보다 큰 높이를 가지며, 제 1 인쇄회로기판(100)에 노출 될 수 있다.At this time, the third semiconductor component 303 has a height greater than that of the first printed circuit board 100 and can be exposed to the first printed circuit board 100.

따라서, 상기 제 3 반도체 부품(303)이 제 1 인쇄회로기판(100)의 캐비티(101)내에 수용되어 제 1 인쇄회로기판 높이만큼 반도체 패키지 전체 높이가 줄어 드는 효과를 기대 할 수 있다.
Therefore, the third semiconductor component 303 is received in the cavity 101 of the first printed circuit board 100, and the overall height of the semiconductor package is reduced by the height of the first printed circuit board.

상기 반도체 부품(300)은 인쇄회로기판과 전기적으로 연결되어 일정한 기능을 담당할 수 있는 부품으로 예를 들면, 직접 회로 칩(IC)과 같이 인쇄 회로 기판에 내장 될 수 있는 반도체 부품을 말한다.
The semiconductor component 300 is a semiconductor component that is electrically connected to a printed circuit board and can perform a predetermined function, for example, a semiconductor component that can be embedded in a printed circuit board such as a direct circuit chip (IC).

상기 도면에서는 반도체 부품의 기타 상세한 구성요소를 생략하고 개략적으로 나타내었으나, 당업계에 공지된 모든 구조의 반도체 부품이 특별히 한정되지 않고 본 발명의 반도체 패키지(1000)에 적용될 수 있음을 당업자라면 충분히 인식할 수 있을 것이다.
It is to be appreciated that those skilled in the art will appreciate that semiconductor components of all structures known in the art are not particularly limited and can be applied to the semiconductor package 1000 of the present invention, although other detailed components of the semiconductor component are omitted in the drawings. You can do it.

상기 제 1 인쇄회로기판(100)과 상기 제 2 인쇄회로기판(200)의 접합을 위해 접착재(400)가 개재 될 수 있다. 상기 접착재(400)는 언더필 수지일 수 있으며, 특별히 이에 한정되는 것은 아니다.
An adhesive 400 may be interposed between the first printed circuit board 100 and the second printed circuit board 200 for bonding. The adhesive material 400 may be an underfill resin and is not particularly limited thereto.

또한, 상기 접착재(400)는 상기 제 1 인쇄회로기판(100)과 상기 제 2 인쇄회로기판(200) 사이에 충진 되어 도전성 부재를 보호한다. 그리고 상기 제 1 인쇄회로기판(100)과 상기 제 2 인쇄회로기판(200)을 상호 절연시킴과 동시에 접착력을 향상시켜 신뢰성을 높이는 역할을 한다.In addition, the adhesive material 400 is filled between the first printed circuit board 100 and the second printed circuit board 200 to protect the conductive member. In addition, the first printed circuit board 100 and the second printed circuit board 200 are insulated from each other, and the adhesive force is improved to improve reliability.

또한, 본 실시예에서는 상기 접착재(400)가 제 1 인쇄회로기판(100)과 제 2 인쇄회로기판(200)사이에만 개재되는 경우를 예로 들고 있으나, 본 발명은 이에 한정되는 것은 아니다.In this embodiment, the adhesive 400 is interposed only between the first printed circuit board 100 and the second printed circuit board 200, but the present invention is not limited thereto.

예를 들면, 상기 제 1 인쇄회로기판(100)과 제 1 인쇄회로기판(100) 하면에 실장 되는 상기 제 2 반도체 부품(302)들 사이의 틈에도 개재 될 수 있다.
For example, between the first printed circuit board 100 and the second semiconductor components 302 mounted on the lower surface of the first printed circuit board 100.

상기 몰딩재(500)는 제 1 인쇄회로기판(100) 상부에 채워지는 형태로 형성되기 때문에, 몰딩재(500)와 제 1 인쇄회로기판(100) 간의 접착력을 증가시키며, 이로 인해 기판과 몰딩재 간의 디라미네이션(Delamination) 등과 같은 문제점 발생이 줄어 기판의 장기 신뢰성을 향상시킬 수 있다는 효과를 기대할 수 있다.Since the molding material 500 is formed on the first printed circuit board 100, the adhesive force between the molding material 500 and the first printed circuit board 100 is increased. As a result, It is possible to reduce the occurrence of problems such as delamination between the substrates and improve the long-term reliability of the substrate.

또한, 몰딩으로 인한 열 차단이 이루어지기 때문에, 방열 효과를 더욱 향상시킬 수 있는 것이다.In addition, since the heat shielding is performed by molding, the heat radiating effect can be further improved.

이때, 몰딩재(500)로는 실리콘 겔(silicone gel) 또는 에폭시 몰딩 컴파운드(Epoxy Molded Compound: EMC) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
As the molding material 500, a silicone gel or an epoxy molding compound (EMC) may be used, but the present invention is not limited thereto.

상기 외부접속단자(600)는 제 2 인쇄회로기판(200)의 하면에 형성되는 전극 패드(미도시)에 형성 될 수 있다. 외부접속단자(600)는 범프 형태로 형성 될 수 있으나, 이에 한정되지 않는다.The external connection terminal 600 may be formed on an electrode pad (not shown) formed on the lower surface of the second printed circuit board 200. The external connection terminal 600 may be formed in a bump shape, but is not limited thereto.

예를 들어, 솔더 볼 등 다양한 형태로 형성될 수 있다.
For example, a solder ball, or the like.

또한, 도시되지 않았으나, 외부접속단자(600)는 비아 등을 통해 상면에 형성된 전극 패드들과 전기적으로 연결될 수 있다.
Also, although not shown, the external connection terminal 600 may be electrically connected to the electrode pads formed on the upper surface via vias.

반도체 패키지 제조 방법Semiconductor package manufacturing method

도 2 내지 도 11 은 본 발명의 일 실시예에 의한 반도체 패키지 제조 방법을 설명하기 위한 공정 흐름도이다.
2 to 11 are process flow diagrams illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.

도 2 는 본 발명의 일 실시예에 의한 제 1 인쇄회로기판(100)의 평면도 이다.
2 is a plan view of a first printed circuit board 100 according to an embodiment of the present invention.

도 3 은 본 발명의 일 실시예에 의한 위한 제 1 인쇄회로기판(100)의 단면도 이다.
3 is a cross-sectional view of a first printed circuit board 100 according to an embodiment of the present invention.

도 2 및 도 3 에서 도시한 바와 같이, 우선 캐비티(101)를 갖는 제 1 인쇄회로기판(100)을 준비한다.As shown in Figs. 2 and 3, first, the first printed circuit board 100 having the cavity 101 is prepared.

이 때, 상기 캐비티(101)는 관통 구멍 형태로 형성 할 수 있다.
At this time, the cavity 101 may be formed as a through hole.

도 4 를 참조하면, 상기 제 1 인쇄회로기판(100) 상면에 제 1 반도체 부품(301)을 실장한다.
Referring to FIG. 4, the first semiconductor component 301 is mounted on the upper surface of the first printed circuit board 100.

도 5 는 본 발명의 일 실시예에 의한 제 2 인쇄회로기판(200)의 평면도 이다.
5 is a plan view of a second printed circuit board 200 according to an embodiment of the present invention.

도 6 은 본 발명의 일 실시예에 의한 제 2 인쇄회로기판(200)의 단면도 이다.
6 is a cross-sectional view of a second printed circuit board 200 according to an embodiment of the present invention.

도 5 및 도 6 에 도시한 바와 같이, 캐비티(201)와 전극 패드(202)를 갖는 제 2 인쇄회로기판(200)을 준비한다.5 and 6, a second printed circuit board 200 having a cavity 201 and an electrode pad 202 is prepared.

이 때, 상기 캐비티(201)는 홈 형태로 형성 할 수 있다.At this time, the cavity 201 may be formed in a groove shape.

이처럼 캐비티(201)를 홈의 형태로 형성하는 경우, 상기 제 2 인쇄회로기판(200)의 하면 전체에 전극 패드나 배선 패턴을 형성 할 수 있다.When the cavity 201 is formed in the shape of a groove, an electrode pad or a wiring pattern can be formed on the entire lower surface of the second printed circuit board 200.

또한, 제 1 인쇄회로기판(100)의 하면에 실장 되는 제 2 반도체 부품(302)들이 외부로 노출 되지 않으므로, 이들을 외부로부터 보호 할 수 있는 효과를 기대할 수 있다.
In addition, since the second semiconductor parts 302 mounted on the lower surface of the first printed circuit board 100 are not exposed to the outside, an effect of protecting them from the outside can be expected.

도 7 에 도시한 바와 같이, 상기 제 2 인쇄회로기판(200)의 상기 캐비티(201) 내에 제 2 반도체 부품(302)들이 수용되도록 제 1 인쇄회로기판(100)의 하면에 제 2 반도체 부품(302)과 제 2 인쇄회로기판(200)을 함께 실장한다.
7, the second semiconductor component 302 is mounted on the lower surface of the first printed circuit board 100 such that the second semiconductor components 302 are accommodated in the cavity 201 of the second printed circuit board 200, 302 and the second printed circuit board 200 are mounted together.

도 8 에 도시한 바와 같이, 상기 제 1 인쇄회로기판(100)의 캐비티(101)를 관통하여 제 3 반도체 부품(303)을 상기 제 2 인쇄회로기판(200)의 상면에 실장 할 수 있다.The third semiconductor component 303 may be mounted on the upper surface of the second printed circuit board 200 through the cavity 101 of the first printed circuit board 100 as shown in FIG.

이 때, 상기 제 3 반도체 부품(303)은 상기 제 2 인쇄회로기판(200)의 상면에 형성된 전극 패드(202)와 연결된다.At this time, the third semiconductor component 303 is connected to the electrode pad 202 formed on the upper surface of the second printed circuit board 200.

여기서, 상기 제 3 반도체 부품(303)은 제 1 인쇄회로기판(100) 보다 큰 높이를 가지며, 제 1 인쇄회로기판(100) 상면으로 노출 될 수 있다.Here, the third semiconductor component 303 has a height larger than that of the first printed circuit board 100 and may be exposed to the upper surface of the first printed circuit board 100.

따라서, 제 3 상기 반도체 부품(303)이 제 1 인쇄회로기판(100)의 캐비티(101)내에 수용되어 제 1 인쇄회로기판(100) 높이만큼 반도체 패키지 전체 높이가 줄어 드는 효과를 기대 할 수 있다.
Therefore, the third semiconductor component 303 can be received in the cavity 101 of the first printed circuit board 100, and the overall height of the semiconductor package can be reduced by the height of the first printed circuit board 100 .

상기 반도체 부품(300)은 인쇄회로기판과 전기적으로 연결되어 일정한 기능을 담당할 수 있는 부품으로 예를 들면, 직접 회로 칩(IC)과 같이 인쇄 회로 기판에 내장 될 수 있는 반도체 부품을 말한다.
The semiconductor component 300 is a semiconductor component that is electrically connected to a printed circuit board and can perform a predetermined function, for example, a semiconductor component that can be embedded in a printed circuit board such as a direct circuit chip (IC).

상기 도면에서는 반도체 부품(300)의 기타 상세한 구성요소를 생략하고 개략적으로 나타내었으나, 당업계에 공지된 모든 구조의 반도체 부품(300)이 특별히 한정되지 않고 본 발명의 반도체 패키지(1000)에 적용될 수 있음을 당업자라면 충분히 인식할 수 있을 것이다.
Although the other detailed components of the semiconductor component 300 are omitted in the drawings, the semiconductor component 300 of any structure known in the art is not particularly limited and can be applied to the semiconductor package 1000 of the present invention It will be appreciated by those skilled in the art.

도 9 에 도시한 바와 같이, 상기 제 1 인쇄회로기판(100)과 상기 제 2 인쇄회로기판(200)의 접합을 위해 접착재(400)를 충전 할 수 있다.As shown in FIG. 9, the adhesive 400 may be filled to bond the first printed circuit board 100 and the second printed circuit board 200.

이 때, 상기 접착재(400)는 언더필 수지일 수 있으며, 특별히 이에 한정되는 것은 아니다.
At this time, the adhesive material 400 may be an underfill resin and is not particularly limited thereto.

또한, 상기 접착재(400)는 상기 제 1 인쇄회로기판(100)과 상기 제 2 인쇄회로기판(200) 사이에 충진 되어 도전성 부재를 보호한다. 그리고 상기 제 1 인쇄회로기판(100)과 상기 제 2 인쇄회로기판(200)을 상호 절연시킴과 동시에 접착력을 향상시켜 신뢰성을 높이는 역할을 한다.In addition, the adhesive material 400 is filled between the first printed circuit board 100 and the second printed circuit board 200 to protect the conductive member. In addition, the first printed circuit board 100 and the second printed circuit board 200 are insulated from each other, and the adhesive force is improved to improve reliability.

또한, 본 실시예에서는 상기 접착재(400)가 제 1 인쇄회로기판(100)과 제 2 인쇄회로기판(200)사이에만 개재되는 경우를 예로 들고 있으나, 본 발명은 이에 한정되는 것은 아니다.In this embodiment, the adhesive 400 is interposed only between the first printed circuit board 100 and the second printed circuit board 200, but the present invention is not limited thereto.

예를 들면, 상기 제 1 인쇄회로기판(100)과 제 1 인쇄회로기판(100) 하면에 실장 되는 제 2 반도체 부품(302)들 사이의 틈에도 개재 될 수 있다.
The first printed circuit board 100 and the second semiconductor components 302 mounted on the lower surface of the first printed circuit board 100 may be interposed between the first printed circuit board 100 and the second printed circuit board 100. [

도 10 에 도시한 바와 같이, 상기 제 1 인쇄회로기판(100)의 상면에 실장된 상기 제 1 반도체 부품(301)들을 몰딩재(500)로 밀봉 할 수 있다.
The first semiconductor components 301 mounted on the upper surface of the first printed circuit board 100 may be sealed with the molding material 500 as shown in FIG.

상기 몰딩재(500)는 제 1 인쇄회로기판(100) 상부에 채워지는 형태로 형성되기 때문에, 몰딩재(500)와 제 1 인쇄회로기판(100) 간의 접착력을 증가시키며, 이로 인해 기판과 몰딩재 간의 디라미네이션(Delamination) 등과 같은 문제점 발생이 줄어 기판의 장기 신뢰성을 향상시킬 수 있다는 효과를 기대할 수 있다.Since the molding material 500 is formed on the first printed circuit board 100, the adhesive force between the molding material 500 and the first printed circuit board 100 is increased. As a result, It is possible to reduce the occurrence of problems such as delamination between the substrates and improve the long-term reliability of the substrate.

또한, 몰딩으로 인한 열 차단이 이루어지기 때문에, 방열 효과를 더욱 향상시킬 수 있는 것이다.In addition, since the heat shielding is performed by molding, the heat radiating effect can be further improved.

이때, 몰딩재(500)로는 실리콘 겔(silicone gel) 또는 에폭시 몰딩 컴파운드(Epoxy Molded Compound: EMC) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
As the molding material 500, a silicone gel or an epoxy molding compound (EMC) may be used, but the present invention is not limited thereto.

도 11에 도시한 바와 같이, 상기 외부접속단자(600)는 제 2 인쇄회로기판(200)의 하면에 형성되는 전극 패드(미도시)에 형성 할 수 있다. 외부접속단자(600)는 범프 형태로 형성 할 수 있으나, 이에 한정되지 않는다.11, the external connection terminal 600 may be formed on an electrode pad (not shown) formed on the lower surface of the second printed circuit board 200. The external connection terminal 600 may be formed in a bump shape, but is not limited thereto.

예를 들어, 솔더 볼 등 다양한 형태로 형성 할 수 있다.
For example, it can be formed in various forms such as a solder ball.

또한, 도시하지 않았으나, 외부접속단자(600)는 비아 등을 통해 상면에 형성된 전극 패드들과 전기적으로 연결될 수 있다.
Also, although not shown, the external connection terminal 600 may be electrically connected to the electrode pads formed on the upper surface through vias.

또한, 상기 제 2 인쇄회로기판의 전체에 전극 패드나 배선 패턴을 형성 할 수 있으므로, 상기 외부접속단자(600) 보다 용이하게 배치할 수 있어 설계 및 활용 면에서 효과를 기대할 수 있다.
In addition, since the electrode pads and the wiring patterns can be formed on the entire second printed circuit board, it can be arranged more easily than the external connection terminals 600, and an effect can be expected in terms of design and utilization.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the same is by way of illustration and example only and is not to be construed as limiting the present invention. It is obvious that the modification or improvement is possible.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

1000 : 반도체 패키지
100, 200 : 인쇄회로기판
101, 201 : 캐비티
202 : 전극 패드
300, 301, 302, 303 : 반도체 부품
400 : 접착재
500 : 몰딩재
600 : 외부접속단자1000: semiconductor package
100, 200: printed circuit board
101, 201: cavity
202: electrode pad
300, 301, 302, and 303: semiconductor parts
400: Adhesive
500: Molding material
600: External connection terminal

Claims (18)

캐비티를 갖는 양면 부품 실장형 제 1 인쇄회로기판;
상기 제 1 인쇄회로기판 양면에 실장 되는 반도체 부품; 및
캐비티를 가지며, 상기 캐비티 내에 제 1 인쇄회로기판의 하면에 실장 된 상기 반도체 부품들이 수용되도록 상기 제 1 인쇄회로기판의 하면에 접합되는 제 2 인쇄회로기판;
을 포함하는 반도체 패키지.
1. A double-sided component mounting type first printed circuit board having a cavity;
A semiconductor component mounted on both surfaces of the first printed circuit board; And
A second printed circuit board having a cavity and bonded to a lower surface of the first printed circuit board so that the semiconductor components mounted on a lower surface of the first printed circuit board are accommodated in the cavity;
≪ / RTI >
청구항 1 에 있어서,
상기 제 1 및 제 2 인쇄회로기판의 상기 캐비티는 홈 또는 관통 구멍 형태인 반도체 패키지.

The method according to claim 1,
Wherein the cavities of the first and second printed circuit boards are in the form of grooves or through-holes.

청구항 1 에 있어서,
상기 제 1 인쇄회로기판의 캐비티를 관통하여 상기 제 2 인쇄회로기판의 상면에 실장 되는 반도체 부품;
을 더 포함하는 반도체 패키지.
The method according to claim 1,
A semiconductor component passing through a cavity of the first printed circuit board and mounted on an upper surface of the second printed circuit board;
Further comprising:
청구항 3 에 있어서,
상기 반도체 부품은 제 1 인쇄회로기판 보다 큰 높이를 갖는 부품인 반도체 패키지.
The method of claim 3,
Wherein the semiconductor component is a component having a height greater than that of the first printed circuit board.
청구항 3 에 있어서,
상기 제 2 인쇄회로기판은 상면에 상기 반도체 부품과 전기적으로 연결 되기 위한 전극 패드를 갖는 반도체 패키지.
The method of claim 3,
And the second printed circuit board has an electrode pad on an upper surface thereof to be electrically connected to the semiconductor component.
청구항 1 에 있어서,
상기 제 1 인쇄회로기판과 상기 제 2 인쇄회로기판 사이에 개재되는 접합재를 더 포함하는 반도체 패키지.
The method according to claim 1,
And a bonding material interposed between the first printed circuit board and the second printed circuit board.
청구항 1 에 있어서,
상기 제 2 인쇄회로기판 하면에 외부와 전기적으로 연결 되기 위한 외부접속단자;
를 더 포함하는 반도체 패키지.
The method according to claim 1,
An external connection terminal to be electrically connected to the outside on the bottom surface of the second printed circuit board;
Further comprising:
청구항 7 에 있어서,
상기 외부접속단자는 솔더볼인 반도체 패키지.
The method of claim 7,
And the external connection terminal is a solder ball.
청구항 1 에 있어서,
상기 제 1 인쇄회로기판의 상면에 실장된 상기 반도체 부품들을 밀봉하는 몰딩재;
를 더 포함하는 반도체 패키지.
The method according to claim 1,
A molding material for sealing the semiconductor parts mounted on the upper surface of the first printed circuit board;
Further comprising:
캐비티를 갖는 양면 부품 실장형 제 1 인쇄회로기판을 준비하는 단계;
제 1 인쇄회로기판 상면에 제 1 반도체 부품을 실장하는 단계;
캐비티를 갖는 제 2 인쇄회로기판을 준비하는 단계; 및
상기 제 2 인쇄회로기판의 상기 캐비티 내에 제 2 반도체 부품들이 수용되도록 제 1 인쇄회로기판의 하면에 제 2 반도체 부품과 제 2 인쇄회로기판을 함께 실장하는 단계;
를 포함하는 반도체 패키지 제조 방법.
1. A method of manufacturing a double-sided component mounting type printed circuit board, comprising: preparing a double-sided component mounting type first printed circuit board having a cavity;
Mounting a first semiconductor component on an upper surface of a first printed circuit board;
Preparing a second printed circuit board having a cavity; And
Mounting a second semiconductor component and a second printed circuit board together on a lower surface of the first printed circuit board so that the second semiconductor components are received in the cavity of the second printed circuit board;
≪ / RTI >
청구항 10 에 있어서,
상기 제 1 및 제 2 인쇄회로기판의 상기 캐비티는 홈 또는 관통 구멍 형태로 형성하는 반도체 패키지 제조 방법.
The method of claim 10,
Wherein the cavities of the first and second printed circuit boards are formed in the form of grooves or through holes.
청구항 10 에 있어서,
상기 제 1 인쇄회로기판의 캐비티를 관통하여 제 3 반도체 부품을 상기 제 2 인쇄회로기판의 상면에 실장 하는 단계;
를 더 포함하는 반도체 패키지 제조 방법.
The method of claim 10,
Mounting a third semiconductor component on an upper surface of the second printed circuit board through a cavity of the first printed circuit board;
≪ / RTI >
청구항 12 에 있어서,
상기 제 3 반도체 부품은 제 1 인쇄회로기판 보다 큰 높이를 갖는 부품인 반도체 패키지 제조 방법.
The method of claim 12,
Wherein the third semiconductor component is a component having a height greater than that of the first printed circuit board.
청구항 12 에 있어서,
상기 제 2 인쇄회로기판은 상면에 제 3 반도체 부품과 전기적으로 연결하는 전극 패드를 갖는 반도체 패키지 제조 방법.
The method of claim 12,
Wherein the second printed circuit board has an electrode pad on an upper surface thereof and electrically connected to the third semiconductor component.
청구항 10 에 있어서,
상기 제 1 인쇄회로기판과 상기 제 2 인쇄회로기판 사이에 접착재를 충전 하는 단계;
를 더 포함하는 반도체 패키지 제조 방법.
The method of claim 10,
Filling an adhesive material between the first printed circuit board and the second printed circuit board;
≪ / RTI >
청구항 10 에 있어서,
상기 제 2 인쇄회로기판 하면에 외부와 전기적으로 연결하는 외부접속단자를 형성하는 단계;
를 더 포함하는 반도체 패키지 제조 방법.
The method of claim 10,
Forming an external connection terminal on the bottom surface of the second printed circuit board to electrically connect to the outside;
≪ / RTI >
청구항 16 에 있어서,
상기 외부접속단자는 솔더볼인 반도체 패키지 제조 방법.
18. The method of claim 16,
And the external connection terminal is a solder ball.
청구항 10 에 있어서,
상기 제 1 인쇄회로기판의 상면에 실장된 상기 제 1 반도체 부품들을 밀봉하는 단계;
를 더 포함하는 반도체 패키지 제조 방법.The method of claim 10,
Sealing the first semiconductor components mounted on the upper surface of the first printed circuit board;
≪ / RTI >
KR1020130037012A 2013-04-04 2013-04-04 Semiconductor Package and Manufacturing Method for the same KR101580355B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130037012A KR101580355B1 (en) 2013-04-04 2013-04-04 Semiconductor Package and Manufacturing Method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130037012A KR101580355B1 (en) 2013-04-04 2013-04-04 Semiconductor Package and Manufacturing Method for the same

Publications (2)

Publication Number Publication Date
KR20140120749A true KR20140120749A (en) 2014-10-14
KR101580355B1 KR101580355B1 (en) 2015-12-28

Family

ID=51992549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130037012A KR101580355B1 (en) 2013-04-04 2013-04-04 Semiconductor Package and Manufacturing Method for the same

Country Status (1)

Country Link
KR (1) KR101580355B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200231862Y1 (en) * 1998-06-13 2001-10-25 김영환 Semiconductor package
KR20110124064A (en) * 2010-05-10 2011-11-16 하나 마이크론(주) Stack type semiconductor package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200231862Y1 (en) * 1998-06-13 2001-10-25 김영환 Semiconductor package
KR20110124064A (en) * 2010-05-10 2011-11-16 하나 마이크론(주) Stack type semiconductor package

Also Published As

Publication number Publication date
KR101580355B1 (en) 2015-12-28

Similar Documents

Publication Publication Date Title
US10128214B2 (en) Substrate and the method to fabricate thereof
KR101274460B1 (en) Semiconductor package and manufacturing method threrof
US9474158B2 (en) Printed wiring board
JP4830120B2 (en) Electronic package and manufacturing method thereof
KR102163039B1 (en) Printed circuit board and method of manufacturing the same, and electronic component module
KR101994715B1 (en) Manufacturing method of electronic component module
KR20040069962A (en) Optimized lid mounting for electronic device carriers
US20150062854A1 (en) Electronic component module and method of manufacturing the same
KR20150035251A (en) External connection terminal and Semi-conductor package having external connection terminal and Methods thereof
KR20140083084A (en) Semiconductor chip package having Electromagnetic interference shielding layer and method for manufacturing the same
JP2014086721A (en) Substrate structure mounted with electronic components and method for manufacturing the same
US10896877B1 (en) System in package with double side mounted board
CN106358415B (en) Electronic device module and manufacturing method thereof
KR101167453B1 (en) A printed circuit board comprising embeded electronic component within and a method for manufacturing
KR20150065029A (en) Printed circuit board, manufacturing method thereof and semiconductor package
KR102207270B1 (en) Semi-conductor Package and Method for Manufacturing The same
KR20160138754A (en) Printed circuit board, semiconductor package and method of manufacturing the same
KR101580355B1 (en) Semiconductor Package and Manufacturing Method for the same
US9633923B2 (en) Electronic device module and manufacturing method thereof
US20090284941A1 (en) Semiconductor package, mounting circuit board, and mounting structure
KR20090082844A (en) Stack chip package structure and manufacturing method thereof
KR20040056437A (en) Stack semiconductor package & manufacturing technique the same
JPH08172144A (en) Semiconductor device and its manufacture
KR20130062967A (en) Semiconductor package and manufacturing method threrof
KR20180016451A (en) Connection structure of circuit substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 5