KR20140117893A - 상변화 메모리 소자 및 상변화 메모리 소자의 멀티 레벨 프로그램 방법 - Google Patents

상변화 메모리 소자 및 상변화 메모리 소자의 멀티 레벨 프로그램 방법 Download PDF

Info

Publication number
KR20140117893A
KR20140117893A KR1020130032802A KR20130032802A KR20140117893A KR 20140117893 A KR20140117893 A KR 20140117893A KR 1020130032802 A KR1020130032802 A KR 1020130032802A KR 20130032802 A KR20130032802 A KR 20130032802A KR 20140117893 A KR20140117893 A KR 20140117893A
Authority
KR
South Korea
Prior art keywords
word line
current
selected word
data
applying
Prior art date
Application number
KR1020130032802A
Other languages
English (en)
Inventor
김덕기
Original Assignee
인텔렉추얼디스커버리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔렉추얼디스커버리 주식회사 filed Critical 인텔렉추얼디스커버리 주식회사
Priority to KR1020130032802A priority Critical patent/KR20140117893A/ko
Priority to US14/225,203 priority patent/US9177643B2/en
Publication of KR20140117893A publication Critical patent/KR20140117893A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant

Abstract

상변화 메모리 소자의 멀티 레벨 프로그램 방법으로서, 상기 멀티 레벨 프로그램 방법은, 선택된 워드라인에 접속된 셀의 비트라인에 복수 비트의 데이터를 인가하는 단계; 제1 데이터의 프로그램을 위하여, 상기 선택된 워드라인에 프로그램 전류를 인가하는 단계; 제2 데이터의 프로그램을 위하여, 상기 선택된 워드라인에 프로그램 전류를 인가하고, 상기 선택된 워드라인과 인접한 워드라인 중 하나의 워드라인에 상기 프로그램 전류보다 낮은 멀티 레벨 프로그램 전류를 인가하는 단계; 및 제3 데이터의 프로그램을 위하여, 상기 선택된 워드라인에 프로그램 전류를 인가하고, 상기 선택된 워드라인과 인접한 두 개의 워드라인에 상기 프로그램 전류보다 낮은 멀티 레벨 프로그램 전류를 인가하는 단계를 포함할 수 있다.

Description

상변화 메모리 소자 및 상변화 메모리 소자의 멀티 레벨 프로그램 방법{PHASE-CHANGE MEMORY DEVICE AND METHOD FOR MULTI-LEVEL PROGRAMING OF PHASE-CHANGE MEMORY DEVICE}
본원은 상변화 메모리 소자 및 상변화 메모리 소자의 멀티 레벨 프로그램 방법에 관한 것이다.
차세대 메모리 소자 중 상변화 메모리 소자(PRAM)가 가장 우수한 특성을 보이고 있고, 현재 양산에 가장 근접해 있다. 또한, 소자 구조 및 제작 공정이 다른 메모리 소자들에 비해 비교적 단순하여 독립(stand-alone) 메모리와 SoC용 임베디드(embedded) 메모리에 모두 적용 가능하다는 점에서 궁극적인 메모리 소자의 하나로 평가 받고 있다.
하지만, 이러한 상변화 메모리 소자의 상용화를 위해서는 고집적화를 위해 메모리의 최소 저장 공간인 셀(cell)에 2 비트(bit) 이상을 저장하는 기술인 멀티 레벨 셀(multi-level cell)을 구현하는 것이 필요하다.
멀티 레벨 셀은 하나의 셀 당 1 비트를 저장하는 기존의 단일 레벨 셀(single-level cell)에 비해 다수의 비트를 저장할 수 있으므로, 상변화 메모리 소자의 물리적인 크기를 줄이는 것과 같은 효과를 가져온다.
이와 관련하여, 한국 공개 특허 제 10-2010-0009325호(발명의 명칭: 다중치 상변화 메모리 소자)에는 서로 다른 다수의 상(두 개 이상의 상)을 갖는 상변화 물질로 이루어진 상변화 물질층을 구비함으로써 하나의 셀에 다중 비트 정보의 저장이 가능한 상변화 메모리 소자를 개시하고 있다.
본원은 상변화 메모리 소자의 고집적화를 위해 하나의 셀에 멀티 레벨을 저장할 수 있는 상변화 메모리 소자 및 상변화 메모리 소자의 멀티 레벨 프로그램 방법을 제공하는 것을 목적으로 한다.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 1 측면에 따른 상변화 메모리 소자의 멀티 레벨 프로그램 방법은, 복수의 워드라인 중 데이터가 입력된 워드라인이 선택되는 단계; 선택된 워드라인에 접속된 셀의 비트라인에 복수 비트의 데이터를 인가하는 단계; 제1 데이터의 프로그램을 위하여, 상기 선택된 워드라인에 프로그램 전류를 인가하는 단계; 제2 데이터의 프로그램을 위하여, 상기 선택된 워드라인에 프로그램 전류를 인가하고, 상기 선택된 워드라인과 인접한 워드라인 중 하나의 워드라인에 상기 프로그램 전류보다 낮은 멀티 레벨 프로그램 전류를 인가하는 단계; 및 제3 데이터의 프로그램을 위하여, 상기 선택된 워드라인에 프로그램 전류를 인가하고, 상기 선택된 워드라인과 인접한 두 개의 워드라인에 상기 프로그램 전류보다 낮은 멀티 레벨 프로그램 전류를 인가하는 단계를 포함할 수 있다.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 2 측면에 따른 상변화 메모리 소자의 멀티 레벨 프로그램 방법은, 복수의 워드라인 중 데이터가 입력된 워드라인이 선택되는 단계; 선택된 워드라인에 접속된 셀의 비트라인에 복수 비트의 데이터를 인가하는 단계; 제1 데이터의 프로그램을 위하여, 상기 선택된 워드라인에 프로그램 전류를 인가하는 단계; 제2 데이터의 프로그램을 위하여, 상기 선택된 워드라인에 프로그램 전류를 인가하고, 상기 비트라인과 인접한 비트라인 중 하나의 비트라인에 상기 프로그램 전류보다 낮은 멀티 레벨 프로그램 전류를 인가하는 단계; 및 제3 데이터의 프로그램을 위하여, 상기 선택된 워드라인에 프로그램 전류를 인가하고, 상기 비트라인과 인접한 두 개의 비트라인에 상기 프로그램 전류보다 낮은 멀티 레벨 프로그램 전류를 인가하는 단계를 포함할 수 있다.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 3 측면에 따른 상변화 메모리 소자의 멀티 레벨 프로그램 방법은, 상기 상변화 메모리 소자는 각 워드라인 사이에, 상기 워드라인과 나란하게 연장되는 히터라인을 포함하는 것으로, 복수의 워드라인 중 데이터가 입력된 워드라인이 선택되는 단계; 선택된 워드라인에 접속된 셀의 비트라인에 복수 비트의 데이터를 인가하는 단계; 제1 데이터의 프로그램을 위하여, 상기 선택된 워드라인에 프로그램 전류를 인가하는 단계; 제2 데이터의 프로그램을 위하여, 상기 선택된 워드라인에 프로그램 전류를 인가하고, 상기 선택된 워드라인과 인접한 히터라인 중 하나의 히터라인에 멀티 레벨 프로그램 전류를 인가하는 단계; 및 제3 데이터의 프로그램을 위하여, 상기 선택된 워드라인에 프로그램 전류를 인가하고, 상기 선택된 워드라인과 인접한 두 개의 히터라인에 멀티 레벨 프로그램 전류를 인가하는 단계를 포함할 수 있다.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 4 측면에 따른 상변화 메모리 소자는, 워드라인과 비트라인이 교차지점에 형성된 복수의 상변화 메모리 셀; 및 상기 워드라인 사이에, 상기 워드라인과 나란하게 연장되는 복수의 히터라인을 포함하되, 선택된 워드라인에 대한 멀티 레벨 프로그램 동작 시에, 상기 선택된 워드라인과 인접한 하나 이상의 히터라인에 멀티 레벨 프로그램 전류가 인가될 수 있다.
전술한 본원의 과제 해결 수단에 의하면, 정보를 저장하고자 하는 상변화 메모리 셀의 주변 온도를 변화시킴으로써, 상변화 물질층의 프로그램 볼륨이 달라져 저항이 멀티 레벨 특성을 보이므로, 하나의 셀에 멀티 레벨을 프로그래밍 할 수 있다.
도 1은 상변화 메모리 소자를 개략적으로 나타낸 평면도이다.
도 2 는 본원의 제 1 실시예에 따른 상변화 메모리 소자의 멀티 레벨 프로그램 방법을 설명하기 위한 개념도이다.
도 3은 본원의 제 2 실시예에 따른 상변화 메모리 소자의 멀티 레벨 프로그램 방법을 설명하기 위한 개념도이다.
도 4는 본원의 제 3 실시예에 따른 상변화 메모리 소자의 멀티 레벨 프로그램 방법 및 본원의 일 실시예에 따른 상변화 메모리 소자를 설명하기 위한 개념도이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 본원 명세서 전체에서 사용되는 정도의 용어 "~(하는) 단계" 또는 "~의 단계"는 "~ 를 위한 단계"를 의미하지 않는다.
참고로, 본원의 실시예에 관한 설명 중 방향이나 위치와 관련된 용어(상측, 하측, 등)는 도면에 나타나 있는 각 구성의 배치 상태를 기준으로 설정한 것이다. 예를 들면, 도 2에서 보았을 때 위쪽이 상측, 아래쪽이 하측 등이 될 수 있다. 다만, 본원의 실시예의 다양한 실제적인 적용에 있어서는, 상측과 하측이 반대가 되는 등 다양한 방향으로 배치될 수 있을 것이다.
이하 첨부된 도면을 참조하여 본원을 상세히 설명하기로 한다.
도 1은 상변화 메모리 소자를 개략적으로 나타낸 평면도이고, 도 2 내지 도 4는 본원의 다양한 실시예에 따른 상변화 메모리 소자의 멀티 레벨 프로그램 방법을 설명하기 위한 개념도이다.
우선, 본원의 제 1 실시예에 따른 상변화 메모리 소자의 멀티 레벨 프로그램 방법(이하 '본원의 제 1 실시예에 따른 멀티 레벨 프로그램 방법'이라 함)에 대해 설명한다.
도 1을 참조하면, 상변화 메모리 소자는 복수의 워드라인(미도시 됨)과 복수의 비트라인(20), 및 복수의 상변화 메모리 셀(10)을 포함할 수 있다.
또한, 상변화 메모리 셀(10)은 상부 전극(11), 하부 전극(13), 및 상변화 물질층(15)을 포함할 수 있다. 이에 더하여, 상변화 메모리 셀(10)은 스위칭 소자(미도시 됨)를 더 구비할 수 있다.
이 때, 스위칭 소자는 하부 전극(13)에 연결되어 있을 수 있으며, 상변화 물질층(15)으로 들어오는 신호의 접근을 제어하는 역할을 할 수 있다. 이러한 스위칭 소자는, 예를 들어, 다이오드 또는 트랜지스터일 수 있다.
본원의 제 1 실시예에 따른 멀티 레벨 프로그램 방법은 복수의 워드라인 중 데이터가 입력될 워드라인(미도시 됨)이 선택되는 단계를 포함한다.
워드라인은 셀(10)에 데이터에 데이터를 저장하거나, 저장된 정보를 읽기 위해 구비된다.
예를 들어, 복수의 셀(10) 중, 데이터를 저장하고자 하는 셀(P)에 접속된 워드라인을 선택한다.
본원의 제 1 실시예에 따른 멀티 레벨 프로그램 방법은 선택된 워드라인에 접속된 셀(P)의 비트라인(도 1의 B/L)에 복수 비트의 데이터를 인가하는 단계를 포함한다.
이를 통해, 선택된 워드라인에 접속된 셀(P)의 비트라인(B/L)을 활성화 시켜, 해당 셀(P)에 데이터를 저장할 준비를 할 수 있다.
예를 들어, 도 1을 참조하면, 'P'로 표시된 셀에 데이터를 저장하고자 하는 경우, 이에 접속된 비트라인(B/L)에 복수 비트의 데이터를 인가한다.
본원의 제 1 실시예에 따른 멀티 레벨 프로그램 방법은, 제1 데이터의 프로그램을 위하여, 선택된 워드라인에 프로그램 전류를 인가하는 단계를 포함한다.
이를 통해, 선택된 워드라인에 접속된 셀(P)의 상변화 물질층(15)이 전류(또는 전압)에 의해 상변화 됨으로써, 선택된 워드라인에 접속된 셀(P)에 데이터를 저장할 수 있다.
본원의 제 1 실시예에 따른 멀티 레벨 프로그램 방법은, 제2 데이터의 프로그램을 위하여, 선택된 워드라인에 프로그램 전류를 인가하고, 선택된 워드라인과 인접한 워드라인 중 하나의 워드라인에 프로그램 전류보다 낮은 멀티 레벨 프로그램 전류를 인가하는 단계를 포함한다.
상변화 메모리 셀(10)에서 상부 전극(11)과 하부 전극(13) 사이에 인가되는 전류(또는 전압)에 따라, 상변화 물질층(15) 내의 상변화 물질의 상(phase)이 변화될 수 있다. 기존의 상변화 물질은 비정질상과 결정질상과 같은 두 개의 구분되는 상만이 존재한다. 따라서, 이러한 종류의 상변화 물질을 구비하는 상변화 메모리 셀은 단지 1 비트(bit)의 정보만을 저장할 수 있다. 예를 들어, 비정질상은 디지털 신호 '0'으로 인식되고, 결정질상은 디지털 신호 '1'로 인식될 수 있다.
하지만, 선택된 워드라인과 인접한 워드라인 중 하나의 워드라인에 멀티 레벨 프로그램 전류를 인가하는 경우, 선택된 워드라인에 접속된 셀(P)의 주변 온도가 증가하여, 이에 포함된 상변화 물질층(15)의 프로그램 볼륨(volume)이 변하게 된다. 따라서, 상변화 물질층(15)의 저항이 비정질상일 때의 저항 또는 결정질상일 때의 저항과 달라지므로, 멀티 비트를 저장할 수 있게 된다. 예를 들어, 상변화 물질층(15)의 프로그램 볼륨은 주변 온도가 증가할수록 축소될 수 있다.
RESET 동작 시를 예로 들면, 2 비트(bit)를 저장하는 경우, 선택된 워드라인에만 프로그램 전류를 인가하면 해당 셀(P)에 '11'의 데이터를 저장할 수 있으며, 선택된 워드라인에 프로그램 전류를 인가하면서 이와 인접한 워드라인 중 하나의 워드라인에 멀티 레벨 프로그램 전류를 인가하면 해당 셀(P)에 '10'의 데이터를 저장할 수 있다.
도 2를 참조하면, 선택된 워드라인에만 프로그램 전류를 인가하는 경우(B 전류만 인가), 상변화 물질층(15)에 '11'의 데이터가 저장될 수 있다. 또한, 선택된 워드라인에 프로그램 전류를 인가하면서(B 전류 인가), 이와 인접한 하나의 워드라인에 전류를 인가하는 경우(A 전류 및 C 전류 중 어느 하나만 인가), B 전류가 흐르는 상변화 물질층(15)에 '10'의 데이터가 저장될 수 있다.
여기서, 멀티 레벨 프로그램 전류는, 선택된 워드라인과 인접한 워드라인에 접속된 셀(10)의 프로그램 상태를 변화시키는 전류 미만일 수 있다.
즉, 멀티 레벨 프로그램 전류는, 인접한 워드라인에 접속된 셀(10)의 상변화 물질층(15) 자체의 프로그램 상태는 변화시키지 않으면서, 선택된 워드라인에 접속된 셀(P)의 상변화 물질층(15)의 프로그램 볼륨을 변화시키는 전류임이 바람직하다. 이는, 선택된 워드라인에 접속된 셀(P)이 아닌 다른 셀(10)에 저장된 데이터에 영향을 주지 않기 위함이다.
도 2를 참조하면, A 전류 또는 C 전류는 해당 전류가 흐르는 상변화 물질층(15)의 상태를 변화시키지 않는 전류일 수 있다.
본원의 제 1 실시예에 따른 멀티 레벨 프로그램 방법은, 제3 데이터의 프로그램을 위하여, 선택된 워드라인에 프로그램 전류를 인가하고, 선택된 워드라인과 인접한 두 개의 워드라인에 프로그램 전류보다 낮은 멀티 레벨 프로그램 전류를 인가하는 단계를 포함한다.
선택된 워드라인과 인접한 워드라인 중 두 개의 워드라인에 전류를 인가하는 경우, 하나의 워드라인에 전류를 인가한 경우보다 선택된 워드라인에 접속된 셀(P)의 주변 온도가 더 높게 증가할 수 있다. 따라서, 선택된 워드라인에 접속된 셀(P)의 상변화 물질층(15)의 프로그램 볼륨이, 이와 인접한 워드라인 중 하나의 워드라인에 전류를 인가한 경우와 다르게 변하게 된다. 예를 들어, 하나의 워드라인에 전류를 인가한 경우에 비해 두 개의 워드라인에 전류를 인가한 경우의 프로그램 볼륨이 더 축소될 수 있다.
따라서, 선택된 워드라인과 인접한 두 개의 워드라인에 멀티 레벨 프로그램 전류를 인가하는 경우의 상변화 물질층(15)의 저항은, 비정질상일 때의 저항, 결정질상일 때의 저항, 및 하나의 워드라인에 전류를 인가한 상태일 때의 저항과 달라지므로, 멀티 비트를 저장할 수 있게 된다.
RESET 동작 시를 예로 들면, 2 비트(bit)를 저장하는 경우, 선택된 워드라인에만 프로그램 전류를 인가하면 해당 셀(P)에 '11'의 데이터를 저장할 수 있고, 선택된 워드라인에 프로그램 전류를 인가함과 동시에 인접한 두 개의 워드라인에 멀티 레벨 프로그램 전류를 인가하면 해당 셀(P)에 '01'의 데이터를 저장할 수 있다.
도 2를 참조하면, 선택된 워드라인에만 프로그램 전류를 인가하는 경우(B 전류만 인가), 상변화 물질층(15)에 '11'의 데이터가 저장될 수 있다. 또한, 선택된 워드라인에 프로그램 전류를 인가하면서 (B 전류 인가), 이와 인접한 두 개의 워드라인에 전류를 인가하는 경우(A 전류 및 C 전류를 모두 인가), B 전류가 흐르는 상변화 물질층(15)에 '01'의 데이터가 저장될 수 있다.
여기서, 멀티 레벨 프로그램 전류는, 앞서 설명한 바와 같이, 선택된 워드라인과 인접한 워드라인의 프로그램 상태를 변화시키는 전류 미만일 수 있다.
이는 앞서 설명한 바와 같이, 다른 셀(10)에 저장된 데이터에 영향을 주지 않기 위함이다. 도 2를 참조하면, A 전류 및 C 전류는 해당 전류가 흐르는 상변화 물질층(15)의 상태를 변화시키지 않는 전류일 수 있다.
한편, 본원의 제 2 실시예에 따른 상변화 메모리 소자의 멀티 레벨 프로그램 방법(이하 '본원의 제 2 실시예에 따른 멀티 레벨 프로그램 방법'이라 함)에 대해 설명한다. 다만, 앞서 살핀 본원의 제 1 실시예에 따른 멀티 레벨 프로그램 방법에서 설명한 구성과 동일 또는 유사한 구성에 대해서는 동일한 도면부호를 사용하고, 중복되는 설명은 간략히 하거나 생략하기로 한다.
본원의 제 2 실시예에 따른 멀티 레벨 프로그램 방법은 복수의 워드라인 중 데이터가 입력될 워드라인이 선택되는 단계를 포함한다.
앞서 설명한 바와 같이, 복수의 셀(10) 중, 데이터를 저장하고자 하는 셀(P)에 접속된 워드라인을 선택한다.
본원의 제 2 실시예에 따른 멀티 레벨 프로그램 방법은 선택된 워드라인에 접속된 셀(P)의 비트라인(B/L)에 복수 비트의 데이터를 인가하는 단계를 포함한다.
예를 들어, 도 1을 참조하면, 'P'로 표시된 셀에 데이터를 저장하고자 하는 경우, 이에 접속된 비트라인(B/L)에 복수 비트의 데이터를 인가한다.
본원의 제 2 실시예에 따른 멀티 레벨 프로그램 방법은, 제1 데이터의 프로그램을 위하여, 선택된 워드라인에 프로그램 전류를 인가하는 단계를 포함한다.
이를 통해, 선택된 워드라인에 접속된 셀(P)의 상변화 물질층(15)이 전류(또는 전압)에 의해 상변화 됨으로써, 선택된 워드라인에 접속된 셀(P)에 데이터를 저장할 수 있다.
본원의 제 2 실시예에 따른 멀티 레벨 프로그램 방법은, 제2 데이터의 프로그램을 위하여, 선택된 워드라인에 프로그램 전류를 인가하고, 비트라인(B/L)과 인접한 비트라인(20) 중 하나의 비트라인(20)에 프로그램 전류보다 낮은 멀티 레벨 프로그램 전류를 인가하는 단계를 포함한다.
앞서 설명한 바와 같이, 선택된 워드라인에 접속된 셀(P)의 주변 온도를 증가시키는 경우, 이에 포함된 상변화 물질층(15)의 프로그램 볼륨이 변하게 되어, 상변화 물질층(15)의 저항이 비정질상일 때의 저항 및 결정질상일 때의 저항과 달라지므로, 멀티 비트를 저장할 수 있게 된다.
본원의 제 1 실시예에 따른 멀티 레벨 프로그램 방법에서는, 선택된 워드라인에 접속된 셀(P)의 주변 온도를 변화시키기 위한 방법으로 이와 인접한 워드라인에 멀티 레벨 프로그램 전류를 인가하는 방법을 사용한다.
한편, 본원의 제 2 실시예에 따른 멀티 레벨 프로그램 방법에서는, 선택된 워드라인에 접속된 셀(P)의 주변 온도를 변화시키기 위한 방법으로 데이터를 저장하고자 하는 셀(P)에 접속된 비트라인(B/L)과 인접한 비트라인(20)에 멀티 레벨 프로그램 전류를 인가하는 방법을 사용한다.
도 3을 참조하면, 선택된 워드라인에만 프로그램 전류를 인가하는 경우(B 전류만 인가), 상변화 물질층(15)에 '11'의 데이터가 저장될 수 있다. 또한, 선택된 워드라인에 프로그램 전류를 인가하면서(B 전류 인가), B 전류가 인가되는 셀(P)에 접속된 비트라인(B/L)과 인접한 비트라인(20) 중 하나의 비트라인(20)에 전류를 인가하는 경우(A 전류 및 C 전류 중 어느 하나만 인가), B 전류가 흐르는 상변화 물질층(15)에 '10'의 데이터가 저장될 수 있다.
이 때, 인접한 비트라인(20)에 인가되는 멀티 레벨 프로그램 전류는, 멀티 레벨 프로그램 전류가 인가되는 셀(10)에 데이터를 쓰거나 읽기 위한 전류보다 낮은 크기를 갖는 것이 바람직하다. 이는 선택된 워드라인에 접속된 셀(P)이 아닌 다른 셀(10)에 저장된 데이터에 영향을 주지 않기 위함이다.
예를 들어, 멀티 레벨 프로그램 전류는 1 ㎂ 이하일 수 있다.
본원의 제 2 실시예에 따른 멀티 레벨 프로그램 방법은, 제3 데이터의 프로그램을 위하여, 선택된 워드라인에 프로그램 전류를 인가하고, 비트라인(B/L)과 인접한 두 개의 비트라인(20)에 프로그램 전류보다 낮은 멀티 레벨 프로그램 전류를 인가하는 단계를 포함한다.
데이터를 저장하고자 하는 셀(P)에 접속된 비트라인(B/L)과 인접한 비트라인(20) 중 두 개의 비트라인(20)에 전류를 인가하는 경우, 하나의 비트라인(20)에 전류를 인가한 경우보다 데이터를 저장하고자 하는 셀(P)의 주변 온도가 더 높게 증가할 수 있다. 따라서, 데이터를 저장하고자 하는 셀(P)의 상변화 물질층(15)의 프로그램 볼륨이, 이에 접속된 비트라인(B/L)과 인접한 비트라인(20) 중 하나의 비트라인(20)에 전류를 인가한 경우와 다르게 변하게 된다. 예를 들어, 하나의 비트라인(20)에 전류를 인가한 경우에 비해 두 개의 비트라인(20)에 전류를 인가한 경우의 프로그램 볼륨이 더 축소될 수 있다.
따라서, 인접한 두 개의 비트라인(20)에 멀티 레벨 프로그램 전류를 인가하는 경우의 상변화 물질층(15)의 저항은, 비정질상일 때의 저항, 결정질상일 때의 저항, 및 하나의 비트라인(20)에 전류를 인가한 상태일 때의 저항과 달라지므로, 멀티 비트를 저장할 수 있게 된다.
RESET 동작 시를 예로 들면, 2 비트(bit)를 저장하는 경우, 선택된 워드라인에만 프로그램 전류를 인가하면 해당 셀(P)에 '11'의 데이터를 저장할 수 있고, 선택된 워드라인에 프로그램 전류를 인가함과 동시에 인접한 두 개의 비트라인(20)에 멀티 레벨 프로그램 전류를 인가하면 해당 셀(P)에 '01'의 데이터를 저장할 수 있다.
도 3을 참조하면, 선택된 워드라인에만 프로그램 전류를 인가하는 경우(B 전류만 인가), 상변화 물질층(15)에 '11'의 데이터가 저장될 수 있다. 또한, 선택된 워드라인에 프로그램 전류를 인가하면서 (B 전류 인가), 인접한 두 개의 비트라인(20)에 전류를 인가하는 경우(A 전류 및 C 전류를 모두 인가), B 전류가 흐르는 상변화 물질층(15)에 '01'의 데이터가 저장될 수 있다.
한편, 본원의 제 3 실시예에 따른 상변화 메모리 소자의 멀티 레벨 프로그램 방법(이하 '본원의 제 3 실시예에 따른 멀티 레벨 프로그램 방법'이라 함)에 대해 설명한다. 다만, 앞서 살핀 본원의 제 1 실시예에 따른 멀티 레벨 프로그램 방법에서 설명한 구성과 동일 또는 유사한 구성에 대해서는 동일한 도면부호를 사용하고, 중복되는 설명은 간략히 하거나 생략하기로 한다.
이 때, 상변화 메모리 소자는 각 워드라인 사이에, 워드라인과 나란하게 연장되는 히터라인(30)을 포함한다.
앞서 설명한 바와 같이, 데이터를 저장하고자 하는 셀(P)의 주변 온도를 증가시킴으로써 멀티 비트를 저장할 수 있는데, 이와 같이 셀(P)의 주변 온도를 증가시키는 방법으로 본원의 제 3 실시예에 따른 멀티 레벨 프로그램 방법에서는 워드라인과 인접하게 형성된 히터라인(30)에 전류를 인가하는 방법을 사용한다. 이에 대한 구체적인 내용은 후술하기로 한다.
이 때, 히터라인(30)은, 통상적인 상변화 메모리 소자에 포함된 텅스텐 플러그(tungsten plug) 형성 시, 동일한 공정 내에서 형성될 수 있다. 따라서, 히터라인(30)의 형성을 위한 별도의 추가 공정이 필요없다.
예를 들어, 히터라인(30)은 W 등과 같은 순수 금속, 또는, TiN, TaN, TSN 등과 같은 합금 금속을 포함하여 형성될 수 있다. 다만, 히터라인(30)의 형성 물질이 이에만 한정되는 것은 아니다.
또한, 히터라인(30)은, 도 4에 도시된 바와 같이 선택된 워드라인과 접속된 셀(P)의 하측에 위치할 수 있으나, 이에만 한정되는 것은 아니고, 셀(P)의 옆쪽이나 상측 등에 위치할 수도 있다.
본원의 제 3 실시예에 따른 멀티 레벨 프로그램 방법은 복수의 워드라인 중 데이터가 입력될 워드라인이 선택되는 단계를 포함한다.
앞서 설명한 바와 같이, 복수의 셀(10) 중, 데이터를 저장하고자 하는 셀(P)에 접속된 워드라인을 선택한다.
본원의 제 3 실시예에 따른 멀티 레벨 프로그램 방법은 선택된 워드라인에 접속된 셀(P)의 비트라인(B/L)에 복수 비트의 데이터를 인가하는 단계를 포함한다.
예를 들어, 도 1을 참조하면, 'P'로 표시된 셀에 데이터를 저장하고자 하는 경우, 이에 접속된 비트라인(B/L)에 복수 비트의 데이터를 인가한다.
본원의 제 3 실시예에 따른 멀티 레벨 프로그램 방법은, 제1 데이터의 프로그램을 위하여, 선택된 워드라인에 프로그램 전류를 인가하는 단계를 포함한다.
이를 통해, 선택된 워드라인에 접속된 셀(P)의 상변화 물질층(15)이 전류(또는 전압)에 의해 상변화 됨으로써, 선택된 워드라인에 접속된 셀(P)에 데이터를 저장할 수 있다.
본원의 제 3 실시예에 따른 멀티 레벨 프로그램 방법은, 제2 데이터의 프로그램을 위하여, 선택된 워드라인에 프로그램 전류를 인가하고, 선택된 워드라인과 인접한 히터라인(30) 중 하나의 히터라인(30)에 멀티 레벨 프로그램 전류를 인가하는 단계를 포함한다.
앞서 설명한 바와 같이, 선택된 워드라인에 접속된 셀(P)의 주변 온도를 증가시키는 경우, 이에 포함된 상변화 물질층(15)의 프로그램 볼륨이 변하게 되어, 상변화 물질층(15)의 저항이 비정질상일 때의 저항 및 결정질상일 때의 저항과 달라지므로, 멀티 비트를 저장할 수 있게 된다.
이에, 본원의 제 1 실시예에 따른 멀티 레벨 프로그램 방법에서는 선택된 워드라인과 인접한 워드라인에 멀티 레벨 프로그램 전류를 인가함으로써 선택된 워드라인에 접속된 셀(P)의 주변 온도를 증가시키며, 본원의 제 2 실시예에 따른 멀티 레벨 프로그램 방법에서는 데이터를 저장하고자 하는 셀(P)이 접속된 비트라인(B/L)과 인접한 비트라인(20)에 멀티 레벨 프로그램 전류를 인가함으로써 선택된 워드라인에 접속된 셀(P)의 주변 온도를 증가시킨다.
한편, 본원의 제 3 실시예에 따른 멀티 레벨 프로그램 방법에서는, 상변화 메모리 소자의 각 워드라인 사이에 이와 나란하게 연장되는 히터라인(30)을 포함시키고, 히터라인(30)에 전류를 인가함으로써, 선택된 워드라인에 접속된 셀(P)의 주변 온도를 증가시킨다.
도 4를 참조하면, 선택된 워드라인에만 프로그램 전류를 인가하는 경우(B 전류만 인가), 상변화 물질층(15)에 '11'의 데이터가 저장될 수 있다. 또한, 선택된 워드라인에 프로그램 전류를 인가하면서(B 전류 인가), B 전류가 인가되는 셀(P)에 접속된 워드라인과 인접한 히터라인(30) 중 하나의 히터라인(30)에 전류를 인가하는 경우(A 전류 또는 C 전류 인가), B 전류가 흐르는 상변화 물질층(15)에 '10'의 데이터가 저장될 수 있다.
이 때, 히터라인(30)에 인가되는 멀티 레벨 프로그램 전류는, 본원의 제 1 및 제 2 실시예에 따른 멀티 레벨 프로그램 방법에서와 달리, 전류의 크기에 제한이 없다. 이는, 히터라인(30)이 셀(P)과 접속되지 않고 별도로 구비된 라인이므로, 히터라인(30)에 어떠한 크기의 멀티 레벨 프로그램 전류가 인가되더라도 다른 셀(10)에 저장된 데이터에 영향을 주지 않기 때문이다. 따라서, 보다 용이하게 멀티 레벨을 프로그래밍 할 수 있다.
본원의 제 3 실시예에 따른 멀티 레벨 프로그램 방법은, 제3 데이터의 프로그램을 위하여, 선택된 워드라인에 프로그램 전류를 인가하고, 선택된 워드라인과 인접한 두 개의 히터라인(30)에 멀티 레벨 프로그램 전류를 인가하는 단계를 포함한다.
선택된 워드라인과 인접한 두 개의 히터라인(30)에 전류를 인가하는 경우, 하나의 히터라인(30)에 전류를 인가한 경우보다 데이터를 저장하고자 하는 셀(P)의 주변 온도가 더 높게 증가할 수 있다. 따라서, 데이터를 저장하고자 하는 셀(P)의 상변화 물질층(15)의 프로그램 볼륨이, 하나의 히터라인(30)에 전류를 인가한 경우와 다르게 변하게 된다. 예를 들어, 하나의 히터라인(30)에 전류를 인가한 경우에 비해 프로그램 볼륨이 더 축소될 수 있다.
따라서, 인접한 두 개의 히터라인(30)에 멀티 레벨 프로그램 전류를 인가하는 경우의 상변화 물질층(15)의 저항은, 비정질상일 때의 저항, 결정질상일 때의 저항, 및 하나의 히터라인(30)에 전류를 인가한 상태일 때의 저항과 달라지므로, 멀티 비트를 저장할 수 있게 된다.
RESET 동작 시를 예로 들면, 2 비트(bit)를 저장하는 경우, 선택된 워드라인에만 프로그램 전류를 인가(B 전류만 인가)하면 해당 셀(P)에 '11'의 데이터를 저장할 수 있고, 선택된 워드라인에 프로그램 전류를 인가(B 전류를 인가)함과 동시에 인접한 두 개의 히터라인(30)에 멀티 레벨 프로그램 전류를 인가(도 4의 A 전류 및 C 전류를 모두 인가)하면 해당 셀(P)에 '01'의 데이터를 저장할 수 있다.
한편, 본원의 일 실시예에 따른 상변화 메모리 소자(이하 '본 상변화 메모리 소자'라 함)에 대해 설명한다. 다만, 앞서 살핀 본원의 제 1 내지 제 3 실시예에 따른 멀티 레벨 프로그램 방법에서 설명한 구성과 동일 또는 유사한 구성에 대해서는 동일한 도면부호를 사용하고, 중복되는 설명은 간략히 하거나 생략하기로 한다.
본 상변화 메모리 소자는 복수의 상변화 메모리 셀(10)을 포함한다.
상변화 메모리 셀(10)은 워드라인과 비트라인(20)의 교차지점에 형성된다.
상변화 메모리 셀(10)은 상부 전극(11), 하부 전극(13), 및 상변화 물질층(15)을 포함할 수 있다. 이에 더하여, 상변화 메모리 셀(10)은 스위칭 소자(미도시 됨)를 더 구비할 수 있다.
이 때, 스위칭 소자는 하부 전극(13)에 연결되어 있을 수 있으며, 상변화 물질층(15)으로 들어오는 신호의 접근을 제어하는 역할을 할 수 있다. 이러한 스위칭 소자는, 예를 들어, 다이오드 또는 트랜지스터일 수 있다.
본 상변화 메모리 소자는 복수의 히터라인(30)을 포함한다.
히터라인(30)은 워드라인 사이에, 워드라인과 나란하게 연장된다.
예를 들어, 히터라인(30)은, 도 4에 도시된 바와 같이 선택된 워드라인과 접속된 셀(P)의 하측에 위치할 수 있으나, 이에만 한정되는 것은 아니고, 셀(P)의 옆쪽이나 상측 등에서 워드라인과 나란하게 위치할 수도 있다.
본 상변화 메모리 소자는, 선택된 워드라인에 대한 멀티 레벨 프로그램 동작 시에, 선택된 워드라인과 인접한 하나 이상의 히터라인(30)에 멀티 레벨 프로그램 전류가 인가된다.
앞서 설명한 바와 같이, 데이터를 저장하고자 하는 셀(P)의 주변 온도를 증가시킴으로써 멀티 비트를 저장할 수 있다. 본 상변화 메모리 소자는 히터라인(30)을 포함하여, 히터라인(30)에 멀티 레벨 프로그램 전류를 흘려 셀(P)의 주변 온도를 증가시킴으로써, 멀티 비트가 저장되도록 한다.
이 때, 히터라인(30)에 인가되는 멀티 레벨 프로그램 전류는 크기에 제한이 없다. 이는, 히터라인(30)이 셀(P)과 접속되지 않고 별도로 구비된 라인이므로, 히터라인(30)에 어떠한 크기의 멀티 레벨 프로그램 전류가 인가되더라도 다른 셀(10)에 저장된 데이터에 영향을 주지 않기 때문이다. 따라서, 보다 용이하게 멀티 레벨을 프로그래밍 할 수 있다.
선택된 워드라인에 접속된 상변화 메모리 셀(P)에는, 선택된 워드라인에 접속된 상변화 메모리 셀(P)의 비트라인(B/L)에 복수 비트의 데이터를 인가한 후, 선택된 워드라인에 프로그램 전류를 인가하는 경우, 제1 데이터가 프로그램 될 수 있다.
앞서 설명한 바와 같이, RESET 동작 시를 예로 들면, 2 비트(bit)를 저장하는 경우, 선택된 워드라인에만 프로그램 전류를 인가하는 경우(도 4의 B 전류만 인가), 상변화 물질층(15)에 '11'의 데이터가 저장될 수 있다.
또한, 선택된 워드라인에 접속된 상변화 메모리 셀(P)에는, 선택된 워드라인에 프로그램 전류를 인가하고, 선택된 워드라인과 인접한 히터라인(30) 중 어느 하나에 멀티 레벨 프로그램 전류를 인가하는 경우, 제2 데이터가 프로그램 될 수 있다.
예를 들어, 도 4를 참조하면 선택된 워드라인에 프로그램 전류를 인가하면서(B 전류 인가), B 전류가 인가되는 셀(P)에 접속된 워드라인과 인접한 히터라인(30) 중 하나의 히터라인(30)에 전류를 인가하는 경우(A 전류 또는 C 전류 인가), B 전류가 흐르는 상변화 물질층(15)에 '10'의 데이터가 저장될 수 있다.
또한, 선택된 워드라인에 접속된 상변화 메모리 셀(P)에는, 선택된 워드라인에 프로그램 전류를 인가하고, 선택된 워드라인과 인접한 두 개의 히터라인(30)에 멀티 레벨 프로그램 전류를 인가하는 경우, 제3 데이터가 프로그램 될 수 있다.
예를 들어, 도 4를 참조하면 선택된 워드라인에만 프로그램 전류를 인가(B 전류만 인가)하면 해당 셀(P)에 '11'의 데이터를 저장할 수 있고, 선택된 워드라인에 프로그램 전류를 인가(B 전류를 인가)함과 동시에 인접한 두 개의 히터라인(30)에 멀티 레벨 프로그램 전류를 인가(A 전류 및 C 전류를 모두 인가)하면 해당 셀(P)에 '01'의 데이터를 저장할 수 있다.
이 때, 히터라인(30)은 상변화 메모리 소자에 구비된 플러그를 형성하는 공정 내에서 제조될 수 있다.
즉, 히터라인(30)은, 통상적인 상변화 메모리 소자에 포함된 텅스텐 플러그(tungsten plug) 형성 시, 동일한 공정 내에서 형성될 수 있다. 따라서, 히터라인(30)의 형성을 위한 별도의 추가 공정이 필요없다.
예를 들어, 히터라인(30)은 W 등과 같은 순수 금속, 또는, TiN, TaN, TSN 등과 같은 합금 금속을 포함하여 형성될 수 있다. 다만, 히터라인(30)의 형성 물질이 이에만 한정되는 것은 아니다.
본원의 제1 내지 제 3 실시예에 따른 상변화 메모리 소자의 멀티 레벨 프로그램 방법은, 정보를 저장하고자 하는 상변화 메모리 셀(P)의 주변 온도를 변화시킴으로써, 상변화 물질층의 프로그램 볼륨이 달라져 저항이 멀티 레벨 특성을 보이므로, 하나의 셀에 멀티 레벨을 프로그래밍 할 수 있다. 이를 통해, 상변화 메모리 소자의 동일한 칩(chip) 면적에 대한 밀도(density)를 향상시킬 수 있다.
본원의 제 1 및 제 2 실시예에 따른 상변화 메모리 소자의 멀티 레벨 프로그램 방법은, 각각 기존에 구비된 워드라인과 비트라인(20)에 멀티 레벨 프로그램 전류를 인가함으로써 셀(P)에 2 비트 이상의 데이터를 저장할 수 있다는 점에서 별도의 추가 구성 없이도 멀티 레벨을 구현할 수 있다는 장점을 가진다. 이와 같이 기존에 구비된 구성을 이용하여 멀티 레벨을 구현함으로써, 칩(chip) 면적의 상승이 없어 상변화 메모리 소자가 보다 고집적화될 수 있다.
또한, 본원의 제 3 실시예에 따른 상변화 메모리 소자의 멀티 레벨 프로그램 방법은, 히터라인(30)이 셀(P)에 저장된 데이터에 영향을 주지 않도록 별도로 구비되므로, 멀티 레벨 프로그램 전류의 크기에 제한이 있는 본원의 제 1 및 제 2 실시예와 달리, 멀티 레벨 프로그램 전류의 크기에 제한이 없다는 점에서 장점이 있다. 따라서, 본원의 제 1 및 제 2 실시예에 따른 멀티 레벨 프로그램 방법에 비해 용이하게 멀티 레벨의 프로그램이 가능하다. 또한, 히터라인(30)은 상변화 메모리 소자의 텅스텐 플러그 형성을 위한 공정을 이용해 제조될 수 있어 별도의 추가 공정 없이 용이하게 제조할 수 있다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.
11: 상부 전극 13: 하부 전극
15: 상변화 물질층 10: 셀
20: 비트라인 30: 히터라인
P: 선택된 워드라인에 접속된 셀 B/L: P 셀에 접속된 비트라인

Claims (7)

  1. 상변화 메모리 소자의 멀티 레벨 프로그램 방법에 있어서,
    복수의 워드라인 중 데이터가 입력될 워드라인이 선택되는 단계;
    선택된 워드라인에 접속된 셀의 비트라인에 복수 비트의 데이터를 인가하는 단계;
    제1 데이터의 프로그램을 위하여, 상기 선택된 워드라인에 프로그램 전류를 인가하는 단계;
    제2 데이터의 프로그램을 위하여, 상기 선택된 워드라인에 프로그램 전류를 인가하고, 상기 선택된 워드라인과 인접한 워드라인 중 하나의 워드라인에 상기 프로그램 전류보다 낮은 멀티 레벨 프로그램 전류를 인가하는 단계; 및
    제3 데이터의 프로그램을 위하여, 상기 선택된 워드라인에 프로그램 전류를 인가하고, 상기 선택된 워드라인과 인접한 두 개의 워드라인에 상기 프로그램 전류보다 낮은 멀티 레벨 프로그램 전류를 인가하는 단계를 포함하는 멀티 레벨 프로그램 방법.
  2. 제 1 항에 있어서,
    상기 멀티 레벨 프로그램 전류는,
    상기 선택된 워드라인과 인접한 워드라인에 접속된 셀의 프로그램 상태를 변화시키는 전류 미만인 것인 멀티 레벨 프로그램 방법.
  3. 상변화 메모리 소자의 멀티 레벨 프로그램 방법에 있어서,
    복수의 워드라인 중 데이터가 입력될 워드라인이 선택되는 단계;
    선택된 워드라인에 접속된 셀의 비트라인에 복수 비트의 데이터를 인가하는 단계;
    제1 데이터의 프로그램을 위하여, 상기 선택된 워드라인에 프로그램 전류를 인가하는 단계;
    제2 데이터의 프로그램을 위하여, 상기 선택된 워드라인에 프로그램 전류를 인가하고, 상기 비트라인과 인접한 비트라인 중 하나의 비트라인에 상기 프로그램 전류보다 낮은 멀티 레벨 프로그램 전류를 인가하는 단계; 및
    제3 데이터의 프로그램을 위하여, 상기 선택된 워드라인에 프로그램 전류를 인가하고, 상기 비트라인과 인접한 두 개의 비트라인에 상기 프로그램 전류보다 낮은 멀티 레벨 프로그램 전류를 인가하는 단계를 포함하는 멀티 레벨 프로그램 방법.
  4. 상변화 메모리 소자의 멀티 레벨 프로그램 방법에 있어서,
    상기 상변화 메모리 소자는 각 워드라인 사이에, 상기 워드라인과 나란하게 연장되는 히터라인을 포함하는 것으로,
    복수의 워드라인 중 데이터가 입력될 워드라인이 선택되는 단계;
    선택된 워드라인에 접속된 셀의 비트라인에 복수 비트의 데이터를 인가하는 단계;
    제1 데이터의 프로그램을 위하여, 상기 선택된 워드라인에 프로그램 전류를 인가하는 단계;
    제2 데이터의 프로그램을 위하여, 상기 선택된 워드라인에 프로그램 전류를 인가하고, 상기 선택된 워드라인과 인접한 히터라인 중 하나의 히터라인에 멀티 레벨 프로그램 전류를 인가하는 단계; 및
    제3 데이터의 프로그램을 위하여, 상기 선택된 워드라인에 프로그램 전류를 인가하고, 상기 선택된 워드라인과 인접한 두 개의 히터라인에 멀티 레벨 프로그램 전류를 인가하는 단계를 포함하는 멀티 레벨 프로그램 방법.
  5. 상변화 메모리 소자에 있어서,
    워드라인과 비트라인의 교차지점에 형성된 복수의 상변화 메모리 셀; 및
    상기 워드라인 사이에, 상기 워드라인과 나란하게 연장되는 복수의 히터라인을 포함하되,
    선택된 워드라인에 대한 멀티 레벨 프로그램 동작 시에, 상기 선택된 워드라인과 인접한 하나 이상의 히터라인에 멀티 레벨 프로그램 전류가 인가되는 것인 상변화 메모리 소자.
  6. 제 5 항에 있어서,
    상기 선택된 워드라인에 접속된 상기 상변화 메모리 셀에는,
    상기 선택된 워드라인에 접속된 상기 상변화 메모리 셀의 상기 비트라인에 복수 비트의 데이터를 인가한 후,
    상기 선택된 워드라인에 프로그램 전류를 인가하는 경우, 제1 데이터가 프로그램 되고,
    상기 선택된 워드라인에 프로그램 전류를 인가하고, 상기 선택된 워드라인과 인접한 상기 히터라인 중 어느 하나에 상기 멀티 레벨 프로그램 전류를 인가하는 경우, 제2 데이터가 프로그램 되고,
    상기 선택된 워드라인에 프로그램 전류를 인가하고, 상기 선택된 워드라인과 인접한 두 개의 상기 히터라인에 상기 멀티 레벨 프로그램 전류를 인가하는 경우, 제3 데이터가 프로그램 되는 것인 상변화 메모리 소자.
  7. 제 5 항에 있어서,
    상기 히터라인은,
    상기 상변화 메모리 소자에 구비된 플러그를 형성하는 공정 내에서 제조되는 것인 상변화 메모리 소자.
KR1020130032802A 2013-03-27 2013-03-27 상변화 메모리 소자 및 상변화 메모리 소자의 멀티 레벨 프로그램 방법 KR20140117893A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130032802A KR20140117893A (ko) 2013-03-27 2013-03-27 상변화 메모리 소자 및 상변화 메모리 소자의 멀티 레벨 프로그램 방법
US14/225,203 US9177643B2 (en) 2013-03-27 2014-03-25 Phase-change memory device and method for multi-level programming of phase-change memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130032802A KR20140117893A (ko) 2013-03-27 2013-03-27 상변화 메모리 소자 및 상변화 메모리 소자의 멀티 레벨 프로그램 방법

Publications (1)

Publication Number Publication Date
KR20140117893A true KR20140117893A (ko) 2014-10-08

Family

ID=51620714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130032802A KR20140117893A (ko) 2013-03-27 2013-03-27 상변화 메모리 소자 및 상변화 메모리 소자의 멀티 레벨 프로그램 방법

Country Status (2)

Country Link
US (1) US9177643B2 (ko)
KR (1) KR20140117893A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210141090A (ko) * 2020-05-15 2021-11-23 연세대학교 산학협력단 상변화 소자를 이용한 인공신경망 시스템

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564585B1 (en) 2015-09-03 2017-02-07 HGST Netherlands B.V. Multi-level phase change device
KR102323249B1 (ko) 2017-03-28 2021-11-08 삼성전자주식회사 정보 저장 패턴을 포함하는 반도체 소자

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69705837T2 (de) * 1996-06-14 2001-11-08 Infineon Technologies Ag Anordnung und verfahren zum speichern und lesen von mehrpegelladung
EP2249351B1 (en) * 2005-06-03 2013-05-01 STMicroelectronics Srl Method for multilevel programming of phase change memory cells using a percolation algorithm
KR100735525B1 (ko) * 2006-01-04 2007-07-04 삼성전자주식회사 상변화 메모리 장치
US7787291B2 (en) * 2007-09-26 2010-08-31 Intel Corporation Programming a multilevel phase change memory cell
KR101430171B1 (ko) 2008-07-18 2014-08-14 삼성전자주식회사 다중치 상변화 메모리 소자
IT1392578B1 (it) * 2008-12-30 2012-03-09 St Microelectronics Rousset Metodo di programmazione multilivello di celle di memoria a cambiamento di fase utilizzante impulsi di reset adattativi

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210141090A (ko) * 2020-05-15 2021-11-23 연세대학교 산학협력단 상변화 소자를 이용한 인공신경망 시스템

Also Published As

Publication number Publication date
US9177643B2 (en) 2015-11-03
US20140293688A1 (en) 2014-10-02

Similar Documents

Publication Publication Date Title
US11101326B2 (en) Methods of forming a phase change memory with vertical cross-point structure
US10770141B2 (en) Semiconductor memory devices including a memory array and related method incorporating different biasing schemes
KR101374319B1 (ko) 가변 저항 메모리 장치 및 그것의 동작 방법
US8908413B2 (en) Programmable resistance memory
US10854307B2 (en) Apparatuses and/or methods for operating a memory cell as an anti-fuse
US10818352B2 (en) Resistive memory devices having address-dependent parasitic resistance compensation during programming
US9590014B2 (en) Resistance variable memory cell structures and methods
US20140192588A1 (en) Nonvolatile Memory Device and Read Method Thereof
KR100827448B1 (ko) 저항체를 이용한 비휘발성 메모리 장치
US20100208508A1 (en) Multi-level nonvolatile memory devices using variable resistive elements
US9443586B2 (en) Nonvolatile memory device, memory system including the same and method for driving nonvolatile memory device
KR20140117893A (ko) 상변화 메모리 소자 및 상변화 메모리 소자의 멀티 레벨 프로그램 방법
JP2018174333A (ja) 調整可能なセルビット形状を有する不揮発性メモリ
US9147657B2 (en) Memory cell repair
EP3985671A1 (en) Memory device including phase change memory cell and operation method thereof

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid