KR20140116584A - 표시 패널 및 이의 제조 방법 - Google Patents

표시 패널 및 이의 제조 방법 Download PDF

Info

Publication number
KR20140116584A
KR20140116584A KR20130031254A KR20130031254A KR20140116584A KR 20140116584 A KR20140116584 A KR 20140116584A KR 20130031254 A KR20130031254 A KR 20130031254A KR 20130031254 A KR20130031254 A KR 20130031254A KR 20140116584 A KR20140116584 A KR 20140116584A
Authority
KR
South Korea
Prior art keywords
convex portion
liquid crystal
layer
crystal layer
forming
Prior art date
Application number
KR20130031254A
Other languages
English (en)
Inventor
김관하
김상갑
손정하
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR20130031254A priority Critical patent/KR20140116584A/ko
Priority to US14/029,335 priority patent/US20140285742A1/en
Publication of KR20140116584A publication Critical patent/KR20140116584A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133377—Cells with plural compartments or having plurality of liquid crystal microcells partitioned by walls, e.g. one microcell per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133368—Cells having two substrates with different characteristics, e.g. different thickness or material
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Abstract

표시 패널은 박막 트랜지스터가 형성된 기판, 상기 기판 상에 배치된제1 절연층, 제1 절연층 상에 배치되며 박막 트랜지스터와 전기적으로 연결된 제1 전극, 제1 전극 상에 배치되는 액정층, 액정층 상에 배치되며, 액정층에 인접한 하부에 격자 구조가 형성된 제1 격자 영역을 포함하는 제2 전극 및 제2 전극 상에 배치되어 상기 액정층 및 상기 제2 전극을 둘러싸는 형상을 가지며, 격자 구조가 형성된 제2 격자 영역을 제2 절연층을 포함한다. 이에 따라, 표시 패널의 내구성이 향상되고 빛샘을 방지할 수 있다.

Description

표시 패널 및 이의 제조 방법{DISPLAY PANEL AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 패널 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 하나의 기판만을 포함하는 표시 패널에 있어서, 내구성이 향상되고, 빛샘을 방지할 수 있는 표시 패널 및 이의 제조 방법에 관한 것이다.
일반적으로, 표시 패널은 스위칭 소자를 포함하는 어레이 기판, 상기 어레이 기판에 대향하며 컬러 필터를 포함하는 컬러 필터 기판 및 상기 어레이 기판 및 상기 컬러 필터 기판 사이에 배치되는 액정층을 포함한다. 상기 어레이 기판은 제1 베이스 기판을 포함하고, 상기 컬러 필터 기판은 제2 베이스 기판을 포함한다. 이와 같이 상기 표시 패널은 2장의 베이스 기판을 포함하므로 제조 비용이 높은 문제점이 있다.
이에 따라, 최근에는 하나의 베이스 기판 상에 스위칭 소자, 컬러 필터를 형성하고, 액정 분자를 수납하는 임베디드 마이크로캐비티(Embeded Microcavity, EM) 방식의 표시 패널이 개발되고 있다.
그러나 상기 임베디드 마이크로캐비티 방식의 표시 패널에서는 액정 분자를 수납하기 위한 임베디드 마이크로캐비티를 형성함에 있어 임베디드 마이크로캐비티의 구조물이 쉽게 변형되는 문제점이 있다.
예를 들어, 희생층 형성 공정, 희생층 제거 공정 등에 있어서 임베디드 마이크로캐비티의 구조가 쉽게 들리거나 처진다.
특히, 배향막 형성 공정에 있어서 임베디드 마이크로캐비티 내에 배향액의 뭉침이 발생한다. 상기 배향액의 뭉침이 발생함에 따라 액정이 임베디드 마이크로캐비티 내에 주입되지 않아 빛샘이 발생한다.
본 발명의 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 내구성이 향상되고 빛샘을 방지할 수 있는 표시 패널을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 패널을 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널은 기판, 제1 절연층, 제1 전극, 액정층, 제2 전극 및 제2 절연층을 포함한다.
상기 기판에는 박막 트랜지스터가 형성된다. 상기 제1 절연층은 상기 기판 상에 배치된다. 상기 제1 전극은 상기 제1 절연층 상에 배치되며, 상기 박막 트랜지스터와 전기적으로 연결된다. 상기 액정층은 상기 제1 전극 상에 배치된다. 상기 제2 전극은 상기 액정층 상에 배치되며, 상기 액정층에 인접한 하부에 격자 구조가 형성된 제1 격자 영역이 형성된다. 제2 절연층은 상기 제2 전극 상에 배치되어, 상기 액정층 및 상기 제2 전극을 둘러싸는 형상을 가지며, 격자 구조가 형성된 제2 격자 영역이 형성된다.
본 발명의 일 실시예에 있어서, 상기 박막 트랜지스터와 전기적으로 연결되며, 제1 방향으로 연장되는 게이트 라인을 포함하며, 상기 제1 격자 영역은 상기 제1 방향에 따라 서로 이격된 복수의 제1 볼록부를 포함하며, 상기 제2 격자 영역은 상기 제1 방향에 따라 서로 이격된 복수의 제1 오목부를 포함하며, 상기 제1 볼록부 및 상기 제1 오목부는 상기 제1 방향에 수직한 제2 방향으로 연장될 수 있다.
본 발명의 일 실시예에 있어서, 상기 액정층의 일단에 인접한 제1 볼록부의 높이는 상기 액정층의 타단에 인접한 제1 볼록부의 높이보다 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 액정층의 일단에 인접한 제1 볼록부의 너비는 상기 액정층의 타단에 인접한 제1 볼록부의 너비보다 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 액정층의 중심에 인접한 제1 볼록부의 높이는 상기 액정층의 가장자리에 인접한 제1 볼록부의 높이보다 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 액정층의 중심에 인접한 제1 볼록부의 너비는 상기 액정층의 가장자리에 인접한 제1 볼록부의 너비보다 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 격자 영역 영역은 상기 제2 방향에 따라 서로 이격된 복수의 제2 볼록부를 더 포함하며, 상기 제2 격자 영역은 상기 제2 방향에 따라 서로 이격된 복수의 제2 오목부를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 볼록부 및 상기 제2 오목부는 상기 제1 방향으로 연장될 수 있다.
본 발명의 일 실시예에 있어서, 상기 액정층의 일단에 인접한 제2 볼록부의 높이는 상기 액정층의 중심에 인접한 제2 볼록부의 높이보다 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 액정층의 일단에 인접한 제2 볼록부의 너비는 상기 액정층의 중심에 인접한 제2 볼록부의 너비보다 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 볼록부 및 제2 볼록부의 모서리가 직각일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 볼록부 및 제2 볼록부의 모서리가 둥근 것일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 볼록부 및 제2 볼록부는 타원형일 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 패널의 제조 방법은 박막 트랜지스터가 배치된 기판 상에 제1 절연층을 형성하는 단계, 상기 제1 절연층 상에 제1 포토레지스트 조성물을 코팅하여 희생층을 형성하는 단계, 상기 희생층 상에 격자 구조를 형성하는 단계, 상기 희생층 상에 제2 절연층을 형성하는 단계, 현상액을 이용하여 상기 희생층을 제거하는 단계 및 상기 희생층이 제거된 공간에 액정층을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 표시 패널의 제조 방법은 상기 제1 절연층을 형성하는 단계 이후에 상기 제1 절연층 상에 제1 전극을 형성하는 단계 및 상기 제2 절연층을 형성하는 단계 전에, 상기 희생층 상에 제2 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 희생층을 제거하는 단계 전에 현상액 주입구를 형성하는 단계를 더 포함하며, 상기 현상액 주입구를 형성하는 단계에서는, 상기 경화된 제2 절연층 상에 제2 포토레지스트 조성물을 코팅하여 상기 제2 포토레지스트 조성물을 마스크로 사용하여 상기 제2 절연층이 노출된 부분을 에칭하여 상기 희생층을 노출시킬 수 있다.
본 발명의 일 실시예에 있어서, 상기 액정층을 형성하는 단계는 상기 희생층이 제거된 공간 내측에 배향막을 형성하는 단계 및 상기 배향막이 형성된 상기 공간에 액정을 주입하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 격자 구조를 형성하는 단계는 복수의 돌기를 포함하는 제1 패턴을 제1 면에 구비하는 템플레이트의 상기 제1 면을 상기 희생층 상에 접촉시키는 단계, 상기 제1 패턴에 대응하는 제2 패턴을 구비하는 희생층을 형성하는 단계, 상기 템플레이트를 상기 희생층으로부터 분리하는 단계 및 상기 희생층 상에 제2 절연층을 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 격자 구조를 형성하는 단계는 차광 패턴이 형성된 차광 영역 및 슬릿 패턴이 형성된 슬릿 영역을 갖는 마스크를 이용하여 광을 조사할 수 있다.
본 발명의 일 실시예에 있어서, 상기 격자 구조를 형성하는 단계는 차광 패턴이 형성된 차광 영역, 상기 차광 패턴이 미형성된 비차광 영역 및 광의 조사량을 감소시키는 반투과 패턴이 형성된 반투과 영역을 갖는 마스크를 이용하여 광을 조사할 수 있다.
본 발명에 따른 상기 표시 패널 및 이의 제조 방법에 따르면, 임베디드 마이크로캐비티(Embeded Microcavity, EM) 방식의 표시 패널이 격자 구조가 형성된 전극 및 절연층을 포함하므로 내구성이 향상되어 구조의 변형을 감소시킬 수 있다. 또한, 상기 격자 구조의 격자의 높이, 너비를 조절하여 배향액이 뭉치는 위치를 조절함으로써 액정 주입 불량에 따른 빛샘을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 2는 도 1의 I-I' 선을 따라 절단한 표시 패널의 단면도이다.
도 3은 도 1의 제1 화소의 평면도이다.
도 4a 내지 도 4d는 도 3의 II-II' 선을 따라 절단한 본 발명의 제1실시예에 따른 격자 구조가 형성된 제2 전극 및 제2 절연층의 단면도들이다.
도 5a 내지 도 5d는 도 3의 격자 영역을 설명하기 위한 본 발명의 제1 실시예에 따른 격자 영역의 부분 평면도들이다.
도 6a 및 도 6b는 도 3의 III-III'선을 따라 절단한 본 발명의 제2 실시예에 따른 격자 구조가 형성된 제2 전극 및 제2 절연층의 단면도들이다.
도 7a 내지 도 7g는 도 3의 격자 영역을 설명하기 위한 본 발명의 제2 실시예에 따른 격자 영역의 부분 평면도들이다.
도 8a 내지 도 8c는 제1 및 제2 볼록부의 부분 확대도들이다.
도 9a 및 도 9b는 희생층을 형성하는 방법을 설명하기 위한 단면도들이다.
도 10은 나노 임프린팅을 활용하여 격자 구조가 형성된 희생층을 형성하는 방법을 설명하기 위한 단면도들이다.
도 11a 및 도 11b는 슬릿 마스크를 활용하여 격자 구조가 형성된 희생층을 형성하는 방법을 설명하기 위한 단면도들이다.
도 12a 및 도 12b는 하프톤 마스크를 활용하여 격자 구조가 형성된 희생층을 형성하는 방법을 설명하기 위한 단면도들이다.
도 13a 내지 도 13i는 희생층 제거하는 방법 및 배향액을 이용하여 배향막을 형성하는 방법을 설명하기 위한 단면도들이다.
이하, 도면들을 참조하여 본 발명에 따른 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 1을 참조하면, 상기 표시 패널은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 복수의 화소들을 포함한다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장될 수 있다. 상기 데이터 라인(DL)은상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다. 이와는 달리 상기 게이트 라인(GL)은 상기 제2 방향(D2)으로 연장될 수 있고, 상기 데이터 라인(DL)은 상기 제1 방향(D1)으로 연장될 수 있다.
상기 화소들은 매트릭스 형태로 배치된다. 상기 화소들은 상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL)에 의해 정의되는 영역에 배치될 수 있다.
각 화소는 인접한 게이트 라인(GL) 및 인접한 데이터 라인(DL)에 연결될 수 있다. 예를 들어, 각 화소는 인접한 하나의 게이트 라인(GL) 및 인접한 하나의 데이터 라인(DL)에 연결될 수 있다.
상기 화소는 상기 제2 방향(D2)으로 길게 연장되는 직사각형 형상을 가질 수 있다. 상기 화소 영역은 평면에서 보았을 때, 일 방향으로 길게 연장된 직사각형 형상, V 자 형상 및 Z 자 형상 등 다양할 수 있다.
상기 화소의 구조에 대해서는 도 2 및 도 3을 참조하여 상세히 후술한다.
도 2는 도 1의 I-I' 선을 따라 절단한 표시 패널의 단면도이다. 도 3은 도 1의 제1 화소의 평면도이다.
도 1 내지 도 3을 참조하면, 상기 표시 패널은, 기판(100), 박막 트랜지스터(TFT), 게이트 절연층(110), 데이터 절연층(120), 컬러 필터(CF). 블랙 매트릭스(BM), 제1 절연층(200), 제1 전극(EL1), 배향막(320), 액정층(LC), 제2 전극(EL2), 제2 절연층(400) 및 보호층(500)을 포함한다.
상기 기판(100)은 투명한 절연기판이다. 예를 들어, 유리기판 또는 투명한 플라스틱 기판일 수 있다. 상기 기판(110)은 영상을 표시하는 복수의 화소 영역을 갖는다. 상기 화소 영역은 복수의 열과 복수의 행을 가진 매트릭스 형태로 배열된다. 상기 화소 영역들은 서로 동일한 구조를 가지므로 이하에서는, 설명의 편의상 하나의 화소 영역만을 일 예로서 설명한다.
상기 화소는 스위칭 소자(switching element)를 더 포함한다. 예를 들어, 상기 스위칭 소자는 박막 트랜지스터(Thin Film Transistor; TFT)일 수 있다. 상기 스위칭 소자는 인접한 게이트 라인(GL) 및 인접한 데이터 라인(DL)에 연결될 수 있다. 상기 스위칭 소자는 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)이교차하는 영역에 배치될 수 있다.
상기 기판(100) 상에 게이트 전극(GE) 및 게이트 라인(GL)을 포함하는 게이트 패턴이 배치된다. 상기 게이트 라인(GL)은 상기 게이트 전극(GE)과 전기적으로 연결된다.
상기 기판(100) 상에 게이트 전극(GE) 및 게이트 라인(GL)을포함하는 게이트 패턴(미도시)이 배치된다. 상기 게이트 라인(GL)은 상기 게이트 전극(GE)과 전기적으로 연결된다.
상기 게이트 절연층(110)은 상기 게이트 패턴이 배치된 상기 기판(100) 상에 배치되어, 상기 게이트 패턴을 절연한다.
상기 게이트 절연층(110) 상에 반도체 패턴(SM)을 형성한다. 상기 반도체 패턴(SM)은 상기 게이트 전극(GE)과 중첩하여 배치된다.
상기 반도체 패턴(SM)이 형성된 상기 게이트 절연층(110)상에 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함하는 데이터 패턴이 배치된다. 상기 소스 전극(SE)은 상기 반도체 패턴(SM)과 중첩하고, 상기 데이터 라인(DL)에 전기적으로 연결된다.
상기 드레인 전극(DE)은 상기 반도체 패턴(SM) 상에 상기 소스 전극(SE)으로부터 이격된다. 상기 반도체 패턴(SM)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 사이에서 전도 채널(conductive channel)을 이룬다.
상기 게이트 전극(GE), 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 반도체 패턴(SM)은 상기 박막 트랜지스터(TFT)를 구성한다.
상기 데이터 절연층(120)은 상기 데이터 패턴이 배치된 상기 게이트 절연층(110) 상에 배치되어 상기 데이터 패턴을 절연한다.
상기 게이트 절연층(110) 상에는 상기 게이트 라인(GL), 상기 데이터 라인(DL) 및 상기 스위칭 소자가 배치된다. 상기 스위칭 소자는 게이트 전극(GE), 게이트 절연층(100), 반도체 패턴(SM), 소스 전극(SE) 및 드레인 전극(DE)을 포함한다. 상기 게이트 절연층(110)은 상기 기판(100)의 전 면적에 배치될 수 있다. 상기 게이트 절연층(110)은 절연 물질을 포함할 수 있다. 예를 들어, 상기 데이터 절연층(120)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)을 포함할 수 있다.
상기 데이터 절연층(120)은 상기 게이트 라인(GL), 상기 데이터 라인(DL) 및 상기 스위칭 소자 상에 배치된다. 상기 데이터 절연층(120)은 상기 기판(100)의 전 면적에 배치될 수 있다. 상기 데이터 절연층(120)은 절연 물질을 포함할 수 있다. 예를 들어, 상기 데이터 절연층(120)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)을 포함할 수 있다.
상기 데이터 절연층(120) 상에는 상기 컬러 필터(CF) 및 상기 블랙매트릭스(BM)가 배치된다.
상기 컬러 필터(CF)는 상기 데이터 절연층(120) 상에 배치된다.
상기 컬러 필터(CF)는 상기 액정층(LC)을 투과하는 광에 색을 제공하기 위한 것이다. 상기 컬러 필터(CF)는 적색 컬러 필터(red), 녹색 컬러 필터(green), 및 청색 컬러 필터(blue)일 수 있다. 상기 컬러 필터(CF)는 상기 각 화소 영역에 대응하여 제공된다. 서로 인접한 화소 사이에서 서로 다른 색을 갖도록 배치될 수 있다. 본 실시예에서는 상기 컬러 필터(CF)는 서로 인접한 화소 영역의 경계에서 이격되어 있으나, 상기 컬러 필터(CF)는 서로 인접한 화소 영역의 경계에서 일부가 인접한 컬러 필터(CF)에 의해 중첩될 수 있다.
상기 표시 패널은 상기 박막 트랜지스터와 연결된 신호 배선 및 상기 신호 배선과 중첩하고 광을 차단하는 블랙 매트릭스(BM)을 포함할 수 있다.
상기 블랙 매트릭스(BM)는 상기 게이트 라인(GL), 상기 데이터 라인(DL) 및 상기 스위칭 소자가 배치되는 영역에 대응하여 배치될 수 있다. 상기 블랙 매트릭스(BM)은 크롬(Cr) 또는 크롬 산화물을 포함할 수 있다.
상기 제1 절연층(200)은 상기 컬러 필터(CF) 상에 배치된다. 상기 제1 절연층(200)은 상기 기판(100)의 전 면적에 형성될 수 있다.
상기 제1 절연층(200)은 절연 물질을 포함할 수 있다. 예를 들어, 상기 제1 절연층(200)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)을 포함할 수 있다.
상기 제1 절연층(200) 상에는 상기 제1 전극(EL1)이 배치된다. 상기 제1 전극(EL1)은 상기 화소 영역 내에 배치될 수 있다. 상기 제1 전극(EL1)에는 상기 박막 트랜지스터(TFT)를 통해 계조 전압이 인가된다. 예를 들어, 상기 제1 전극(EL1)은 인듐 틴 옥사이드(ITO), 인듐 징크 옥사이드(IZO), 알루미늄 도핑된 징크 옥사이드(AZO)와 같은 투명 도전체를 포함할 수 있다. 예를 들어, 상기 제1 전극(EL1)은 슬릿 패턴을 포함할 수 있다.
상기 표시 패널은 상기 액정층(LC)을 배향하기 위한 배향막(320)을 포함할 수 있다.
상기 배향막(320)은 상기 액정층(LC)과 상기 제1 절연층(200), 및 상기 액정층(LC)과 상기 격자 구조가 형성된 제2 절연층(400) 사이에 배치된다. 상기 배향막(320)은 상기 액정층(LC)의 액정을 프리 틸트(pre-tilt)시키기 위한 것이다.
배향막(320)은 배향액을 이용하여 형성된다. 배향액을 공동(cavity)에 제공한 뒤, 상기 배향액을 제거한다. 상기 배향액은 실온 또는 가열을 하여 제거할 수 있다. 상기 배향액의 제거시, 상기 배향액이 불특정 위치에서 뭉침이 발생할 수 있다.
터널상 공동(tunnel-shaped cavity) 내부의 상기 제1 절연층(200) 및제1 전극(EL1)의 상면 및 상기 제2 절연층(400) 및 제2 전극(EL2)의 하면에는 상기 배향막(320)이 형성된다. 상기 배향막(320)은 배향액을 이용하여 형성된다. 상기 배향액은 폴리이미드(polyimide; PI)와 같은 배향 물질을 적절한 용매에 혼합한 것이다.
상기 액상 배향 물질은 유체로 제공되므로 상기 터널상 공동 근처에 제공되면 모세관 현상(capillary phenomenon)에 의해 상기 터널상 공동 내로 이동한다. 예를 들면, 현상액 주입구(developer injection hole; DI)를 통해 상기 배향액을 상기 터널상 공동에 제공할 수 있다.
상기 배향액은 마이크로피펫을 이용한 잉크젯을 이용하여 상기 터널상 공동 근처에 제공되거나, 진공 주입 장치를 이용하여 상기 터널상 공동 내로 제공될 수 있다. 그 다음 상기 배향액을 제거한다. 상기 배향액을 제거하기 위해서 상기 기판(100)을 실온에 두거나 열을 가할 수 있다.
그러나 상기 배향막은 상기 액정층(LC)의 종류에 따라, 또는 상기 제1 전극(EL1) 및 상기 제2 전극(EL2)의 구조에 따라 생략될 수 있다. 예를 들어, 상기 제1 전극(EL 1)이 마이크로 슬릿을 가지고 있어 별도의 배향막 없이 상기 액정의 초기 배향이 가능한 경우에, 상기 배향막(320)이 생략될 수 있다. 또는, 상기 액정층(320)의 초기 배향용 반응성 메조겐 층이 형성되는 경우에도 상기 배향막(320)이 생략될 수 있다.
상기 화소는 제1 전극 및 제2 전극, 상기 제1 전극 및 제2 전극 사이에 배치되는 액정층(liquid crystal layer; LC)을 포함한다. 상기 제1 전극 및 상기 제2 전극 사이에 인가되는 전계에 의해 상기 액정층의 액정 분자의 배열을 조절하여 상기 화소의 광 투과율이 조절된다.
본 실시예에서는, 상기 표시 패널은 상기 액정층(320)을 포함하는 것으로 설명하였으나, 상기 표시 패널은 상기 액정층(320) 대신 영상을 표시하기 위한 영상 표시층을 포함할 수 있다. 예를 들면, 상기 영상 표시층은 전기 영동층일 수 있다. 상기 전기 영동층은 절연성 매질과 대전입자들을 포함한다. 상기 절연성 매질은 상기 대전 입자들이 분산된 계에서 분산매에 해당한다. 상기 대전 입자들은 전기 영동성을 나타내는 입자들로서 상기 절연성 매질 내에 분산되어 있다. 상기 대전 입자들은 전계에 의해 이동함으로써 상기 전기 영동층을 지나는 광을 투과시키거나 차단시켜 영상을 표시한다.
상기 제2 전극(EL)은 상기 액정층(LC) 상에 배치된다. 상기 제2 전극(EL2)은 산화 인듐 주석(indium tin oxide: ITO)이나 산화 인듐 아연(indium zinc oxide: IZO)과 같은 투명 도전성 물질을 포함할 수 있다.
상기 격자 구조가 형성된 제2 절연층(400)은 상기 제2 전극(EL2) 상에 배치된다. 상기 제2 절연층(400)은 무기 절연 물질을 포함할 수 있다. 예를 들어, 상기 제2 절연층(400)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)을 포함할 수 있다. 또한, 상기 제2 절연층(400)은 자외선 경화성 수지 또는 열 경화성 수지를 포함할 수 있다.
상기 보호층(500)은 상기 격자 구조가 형성된 제2 절연층(400) 상에 배치될 수 있다. 상기 보호층(500)은 상기 액정층의 상면 및 측면을 일부 둘러싼다.
상기 표시 패널은 상기 베이스 기판(110)의 하부에 배치되는 제1 편광판(미도시) 및 상기 보호층(500) 상에 배치되는 제2 편광판(미도시)을 더 포함할 수 있다.
상기 기판(100)의 하부에는 제1 편광판(미도시)이 배치될 수 있다. 예를 들어, 상기 제1 편광판은 상기 기판(100)의 하면에 부착될 수 있다. 상기 제1 편광판은 백라이트 어셈블리(미도시)로부터 제공되는 광을 편광시킬 수 있다. 상기 제1 편광판은 제1 편광축을 가질 수 있다. 상기 제1 편광판은 상기 백라이트 어셈블리로부터 제공되는 광 중 상기 제1 편광축 방향의 광을 통과시킬 수 있다.
상기 보호층(500) 상에는 제2 편광판(미도시)이 배치될 수 있다. 예를 들어, 상기 제2 편광판(미도시)은 상기 보호층(500)의 상면에 부착될 수 있다. 이와는 달리, 상기 보호층(500)이 생략되는 경우, 상기 제2 편광판은 상기 컬러 필터(CF) 및 상기 블랙 매트릭스(BM) 상에 배치될 수 있다. 상기 제2 편광판은 상기 컬러 필터(CF)를 통과한 광을 편광시킬 수 있다. 상기 제2 편광판은 제2 편광축을 가질 수 있다. 상기 제2 편광축은 상기 제1 편광축과 수직일 수 있다. 상기 제2편광판은 상기 컬러 필터(CF)를 통과한 광 중 상기 제2 편광축 방향의 광을 통과시킬 수 있다.
도 3, 도 5a 및 도 7a를 참조하면, 상기 제2 절연층(400) 및 상기 제2 전극(EL2)은 격자 구조가 형성된 격자 영역(grid area GA) 및 상기 격자 구조가 미형성된 비격자 영역(non grid area NGA)를 포함한다.
상기 격자 영역(GA)은 제2 방향(D2)으로 상기 제2 절연층(400) 및 상기 제2 전극(EL2)의 측면에 형성될 수 있으며, 상기 비격자 영역(NGA)은 제2 방향(D2)으로 상기 격자 영역들의 사이에 형성될 수 있다.
상기 격자 구조는 제2 방향(D2)으로 연장된 복수의 격자를 포함한다. 또한 상기 제2 방향에 수직인 제1 방향(D1) 및 상기 제2 방향(D2)으로 십자(+)형으로 연장된 형성된 복수의 격자를 포함한다.
이와 같은 격자 구조를 통하여 상기 제2 절연층(400)의 면적을 감소시켜 표시 패널의 중량을 감소시킬 수 있다. 또한, 상기 제2 절연층(400)이 휨(flexing), 비틀림(twisting) 및 수평하중(horizontal load)에 대하여 입체적으로 저항할 수 있도록 하여 내구성이 향상된다.
이에 따라, 특히 임베디드 마이크로캐비티 방식의 표시 패널에서, 희생층 형성 공정, 희생층 제거 공정 등에 있어서 임베디드 마이크로캐비티의 구조물이 쉽게 변형되는 것을 감소시킬 수 있다.
상기 격자 영역에 형성된 격자 구조에 관하여는 도 4a 내지 도 8c에서 상세히 후술한다.
도 4a 내지 도 4d는 도 3의 II-II' 선을 따라 절단한 본 발명의 제1실시예에 따른 제1 격자 영역을 포함하는 제2 전극 및 제2 격자 영역을 포함하는 제2 절연층의 단면도들이다.
도 3, 도 4a 내지 도 4d를 참조하면, 상기 제1 격자 영역은 상기 제1 방향(D1)에 따라 서로 이격된 복수의 제1 볼록부(first convexportion; CVP1)를 포함하며, 상기 제2 격자 영역은 상기 제1 방향에 따라 서로 이격된 복수의 제1 오목부(first concave portion; CCP1)를 포함한다. 상기 제1 볼록부 및 제1 오목부는 상기 제1 방향에 수직한 제2 방향(D2)으로 연장된다.
상기 제2 격자 영역은 상기 제1 격자 영역에 대응하도록 형성될 수 있다. 즉, 상기 제2 격자 영역의 형상은 상기 제1 격자 영역의 형상에 따라서 결정될 수 있다. 따라서, 상기 제2 격자 영역의 형상은 상기 제1 격자 영역과 동일한 형상으로 형성되는바, 이하 제2 격자 영역에 대한 설명은 생략한다.
도 4a를 참조하면, 상기 제1 볼록부(CVP1)는 동일한 높이(height; h)로 형성될 수 있다. 상기 높이는 임베디드 마이크로캐비티의 높이에 따라 조절될 수 있다. 예를 들어 상기 높이는 10um이하일 수 있고, 바람직하게는 상기 높이는 0.1 내지 3um일 수 있다.
도 4b 및 도 4c를 참조하면, 상기 액정층의 일단에 인접한 제1 볼록부의 높이가 상기 액정층의 타단에 인접한 제1 볼록부의 높이보다 크게 형성될 수 있다. 즉, 상기 제1 볼록부는 상기 임베디드 마이크로캐비티의 제1 방향 및 상기 제1 방향의 반대 방향으로 갈수록 높이가 점차 증가하게 형성될 수 있다.
제1 높이(h1)는 복수의 상기 제1 볼록부(CVP1) 중에서 인접한 상기 제1 볼록부(CP1)들 사이의 단차(gap)로 정의된다. 제2 높이(h2)는 하나의 상기 제1 볼록부(CP1)를 사이에 두고 형성된 인접하지 않은 상기 제1 볼록부(CP1)들 사이의 단차로 정의 된다. 따라서, 상기 제2 높이(h2)는상기 제1 높이(h1)보다 크게 형성된다.
따라서, 상기 액정층의 일단에 인접한 제1 볼록부의 높이가 상기 액정층의 타단에 인접한 제1 볼록부의 높이보다 크게 형성되는 경우, 높이가 가장 큰 위치에서 상기 배향액(310)의 뭉침이 발생하도록 조절될 수 있다. 즉, 임베디드 마이크로캐비티의 일 측면에 상기 배향액(310)의 뭉침이 발생한다. 상기 임베디드 마이크로캐비티의 일 측면은 블랙 매트릭스(BM)가 형성되어 비표시 영역에 대응한다. 따라서, 상기 배향액(310)이 뭉치더라도 표시 품질과는 관계가 없다.
도 4d를 참조하면, 상기 액정층의 중심에 인접한 제1 볼록부의 높이가 상기 액정층의 가장자리에 인접한 제1 볼록부의 높이보다 크게 형성될 수 있다.
따라서, 상기 액정층의 중심에 인접한 제1 볼록부의 높이가 상기 액정층의 가장자리에 인접한 제1 볼록부의 높이보다 크게 형성되는 경우, 높이가 가장 큰 위치인 중심부에서 상기 배향액(310)의 뭉침이 발생하거나, 거의 발생하지 않을 수 있다. 즉, 임베디드 마이크로캐비티의 중심부에 상기 배향액(310)의 뭉침이 발생하거나, 배향액의 뭉침이 거의 발생하지 않는다.
도 5a 내지 도 5d는 도 3의 제1 격자 영역을 설명하기 위한 본 발명의 제1 실시예에 따른 제1 격자 영역의 부분 평면도들이다.
도 5a 내지 도 5d를 참조하면, 상기 제2 격자 영역(미도시)은 상기 제1 격자 영역에 대응하도록 형성될 수 있다. 즉, 상기 제2 격자 영역의 형상은 상기 제1 격자 영역의 형상에 따라서 결정될 수 있다. 따라서, 상기 제2 격자 영역의 형상은 상기 제1 격자 영역과 동일한 형상으로 형성되는바, 이하 제2 격자 영역에 대한 설명은 생략한다.
도 5a를 참조하면, 상기 제1 볼록부(CVP1)는 동일한 너비(width; w0)로 형성될 수 있다. 상기 너비는 임베디드 마이크로캐비티의 너비에 따라 조절될 수 있다. 상기 너비는 상기 제1 볼록부의 높이와 동일하게 형성될 수 있다. 예를 들어 상기 너비는 10um이하일 수 있고, 바람직하게는 상기 너비는 0.1 내지 3um일 수 있다.
도 5b 및 도 5c를 참조하면, 상기 제1 볼록부(CVP1)는 상기 액정층의 일단에 인접한 제1 볼록부의 너비가 상기 액정층의 타단에 인접한 제1 볼록부의 너비보다 크게 형성될 수 있다. 즉, 상기 제1 볼록부는 상기 임베디드 마이크로캐비티의 제1 방향 및 상기 제1 방향의 반대 방향으로 갈수록 너비가 점차 증가하게 형성될 수 있다.
제1 너비(w1)는 복수의 상기 제1 볼록부(CVP1) 중에서 비교적 작은 너비의 상기 제1 볼록부의 너비이며, 제2 너비(w2)는 상기 작은 너비의 제1 볼록부에 인접한 상기 제1 볼록부의 너비로 정의 된다. 따라서, 상기 제2 너비(w2)는 상기 제1 너비(w1)보다 크게 형성될 수 있다.
따라서, 상기 액정층의 일단에 인접한 상기 제1 볼록부(CVP1)의 너비가 상기 액정층의 타단에 인접한 제1 볼록부의 너비보다 크게 형성되는 경우, 너비가 가장 큰 위치에서 상기 배향액(310)의 뭉침이 발생하도록 조절될 수 있다. 즉, 임베디드 마이크로캐비티의 일 측면에 상기 배향액(310)의 뭉침이 발생한다. 상기 임베디드 마이크로캐비티의 일 측면은 블랙 매트릭스(BM)가 형성되어 비표시 영역에 대응한다. 따라서, 상기 배향액(310)이 뭉치더라도 표시 품질과는 관계가 없다.
도 5d를 참조하면, 상기 상기 액정층의 중심에 인접한 제1 볼록부(CVP1)의 너비는 상기 액정층의 가장자리에 인접한 제1 볼록부의 너비보다 크게 형성될 수 있다.
제3 너비(w3)는 복수의 상기 제1 볼록부(CVP1) 중에서 비교적 작은 너비의 상기 제1 볼록부의 너비이며, 제4 너비(w4)는 상기 작은 너비의 제1 볼록부에 인접하며, 비교적 중심부에 인접하는 상기 제1 볼록부의 너비로 정의된다. 따라서, 상기 제4 너비(w4)는 상기 제3 너비(w3)보다 크게 형성된다.
따라서, 상기 액정층의 중심에 인접한 제1 볼록부의 너비가 상기 액정층의 가장자리에 인접한 제1 볼록부의 너비보다 크게 형성되는 경우, 너비가 가장 큰 위치인 중심부에서 상기 배향액(310)의 뭉침이 발생하거나, 거의 발생하지 않을 수 있다. 즉, 임베디드 마이크로캐비티의 중심부에 상기 배향액(310)의 뭉침이 발생하거나, 배향액의 뭉침이 거의 발생하지 않는다.
따라서, 상기 제1 볼록부(CVP1)가 형성되는 너비를 조절함으로써, 상기 배향막 형성 공정시 발생하는 임베디드 마이크로캐비티 내에 배향액(310)이 뭉치는 위치를 조절(control)할 수 있다. 즉, 상기 배향액(310)의 뭉침을 이미지가 표시되는 유효 표시 영역이 아닌 비표시 영역으로 유도할 수 있다.
따라서, 배향액(310)이 일부 뭉치더라도 액정이 임베디드 마이크로캐비티 내에 전체적으로 주입될 수 있으며, 상기 배향액(310)의 뭉침이 발생함에 따라 발생하는 빛샘을 감소시킬 수 있다.
도 6a 및 도 6b는 도 3의 III-III'선을 따라 절단한 본 발명의 제2 실시예에 따른 격자 구조가 형성된 제2 전극 및 제2 절연층의 단면도들이다.
도 4a 내지 도 6b를 참조하면, 상기 제1 격자 영역은 상기 제1 방향(D1)에 따라 서로 이격된 복수의 제1 볼록부(first convex portion; CVP1)를 포함할 뿐만 아니라, 상기 제2 방향(D2)에 따라 서로 이격된 복수의 제2 볼록부(second convex portion; CVP2)를 포함할 수 있다. 상기 제2 격자 영역은 상기 제1 방향에 따라 서로 이격된 복수의 제1 오목부(first concave portion; CCP1)를 포함할 뿐만 아니라, 상기 제2 방향에 따라 서로 이격된 복수의 제2 오목부(second concave portion; CCP2)를 포함할 수 있다.
상기 제1 볼록부 및 상기 제1 오목부는 상기 제1 방향에 수직한 제2 방향(D2)으로 연장된다. 상기 제2 볼록부 및 상기 제2 오목부는 상기 제1 방향(D1)으로 연장된다.
도 6a 및 도 6b를 참조하면, 상기 제2 격자 영역은 상기 제1 격자 영역에 대응하도록 형성될 수 있다. 즉, 상기 제2 격자 영역의 형상은 상기 제1 격자 영역의 형상에 따라서 결정될 수 있다. 따라서, 상기 제2 격자 영역의 형상은 상기 제1 격자 영역과 동일한 형상으로 형성되는바, 이하 제2 격자 영역에 대한 설명은 생략한다.
도 6a를 참조하면, 상기 제2 볼록부(CVP2)는 동일한 높이(height; h)로 형성될 수 있다. 상기 높이는 임베디드 마이크로캐비티의 높이에 따라 조절될 수 있다. 예를 들어, 상기 높이는 10um이하일 수 있고, 바람직하게는 상기 높이는 0.1 내지 3um일 수 있다.
도 6b를참조하면, 상기 액정층의 일단에 인접한 제2 볼록부(CVP2)의 높이가 상기 액정층의 타단에 인접한 제2 볼록부의 높이보다 크게 형성될 수 있다. 즉, 제2 볼록부는 상기 임베디드 마이크로캐비티의 제2 방향 및 상기 제2 방향의 반대 방향으로 갈수록 높이가 점차 증가하게 형성될 수 있다.
제1 높이(h1)는 복수의 상기 제2 볼록부(CVP2) 중에서 인접한 상기 제2 볼록부(CVP2)들 사이의 단차(gap)로 정의된다. 제2 높이(h2)는 하나의 상기 제2 볼록부(CVP2)를 사이에 두고 형성된 인접하지 않은 상기 제2 볼록부(CP2)들 사이의 단차로 정의 된다. 따라서, 상기 제2 높이(h2)는 상기 제1 높이(h1)보다 크게 형성된다.
따라서, 상기 액정층의 일단에 인접한 제2 볼록부(CVP2)의 높이가 상기 액정층의 타단에 인접한 제2 볼록부의 높이보다 크게 형성되는 경우, 높이가 가장 큰 위치에서 상기 배향액(310)의 뭉침이 발생하도록 조절될 수 있다. 즉, 임베디드 마이크로캐비티의 일 측면에 상기 배향액(310)의 뭉침이 발생하거나, 거의 발생하지 않을 수 있다.
도 7a 내지 도 7g는 도 3의 제1 격자 영역을 설명하기 위한 본 발명의 제2 실시예에 따른 제1 격자 영역의 부분 평면도들이다.
도 7a 내지 도 7g를 참조하면, 상기 제2 격자 영역(미도시)은 상기 제1 격자 영역에 대응하도록 형성될 수 있다. 즉, 상기 제2 격자 영역의 형상은 상기 제1 격자 영역의 형상에 따라서 결정될 수 있다. 따라서, 상기 제2 격자 영역의 형상은 상기 제1 격자 영역과 동일한 형상으로 형성되는바, 이하 제2 격자 영역에 대한 설명은 생략한다.
도 7a를 참조하면, 상기 제1 볼록부(CVP1) 및 상기 제2 볼록부(CVP2)는 동일한 너비(width; w0)로 형성될 수 있다. 상기 제2 볼록부의 너비는 임베디드 마이크로캐비티의 너비에 따라 조절될 수 있다. 상기 제2 볼록부의 너비는 각각 상기 제2 볼록부의 높이와 동일하게 형성될 수 있다. 예를 들어 상기 너비는 10um이하일 수 있고, 바람직하게는 상기 너비는 0.1 내지 3um일 수 있다.
상기 제1 볼록부 및 상기 제2 볼록부를 포함하는 격자 영역은 휨(flexing), 비틀림(twisting) 및 수평하중(horizontal load)에 대한 내구성이 상기 제1 볼록부 및 상기 제1 오목부만을 포함하는 격자 영역에 비하여 비교적 증가한다.
도 7b 및 도 7c를 참조하면, 상기 제1 볼록부(CVP1)는 상기 액정층의 일단에 인접한 제1 볼록부의 너비가 상기 액정층의 타단에 인접한 제1 볼록부의 너비보다 크게 형성되며, 상기 제2 볼록부(CVP2)는 동일한 너비(w0)로 형성될 수 있다. 즉, 상기 제1 볼록부는 상기 임베디드 마이크로캐비티의 제1 방향 및 상기 제1 방향의 반대 방향으로 갈수록 너비가 점차 증가하게 형성될 수 있다.
제1 너비(w1)는 복수의 상기 제1 볼록부(CVP1) 중에서 비교적 작은 너비의 상기 제1 볼록부의 너비이며, 제2 너비(w2)는 상기 작은 너비의 제1 볼록부에 인접한 상기 제1 볼록부의 너비로 정의 된다. 따라서, 따라서, 상기 제2 너비(w2)는 상기 제1 너비(w1)보다 크게 형성된다.
따라서, 상기 액정층의 일단에 인접한 제1 볼록부의 너비가 상기 액정층의 타단에 인접한 제1 볼록부의 너비보다 크게 형성되는 경우, 높이가 가장 큰 위치에서 상기 배향액(310)의 뭉침이 발생하도록 조절될 수 있다. 즉, 임베디드 마이크로캐비티의 일 측면에 상기 배향액(310)의 뭉침이 발생하거나, 거의 발생하지 않을 수 있다.
도 7d 및 도 7e를 참조하면, 상기 제1 볼록부(CVP1)는 상기 액정층의 일단에 인접한 제1 볼록부의 너비가 상기 액정층의 타단에 인접한 제1 볼록부의 너비보다 크게 형성되며, 상기 제2 볼록부(CVP2)는 상기 액정층의 일단에 인접한 제2 볼록부의 너비가 상기 액정층의 타단에 인접한 제2 볼록부의 너비보다 크게 형성될 수 있다. 즉, 상기 제2 볼록부는 상기 임베디드 마이크로캐비티의 제2 방향 및 상기 제2 방향의 반대 방향으로 갈수록 높이가 점차 증가하게 형성될 수 있다.
따라서, 상기 제1 볼록부(CVP1)는 상기 액정층의 일단에 인접한 제1 볼록부의 너비가 상기 액정층의 타단에 인접한 제1 볼록부의 너비보다 크게 형성되며, 상기 제2 볼록부(CVP2)는 상기 액정층의 일단에 인접한 제2 볼록부의 너비가 상기 액정층의 타단에 인접한 제2 볼록부의 너비보다 크게 형성되는 경우, 너비가 가장 큰 위치에서 상기 배향액(310)의 뭉침이 발생하도록 조절될 수 있다. 즉, 임베디드 마이크로캐비티의 모서리에 각각 배향액(310)의 뭉침이 발생하거나, 거의 발생하지 않을 수 있다.
도 7f를 참조하면, 상기 액정층의 중심에 인접한 제1 볼록부(CVP1)의 너비가 상기 액정층의 가장자리에 인접한 제1 볼록부의 너비보다 크게 형성되며, 상기 제2 볼록부(CP2)가 동일한 너비(w0)로 형성될 수 있다.
제3 너비(w3)는 복수의 상기 제1 볼록부(CP1) 중에서 비교적 작은 너비의 상기 제1 볼록부의 너비이며, 제4 너비(w4)는 상기 작은 너비의 제1 볼록부에 인접하며, 비교적 중심부에 인접하는 상기 제1 볼록부의 너비로 정의된다. 따라서, 상기 제4 너비(w4)는 상기 제3 너비(w3)보다 크게 형성된다.
따라서, 상기 액정층의 중심에 인접한 제1 볼록부(CVP1)의 너비가 상기 액정층의 가장자리에 인접한 제1 볼록부의 너비보다 크게 형성되며, 상기 제2 볼록부(CP2)가 동일한 너비(w0)로 형성되는 경우, 너비가 가장 큰 위치에서 상기 배향액(310)의 뭉침이 발생하거나, 거의 발생하지 않을 수 있다. 즉, 임베디드 마이크로캐비티의 중심부에 상기 배향액(310)의 뭉침이 발생하거나 거의 발생하지 않는다.
도 7g를 참조하면, 상기 액정층의 중심에 인접한 제1 볼록부(CVP1)의 너비가 상기 액정층의 가장자리에 인접한 제1 볼록부의 너비보다 크게 형성되며, 상기 제2 볼록부(CVP2)는 상기 액정층의 일단에 인접한 제2 볼록부의 너비가 상기 액정층의 타단에 인접한 제2 볼록부의 너비보다 크게 형성될 수 있다.
즉, 상기 제1 볼록부의 너비는 상기 임베디드 마이크로캐비티의 중심부로 갈수록 점점 증가한다. 상기 제2 볼록부의 너비는 일 측면으로 갈수록 점점 증가한다. 즉, 상기 제2 볼록부는 상기 임베디드 마이크로캐비티의 제2 방향의 측면으로 갈수록 너비가 점차 증가하게 형성될 수 있다.
따라서, 상기 액정층의 중심에 인접한 제1 볼록부(CVP1)의 너비가 상기 액정층의 가장자리에 인접한 제1 볼록부의 너비보다 크게 형성되며, 상기 제2 볼록부(CVP2)는 상기 액정층의 일단에 인접한 제2 볼록부의 너비가 상기 액정층의 타단에 인접한 제2 볼록부의 너비보다 크게 형성되는 경우, 너비가 가장 큰 위치에서 상기 배향액(310)의 뭉침이 발생하도록 조절될 수 있다.
즉, 임베디드 마이크로캐비티의 격자 영역의 상기 제2 방향의 상측의 상기 제1 방향의 중심부에 배향액(310)의 뭉침이 발생하거나, 거의 발생하지 않을 수 있다. 또한, 상기 제1 방향의 중심부 및 상기 제2 방향의 하측에 배향액(310)의 뭉침이 발생하거나, 거의 발생하지 않을 수 있다.
따라서, 상기 제1 볼록부(CP1)가 형성되는 너비 및 상기 제2 볼록부(CP2)가 형성되는 너비를 조절함으로써, 상기 배향막(320) 형성 공정시 발생하는 임베디드 마이크로캐비티 내에 배향액(310)이 뭉치는 위치를 조절(control)할 수 있다. 즉, 상기 배향액(310)의 뭉침을 이미지가 표시되는 유효 표시 영역이 아닌 비표시 영역으로 유도할 수 있다.
따라서, 배향액(310)이 일부 뭉치더라도 액정이 임베디드 마이크로캐비티 내에 전체적으로 주입될 수 있으며, 상기 배향액(310)의 뭉침이 발생함에 따라 발생하는 빛샘을 감소시킬 수 있다.
도 8a 내지 도 8c는 제1 및 제2 볼록부의 부분 확대도들이다.
도 8a 내지 도 8c를 참조하면, 상기 제1 볼록부 및 제2 볼록부의 모서리가 직각일 수 있다. 상기 제1 볼록부 및 제2 볼록부의 모서리가 둥근 것일 수 있다. 상기 제1 볼록부 및 제2 볼록부는 타원형일 수 있다.
상기 모서리가 직각인 것, 상기 모서리가 둥근 것, 상기 모서리가 타원형인 것은 도 10a 내지 도 12b에서 후술할 나노 임프린트 공정(nano imprint), 하프톤 마스크 공정(halftone mask), 슬릿 마스크 공정(slit mask)에 의하여 형성될 수 있다.
도 9a 및 도 9b는 희생층을 형성하는 방법을 설명하기 위한 단면도들이다.
도 9a를 참조하여, 제1 전극(EL1)을 형성하는 단계, 제1 절연층(200)을 형성하는 단계를 설명한다.
상기 제1 전극을 형성하는 단계 전에는, 기판(100), 게이트 절연층(110), 데이터 절연층(120), 컬러 필터(CF) 및 블랙 매트릭스(BM) 등을 형성할 수 있다.
도 3 및 도 9a를 참조하면, 상기 기판(100) 상에 게이트 전극(GE) 및 게이트 라인(GL)을 포함하는 게이트 패턴이 형성된다. 상기 게이트 패턴은, 상기 기판(100) 상에 제1 도전층을 형성하고 상기 제1 도전층을 포토 리소그래피(photolithography)로 패터닝(patterning)하여 형성할 수 있다.
상기 게이트 절연층(110)이 상기 게이트 패턴이 형성된 상기 기판(100) 상에 형성된다. 상기 게이트 절연층(110)은 상기 게이트 패턴을 커버하여 절연한다.
상기 게이트 절연층(110) 상에 반도체 패턴(SM)을 형성한다. 상기 반도체 패턴은 상기 게이트 전극(GE)과 중첩하여 배치된다.
상기 반도체 패턴(SM)이 형성된 상기 게이트 절연층(110)상에 데이터 라인(DL), 소스 및 드레인 전극(SE, DE)을포함하는 데이터 패턴이 형성된다. 상기 데이터 패턴은, 상기 게이트 절연층(110) 상에 제2 도전층을 형성하고 상기 제2 도전층을 포토 리소그래피로 패터닝하여 형성할 수 있다.
상기 드레인 전극(DE)은 상기 반도체 패턴(SM) 상에 상기 소스 전극(SE)으로부터 이격되게 형성된다. 상기 반도체 패턴(SM)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 사이에서 전도 채널(conductive channel)을 이룬다.
상기 게이트 전극(GE), 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 반도체 패턴(SM)은 상기 박막 트랜지스터(TFT)를 구성한다.
상기 데이터 패턴이 형성된 상기 게이트 절연층(110) 상에 상기 데이터 절연층(120)이 형성된다. 상기 데이터 절연층(120) 상에 상기 컬러 필터(CF)가 형성된다. 상기 컬러 필터(CF)는 적색 컬러 필터(red), 녹색 컬러 필터(green), 및 청색 컬러 필터(blue)일 수 있으며, 상기 컬러 필터(CF)는 유기 고분자 물질로 형성된다. 상기 컬러 필터(CF)는 감광성 고분자 물질을 이용한 포토리소그래피로 형성할 수 있다. 상기 컬러 필터(CF)는 또한 잉크젯 등의 방법으로 형성할 수 있으며, 이에 한정되지 않는다.
상기 컬러 필터(CF)가 형성된 상기 데이터 절연층(120) 상에 상기 블랙 매트릭스(BM)가 형성된다. 상기 블랙 매트릭스(BM)는 상기 게이트 패턴 및/또는 데이터 패턴과 중첩하여 형성된다.
본 실시예에서는 상기 패널이 상기 컬러 필터(CF) 및 상기 블랙 매트릭스(BM)가 액정층(도 2 참조) 하부에 형성되는 COA(color filter on array) 및 BOA(black matrix on array) 구조를 가지나, 이에 한정되지 않는다. 예를 들면 컬러 필터 및 블랙 매트릭스는 상기 액정층 상부에 배치될 수 있다.
상기 컬러 필터(CF) 상에 제1 절연층(200)을 형성한다. 상기 제1 절연층(200)은 상기 기판(100)의 전 면적에 형성될 수 있다.
상기 제1 절연층(200)은 절연 물질을 포함할 수 있다. 예를 들어, 상기 제1 절연층(200)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)을 포함할 수 있다.
상기 제1 절연층(200) 상에는 상기 제1 전극(EL1)이 배치된다. 상기 제1 전극(EL1)은 상기 화소 영역 내에 배치될 수 있다.
상기 제1 전극은 슬릿 패턴을 갖도록 형성할 수 있다. 상기 제1 전극(EL1)은 제1 전극 도전층을 형성하고, 상기 제1 전극 도전층을 포토 리소그래피로 패터닝하여 형성할 수 있다. 상기 제1 전극(EL1)은 산화 인듐 주석(indium tin oxide: ITO)이나 산화 인듐 아연(indium zinc oxide: IZO)과 같은 투명 도전성 물질을 포함할 수 있다.
도 9b를 참조하여, 희생층을 형성하는 단계를 설명한다.
상기 제1 전극(EL1) 및 제1 절연층(200) 상에 제1 포토레지스트 조성물을 코팅하여 희생층(300)을 형성한다. 상기 희생층(300)은 상기 화소 영역에 대응하여 형성된다.
상기 희생층(300)은 이후 제거되어 터널상 공동(tunnel-shaped cavity)을형성하기 위한 것으로서, 이후 액정층(320)이 형성될 위치에 상기 터널상 공동의 폭과 높이에 대응하는 폭과 높이로 형성된다.
상기 희생층(300)은 상기 제1 포토레지스트 조성물을 코팅하여 형성된다. 상기 제1 포토레지스트 조성물은 포지티브 포토레지스트(positive photoresist)를포함한다. 상기 포지티브 포토레지스트는 종래의 포지티브 포토레지스트일 수 있다. 상기 포지티브 포토레지스트는 노볼락(novolak) 수지를 포함한 유기물일 수 있으며, 이에 한정되는 것은 아니다. 예를 들면, 상기 희생층(300)은 포지티브 노볼락 포토레지스트(positive novolack photoresist)를 포함할 수 있다. 상기 희생층(300)을 상기 화소 영역에 대응되게 형성하기 위하여, 증착 및 애싱(ashing)공정 또는 증착 및 폴리싱(polishing) 공정으로 형성할 수 있다. 이와 달리 상기 희생층(300)은 잉크젯(inkjet) 공정 또는 스핀 코팅(spin-coating)으로 형성할 수 있으며, 이에 한정되는 것은 아니다.
도 10은 나노 임프린팅을 활용하여 격자 구조가 형성된 희생층을 형성하는 방법을 설명하기 위한 단면도들이다.
도 10을 참조하여, 상기 격자 구조를 형성하는 단계를 설명한다.
도 10을 참조하면, 상기 희생층(300) 상의 격자 영역(GA)에 복수의 돌기를 포함하는 제1 패턴을 제1 면에 구비하는 템플레이트(template)(600)를 이용하여 상기 제1 패턴에 대응하는 제2 패턴을 포함하는 격자 구조를 형성한다. 상기 복수의 돌기는 연속하는 양각부 및음각부를 포함한다.
상기 희생층(300) 상에 상기 격자 구조를 형성하는 단계는 복수의 돌기를 포함하는 제1 패턴을 제1 면에 구비하는 템플레이트의 상기 제1 면을 희생층(300) 상에 접촉시키는 단계, 상기 템플레이트를 통해 광을 조사하여 제2 패턴을 구비하는 경화된 희생층을 형성하는 단계, 상기 템플레이트를 상기 경화된 희생층으로부터 분리하는 단계, 상기 희생층 상에 제2 전극을 형성하는 단계 및 제2 절연층을 형성하는 단계를 포함한다.
상기 템플레이트(600)을 격자 영역(GA)에 대응되도록 배치한다. 또한, 상기 복수의 돌기를 포함하는 제1 패턴을 구비하는 제1 면을 상기 희생층(300)을 향하도록 배치한다. 그 후, 상부에서 압력을 가하여 접촉한다. 즉, 상기 제1 면의 반대쪽인 제2 면 상에 압력을 가한다. 이에 따라 상기 희생층(300) 상에 상기 제1 패턴에 대응하는 제2 패턴을 포함하는 격자 구조를 형성할 수 있다.
상기 희생층(300)에 상기 격자 영역에 대응하는 상기 템플레이트에 압력을 가하여 접촉시킨 후, 열을 가하거나 자외선을 조사하여 상기 격자 구조를 경화시킬 수 있다. 상기 자외선을 조사하고자 하는 경우에는, 상기 템플레이트를 자외선이 투과 가능하도록 제조한다.
상기 희생층(300)의 상기 격자 영역 상에 상기 격자 패턴을 경화시킨 후, 상기 템플레이트(600)를 제거한다. 상기 템플레이트(600)가 제거되면, 상기 희생층(300) 상에는 상기 템플레이트(600)의 양각부에 대응하는 음각부가 형성된다. 또한, 상기 희생층(300) 상에는 상기 템플레이트(600)의 음각부에 대응하는 양각부가 형성된다.
도 8a 및도 10을 참조하면, 상기 템플레이트(600)를 이용하는 경우, 제1 볼록부 및 제2 볼록부의 모서리가 직각인 것으로 형성될 수있다. 다만, 상기 템플레이트(600)의 상기 양각부 및 음각부의 구조를 변형하여 상기 제1 볼록부 및 상기 제2 볼록부의 모서리의 변형이 가능하다.
도 11a 및 도 11b는 슬릿 마스크를 활용하여 격자 구조가 형성된 제2 절연층을 형성하는 방법을 설명하기 위한 단면도들이다.
상기 슬릿 마스크(slit mask)는 차광 패턴(blocking pattern)이 형성된 차광 영역(blocking area; BA) 및 슬릿 패턴(slit pattern)이 형성된 슬릿 영역(slit area; SA)을 갖는다. 상기 슬릿 마스크를 상기 희생층(300) 상에 정렬한다. 상기 슬릿 마스크 상에서 상기 슬릿 마스크를 향하여 광을 조사한다.
상기 차광 패턴 및 상기 슬릿 패턴은 크롬(Cr) 또는 크롬 산화물을 포함할 수 있다.
따라서, 상기 차광 패턴이 형성된 차광영역을 향하는 광은 차단된다. 상기 슬릿 패턴이 형성된 슬릿 영역을 향하는 광은 상기 슬릿 패턴의 사이로 광이 투과하여 희생층(300)에 조사된다.
상기 슬릿 마스크를 이용하여 노광된 상기 희생층(300)을 현상액을 사용하여 현상하면 도 11b에서와 같이 희생층(300) 상에 볼록부들이 형성된다.
본 실시예에서는 상기 슬릿 패턴이 일정한 간격(gap)을 가지는 것으로 설명하였으나, 상기 격자 구조의 제1 볼록부(CP1) 및 제2 볼록부(CP2)가 다양한 형상을 가지도록, 다양한 슬릿 패턴들을 포함할 수 있다.
즉, 상기 슬릿 패턴은 소량이 광이 투과할 수 있도록 폭이 좁은 슬릿 패턴들로 형성될 수 있다. 또한, 다량의 광이 투과할 수 있도록 폭이 넓은 슬릿 패턴들로 형성될 수 있다.
도 12a 및 도 12b는 하프톤 마스크를 활용하여 격벽 패턴 상에 격자 영역을 형성하는 방법을 설명하기 위한 단면도들이다.
상기 하프톤 마스크(halftone mask)는 차광 패턴(blocking pattern)이 형성된 차광 영역(blocking area; BA), 상기 차광 패턴이 미형성된 비차광 영역(none-blocking area; NBA) 및 광의 조사량을 감소시키는 반투과 패턴(transflective pattern)이 형성된 반투과 영역(transflective area; TA)을 갖는다. 상기 하프톤 마스크를 상기 희생층(300) 상에 정렬한다. 상기 하프톤 마스크 상에서 상기 하프톤 마스크를 향하여 광을 조사한다.
상기 차광 패턴이 형성된 차광영역을 향하는 광은 차단된다. 상기 차광 패턴이 미형성된 비차광 영역을 향하는 광은 모두 투과된다. 상기 반투과 패턴이 형성된 반투과 영역은 광이 조사되는 양을 감소시킨다.
상기 하프톤 마스크를 이용하여 노광된 상기 격자 구조를 현상액을 사용하여 현상하면 도 12b에서와 같이 희생층(300)상에 볼록부가 형성된다.
상기 차광 영역은 크롬(Cr) 또는 크롬 산화물을 포함할 수 있다. 상기 반투과 영역은 상기 차광 영역을 구성하는 물질과 동일한 물질로 구성될 수 있다. 상기 반투과 영역은 슬릿을 포함할 수 있다. 상기 반투과 영역은 하프톤 마스크의 투명 기재(transparent substrate) 상에 배치된 CrxOy, CrxCoy, CrxCoyNz, SizNy (여기서, x, y 및 z는 정수) 중 어느 하나를 포함할 수 있다.
도 11a 내지 도 12b을 참조하면, 이에 따른 제조방법은 도시되지는 않았으나, 상기 격자 구조를 형성된 상기 제2 절연층(400) 상에 상기 화소 영역에 대응되도록 제2 전극(EL2)이 형성된다. 상기 제2 전극은 상기 제2 전극(EL2)은 산화 인듐 주석(indium tin oxide: ITO)이나 산화 인듐 아연(indium zinc oxide: IZO)과 같은 투명 도전성 물질을 포함할 수 있다.
상기 제2 절연층(400) 상에 상기 화소 영역에 대응되도록 제2 전극(EL2)이 형성된다. 상기 제2 전극은 상기 제2 전극(EL2)은 산화 인듐 주석(indium tin oxide: ITO)이나 산화 인듐 아연(indium zinc oxide: IZO)과 같은 투명 도전성 물질을 포함할 수 있다.
도 13a 내지 도 13i는 희생층 제거하는 방법 및 배향액을 이용하여 배향막을 형성하는 방법을 설명하기 위한 단면도들이다.
도 13a 및도 13b를 참조하면, 상기 제2 전극(EL2)은 상기 격자 구조가 형성된 희생층(300) 상에 상기 화소 영역에 대응되도록 형성된다. 따라서, 상기 제2 전극의 격자 구조는 상기 희생층의 격자 구조와 동일한 형태를 가질 수 있다.
상기 제2 전극은 상기 제2 전극(EL2)은 산화 인듐 주석(indium tin oxide: ITO)이나 산화 인듐 아연(indium zinc oxide: IZO)과 같은 투명 도전성 물질을 포함할 수 있다.
도 13c를 참조하여, 상기 제2 절연층(400)을 형성하는 단계를 설명한다.
상기 제2 절연층(400)을 상기 격자 구조가 형성된 제2 전극(EL2) 상에 형성시킨다. 상기 제2 절연층은 상기 제2 전극에 형성된 격자 구조에 대응되도록 형성된다. 따라서, 상기 제2 절연층의 격자 구조는 상기 희생층의 격자 구조 및 상기 제2 전극의 격자 구조와 동일한 형태를 가질 수 있다.
상기 제2 절연층(400)은 무기 절연 물질을 포함할 수 있다. 상기 무기 절연 물질의 예로는 실리콘 질화물(SiNx) 및 실리콘 산화물(SiOx) 등이 있다.
도 13d 내지 도 13f를 참조하여, 희생층을 제거하는 단계 전에 현상액 주입구를 형성하는 단계를 설명한다.
도 13d를참조하면, 상기 제2 전극(EL2)이 형성된 상기 제2 절연층(400) 상에 제2 포토레지스트 조성물(PR2)을 코팅한다.
상기 제2 포토레지스트 조성물(PR2)은 상기 희생층(300)을 제거하기 위해, 현상액 주입구에 대응되는 부분에는 형성되지 않는다. 따라서 상기 제2 절연층(400)의 일부를 노출 시킨다.
도 3 및 도 13d를 참조하면, 상기 현상액 주입구는 격자 영역에 대응하여 형성된다.
상기 현상액 주입구에 인접하여 격자 구조를 형성시킬 수 있다. 따라서, 상기 현상액 주입구에 인접하여 형성된 격자 구조에 의하여 휨(flexing), 비틀림(twisting) 및 수평하중(horizontal load)에 대하여 입체적으로 저항할 수 있도록 하여 내구성이 향상될 수 있다.
즉, 상기 제2 포토레지스트 조성물(PR2)은 상기 현상액을 이용하여 희생층을 제거하는 단계에서, 현상액에 의해 제거되지 않아야 하는 부분을 보호할 수 있도록 형성된다. 즉, 상기 현상액 주입구에 대응되는 부분을 제외하고 상기 제2 절연층(400) 및 상기 제2 전극(EL2)을 커버한다.
상기 제2 포토레지스트 조성물(PR2)은 네거티브(negative) 포토레지스트를 포함한다. 상기 네거티브 포토레지스트는 종래의 네거티브 포토레지스트일 수 있다. 상기 네거티브 포토레지스트는 아크릴(acryl)계 수지(resin)를 포함한 유기물일 수 있으며, 이에 한정되는 것은 아니다. 예를 들면, 상기 제2 포토레지스트 조성물(PR2)은 네거티브 아크릴 포토레지스트(negative acryl photoresist)를 포함할 수 있다. 또한, 상기 제2 포토레지스트 조성물(PR2)은 광경화제 및/또는 열경화제를 더 포함할 수 있다.
도 13e를 참조하여, 전면 노광 단계를 설명한다.
상기 제2 포토레지스트 조성물(PR2) 및 상기 희생층(300)에 대해서 전면 노광(entire surface exposure)을 실시한다. 상기 전면 노광에 의해 상기 네거티브 포토레지스트를 포함하는 상기 제2 포토레지스트 조성물(PR2)은 경화된다.
상기 제2 전극(EL2) 및 상기 제2 절연층(400)은 투명하므로, 상기 광을 투과 시킨다. 따라서 상기 전면 노광에 의한 상기 광이 상기 희생층(300)에 도달할 수 있다. 상기 전면 노광에 의해 상기 포지티브 포토레지스트를 포함하는 상기 희생층(300)은 용해 촉진이 일어나며, 현상액에 의해 제거 될 수 있는 상태로 변화한다.
상기 전면 노광을 위한 광의 세기는 약 300mJ 내지 3J일 수 있다. 또한, 상기 광의 파장은 약 365nm 일 수 있다.
도 13f를 참조하여, 상기 현상액 주입구를 형성하는 단계를 설명한다.
상기 제2 포토레지스트 조성물(PR2)은 이웃한 상기 화소 영역들 사이에서, 상기 제2 절연층(400)의 일부를 노출 시킨다.
노출된 상기 제2 절연층(400)을 에칭(etching)하여 상기 희생층을 노출(expose)시켜 상기 현상액 주입구(developer injection hol; DI)를 형성한다.
이때, 상기 제2 포토레지스트 조성물(PR2)이 마스크 역할을 하므로, 현상액 주입구에 대응되는 상기 제2 절연층(400)의 부분을 에칭할 수 있다.
도 13f 및 도 13g를 참조하면, 상기 현상액 주입구(developer injection hole; DI)를 통하여 현상액을 상기 희생층(300)에 주입한다. 상기 현상액은 상기 희생층(300)을 제거한다. 상기 희생층(300)은 상기 전면 노광 단계를 거치면서, 현상액에 의해 제거 될 수 있는 상태로 변화되었으므로, 상기 현상액에 의해 쉽게 제거된다. 따라서 상기 현상액을 이용하여 상기 희생층(300)을 제거하면, 상기 희생층(300)이 위치하던 자리에 상기 터널상 공동이 형성된다.
상기 현상액은 수계 알카리성 용액을 포함할 수 있다. 예를 들면, 상기 현상액은 농도 약 90% 이상의 물 및 약 10% 이하의 알칼리 성분을 포함할 수 있다. 따라서 상기 현상액은 상기 희생층(300)을 제외한 다른 구조에 손상을 입히지 않는다. 또한, 상기 현상액은 약 0.4%의 테트라메틸 암모늄 하이드록시드(Tetramethylammonium hydroxide: TMAH), 약 2.38%의 테트라메틸 암모늄 하이드록시드(TMAH), 또는 1%의 수산화칼륨(KOH)을 포함할 수 있다.
상기 현상액을 이용하여 희생층을 제거하는 단계는 약 23℃ 내지 약 26℃에서 진행될 수 있다. 또는, 상기 현상액을 이용하여 희생층을 제거하는 단계는 상기 희생층(300)의 제거 속도를 높이되, 다른 구조를 손상시키지 않는 온도 범위 내에서 공정온도를 높일 수 있다. 예를 들면, 상기 현상액을 이용하여 희생층을 제거하는 단계는 약 23℃ 내지 약 80℃ 에서 진행될 수 있다.
도 13h 및 도 13i를 참조하면, 상기 희생층(300)이 제거된 상기 터널상 공동 내에 배향막(320)이 형성된다. 즉, 상기 터널상 공동 내부의 상기 제1 절연층(200) 및 제1 전극(EL1)의 상면 및 상기 제2 절연층(400) 및 제2 전극(EL2)의 하면에는 상기 배향막(320)이 형성될 수 있다. 상기 배향막(320)은 배향액(310)을 이용하여 형성된다. 상기 배향액(310)은 폴리이미드와 같은 배향 물질을 적절한 용매에 혼합한 것이다. 상기 액상 배향 물질은 유체로 제공되므로 상기 터널상 공동 근처에 제공되면 모세관 현상에 의해 상기 터널상 공동 내로 이동한다. 예를 들면, 상기 현상액 주입구(DI)를 통해 상기 배향액(310)을 상기 터널상 공동에 제공할 수 있다.
상기 배향액(310)은 마이크로피펫을 이용한 잉크젯을 이용하여 상기 터널상 공동 근처에 제공되거나, 진공 주입 장치를 이용하여 상기 터널상 공동 내로 제공될 수 있다. 그 다음 상기 용매를 제거한다. 상기 용매를 제거하기 위해서 상기 기판(100)을 실온에 두거나 열을 가할 수 있다.
여기서, 상기 배향막(320)은 상기 액정층의 종류나 상기 제1 및 상기 제2 전극(EL1, EL2)의 형상에 따라 생략될 수 있다. 예를 들어, 상기 제1 및 상기 제2 전극(EL1, EL2)이 특정 형상으로 패터닝되어 별도의 배향이 필요하지 않은 경우에는 상기 배향막(320)이 생략될 수 있다.
상기 배향막(320)이 형성된 상기 터널상 공동에 액정층(320)이 형성된다. 상기 액정층(320)은 액정을 포함할 수 있다. 상기 액정은 유체로 제공되므로 상기 터널상 공동 근처에 제공되면 모세관 현상에 의해 상기 터널상 공동 내로 이동한다. 예를 들면, 상기 현상액 주입구를 통해 상기 액정을 상기 터널상 공동에 제공할 수 있다.
상기 액정층(320)은 마이크로피펫을 이용한 잉크젯을 이용하여 상기 터널상 공동 근처에 제공할 수 있다. 또한, 상기 액정층(320)은 진공 액정 주입 장치를 이용하여 상기 터널상 공동 내로 제공할 수 있다. 상기 진공 액정 주입 장치를 이용하는 경우, 상기 터널상 공동을 노출 시키는 상기 개구를 챔버 내의 액정 재료가 든 용기에 침지하고 상기 챔버의 압력을 낮추면 모세관 현상에 의해 상기 터널상 공동 내로 액정이 공급된다.
본 실시예에서는, 상기 터널상 공동에 상기 액정층(320)을 형성하는 것으로 설명하였으나, 상기 터널상 공동에 상기 액정층(320) 대신 영상을 표시하기 위한 영상 표시층을 형성할 수 있다. 예를 들면, 상기 영상 표시층은 전기 영동층일 수 있다. 즉, 상기 터널상 공동에 절연성 매질과 대전입자들을 포함하는 상기 전기 영동층을 형성할 수 있다.
도시하지는 않았으나, 상기 기판(100)의 하부에 하부 편광판을 부착하는 단계 및 상기 보호층(500) 상부에 상부 편광판을 부착하는 단계를 더 포함할 수 있다. 상기 상부 편광판은 점착층을 포함하여 상기 보호층(500) 상에 점착될 수 있다.
이상에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이상에서 설명한 본 발명에 따르면, 표시 패널은 하나의 베이스 기판을 포함하여 제조 비용이 감소되고, 내구성이 향상되며 빛샘이 방지된 액정 표시 패널 및 이를 포함하는 액정 표시 장치에 적용할 수 있다.
100: 기판 110: 게이트 절연층
120: 데이터 절연층 200: 제1 절연층
300: 희생층 310: 배향액
320: 배향막 400: 제2 절연층
500: 보호층 600: 템플레이트
GA: 격자 영역 NGA: 비격자 영역
CVP1: 제1 볼록부 CVP2: 제2 볼록부
CCP1: 제2 볼록부 CCP2: 제2 오목부
P1, P2, P3: 제1, 제2, 제3 화소 LC: 액정층
CF: 컬러필터층 BM: 블랙매트릭스
EL 1: 제1 전극 EL 2: 제2 전극
BA: 차광 영역 SA: 슬릿 영역
TA: 반투과 영역 NBA: 비차광 영역
GL: 게이트 라인 DL: 데이터 라인
D1: 제1 방향 D2: 제2 방향
PR2: 제2 포토레지스트 조성물

Claims (20)

  1. 박막 트랜지스터가 형성된 기판
    상기 기판 상에 배치된 제1 절연층
    상기 제1 절연층 상에 배치되며, 상기 박막 트랜지스터와 전기적으로 연결된 제1 전극
    상기 제1 전극 상에 배치되는 액정층
    상기 액정층 상에 배치되며, 상기 액정층에 인접한 하부에 격자 구조가 형성된 제1 격자 영역을 포함하는 제2 전극 및
    상기 제2 전극 상에 배치되어, 상기 액정층 및 상기 제2 전극을 둘러싸는 형상을 가지며, 격자 구조가 형성된 제2 격자 영역을 포함하는 제2 절연층을 포함하는 표시 패널.
  2. 제1항에 있어서, 상기 박막 트랜지스터와 전기적으로 연결되며, 제1 방향으로 연장되는 게이트 라인을 포함하며,
    상기 제1 격자 영역은 상기 제1 방향에 따라 서로 이격된 복수의 제1 볼록부를 포함하며, 상기 제2 격자 영역은 상기 제1 방향에 따라 서로 이격된 복수의 제1 오목부를 포함하며,
    상기 제1 볼록부 및 상기 제1 오목부는 상기 제1 방향에 수직한 제2 방향으로 연장되는 것을 특징으로 하는 표시 패널.
  3. 제2항에 있어서, 상기 액정층의 일단에 인접한 제1 볼록부의 높이는 상기 액정층의 타단에 인접한 제1 볼록부의 높이보다 큰 것을 특징으로 하는 표시 패널.
  4. 제3항에 있어서, 상기 액정층의 일단에 인접한 제1 볼록부의 너비는 상기 액정층의 타단에 인접한 제1 볼록부의 너비보다 큰 것을 특징으로 하는 표시 패널.
  5. 제2항에 있어서, 상기 액정층의 중심에 인접한 제1 볼록부의 높이는 상기 액정층의 가장자리에 인접한 제1 볼록부의 높이보다 큰 것을 특징으로 하는 표시 패널.
  6. 제5항에 있어서, 상기 상기 액정층의 중심에 인접한 제1 볼록부의 너비는 상기 액정층의 가장자리에 인접한 제1 볼록부의 너비보다 큰 것을 특징으로 하는 표시 패널.
  7. 제2항에 있어서,
    상기 제1 격자 영역은 상기 제2 방향에 따라 서로 이격된 복수의 제2 볼록부를 더 포함하며,
    상기 제2 격자 영역은 상기 제2 방향에 따라 서로 이격된 복수의 제2 오목부를 더 포함하는 것을 특징으로 하는 표시 패널.
  8. 제7항에 있어서,상기제2 볼록부 및 상기 제2 오목부는 상기 제1 방향으로 연장되는 것을 특징으로 하는 표시 패널.
  9. 제7항에 있어서, 상기 액정층의 일단에 인접한 제2 볼록부의 높이는 상기 액정층의 타단에 인접한 제2 볼록부의 높이보다 큰 것을 특징으로 하는 표시 패널.
  10. 제7항에 있어서, 상기 액정층의 일단에 인접한 제2 볼록부의 너비는 상기 액정층의 타단에 인접한 제2 볼록부의 너비보다 큰 것을 특징으로 하는 표시 패널.
  11. 제7항에 있어서, 상기 제1 볼록부 및 제2 볼록부의 모서리가 직각인 것을 특징으로 하는 표시 패널.
  12. 제7항에 있어서, 상기 제1 볼록부 및 제2 볼록부의 모서리가 둥근 것을 특징으로 하는 표시 패널.
  13. 제7항에 있어서, 상기 제1 볼록부 및 제2 볼록부는 타원형인 것을 특징으로 하는 표시 패널.
  14. 박막 트랜지스터가 배치된 기판 상에 제1 절연층을 형성하는 단계
    상기 제1 절연층 상에 제1 포토레지스트 조성물을 코팅하여 희생층을 형성하는 단계
    상기 희생층 상에 격자 구조를 형성하는 단계
    상기 희생층 상에 제2 절연층을 형성하는 단계
    현상액을 이용하여 상기 희생층을 제거하는 단계 및
    상기 희생층이 제거된 공간에 액정층을 형성하는 단계를 포함하는 표시 패널의 제조 방법.
  15. 제14항에 있어서, 상기 제1 절연층을 형성하는 단계 이후에 상기 제1 절연층 상에 제1 전극을 형성하는 단계 및
    상기 제2 절연층을 형성하는 단계 전에, 상기 희생층 상에 제2 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 패널의 제조 방법.
  16. 제14항에 있어서, 상기 희생층을 제거하는 단계 전에 현상액 주입구를 형성하는 단계를 더 포함하며,
    상기 현상액 주입구를 형성하는 단계에서는, 상기 경화된 제2 절연층 상에 제2 포토레지스트 조성물을 코팅하여 상기 제2 포토레지스트 조성물을 마스크로 사용하여 상기 제2 절연층이 노출된 부분을 에칭하여 상기 희생층을 노출시키는 것을 특징으로 하는 표시 패널의 제조 방법.
  17. 제14항에 있어서, 상기 액정층을 형성하는 단계는
    상기 희생층이 제거된 공간 내측에 배향막을 형성하는 단계 및 상기 배향막이 형성된 상기 공간에 액정을 주입하는 단계를 포함하는 것을 특징으로 하는 표시 패널의 제조 방법.
  18. 제14항에 있어서, 상기 격자 구조를 형성하는 단계는
    복수의 돌기를 포함하는 제1 패턴을 제1 면에 구비하는 템플레이트의 상기 제1 면을 상기 희생층 상에 접촉시켜 상기 제1 패턴에 대응하는 제2 패턴을 구비하는 희생층을 형성하는 단계
    상기 템플레이트를 상기 희생층으로부터 분리하는 단계 및
    상기 희생층 상에 제2 절연층을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 패널의 제조 방법.
  19. 제14항에 있어서, 상기 격자 구조를 형성하는 단계는
    차광 패턴이 형성된 차광 영역 및 슬릿 패턴이 형성된 슬릿 영역을 갖는 마스크를 이용하여 광을 조사하는 것을 특징으로 하는 표시 패널의 제조 방법.
  20. 제14항에 있어서, 상기 격자 구조를 형성하는 단계는
    차광 패턴이 형성된 차광 영역, 상기 차광 패턴이 미형성된 비차광 영역 및 광의 조사량을 감소시키는 반투과 패턴이 형성된 반투과 영역을 갖는 마스크를 이용하여 광을 조사하는 것을 특징으로 하는 표시 패널의 제조 방법.
KR20130031254A 2013-03-25 2013-03-25 표시 패널 및 이의 제조 방법 KR20140116584A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130031254A KR20140116584A (ko) 2013-03-25 2013-03-25 표시 패널 및 이의 제조 방법
US14/029,335 US20140285742A1 (en) 2013-03-25 2013-09-17 Display Panel and Method of Manufacturing the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130031254A KR20140116584A (ko) 2013-03-25 2013-03-25 표시 패널 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20140116584A true KR20140116584A (ko) 2014-10-06

Family

ID=51568906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130031254A KR20140116584A (ko) 2013-03-25 2013-03-25 표시 패널 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US20140285742A1 (ko)
KR (1) KR20140116584A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102084615B1 (ko) * 2013-06-14 2020-03-05 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
CN105470264A (zh) * 2015-12-08 2016-04-06 上海中航光电子有限公司 一种阵列基板及显示面板
CN115047663B (zh) * 2022-06-27 2023-04-21 绵阳惠科光电科技有限公司 显示面板和显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002202503A (ja) * 2000-10-31 2002-07-19 Toshiba Corp 液晶表示装置
US7956958B2 (en) * 2005-09-15 2011-06-07 Hiap L. Ong Large-pixel multi-domain vertical alignment liquid crystal display using fringe fields
TWI368076B (en) * 2008-01-15 2012-07-11 Au Optronics Corp Pixel structure, display panel, electro-optical apparatus and manufacturing method the same
JP2013195992A (ja) * 2012-03-23 2013-09-30 Japan Display Inc 液晶表示装置およびその製造方法

Also Published As

Publication number Publication date
US20140285742A1 (en) 2014-09-25

Similar Documents

Publication Publication Date Title
KR102084615B1 (ko) 표시 패널 및 이의 제조 방법
JP4473184B2 (ja) 薄膜パターニング装置、及びそれを利用したカラーフィルタアレイ基板の製造方法
US7643112B2 (en) Color filter substrate and manufacturing method thereof
KR101814208B1 (ko) 액정 표시 장치, 액정 표시 장치의 제조 방법
KR20130140325A (ko) 표시 패널 및 이의 제조 방법
US7420646B2 (en) Seal pattern for liquid crystal display device
JP4929432B2 (ja) 液晶表示装置及びその製造方法
KR101184064B1 (ko) 배향막 제조장치 및 이를 이용한 액정표시패널의 제조방법
KR20140017401A (ko) 컬러필터 기판과 이를 포함하는 액정 표시 장치 및 컬러필터 기판 제조 방법
KR101274715B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR100790352B1 (ko) 반사형과 반사투과형 액정표시장치와 그 제조방법
KR101490482B1 (ko) 액정 표시 장치의 제조 방법
CN110673382A (zh) 液晶显示面板及制造方法
KR20050001942A (ko) 액정 표시 장치용 모기판 및 이의 제조 방법
KR20140116584A (ko) 표시 패널 및 이의 제조 방법
KR20150097848A (ko) 표시 패널 및 이의 제조 방법
KR20070069410A (ko) 액정표시장치 및 그 제조 방법
KR20040050769A (ko) 액정표시장치용 컬러필터 기판 및 그 제조방법
KR20160020040A (ko) 표시 장치 및 이를 제조하는 방법
KR20080053804A (ko) 액정표시장치와 그 제조방법
KR101071135B1 (ko) 액정표시장치 및 그 제조 방법
KR101297357B1 (ko) 수직정렬모드 액정표시장치
KR20150016728A (ko) 표시 패널 및 이의 제조 방법
KR20160001823A (ko) 표시 패널 및 이의 제조 방법
KR20070097885A (ko) 포토 마스크, 그를 이용한 액정표시장치 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid