KR20140115590A - Submount used for light emitting diode chip, light emitting diode chip, and method of manufacturing light emitting diode chip - Google Patents

Submount used for light emitting diode chip, light emitting diode chip, and method of manufacturing light emitting diode chip Download PDF

Info

Publication number
KR20140115590A
KR20140115590A KR1020130030297A KR20130030297A KR20140115590A KR 20140115590 A KR20140115590 A KR 20140115590A KR 1020130030297 A KR1020130030297 A KR 1020130030297A KR 20130030297 A KR20130030297 A KR 20130030297A KR 20140115590 A KR20140115590 A KR 20140115590A
Authority
KR
South Korea
Prior art keywords
led
bump
bumps
layer
submount
Prior art date
Application number
KR1020130030297A
Other languages
Korean (ko)
Other versions
KR101502835B1 (en
Inventor
이정원
Original Assignee
주식회사 네패스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네패스 filed Critical 주식회사 네패스
Priority to KR1020130030297A priority Critical patent/KR101502835B1/en
Publication of KR20140115590A publication Critical patent/KR20140115590A/en
Application granted granted Critical
Publication of KR101502835B1 publication Critical patent/KR101502835B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

Disclosed are a sub-mount used for an LED, an LED chip, and a method of manufacturing the LED chip. According to an embodiment of the present invention, the sub-mount for LED includes: a substrate; and a bump which is formed on the upper part of the substrate and is coupled with to electrodes of the LED by a photolithography process, wherein the bump is provided in multiple layers reflecting light which is emitted by the LED.

Description

LED용 서브마운트, LED칩 및 LED칩 제조방법{SUBMOUNT USED FOR LIGHT EMITTING DIODE CHIP, LIGHT EMITTING DIODE CHIP, AND METHOD OF MANUFACTURING LIGHT EMITTING DIODE CHIP}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a submount for LED, an LED chip, and an LED chip manufacturing method for a light emitting diode (LED)

본 발명은 LED용 서브마운트, LED칩 및 LED칩 제조방법에 관한 것이다.The present invention relates to a submount for an LED, an LED chip, and a method of manufacturing an LED chip.

자동차용 부품과 TV의 백라이트 유닛 등 각 분야에서 다양한 용도로 사용되고 있는 LED(Light Emitting Diode)는 p-n 접합구조를 이용한 반도체 소자로서, 순방향으로 전압을 가했을 때 전자와 정공의 결합에 의하여 광을 방출하는 발광 다이오드이다. LED (Light Emitting Diode), which is used for various purposes in various fields such as automobile parts and TV backlight unit, is a semiconductor device using pn junction structure and emits light by the combination of electrons and holes when voltage is applied in the forward direction Light emitting diode.

LED 중 일반형 LED의 구조는 통상적으로 광을 방출하는 하나의 활성층과 이를 둘러싼 두 개의 양쪽 클래딩층으로 구성된다. 여기서, 전극에 접한 클래딩층은 각각 n-도핑(doping) 되거나 p-도핑된다. 주로 기판과 접한 클래딩층이 n-도핑되고, 다른 클래딩층 부분이 p-도핑된다. 도핑된 클래딩층 극성에 맞게 전극을 통하여 전압을 인가하면 n-도핑된 클래딩층은 전자를 공급하고, p-도핑된 클래딩층은 정공을 공급하여 전류가 흐르게 된다. 그리고, 전자와 정공이 가운데 활성층에서 결합하여 광을 방출한다. Among the LEDs, the structure of a general-purpose LED usually consists of one active layer emitting light and two cladding layers surrounding it. Here, the cladding layers adjacent to the electrodes are respectively doped or p-doped. The cladding layer mainly contacting the substrate is n-doped, and the other cladding layer portion is p-doped. When a voltage is applied through the electrode in accordance with the polarity of the doped cladding layer, the n-doped cladding layer supplies electrons and the p-doped cladding layer supplies holes. Then, electrons and holes are coupled at the center of the active layer to emit light.

상술한 LED 기판은 통상적으로 광 투과성 사파이어나 SiC 기판으로 마련되고, 방출되는 광의 파장에 따라 방출되는 광의 일부를 반사하거나 투과시킨다. 일반형 LED는 기판이 하측에 위치하고, n형 전극 및 p형 전극이 상측에 형성되어 있으므로, 각 전극 및 PCB(Printed Circuit Board)와 LED를 전기적으로 연결하는 와이어로 인한 간섭에 의해 광효율이 떨어진다. 또, 열 방출이 하측 기판의 사파이어면을 통해 이루어지므로 열 방출 효율이 낮고, 이는 LED의 수명과 신뢰성에 영향을 줄 수 있다.The LED substrate described above is usually provided with a light transmissive sapphire or SiC substrate, and reflects or transmits a part of light emitted according to the wavelength of emitted light. In general LEDs, since the substrate is located on the lower side, and the n-type electrode and the p-type electrode are formed on the upper side, the light efficiency is lowered due to the interference caused by the wires electrically connecting each electrode and the PCB (Printed Circuit Board) to the LED. In addition, since the heat emission is performed through the sapphire surface of the lower substrate, the heat emission efficiency is low, which may affect the lifetime and reliability of the LED.

한편, 플립칩형 LED(칩)는 서브마운트 상부에 솔더 또는 Au 범프에 의해 일반형 LED를 거꾸로 뒤집어 고정시킨 것이다. 플립칩형 LED는 방열 특성 및 고출력 특성이 우수하다. 이때, 범프 공정을 통해 LED의 각 전극에 범프를 형성하게 된다. 이는 일반형 LED의 전극에 범프를 형성하는 과정을 별도로 수행해야 하므로 수율 및 칩 가격에 영향을 미칠 수 있다. On the other hand, a flip chip type LED (chip) is formed by inverting a general type LED upside down by solder or Au bump on the top of the submount. The flip chip type LED has excellent heat dissipation characteristics and high output characteristics. At this time, the bumps are formed on the respective electrodes of the LED through the bump process. This may affect the yield and chip price since the process of forming the bump on the electrode of the general type LED must be performed separately.

또, 높은 열과 압력으로 (일반형) LED를 서브마운트에 접합시키게 되므로, LED의 특성에 영향을 줄 수 있다. 미국등록특허 제8,080,828호(2011.11.20. 등록일)는 LED를 서브마운트에 플립칩으로 마운팅하는 내용을 포함하는 기술을 공개한 바 있다.In addition, high heat and pressure (ordinary type) are used to bond the LED to the submount, which can affect the characteristics of the LED. U.S. Patent No. 8,080,828 (Nov. 20, 2011) discloses a technique for flip-chip mounting an LED on a submount.

특허문헌1: 미국등록특허 제8,080,828호(2011.11.20. 등록일)Patent Document 1: U.S. Patent No. 8,080,828 (Registration date November 20, 2011)

본 발명의 실시 예는 서브마운트에 LED 전극과 접합되는 범프를 형성하고, LED를 뒤집은 상태에서 LED 전극을 범프에 플립칩으로 접합시킴으로써, 열 저항을 낮추고, 수율 및 종래의 전극이나 와이어에 의한 간섭을 줄여 광효율을 높일 수 있는 LED용 서브마운트, LED칩 및 LED칩 제조방법을 제공하고자 한다.In the embodiment of the present invention, the bumps to be bonded to the LED electrodes are formed on the submount, and the LED electrodes are flip-chip bonded to the bumps in a state that the LEDs are turned upside down, thereby lowering the thermal resistance and improving the yield and interference LED chip and LED chip manufacturing method which can increase the light efficiency by reducing the thickness of the LED chip.

또, 범프가 Cu/Solder/Au의 복층으로 형성됨으로써, 낮은 온도로도 효과적으로 LED 전극과 접합이 이루어질 수 있는 LED용 서브마운트, LED칩 및 LED칩 제조방법을 제공하고자 한다.Also, it is intended to provide a submount, LED chip, and LED chip manufacturing method for an LED, in which a bump is formed of a multilayer of Cu / Solder / Au so that bonding can be effectively performed with LED electrodes even at a low temperature.

본 발명의 일 측면에 따르면, 기판; 및 포토리소그래피 공정에 의해 상기 기판 상부에 형성되어 LED의 전극과 접합되는 범프;를 포함하되, 상기 범프는 상기 LED에 의해 방출되는 광을 반사하는 복층으로 마련된 LED용 서브마운트가 제공될 수 있다. According to an aspect of the present invention, And a bump formed on the substrate by a photolithography process and bonded to an electrode of the LED, the bump being provided in a multi-layered submount for reflecting light emitted by the LED.

상기 범프는 Cu/Solder/Au 층이 순차적으로 적층된 구조로 마련될 수 있다.The bumps may be formed in a structure in which Cu / Solder / Au layers are sequentially stacked.

상기 범프는 상측으로 갈수록 너비가 커지는 형태로 마련될 수 있다.The bumps may be formed to have a larger width toward the upper side.

상기 범프와 대면하는 부위가 경사면으로 마련되며, 상기 경사면의 상부에 반사층이 형성되어 상기 LED 광을 집광 및 반사시키는 보호막을 더 포함할 수 있다.The light emitting device may further include a protective layer formed on the inclined surface and having a reflective layer formed on the inclined surface to condense and reflect the LED light.

상기 반사층은 Al, Au, Cr, Sn, In, Ni, Co, Cu, Zn, Ti 및 Ag 중 하나 이상의 금속 또는 금속 합금으로 이루어질 수 있다.The reflective layer may be made of at least one of Al, Au, Cr, Sn, In, Ni, Co, Cu, Zn, Ti and Ag or a metal alloy.

PCB의 전기신호를 와이어에 의해 수신하여 상기 범프로 전달하는 연결부를 더 포함하고, 상기 연결부는 상기 포토리소그래피 공정에 의해 상기 범프와 동일구조로 형성될 수 있다.And a connection part for receiving an electric signal of the PCB by a wire and transferring the electrical signal to the bump, wherein the connection part can be formed in the same structure as the bump by the photolithography process.

발명의 또 다른 측면에 따르면, 상술한 서브마운트; 및 상기 서브마운트의 범프에 접합되는 전극을 가진 LED;를 포함하는 LED칩이 제공될 수 있다.According to another aspect of the invention, there is provided a submount as described above; And an LED having an electrode bonded to the bump of the submount.

상기 LED는 거꾸로 뒤집은 상태에서 상측에 LED기판이 위치하고, 하측에 상기 전극이 위치하는 일반형 LED를 포함하며, 상기 서브마운트에 플립칩 형태로 접합될 수 있다.The LED may include a general LED having an LED substrate located on the upper side and a lower side of the LED, and flip-chip bonded on the submount.

발명의 또 다른 측면에 따르면, (a) 상기 포토리소그래피 공정에 의해 상기 서브마운트의 기판 상부에 상기 범프를 형성하는 단계; 및 (b) 상기 범프에 상기 LED 전극을 접합시키는 단계;를 포함하되, 상기 범프는 상기 LED에 의해 방출되는 광을 반사하는 복층으로 형성되는 LED칩 제조방법이 제공될 수 있다.According to another aspect of the invention, there is provided a method of manufacturing a semiconductor device, comprising: (a) forming the bump on a substrate of the submount by the photolithography process; And (b) bonding the LED electrode to the bump, wherein the bump is formed in a multi-layer structure that reflects light emitted by the LED.

상기 (a) 단계는, 상기 포토리소그래피 공정 시 PCB의 전기신호를 상기 범프로 전달하기 위한 연결부를 상기 범프와 동일구조로 일괄적으로 형성하는 단계를 더 포함할 수 있다.The step (a) may further include the step of collectively forming a connection part for transferring an electric signal of the PCB to the bump in the photolithography step, with the same structure as the bump.

상기 범프와 상기 연결부를 형성한 이후, 상기 범프와 대면하는 부위가 경사면으로 마련된 보호막을 형성하는 단계와, 상기 경사면의 상부에 반사층을 형성하는 단계를 더 포함할 수 있다.After forming the bump and the connection portion, forming a protective film having a sloped surface facing the bump, and forming a reflective layer on the sloped surface.

상기 범프는 Cu/Solder/Au 층이 순차적으로 적층된 구조로 형성될 수 있다.The bumps may be formed by sequentially stacking a Cu / Solder / Au layer.

상기 (b) 단계는, 상기 LED 전극의 Au가 상기 범프의 Solder층으로 확산이 이루어지도록 열과 압력을 이용한 리플로우 공정에 의해 수행될 수 있다.The step (b) may be performed by a reflow process using heat and pressure so that Au of the LED electrode is diffused into the solder layer of the bump.

상기 (b) 단계 이후, 절단공정에 의해 개별화된 상기 LED칩 단위로 절단하는 단계를 더 포함할 수 있다.The method may further include the step of cutting the individual LED chips by the cutting step after the step (b).

본 발명의 실시 예에 따른 LED용 서브마운트, LED칩 및 LED칩 제조방법은 서브마운트에 LED 전극과 접합되는 범프를 형성하고, LED를 뒤집은 상태에서 LED 전극을 범프에 플립칩으로 접합시킴으로써, 열 저항을 낮추고, 수율 및 종래의 전극이나 와이어에 의한 간섭을 줄여 광효율을 높일 수 있다.The LED submount, the LED chip, and the LED chip manufacturing method according to the embodiment of the present invention are characterized in that a bump to be bonded to the LED electrode is formed on the submount, and the LED electrode is bonded to the bump with the flip chip, The resistance can be lowered, and the yield and the light efficiency can be increased by reducing interference by conventional electrodes or wires.

또, 범프가 Cu/Solder/Au의 복층으로 형성됨으로써, 낮은 온도로도 효과적으로 LED 전극과 접합이 이루어질 수 있다.In addition, since the bumps are formed of a multilayer of Cu / Solder / Au, bonding with the LED electrodes can be effectively performed even at a low temperature.

또, 포토리소그래피 공정을 이용하여 광반사를 수행하는 범프를 서브마운트에 형성함으로써, LED에 별도의 반사층을 형성하는 과정을 생략하여 LED 제조공정을 단순화시킬 수 있다. Also, by forming a bump for performing light reflection using a photolithography process on the submount, the process of forming an additional reflection layer on the LED can be omitted, thereby simplifying the LED manufacturing process.

또, 포토리소그래피 공정을 이용하여 서브마운트에 집광 및 광반사를 수행하는 반사층을 형성한 보호막을 형성함으로써 LED 광효율을 높일 수 있다.In addition, the LED light efficiency can be increased by forming a protective film in which a reflective layer for collecting light and reflecting light is formed on the submount by using a photolithography process.

도 1은 본 발명의 일 실시 예에 따른 LED 패키지를 단면도로 도시한 것이다.
도 2a 내지 도 2k는 상기 도 1의 LED 패키지 내에 실장된 LED칩의 제조공정을 단면도로 도시한 것이다.
도 3은 상기 도 1의 LED 패키지에서 수행되는 LED칩의 광반사 형태를 개념도로 도시한 것이다.1 is a cross-sectional view of an LED package according to an embodiment of the present invention.
2A to 2K are cross-sectional views illustrating a manufacturing process of an LED chip mounted in the LED package of FIG.
FIG. 3 is a conceptual view illustrating a light reflection form of the LED chip performed in the LED package of FIG.

이하에서는 본 발명의 실시 예들을 첨부 도면을 참조하여 상세히 설명한다. 이하에 소개되는 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 본 발명은 이하 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 또한 이하의 도면들에 있어서, 막(층, 패턴) 및 영역들의 두께는 명확성을 기하기 위하여 과장될 수 있다. 또한, 막(층, 패턴)이 다른 막(층, 패턴)의 ‘상’, ‘상부’, ‘하’, ‘하부’, ‘일면’에 있다고 언급되는 경우에 그것은 다른 막(층, 패턴)에 일체로 형성될 수 있거나 또는 그들 사이에 다른 막(층, 패턴)이 개재될 수도 있다. 아울러, 공간적으로 상대적인 용어인 ‘아래’, ‘하부’, ‘위’, ‘상부’ 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용된 것이며, 실제 사용시의 상부, 하부를 의미하는 용어로 사용된 것은 아니다. 즉, 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 실제 사용시의 배향에 따라 해석될 수 있다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The embodiments described below are provided by way of example so that those skilled in the art will be able to fully understand the spirit of the present invention. The present invention is not limited to the embodiments described below, but may be embodied in other forms. Also in the following figures, the thicknesses of the film (layer, pattern) and regions may be exaggerated for clarity. Further, when it is mentioned that the film (layer, pattern) is in the "upper", "upper", "lower", "lower" Or a different film (layer, pattern) may be interposed therebetween. In addition, the terms spatially relative to each other, such as 'lower', 'lower', 'upper', 'upper', and the like refer to a relationship between one element or elements and other elements or elements Is used for easy description, and is not used to mean upper and lower portions in actual use. That is, the elements can be oriented in different directions, and thus spatially relative terms can be interpreted according to the orientation in actual use.

도 1은 본 발명의 일 실시 예에 따른 LED 패키지를 단면도로 도시한 것이다.1 is a cross-sectional view of an LED package according to an embodiment of the present invention.

도 1을 참조하면, LED 패키지(1)는 PCB(미도시)에 부착이 가능하도록 제작되며, 서브마운트(100)와 이에 접합된 LED(200)를 포함하는 LED칩과, LED칩을 실장하며, LED칩과 PCB 사이에 전기신호를 전달하기 위해 와이어(W)와 연결된 리드(2)를 포함하고, 외부의 습기나 충격으로부터 LED칩을 보호 및 지지하는 리드프레임(5)과, LED칩을 커버하고 광을 투과시키는 광 투과성 캡(Cap)(4)을 포함한다.1, the LED package 1 is manufactured to be attachable to a PCB (not shown), and includes an LED chip including a submount 100 and an LED 200 bonded to the submount 100, , A lead frame (5) including a lead (2) connected to the wire (W) for transmitting an electric signal between the LED chip and the PCB and for protecting and supporting the LED chip from external moisture or shock, And a light-transmitting cap (cap) 4 for covering and transmitting light.

서브마운트(100)는 LED(200)와 전력공급원(미도시) 사이의 인터페이스 역할을 수행하며, 하측에 효율적인 방열을 위해 Al, Cu 등으로 제작된 히트 싱크(Heat sink)(7)가 마련될 수 있다. 또, 서브마운트(100)는 다수의 LED칩이 광원으로 사용될 경우, 각 LED칩 간의 인터커넥션(Interconnection)으로 사용될 수 있다.The submount 100 serves as an interface between the LED 200 and a power source (not shown), and a heat sink 7 made of Al, Cu or the like is provided on the lower side for efficient heat dissipation . The submount 100 may be used as an interconnection between LED chips when a plurality of LED chips are used as a light source.

서브마운트(100)는 기판(10)과, LED(200)의 전극(201,202)과 접합되는 범프(B1,B2)와, 와이어(W)가 연결되는 연결부(B3)와, 보호막(30)을 포함할 수 있다.The submount 100 includes a substrate 10, bumps B1 and B2 bonded to the electrodes 201 and 202 of the LED 200, a connecting portion B3 to which the wire W is connected, .

기판(10)은 예컨대 실리콘 기판을 포함할 수 있다. 그러나, 이에 한정되지는 않으며 기판(10)은 도전성 기판, 부도체 기판을 포함하고, 세라믹, 알루미늄, 구리, 은 등의 재질로 제작된 기판을 포함할 수 있다. 이러한 기판(10) 상부에는 절연층(20)이 형성될 수 있다.The substrate 10 may comprise, for example, a silicon substrate. However, the present invention is not limited thereto. The substrate 10 may include a conductive substrate, a non-conductive substrate, and a substrate made of ceramic, aluminum, copper, silver, or the like. An insulating layer 20 may be formed on the substrate 10.

범프(B1,B2)는 LED(200)의 n형 전극(201) 및 p형 전극(202)과 각각 연결되도록 돌출된 형태로 마련된다. n형 전극(201) 및 p형 전극(202)은 리플로우 공정에 의해 각 범프(B1,B2) 상부에 접합될 수 있다. 여기서 제1범프(B1)는 LED(200)의 n형 전극(201)이 접합되는 부위이며, 제2범프(B2)는 p형 전극(202)이 접합되는 부위로서, 각각 연결부(B3)와 전기적으로 서로 연결된다. The bumps B1 and B2 are protruded to be connected to the n-type electrode 201 and the p-type electrode 202 of the LED 200, respectively. The n-type electrode 201 and the p-type electrode 202 can be bonded to the upper portions of the bumps B1 and B2 by a reflow process. The first bump B1 is a portion to which the n-type electrode 201 of the LED 200 is bonded and the second bump B2 is a portion to which the p-type electrode 202 is bonded. And are electrically connected to each other.

이러한 범프(B1,B2)는 포토리소그래피(Photolithography) 공정에 의해 Cu/Solder(SnAg)/Au (층)의 복층구조로 형성될 수 있으며, 광반사를 수행하는 리플렉터의 기능을 갖는다. 이때, 범프(B1,B2)는 광반사 효율을 높이기 위해 상측으로 갈수록 너비가 커지는 형태로 마련될 수 있다. These bumps B1 and B2 can be formed in a multilayer structure of Cu / Solder (SnAg) / Au (layer) by a photolithography process and have the function of a reflector for performing light reflection. At this time, the bumps B1 and B2 may be formed to have a larger width toward the upper side in order to increase the light reflection efficiency.

연결부(B3)는 와이어(W) 본딩이 이루어지며, PCB(기판)의 전기신호를 본딩된 와이어에 의해 수신하여 범프(B1,B2)로 전달한다. 와이어(W)는 예컨대 Au 등의 재질로 제작될 수 있다. 연결부(B3)는 범프(B1,B2)와 마찬가지로 Cu/Solder(SnAg)/Au의 복층구조로 형성될 수 있다. 즉 연결부(B3)는 포토리소그래피 공정에 의해 범프(B1,B2)와 함께 일괄 형성될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니며, 다른 예에서 연결부(B3)는 포토 공정에 의해 단층 구조로 형성될 수도 있다.The connection part B3 is wire-bonded and receives an electrical signal of the PCB (PCB) by the bonded wire and transfers it to the bumps B1 and B2. The wire W may be made of Au or the like. The connection portion B3 may be formed in a multilayer structure of Cu / Solder (SnAg) / Au as in the case of the bumps B1 and B2. That is, the connecting portion B3 can be collectively formed together with the bumps B1 and B2 by a photolithography process. However, the present invention is not limited thereto, and in another example, the connecting portion B3 may be formed in a single layer structure by a photolithography process.

보호막(30)은 포토리소그래피 공정에 의해 형성될 수 있으며, 범프(B1,B2)와 대면하는 부위가 경사면(30a)으로 마련될 수 있다. 이때, 보호막(30)의 경사면(30a)에 형성된 반사층(40)에 의해 LED(200) 광을 집광 및 반사시킬 수 있다. 반사층(40)은 Al, Au, Cr, Sn, In, Ni, Co, Cu, Zn, Ti 및 Ag 중 하나 이상의 금속 또는 금속 합금으로 이루어질 수 있다. 이러한 보호막(30)은 범프(B1,B2) 보다 높은 크기로 형성될 수 있다. 또 경사면(30a)은 경사각도가 상측방향으로 갈수록 커지는 형태로 마련될 수 있다. The protective film 30 may be formed by a photolithography process and a portion facing the bumps B1 and B2 may be provided as the inclined surface 30a. At this time, the light of the LED 200 can be condensed and reflected by the reflective layer 40 formed on the inclined surface 30a of the protective film 30. [ The reflective layer 40 may be made of at least one metal or metal alloy of Al, Au, Cr, Sn, In, Ni, Co, Cu, Zn, Ti and Ag. The protective film 30 may be formed to have a size larger than that of the bumps B1 and B2. Further, the inclined surface 30a may be provided such that the inclination angle becomes larger toward the upper side.

LED(200)는 일반형 LED를 포함하며, 서브마운트(100) 상부에 거꾸로 뒤집어 마운팅된다. 즉 LED(200)를 거꾸로 뒤집은 상태에서 상측에는 기판(210)이 위치하고, 하측에는 서브마운트(100)의 범프(B1,B2)에 접합되는 n형 전극(201) 및 p형 전극(202)이 위치한다. 여기서, 기판(210)은 사파이어나 SiC 기판을 포함할 수 있다. LED 200 includes a conventional LED and is mounted upside down on top of submount 100. An n-type electrode 201 and a p-type electrode 202 which are bonded to the bumps B1 and B2 of the submount 100 are disposed on the upper side and the lower side of the LED 200, Located. Here, the substrate 210 may include sapphire or a SiC substrate.

또, 기판(210)과 전극(201,202) 사이에 형성된 에피(Epi) 구조층(205)은 예컨대, n형 반도체(n-GaN)와 빛(광)을 발광하는 활성층(InGaN), p형 반도체(p-GaN) 등이 적층된 다양한 구조로 마련될 수 있다. p형 전극(202)에 전원을 가하면 LED(200)의 활성층(미도시)이 전자와 정공의 결합을 통해 광을 방출하게 된다. LED(200)의 활성층(미도시)은 육면에서 광을 방출할 수 있다. 이때 상술한 경사면(30a) 상부의 반사층(40)은 LED(200)의 측면, 후면 등으로 방출된 빛을 집광 및 반사할 수 있으므로 광효율을 극대화시킬 수 있다. The epi structure layer 205 formed between the substrate 210 and the electrodes 201 and 202 may be formed of an n-type semiconductor (n-GaN) and an active layer (InGaN) (p-GaN), or the like. When power is applied to the p-type electrode 202, the active layer (not shown) of the LED 200 emits light through the combination of electrons and holes. The active layer (not shown) of the LED 200 may emit light from the top surface. At this time, the reflection layer 40 on the slope 30a can concentrate and reflect the light emitted to the side and back of the LED 200, thereby maximizing the light efficiency.

LED(200)의 전극(201,202)과 서브마운트(100)의 범프(B1,B2) 간의 접합 시 LED(200)의 전극(201,202)의 Au와 범프(B1,B2)의 금속 간 확산이 이루어진다. 즉, LED(200)의 전극(201,202)의 Au가 범프(B1,B2)의 Solder(SnAg)층에 흡수될 수 있다. 또, 범프(B1,B2)의 Cu층과 Au층이 Solder(SnAg)층에 흡수되면서 금속 간 화합물이 생성될 수 있다. Between the electrodes 201 and 202 of the LED 200 and the bumps B1 and B2 of the submount 100, Au of the electrodes 201 and 202 of the LED 200 and the metal of the bumps B1 and B2 are diffused. That is, Au of the electrodes 201 and 202 of the LED 200 can be absorbed by the solder (SnAg) layer of the bumps B1 and B2. Further, an intermetallic compound can be generated while the Cu layer and the Au layer of the bumps B1 and B2 are absorbed by the solder (SnAg) layer.

이때, 범프(B1,B2)의 Solder(층)는 저온(약 200도)에서 녹기 때문에 낮은 온도로도 LED(200)의 전극(201,202)과 범프(B1,B2) 간 접합이 효과적으로 이루어질 수 있다. 이하, 도 1의 내용을 기초로 도 2a 내지 도 2k를 통해 상술한 LED칩 제조과정에 대해서 설명하기로 한다. At this time, since the solder of the bumps B1 and B2 melts at a low temperature (about 200 degrees), the bonding between the electrodes 201 and 202 of the LED 200 and the bumps B1 and B2 can be effectively performed even at a low temperature . Hereinafter, the LED chip manufacturing process described above with reference to FIG. 1 will be described with reference to FIGS. 2A to 2K.

도 2a 내지 도 2k는 도 1의 LED 패키지 내에 실장된 LED칩의 제조공정을 단면도로 도시한 것이다. 여기서, 도 2a 내지 도 2i는 서브마운트(100)의 제조공정을 나타낸다. 또, 도 2j 및 도 2k는 서브마운트(100)에 LED(200)를 접합하여 LED칩을 완성하는 공정을 나타낸다.2A to 2K are cross-sectional views illustrating a manufacturing process of an LED chip mounted in the LED package of FIG. Here, Figs. 2A to 2I show the manufacturing process of the submount 100. Fig. 2J and 2K show the steps of bonding the LED 200 to the submount 100 to complete the LED chip.

도 2a를 참조하면, (서브마운트) 기판(10) 상부에 절연층(20)을 형성한다. 기판(10)은 예컨대 실리콘 기판 등을 포함할 수 있다. Referring to FIG. 2A, an insulating layer 20 is formed on a substrate 10 (submount). The substrate 10 may include, for example, a silicon substrate or the like.

다음으로 도 2b를 참조하면, 절연층(20) 상부에 마스크층(25)을 설정된 간격 및 형태로 패터닝하여 절연층(20)의 상부면 일부를 노출시킨다. 즉, 범프(B1,B2) 및 연결부(B3) 형성을 위한 영역(S1,S2,S3)이 형성되도록 마스크층(25)이 패터닝될 수 있다. Referring to FIG. 2B, a mask layer 25 is patterned on the insulating layer 20 to expose a part of the upper surface of the insulating layer 20. That is, the mask layer 25 may be patterned so that the regions S1, S2, and S3 for forming the bumps B1 and B2 and the connection portions B3 are formed.

다음으로 도 2c를 참조하면, 범프(B1,B2) 및 연결부(B3) 형성을 위해 노출된 절연층(20) 상부에 도금공정을 수행한다. 여기서 범프(B1,B2) 및 연결부(B3)는 Cu/Solder(SnAg)/Au의 복층구조로 형성될 수 있다. 즉, Cu층, Solder층 및 Au층이 순서대로 적층되는 구조이다. Next, referring to FIG. 2C, a plating process is performed on the exposed insulating layer 20 for forming the bumps B1 and B2 and the connecting portion B3. Here, the bumps B1 and B2 and the connecting portion B3 may be formed in a multilayer structure of Cu / Solder (SnAg) / Au. That is, the Cu layer, the solder layer and the Au layer are stacked in this order.

이를 통해 범프(B1,B2)는 광반사를 수행하는 리플렉터의 기능을 가질 수 있다. 여기서 제1범프(B1)는 LED(200)의 n형 전극(201)이 접합되는 부위이며, 제2범프(B2)는 p형 전극(202)이 접합되는 부위로서, 각각 연결부(B3)와 전기적으로 서로 연결된다. 범프(B1,B2)는 광효율을 높이기 위해 상측으로 갈수록 너비가 커지는 형태로 마련될 수 있다.Whereby the bumps B1 and B2 can have the function of a reflector for performing light reflection. The first bump B1 is a portion to which the n-type electrode 201 of the LED 200 is bonded and the second bump B2 is a portion to which the p-type electrode 202 is bonded. And are electrically connected to each other. The bumps B1 and B2 may be formed to have a larger width toward the upper side in order to increase the light efficiency.

다음으로 도 2d를 참조하면, 마스크층(25)을 제거한다. 여기서, 마스크층(25)이 포토레지스트일 경우 에싱(ashing) 공정, 습식 제거 공정 및 O2 플라즈마 방법 중 어느 하나에 의해 제거될 수 있다. 또한, 마스크층(25)이 실리콘 질화막 또는 실리콘 산화막일 경우 RIE(Reactive Ion Etching) 공정, 인산용액, 불산용액, BOE용액(Buffered Oxide etcher) 중 어느 하나에 의해 제거될 수 있다.Next, referring to FIG. 2D, the mask layer 25 is removed. Here, if the mask layer 25 is a photoresist, it can be removed by any of an ashing process, a wet removal process, and an O2 plasma process. When the mask layer 25 is a silicon nitride film or a silicon oxide film, it may be removed by any one of RIE (Reactive Ion Etching) process, phosphoric acid solution, fluoric acid solution and BOE solution (Buffered Oxide etcher).

다음으로 도 2e를 참조하면, 포토 공정에 의해 전면을 커버하도록 보호막(Passivation layer)(30)을 형성한 후, 연결부(B3)의 상면 및 범프(B1,B2)가 노출되도록 보호막(30)을 선택적으로 제거한다. 여기서, 보호막(30)은 범프(B1,B2)와 대면하는 경사면(30a)의 경사각(θ)이 상측방향으로 갈수록 커지도록 형성될 수 있다. 또 보호막(30)은 범프(B1,B2) 보다 높은 크기로 형성될 수 있다. 이러한 보호막(30)은 예컨대, 질화규소, 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성을 가지는 유기물 또는 플라스마 화학 기상 증착으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어질 수 있다. 또, 보호막(30)은 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.Next, referring to FIG. 2E, a passivation layer 30 is formed to cover the entire surface by a photolithography process. Then, a passivation layer 30 is formed to expose the upper surface of the connection portion B3 and the bumps B1 and B2. Selectively remove. Here, the protective film 30 may be formed such that the inclination angle [theta] of the inclined surface 30a facing the bumps B1 and B2 becomes larger toward the upper side. The protective film 30 may be formed to have a size larger than that of the bumps B1 and B2. The protective film 30 may be formed of, for example, silicon nitride, an inorganic material made of silicon oxide, an organic material having excellent planarization property and photosensitivity, or an a-Si: C: O, a-Si: O: F or the like formed by plasma chemical vapor deposition A low dielectric constant insulating material, or the like. In addition, the protective film 30 may have a bilayer structure of a lower inorganic film and an upper organic film.

다음으로 도 2f를 참조하면, 전면을 커버하도록 반사층(40)을 형성한다. 반사층(40)은 Al, Au, Cr, Sn, In, Ni, Co, Cu, Zn, Ti 및 Ag 중 하나 이상의 금속 또는 금속 합금으로 이루어질 수 있으며, 스퍼터링(Sputtering) 등을 포함하는 도금공정을 통해 형성될 수 있다.Next, referring to FIG. 2F, a reflective layer 40 is formed to cover the entire surface. The reflective layer 40 may be formed of one or more metals or metal alloys of Al, Au, Cr, Sn, In, Ni, Co, Cu, Zn, Ti, and Ag and may be formed by a plating process including sputtering .

다음으로 도 2g를 참조하면, 포토공정에 의해 반사층(40)의 전면을 커버하도록 포토레지스트(60)를 형성하고, 설정된 부분의 포토레지스트(60)를 제거한다. 즉, 연결부(B3) 상부 및 양측 보호막(30) 사이의 범프(B1,B2)가 노출되도록 포토레지스트(60)가 제거될 수 있다. 또, 범프(B1,B2)와 반사층(40)의 접촉부위가 일부 노출되도록 포토레지스트(60)가 제거될 수 있다. Next, referring to FIG. 2G, a photoresist 60 is formed to cover the entire surface of the reflective layer 40 by a photolithography process, and the photoresist 60 of the set portion is removed. That is, the photoresist 60 may be removed so that the bumps B1 and B2 between the upper portion of the connection portion B3 and the two side protective films 30 are exposed. In addition, the photoresist 60 can be removed so that the contact portions of the bumps B1, B2 and the reflective layer 40 are partially exposed.

다음으로 도 2h를 참조하면, 도 2g 과정을 통해 노출된 부위의 반사층(40)을 제거한다. 즉, 노출된 연결부(B3) 상부 및 양측 보호막(30) 사이의 범프(B1,B2)에 형성된 반사층(40)을 제거한다. 또, 범프(B1,B2)와 반사층(40)의 접촉부위 중 노출된 부위에 형성된 반사층(40)을 제거한다. 여기서, 범프(B1,B2)가 서로 연결되도록 범프(B1,B2)의 전면에 형성된 반사층(40)에 대한 식각 작업이 수행되어, LED(200)의 n형 전극(201) 및 p형 전극(202)이 범프(B1,B2)에 접합될 경우, 해당 반사층(40)에 의해 n형 전극(201) 및 p형 전극(202) 간 쇼트가 발생하는 것을 방지할 수 있다.Next, referring to FIG. 2H, the reflective layer 40 of the exposed portion is removed through the process of FIG. 2G. That is, the reflective layer 40 formed on the bumps B1 and B2 between the upper portion of the exposed connection portion B3 and the protective film 30 is removed. The reflective layer 40 formed on the exposed portion of the contact area between the bumps B1 and B2 and the reflective layer 40 is removed. An etching operation is performed on the reflective layer 40 formed on the front surfaces of the bumps B1 and B2 so that the bumps B1 and B2 are connected to each other so that the n-type electrode 201 and the p- 202 can be prevented from being short-circuited between the n-type electrode 201 and the p-type electrode 202 by the reflective layer 40 when the n-type electrode 202 and the n-type electrode 202 are bonded to the bumps B1, B2.

다음으로 도 2i를 참조하면, 잔여 포토레지스트(60)를 모두 제거한다. 포토레지스트(60)는 상술한 마스크층(25)과 동일한 방법으로 제거될 수 있다. 여기서, 보호막(30)의 경사면(30a)에 형성된 반사층(40)에 의해 집광 및 광반사를 수행할 수 있다. 이러한 반사층(40)은 범프(B1,B2)에 접촉되는 않는 범위 내에서 절연층(20) 상부 일면으로 연장되도록 형성될 수 있으며, LED(200) 광을 반사시켜 광효율을 높일 수 있다. 이와 같이, 반사층(40)을 갖는 보호막(30)을 포토리소그래피 공정에 의해 서브마운트(100)에 형성함으로써, 종래의 LED(200)에 별도의 반사층을 형성하는 과정을 생략하여 LED 제조공정을 단순화시킬 있고, LED 광효율을 높일 수 있다.Referring now to Figure 2i, all remaining photoresist 60 is removed. The photoresist 60 can be removed in the same manner as the mask layer 25 described above. Here, the reflection layer 40 formed on the inclined surface 30a of the protective film 30 can perform light condensing and light reflection. The reflective layer 40 may be formed to extend to one surface of the insulating layer 20 within a range not contacting the bumps B1 and B2 and reflect the light of the LED 200 to increase the light efficiency. By forming the protective film 30 having the reflective layer 40 on the submount 100 by the photolithography process as described above, the process of forming a separate reflective layer on the conventional LED 200 is omitted, thereby simplifying the LED manufacturing process And the LED light efficiency can be increased.

다음으로 도 2j를 참조하면, LED 전극(201,202)을 범프(B1,B2)에 적층시켜 접합한다. 예컨대, 열과 압력을 이용한 리플로우 공정에 의해 접합이 이루어질 수 있다. 이때, LED(200)의 전극(201,202)과 범프(B1,B2) 간의 접합 시 LED(200)의 전극(201,202)의 Au와 범프(B1,B2)의 금속 간 확산이 이루어진다. 즉, LED(200)의 전극(201,202)의 Au가 범프(B1,B2)의 Solder(SnAg)에 흡수될 수 있다. 또, 범프(B1,B2)의 Cu층과 Au층이 Solder층에 흡수되면서 금속 간 화합물이 생성될 수 있다. 이때, 범프(B1,B2)의 Solder층은 저온(약 200도)에서 녹기 때문에 낮은 온도로도 LED(200)의 전극(201,202)과 범프(B1,B2) 간 접합이 효과적으로 이루어질 수 있다.Next, referring to FIG. 2J, the LED electrodes 201 and 202 are laminated and bonded to the bumps B1 and B2. For example, bonding can be achieved by a reflow process using heat and pressure. At this time, when the electrodes 201 and 202 of the LED 200 are bonded to the bumps B1 and B2, Au of the electrodes 201 and 202 of the LED 200 is diffused between the bumps B1 and B2. That is, Au of the electrodes 201 and 202 of the LED 200 can be absorbed by the solder (SnAg) of the bumps B1 and B2. Further, an intermetallic compound can be generated while the Cu layer and the Au layer of the bumps B1 and B2 are absorbed by the solder layer. At this time, since the solder layer of the bumps B1 and B2 melts at a low temperature (about 200 degrees), the bonding between the electrodes 201 and 202 of the LED 200 and the bumps B1 and B2 can be effectively performed even at a low temperature.

다음으로, 도 2k를 참조하면, 절단공정에 의해 개별화된 LED칩 단위로 절단한다. 이때, 단일칩 또는 멀티칩 단위로 절단될 수 있다. 이와 같이, 웨이퍼 레벨에서 LED(200)를 플립칩 접합하여 공정을 단순화시킬 수 있다. 이후, LED칩을 리드프레임(5)에 실장한 후, 와이어(W) 본딩에 의해 연결부(B3)와 리드프레임(5)의 리드(2)를 서로 연결하게 된다. 또, 광 투과성 캡(4)을 덮어 도 1의 LED 패키지(1) 제조를 완료하게 된다.Next, referring to FIG. 2K, the LED chips are cut into individual LED chips by a cutting process. At this time, it can be cut into a single chip or a multi-chip unit. Thus, the LED 200 can be flip-chip bonded at the wafer level to simplify the process. Thereafter, the LED chip is mounted on the lead frame 5, and the connection part B3 is connected to the lead 2 of the lead frame 5 by wire bonding. In addition, the LED package 1 of Fig. 1 is completed by covering the light-transmitting cap 4.

도 3은 도 1의 LED 패키지에서 수행되는 LED칩의 광반사 형태를 개념도로 도시한 것이다.FIG. 3 is a conceptual view illustrating a light reflection form of the LED chip performed in the LED package of FIG. 1. FIG.

도 3을 참조하면, 범프(B1,B2)와 서브마운트(100)의 보호막(30)에 형성된 반사층(40)에 의해 LED(200)의 활성층(미도시)으로부터 방출되는 광에 대한 집광 및 광반사가 효율적으로 이루어진다. 이와 같이, 광반사를 수행하는 리플렉터 기능을 갖는 복층의 범프(B1,B2)를 포토리소그래피 공정에 의해 서브마운트(100)에 형성함으로써, 종래의 LED(200)에 별도의 반사층을 형성하는 과정을 생략하여 LED 제조공정을 단순화시킬 있고, 광효율성을 높일 수 있다. 또, 집광 및 광반사를 수행하는 반사층(40)이 형성된 보호막(30)을 포토리소그래피 공정에 의해 서브마운트(100)에 형성함으로써, LED 광효율을 높일 수 있다.3, light is condensed and light is emitted from the active layer (not shown) of the LED 200 by the bumps B1 and B2 and the reflection layer 40 formed on the protective film 30 of the submount 100, Reflection is efficiently performed. As described above, the process of forming a separate reflection layer on the conventional LED 200 by forming the bumps B1 and B2 having the reflector function for reflecting light on the submount 100 by photolithography The manufacturing process of the LED can be simplified and the light efficiency can be enhanced. In addition, by forming the protective film 30 on which the reflective layer 40 for condensing and reflecting light is formed on the submount 100 by a photolithography process, the LED light efficiency can be increased.

이상에서는 특정의 실시 예에 대하여 도시하고 설명하였다. 그러나, 본 발명은 상기한 실시 예에만 한정되지 않으며, 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 이하의 청구범위에 기재된 발명의 기술적 사상의 요지를 벗어남이 없이 얼마든지 다양하게 변경 실시할 수 있을 것이다.The foregoing has shown and described specific embodiments. However, it is to be understood that the present invention is not limited to the above-described embodiment, and various changes and modifications may be made without departing from the scope of the technical idea of the present invention described in the following claims It will be possible.

1: LED 패키지 10: (서브마운트)기판
20: 절연층 30: 보호막
31: 경사면 40: 반사층
100: 서브마운트 200: LED
201,202: 전극 B1,B2: 범프
B3: 연결부1: LED package 10: (submount) substrate
20: insulating layer 30: protective film
31: sloped surface 40: reflective layer
100: Submount 200: LED
201, 202: electrode B1, B2: bump
B3: Connection

Claims (14)

기판; 및
포토리소그래피 공정에 의해 상기 기판 상부에 형성되어 LED의 전극과 접합되는 범프;를 포함하되,
상기 범프는 상기 LED에 의해 방출되는 광을 반사하는 복층으로 마련된 LED용 서브마운트.Board; And
And a bump formed on the substrate by a photolithography process and bonded to an electrode of the LED,
Wherein the bumps are provided in a multi-layer structure for reflecting light emitted by the LED. 제1항에 있어서,
상기 범프는 Cu/Solder/Au 층이 순차적으로 적층된 구조로 마련된 LED용 서브마운트.The method according to claim 1,
Wherein the bumps are formed by sequentially laminating a Cu / Solder / Au layer. 제1항에 있어서,
상기 범프는 상측으로 갈수록 너비가 커지는 형태로 마련된 LED용 서브마운트.The method according to claim 1,
And the bumps are formed to have a larger width toward the upper side. 제1항에 있어서,
상기 범프와 대면하는 부위가 경사면으로 마련되며, 상기 경사면의 상부에 반사층이 형성되어 상기 LED 광을 집광 및 반사시키는 보호막을 더 포함하는 LED용 서브마운트.The method according to claim 1,
Further comprising a protective layer provided on an upper surface of the inclined surface so as to face the bump and to reflect and reflect the LED light. 제4항에 있어서,
상기 반사층은 Al, Au, Cr, Sn, In, Ni, Co, Cu, Zn, Ti 및 Ag 중 하나 이상의 금속 또는 금속 합금으로 이루어진 LED용 서브마운트.5. The method of claim 4,
Wherein the reflective layer comprises at least one metal or metal alloy selected from Al, Au, Cr, Sn, In, Ni, Co, Cu, Zn, Ti and Ag. 제1항에 있어서,
PCB의 전기신호를 와이어에 의해 수신하여 상기 범프로 전달하는 연결부를 더 포함하고, 상기 연결부는 상기 포토리소그래피 공정에 의해 상기 범프와 동일구조로 형성된 LED용 서브마운트.The method according to claim 1,
Further comprising a connection part for receiving an electrical signal of the PCB by a wire and transferring the electrical signal to the bump, wherein the connection part is formed in the same structure as the bump by the photolithography process. 제1항 내지 제6항 중 어느 한 항에 따른 서브마운트; 및
상기 서브마운트의 범프에 접합되는 전극을 가진 LED;를 포함하는 LED칩.A submount according to any one of claims 1 to 6; And
And an LED having an electrode bonded to the bump of the submount. 제1항에 있어서,
상기 LED는 거꾸로 뒤집은 상태에서 상측에 LED기판이 위치하고, 하측에 상기 전극이 위치하는 일반형 LED를 포함하며, 상기 서브마운트에 플립칩 형태로 접합된 LED칩.The method according to claim 1,
Wherein the LED comprises a general LED having an LED substrate located on the upper side and a lower side on which the LED is placed, and the LED chip is bonded to the submount in a flip chip form. 제7항에 따른 LED칩 제조방법에 있어서,
(a) 상기 포토리소그래피 공정에 의해 상기 서브마운트의 기판 상부에 상기 범프를 형성하는 단계; 및
(b) 상기 범프에 상기 LED 전극을 접합시키는 단계;를 포함하되,
상기 범프는 상기 LED에 의해 방출되는 광을 반사하는 복층으로 형성되는 LED칩 제조방법.The LED chip manufacturing method according to claim 7,
(a) forming the bumps on the substrate of the submount by the photolithography process; And
(b) bonding the LED electrode to the bump,
Wherein the bumps are formed in a multi-layer structure that reflects light emitted by the LEDs. 제9항에 있어서,
상기 (a) 단계는, 상기 포토리소그래피 공정 시 PCB의 전기신호를 상기 범프로 전달하기 위한 연결부를 상기 범프와 동일구조로 일괄적으로 형성하는 단계를 더 포함하는 LED칩 제조방법.10. The method of claim 9,
Wherein the step (a) further comprises the step of collectively forming a connection part for transferring an electrical signal of the PCB to the bump in the photolithography step, with the same structure as the bump. 제10항에 있어서,
상기 범프와 상기 연결부를 형성한 이후,
상기 범프와 대면하는 부위가 경사면으로 마련된 보호막을 형성하는 단계와,
상기 경사면의 상부에 반사층을 형성하는 단계를 더 포함하는 LED칩 제조방법.11. The method of claim 10,
After forming the bump and the connection,
Forming a protective film having an inclined surface facing the bump,
And forming a reflective layer on the upper surface of the inclined surface. 제9항에 있어서,
상기 범프는 Cu/Solder/Au 층이 순차적으로 적층된 구조로 형성된 LED칩 제조방법.10. The method of claim 9,
Wherein the bumps are formed by sequentially laminating a Cu / Solder / Au layer. 제12항에 있어서,
상기 (b) 단계는, 상기 LED 전극의 Au가 상기 범프의 Solder층으로 확산이 이루어지도록 열과 압력을 이용한 리플로우 공정에 의해 수행되는 LED칩 제조방법.13. The method of claim 12,
Wherein the step (b) is performed by a reflow process using heat and pressure so that Au of the LED electrode is diffused into the solder layer of the bump. 제9항에 있어서,
상기 (b) 단계 이후, 절단공정에 의해 개별화된 상기 LED칩 단위로 절단하는 단계를 더 포함하는 LED칩 제조방법.10. The method of claim 9,
And cutting the LED chip unit that has been individualized by the cutting step after the step (b).
KR1020130030297A 2013-03-21 2013-03-21 Submount used for light emitting diode chip, light emitting diode chip, and method of manufacturing light emitting diode chip KR101502835B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130030297A KR101502835B1 (en) 2013-03-21 2013-03-21 Submount used for light emitting diode chip, light emitting diode chip, and method of manufacturing light emitting diode chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130030297A KR101502835B1 (en) 2013-03-21 2013-03-21 Submount used for light emitting diode chip, light emitting diode chip, and method of manufacturing light emitting diode chip

Publications (2)

Publication Number Publication Date
KR20140115590A true KR20140115590A (en) 2014-10-01
KR101502835B1 KR101502835B1 (en) 2015-03-16

Family

ID=51989873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130030297A KR101502835B1 (en) 2013-03-21 2013-03-21 Submount used for light emitting diode chip, light emitting diode chip, and method of manufacturing light emitting diode chip

Country Status (1)

Country Link
KR (1) KR101502835B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020155529A1 (en) * 2019-02-03 2020-08-06 泉州三安半导体科技有限公司 Light-emitting device
US10741737B2 (en) 2017-12-14 2020-08-11 Samsung Electronics Co., Ltd. Light emitting device package

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203260631U (en) * 2010-07-01 2013-10-30 西铁城控股株式会社 Led light source device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741737B2 (en) 2017-12-14 2020-08-11 Samsung Electronics Co., Ltd. Light emitting device package
WO2020155529A1 (en) * 2019-02-03 2020-08-06 泉州三安半导体科技有限公司 Light-emitting device

Also Published As

Publication number Publication date
KR101502835B1 (en) 2015-03-16

Similar Documents

Publication Publication Date Title
US10727376B2 (en) Light emitting diode package and method of manufacturing the same
US8816386B2 (en) Light emitting device and manufacture method thereof
JP5744147B2 (en) Semiconductor light emitting device having integrated electronic components
US9608186B2 (en) Light-emitting diode module having light-emitting diode joined through solder paste and light-emitting diode
US9397266B2 (en) Lateral semiconductor light emitting diodes having large area contacts
JP5535414B2 (en) Method for producing group III-nitride LED with increased luminous capacity
JP5432234B2 (en) Mounting for semiconductor light emitting devices
JP5354828B2 (en) III-nitride light-emitting device with enhanced light generation capability
US9728698B2 (en) Light emitting device package having improved heat dissipation efficiency
US20070126016A1 (en) Light emitting device and manufacture method thereof
KR102550004B1 (en) Light emitting device
TWI570881B (en) Light emitting diode and light emitting device
KR20160036862A (en) Method of fabricating lighting emitting device and lighting emitting device fabricated by the same
KR20160010176A (en) Light emitting device having improved thermal dissipation efficiency and method of fabricating the same
CN110021691B (en) Semiconductor light emitting device
KR101502835B1 (en) Submount used for light emitting diode chip, light emitting diode chip, and method of manufacturing light emitting diode chip
KR20120031472A (en) Wafer-level light emitting diode package and method of fabricating the same
KR20150052513A (en) LED device and package having the same
JP2008193006A (en) GaN-BASED LED CHIP
KR20160112295A (en) Light-emitting diode including metal bulk

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 6