KR20140109193A - 신호수신장치 및 신호입출력시스템 - Google Patents

신호수신장치 및 신호입출력시스템 Download PDF

Info

Publication number
KR20140109193A
KR20140109193A KR1020130023606A KR20130023606A KR20140109193A KR 20140109193 A KR20140109193 A KR 20140109193A KR 1020130023606 A KR1020130023606 A KR 1020130023606A KR 20130023606 A KR20130023606 A KR 20130023606A KR 20140109193 A KR20140109193 A KR 20140109193A
Authority
KR
South Korea
Prior art keywords
signal
data
level
control
input
Prior art date
Application number
KR1020130023606A
Other languages
English (en)
Inventor
김동균
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130023606A priority Critical patent/KR20140109193A/ko
Publication of KR20140109193A publication Critical patent/KR20140109193A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Dram (AREA)

Abstract

신호입출력시스템은 라이트동작 시 데이터 및 상기 데이터의 마스킹 및 반전 여부에 대한 정보를 포함하는 레벨신호를 전송하는 신호송신장치; 및 상기 레벨신호로부터 상기 데이터의 마스킹 및 반전여부에 대한 정보를 추출하여 제1 및 제2 제어신호를 생성하고, 상기 제1 및 제2 제어신호에 응답하여 상기 데이터로부터 저장부에 저장되는 입력데이터를 구동하는 신호수신장치를 포함한다.

Description

신호수신장치 및 신호입출력시스템{SIGNAL RECEIVING DEVICE AND SIGNAL INPUT OUTPUT SYSTEM}
본 발명은 신호수신장치 및 신호입출력시스템에 관한 것이다.
반도체시스템에서 리드동작 및 라이트동작은 메모리컨트롤러와 반도체메모리장치 간의 다수의 비트를 포함하는 데이터의 교환에 의해 수행된다. 리드동작 시 반도체메모리장치에 저장된 데이터가 출력되어 메모리컨트롤러에 전송된다. 라이트동작 시 메모리컨트롤러에서 인가된 데이터가 반도체메모리장치에 포함된 저장부에 저장된다. 메모리컨트롤러에서 인가된 데이터 중 원하는 비트만을 저장부에 저장하기 위해 데이터마스킹(DATA MASKING)이 사용된다. 즉, 반도체메모리장치는 데이터마스킹에 의해 메모리컨트롤러에서 인가된 데이터 중 원하는 비트만을 저장한다. 반도체시스템에서 데이터마스킹이 구현되기 위해서는 어떤 데이터가 마스킹되어야 하는지에 대한 정보를 포함하는 데이터마스킹신호가 메모리컨트롤러에서 반도체메모리장치로 데이터와 함께 전송되어야 한다.
한편, 반도체시스템에서 전송되는 데이터 비트들 중 이전 시점에 비해 레벨이 바뀌는 비트가 많아질 수록 SSN(Simultaneous Switching Noise) 현상 및 ISI(Inter Symbol Interface) 현상의 발생이 증가한다. 따라서, 반도체시스템에서는 전송되는 데이터의 비트들 중 이전 시점에 비해 레벨이 바뀌는 비트가 많이 포함되는 경우 데이터를 반전시켜 전송하는 DBI(Data Bus Inversion)를 사용하여 SSN 현상 및 ISI 현상이 발생하는 것을 감소시키고 있다. 반도체시스템에서 DBI가 적용되어 메모리컨트롤러에서 반도체메모리장치로 데이터가 전송되는 경우 데이터가 반전되어 전송되어 있는지에 대한 정보를 포함하는 DBI신호가 함께 전송되어야 한다.
본 발명은 신호가 전송되는 패드 및 핀의 수를 최소화할 수 있도록 한 신호수신장치 및 신호입출력시스템을 제공한다.
이를 위해 본 발명은 라이트동작 시 데이터 및 상기 데이터의 마스킹 및 반전 여부에 대한 정보를 포함하는 레벨신호를 전송하는 신호송신장치; 및 상기 레벨신호로부터 상기 데이터의 마스킹 및 반전여부에 대한 정보를 추출하여 제1 및 제2 제어신호를 생성하고, 상기 제1 및 제2 제어신호에 응답하여 상기 데이터로부터 저장부에 저장되는 입력데이터를 구동하는 신호수신장치를 포함하는 신호입출력시스템을 제공한다.
또한, 본 발명은 데이터의 마스킹 및 반전 여부에 대한 정보를 포함하는 레벨신호의 레벨에 따라 인에이블이 결정되는 제1 및 제2 제어신호를 생성하는 제어신호생성부; 및 상기 제1 및 제2 제어신호에 응답하여 상기 데이터로부터 저장부에 저장되는 입력데이터의 구동을 제어하는 라이트제어부를 포함하는 신호수신장치를 제공한다.
본 발명에 의하면 데이터마스킹 및 DBI에 대한 정보를 하나의 신호에 포함시켜 전송함으로써, 신호송신장치 및 신호수신장치의 패드 및 핀의 수를 최소화할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 신호입출력시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 신호입출력시스템에 포함된 라이트제어부의 구성을 도시한 블럭도이다.
도 3은 도 1에 도시된 신호입출력시스템의 동작을 설명하기 위한 타이밍도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 신호입출력시스템의 구성을 도시한 블럭도이다.
도 1에 도시된 바와 같이, 본 실시예에 따른 신호입출력시스템은 신호송신장치(1) 및 신호수신장치(2)를 포함한다. 신호송신장치(1)는 라이트동작 시 데이터(DQ) 및 레벨신호(LEV)를 신호수신장치(2)에 인가한다. 신호수신장치(2)는 제어신호생성부(21), 라이트제어부(22) 및 저장부(23)로 구성된다. 신호입출력시스템이 반도체시스템인 경우 신호송신장치(1)는 메모리컨트롤러로 구현될 수 있고, 신호수신장치(2)는 반도체메모리장치로 구현될 수 있으며, 저장부(24)는 메모리셀 어레이로 구현될 수 있다.
레벨신호(LEV)의 레벨은 신호송신장치(1)에서 인가되는 데이터(DQ)에 따라 전송된다. 좀 더 구체적으로, 레벨신호(LEV)는 신호송신장치(1)에서 인가되는 데이터(DQ)가 반전되지 않고, 마스킹되지 않아야 하는 경우 제1 레벨로 설정되고, 데이터(DQ)가 마스킹되어야 하는 경우 제2 레벨로 설정되며, 데이터(DQ)가 반전되어 전송되는 경우 제3 레벨로 설정된다. 레벨신호(LEV)의 레벨은 실시예에 따라 다양하게 설정할 수 있다.
제어신호생성부(21)는 레벨신호(LEV)의 레벨에 따라 인에이블 여부가 결정되는 제1 제어신호(CON1) 및 제2 제어신호(CON2)를 생성한다. 제어신호생성부(21)는 레벨신호(LEV)가 제1 레벨인 경우 모두 디스에이블되는 제1 제어신호(CON1) 및 제2 제어신호(CON2)를 생성한다. 제어신호생성부(21)는 레벨신호(LEV)가 제2 레벨인 경우 인에이블되는 제1 제어신호(CON1) 및 디스에이블되는 제2 제어신호(CON2)를 생성한다. 제어신호생성부(21)는 레벨신호(LEV)가 제3 레벨인 경우 인에이블되는 제2 제어신호(CON2) 및 디스에이블되는 제1 제어신호(CON1)를 생성한다. 제1 제어신호(CON1) 및 제2 제어신호(CON2)의 인에이블 및 디스에이블 레벨은 실시예에 따라서 다양하게 설정할 수 있다.
라이트제어부(22)는 제1 제어신호(CON1) 및 제2 제어신호(CON2)에 응답하여 데이터(DQ)로부터 입력데이터(DIN)를 구동하여 저장부(23)에 저장한다. 라이트제어부(22)는 제1 제어신호(CON1) 및 제2 제어신호(CON2)가 모두 디스에이블되는 경우 데이터(DQ)와 동일한 레벨로 입력데이터(DIN)를 구동하여 저장부(23)에 저장한다. 라이트제어부(22)는 제1 제어신호(CON1)가 인에이블되고, 제2 제어신호(CON2)가 디스에이블되는 경우 데이터(DQ)에 의해 입력데이터(DIN)를 구동하는 동작을 중단한다. 따라서, 저장부(23)에 데이터(DQ)가 저장되지 않는다. 라이트제어부(22)는 제2 제어신호(CON2)가 인에이블되고, 제1 제어신호(CON1)가 디스에이블되는 경우 데이터(DQ)의 반전 레벨로 입력데이터(DIN)를 구동하여 저장부(23)에 저장한다. 라이트제어부(22)의 보다 구체적인 구성은 도 2에 도시된 실시예를 참고하여 확인할 수 있다.
도 2를 참고하면 라이트제어부(22)는 라이트드라이버(221) 및 데이터반전부(222)로 구성된다. 라이트드라이버(221)는 데이터(DQ)를 입력받아 제1 제어신호(CON1) 및 제2 제어신호(CON2)에 응답하여 입력데이터(DIN)를 구동한다. 좀 더 구체적으로, 라이트드라이버(221)는 제1 제어신호(CON1) 및 제2 제어신호(CON2)가 모두 디스에이블되는 경우 데이터(DQ)와 동일한 레벨로 입력데이터(DIN)를 구동한다. 또한, 라이트드라이버(221)는 제1 제어신호(CON1)가 인에이블되고, 제2 제어신호(CON2)가 디스에이블되는 경우 데이터(DQ)에 의한 입력데이터(DIN)의 구동을 중단한다. 한편, 라이트드라이버(221)는 제1 제어신호(CON1)가 디스에이블되고, 제2 제어신호(CON2)가 인에이블되는 경우에도 데이터(DQ)에 의한 입력데이터(DIN)의 구동을 중단한다. 데이터반전부(222)는 데이터(DQ)를 입력받아 제2 제어신호(CON2)에 응답하여 입력데이터(DIN)를 구동한다. 좀 더 구체적으로, 데이터반전부(222)는 제2 제어신호(CON2)가 인에이블되는 경우 데이터(DQ)의 반전 레벨로 입력데이터(DIN)를 구동한다. 또한, 데이터반전부(222)는 제2 제어신호(CON2)가 디스에이블되는 경우 데이터(DQ)에 의한 입력데이터(DIN)의 구동을 중단한다.
본 실시예에 따른 신호입출력시스템의 라이트동작을 도 3을 참고하여 살펴보면 다음과 같다.
우선, T11~T12 구간에서 신호송신장치(1)는 D1~D3을 포함하는 데이터(DQ)와 제1 레벨(L1)의 레벨신호(LEV)를 신호수신장치(2)에 인가한다. 신호수신장치(2)는 제1 레벨(L1)의 레벨신호(LEV)로부터 모두 로직로우레벨로 디스에이블되는 제1 제어신호(CON1) 및 제2 제어신호(CON2)를 생성한다. 제1 제어신호(CON1) 및 제2 제어신호(CON2)가 모두 디스에이블되는 경우 입력데이터(DIN)는 데이터(DQ)와 동일한 레벨로 구동되므로, 신호수신장치(2)에 포함된 저장부(23)에는 D1~D3을 포함하는 입력데이터(DIN)가 저장된다.
다음으로, T12~T13 구간에서 신호송신장치(1)는 D4를 포함하는 데이터(DQ)와 제2 레벨(L2)의 레벨신호(LEV)를 신호수신장치(2)에 인가한다. 신호수신장치(2)는 제2 레벨(L2)의 레벨신호(LEV)로부터 로직하이레벨로 인에이블되는 제1 제어신호(CON1)와, 로직로우레벨로 디스에이블되는 제2 제어신호(CON2)를 생성한다. 제1 제어신호(CON1)가 인에이블되는 경우 데이터(DQ)에 의한 입력데이터(DIN)의 구동이 중단되므로, D4를 포함하는 데이터(DQ)는 마스킹되어 신호수신장치(2)에 포함된 저장부(23)에 저장되지 않는다. 즉, T12~T13 구간에서는 신호송신장치(1)에서 인가된 데이터(DQ)가 저장부(23)에 저장되지 않는 데이터마스킹(DATA MASKING)이 수행된다.
다음으로, T13~T14 구간에서 신호송신장치(1)는 D5~D7을 포함하는 데이터(DQ)와 제1 레벨(L1)의 레벨신호(LEV)를 신호수신장치(2)에 인가한다. 신호수신장치(2)는 제1 레벨(L1)의 레벨신호(LEV)로부터 모두 로직로우레벨로 디스에이블되는 제1 제어신호(CON1) 및 제2 제어신호(CON2)를 생성한다. 제1 제어신호(CON1) 및 제2 제어신호(CON2)가 모두 디스에이블되는 경우 입력데이터(DIN)는 데이터(DQ)와 동일한 레벨로 구동되므로, 신호수신장치(2)에 포함된 저장부(23)에는 D5~D7을 포함하는 입력데이터(DIN)가 저장된다.
마지막으로, T14~T15 구간에서 신호송신장치(1)는 D8B을 포함하는 데이터(DQ)와 제3 레벨(L3)의 레벨신호(LEV)를 신호수신장치(2)에 인가한다. 신호수신장치(2)는 제3 레벨(L3)의 레벨신호(LEV)로부터 로직하이레벨로 인에이블되는 제2 제어신호(CON2)와, 로직로우레벨로 디스에이블되는 제1 제어신호(CON1)를 생성한다. 제2 제어신호(CON2)가 인에이블되는 경우 데이터(DQ)의 반전 레벨로 입력데이터(DIN)가 구동되므로, 신호수신장치(2)에 포함된 저장부(23)에는 D8을 포함하는 입력데이터(DIN)가 저장된다. D8은 D8B를 반전시켜 생성된 데이터(DQ)의 비트를 의미한다. 즉, T14~T15 구간에서는 신호송신장치(1)에서 반전된 레벨로 전송된 데이터를 반전시켜 저장부(24)에 저장하는 DBI(Data Bus Inversion)가 수행된다.
이상 살펴본 바와 같이, 본 실시예에 따른 신호입출력시스템은 레벨신호(LEV)만을 사용하여 데이터마스킹 및 DBI를 수행한다. 즉, 본 실시예에 따른 신호입출력시스템은 신호송신장치(1)에서 인가되는 레벨신호(LEV)의 레벨에 따라 데이터(DQ)를 신호수신장치(2)에 포함된 저장부(23)에 저장하는 것을 차단하는 데이터마스킹을 수행하거나 반전되어 전송된 데이터(DQ)를 다시 반전시켜 저장하는 DBI를 수행한다. 따라서, 본 실시예에 따른 신호입출력시스템에 포함된 신호송신장치(1) 및 신호수신장치(2)는 데이터마스킹 및 DBI를 수행하기 위해 레벨신호(LEV)를 수신하거나 송신하기 위한 패드(PAD) 및 핀(PIN)을 하나씩만 구비하면 된다.
1: 신호송신장치 2: 신호수신장치
21: 제어신호생성부 22: 라이트제어부
23: 저장부 221: 라이트드라이버
222: 데이터반전부

Claims (20)

  1. 라이트동작 시 데이터 및 상기 데이터의 마스킹 및 반전 여부에 대한 정보를 포함하는 레벨신호를 전송하는 신호송신장치; 및
    상기 레벨신호로부터 상기 데이터의 마스킹 및 반전여부에 대한 정보를 추출하여 제1 및 제2 제어신호를 생성하고, 상기 제1 및 제2 제어신호에 응답하여 상기 데이터로부터 저장부에 저장되는 입력데이터를 구동하는 신호수신장치를 포함하는 신호입출력시스템.
  2. 제 1 항에 있어서, 상기 신호송신장치는 상기 데이터가 마스킹 및 반전되지 않는 경우 제1 레벨을 갖는 상기 레벨신호를 송신하는 신호입출력시스템.
  3. 제 2 항에 있어서, 상기 신호수신장치는 상기 레벨신호가 상기 제1 레벨인 경우 모두 디스에이블되는 상기 제1 및 제2 제어신호를 생성하는 신호입출력시스템.
  4. 제 3 항에 있어서, 상기 신호수신장치는 상기 제1 및 제2 제어신호가 모두 디스에이블되는 경우 상기 데이터와 동일한 레벨로 상기 입력데이터를 구동하는 신호입출력시스템.
  5. 제 1 항에 있어서, 상기 신호송신장치는 상기 데이터가 마스킹되어야 하는 경우 제2 레벨을 갖는 상기 레벨신호를 송신하는 신호입출력시스템.
  6. 제 5 항에 있어서, 상기 신호수신장치는 상기 레벨신호가 상기 제2 레벨인 경우 인에이블되는 상기 제1 제어신호 및 디스에이블되는 상기 제2 제어신호를 생성하는 신호입출력시스템.
  7. 제 6 항에 있어서, 상기 신호수신장치는 상기 제1 제어신호가 인에이블되는 경우 상기 입력데이터의 구동을 중단하는 신호입출력시스템.
  8. 제 1 항에 있어서, 상기 신호송신장치는 상기 데이터가 반전되어 전송되는 경우 제3 레벨을 갖는 상기 레벨신호를 송신하는 신호입출력시스템.
  9. 제 8 항에 있어서, 상기 신호수신장치는 상기 레벨신호가 상기 제3 레벨인 경우 인에이블되는 상기 제2 제어신호 및 디스에이블되는 상기 제1 제어신호를 생성하는 신호입출력시스템.
  10. 제 9 항에 있어서, 상기 신호수신장치는 상기 제2 제어신호가 인에이블되는 경우 상기 데이터의 반전 레벨로 상기 입력데이터를 구동하는 신호입출력시스템.
  11. 제 1 항에 있어서, 상기 신호수신장치는
    상기 레벨신호의 레벨에 따라 인에이블이 결정되는 제1 및 제2 제어신호를 생성하는 제어신호생성부; 및
    상기 제1 및 제2 제어신호에 응답하여 상기 데이터로부터 상기 입력데이터의 구동을 제어하는 라이트제어부를 포함하는 신호입출력시스템.
  12. 제 11 항에 있어서, 상기 라이트제어부는
    상기 제1 및 제2 제어신호에 응답하여 상기 데이터로부터 상기 입력데이터의 구동을 결정하는 라이트드라이버; 및
    상기 제2 제어신호에 응답하여 상기 데이터의 반전레벨로 상기 입력데이터를 구동하는 데이터반전부를 포함하는 신호입출력시스템.
  13. 데이터의 마스킹 및 반전 여부에 대한 정보를 포함하는 레벨신호의 레벨에 따라 인에이블이 결정되는 제1 및 제2 제어신호를 생성하는 제어신호생성부; 및
    상기 제1 및 제2 제어신호에 응답하여 상기 데이터로부터 저장부에 저장되는 입력데이터의 구동을 제어하는 라이트제어부를 포함하는 신호수신장치.
  14. 제 13 항에 있어서, 상기 제어신호생성부는 상기 레벨신호가 제1 레벨인 경우 모두 디스에이블되는 상기 제1 및 제2 제어신호를 생성하는 신호수신장치.
  15. 제 14 항에 있어서, 상기 라이트제어부는 상기 제1 및 제2 제어신호가 모두 디스에이블되는 경우 상기 데이터와 동일한 레벨로 상기 입력데이터를 구동하는 신호수신장치.
  16. 제 13 항에 있어서, 상기 제어신호생성부는 상기 레벨신호가 제2 레벨인 경우 인에이블되는 상기 제1 제어신호 및 디스에이블되는 상기 제2 제어신호를 생성하는 신호수신장치.
  17. 제 16 항에 있어서, 상기 라이트제어부는 상기 제1 제어신호가 인에이블되는 경우 상기 입력데이터의 구동을 중단하는 신호수신장치.
  18. 제 13 항에 있어서, 상기 제어신호생성부는 상기 레벨신호가 제3 레벨인 경우 인에이블되는 상기 제2 제어신호 및 디스에이블되는 상기 제1 제어신호를 생성하는 신호수신장치.
  19. 제 18 항에 있어서, 상기 라이트제어부는 상기 제2 제어신호가 인에이블되는 경우 상기 데이터의 반전 레벨로 상기 입력데이터를 구동하는 신호수신장치.
  20. 제 13 항에 있어서, 상기 라이트제어부는
    상기 제1 및 제2 제어신호에 응답하여 상기 데이터로부터 상기 입력데이터의 구동을 결정하는 라이트드라이버; 및
    상기 제2 제어신호에 응답하여 상기 데이터의 반전레벨로 상기 입력데이터를 구동하는 데이터반전부를 포함하는 신호수신장치.
KR1020130023606A 2013-03-05 2013-03-05 신호수신장치 및 신호입출력시스템 KR20140109193A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130023606A KR20140109193A (ko) 2013-03-05 2013-03-05 신호수신장치 및 신호입출력시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130023606A KR20140109193A (ko) 2013-03-05 2013-03-05 신호수신장치 및 신호입출력시스템

Publications (1)

Publication Number Publication Date
KR20140109193A true KR20140109193A (ko) 2014-09-15

Family

ID=51755952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130023606A KR20140109193A (ko) 2013-03-05 2013-03-05 신호수신장치 및 신호입출력시스템

Country Status (1)

Country Link
KR (1) KR20140109193A (ko)

Similar Documents

Publication Publication Date Title
US10545888B2 (en) Data inversion circuit
US11513734B2 (en) Hardware-based power management integrated circuit register file write protection
US10224082B2 (en) Semiconductor device and method of operation
KR102138110B1 (ko) 플래시 메모리를 기반으로 하는 저장 장치 및 그것의 동작 방법
US10847195B2 (en) Semiconductor device having ranks that performs a termination operation
KR102473661B1 (ko) 듀티 사이클을 조절하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR20160131268A (ko) 저장 장치 및 이의 동작 방법
KR20150057397A (ko) 데이터 저장 장치
KR20210031266A (ko) 인터페이스 회로, 메모리 장치, 저장 장치 및 메모리 장치의 동작 방법
KR20210003618A (ko) 메모리 장치 및 이의 동작 방법
CN111105823A (zh) 半导体器件
KR102475816B1 (ko) 집적회로
JP5925549B2 (ja) メモリシステムおよびバンクインターリーブ方法
US20130257474A1 (en) Semiconductor modules
EP2393011A1 (en) Controller for solid state disk, which controls simultaneous switching of pads
US20220004326A1 (en) Memory controller and storage device including the same
KR20140109193A (ko) 신호수신장치 및 신호입출력시스템
US20210249065A1 (en) Semiconductor devices
US20210193214A1 (en) Semiconductor devices
US7583548B2 (en) Semiconductor memory apparatus for allocating different read/write operating time to every bank
US10658015B2 (en) Semiconductor devices
US20150074314A1 (en) Memory, memory system and memory control method
KR20210077081A (ko) 반도체시스템 및 반도체장치
KR20210076661A (ko) 데이터출력방법 및 이를 이용한 반도체장치
KR20140109195A (ko) 신호수신장치 및 신호입출력시스템

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination