KR20140106997A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20140106997A
KR20140106997A KR20130021430A KR20130021430A KR20140106997A KR 20140106997 A KR20140106997 A KR 20140106997A KR 20130021430 A KR20130021430 A KR 20130021430A KR 20130021430 A KR20130021430 A KR 20130021430A KR 20140106997 A KR20140106997 A KR 20140106997A
Authority
KR
South Korea
Prior art keywords
film
semiconductor chip
package
electrode patterns
package substrate
Prior art date
Application number
KR20130021430A
Other languages
English (en)
Inventor
김재춘
배진권
정은호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20130021430A priority Critical patent/KR20140106997A/ko
Priority to US14/134,580 priority patent/US20140239434A1/en
Publication of KR20140106997A publication Critical patent/KR20140106997A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지를 제공한다. 이 반도체 패키지는 써미스터 어레이 필름을 포함하여 반도체 칩의 위치에 따른 온도를 정확하게 측정할 수 있다. 이로써 CPU의 주파수 손실을 최소화할 수 있고, 동작 속도를 향상시킬 수 있다.

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지에 관한 것이다.
컴퓨터, 통신, 방송 등이 점차 통합되는 컨버전스(Convergence)화에 따라, 기존 ASIC(Application Spcific IC:주문형 반도체)와 ASSP(Application Spcific Standard Product: 특정용도 표준제품)의 수요가 시스템 온 칩(System on Chip: 이하, SoC)로 변환되어 가고 있는 추세이다. 또한, IT 기기들의 경박 단소화 및 고기능화 추세도 SoC 산업을 촉진시키는 요인이 되고 있다.
SoC는 기존의 여러 가지 기능을 가진 복잡한 시스템을 하나의 칩으로 구현한 기술 집약적 반도체 기술이다. 이러한 시스템 온 칩 유형의 반도체 칩은 동작 과정 중에 높은 열이 발생할 수 있고 이에 의해 반도체 칩이 손상될 수 있다.
따라서 본 발명이 해결하고자 하는 과제는 자체적으로 위치에 따른 온도를 정확하게 인식할 수 있는 반도체 패키지를 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명에 따른 반도체 패키지는, 제 1 패키지 기판; 상기 제 1 패키지 기판 상에 실장된 제 1 반도체 칩; 및 상기 제 1 반도체 칩 상에 배치된 써미스터 어레이 필름(thermistor array film)을 포함하되, 상기 써미스터 어레이 필름은, 상기 제 1 반도체 칩을 덮는 가변저항막과 상기 가변저항막의 상부면과 하부면 중 적어도 한 면에 배치되며 어레이를 이루는 전극 패턴들을 포함한다.
상기 제 1 반도체 칩은 시스템 온 칩 형태의 로직 칩일 수 있다.
일 예에 있어서, 상기 반도체 패키지는, 상기 써미스터 어레이 필름 상에 배치되며 상기 제 1 패키지 기판과 전기적으로 연결되는 제 2 패키지 기판; 및 상기 제 2 패키지 기판 상에 실장된 제 2 반도체 칩을 더 포함하되, 상기 전극 패턴들은 상기 제 1 및 제 2 패키지 기판들 중 적어도 하나와 전기적으로 연결될 수 있다.
상기 반도체 패키지는, 상기 써미스터 어레이 필름과 상기 제 2 패키지 기판 사이에 개재되는 이방성 전도성 필름을 더 포함할 수 있다. 상기 이방성 전도성 필름은 절연막과 상기 절연막을 관통하며 어레이로 배열되는 내부 솔더볼들을 포함할 수 있다.
다른 예에 있어서, 상기 전극 패턴들은 상기 가변저항막의 상부면에 배치되며, 상기 반도체 패키지는, 상기 전극 패턴들과 상기 제 2 패키지 기판 사이에 개재되며 이들을 전기적으로 연결시키는 내부 솔더볼을 더 포함할 수 있다.
또는 상기 전극 패턴들은 상기 가변저항막의 하부면에 배치되며, 상기 전극 패턴들과 상기 제 1 반도체 칩 사이에 개재되며 이들을 전기적으로 연결시키는 내부 솔더볼을 더 포함할 수 있다.
또 다른 예에서 상기 전극 패턴은 연장되어 상기 가변저항막을 관통할 수 있다.
또 다른 예에 있어서, 상기 반도체 패키지는, 상기 써미스터 어레이 필름을 덮는 패키지 캡(Package cap); 및 상기 패키지 캡의 내부에 배치되는 도전 패턴을 더 포함하되, 상기 전극 패턴은 상기 도전 패턴과 전기적으로 연결될 수 있다.
상기 반도체 패키지는 상기 써미스터 어레이 필름과 상기 제 1 반도체 칩 사이에 개재되는 접착막을 더 포함할 수 있다.
상기 반도체 패키지는 상기 제 1 반도체 칩의 일 지점에서 온도가 변하면 이에 인접한 상기 가변저항막의 전기저항이 변하고 이를 이용하여 온도 변화를 감지할 수 있다.
상기 가변저항막은 반도체, 세라믹, 고분자 및 금속산화물 중 적어도 하나의 물질로 이루어질 수 있다.
본 발명의 일 예에 따른 반도체 패키지는 써미스터 어레이 필름을 포함하여 반도체 칩의 위치에 따른 온도를 정확하게 측정할 수 있다. 이로써 CPU의 주파수 손실을 최소화할 수 있고, 동작 속도를 향상시킬 수 있다. 또한 온도센서가 반도체 칩 내부가 아닌 외부에 배치되므로, 온도센서가 반도체칩의 내부에 배치된 경우보다 반도체 칩의 수평적 크기를 줄일 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 평면도이다.
도 2는 도 1을 A-A'선으로 자른 단면을 가지는 반도체 패키지를 제조하는 과정을 나타내는 단면도이다.
도 3은 도 1을 A-A'선으로 자른 단면도이다.
도 4 내지 8은 본 발명의 다른 실시예들에 따른 반도체 패키지의 단면도들이다.
도 9는 본 발명의 실시예들에 따른 반도체 패키지를 구비한 전자 장치를 도시한 사시도이다.
도 10은 본 발명의 일 예에 따른 반도체 패키지를 적용한 전자 장치의 시스템 블록도이다.
도 11은 본 발명의 기술이 적용된 반도체 패키지를 포함하는 전자 장치의 예를 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 실시예들을 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다.
<실시예 1>
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 평면도이다. 도 2는 도 1을 A-A'선으로 자른 단면을 가지는 반도체 패키지를 제조하는 과정을 나타내는 단면도이다. 도 3은 도 1을 A-A'선으로 자른 단면도이다.
도 1 내지 3을 참조하면, 본 발명의 실시예 1에 따른 반도체 패키지(201)를 제조하기 위하여, 먼저 제 1 서브 반도체 패키지(101)를 준비시킨다. 상기 제 1 서브 반도체 패키지(101)에서는 제 1 패키지 기판(1) 상에 제 1 반도체 칩(10)이 제 1 내부 솔더볼들(12)에 의해 플립 칩 본딩 방식으로 실장될 수 있다. 상기 제 1 패키지 기판(1)과 상기 제 1 반도체 칩(10) 사이는 언더필 수지막(14)으로 채워진다. 상기 제 1 패키지 기판(1)의 하부면에는 외부 솔더볼들(5)이 부착된다. 제 1 패키지 기판(1)의 가장자리 상부면에는 상부 볼랜드들(3)이 배치된다. 상기 제 1 반도체 칩(10)은 복수개의 지능소자(Intellectual property, IP)블럭들(IP1~IP4)을 가지는 로직 칩일 수 있다. 상기 지능 소자 블럭들(IP1~IP4)은 중앙 처리 장치(Central processor unit, CPU), 그래픽 처리 장치(Graphic processor unit, GPU), USB(universal serial bus)등 다양한 장치들에 해당될 수 있다.
상기 제 1 반도체 칩(10) 상에는 써미스터 어레이 필름(50)을 접착막(40)을 개재하여 접착시킨다. 상기 써미스터 어레이 필름(50)은 온도에 의해 전기적 저항이 변하는 가변 저항막(51)과 어레이 형태로 배열되는 전극 패턴들(53)을 포함할 수 있다. 상기 가변 저항막(51)은 반도체, 세라믹, 고분자, 금속 산화물 중 적어도 하나의 물질로 형성될 수 있다. 본 예에 있어서, 상기 전극 패턴들(53)은 상기 가변 저항막(51)의 상부면에 배치될 수 있다.
상기 써미스터 어레이 필름(50) 상에는 이방성 전도 필름(60)을 부착시킨다. 상기 이방성 전도 필름(60)은 절연성막(61)과 이를 관통하며 어레이로 배열되는 제 2 내부 솔더볼들(63)을 포함할 수 있다. 상기 제 2 내부 솔더볼들(63)은 상기 전극 패턴들(53)과 수직적으로 중첩될 수 있다.
상기 제 1 서브 반도체 패키지(101) 상에 제 2 서브 반도체 패키지(102)를 실장시킨다. 상기 제 2 서브 반도체 패키지(102)에서는 제 2 패키지 기판(20) 상에 제 2 반도체 칩(30)이 와이어 본딩 방식으로 실장될 수 있다. 상기 제 2 반도체 칩(30)은 예를 들면 메모리 칩일 수 있다. 상기 제 2 반도체 칩(30)과 상기 제 2 패키지 기판(20)은 몰드막(24)으로 덮일 수 있다. 상기 제 2 패키지 기판(20)의 하부면에서 가장자리에는 제 1 하부 볼랜드들(22a)이 배치되고 중심부에는 제 2 하부 볼랜드들(22b)이 배치될 수 있다. 상기 제 2 내부 솔더볼들(63)은 상기 전극 패턴들(53)및 상기 제 2 하부 볼랜드들(22b)과 동시에 접하며 이들을 전기적으로 연결시킬 수 있다. 상기 상부 볼랜드들(3)과 상기 제 1 하부 볼랜드(22a)은 연결 솔더볼(35)에 의해 연결될 수 있다. 이와 같이, 상기 반도체 패키지 장치(201)는 패키지 온 패키지 구조를 가질 수 있다.
이와 같은 반도체 패키지(201)가 동작할 때 상기 제 1 반도체 칩(10)의 IP 블럭들(IP1~IP4) 중 어느 하나 또는 어느 지점의 온도가 올라가면 이에 인접한 곳의 가변 저항막(51)의 온도가 올라가 전기적 저항이 바뀌게 된다. 그러면 이 지점에 인접한 전극 패턴들(53) 사이의 전기적 저항을 측정하고, 이로 인해 어느 지점의 온도가 상승했는지를 알아낼 수 있다. 그리고 그 지점의 온도를 낮추기 위하여, 예를 들면 CPU의 주파수(frequency)를 조절하여 전원 소모(power consumption)를 낮추는 등의 제 1 반도체 칩(10)의 동작에 변화를 줄 수 있다. 온도센서가 어레이 형태로 배치되어 위치에 따른 온도를 정확히 측정할 수 있으므로, CPU의 주파수 손실을 최소화할 수 있고, 동작 속도를 향상시킬 수 있다. 또한 온도센서가 상기 제 1 반도체 칩(10) 내부가 아닌 외부에 배치되므로, 온도센서가 제 1 반도체칩(10)의 내부에 배치된 경우보다 제 1 반도체 칩(10)의 크기를 줄일 수 있다.
도 4 내지 8은 본 발명의 다른 실시예들에 따른 반도체 패키지의 단면도들이다.
<실시예 2>
도 4를 참조하면, 본 실시예 2에 따른 반도체 패키지 장치(202)에서는 써미스터 어레이 필름(50)의 전극 패턴들(53)과 제 2 패키지 기판(20)의 제 2 하부 볼랜드(22b)가 제 2 내부 솔더볼(63)에 의해 연결된다. 상기 써미스터 어레이 필름(50)과 상기 제 2 패키지 기판(20) 사이에 도 3의 이방성 전도 필름(60)이 개재되지 않는다. 그 외의 구성은 도 3을 참조하여 설명한 바와 동일/유사할 수 있다.
<실시예 3>
도 5를 참조하면, 본 실시예 3에 따른 반도체 패키지 장치(203)에서는 써미스터 어레이 필름(50)의 전극 패턴들(53)이 가변저항막(51)의 하부면에 배치된다. 제 1 반도체 칩(10)의 상부면에는 도전 패드들(13)이 어레이 형태로 배치된다. 상기 전극 패턴들(53)은 상기 도전 패드들(13)과 제 2 내부 솔더볼들(63)에 의해 연결된다. 본 예에서 도 3의 상기 제 2 패키지 기판(20)의 하부면에 제 2 하부 볼랜드(22b)는 없을 수 있다. 상기 제 1 반도체 칩(10)에서 발생된 열은 상기 도전 패드(13), 상기 제 2 내부 솔더볼(63) 및 상기 전극 패턴(53)을 통해 상기 가변저항막(51)으로 전달되고 상기 가변 저항막(51)의 전기 저항을 변화시킬 수 있다. 그 외의 구성은 도 4를 참조하여 설명한 바와 동일/유사할 수 있다.
<실시예 4>
도 6을 참조하면, 본 실시예 4에 따른 반도체 패키지 장치(204)에서는 써미스터 어레이 필름(50)의 제 1 및 제 2 전극 패턴들(53a, 53b)이 가변저항막(51)의 상부면과 하부면에 각각 어레이 형태로 배치될 수 있다. 상기 제 1 및 제 2 전극 패턴들(53a, 53b)은 수직적으로 중첩될 수 있다. 본 예에서 제 2 패키지 기판(20)의 하부면에 제 2 하부 볼랜드들(22b)이 어레이 형태로 배치되고 제 1 반도체 칩(10)의 상부면에 도전 패드들(13)이 어레이 형태로 배치될 수 있다. 상기 제 1 전극 패턴들(53a)과 상기 제 2 하부 볼랜드들(22b)은 제 2 내부 솔더볼들(63a)이 각각 연결시키고, 상기 제 2 전극 패턴들(53a)과 상기 도전 패드들(13)은 제 3 내부 솔더볼들(63b)이 각각 연결시킨다. 본 실시예에서 수직적으로 중첩된 상기 제 1 및 제 2 전극 패턴들(53a, 53b) 사이의 가변저항막(51)의 전기 저항이 측정될 수 있다. 그 외의 구성은 도 5를 참조하여 설명한 바와 동일/유사할 수 있다.
<실시예 5>
도 7을 참조하면, 본 실시예 5에 따른 반도체 패키지 장치(205)는 실시예 1 내지 4의 패키지 온 패키지 구조를 가지지 않는다. 상기 반도체 패키지 장치(205)에서는 실시예 1에서 설명한 제 1 서브 반도체 패키지(101) 상에 써미스터 어레이 필름(50)이 부착된 상태에서 패키지 캡(70)으로 덮인다. 상기 패키지 캡(70)은 금속으로 형성될 수 있다. 상기 패키지 캡(70)의 내부면에는 절연막(72)과 도전 패턴들(74)이 형성될 수 있다. 상기 써미스터 어레이 필름(50)의 전극 패턴(53)과 상기 도전 패턴(74)은 제 2 내부 솔더볼(63)에 의해 연결될 수 있다. 상기 도전 패턴(74)은 제 1 패키지 기판(1)의 상부면에 배치되는 상부 볼랜드(3)와 전기적으로 연결될 수 있다. 본 실시예 5에 따른 반도체 패키지 장치(205)는 실시예 1에서 설명한 것처럼 제 1 반도체 칩(10)의 위치에 따른 온도를 정확히 측정할 수 있다. 또한 상기 패키지 캡(70)은 상기 제 1 반도체 칩(10)으로부터 발생되는 열을 외부로 방출하는 열 방출기(Heat spreader) 또는 히트 씽크(Heat sink)의 역할을 한다. 따라서 상기 패키지 캡(70)은 열을 방출시키므로 고열에 의한 상기 제 1 반도체 칩(10)의 오작동을 막아 신뢰성을 향상시킬 수 있다. 상기 패키지 캡(70)은 또한 전자파 차폐 역할을 할 수 있다. 그 외의 구성은 도 3을 참조하여 설명한 바와 동일/유사할 수 있다.
<실시예 6>
도 8을 참조하면, 본 실시예 6에 따른 반도체 패키지 장치(206)에서는 제 1 서브 반도체 패키지(101a) 상에 제 2 서브 반도체 패키지(102a)가 실장된다. 상기 제 1 서브 반도체 패키지(101a)는 제 1 패키지 기판(1) 상에 제 1 반도체 칩(10)이 제 1 내부 솔더볼들(12)에 의해 플립 칩 본딩 방식으로 실장될 수 있다. 상기 제 1 반도체 칩(10)의 측면과 상기 제 1 패키지 기판(1)은 제 1 몰드막(36)으로 덮인다. 상기 제 1 몰드막(36)은 연장되어 상기 제 1 반도체 칩(10)과 상기 제 1 패키지 기판(1) 사이에 개재될 수 있다. 상기 제 1 몰드막(36)은 상기 제 1 반도체 칩(10)의 상부면을 덮지 않고 노출시킨다. 상기 제 1 몰드막(36)은 상기 제 1 반도체 칩(10)의 상부면과 공면을 이루는 상부면을 가질 수 있다. 상기 제 1 반도체 칩(10) 상에는 접착막(40)을 개재하여 써미스터 어레이 필름(50)이 부착된다. 상기 써미스터 어레이 필름(50)은 가변저항막(51)과 상기 가변저항막(51)을 관통하여 배치되는 복수개의 도전 패턴들(53)을 포함한다. 상기 써미스터 어레이 필름(50) 상에는 이방성 전도 필름(60)이 배치된다. 상기 제 2 서브 반도체 패키지(102a)에서는 제 2 패키지 기판(20) 상에 복수개의 제 2 반도체 칩들(30)이 와이어 본딩 방식으로 적층되어 실장될 수 있다. 상기 제 1 서브 반도체 패키지(101a)와 상기 제 2 서브 반도체 패키지(102a) 사이를 연결하는 연결 솔더볼들(35)은 복수의 열(row)로 배치될 수 있다. 본 실시예에서 전극 패턴들(53) 사이의 가변저항막(51)의 전기 저항이 측정될 수 있다. 그 외의 구성은 실시예 1에서 설명한 바와 동일/유사할 수 있다.
상술한 반도체 패키지 기술은 다양한 종류의 반도체 소자들 및 이를 구비하는 패키지 모듈에 적용될 수 있다.
도 9는 본 발명의 실시예들에 따른 반도체 패키지를 구비한 전자 장치를 도시한 사시도이다.
도 9를 참조하면, 본 발명의 실시예들에 따른 반도체 패키지는 스마트 폰과 같은 전자 장치(1000)에 응용될 수 있다. 본 실시예들의 반도체 패키지는 사이즈 축소 및 성능 향상 측면에서 우수하므로, 다양한 기능을 동시에 구현하는 전자 장치(1000)의 경박 단소화에 유리하다. 전자 장치는 도 9에 도시된 스마트폰에 한정되는 것이 아니며, 가령 모바일 전자 기기, 랩톱(laptop) 컴퓨터, 휴대용 컴퓨터, 포터블 멀티미디어 플레이어(PMP), 엠피쓰리(MP3) 플레이어, 캠코더, 웹 태블릿(web tablet), 무선 전화기, 네비게이션, 개인 휴대용 정보 단말기(PDA; Personal Digital Assistant) 등 다양한 전자 기기를 포함할 수 있다.
도 10은 본 발명의 실시예들에 따른 반도체 패키지를 적용한 전자 장치의 시스템 블록도이다.
도 10을 참조하면, 상술한 반도체 패키지(201~206)는 전자 장치(1100)에 적용될 수 있다. 상기 전자 장치(1100)는 바디(1110: Body)와, 마이크로 프로세서 유닛(1120: Micro Processor Unit)과, 파워 유닛(1130: Power Unit)과, 기능 유닛(1140: Function Unit)과, 그리고 디스플레이 컨트롤러 유닛(1150: Display Controller Unit)을 포함할 수 있다. 상기 바디(1110)는 내부에 인쇄 회로 기판으로 형성된 세트 보드(Set Board)를 포함할 수 있으며, 마이크로 프로세서 유닛(1120), 파워 유닛(1130), 기능 유닛(1140), 디스플레이 컨트롤러 유닛(1150) 등이 상기 바디(1110)에 실장될 수 있다.
파워 유닛(1130)은 외부 배터리(미도시) 등으로부터 일정 전압을 공급 받아 이를 요구되는 전압 레벨로 분기하여 마이크로 프로세서 유닛(1120), 기능 유닛(1140), 디스플레이 컨트롤러 유닛(1150) 등으로 공급한다.
마이크로 프로세서 유닛(1120)은 파워 유닛(1130)으로부터 전압을 공급받아 기능 유닛(1140)과 디스플레이 유닛(1160)을 제어할 수 있다. 기능 유닛(1140)은 다양한 전자 시스템(1100)의 기능을 수행할 수 있다. 예를 들어, 전자 시스템(1100)가 휴대폰인 경우 기능 유닛(1140)은 다이얼링, 외부 장치(1170: External Apparatus)와의 통신으로 디스플레이 유닛(1160)로의 영상 출력, 스피커로의 음성 출력 등과 같은 휴대폰 기능을 수행할 수 있는 여러 구성요소들을 포함할 수 있으며, 카메라가 함께 형성된 경우 카메라 이미지 프로세서(Camera Image Processor)일 수 있다. 예를 들어, 전자 시스템(1100)가 용량 확장을 위해 메모리 카드 등과 연결되는 경우, 기능 유닛(1140)은 메모리 카드 컨트롤러일 수 있다. 기능 유닛(1140)은 유선 혹은 무선의 통신 유닛(1180; Communication Unit)을 통해 외부 장치(1170)와 신호를 주고 받을 수 있다. 예를 들어, 전자 시스템(1100)가 기능 확장을 위해 유에스비(USB, Universal Serial Bus) 등을 필요로 하는 경우 기능 유닛(1140)은 인터페이스(interface) 컨트롤러일 수 있다. 본 발명의 실시예에 따른 반도체 패키지(201~206)는 마이크로 프로세서 유닛(1120)과 기능 유닛(1140) 중 적어도 어느 하나에 쓰일 수 있다.
상술한 반도체 패키지 기술은 전자 시스템에 적용될 수 있다.
도 11은 본 발명의 기술이 적용된 반도체 패키지를 포함하는 전자 장치의 예를 보여주는 블럭도이다.
도 11을 참조하면, 전자 시스템(1300)은 제어기(1310), 입출력 장치(1320) 및 기억 장치(1330)를 포함할 수 있다. 상기 제어기(1310), 입출력 장치(1320) 및 기억 장치(1330)는 버스(1350, bus)를 통하여 결합될 수 있다. 상기 버스(1350)는 데이터들이 이동하는 통로라 할 수 있다. 예컨대, 상기 제어기(1310)는 적어도 하나의 마이크로프로세서, 디지털 신호 프로세서, 마이크로컨트롤러, 그리고 이들과 동일한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 어느 하나를 포함할 수 있다. 상기 제어기(1310) 및 기억 장치(1330)는 본 발명에 따른 패키지 온 패키지 장치를 포함할 수 있다. 상기 입출력 장치(1320)는 키패드, 키보드 및 표시 장치(display device) 등에서 선택된 적어도 하나를 포함할 수 있다. 상기 기억 장치(1330)는 데이터를 저장하는 장치이다. 상기 기억 장치(1330)는 데이터 및/또는 상기 제어기(1310)에 의해 실행되는 명령어 등을 저장할 수 있다. 상기 기억 장치(1330)는 휘발성 기억 소자 및/또는 비휘발성 기억 소자를 포함할 수 있다. 또는, 상기 기억 장치(1330)는 플래시 메모리로 형성될 수 있다. 이러한 플래시 메모리는 반도체 디스크 장치(SSD)로 구성될 수 있다. 이 경우 전자 시스템(1300)은 대용량의 데이터를 상기 기억 장치(1330)에 안정적으로 저장할 수 있다. 상기 전자 시스템(1300)은 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하기 위한 인터페이스(1340)를 더 포함할 수 있다. 상기 인터페이스(1340)는 유무선 형태일 수 있다. 예컨대, 상기 인터페이스(1340)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다. 그리고, 도시되지 않았지만, 상기 전자 시스템(1300)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor:CIS), 그리고 입출력 장치 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
1, 20: 패키지 기판
3: 상부 볼랜드
5: 외부 솔더볼
10, 30: 반도체 칩
12, 63, 63a, 63b: 내부 솔더볼
13: 도전 패드
14: 언더필 수지막
22a, 22b: 하부 볼랜드
24: 몰드막
40: 접착막
50: 써미스터 어레이 필름
51: 가변저항막
53, 53a, 53b: 전극 패턴
60: 이방성 전도 필름
61, 72: 절연막
70: 패키지 캡
63: 제 2 내부 솔더볼
74: 도전 패턴
201~206: 반도체 패키지

Claims (10)

  1. 제 1 패키지 기판;
    상기 제 1 패키지 기판 상에 실장된 제 1 반도체 칩; 및
    상기 제 1 반도체 칩 상에 배치된 써미스터 어레이 필름(thermistor array film)을 포함하되,
    상기 써미스터 어레이 필름은, 상기 제 1 반도체 칩을 덮는 가변저항막과 상기 가변저항막의 상부면과 하부면 중 적어도 한 면에 배치되며 어레이를 이루는 전극 패턴들을 포함하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 제 1 반도체 칩은 시스템 온 칩 형태의 로직 칩인 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 써미스터 어레이 필름 상에 배치되며 상기 제 1 패키지 기판과 전기적으로 연결되는 제 2 패키지 기판; 및
    상기 제 2 패키지 기판 상에 실장된 제 2 반도체 칩을 더 포함하되,
    상기 전극 패턴들은 상기 제 1 및 제 2 패키지 기판들 중 적어도 하나와 전기적으로 연결되는 반도체 패키지.
  4. 제 3 항에 있어서,
    상기 써미스터 어레이 필름과 상기 제 2 패키지 기판 사이에 개재되는 이방성 전도성 필름을 더 포함하는 반도체 패키지.
  5. 제 4 항에 있어서,
    상기 이방성 전도성 필름은 절연막과 상기 절연막을 관통하며 어레이로 배열되는 내부 솔더볼들을 포함하는 반도체 패키지.
  6. 제 3 항에 있어서,
    상기 전극 패턴들은 상기 가변저항막의 상부면에 배치되며,
    상기 전극 패턴들과 상기 제 2 패키지 기판 사이에 개재되며 이들을 전기적으로 연결시키는 내부 솔더볼을 더 포함하는 반도체 패키지.
  7. 제 1 항에 있어서,
    상기 전극 패턴들은 상기 가변저항막의 하부면에 배치되며,
    상기 전극 패턴들과 상기 제 1 반도체 칩 사이에 개재되며 이들을 전기적으로 연결시키는 내부 솔더볼을 더 포함하는 반도체 패키지.
  8. 제 1 항에 있어서,
    상기 전극 패턴은 연장되어 상기 가변저항막을 관통하는 반도체 패키지.
  9. 제 1 항에 있어서,
    상기 써미스터 어레이 필름을 덮는 패키지 캡(Package cap); 및
    상기 패키지 캡의 내부에 배치되는 도전 패턴을 더 포함하되,
    상기 전극 패턴은 상기 도전 패턴과 전기적으로 연결되는 반도체 패키지.
  10. 제 1 항에 있어서,
    상기 써미스터 어레이 필름과 상기 제 1 반도체 칩 사이에 개재되는 접착막을 더 포함하는 반도체 패키지.
KR20130021430A 2013-02-27 2013-02-27 반도체 패키지 KR20140106997A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130021430A KR20140106997A (ko) 2013-02-27 2013-02-27 반도체 패키지
US14/134,580 US20140239434A1 (en) 2013-02-27 2013-12-19 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130021430A KR20140106997A (ko) 2013-02-27 2013-02-27 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20140106997A true KR20140106997A (ko) 2014-09-04

Family

ID=51387289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130021430A KR20140106997A (ko) 2013-02-27 2013-02-27 반도체 패키지

Country Status (2)

Country Link
US (1) US20140239434A1 (ko)
KR (1) KR20140106997A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101994819B1 (ko) * 2019-04-16 2019-09-30 아주대학교 산학협력단 플립칩 본딩 패키지 기반의 마이크로 프로세서의 클럭 주파수 할당 장치, 방법 및 이를 이용한 마이크로 프로세서 시스템

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102164545B1 (ko) * 2014-09-11 2020-10-12 삼성전자 주식회사 반도체 패키지, 및 이를 포함하는 패키지 온 패키지 장치 및 모바일 장치
US9693488B2 (en) * 2015-02-13 2017-06-27 Deere & Company Electronic assembly with one or more heat sinks

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005065336A2 (en) * 2003-12-30 2005-07-21 Tessera, Inc. High-frequency chip packages
US7964450B2 (en) * 2008-05-23 2011-06-21 Stats Chippac, Ltd. Wirebondless wafer level package with plated bumps and interconnects
US7965094B2 (en) * 2008-07-14 2011-06-21 Honeywell International Inc. Packaged die heater
US9165887B2 (en) * 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101994819B1 (ko) * 2019-04-16 2019-09-30 아주대학교 산학협력단 플립칩 본딩 패키지 기반의 마이크로 프로세서의 클럭 주파수 할당 장치, 방법 및 이를 이용한 마이크로 프로세서 시스템

Also Published As

Publication number Publication date
US20140239434A1 (en) 2014-08-28

Similar Documents

Publication Publication Date Title
US9252031B2 (en) Semiconductor package and method of fabricating the same
US10192855B2 (en) Semiconductor package and electronic device having heat dissipation pattern and/or heat conducting line
US9391009B2 (en) Semiconductor packages including heat exhaust part
US9842799B2 (en) Semiconductor packages including upper and lower packages and heat dissipation parts
CN109830466B (zh) 热界面材料层及包括热界面材料层的层叠封装件器件
US20150221616A1 (en) Semiconductor package
US9105503B2 (en) Package-on-package device
KR20150053484A (ko) 반도체 패키지 및 그 제조 방법
US9659852B2 (en) Semiconductor package
US9711482B2 (en) Semiconductor package embedded with plurality of chips and method of manufacturing the same
US20150318270A1 (en) Semiconductor package and method of manufacturing the same
US20140374900A1 (en) Semiconductor package and method of fabricating the same
US8803327B2 (en) Semiconductor package
US10553567B2 (en) Chip stack packages
US9190338B2 (en) Semiconductor package having a heat slug and a spacer
US9515054B2 (en) Semiconductor device and stacked semiconductor package having the same
US20140103517A1 (en) Package substrate structure and semiconductor package including the same
KR20160072420A (ko) 복수 개의 칩을 적층한 반도체 패키지
US9171819B2 (en) Semiconductor package
US20160133542A1 (en) Semiconductor packages
KR102108087B1 (ko) 반도체 패키지
US20120068350A1 (en) Semiconductor packages, electronic devices and electronic systems employing the same
US20140374901A1 (en) Semiconductor package and method of fabricating the same
KR20140106997A (ko) 반도체 패키지
US8907451B2 (en) Semiconductor chip and semiconductor apparatus with embedded capacitor

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid