KR20140104573A - 미세 전자 소자의 제조 방법 및 이를 이용한 유기 발광 표시 장치의 제조 방법과, 이들에 의해 제조되는 미세 전자 소자 및 유기 발광 표시 장치 - Google Patents

미세 전자 소자의 제조 방법 및 이를 이용한 유기 발광 표시 장치의 제조 방법과, 이들에 의해 제조되는 미세 전자 소자 및 유기 발광 표시 장치 Download PDF

Info

Publication number
KR20140104573A
KR20140104573A KR20130017567A KR20130017567A KR20140104573A KR 20140104573 A KR20140104573 A KR 20140104573A KR 20130017567 A KR20130017567 A KR 20130017567A KR 20130017567 A KR20130017567 A KR 20130017567A KR 20140104573 A KR20140104573 A KR 20140104573A
Authority
KR
South Korea
Prior art keywords
insulating film
organic
removing material
contact hole
film removing
Prior art date
Application number
KR20130017567A
Other languages
English (en)
Other versions
KR102025234B1 (ko
Inventor
최단비
이정헌
김선호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130017567A priority Critical patent/KR102025234B1/ko
Priority to US14/017,345 priority patent/US9123777B2/en
Publication of KR20140104573A publication Critical patent/KR20140104573A/ko
Application granted granted Critical
Publication of KR102025234B1 publication Critical patent/KR102025234B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

미세 전자 소자의 제조 방법 및 이를 이용한 유기 발광 표시 장치의 제조 방법과, 이들에 의해 제조되는 미세 전자 소자 및 유기 발광 표시 장치가 제공된다.
일례로, 미세 전자 소자의 제조 기판을 준비하고, 상기 기판 상에 도전 패턴을 형성하는 단계; 상기 도전 패턴을 덮도록 유기 절연 물질로 상기 기판의 전면에 유기 절연막을 형성하는 단계; 절연막 제거 물질이 코팅된 프린팅 플레이트를 준비하고, 상기 절연막 제거 물질을 상기 도전 패턴과 대응되는 상기 유기 절연막의 제1 부분에 접촉시켜 상기 유기 절연막의 제1 부분을 제거함으로써 컨택홀을 형성하는 단계; 및 상기 컨택홀의 내부에 컨택을 형성하는 단계를 포함한다.

Description

미세 전자 소자의 제조 방법 및 이를 이용한 유기 발광 표시 장치의 제조 방법과, 이들에 의해 제조되는 미세 전자 소자 및 유기 발광 표시 장치{MICRO ELECTRO DEVICE MANUFACTURING METHOD AND LIGHT EMITTING DISPLAY DEVICE MANUFACTUREING METHOD USING THE SAME, AND MICRO ELECTRO DEVICE AND LIGHT EMITTING DEVICE MANUFACTURED THEREBY}
본 발명은 미세 전자 소자의 제조 방법 및 이를 이용한 유기 발광 표시 장치의 제조 방법과, 이들에 의해 제조되는 미세 전자 소자 및 유기 발광 표시 장치에 관한 것이다.
미세 전자 소자는 고체 내 전자의 전도(傳導)를 이용한 미세한 크기의 소자로서, 하나의 도전 패턴과 다른 도전 패턴의 전기적 연결에 의해 동작하는 소자이다. 미세 전자 소자의 예로서 박막 트랜지스터(Thin Film Transistor; TFT), 다이오드 등이 있다.
박막 트랜지스터는 액정 표시 장치 또는 유기 발광 표시 장치 등 평판 표시 장치에서 각 화소의 동작을 제어하는 스위칭 소자 및 화소를 구동시키는 구동 소자로 사용된다.
이러한 박막 트랜지스터는 기판 상에 형성된 소스 영역 및 드레인 영역(도전 패턴)을 가지는 활성층, 게이트 절연막(절연막), 게이트 전극, 소스 전극 및 드레인 전극 등을 포함한다.
통상적으로, 게이트 절연막은 무기 절연 물질인 SiO2 또는 SiNX를 진공 증착 방법을 이용하여 활성층이 형성된 기판 상에 증착함으로써 형성된다. 이후에는, 포토리소그래피 공정 방법을 통해 게이트 절연막에 소스 영역과 드레인 영역을 노출시키는 컨택홀들이 형성되고, 컨택홀들 내부에 도전 물질을 채움으로써 컨택들이 형성된다. 이에 따라, 컨택들을 통해 소스 영역과 소스 전극이 전기적으로 연결되고, 드레인 영역과 드레인 전극이 전기적으로 연결된다.
한편, 기판에 게이트 절연막을 형성하는데 이용되는 진공 증착 장비는 한번 세팅되면 자체적으로 변경되기 어렵기 때문에, 사용할 수 있는 기판의 크기에 제한이 있다.
또한, 게이트 절연막을 진공 증착 방법을 이용하여 형성시킬 때 진공 상태를 만드는데, 게이트 절연막의 형성을 완료한 후에는 진공 상태를 해제해야 한다. 그런데, 이 진공 상태를 해제하는데 오래 시간이 걸린다.
또한, 게이트 절연막에 컨택홀을 포토리소그래피 공정 방법을 이용하여 형성하는 경우 복잡한 공정들로 인해 제조 공정 시간이 길고 제조 비용이 증가된다.
이에, 본 발명이 해결하려는 과제는 기판에 절연막을 유기 절연 물질로 코팅 또는 프린트 방법 등을 통해 형성하고 절연막에 컨택홀을 프린팅 플레이트를 이용한 간단한 방법으로 형성시킴으로써 사용할 수 있는 기판의 크기를 제한하는 것을 방지하고 제조 공정 및 제조 비용을 줄일 수 있는 미세 전자 소자의 제조 방법 및 이에 의해 제조되는 미세 전자 소자를 제공하는 것이다.
본 발명이 해결하려는 다른 과제는 기판에 게이트 절연막을 유기 절연 물질로 코팅 또는 프린트 방법 등을 통해 형성하고 게이트 절연막에 컨택홀을 프린팅 플레이트를 이용한 간단한 방법으로 형성시킴으로써 사용할 수 있는 기판의 크기를 제한하는 것을 방지하고 제조 공정 및 제조 비용을 줄일 수 있는 유기 발광 표시 장치의 제조 방법 및 이에 의해 제조되는 유기 발광 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 미세 전자 소자의 제조 방법은 기판을 준비하고, 상기 기판 상에 도전 패턴을 형성하는 단계; 상기 도전 패턴을 덮도록 유기 절연 물질로 상기 기판의 전면에 유기 절연막을 형성하는 단계; 절연막 제거 물질이 코팅된 프린팅 플레이트를 준비하고, 상기 절연막 제거 물질을 상기 도전 패턴과 대응되는 상기 유기 절연막의 제1 부분에 접촉시켜 상기 유기 절연막의 제1 부분을 제거함으로써 컨택홀을 형성하는 단계; 및 상기 컨택홀의 내부에 컨택을 형성하는 단계를 포함한다.
또한, 상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 미세 전자 소자는 기판; 상기 기판의 상부에 형성된 도전 패턴; 상기 도전 패턴의 가장 자리를 덮도록 상기 기판의 상부에 형성된 유기 절연막; 상기 유기 절연막 중 상기 도전 패턴과 대응되는 영역에 형성되어 상기 유기 절연막으로부터 상기 도전 패턴을 노출시키며, 울퉁불퉁한 내벽을 가지는 컨택홀; 및 상기 컨택홀 내부에 형성된 컨택을 포함한다.
또한 상기 과제를 달성하기 위한 본 발명의 실시예에 또다른 따른 유기 발광 표시 장치의 제조 방법은 기판을 준비하고, 상기 기판 상에 채널 영역과 상기 채널 영역의 양측에 소스 영역과 드레인 영역을 포함하는 활성층을 형성하는 단계; 상기 활성층을 덮도록 상기 기판의 전면에 유기 게이트 절연막을 형성하고, 상기 유기 게이트 절연막의 상부 중 상기 채널 영역과 대응되는 영역에 게이트 전극을 형성하고, 상기 게이트 전극을 덮도록 상기 유기 게이트 절연막의 전면에 층간 절연막을 형성하는 단계; 절연막 제거 물질이 코팅된 프린팅 플레이트를 준비하고, 상기 절연막 제거 물질을 상기 소스 영역과 드레인 영역 각각과 대응되는 상기 층간 절연막과 유기 게이트 전극의 제1 부분 및 제2 부분 각각에 접촉시켜 상기 층간 절연막과 유기 게이트 전극의 제1 부분 및 제2 부분 각각을 제거함으로써 제1 컨택홀 및 제2 컨택홀을 형성하는 단계; 및 상기 제1 컨택홀의 내부에 소스 전극을 형성하고, 상기 제2 컨택홀의 내부에 드레인 전극을 형성하는 단계를 포함한다.
또한, 상기 과제를 달성하기 위한 본 발명의 또다른 실시예에 따른 유기 발광 표시 장치는 기판; 상기 기판의 상부에 형성된 채널 영역과, 상기 채널 영역의 양측에 형성된 소스 영역과 드레인 영역을 포함하는 활성층; 상기 활성층을 덮도록 상기 기판의 상부에 형성된 유기 게이트 절연막; 상기 유기 게이트 절연막의 상부 중 상기 채널 영역과 대응되는 영역에 형성된 게이트 전극; 상기 게이트 전극을 덮도록 상기 유기 게이트 절연막의 상부에 형성된 층간 절연막; 상기 층간 절연막과 유기 게이트 절연막 중 상기 소스 영역과 드레인 영역 각각과 대응되는 영역에 형성되어 상기 층간 절연막과 유기 게이트 절연막으로부터 상기 소스 영역과 드레인 영역을 노출시키며, 울퉁불퉁한 내벽을 각각 가지는 제1 컨택홀과 제2 컨택홀; 및 상기 제1 컨택홀의 내부에 형성된 소스 전극과, 상기 제2 컨택홀의 내부에 형성된 드레인 전극을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
즉, 본 발명의 일 실시예에 따른 미세 전자 소자의 제조 방법은 기판에 절연막을 유기 절연 물질로 코팅 또는 프린트 방법 등을 통해 형성하고 절연막에 컨택홀을 프린팅 플레이트를 이용한 간단한 방법으로 형성시킴으로써 사용할 수 있는 기판의 크기를 제한하는 것을 방지하고 제조 공정 및 제조 비용을 줄일 수 있다.
또한, 본 발명이 일 실시예에 따른 미세 전자 소자의 제조 방법에 의해 제조되는 미세 전자 소자는 울퉁불퉁한 내벽을 가지는 컨택홀을 포함함으로써, 도전 패턴과 다른 구성을 전기적으로 연결하는 컨택과 컨택홀의 접촉 면적을 넓혀 컨택이 컨택홀에 안정적으로 접합하도록 할 수 있다.
또한, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제조 방법은 기판에 게이트 절연막을 유기 절연 물질로 코팅 또는 프린트 방법 등을 통해 형성하고 게이트 절연막에 컨택홀을 프린팅 플레이트를 이용한 간단한 방법으로 형성시킴으로써 사용할 수 있는 기판의 크기를 제한하는 것을 방지하고 제조 공정 및 제조 비용을 줄일 수 있다.
또한, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제조 방법에 의해 제조되는 유기 발광 표시 장치는 울퉁불퉁한 내벽을 가지는 제1 컨택홀 및 제2 컨택홀을 포함함으로써, 소스 영역과 소스 전극을 연결하는 제1 컨택과 제1 컨택홀의 접촉 면적을 넓히고 드레인 영역과 드레인 전극을 연결하는 제2 컨택과 제2 컨택홀의 접촉 면적을 넓혀 제1 컨택과 제2 컨택이 제1 컨택홀과 제2 컨택홀에 안정적으로 접합하도록 할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1 내지 도 7은 본 발명의 일 실시예에 따른 미세 전자 소자의 제조 방법의 공정 단계별 단면도들이다.
도 8은 본 발명의 다른 실시예에 따른 미세 전자 소자의 제조 방법 중 컨택홀을 형성하는 단계를 보여주는 단면도이다.
도 9 및 도 10은 본 발명의 또다른 실시예에 따른 미세 전자 소자의 제조 방법 중 컨택홀을 형성하는 단계를 보여주는 단면도이다.
도 11 내지 도 16은 본 발명의 또다른 실시예에 따른 유기 발광 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
도 17 내지 도 22는 본 발명의 또다른 실시예에 따른 유기 발광 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층"위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1 내지 도 7은 본 발명의 일 실시예에 따른 미세 전자 소자의 제조 방법의 공정 단계별 단면도들이다.
먼저 도 1을 참조하면, 기판(110)을 준비한다. 기판(110)은 유리, 석영, 사파이어, 플라스틱 등의 절연 기판 또는 반도체 기판일 수 있다.
도 2를, 참조하면, 기판(110) 상에 도전 패턴(120)을 형성한다. 도전 패턴(120)은 제1 도전 물질, 예를 들어 유기 도전 물질, 무기 도전 물질, 또는 금속 물질로 형성될 수 있다.
상기 유기 도전 물질로서는, 폴리티오펜(polythiophene), 폴리아닐린(polyaniline), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌비닐렌(polyphenylene vinylene) 및 PEDOT(polyethylenedioxythiophene): PSS(polystyrenesulfonate) 등이 선택될 수 있다. 상기 무기 도전 물질로서는, 인듐틴산화물(ITO) 및 인듐아연 산화물(IZO) 등이 선택될 수 있다. 상기 금속 물질로서는, 금(Au), 은(Ag), 알루미늄(Al), 니켈(Ni), 몰리브덴(Mo) 및 텅스텐(W) 등이 선택될 수 있다.
도전 패턴(120)은 예를 들어 화학 기상 증착(Chemical Vapor Deposition, CVD) 및 물리적 기상 증착(Physical Vapor Deposition, PVD )등의 방법을 이용하여 제1 도전 물질을 기판(110) 상에 전면적으로 증착하고, 포토리소그래피 공정 방법을 통해 패터닝하여 형성될 수 있다. 또한, 도전 패턴(120)은 잉크젯 프린트, 그라비아 프린트 등의 방법으로 직접 기판(110)에 인쇄되어 형성될 수도 있다. 이 경우, 상기한 포토리소그래피 공정은 생략될 수 있다.
도시하진 않았지만, 도전 패턴(120)을 형성하기 전에 기판(110) 상에 버퍼층을 형성할 수 있다. 상기 버퍼층은 불순 원소의 침투를 방지하며 기판(110)의 표면을 평탄화하는 역할을 하는 것으로, 이러한 역할을 수행할 수 있는 다양한 물질로 형성될 수 있다. 그러나, 상기 버퍼층은 반드시 필요한 것은 아니며, 기판(110)의 종류 및 공정 조건에 따라 생략될 수도 있다.
도 3을 참조하면, 도전 패턴(120)을 덮도록 기판(110)의 전면에 유기 절연막(130)을 형성한다. 유기 절연막(130)은 유기 절연 물질, 예를 들어 폴리스티렌(polystyrene), 폴리비닐알콜(polyvinylalcohol), 폴리비닐페놀(polyvinylphenol) 및 폴리메틸메타크릴레이트(polymethylmethacrylate) 중 적어도 어느 하나로 형성될 수 있다.
유기 절연막(130)의 형성은 스핀 코팅, 롤투롤 프린트, 스크린 프린트 및 잉크젯 프린트 등의 방법을 이용하여 이루어질 수 있다. 상기 롤투롤 프린트 방법으로서는 예를 들어, 그라비아 프린트, 오프셋 프린트, 플렉소 프린트 등이 있다.
이와 같이 유기 절연막(130)은 유기 절연 물질로 형성되어 코팅 또는 프린트 방법을 이용해 형성될 수 있으므로, 유기 절연막(130)이 형성되는 기판(110)의 크기에 제한이 없고, 공정 시간이 길지 않다. 이에 따라, 기존에 절연막이 무기 절연 물질로 형성되어 진공 증착 장비를 이용한 진공 증착 방법을 이용하는 경우 사용할 수 있는 기판의 크기기 제한되고 절연막의 형성이 완료된 후에 진공 상태를 해제하는데 오랜 시간이 걸리는 것이 방지될 수 있다.
도 4를 참조하면, 절연막 제거 물질(13)이 코팅된 프린팅 플레이트(10)를 준비하고, 절연막 제거 물질(13)을 유기 절연막(130) 중 도전 패턴(120)과 대응되는 제1 부분(130a)에 접촉시켜 제1 부분(130a)를 제거함으로써 컨택홀(140)을 형성한다. 한편, 도 4에서는 도전 패턴(120)과 대응되는 유기 절연막(130)의 제1 부분(130a)이 절연막 제거 물질(13)에 의해 프린팅 플레이트(10)로 전이된 상태인 것으로 도시되었다.
더욱 구체적으로 설명하면, 회전 가능한 몸체(11)와 몸체(11)의 외면에 형성된 복수의 돌출부(12)를 포함한 프린팅 플레이트(10)를 준비하고, 돌출부(12)에 절연막 제거 물질(13)을 코팅한다. 몸체(11)는 롤 형상일 수 있으며, 돌출부(12)의 폭은 제거하고자 하는 유기 절연막(130)의 제1 부분(130a)의 폭과 같을 수 있다. 절연막 제거 물질(13)은 유기 절연막(130)보다 높은 표면 에너지를 가지는 물질로 이루어질 수 있다. 예를 들어, 절연막 제거 물질(130)은 유기 고분자 물질, 실리콘 옥사이드(silicon oxide) 및 실리콘 나이트라이드(silicon nitrid) 중 선택된 어느 하나일 수 있다.
이러한 프린팅 플레이트(10)를 이용하여 절연막 제거 물질(13)을 유기 절연막(130)의 제1 부분(130a)에 접촉시키되, 프린팅 플레이트(10)에 압력을 가하여 몸체(11)를 회전시키면서, 절연막 제거 물질(13)을 유기 절연막(130)의 제1 부분(130a)에 밀착시키고 절연막 제거 물질(13)에 유기 절연막(130)의 제1 부분(130a)을 밀착한 상태로 도전 패턴(120)으로부터 분리한다. 그럼, 컨택홀(140)이 형성될 수 있다. 여기서, 유기 절연막(130)의 제1 부분(130a)이 도전 패턴(120)으로부터 분리될 수 있는 이유는 유기 절연막(130)의 표면 에너지가 절연막 제거 물질(13)의 표면 에너지보다 작아, 유기 절연막(130)의 제1 부분(130a)이 도전 패턴(120)으로부터 분리되는 것이 절연막 제거 물질(13)이 돌출부(12)로부터 분리되는 것보다 더 쉽기 때문이다.
이와 같이 컨택홀(140)의 형성은 절연막 제거 물질(13)이 코팅된 프린팅 플레이트(10)를 이용하여 간단한 방법으로 이루어질 수 있다. 이에 따라, 기존에 포토리소그래피 공정 방법을 이용하여 컨택홀을 형성하는 경우 복잡한 공정들로 인해 제조 공정 시간이 길게 되고 제조 비용이 증가되는 것이 방지될 수 있다.
한편, 컨택홀(140)의 형성은 절연막 제거 물질(13)이 코팅된 프린팅 플레이트(10)를 이용하여 기계적 힘에 의해 유기 절연막(130)의 제1 부분(130a)을 도전 패턴(120)으로부터 뜯어내는 것으로, 컨택홀(140)이 도 5 및 도 6과 같이 울퉁불퉁한 내벽을 가질 수 있다. 즉, 컨택홀(140)의 내벽은 복수의 오목부(141)와 복수의 볼록부(142)를 포함하는 형태를 가질 수 있다. 도 5에는 복수의 오목부(141)의 움푹 들어간 폭들의 차이가 크지 않은 것으로 도시되었으나, 도 6에 도시된 것처럼 복수의 오목부(141) 중 일부 오목부의 움푹 들어간 폭이 다른 일부 오목부의 움푹 들어간 폭보다 약 2배 이상 클 수 있다.
이와 같이 형성된 컨택홀(140)은 도전 패턴(120)과 미세 전자 소자의 다른 구성을 전기적으로 연결하기 위한 컨택(150)이 형성되는 공간을 제공하는 것으로서, 울퉁불퉁한 내벽을 가지므로 컨택(150)과의 접촉 면적을 넓혀 컨택(150)이 안정적으로 접합할 수 있도록 한다.
도 7을 참조하면, 컨택홀(140)의 내부에 컨택(150)을 형성한다. 컨택(150)은 제2 도전 물질, 예를 들어 유기 도전 물질, 무기 도전 물질, 또는 금속 물질로 형성될 수 있다. 컨택(150)은 잉크젯 방법 및 증착 방법 등을 이용하여 형성될 수 있다.
이에 따라, 컨택(150)을 통해 도전 패턴(120)과 다른 구성을 전기적으로 연결함에 의해 동작할 수 있는 미세 전자 소자(100)가 형성될 수 있다. 즉, 미세 전자 소자(100)는 기판(110), 기판(110)의 상부에 형성된 도전 패턴(120), 도전 패턴(120)의 가장 자리를 덮도록 기판(110)의 상부에 형성된 유기 절연막(130), 유기 절연막(130) 중 도전 패턴(120)과 대응되는 영역에 형성되어 유기 절연막(130)으로부터 도전 패턴(120)을 노출시키며 울퉁불퉁한 내벽을 가지는 컨택홀(140), 및 컨택홀(140) 내부에 형성된 컨택(150)을 포함한다.
다음은 본 발명의 다른 실시예에 따른 미세 전자 소자의 제조 방법에 대해 설명하기로 한다.
도 8은 본 발명의 다른 실시예에 따른 미세 전자 소자의 제조 방법 중 컨택홀을 형성하는 단계를 보여주는 단면도이다.
본 실시예에서, 도전 패턴(120)을 덮도록 기판(110)의 전면에 유기 절연막(130)을 형성하는 단계까지는 도 1 내지 도 3의 실시예와 동일하다.
이어 도 8를 참조하면, 절연막 제거 물질(23)이 코팅된 프린팅 플레이트(20)를 준비하고, 절연막 제거 물질(23)을 도전 패턴(120)과 대응되는 유기 절연막(130)의 제1 부분(130b)에 접촉시켜 유기 절연막(130)의 제1 부분(130b)을 제거하여 컨택홀(140a)을 형성한다. 한편, 도 8에서는 도전 패턴(120)과 대응되는 유기 절연막(130)의 제1 부분(130b)이 절연막 제거 물질(23)에 의해 녹아 액체 상태인 것으로 도시되었다.
더욱 구체적으로 설명하면, 회전 가능한 몸체(21)와 몸체(21)의 외면에 형성된 복수의 돌출부(22)를 포함한 프린팅 플레이트(20)를 준비하고, 돌출부(22)에 절연막 제거 물질(23)을 코팅한다. 몸체(21)는 롤 형상일 수 있으며, 돌출부(22)의 폭은 제거하고자 하는 유기 절연막(130)의 제1 영역(130b)의 폭과 같을 수 있다. 절연막 제거 물질(23)은 유기 절연막(130)을 녹이는 용매로 이루어질 수 있다. 예를 들어, 절연막 제거 물질(23)은 톨루엔, 에틸알코올, 및 프로필렌글리콜 모노메틸에테르아세테이트 중 선택된 어느 하나일 수 있다. 상기 톨루엔은 유기 절연막(130)이 폴리스티렌(polystyrene) 또는 폴리메틸메타크릴레이트(polymethylmethacrylate)로 형성되는 경우 사용될 수 있다. 상기 에틸알코올은 유기 절연막(130)이 폴리비닐알콜(polyvinylalcohol) 로 형성되는 경우 사용될 수 있다. 상기 프로필렌글리콜 모노메틸에테르아세테이트는 유기 절연막(130)이 폴리비닐페놀(polyvinylphenol) 로 형성되는 경우 사용될 수 있다.
이러한 프린팅 플레이트(20)를 이용하여 절연막 제거 물질(23)을 유기 절연막(130)의 제1 부분(130b)에 접촉시키면, 절연막 제거 물질(23)에 의해 유기 절연막(130)의 제1 부분(130b)이 녹아 액체 상태가 된다. 그리고 나서, 액체 상태의 유기 절연막(130)의 제1 부분(130b)을 별도의 세정 공정 등을 통해 도전 패턴(120)으로부터 분리한다. 그럼, 컨택홀(140a)이 형성될 수 있다.
이와 같이 컨택홀(140a)의 형성은 절연막 제거 물질(23)이 코팅된 프린팅 플레이트(20)를 이용하여 간단한 방법으로 이루어질 수 있다. 이에 따라, 기존에 포토리소그래피 공정 방법을 이용하여 컨택홀을 형성하는 경우 복잡한 공정들로 인해 제조 공정 시간이 길게 되고 제조 비용이 증가되는 것이 방지될 수 있다.
한편, 컨택홀(140a)의 형성은 절연막 제거 물질(23)이 코팅된 프린팅 플레이트(20)를 이용하여 화학적인 작용으로 유기 절연막(130)의 제1 부분(130b)을 녹이는 것으로, 컨택홀(140a)도 도 5와 도 6의 컨택홀(140)과 같이 울퉁불퉁한 내벽을 가질 수 있다.
이와 같이 형성된 컨택홀(140a)은 도전 패턴(120)과 미세 전자 소자의 다른 구성을 전기적으로 연결하기 위한 컨택이 형성되는 공간을 제공하는 것으로서, 울퉁불퉁한 내벽을 가지므로 컨택과의 접촉 면적을 넓혀 컨택이 안정적으로 접합할 수 있도록 한다.
본 실시예에서, 컨택홀(140)의 내부에 컨택을 형성하는 단계는 도 7의 실시예와 동일하다.
다음은 본 발명의 또다른 실시예에 따른 전자 소자의 제조 방법에 대해 설명하기로 한다.
도 9 및 도 10은 본 발명의 또다른 실시예에 따른 미세 전자 소자의 제조 방법 중 컨택홀을 형성하는 단계를 보여주는 단면도이다.
본 실시예에서, 도전 패턴(120)을 덮도록 기판(110)의 전면에 유기 절연막(130)을 형성하는 단계까지는 도 1 내지 도 3의 실시예와 동일하다.
이어 도 9 및 도 10을 참조하면, 제1 절연막 제거 물질(13)이 코팅된 제1 프린팅 플레이트(10)와 제2 절연막 제거 물질(23)이 코팅된 제2 프린팅 플레이트(20)를 포함하는 제2 프린팅 플레이트(20)를 준비하고, 제2 절연막 제거 물질(23)을 도전 패턴(120)과 대응되는 유기 절연막(130)의 제1 부분(130c)에 접촉시켜 유기 절연막(130)의 제1 부분(130c)을 제거하되 도전 패턴(120) 상에 유기 절연막(130)의 제2 부분(130d)이 남는 경우 제1 절연막 제거 물질(13)을 유기 절연막(130)의 제2 부분(130d)에 접촉시켜 유기 절연막(130)의 제2 부분(130d)을 제거하여 컨택홀(140b)을 형성한다. 본 실시예에서, 제1 프린팅 플레이트(10)는 도 4의 프린팅 플레이트(10)와 명칭만 다를뿐 동일하며, 제2 프린팅 플레이트(20)는 도 8의 프린팅 플레이트(20)와 명칭만 다를 뿐 동일하다. 한편, 도 9에서는 도전 패턴(120)과 대응되는 유기 절연막(130)의 제1 부분(130c)이 절연막 제거 물질(23)에 의해 녹아 액체 상태인 것으로 도시되었으며, 도 10에서는 유기 절연막(130)의 제2 부분(130d)이 절연막 제거 물질(13)에 의해 제1 프린팅 플레이트(10)로 전이된 상태인 것으로 도시되었다.
이러한 제1 프린팅 플레이트(10)와 제2 프린팅 플레이트(20) 중, 우선 제2 프린팅 프레이트(20)의 제2 절연막 제거 물질(23)을 유기 절연막(130)의 제1 부분(130c)에 접촉시켜 제2 절연막 제거 물질(23)에 의해 유기 절연막(130)의 제1 부분(130c)을 녹인다. 그리고, 도전 패턴(120) 상에 유기 절연막(130)의 제2 부분(130d)이 남는 경우 제1 프린팅 플레이트(10)를 이용하여 제1 절연막 제거 물질(13)을 유기 절연막(130)의 제2 부분(130d)에 접촉시키되 제1 프린팅 플레이트(10)에 압력을 가하여 제1 몸체(11)를 회전시키며서 제1 절연막 제거 물질(13)을 유기 절연막(130)의 제2 부분(130d)에 밀착시키고 제1 절연막 제거 물질(13)에 유기 절연막(130)의 제2 부분(130d)을 밀착한 상태로 도전 패턴(120)으로부터 분리한다. 그럼, 컨택홀(140b)이 형성될 수 있다.
이와 같이 컨택홀(140b)의 형성은 제2 절연막 제거 물질(23)이 코팅된 제2 프린팅 플레이트(20)와 제1 절연막 제거 물질(13)이 코팅된 제1 프린팅 플레이트(10)를 이용하여 간단한 방법으로 이루어질 수 있다. 이에 따라, 기존에 포토리소그래피 방법을 이용하여 컨택홀을 형성하는 경우 복잡한 공정들로 인해 제조 공정 시간이 길게 되고 제조 비용이 증가되는 것이 방지될 수 있다.
한편, 컨택홀(140b)의 형성은 제2 절연막 제거 물질(23)이 코팅된 제2 프린팅 플레이트(20)를 이용하여 화학적인 작용으로 유기 절연막(130)의 제1 부분(130c)을 녹이고, 제1 절연막 제거 물질(13)이 코팅된 제1 프린팅 플레이트(10)를 이용하여 기계적인 힘으로 유기 절연막(130)의 제2 부분(130d)을 뜯어내는 것으로, 컨택홀(140b)이 도 5와 도 6의 컨택홀(140)과 같이 울퉁불퉁한 내벽을 가질 수 있다.
이와 같이 형성된 컨택홀(140b)은 도전 패턴(120)과 미세 전자 소자의 다른 구성을 전기적으로 연결하기 위한 컨택이 형성되는 공간을 제공하는 것으로서, 울퉁불퉁한 내벽을 가지므로 컨택과의 접촉 면적을 넓혀 컨택이 안정적으로 접합할 수 있도록 한다.
본 실시예에서, 컨택홀(140b)의 내부에 컨택을 형성하는 단계는 도 7의 실시예와 동일하다.
다음은 본 발명의 일 실시예에 따른 미세 전자 소자의 제조 방법을 이용한 본 발명의 또다른 실시예에 따른 유기 발광 표시 장치의 제조 방법에 대해 설명하기로 한다.
도 11 내지 도 16은 본 발명의 또다른 실시예에 따른 유기 발광 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
먼저 도 11을 참조하면, 기판(210)을 준비한다. 기판(210)은 도 1의 기판(110)과 같이 유리, 석영, 사파이어, 플라스틱 등의 절연 기판 또는 반도체 기판일 수 있다.
도 12를 참조하면, 기판(210) 상에 채널 영역(222)과, 채널 영역(222)의 양측에 소스 영역(224)과 드레인 영역(226)을 포함하는 활성층(220)을 형성한다.
구체적으로, 기판(210)의 전면에 비정질 실리콘(amorphous silicon) 또는 결정질 실리콘(poly silicon)과 같은 반도체 물질을 화학 기상 증착 등의 방법을 이용하여 형성하고, 포토리소그래피 공정 방법 등을 이용하여 반도체 물질을 패터닝한다. 그리고, 패터닝된 반도체 물질의 중앙 영역인 채널 영역(222)을 중심으로 양측에 p형 불순물 또는 n형 불순물을 이온 주입 등의 방법을 이용하여 주입함으로써 소스 영역(224)과 드레인 영역(226)을 형성한다.
한편, 활성층(220)을 형성하기 전에 기판(210)의 전면에 버퍼층(211)을 형성할 수 있다. 버퍼층(211)은 불순 원소의 침투를 방지하며 기판(210)의 표면을 평탄화하는 역할을 하는 것으로, 이러한 역할을 수행할 수 있는 다양한 물질로 형성될 수 있다. 그러나, 버퍼층(211)은 반드시 필요한 것은 아니며, 기판(210)의 종류 및 공정 조건에 따라 생략될 수도 있다.
도 13을 참조하면, 활성층(220)을 덮도록 기판(210)의 전면에 유기 게이트 절연막(230)을 형성한다. 유기 게이트 절연막(230)의 형성 물질 및 형성 방법은 도 3에 도시된 유기 절연막(130)의 형성 물질 및 형성 방법과 동일하다.
이와 같이 유기 게이트 절연막(230)은 유기 절연 물질로 형성되어 코팅 또는 프린트 방법을 이용해 형성될 수 있으므로, 유기 게이트 절연막(230)이 형성되는 기판(210)의 크기에 제한이 없고, 공정 시간이 길지 않다. 이에 따라, 기존에 게이트 절연막이 무기 절연 물질로 형성되어 진공 증착 장비를 이용한 진공 증착 방법을 이용하는 경우 사용할 수 있는 기판의 크기가 제한되고 게이트 절연막의 형성이 완료된 후에 진공 상태를 해제하는데 오랜 시간이 걸리는 것이 방지될 수 있다.
그리고, 유기 게이트 절연막(230)의 상부 중 채널 영역과 대응되는 영역에 게이트 전극(240)을 형성한다. 게이트 전극(240)은 제1 도전 물질, 예를 들어 유기 도전 물질, 무기 도전 물질, 또는 금속 물질로 형성될 수 있다.
상기 유기 도전 물질로서는, 폴리티오펜(polythiophene), 폴리아닐린(polyaniline), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌비닐렌(polyphenylene vinylene) 및 PEDOT(polyethylenedioxythiophene): PSS(polystyrenesulfonate) 등이 선택될 수 있다. 상기 무기 도전 물질로서는, 인듐틴산화물(ITO) 및 인듐아연 산화물(IZO) 등이 선택될 수 있다. 상기 금속 물질로서는, 금(Au), 은(Ag), 알루미늄(Al), 니켈(Ni), 몰리브덴(Mo) 및 텅스텐(W) 등이 선택될 수 있다.
게이트 전극(240)은 예를 들어 화학 기상 증착(Chemical Vapor Deposition, CVD) 및 물리적 기상 증착(Physical Vapor Deposition, PVD )등의 방법을 이용하여 제1 도전 물질을 기판(210) 상에 전면적으로 증착하고, 포토 리소그래피 공정 방법을 통해 패터닝하여 형성될 수 있다. 또한, 게이트 전극(240)은 잉크젯 프린트, 그라비아 프린트 등의 방법으로 직접 기판(210)에 인쇄되어 형성될 수도 있다. 이 경우, 상기한 포토리소그래피 공정은 생략될 수 있다.
그리고, 게이트 전극(240)을 덮도록 유기 게이트 절연막(230)의 전면에 층간 절연막(250)을 형성한다. 층간 절연막(250)은 유기 게이트 절연막(230)과 같이 유기 절연 물질, 예를 들어 폴리스티렌(polystyrene), 폴리비닐알콜(polyvinylalcohol), 폴리비닐페놀(polyvinylphenol) 및 폴리메틸메타크릴레이트(polymethylmethacrylate) 중 적어도 어느 하나로 형성될 수 있다.
층간 절연막(250)의 형성은 스핀 코팅, 롤투롤 프린트, 스크린 프린트 및 잉크젯 프린트 등의 방법을 이용하여 이루어질 수 있다. 상기 롤투롤 프린트 방법으로서는 예를 들어, 그라비아 프린트, 오프셋 프린트, 플렉소 프린트 등이 있다.
도 14를 참조하면, 절연막 제거 물질(13)이 코팅된 프린팅 플레이트(10)를 준비하고, 절연막 제거 물질(13)을 유기 게이트 절연막(230)과 층간 절연막(250) 중 소스 영역(224)과 대응되는 제1 부분(254)과 드레인 영역(226)과 대응되는 제2 부분(256) 각각에 접촉시켜 제1 부분(254)과 제2 부분(256) 각각을 제거함으로써 제1 컨택홀(262)과 제2 컨택홀(264)을 형성한다. 본 실시예에서 사용되는 프린팅 플레이트(10)는 도 4의 프린팅 플레이트(10)와 동일하다. 다만, 본 실시예에서 사용되는 플레이트(10)의 돌출부(12)에 코팅되는 절연막 제거 물질(13)은 유기 게이트 절연막(230)의 표면 에너지 및 층간 절연막(250)의 표면 에너지 각각보다 높은 표면 에너지를 가지는 물질일 수 있다. 한편, 도 14에서는 유기 게이트 절연막(230)과 층간 절연막(250) 중 소스 영역(224)과 대응되는 제1 부분(254)과 드레인 영역(226)과 대응되는 제2 부분(256)이 절연막 제거 물질(13)에 의해 프린팅 플레이트(10)로 전이된 상태인 것으로 도시되었다.
더욱 구체적으로 설명하면, 프린팅 플레이트(10)를 이용하여 하나의 돌출부(12)에 코팅된 절연막 제거 물질(13)을 유기 게이트 절연막(230)과 층간 절연막(250)의 제1 부분(254)에 접촉시키되, 프린팅 플레이트(10)에 압력을 가하여 몸체(11)를 회전시키면서, 절연막 제거 물질(13)을 유기 게이트 절연막(230)과 층간 절연막(250)의 제1 부분(254)에 밀착시키고 절연막 제거 물질(13)에 유기 게이트 절연막(130)과 층간 절연막(250)의 제1 부분(254)을 밀착한 상태로 소스 영역(224)으로부터 분리한다. 그럼, 제1 컨택홀(262)이 형성될 수 있다.
그리고, 프린팅 플레이트(10)를 회전시켜 또다른 돌출부(12)에 코팅된 절연막 제거 물질(13)을 유기 게이트 절연막(230)과 층간 절연막(250)의 제2 부분(256)에 접촉시키되, 프린팅 플레이트(10)에 압력을 가하여 몸체(11)를 회전시키면서, 절연막 제거 물질(13)을 유기 게이트 절연막(230)과 층간 절연막(250)의 제2 부분(256)에 밀착시키고 절연막 제거 물질(13)에 유기 게이트 절연막(230)과 층간 절연막(250)의 제2 부분(256)을 밀착한 상태로 드레인 영역(226)으로부터 분리한다. 그럼, 제2 컨택홀(264)이 형성될 수 있다.
이와 같이 제1 컨택홀(262)과 제2 컨택홀(264)의 형성은 절연막 제거 물질(13)이 코팅된 프린팅 플레이트(10)를 이용하여 간단한 방법으로 이루어질 수 있다. 이에 따라, 기존에 포토리소그래피 공정 방법을 이용하여 컨택홀을 형성하는 경우 복잡한 공정들로 인해 제조 공정 시간이 길게 되고 제조 비용이 증가되는 것이 방지될 수 있다.
한편, 제1 컨택홀(262)과 제2 컨택홀(264)의 형성은 절연막 제거 물질(13)이 코팅된 프린팅 플레이트(10)를 이용하여 기계적인 힘으로 유기 게이트 절연막(230)과 층간 절연막(250)의 제1 부분(254)과 제2 부분(256)을 소스 영역(224)과 드레인 영역(226)으로부터 뜯어내는 것으로, 제1 컨택홀(262)과 제2 컨택홀(264)이 도 5와 도 6과 같이 울퉁불퉁한 내벽을 가질 수 있다.
이와 같이 형성된 제1 컨택홀(262)은 소스 영역(224)와 공통 전원 라인(미도시)을 전기적으로 연결하기 위한 소스 전극(272)의 제1 컨택(C1)이 형성되는 공간을 제공하는 것으로서, 울퉁불퉁한 내벽을 가지므로 제1 컨택(C1)과의 접촉 면적을 넓혀 제1 컨택(C1)이 안정적으로 접합할 수 있도록 한다. 그리고, 제2 컨택홀(264)은 드레인 영역(226)과 제1 전극(284)을 전기적으로 연결하기 위한 드레인 전극(274)의 제2 컨택(C2)이 형성되는 공간을 제공하는 것으로서, 울퉁불퉁한 내벽을 가지므로 제2 컨택(C2)과의 접촉 면적을 넓혀 제2 컨택(C2)이 안정적으로 접합할 수 있도록 한다.
도 15를 참조하면, 제1 컨택홀(262)의 내부에 위치하는 제1 컨택(C1)을 포함하고 제1 컨택(C1)으로부터 층간 절연막(250)의 상부로 연장되는 소스 전극(272)을 형성하고, 제2 컨택홀(264)의 내부에 위치하는 제2 컨택(C2)을 포함하고 제2 컨택(C2)으로부터 층간 절연막(250)의 상부로 연장되는 드레인 전극(274)을 형성한다. 소스 전극(272)과 드레인 전극(274)은 제2 도전 물질, 예를 들어 유기 도전 물질, 무기 도전 물질, 또는 금속 물질로 형성될 수 있다. 소스 전극(272)과 드레인 전극(274)은 잉크젯 프린트 방법 또는 증착 방법 등을 이용하여 형성될 수 있다.
이와 같이 제1 컨택(C1)을 포함하는 소스 전극(272)과 제2 컨택(C2)을 포함하는 드레인 전극(274)이 형성됨으로써, 소스 영역(224)과 공통 전원 라인(미도시)이 전기적으로 연결되고 드레인 영역(226)과 제1 전극(284)이 전기적으로 연결될 수 있다. 상기한 활성층(220), 유기 게이트 절연막(230), 게이트 전극(240), 층간 절연막(250), 소스 전극(272) 및 드레인 전극(274)은 유기 발광 표시 장치에서 각 화소의 동작을 제어하는 스위칭 소자 또는 화소를 구동시키는 구동 소자로 사용될 수 있는 박막 트랜지스터를 구현할 수 있다.
도 16을 참조하면, 소스 전극(272)과 드레인 전극(274)을 덮도록 층간 절연막(250)의 전면에 평탄화막(282)을 형성하고 제3 컨택홀(283)을 형성한다. 평탄화막(282)은 평탄화 특성이 우수한 무기 절연 물질 또는 유기 절연 물질을 포함하여 형성된다. 평탄화막(282)의 형성은 화학 기상 증착 또는 물리적 기상 증착 등의 방법을 이용하여 이루어질 수 있고, 또한 스핀 코팅, 롤투롤 프린트 및 스크린 프린트 등의 방법을 이용하여 이루어질 수 있다. 상기 롤투롤 프린트 방법으로서는, 예를 들어 그라비아 프린트, 오프셋 프린트, 플렉소 프린트 등이 있다. 제3 컨택홀(283)의 형성은 포토리소스래피 공정 방법 등을 이용하여 평탄화막(282)을 패터닝하여 이루어질 수도 있다. 또한, 제3 컨택홀(283)의 형성은 제1 컨택홀(262) 및 제2 컨택홀(264)의 형성 방법과 동일한 방법으로도 이루어질 수 있다. 이 경우, 제3 컨택홀(283)의 내벽은 제1 컨택홀(262) 및 제2 컨택홀(264)의 내벽과 같이 울퉁불퉁할 수 있다.
그리고, 제3 컨택홀(283)의 내부에 위치하는 제3 컨택(C3)을 포함하고 제3 컨택(C3)으로부터 평탄화막(282)의 상부로 연장되는 제1 전극(284)을 형성한다. 제1 전극(284)은 유기 발광층(288)에 정공을 제공하는 애노드 전극 또는 전자를 제공하는 캐소드 전극으로 이용될 수 있다. 제1 전극(284)은 제3 도전 물질, 예를 들어 유기 도전 물질, 무기 도전 물질, 또는 금속 물질로 형성될 수 있다. 제1 전극(284)은 포토 공정 및 잉크젯 방법 등을 이용하여 형성될 수 있다.
이와 같이 제3 컨택(C3)을 포함하는 제1 전극(284)이 형성됨으로써, 드레인 전극(274)과 유기 발광층(284)이 전기적으로 연결될 수 있다.
그리고, 제1 전극(284)을 덮도록 평탄화층(282)의 전면에 화소 정의막(286)을 형성하고, 화소 정의막(286) 중 제1 전극(284)과 대응되는 영역에 개구부(286a)를 형성한다. 화소 정의막(286)은 절연 물질, 예컨데 벤조사이클로부텐(Benzo Cyclo Butene;BCB), 폴리이미드(polyimide;PI), 폴리아마이드(poly amaide;PA), 아크릴 수지 및 페놀수지 등으로부터 선택된 적어도 하나의 유기 물질을 포함하여 이루어질 수 있다. 또 다른 예로, 화소 정의막(286)은 실리콘 질화물 등과 같은 무기 물질을 포함하여 이루어질 수도 있다. 화소 정의막(286)의 형성은 화학 기상 증착(CVD), 물리적 기상 증착(PVD) 등의 방법을 이용하여 형성될 수 있다. 개구부(286a)의 형성은 포토리소그래피 공정 방법 등을 통해 화소 정의막(286)을 각 화소 별로 패터닝하여 형성될 수 있다. 또 다른 예로, 개구부(286a)를 가지는 화소 정의막(286)은 잉크젯 프린트, 그라비아 인쇄 등의 방법으로 직접 인쇄되어 형성될 수도 있다.
그리고, 화소 정의막(286)의 개구부(286a)를 통해 노출되는 화소 전극(284) 상에 유기 발광층(288)을 형성한다. 유기 발광층(288)은 적색 유기 발광 물질, 녹색 유기 발광 물질, 청색 유기 발광 물질 중 적어도 어느 하나를 포함하여 형성될 수 있다. 유기 발광층(288)의 형성은 잉크젯 방법 등을 이루어질 수 있다.
그리고, 유기 발광층(288) 상에 제2 전극(289)을 형성한다. 제2 전극(289)은 유기 발광층(288)에 전자를 제공하는 캐소드 전극 또는 정공을 제공하는 애노드 전극으로 이용될 수 있다. 제2 전극(289)은 제4 도전 물질, 예를 들어 유기 도전 물질, 무기 도전 물질, 또는 금속 물질로 형성될 수 있다.
이에 따라, 제1 전극(284)에서 제공되는 정공과 제2 전극(289)에서 제공되는 전자가 유기 발광층(288)에서 재결합하여 광을 방출하는 유기 발광 표시 장치(200)가 제조될 수 있다.
도시하진 않았지만, 본 발명의 또다른 실시예에 따른 유기 발광 표시 장치(200)의 제조 방법은 제2 전극(289)의 상부에 봉지 기판을 배치하는 단계를 더 포함할 수 있다. 또한, 발명의 또다른 실시예에 따른 유기 발광 표시 장치(200)의 제조 방법은 제2 전극(289)과 봉지 기판 사이에 스페이서를 배치하는 단계를 더 포함할 수 있다.
다음은 본 발명의 또다른 실시예에 따른 유기 발광 표시 장치의 제조 방법에 대해 설명하기로 한다.
도 17 내지 도 22는 본 발명의 또다른 실시예에 따른 유기 발광 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
본 실시예에서, 기판(210)을 준비하는 단계는 도 11의 실시예와 동일하다.
이어 도 17을 참조하면, 기판(210) 상에 서로 이격된 소스 영역(322)과 드레인 영역(324)을 형성한다.
구체적으로, 소스 영역(322)과 드레인 영역(324)은 유기 도전 물질, 예를 들어 폴리티오펜(polythiophene), 폴리아닐린(polyaniline), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌비닐렌(polyphenylene vinylene) 및 PEDOT(polyethylenedioxythiophene): PSS(polystyrenesulfonate) 중 선택된 어느 하나로 형성될 수 있다. 이러한 소스 영역(322) 및 드레인 영역(324)은 유기 도전 물질로 형성되므로, 잉크젯 프린트, 그라비아 프린트 등의 방법으로 직접 기판(210)에 형성될 수 있다.
한편, 소스 영역(322) 및 드레인 영역(324)을 형성하기 전에 기판(210) 상에 버퍼층(211)을 형성할 수 있다. 버퍼층(211)에 대해서는 도 12에서 설명되었으므로, 중복된 설명은 생략하기로 한다.
도 18을 참조하면, 소스 영역(322)과 드레인 영역(324) 사이에 채널 영역(326)을 형성한다. 채널 영역(326)은 유기 반도체 물질, 예를 들어 펜타센(pentacene), 테트라센(tetracene), 구리 프탈로시아닌(copper pthalaocyanine), 폴리티오펜(polythiopene), 폴리아닐린(polyaniline), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌비닐렌(polyphenylenevinylene) 및 이들의 유도체로 형성될 수 있으나, 이에 한정되는 것은 아니다. 이러한 채널 영역(326)은 유기 반도체 물질로 형성되어 진공 증착, 잉크젯 프린트, 그라비아 프린트 등의 방법으로 직접 기판(210)에 형성될 수 있다. 상기한 소스 영역(322), 드레인 영역(324) 및 채널 영역(326)은 활성층(320)을 형성한다.
도 19를 참조하면, 소스 영역(322), 드레인 영역(324) 및 채널 영역(326)을 덮도록 기판(210)의 전면에 유기 게이트 절연막(330)을 형성한다. 유기 게이트 절연막(330)의 형성 물질 및 형성 방법은 도 13의 유기 게이트 절연막(230)의 형성 물질 및 형성 방법과 동일하다.
그리고, 유기 게이트 절연막(330)의 상부 중 채널 영역(326)과 대응되는 영역에 게이트 전극(340)을 형성한다. 게이트 전극(340)은 유기 도전 물질, 예를 들어 폴리티오펜(polythiophene), 폴리아닐린(polyaniline), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌비닐렌(polyphenylene vinylene) 및 PEDOT(polyethylenedioxythiophene): PSS(polystyrenesulfonate) 중 선택된 적어도 어느 하나로 형성될 수 있다. 이러한 유기 게이트 전극(340)은 유기 도전 물질로 형성되어 잉크젯 프린트, 그라비아 프린트 등의 방법으로 직접 유기 게이트 절연막(330)에 형성될 수 있다.
그리고, 게이트 전극(340)을 덮도록 유기 게이트 절연막(330)의 전면에 층간 절연막(350)을 형성한다. 층간 절연막(350)의 형성 물질 및 형성 방법은 도 13의 층간 절연막(250)의 형성 물질 및 형성 방법과 동일하다.
도 20을 참조하면, 절연막 제거 물질(13)이 코팅된 프린팅 플레이트(10)를 준비하고, 절연막 제거 물질(13)을 유기 게이트 절연막(330)과 층간 절연막(350) 중 소스 영역(322)과 대응되는 제1 부분(354)과 드레인 영역(324)과ㅌ 대응되는 제2 부분(356) 각각에 접촉시켜 제1 부분(354)과 제2 부분(356) 각각을 제거함으로써 제1 컨택홀(362)과 제2 컨택홀(364)을 형성한다. 본 실시예에서 사용되는 프린팅 플레이트(10)는 도 4의 프린팅 플레이트(10)와 동일하다. 다만, 본 실시예에서 사용되는 플레이트(10)의 돌출부(12)에 코팅되는 절연막 제거 물질(13)은 유기 게이트 절연막(330)의 표면 에너지 및 층간 절연막(350)의 표면 에너지 각각보다 높은 표면 에너지를 가지는 물질일 수 있다. 한편, 도 20에서는 유기 게이트 절연막(330)과 층간 절연막(350) 중 소스 영역(322)과 대응되는 제1 부분(354)과 드레인 영역(324)과 대응되는 제2 부분(356)이 절연막 제거 물질(13)에 의해 프린팅 플레이트(10)로 전이된 상태인 것으로 도시되었다.
제1 컨택홀(362)와 제2 컨택홀(364)의 형성 방법은 도 14의 제1 컨택홀(262)와 제2 컨택홀(264)의 형성 방법과 동일하다.
이와 같이 제1 컨택홀(362)과 제2 컨택홀(364)의 형성은 절연막 제거 물질(13)이 코팅된 프린팅 플레이트(10)를 이용하여 간단한 방법으로 이루어질 수 있다. 이에 따라, 기존에 포토리소그래피 공정 방법을 이용하여 컨택홀을 형성하는 경우 복잡한 공정들로 인해 제조 공정 시간이 길게 되고 제조 비용이 증가되는 것이 방지될 수 있다.
한편, 제1 컨택홀(362)과 제2 컨택홀(364)의 형성은 절연막 제거 물질(13)이 코팅된 프린팅 플레이트(10)를 이용하여 기계적인 힘으로 유기 게이트 절연막(330)과 층간 절연막(350)의 제1 부분(354)과 제2 부분(356)을 소스 영역(322)과 드레인 영역(324)으로부터 뜯어내는 것으로, 제1 컨택홀(362)과 제2 컨택홀(364)이 도 5와 도 6과 같이 울퉁불퉁한 내벽을 가질 수 있다.
이와 같이 형성된 제1 컨택홀(362)은 소스 영역(322)와 공통 전원 라인(미도시)을 전기적으로 연결하기 위한 소스 전극(372)의 제1 컨택(C1)이 형성되는 공간을 제공하는 것으로서, 울퉁불퉁한 내벽을 가지므로 제1 컨택(C1)과의 접촉 면적을 넓혀 제1 컨택(C1)이 안정적으로 접합할 수 있도록 한다. 그리고, 제2 컨택홀(364)은 드레인 영역(324)과 제1 전극(384)을 전기적으로 연결하기 위한 드레인 전극(374)의 제2 컨택(C2)이 형성되는 공간을 제공하는 것으로서, 울퉁불퉁한 내벽을 가지므로 제2 컨택(C2)과의 접촉 면적을 넓혀 제2 컨택(C2)이 안정적으로 접합할 수 있도록 한다.
도 21을 참조하면, 제1 컨택홀(362)의 내부에 위치하는 제1 컨택(C1)을 포함하고 제1 컨택(C1)으로부터 층간 절연막(350)의 상부로 연장되는 소스 전극(372)을 형성하고, 제2 컨택홀(364)의 내부에 위치하는 제2 컨택(C2)을 포함하고 제2 컨택(C2)으로부터 층간 절연막(350)의 상부로 연장되는 드레인 전극(374)을 형성한다. 소스 전극(372)과 드레인 전극(374)은 제2 도전 물질, 예를 들어 유기 도전 물질로 형성될 수 있다. 소스 전극(372)과 드레인 전극(374)은 잉크젯 프린트 방법 등을 이용하여 형성될 수 있다.
이와 같이 제1 컨택(C1)을 포함하는 소스 전극(372)과 제2 컨택(C2)을 포함하는 드레인 전극(374)이 형성됨으로써, 소스 영역(322)과 공통 전원 라인(미도시)이 전기적으로 연결되고 드레인 영역(324)과 제1 전극(384)이 전기적으로 연결될 수 있다. 상기한 활성층(320), 유기 게이트 절연막(330), 게이트 전극(340), 층간 절연막(350), 소스 전극(372) 및 드레인 전극(374) 모두는 유기 물질로 형성되어 유기 발광 표시 장치에서 각 화소의 동작을 제어하는 스위칭 소자 또는 화소를 구동시키는 구동 소자로 사용될 수 있는 유기 박막 트랜지스터를 구현할 수 있으며, 유기 박막 트랜지스터를 진공 증착 방법 대신 코팅 또는 프린트 방법으로 간단하게 형성할 수 있다.
도 22를 참조하면, 소스 전극(372)과 드레인 전극(374)을 덮도록 층간 절연막(350)의 전면에 평탄화막(382)을 형성하고 제3 컨택홀(383)을 형성한다. 평탄화막(382)은 평탄화 특성이 우수한 유기 절연 물질을 포함하여 형성된다. 평탄화막(382)은 유기 절연 물질로 형성되므로 롤투롤 프린트, 스크린 프린트 및 잉크젯 프린트 등의 방법을 이용하여 직접 층간 절연막(350)에 제3 컨택홀(383)을 가지는 형태로 형성될 수 있다. 상기 롤투롤 프린트 방법으로서, 예를 들어 그라비아 프린트, 오프셋 프린트, 플렉소 프린트 등이 있다.
그리고, 제3 컨택홀(383)의 내부에 위치하는 제3 컨택(C3)을 포함하고 제3 컨택(C3)으로부터 평탄화막(382)의 상부로 연장되는 제1 전극(384)을 형성한다. 제1 전극(384)은 유기 발광층(388)에 정공을 제공하는 애노드 전극 또는 전자를 제공하는 캐소드 전극으로 이용될 수 있다. 제1 전극(384)은 제3 도전 물질, 예를 들어 유기 도전 물질, 무기 도전 물질, 또는 금속 물질로 형성될 수 있다. 제1 전극(384)은 잉크젯 방법 및 증착 방법 등을 이용하여 형성될 수 있다.
이와 같이 제3 컨택(C3)을 포함하는 제1 전극(384)이 형성됨으로써, 드레인 전극(374)과 유기 발광층(388)이 전기적으로 연결될 수 있다.
그리고, 제1 전극(384)을 덮도록 평탄화층(382)의 전면에 화소 정의막(386)을 형성하고, 화소 정의막(386) 중 제1 전극(384)과 대응되는 영역에 개구부(386a)를 형성한다. 화소 정의막(386)은 유기 절연 물질, 예컨데 벤조사이클로부텐(Benzo Cyclo Butene;BCB), 폴리이미드(polyimide;PI), 폴리아마이드(poly amaide;PA), 아크릴 수지 및 페놀수지 등으로부터 선택된 적어도 하나를 포함하여 이루어질 수 있다. 이러한 화소 정의막(386)은 유기 절연 물질로 형성되므로, 롤투롤 프린트, 스크린 프린트 및 잉크젯 프린트 등의 방법을 이용하여 직접 평탄화막(382)상에 개구부(386a)를 가지는 형태로 형성될 수 있다. 상기 롤투롤 프린트 방법으로서, 예를 들어 그라비아 프린트, 오프셋 프린트, 플렉소 프린트 등이 있다.
그리고, 화소 정의막(386)의 개구부(386a)를 통해 노출되는 제1 전극(384) 상에 유기 발광층(388)을 형성한다. 유기 발광층(388)의 형성 물질 및 형성 방법은 도 16에 도시된 유기 발광층(288)의 형성 물질 및 형성 방법과 동일하다.
그리고, 유기 발광층(388) 상에 제2 전극(389)을 형성한다. 제2 전극(389)은 유기 발광층(388)에 전자를 제공하는 캐소드 전극 또는 정공을 제공하는 애노드 전극으로 이용될 수 있다. 제2 전극(389)은 제4 도전 물질, 예를 들어 유기 도전 물질, 무기 도전 물질, 또는 금속 물질로 형성될 수 있다.
이에 따라, 제1 전극(384)에서 제공되는 정공과 제 2 전극(389)에서 제공되는 전자가 유기 발광층(388)에서 재결합하여 광을 방출하는 유기 발광 표시 장치(300)가 제조된다.
도시하진 않았지만, 본 발명의 또다른 실시예에 따른 유기 발광 표시 장치(300)의 제조 방법은 제2 전극(389)의 상부에 봉지 기판을 배치하는 단계를 더 포함할 수 있다. 또한, 발명의 또다른 실시예에 따른 유기 발광 표시 장치(300)의 제조 방법은 제2 전극(389)과 봉지 기판 사이에 스페이서를 배치하는 단계를 더 포함할 수 있다.
한편, 도 11 내지 도 22에 도시된 유기 발광 표시 장치의 제조 방법은 도1 내지 도 7의 미세 전자 소자의 제조 방법을 이용하는 것으로 설명되었으나, 도 8 내지 도 10에 도시된 미세 전자 소자의 제조 방법들을 이용하는 것도 가능하다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10, 20: 프린팅 플레이트 11, 21: 몸체
12, 22: 복수의 돌출부 13, 23: 절연막 제거 물질
100: 미세 전자 소자 110, 210: 기판
120: 도전 패턴 130: 유기 절연막
140, 140a, 140b: 컨택홀 150: 컨택
200: 유기 발광 표시 장치 220: 활성층
230: 유기 게이트 절연막 240: 게이트 전극
250: 층간 절연막 262, 362: 제1 컨택홀
264, 364: 제2 컨택홀 272, 372: 소스 전극
274, 374: 드레인 전극 282, 382: 평탄화막
284, 384: 제1 전극 286, 386: 화소 정의막
288, 388: 유기 발광층 289, 389: 제2 전극

Claims (23)

  1. 기판을 준비하고, 상기 기판 상에 도전 패턴을 형성하는 단계;
    상기 도전 패턴을 덮도록 유기 절연 물질로 상기 기판의 전면에 유기 절연막을 형성하는 단계;
    절연막 제거 물질이 코팅된 프린팅 플레이트를 준비하고, 상기 절연막 제거 물질을 상기 도전 패턴과 대응되는 상기 유기 절연막의 제1 부분에 접촉시켜 상기 유기 절연막의 제1 부분을 제거함으로써 컨택홀을 형성하는 단계; 및
    상기 컨택홀의 내부에 컨택을 형성하는 단계를 포함하는 미세 전자 소자의 제조 방법.
  2. 제1 항에 있어서,
    상기 도전 패턴은 제1 도전 물질로 형성되는 미세 전자 소자의 제조 방법.
  3. 제1 항에 있어서,
    상기 유기 절연막은 코팅 또는 프린트 방법을 이용하여 폴리스티렌(polystyrene), 폴리비닐알콜(polyvinylalcohol), 폴리비닐페놀(polyvinylphenol) 및 폴리메틸메타크릴레이트(polymethylmethacrylate) 중 적어도 어느 하나로 형성되는 미세 전자 소자의 제조 방법.
  4. 제1 항에 있어서,
    상기 절연막 제거 물질은 상기 유기 절연막보다 높은 표면 에너지를 가지는 물질이거나, 상기 유기 절연막을 녹이는 용매인 미세 전자 소자의 제조 방법.
  5. 제1 항에 있어서,
    상기 프린팅 플레이트는 회전 가능한 몸체와, 상기 몸체의 외면에 형성된 복수의 돌출부를 포함하며, 상기 절연막 제거 물질은 상기 돌출부에 코팅되고 상기 유기 절연막보다 높은 표면 에너지를 가지는 물질이며,
    상기 컨택홀을 형성하는 것은 상기 절연막 제거 물질을 상기 유기 절연막의 제1 부분에 접촉시키되, 상기 프린팅 플레이트에 압력을 가하여 상기 몸체를 회전시키면서, 상기 절연막 제거 물질을 상기 유기 절연막의 제1 부분에 밀착시키고 상기 절연막 제거 물질에 상기 유기 절연막의 제1 부분을 밀착한 상태로 상기 도전 패턴으로부터 분리시키는 것을 포함하는 미세 전자 소자의 제조 방법.
  6. 제5 항에 있어서,
    상기 절연막 제거 물질은 유기 고분자 물질, 실리콘 옥사이드(silicon oxide) 및 실리콘 나이트라이드(silicon nitrid) 중 선택된 어느 하나인 미세 전자 소자의 제조 방법.
  7. 제1 항에 있어서,
    상기 프린팅 플레이트는 회전 가능한 몸체와, 상기 몸체의 외면에 형성된 복수의 돌출부를 포함하며, 상기 절연막 제거 물질은 상기 돌출부에 코팅되고 상기 유기 절연막을 녹이는 용매이며,
    상기 컨택홀을 형성하는 것은 상기 절연막 제거 물질을 상기 유기 절연막의 제1 부분에 접촉시 상기 절연막 제거 물질에 의해 상기 유기 절연막의 제1 부분을 녹이는 것을 포함하는 미세 전자 소자의 제조 방법.
  8. 제7 항에 있어서,
    상기 절연막 제거 물질은 톨루엔, 에틸알코올, 프로필렌글리콜 모노메틸에테르아세테이트 중 선택된 어느 하나인 미세 전자 소자의 제조 방법.
  9. 제1 항에 있어서,
    상기 프린팅 플레이트는 회전 가능한 제1 몸체와, 상기 제1 몸체의 외면에 형성된 복수의 제1 돌출부를 포함하는 제1 프린팅 플레이트와, 회전 가능한 제2 몸체와, 상기 제2 몸체의 외면에 형성된 복수의 제2 돌출부를 포함하는 제2 프린팅 플레이트를 포함하며,
    상기 절연막 제거 물질은 제1 돌출부에 코팅되고 상기 유기 절연막보다 높은 표면 에너지를 가지는 제1 절연막 제거 물질과, 제2 돌출부에 코팅되고 상기 유기 절연막을 녹이는 제2 절연막 제거 물질을 포함하고,
    상기 컨택홀을 형성하는 것은 상기 제2 절연막 제거 물질을 상기 유기 절연막의 제1 부분에 접촉시켜 상기 제2 절연막 제거 물질에 의해 상기 유기 절연막의 제1 부분을 녹인 후, 상기 도전 패턴 상에 상기 유기 절연막의 제2 부분이 남는 경우 상기 제1 절연막 제거 물질을 상기 유기 절연막의 제2 부분에 접촉시키되 상기 제1 프린팅 플레이트에 압력을 가하여 제1 몸체를 회전시키면서 상기 제1 절연막 제거 물질을 상기 유기 절연막의 제2 부분에 밀착시키고 상기 제 1 절연막 제거 물질에 상기 유기 절연막의 제2 부분을 밀착한 상태로 상기 도전 패턴으로부터 분리시키는 것을 포함하는 미세 전자 소자의 제조 방법.
  10. 기판;
    상기 기판의 상부에 형성된 도전 패턴;
    상기 도전 패턴의 가장 자리를 덮도록 상기 기판의 상부에 형성된 유기 절연막;
    상기 유기 절연막 중 상기 도전 패턴과 대응되는 영역에 형성되어 상기 유기 절연막으로부터 상기 도전 패턴을 노출시키며, 울퉁불퉁한 내벽을 가지는 컨택홀; 및
    상기 컨택홀 내부에 형성된 컨택을 포함하는 미세 전자 소자.
  11. 기판을 준비하고, 상기 기판 상에 채널 영역과 상기 채널 영역의 양측에 소스 영역과 드레인 영역을 포함하는 활성층을 형성하는 단계;
    상기 활성층을 덮도록 상기 기판의 전면에 유기 게이트 절연막을 형성하고, 상기 유기 게이트 절연막의 상부 중 상기 채널 영역과 대응되는 영역에 게이트 전극을 형성하고, 상기 게이트 전극을 덮도록 상기 유기 게이트 절연막의 전면에 층간 절연막을 형성하는 단계;
    절연막 제거 물질이 코팅된 프린팅 플레이트를 준비하고, 상기 절연막 제거 물질을 상기 소스 영역과 드레인 영역 각각과 대응되는 상기 층간 절연막과 유기 게이트 전극의 제1 부분 및 제2 부분 각각에 접촉시켜 상기 층간 절연막과 유기 게이트 전극의 제1 부분 및 제2 부분 각각을 제거함으로써 제1 컨택홀 및 제2 컨택홀을 형성하는 단계; 및
    상기 제1 컨택홀의 내부에 소스 전극을 형성하고, 상기 제2 컨택홀의 내부에 드레인 전극을 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.
  12. 제11 항에 있어서,
    상기 채널 영역은 반도체 물질로 형성되는 상기 활성층의 중앙 영역이며, 상기 소스 영역 및 드레인 영역은 상기 반도체 물질에 이온을 주입하여 형성되는 유기 발광 표시 장치의 제조 방법.
  13. 제11 항에 있어서,
    상기 채널 영역은 코팅 또는 프린트 방법을 이용하여 유기 반도체 물질로 형성되며, 상기 소스 영역 및 드레인 영역은 코팅 또는 프린트 방법을 이용하여 유기 도전 물질로 형성되는 유기 발광 표시 장치의 제조 방법.
  14. 제11 항에 있어서,
    상기 유기 게이트 절연막과 상기 층간 절연막은 코팅 또는 프린트 방법을 이용하여 폴리스티렌(polystyrene), 폴리비닐알콜(polyvinylalcohol), 폴리비닐페놀(polyvinylphenol) 및 폴리메틸메타크릴레이트(polymethylmethacrylate) 중 적어도 어느 하나로 형성되는 유기 발광 표시 장치의 제조 방법.
  15. 제11 항에 있어서,
    상기 게이트 전극은 프린트 방법을 이용하여 유기 도전 물질로 형성되는 유기 발광 표시 장치의 제조 방법.
  16. 제11 항에 있어서,
    상기 절연막 제거 물질은 상기 유기 게이트 절연막과 층간 절연막 각각보다 높은 표면 에너지를 가지는 물질이거나, 상기 유기 게이트 절연막과 층간 절연막을 녹이는 용매인 유기 발광 표시 장치의 제조 방법.
  17. 제11 항에 있어서,
    상기 프린팅 플레이트는 회전 가능한 몸체와, 상기 몸체의 외면에 형성된 복수의 돌출부를 포함하며, 상기 절연막 제거 물질은 상기 돌출부에 코팅되고 상기 유기 게이트 절연막과 층간 절연막 각각보다 높은 표면 에너지를 가지는 물질이며,
    상기 컨택홀을 형성하는 것은 상기 절연막 제거 물질을 상기 층간 절연막과 유기 게이트 전극의 제1 부분과 제2 부분 각각에 접촉시키되 상기 프린팅 플레이트에 압력을 가하여 상기 몸체를 회전 시키면서 상기 절연막 제거 물질을 상기 층간 절연막과 유기 게이트 전극의 제1 부분과 제2 부분 각각에 밀착시키고 상기 절연막 제거 물질에 상기 층간 절연막과 유기 게이트 전극의 제1 부분과 제2 부분 각각을 밀착한 상태로 상기 소스 영역 및 드레인 영역으로부터 분리시키는 것을 포함하는 유기 발광 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 절연막 제거 물질은 유기 고분자 물질, 실리콘 옥사이드(silicon oxide) 및 실리콘 나이트라이드(silicon nitrid) 중 선택된 어느 하나인 유기 발광 표시 장치의 제조 방법.
  19. 제11 항에 있어서,
    상기 프린팅 플레이트는 회전 가능한 몸체와, 상기 몸체의 외면에 형성된 복수의 돌출부를 포함하며, 상기 절연막 제거 물질은 상기 돌출부에 코팅되고 상기 층간 절연막과 유기 게이트 절연막을 녹이는 용매이며,
    상기 컨택홀을 형성하는 것은 상기 절연막 제거 물질을 상기 층간 절연막과 유기 게이트 전극의 제1 부분과 제2 부분 각각에 접촉시 상기 절연막 제거 물질에 의해 상기 층간 절연막과 유기 게이트 전극의 제1 부분과 제2 부분 각각을 녹이는 것을 포함하는 유기 발광 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 절연막 제거 물질은 톨루엔, 에틸알코올, 프로필렌글리콜 모노메틸에테르아세테이트 중 선택된 어느 하나인 유기 발광 표시 장치의 제조 방법.
  21. 제11 항에 있어서,
    상기 프린팅 플레이트는 회전 가능한 제1 몸체와, 상기 제1 몸체의 외면에 형성된 복수의 제1 돌출부를 포함하는 제1 프린팅 플레이트와, 회전 가능한 제2 몸체와, 상기 제2 몸체의 외면에 형성된 복수의 제2 돌출부를 포함하는 제2 프린팅 플레이트를 포함하며,
    상기 절연막 제거 물질은 제1 돌출부에 코팅되고 상기 층간 절연막과 유기 게이트 절연막 각각보다 높은 표면 에너지를 가지는 제1 절연막 제거 물질과, 제2 돌출부에 코팅되고 상기 층간 절연막과 유기 게이트 절연막을 녹이는 제2 절연막 제거 물질을 포함하고,
    상기 컨택홀을 형성하는 것은 상기 제2 절연막 제거 물질을 상기 층간 절연막과 유기 게이트 전극의 제1 부분과 제2 부분 각각에 접촉시켜 상기 제2 절연막 제거 물질에 의해 상기 층간 절연막과 유기 게이트 전극의 제1 부분과 제2 부분 각각을 녹인 후, 상기 소스 영역과 드레인 영역 각각에 상기 층간 절연막과 유기 게이트 전극의 제3 부분과 제4 부분이 남는 경우 상기 제1 절연막 제거 물질을 상기 층간 절연막과 유기 게이트 전극의 제3 부분과 제4 부분 각각에 접촉시키되 상기 제1 프린팅 플레이트에 압력을 가하여 상기 제1 몸체를 회전시키면서 상기 제1 절연막 제거 물질을 상기 층간 절연막과 유기 게이트 전극의 제3 부분과 제4 부분 각각에 밀착시키고 제 1 절연막 제거 물질에 상기 층간 절연막과 유기 게이트 전극의 제3 부분과 제4 부분 각각을 밀착한 상태로 상기 소스 영역과 드레인 영역 각각으로부터 분리시키는 것을 포함하는 유기 발광 표시 장치의 제조 방법.
  22. 제11 항에 있어서,
    상기 소스 전극 및 드레인 전극은 잉크젯 프린트 방법을 이용하여 유기 도전 물질로 형성되는 유기 발광 표시 장치의 제조 방법.
  23. 기판;
    상기 기판의 상부에 형성된 채널 영역과, 상기 채널 영역의 양측에 형성된 소스 영역과 드레인 영역을 포함하는 활성층;
    상기 활성층을 덮도록 상기 기판의 상부에 형성된 유기 게이트 절연막;
    상기 유기 게이트 절연막의 상부 중 상기 채널 영역과 대응되는 영역에 형성된 게이트 전극;
    상기 게이트 전극을 덮도록 상기 유기 게이트 절연막의 상부에 형성된 층간 절연막;
    상기 층간 절연막과 유기 게이트 절연막 중 상기 소스 영역과 드레인 영역 각각과 대응되는 영역에 형성되어 상기 층간 절연막과 유기 게이트 절연막으로부터 상기 소스 영역과 드레인 영역 각각을 노출시키며, 울퉁불퉁한 내벽을 각각 가지는 제1 컨택홀과 제2 컨택홀; 및
    상기 제1 컨택홀의 내부에 형성된 소스 전극과, 상기 제2 컨택홀의 내부에 형성된 드레인 전극을 포함하는 유기 발광 표시 장치.
KR1020130017567A 2013-02-19 2013-02-19 미세 전자 소자의 제조 방법 및 이를 이용한 유기 발광 표시 장치의 제조 방법과, 이들에 의해 제조되는 미세 전자 소자 및 유기 발광 표시 장치 KR102025234B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130017567A KR102025234B1 (ko) 2013-02-19 2013-02-19 미세 전자 소자의 제조 방법 및 이를 이용한 유기 발광 표시 장치의 제조 방법과, 이들에 의해 제조되는 미세 전자 소자 및 유기 발광 표시 장치
US14/017,345 US9123777B2 (en) 2013-02-19 2013-09-04 Method for fabricating micro electro device, method for fabricating organic light emitting display device, micro electro device and organic light emitting display device fabricated thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130017567A KR102025234B1 (ko) 2013-02-19 2013-02-19 미세 전자 소자의 제조 방법 및 이를 이용한 유기 발광 표시 장치의 제조 방법과, 이들에 의해 제조되는 미세 전자 소자 및 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20140104573A true KR20140104573A (ko) 2014-08-29
KR102025234B1 KR102025234B1 (ko) 2019-09-26

Family

ID=51350550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130017567A KR102025234B1 (ko) 2013-02-19 2013-02-19 미세 전자 소자의 제조 방법 및 이를 이용한 유기 발광 표시 장치의 제조 방법과, 이들에 의해 제조되는 미세 전자 소자 및 유기 발광 표시 장치

Country Status (2)

Country Link
US (1) US9123777B2 (ko)
KR (1) KR102025234B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106608122A (zh) * 2015-10-21 2017-05-03 日本航空电子工业株式会社 采用柔性版印刷的绝缘膜的形成方法及柔性版印刷版

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472515B2 (en) * 2014-03-11 2016-10-18 Intel Corporation Integrated circuit package
CN110265347A (zh) * 2019-06-06 2019-09-20 深圳市华星光电技术有限公司 一种基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060073771A (ko) * 2004-12-24 2006-06-29 삼성에스디아이 주식회사 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 평판디스플레이 장치
US20120153502A1 (en) * 2009-09-02 2012-06-21 Richard David Price Structures comprising planar electronic devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006281483A (ja) 2005-03-31 2006-10-19 Toppan Printing Co Ltd オフセット印刷装置
KR101143296B1 (ko) 2009-10-13 2012-05-08 (주) 파루 그라비아 직접 인쇄방식에 적용 가능한 저온 소성용 도전성 페이스트
KR20110047769A (ko) 2009-10-30 2011-05-09 엘지디스플레이 주식회사 플렉서블 디스플레이용 배선 형성방법
KR101102657B1 (ko) 2009-12-09 2012-01-04 서울대학교산학협력단 프린팅과 기상증착중합법을 이용한 유연성 있는 유기반도체 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060073771A (ko) * 2004-12-24 2006-06-29 삼성에스디아이 주식회사 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 평판디스플레이 장치
US20120153502A1 (en) * 2009-09-02 2012-06-21 Richard David Price Structures comprising planar electronic devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106608122A (zh) * 2015-10-21 2017-05-03 日本航空电子工业株式会社 采用柔性版印刷的绝缘膜的形成方法及柔性版印刷版
US10675902B2 (en) 2015-10-21 2020-06-09 Japan Aviation Electronics Industry, Limited Insulator film formation method by flexographic printing and flexographic printing plate

Also Published As

Publication number Publication date
US20140231762A1 (en) 2014-08-21
KR102025234B1 (ko) 2019-09-26
US9123777B2 (en) 2015-09-01

Similar Documents

Publication Publication Date Title
CN109300919B (zh) Micro LED显示基板及其制作方法、显示装置
KR101467507B1 (ko) 유기 박막 트랜지스터들
US9881980B2 (en) Method of fabricating an organic light emitting diode display device including a selective melting and drying process with an organic solvent
US20200373373A1 (en) Display substrate, method for manufacturing the same, and display device
CN101663772B (zh) 有机薄膜晶体管及其形成方法
EP2132779B1 (en) Active matrix optical device
US9372379B2 (en) Thin film transistor substrate, method for fabricating the same, and display device including the same
KR101137389B1 (ko) 플렉서블 디스플레이용 기판, 이를 제조하는 방법, 및 이 기판제조방법을 이용한 유기 발광 디스플레이 장치의 제조 방법
JP2006146205A (ja) 平板表示装置及びその製造方法
TWI404246B (zh) Semiconductor device, manufacturing method thereof, and display device
KR100833773B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
CN103370775B (zh) 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置
CN103137904A (zh) 有机电致发光装置的制造方法
US20150108450A1 (en) Thin-film transistor array substrate, organic light-emitting display apparatus, and manufacturing method thereof
CN103370776A (zh) 薄膜晶体管元件及其制造方法、有机el显示元件、以及有机el显示装置
KR102025234B1 (ko) 미세 전자 소자의 제조 방법 및 이를 이용한 유기 발광 표시 장치의 제조 방법과, 이들에 의해 제조되는 미세 전자 소자 및 유기 발광 표시 장치
JP5651961B2 (ja) 薄膜トランジスタおよびその製造方法、ならびに電子機器
WO2014049970A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP5375058B2 (ja) 薄膜トランジスタアレイ及びその製造方法
JP6394605B2 (ja) 薄膜トランジスタアレイ、及び画像表示装置
JP6123413B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP6209920B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
KR102267967B1 (ko) 유기발광소자, 그 제조 방법 및 이를 포함하는 표시장치
KR102195709B1 (ko) 임프린팅을 적용한 전자소자 제조방법 및 이로부터 제조된 전자소자
JP2013211446A (ja) 薄膜トランジスタアレイおよび画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant