KR20140099838A - 웨이퍼 기반으로 웨이퍼 상의 온도와 트림 시간을 통해 ｃｄ 및 ｃｄ 균일성을 제어하는 방법 - Google Patents

웨이퍼 기반으로 웨이퍼 상의 온도와 트림 시간을 통해 ｃｄ 및 ｃｄ 균일성을 제어하는 방법 Download PDF

Info

Publication number
KR20140099838A
KR20140099838A KR1020140012816A KR20140012816A KR20140099838A KR 20140099838 A KR20140099838 A KR 20140099838A KR 1020140012816 A KR1020140012816 A KR 1020140012816A KR 20140012816 A KR20140012816 A KR 20140012816A KR 20140099838 A KR20140099838 A KR 20140099838A
Authority
KR
South Korea
Prior art keywords
wafer
temperature
processed
target
current
Prior art date
Application number
KR1020140012816A
Other languages
English (en)
Other versions
KR102048591B1 (ko
Inventor
요시에 키무라
탐 에이. 캠프
에릭 파페
로히트 데쉬판데
키이스 개프
고우리 카마르시
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20140099838A publication Critical patent/KR20140099838A/ko
Application granted granted Critical
Publication of KR102048591B1 publication Critical patent/KR102048591B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32926—Software, data control or modelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

예시적인 실시형태가 플라즈마 프로세싱 시스템에서 온도 상에서 트림 시간을 제어하여 웨이퍼의 CD 균일성을 제어하는 것에 대한 것이다. 플라즈마 프로세싱 시스템은 웨이퍼 상의 온도 제어 구역 위의 디바이스 다이 (die) 위치에 근접하게 배열된 복수의 독립적으로 제어가능한 온도 제어 구역을 포함하는 웨이퍼 지지부 어셈블리 및 온도 제어 구역 각각을 제어하는 컨트롤러를 갖는다. 컨트롤러는, 플라즈마 프로세싱 시스템의 플라즈마 챔버에서 적어도 하나의 미리 처리된 웨이퍼와 연관된 프로세스 제어 및 온도 데이터를 수신한다. 또한, 컨트롤러는 플라즈마 챔버에 현재 삽입된 웨이퍼의 임계 (ciritical) 디바이스 파라미터를 수신한다. 컨트롤러는 적어도 하나의 미리 처리된 웨이퍼의 프로세스 제어 및 온도 데이터와 현재 웨이퍼의 임계 디바이스 파라미터에 기초하여, 처리될 현재의 웨이퍼의 목표 온도 프로파일과 목표 트림 시간을 산출한다. 디바이스 다이 위치 각각의 온도를 제어하기 위해 온도 제어 구역에서 온도를 제어하는 동안, 현재의 웨이퍼는 목표 트림 시간의 기간 동안 트리밍 동작을 받는다.

Description

웨이퍼 기반으로 웨이퍼 상의 온도와 트림 시간을 통해 ＣＤ 및 ＣＤ 균일성을 제어하는 방법{CONTROLLING CD AND CD UNIFORMITY WITH TRIM TIME AND TEMPERATURE ON A WAFER BY WAFER BASIS}
본 개시는 웨이퍼의 임계 치수 (CD; Critical Dimension) 를 균일하게 제어하기 위한 방법 및 시스템에 관한 것이며, 특히 플라즈마 에칭 동안 CD를 균일하게 제어하는 방법 및 시스템에 관한 것이다.
반도체 웨이퍼 상의 피쳐 프로파일에서의 변화를 감소시키기 위해 에칭 또는 트리밍 프로세스를 제어하기 위한 다양한 프로세스 및 기술들이 알려져 있다. 예 를 들어, 본 명세서에서 전체로 참조로서 통합된 US 2011/0163420 는 웨이퍼 상에 아래층 위의 폴리머층을 위치시킴으로써 포토마스크 패턴을 조정하는 프로세스를 설명한다. 마스크는 독립적인 마스크를 생성하도록 선택적으로 트리밍된다. 프로세스는 증가된 애스팩트비를 갖는 피쳐들을 형성하도록 트림 단계들을 포함하는 다양한 증착 및/또는 에칭 상태를 수반한다. 본 명세서에서 전체로 참조로서 통합된 US 7,018,780은 반도체층으로부터 포토레지스트 재료를 제거하기 위한 기술을 설명한다. 방법은 마스크에 의해 커버되지 않은 마스크의 일부와 포토레지스트 마스크위에 폴리머의 컨포멀층 (conformal layer) 을 도포함으로써 포토레지스트 트리밍 동안 프로파일 변화를 제어하고 감소시키도록 구성된다. 컨포멀층의 두께는 반도체의 영역에 따라 상이하다. 결과적으로, 트리밍 동안 포토레지스트 라인 임계 치수의 중앙-대-에지 프로파일 변화가 제어된다.
다른 알려진 프로세스에서, 웨이퍼 상에서 원하는 목표 임계 치수 (CD; critical dimension) 와 CD 균일성 패턴을 달성하기 위한 증착 및 에칭 프로세스는 현상 (development) 싸이클에서 다중의 최적화 단계들을 필요로 할 수 있다. 예를 들어, 본 명세서에서 전체로 참조로서 통합되는 US 2011/0143462는 단계 시간을 변경시킴으로써 CD를 제어하는 트림 단계를 적용하여 CD 타겟을 튜닝하는 단계를 수반한다. CD 타겟을 달성한 후, 균일성은 웨이퍼 표면 반응 온도를 제어하는, 정전척 (ESC; electrostatic chuck) 온도를 튜닝하는 단계에 의해 최적화될 수 있다. 이 프로세스는 다중의 웨이퍼의 사용을 특정할 수 있으며,상이한 CD 타겟이 요청될 때마다 재현상 되는 CD를 포함할 수 있으며, 들어오는 CD 또는 CD 균일성이 변화한다. 원하는 후 CD 및 CD 균일성 타겟은 반복적인 프로세스를 사용하므로, 들어오는 웨이퍼가 초기의 CD 및 CD 균일성과 관련해 나가는 웨이퍼와 비교하여 상이하면, 웨이퍼 단위로 웨이퍼 상에서 최적의 후 CD 및 CD 균일성 타겟을 달성하는 것은 실현 가능하지 않다. 알려진 시스템에서, 특정한 리소그래피 툴을 위해 디자인된 에칭 툴은 에칭 툴에서 고유한 임의의 시스템적인 비-균일성이 리쏘그래피 툴에 의해 보상될 수 있게 보장하는데 사용된다. 이 툴의 사용은 그러나 레시피의 프로세스 파라미터로부터 야기하는 비-균일성을 보상하지 않는다.
제 1 실시형태는 플라즈마 프로세싱 시스템에서 웨이퍼의 피쳐의 CD 균일성을 제어하는 방법과 관련하며, 시스템은 웨이퍼 상의 온도 제어 구역들 위의 디바이스 다이 (die) 위치들에 근접하게 배열된 복수의 독립적으로 제어가능한 온도 제어 구역들을 포함하는 웨이퍼 지지부 어셈블리, 및 온도 제어 구역 각각을 제어하는 컨트롤러를 갖고, 방법은: 플라즈마 프로세싱 시스템의 플라즈마 챔버에서 적어도 하나의 미리 처리된 웨이퍼와 연관된 프로세스 제어 및 온도 데이터를 수신하는 단계; 플라즈마 챔버에 현재 삽입된 웨이퍼의 임계 (ciritical) 디바이스 파라미터들을 수신하는 단계; 적어도 하나의 미리 프로세싱된 웨이퍼의 프로세스 제어 및 온도 데이터와 현재 웨이퍼의 임계 디바이스 파라미터들에 기초하여, 처리될 현재의 웨이퍼의 목표 온도 프로파일과 목표 트림 시간을 산출하는 단계; 및 목표 트림 시간의 기간 동안 현재의 웨이퍼를 처리하는 단계를 포함하고, 디바이스 다이 위치 각각의 온도는 타겟 온도 프로파일에 기초하여 조정된다.
제 2 실시형태는 플라즈마 프로세싱 시스템에서 웨이퍼의 CD 균일성을 제어하는 시스템과 관련하고, 시스템은 온도 제어 구역들 위의 디바이스 다이 (die) 위치들에 근접하여 배치된 복수의 독립적으로 제어가능한 온도 제어 구역들을 포함하는 웨이퍼 지지부 어셈블리; 및 컨트롤러를 포함하고, 컨트롤러는, 네트워크를 통해 들어오는 웨이퍼의 임계 디바이스 파라미터 및 프로세스 레시피 파라미터를 수신하고; 하나 이상의 미리 처리된 웨이퍼의 프로세스 제어 및 온도 데이터 및 들어오는 웨이퍼의 임계 디바이스 파라미터에 기초하여 들어오는 웨이퍼의 목표 트림 시간과 목표 온도 프로파일을 산출하고, 그리고 산출된 목표 온도 프로파일에 기초하여 목표 트림 시간의 기간 동안 디바이스 다이 위치 각각의 온도를 조정하도록 구성된다.
제 3 실시형태는 웨이퍼의 CD 균일성을 제어하는 방법을 수행하기 위해 그 위에 인코딩된 프로그램 코드를 갖는 비-일시적인 컴퓨터 판독가능 매체와 관련되고, 플라즈마 프로세싱 시스템은 웨이퍼 상의 온도 제어 구역들 위의 디바이스 다이 (die) 위치들에 근접하게 배치된 복수의 독립적으로 제어가능한 온도 제어 구역들을 포함하는 웨이퍼 지지부 어셈블리, 및 온도 제어 구역 각각을 제어하는 컨트롤러를 갖고, 방법은, 플라즈마 프로세싱 시스템의 플라즈마 챔버에서 적어도 하나의 미리 처리된 웨이퍼와 연관된 프로세스 제어 및 온도 데이터를 수신하는 단계; 플라즈마 챔버에서 처리될 현재의 웨이퍼의 임계 (ciritical) 디바이스 파라미터를 수신하는 단계; 적어도 하나의 미리 처리된 웨이퍼의 프로세스 제어 및 온도 데이터와 현재 웨이퍼의 임계 디바이스 파라미터에 기초하여, 현재의 웨이퍼의 목표 온도 프로파일과 목표 트림 시간을 산출하는 단계; 및 목표 트림 시간의 기간 동안 현재의 웨이퍼를 처리하는 단계를 포함하고, 디바이스 다이 위치 각각의 온도는 목표 온도 프로파일에 기초하여 조정된다.
이하에서, 예시적인 실시형태들이 첨부된 도면을 참조하여 설명된다.
도 1은 예시적인 실시형태에 따른 플라즈마 에칭 시스템의 개략도이다.
도 2는 예시적인 실시형태에 따른 웨이퍼의 CD 균일성을 최적화하는 방법의 흐름도이다.
도 1은 예시적인 실시형태에 따른 플라즈마 프로세싱 시스템의 개략도를 도시한다. 도 1에 도시된 바와 같이, 플라즈마 프로세싱 시스템 (100) 은 웨이퍼 (미도시) 상의 온도 제어 구역들 (104) 위의 디바이스 다이 위치들 (device die locations) 에 근접하여 배열되는 복수의 독립적으로 제어가능한 온도 제어 구역들 (104) 을 포함하는 웨이퍼 지지체 어셈블리 (102) 를 포함한다. 온도 제어 구역들 (104) 은 열 플레이트 (106) 에 조립되고, 컨트롤러 유닛 (108) 에 의해 독립적으로 각각 제어된다. 컨트롤러 유닛 (108) 은 RF 필터 (110) 의 높은 또는 낮은 측 상에 배열될 수 있다. 컨트롤러 유닛 (108) 이 RF 필터 (110) 의 낮은 측 상에 있는 경우, 컨트롤러 유닛 (108) 은 플라즈마 프로세싱 시스템 (100) 의 플라즈마 챔버 (112) 내에 위치될 수 있고, 여기서 컨트롤러 유닛 (108) 은 웨이퍼 지지체 어셈블리 (120) 에 부착될 수 있고, 또는 그것에 근접하여 위치될 수 있다. RF 필터 (11) 의 낮은 측 상에 있는 경우, 컨트롤러 유닛 (108) 은 RF 간섭으로부터 컨트롤러 유닛 (108) 의 전자장치 (electronics) 를 보호하기 위해 패러데이 쉴드 (faraday shield, 114) 내에 둘러싸여진다. 컨트롤러 유닛 (108) 은 파이버 옵틱 케이블링 (fiber optic cabling), RF 트랜시버 (transceiver), RF 쉴드된 케이블링 또는 통신을 가능하게 하기 위한 여타의 적합한 컴포넌트들과 같은 유선 또는 무선 통신 인터페이스를 RF 필터 (110) 의 높은 측 상에 위치되는 (예를 들어, 플라즈마 챔버 (112) 또는 플라즈마 프로세싱 시스템 (100) 의 외부), 유저 인터페이스 (109), 프로세서 또는 네트워크 및 컨트롤러 유닛 (108) 사이에 포함할 수 있다.
본 명세서에 설명되는 예시적인 실시형태에 따르면, 플라즈마 프로세싱 시스템은 반도체 웨이퍼의 표면 층들을 처리하는데 사용될 수 있다. 예를 들어, 포토레지스트 층, 마스크 층, 증착 층 또는 바라는 바와 같은 반도체 웨이퍼의 여타의 층 중에 임의의 것은 증착 페이즈 (phase) 또는 에칭 페이즈 전 또는 후에 수행되는 트림 (trim) 페이즈 또는 싸이클에서 처리될 수 있다. 레시피 (recipe) 는, 반도체 웨이퍼 상에서 원하는 피쳐들 및 피쳐 치수들을 실현하기 위해 플라즈마 챔버 내에 적합한 환경을 설정하도록 사용되는 파라미터들을 명시한다. 레시피는 특정 유량으로 플라즈마 챔버 내에 도입될 반응 가스 (reactant gas) 의 종류, 플라즈마 챔버의 압력, 및 RF가 ESC에 제공되는 전력 및 주파수를 명시할 수 있다. 예를 들어, 예시적인 증착-에칭 페이즈에서, 40sccm의 CF4 및 90sccm의 H2 가스가 챔버 내로 도입될 수 있고, 챔버 압력은 90mTorr로 설정될 수 있으며, RF 소스는 1200W의 RF를 27MHz의 주파수로 공급할 수 있다.
트림 페이즈 또는 싸이클 동안 웨이퍼 피쳐의 폭을 따르는 재료는 제거되어, 웨이퍼의 종횡비 (aspect ratio) (예를 들어, 피쳐 폭에 대한 피쳐 높이의 비율), 및 임계 치수들 (CD) 에 영향을 미친다. 본 명세서에 개시된 예시적인 실시형태들에 따르면, 처리될 웨이퍼의 CD 균일성은 플라즈마 챔버에서 사전에 처리되는 웨이퍼들로부터 얻어진 및/또는 유래된 안전한 (secure) 파라미터들을 사용하여 일 집단의 웨이퍼에 걸쳐 제어될 수 있다. 원하는 CD 균일성은, 트림 페이즈 또는 싸이클 동안 웨이퍼가 처리되는 때의 시간 및/또는 온도를 최적화함으로써 달성될 수 있다.
프로세싱 시스템은 웨이퍼들의 피쳐들을 처리하기 위한 제어 및/또는 프로세스 파라미터들을 제공하기 위해 컴퓨터 시스템 또는 여타의 적합한 인터페이스를 포함할 수 있다.
컴퓨터 시스템은 메모리 또는 저장 디바이스들과 커플링되는 적어도 하나의 프로세서 (예컨대, 중앙 처리 장치 (CPU)) 를 가질 수 있다. 메모리는 램 (RAM; Random Access Memory), 롬 (ROM; Read-Only Memory), 또는 원하는 바의 여타의 적합한 메모리 디바이스를 포함할 수 있다. CPU는 또한 표시장치, 키보드, 마우스 또는 원하는 바의 여타의 적합한 디바이스와 같은 임의의 개수의 입력/출력 디바이스들에 커플링될 수 있다. CPU는 또한 네트워크를 통해 여타의 프로세서들 또는 메모리들과 커플링될 수도 있다.
동작 중에, CPU는, 자력 저장 미디어 (예컨대, 하드 디스크들, 플로피 디스크들, 자력 테이프), 광학적 미디어 (예컨대, CD/DVD, ROM), 또는 원하는 바의 여타의 호환되는 메모리 장치들과 같은 컴퓨터 판독 가능한 매체 상에 또는 메모리에 저장되는 소프트웨어 코드에 따라 웨이퍼 프로세싱을 수행하도록 구성될 수 있다. CPU는 또한 마우스, 키보드 또는 네트워크와 같은 입력 디바이스들의 임의의 조합을 통해 프로세스 데이터 및/또는 파라미터들을 수신받을 수 있다. 게다가, CPU는 표시장치를 통해 사용자 또는 운용자에게 프로세싱 결과들 및/또는 상태들을 출력할 수 있다. CPU는, 온도 제어 구역들 (104) 의 튜닝 (tuning) 을 통해, 사용자에 의해 입력된 소프트웨어 코드 및 파라미터들에 기초하여 신호들을 제어하고, 제어 신호들은 적합한 온도 프로파일을 생성하기 위해 컨트롤러 유닛 (108) 에 제공된다.
컨트롤러 유닛 (108) 의 제어 하의 각각의 온도 제어 구역 (104) 의 전력을 튜닝함으로써, 프로세싱 동안의 온도 프로파일은 방사상으로 (radially) 그리고 방위각으로 (azimuthally) 형성될 수 있다. 온도 제어 구역들 (104) 은, 사각형 그리드, 육각형 그리드, 또는 원하는 바와 같은 온도 프로파일을 생성하기 위한 여타의 적합한 패턴과 같은 정의된 패턴에 배열될 수 있다. 열 플레이트 (106) 의 각각의 온도 제어 구역 (104) 은 웨이퍼 상의 단일 디바이스 다이와 유사한 사이즈 (예컨대, ±.10%) 일 수 있다. 컨트롤러 유닛 (108) 은, 각 온도 제어 구역 (104) 에 연결된 전력 리턴 라인들 및 전력 공급부로 선택적으로 어드레스 (address) 하는데 사용되는 복수의 스위치들 (미도시) 을 포함한다.
예시적인 배치에서, 전기적 연결의 수를 최소화하기 위해, 전력 공급부 및 전력 리턴 라인들은, 각 온도 제어 구역 (104) 이 특정 전력 공급 라인에 연결된 그룹들 중 하나 및 특정 전력 리턴 라인과 연결된 그룹들 중 하나에 있음과 함께, 각 전력 공급 라인이 온도 제어 구역 (104) 의 상이한 그룹에 연결되고, 각 전력 리턴 라인이 온도 제어 구역들 (104) 의 상이한 그룹에 연결되도록, 전력 공급 및 전력 리턴 라인들이 배열된다.
어떠한 두 개의 온도 제어 구역들 (104) 도 전력 공급 및 전력 리턴 라인들의 동일한 쌍과 연결되지 않는다. 따라서, 각각의 온도 제어 구역 (104) 은, 온도 제어 구역 (140) 이 연결되는 전력 공급 및 전력 리턴 라인들의 쌍을 통해 전류를 안내함으로써 활성화될 수 있다.
각 온도 제어 구역 (104) 은 하나의 또는 복수의 온도 제어 엘리먼트들 (122) 을 포함할 수 있다. 각 온도 제어 구역 (104) 의 온도 제어 엘리먼트들 (122) 에 공급되는 전력은 예를 들어 20W 보다 작을 수 있고, 또는 보다 바람직하게 5 내지 10W의 범위 내일 수 있다. 온도 제어 엘리먼트들 (122) 은 폴리이미드 히터들, 실리콘 고무 히터들, 운모 (mica) 히터들, 금속 히터들 (예컨대, W, Ni/Cr 합금, Mo 또는 Ta), 세라믹 히터들 (예컨대, WC), 반도체 히터들, 탄소 히터들, 또는 원하는 바와 같은 여타의 적합한 종류의 가열 또는 냉각 엘리먼트와 같은 저항 히터 (resistive heater) 및/또는 펠티어 디바이스 (peltier device) 일 수 있다. 온도 제어 엘리먼트들 (122) 은, 스크린 프린트된 것, 감겨진 와이어, 에칭된 포일 히터들 또는 원하는 바와 같은 여타의 적합한 디자인들과 같은 다양한 디자인들 또는 구성들로 실행될 수 있다. 온도 제어 엘리먼트들 (122) 의 두께는 2 마이크로미터 내지 1 밀리미터의 범위를 가질 수도 있고, 바람직하게는 5-80 마이크로미터의 범위 내이다. 온도 제어 구역들 (104) 및/또는 전력 공급 및 전력 리턴 라인들 사이에 공간을 허용하기 위해, 온도 제어 구역들 (104) 의 전 영역은 웨이퍼 지지체 어셈블리 (102) 의 상측 표면의 영역의 90%에 이를 수 있고, 예컨대 영역의 50-90%에 이를 수 있다. 전력 공급 라인들 또는 전력 리턴 라인들 (종합적으로, 전력 라인들) 은 온도 제어 구역들 (104) 사이에서 1 내지 10 mm의 범위를 가지는 갭들 (gaps) 에 배열될 수 있고, 또는 전기적 절연 층들 (미도시) 에 의해 온도 제어 구역들 평면으로부터 분리된 별도 평면들 내에 배열될 수 있다.
예시적인 실시형태에서, 전력 공급 라인들 및 전력 리턴 라인들은 큰 전류를 전달하고, 주울 가열 (Joule heating) 을 감소시키기 위해, 공간이 허용하는 만큼 넓게 형성될 수 있다. 전력 라인들은 온도 제어 구역들 (104) 과 동일한 평면에 있을 수 있고, 또는 온도 제어 구역들 (104) 과는 상이한 평면 상에 있을 수 있다. 전력 공급 및 전력 리턴 라인들의 재료들은 온도 제어 엘리먼트들 (122) 의 재료들과 동일할 수도 상이할 수도 있다. 예시적인 실시형태에서, 전력 공급 및 전력 리턴 라인들의 재료들은 낮은 저항성을 가지는 재료들, 예컨대 Cu, Al, W, InconelTM 또는 Mo 이다.
웨이퍼 지지체 어셈블리 (102) 는 웨이퍼로부터 디바이스들의 산출량 (yield) 을 최대화하기 위해 웨이퍼 온도를 제어하여 결과적으로 각 디바이스 다이 위치에서의 플라즈마 에칭 공정을 제어한다. 예시적인 실시형태에서, 플라즈마 에칭 시스템 (100) 은 바람직하게 적어도 9개의 온도 제어 구역들 (104) 을 가진다.
도 2는 예시적인 실시형태에 따른 웨이퍼의 CD 균일성을 최적화하는 방법의 플로우챠트이다.
예를 들어, 에칭 페이즈의 트림 싸이클에서의 트림 싸이클 또는 단계를 위해 플라즈마 챔버에서 처리될 각각의 들어오는 웨이퍼 (incoming wafer) 에 대해, 컨트롤러는 웨이퍼 상의 복수의 디바이스 다이 위치들에서의 측정된 임계 디바이스 파라미터들 (critical device parameters) (예컨대, 전-에칭 임계 치수들) 을 수신할 수 있다 (S200). 임계 디바이스 파라미터들은 선폭, 홀 깊이, 퍼센트 필 (percent fill), 퍼센트 오버필 (percent overfill), 커버리지의 균일성 (uniformity of coverage), 또는 원하는 바와 같은 여타의 적합한 파라미터들을 포함한다. 측정된 임계 디바이스 파라미터들은, 유선 또는 무선 네트워크 연결 상의 오프보드 (offboard) 측정 툴, 온보드 (onboard) 측정 툴, 유저 인터페이스, 또는 외부 프로세서로부터 컨트롤러 유닛 (108) 에서 수신될 수 있다. 일 예시적인 실시형태에서, 오프보드 검사 툴은 광 및/또는 전자 빔 검사 툴을 포함할 수 있다. 다른 예시적인 실시형태에서, 유저 인터페이스는 이미 논의된 바와 같은 하드웨어 또는 소프트웨어 인터페이스를 포함할 수 있다.
컨트롤러 유닛 (108) 은 또한 적어도 하나의 사전 처리된 웨이퍼 또는 나가는 웨이퍼 (outgoing wafer) 와 관련된 측정된 임계 디바이스 파라미터들을 수신한다 (S202). 측정된 임계 디바이스 파라미터들은, 각 단계에 대해 트림 시간은 온도의 변화에 따라 변화 (또는 조정) 될 수 있는 프로세스 동안 얻어진다. 변화되는 트림 시간은 전체 웨이퍼에 적용가능할 수 있으며, 여기서 온도 변화들은, 특정된 온도 프로파일을 달성하기 위해, 각 온도 제어 구역 (104) 에 독립적으로 적용될 수 있다. 즉, 예시적인 프로세싱 페이즈 또는 페이즈 싸이클 동안 컨트롤러 유닛 (108) 은 각 온도 제어 구역을 특정 온도로 독립적으로 조정함에 따라 CD 균일성을 제어한다. 사전에 처리된 웨이퍼들은, 현재의 또는 들어오는 웨이퍼의 프로세싱 이전의 임의의 시간에 처리된 적어도 하나의 웨이퍼 및/또는 들어오는 웨이퍼에 바로 인접한 시간에 처리되는 적어도 하나의 웨이퍼를 포함할 수 있다. 컨트롤러 유닛 (108) 은, 온도 맵 (예컨대, 온도 민감도 (sensitivity) 맵) 을 생성하기 위해, 수신된 임계 디바이스 파라미터들을 사용하고, 온도 맵은 값을 제어 파라미터들와 관련하여 들어오는 웨이퍼 또는 현재의 웨이퍼 상의 다양한 위치ㅣ에서의 임계 디바이스 파라미터들의 민감도를 연관시킨다 (S204). 온도 민감도 맵은 위치의 함수이고, 프로세스 시간 및/또는 프로세스 온도에 관하여 측정될 수 있다.
들어오는 웨이퍼 및 사전 처리된 웨이퍼들의 측정된 임계 디바이스 파라미터들을 사용하여, 특정된 트림 페이즈 또는 싸이클에 대해, 컨트롤러 유닛 (108) 은 들어오는 웨이퍼의 목표 온도 프로파일 및 목표 트림 시간을 계산한다 (S206). 목표 트림 시간은 웨이퍼 상의 트림 프로세스가 수행되는 동안의 기간 (duration) 이고, 또한 들어오는 웨이퍼의 전체 표면에 대해 계산된다. 목표 온도 프로파일은 CD 균일성을 유지하기 위해 들어오는 웨이퍼가 처리될 곳에서의 온도이고, 또한 웨이퍼 지지체 어셈블리의 각 온도 제어 구역에 대해 계산된다. 컨트롤러 유닛 (108) 은 목표 트림 시간의 기간동안 들어오는 웨이퍼를 처리하기 위해 플라즈마 에칭 어셈블리로부터 데이터를 수신하고, 여기서 각 디바이스 다이 위치의 온도는 목표 온도 프로파일에 기초하여 조정된다. ESC 온도는, 온도 제어 구역들 (104) 을 적절한 온도로 설정함에 의해 목표 온도 프로파일에 기초로 하여 제어될 수 있다. 이미 논의된 바와 같이, 온도 제어 구역들 (104) 은 독립적으로 제어되고, 웨이퍼 지지체 어셈블리 상의 온도 제어 구역들 (104) 의 수에 의존하는 입상 (granularity) 에 있다. 결과적으로, CD 균일성은 ESC 온도의 함수로서 제어될 수 있다.
새로운 웨이퍼가 플라즈마 에칭 시스템에 처리될 경우, 그리고 이 웨이퍼가 바로 앞선 웨이퍼와는 상이한 임계 치수들 (CD) 및 CD 균일성을 가지는 경우, 본 명세서에서 설명된 예시적인 방법을 기초로 하여, 컨트롤러는, 새로운 웨이퍼에 대한 원하는 이후 (post) 트림 CD 및 CD 균일성을 달성하기 위해 목표 트림 시간 및 온도 제어 맵을 재계산할 수 있다 (S208).
예시적인 실시형태들은 다양한 접근법들에 따라 실행될 수 있다. 예를 들어, 각 접근법은 각 트림 페이즈에 대한 온도 및/또는 트림 시간의 방식으로 변화할 수 있고, 또는 트림 싸이클은 웨이퍼의 프로세싱 동안 조정된다. 각 예시적인 접근법에서, 측정된 전-트림 (pre-trim) 임계 디바이스 파라미터들 및 트림 온도들 에 대한 목표 후-트림 (post-trim) 임계 디바이스 파라미터들의 의존성을 정의하는 트림 레시피 파라미터들이 하드웨어, 소프트웨어, 및/또는 메모리 인터페이스를 통해 컨트롤러 유닛 (108) 에서 수신된다. 트림 프로세스 레시피 파라미터들, 목표 후-에칭 및 후-증착 임계 디바이스 파라미터들 및 측정된 임계 디바이스 파라미터와 같은 다양한 파라미터들을 사용하여, 온도 민감도 맵은 처리될 들어오는 웨이퍼 또는 현재의 웨이퍼에 대해 계산될 수 있고, 웨이퍼 상의 미리 결정된 위치들 상에서의 텀 페이즈 (term phase) 에 대한 최적 온도들을 결정하는데 사용될 수 있다.
일 예시적인 접근법에서, CD 균일성은, 트림 타임의 기간 동안 각 온도 제어 구역 (104) 에 대해 온도를 조정함으로써, 트림 페이즈 또는 싸이클 동안 최적화될 수 있다. 이 예시적인 접근법에서, 트림 시간은 미리 결정되어, 인터페이스를 통해 컨트롤러 (108) 에 제공된다. 각 온도 제어 구역 (104) 이 적절히 조정될 수 있도록 ESC 온도를 결정하기 위해, 컨트롤러 유닛 (108) 은, 온도 민감도 맵에 대해 온도 계수들을 계산하기 위해 적어도 2개의 사전에 처리된 웨이퍼들의 임계 치수 (CD) 파라미터들을 사용한다. 예를 들어, 제1 웨이퍼 W1은 30 ℃의 프로세스 온도에서 -5nm의 CD 균일성을 가질 수 있다. 제2 웨이퍼 W2는 40 ℃의 ESC 온도 및 -10nm의 CD 균일성을 가질 수 있다. W1 및 W2의 임계 치수 데이터에 기초하여, 현재의 또는 들어오는 웨이퍼의 목표 CD 균일성 CDBias는 -5nm<CDBias<-10nm 이고, 또는 W1 및 W2의 Bias 사이에서 목표 ESC 온도 T는 30℃<T<40℃ 이다. CDBias는 에칭 이전의 웨이퍼 층의 CD 및 에칭 이후에 실현된 층의 CD 간의 차로서 정의되고, 또는 W1 및 W2의 온도 범위 10℃/(±5℃) 이내이다.
컨트롤러 유닛 (108) 은, 각 사전에 처리된 웨이퍼의 각각에 대한 트림 온도 데이터와 함께, 사전에 처리된 제1 웨이퍼 W1 및 제2 웨이퍼 W2에 대한 임계 디바이스 파라미터들과 같은 데이터를 수신한다. 다음으로, 각 온도 제어 구역 (104) 에 대한 방사상의 온도 (radial temperature) 들이 선택되고, 웨이퍼들 (W1 및 W2) 은 선택된 온도들에 따라 처리되어, RadiallyBestWafer (예컨대, 최적인 CD 결과들을 제공하는 사전 처리된 웨이퍼) 가 결정될 수 있고, 방사상의 온도 셋포인트 (setpoint) 가 얻어질 수 있다. 그렇다면 RadiallyBestWafer로부터의 임계 디바이스 파라미터들은 컨트롤러 유닛 (108) 에 제공된다. 예를 들어, 웨이퍼가 플라즈마 챔버로부터 제거된 후와 같이, 최적 웨이퍼 결과값 결정된 AEI (after etch inspection) (AEICurrentBest) 및 웨이퍼가 플라즈마 챔버 내로 가기 전과 같이, 최적 웨이퍼 결과값 ADI (after development inspection) (ADICurrentBest) 와 같은 임계 디바이스 파라미터들은 인터페이스 (예컨대, 소프트웨어, 하드웨어, 메모리) 를 통해 수동으로 컨트롤러에 입력될 수 있고 또는 호스트 컴퓨터나 프로세서를 통해 네트워크 상에서 입력될 수 있다. 새로운 웨이퍼 (ADINEW (x,y)) 로부터의 ADI 파라미터들은 또한 컨트롤러 유닛 (108) 에 입력될 수 있다. 온도 맵에 대한 계수들을 결정하기 전에, 트림 페이즈의 타이밍 (timing) 및 온도에 관하여 CD Bias의 기울기 (slope) 는 사전 처리된 웨이퍼들의 데이터들로부터 아래와 같이 결정될 수 있다.
Figure pat00001
Figure pat00002
여기서, x 및 y 값은 각각 트림 온도 및 트림 시간과 관련되고, b는 W1 및 W2 간의 웨이퍼 지지체 어셈블리 (102) 의 온도 (예컨대, ESC 온도) 에서의 차이이다. 여타의 예시적인 실시형태들에서, 기울기는 방사상 값들 (Slope (r)) 또는 상수 (예컨대, SlopeConstant) 의 함수일 수 있다.
일단 기울기가 결정되면, 컨트롤러 유닛 (108) 은, 들어오는 웨이퍼에 대한 온도 민감도 맵을 얻기 위해, 후-에칭 (post-etch) 및 후-증착 (post-deposition) 임계 디바이스 파라미터들 및 기울기를 사용하여 다양한 계산을 수행한다. 계산들로부터, 컨트롤러 유닛 (108) 은 웨이퍼 상의 다양한 공간 위치들 (spatial locations) 에서의 온도 계수들에 대한 포인트-바이-포인트 값들 (point-by-point values) 을 결정한다. 민감도 맵을 생성하기 위한 예시적인 프로세스에서, 현재 웨이퍼에 대한 포인트-바이-포인트 CDBias 값들은 아래 식을 사용하여 계산된다.
Figure pat00003
여기서 CDBiasCurrentBest는 최적 CD 결과들을 산출하는 웨이퍼 (W1 또는 W2) 의 포인트-바이-포인트 값들이고, AEICurrentBest는 웨이퍼 W1 또는 W2 중 어느 하나의 최적 AEI 결과들의 포인트-바이-포인트 값들이고, ADICurrentBest는 웨이퍼 W1 또는 W2 중 어느 하나의 최적 ADI 결과들의 포인트-바이-포인트 값들이다.
수학식 (3) 으로부터, 최적 웨이퍼의 평균 CDBias (CDBiasCurrentBestWaferAverage) 가 얻어지고, 새로운 웨이퍼의 ADI 값의 평균 (ADINewWaferAverage) 은 아래와 같이 계산된다.
Figure pat00004
여기서 ADINew (x,y) 는 처리될 들어오는 웨이퍼 또는 현재의 웨이퍼의 포인트-바이-포인트 값 ADI CD 값들이다. ADINew 값들은 인터페이스를 통해 컨트롤러 유닛 (108) 에 제공된다. 컨트롤러 유닛 (108) 은, 아래와 같이 수학식 (3)으로부터 계산된 최적 웨이퍼의 CDBias 파라미터들의 평균 (CDBiasCurrentBestWafer) 및 수학식 (4)에서 계산된 새로운 웨이퍼의 평균 ADI (ADINewWaferAverage) 값의 차이로서 새로운 웨이퍼의 AEI CD 파라미터들의 평균 (AEINewWaferAverage) 을 계산한다.
Figure pat00005
컨트롤러 유닛 (108) 은, 수학식 (5) 의 새로운 웨이퍼의 AEI CD 파라미터들 (ADINewWaferAverage) 및 수학식 (4) 의 새로운 웨이퍼의 ADI CD 파라미터들 (ADINew) 간의 차이로부터 새로운 웨이퍼의 CDBias의 포인트-바이-포인트 값 (CDBiasNew(x,y)) 을 결정한다.
Figure pat00006
CDBias 오프셋 (offset) 은 현재의 최적 웨이퍼의 CDBias (수학식 (3)) 및 새로운 웨이퍼의 CDBias (수학식 (6)) 간의 차이로서 계산된다.
Figure pat00007
일단 CDBias 오프셋이 수학식 (7) 로부터 얻어지면, 델타 온도 디맨드 맵 (delta temperature demand map) 은 CDBiasOffset 및 기울기로부터 아래와 같이 계산될 수 있다.
Figure pat00008
수학식들 (1)-(8) 은 프로세스 에칭 툴에 의해 처리될 하나의 군 (batch) 의 웨이퍼들에서 처음의 웨이퍼에 대해 온도 맵을 계산하기 위해 제공된다. 각 후속하는 처리될 웨이퍼에 대해, 최적의 이전 처리된 웨이퍼의 CDBias의 포인트-바이-포인트 값이 아래와 같이 얻어진다.
Figure pat00009
여기서 AEI (x,y) 및 ADI (x,y) 는 각각 이전에 처리된 웨이퍼의 AEI 파라미터의 포인트-바이-포인트 값 및 ADI 파라미터의 포인트-바이-포인트 값이다. 온도 셋포인트 데이터와 함께 AEI 및 ADI 파라미터는 유저 인터페이스를 통해 컨트롤러 유닛 (108) 에 입력된다. CDBias ( Temp ) (수학식 1) 및 Slope (x,y) (수학식 2) 는 또한 유저에 의해 입력되는 값들이다.
다음으로, 컨트롤러 유닛 (108) 은 최적 CD 결과들을 제공하는 이전에 처리된 웨이퍼들 중 하나로부터 평균 CDBias (AverageCDBiasPreviousBest) 를 계산한다. 이 값을 얻은 후에, 컨트롤러 유닛 (108) 은 아래와 같이 평균 CDBias에 기초하여 CDBias 오프셋의 포인트-바이-포인트 값을 계산한다.
Figure pat00010
CDBiasOffset 및 Slope는 아래와 같이 이전의 웨이퍼에 의해 특정되는 온도 오프셋의 포인트-바이-포인트 값 (DeltaTemp (x,y)) 을 계산하는데 사용된다.
Figure pat00011
새로운 웨이퍼의 새로운 온도 디맨드 맵은 아래와 같이 수학식 (11) 의 온도 오프셋 및 이전 웨이퍼의 히드라 파일 (Hydra file) 을 사용하여 계산된다.
Figure pat00012
컨트롤러 유닛 (108) 은, 새로운 웨이퍼에 대해 트림 페이즈 또는 트림 싸이클의 온도 및 타이밍을 설정하기 위해, 온도 디맨드 맵에 제공되는 값들을 사용한다.
CD 균일성을 최적화하기 위한 제2 예시적인 접근법에서, ESC 온도 (예컨대, 온도 제어 구역들 (104) 의 온도) 및 트림 타이밍은 단일 단계에서 조정된다. 이 예시적인 실시형태에서, 현재의 웨이퍼의 CDBias는 온도 및 트림 시간의 함수로서 결정된다. 예를 들어, CDBias는 아래와 같이 계산될 수 있다.
Figure pat00013
여기서, TrimRate는 온도의 함수로서 현재의 웨이퍼가 트림되는 속도이고, TrimTime은 트림 페이즈 또는 싸이클을 완료하기 위해 할당된 시간이고, CDBiasWithoutTrim은 어떠한 트림 페이즈 또는 싸이클이 수행되지 않음과 함께 특정된 ESC 온도를 가지는 웨이퍼의 CDBias이다 (예컨대, TrimTime 및 TrimRate는 모두 0이다).
적어도 3개의 이전에 처리된 웨이퍼들은 현재의 웨이퍼에 대한 온도 민감도 맵을 생성하도록 사용될 것이고, 웨이퍼 1 (W1) 은 TrimRate(ER1) 에서 그리고 ESC 온도 (T1=a℃) 에서 TrimTime (E1=m+n) 에 대해 처리되고, 웨이퍼 2 (W2) 는 TrimRate (ER2) 에서 그리고 ESC 온도 (T2=a+b℃) 에서 TrimTime (E2=E1) 에 대해 처리되고, 웨이퍼 3 (W3) 은 TrimRate (ER3) 에서 그리고 ESC 온도 (T3=T1) 에서 TrimTime (E3=m) 에 대해 처리된다. 온도 및 TrimTime 이 결정될 수 있기 전에, 온도 민감도 맵에 대한 계수들은 얻어져야만 한다.
제1 단계에서, 방사상의 온도들은 웨이퍼들 W1, W2 및 W3의 각각에 대해 선택되고, 웨이퍼들은 RadiallyBestWafer를 계산하도록 처리된다. 컨트롤러 유닛 (108) 은 유저 인터페이스를 통해 최적 CD 결과들을 산출하는 웨이퍼의 임계 디바이스 파라미터들인 AEI (AEICurrentBest) 및 ADI (ADICurrentBest), 웨이퍼들 W1, W2 및 W3의 최적 결과들에 대한 온도 셋포인트 (Temperature Setpoint) 및 웨이퍼들 W1, W2 및 W3의 최적 결과의 트림시간 값들 (TrimTimeCurrentBest) 을 각각 수신한다. 컨트롤러는 또한, 새로운 웨이퍼에 대한 ADI (ADINew (x,y)) 파라미터들 및 평균 값 (AEINewWaferAverage) 로서 새로운 웨이퍼의 AEI 파라미터들 (AEI(x,y)) 을 수신한다.
다음으로, 5개의 부가적인 파라미터들이 사전에 계산되어, 들어오는 웨이퍼의 온도 민감도 맵이 생성된다. 이러한 파라미터들은 웨이퍼가 트림되지 않는 CDBias (CDBiasWithoutTrim), 웨이퍼가 트림되지 않는 평균 CDBias (CDBiasWithoutTrimAverage), 트림 레이트의 기울기 (TrimRateSlope (x,y)), 트림 레이트 인터셉트 (TrimRateIntercept (x,y)), 및 평균 트림 레이트 (AverageTrimRate(a+b/2℃)) 를 포함하고, 포인트-바이-포인트 값 기반 또는 평균으로 결정된다. TrimRateSlope는 웨이퍼의 TrimRate에 대한 CDBias의 비율이고, TrimRateIntercept는 웨이퍼 상의 특정 점에서의 CDBias가 0일 경우의 TrimRate의 값이다.
예를 들어, CDBiasWithoutTrim은 아래와 같이 계산된다.
Figure pat00014
여기서, CDBiasW3 (x,y)는 W3에 대한 CDBias의 포인트-바이-포인트 값을 나타내고, CDBiasW1 (x,y)는 W1에 대한 CDBias의 포인트-바이-포인트 값을 나타내고, m은 W3에 대한 TrimTime이고, n은 W1 및 W3 사이의 TrimTime 간의 차이이다.
트림 레이트의 기울기는 수학식 (15) 에 따라 아래와 같이 계산된다.
Figure pat00015
여기서 b는 W1 및 W2 값의 온도 차이다.
트림 레이트 인터셉트는 수학식 (16) 에 따라 계산된다.
Figure pat00016
여기서 a는 W1에 대한 ESC 온도이다.
평균 트림 레이트는 수학식 (17) 로부터 아래와 같이 계산된다.
Figure pat00017
컨트롤러 유닛 (108) 에 제공되는 상술한 값들에 기초하여, 컨트롤러 (108) 는 들어오는 웨이퍼 또는 현재의 웨이퍼의 AEI 평균 목표 값 (AEINewWaferAverage) 을 들어오는 웨이퍼 또는 현재의 웨이퍼의 AEI 임계 치수 파라미터들 (AEINew(x,y)) 로부터 얻는다. 평균 ADI 목표 값 (ADINewWaferAverage) 는 또한 처리될 현재의 웨이퍼 또는 들어오는 웨이퍼의 후-증착 임계 파라미터들 (ADINew(x,y)) 로부터 계산된다. AEINewWaferAverage 및 ADINewWaferAverage 값들은 아래와 같이 새로운 웨이퍼에 대한 트림 시간을 계산하는데 사용된다.
Figure pat00018
다음으로 컨트롤러 유닛 (108) 은 아래와 같이 들어오는 웨이퍼 또는 현재의 웨이퍼에 대한 CDBias의 포인트-바이-포인트 값을 계산한다.
Figure pat00019
다음으로, 새로운 웨이퍼 또는 들어오는 웨이퍼의 CDBias를 사용하여, 컨트롤러 유닛 (108) 은 아래와 같이 들어오는 웨이퍼에 대한 온도 포인트-바이-포인트 값 계산을 수행한다.
Figure pat00020
컨트롤러 유닛 (108) 은 아래와 같이 이전에 처리된 웨이퍼에 대한 최적 CDBias를 계산한다.
Figure pat00021
다음으로, 컨트롤러 유닛 (108) 은 아래와 같이 최적의 이전에 처리된 웨이퍼에 대한 온도 포인트-바이-포인트 값 계산을 수행한다.
Figure pat00022
새로운 웨이퍼의 임계 치수들의 비-균일성을 최적화하기 위해, 컨트롤러 유닛 (108) 은 아래와 같이 들어오는 웨이퍼 및 이전에 처리된 웨이퍼 간의 오프셋 온도를 계산한다.
Figure pat00023
다음으로 들어오는 웨이퍼의 온도 맵은 수학식 (23) 의 온도 오프셋 및 최적의 CD 결과들을 산출하는 웨이퍼의 히드라 파일 (Hydra file) 을 사용하여 아래와 같이 계산된다.
Figure pat00024
처리될 새로운 웨이퍼 각각에 대해, 컨트롤러 유닛 (108) 은, 들어오는 웨이퍼에 대한 온도 맵을 결정하기 위해, 최적 결과들을 산출하는 웨이퍼 (W1, W2 또는 W3) 로부터 얻어지는 파라미터들을 사용할 수 있다.
예를 들어, 최적 웨이퍼 CDBias(x,y) 로부터 CDBias의 포인트-바이-포인트 값 계산을 따르면, 최적의 이전 웨이퍼의 평균 CDBias (AverageCDBiasPreviousBest) 가 얻어진다.
다음으로 CDBias 오프셋의 포인트-바이-포인트 값 계산이 아래와 같이 최적의 이전 웨이퍼의 평균 CDBias로부터 얻어진다.
Figure pat00025
최적의 이전 웨이퍼로부터 특정된 바와 같은 온도 오프셋의 포인트-바이-포인트 값이 아래로부터 결정된다.
Figure pat00026
오프셋 온도를 사용하여, 컨트롤러 유닛 (108) 은 아래와 같이 새로운 웨이퍼에 대한 온도 디맨드 맵을 계산한다.
Figure pat00027
여기서, PreviousHydraFile (x,y)는 최적의 이전 처리된 웨이퍼의 온도 맵이다.
본 개시의 다른 예시적인 실시형태에서, 목표 임계 치수들은, 각 프로세스 단계에 대하여 온도 및 트림 시간 양자 모두 조정되는 에칭 프로세스에 대해 결정된다. 이러한 예시적인 접근법에서, 4개의 이전에 처리된 웨이퍼들 (W1, W2, W3 및 W4) 의 임계 디바이스 파라미터들은 온도 계수들을 얻고 최적화하는데 사용될 수 있다. 예를 들어, 웨이퍼 1 (W1) 은 TrimTime (E1=m), TrimRate (ER1) 및 온도 (T1=a℃) 에서 처리된다. 웨이퍼 2 (W2) 는 TrimTime (E2=E1), TrimRate (ER2) 및 ESC 온도 (T2=a+b℃) 에서 처리된다. 웨이퍼 3 (W2) 는 TrimTime (E3=m+n), TrimRate (ER3) 및 ESC 온도 (T3=T1) 에서 처리된다. 웨이퍼 4 (W2) 는 TrimTime (E4=m+n), TrimRate (ER4) 및 ESC 온도 (T4=T2) 에서 처리된다. 4 개의 웨이퍼들의 임계 디바이스 파라미터들을 사용하여, 컨트롤러 유닛 (108) 은 아래와 같이 들어오는 웨이퍼에 대한 CDBias를 계산할 수 있다.
Figure pat00028
온도 민감도 맵을 계산하기 위해, 4 개의 모든 이전 처리된 웨이퍼들의 AEI 및 ADI 파라미터들이 컨트롤러 유닛 (108) 에 제공되어야 한다. 다음으로, 방사상의 온도 구역 셋포인트는, 방사상의 균일성 기술을 사용하여 최적의 임계 치수들을 얻기 위해, 방사상의 온도들을 다양하게 선택하고 선택된 온도들에서 웨이퍼들을 처리함으로써, 결정될 수 있다.
방사상으로 최적의 CD 웨이퍼가 결정된 후에, 최적의 CD 웨이퍼의 관련된 AEI (AEICurrentBest) 및 ADI (ADICurrentBest) 파라미터들이 얻어진다. 웨이퍼 W1 내지 W4 에 대한 온도 셋포인트 및 웨이퍼 W1 내지 W4 에 대한 트림 시간 값들 (TrimTimeCurrentBest) 는 인터페이스 (예컨대, 소프트웨어, 하드웨어 또는 메모리) 를 통하거나, 호스트 컴퓨터 (예컨대, 프로세스, 서버, 또는 네트워크 상의 여타의 원격 프로세싱 디바이스) 로부터 네트워크 상에서 컨트롤러 유닛 (108) 으로 보내진다. 들어오는 새로운 웨이퍼에 대한 AEI (AEINewWaferAverage 또는 AEINew(x,y)) 및 ADI (ADINew (x,y)) 임계 디바이스 파라미터들은 또한 컨트롤러 유닛 (108) 에 보내진다.
하기의 값들은 또한 유저 인터페이스를 통해 컨트롤러 유닛 (108) 에 제공되어 계산된다.
Figure pat00029
여기서, a는 웨이퍼들 (W1 및 W3) 과 연관된 ESC 온도이고, n은 웨이퍼 W1 및 W3 사이의 TrimTime의 차이이다.
Figure pat00030
여기서 a는 W1 및 W4 가 처리되는 ESC 온도이고, n은 웨이퍼 W4 및 W2 사이의 TrimTime의 차이이다.
Figure pat00031
여기서 m은 웨이퍼 W1의 TrimTime이다.
Figure pat00032
여기서 b는 웨이퍼 W4 및 W2 사이 및 웨이퍼 W3 및 W1 사이의 ESC 온도의 차이이다.
Figure pat00033
여기서, TrimRateIntercept는 이전에 처리된 웨이퍼들 (W1, W2, W3, W4) 이 0인 점이다.
컨트롤러 유닛 (108) 은 또한 유저 인터페이스를 통해 TrimRateAverage 를 수신하고, 이것은 하기의 수학식을 기초로 계산된다.
Figure pat00034
컨트롤러 유닛 (108) 은 아래와 같이 수학식 (36) 을 사용하여 결정되는 CDBiasWithoutTrimSlope를 수신한다.
Figure pat00035
여기서, CDBiasWithoutTrimSlope는 TrimTime이 상수이거나 조정되지 않은 일련의 점들을 포함한다.
수학식 (35) 와 (36) 의 결과들에 기초하여, 컨트롤러 유닛 (108) 은 CDBiasWithoutTrimIntercept 및 CDBiasWithoutTrimAverage를 아래와 같이 계산한다.
Figure pat00036
여기서 CDBiasWithoutTrimIntercept는 트림되지 않은 웨이퍼의 CD Bias가 0인 점이다.
Figure pat00037
여기서, CDBiasWithoutTrimAverage는 트림되지 않은 웨이퍼의 CD Bias 값들의 포인트-바이-포인트 분석 (point-by-point analysis) 의 평균이다.
일단 상술한 파라미터들이 컨트롤러 유닛 (108) 에 제공되면, 컨트롤러 유닛 (108) 은 온도 민감도 계수들의 계산을 시작한다. 이 프로세스 동안, 컨트롤러는 AEI 계수들 (AEINewWaferAverage) 을 얻는다. 이 값은 네트워크 상에서 컨트롤러 유닛 (108) 에 의해 수신될 수 있고, 또는 컨트롤러 유닛 (108) 이 AEINewWaferAverage를 계산할 수 있는 포인트-바이-포인트 값 맵 (AEINew (x,y)) 로서 수신될 수 있다.
다음으로, 들어오는 웨이퍼에 대한 ADI 파라미터들 (ADINewWaferAverage) 은 들어오는 웨이퍼의 AEI 임계 파라미터들 (ADINew (x,y)) 의 포인트-바이-포인트 맵 (point-by-point map) 으로부터 계산된다.
AEI 및 ADI 값들을 사용하여, 컨트롤러 유닛 (108) 은 아래와 같이 TrimTime을 계산한다.
Figure pat00038
다음으로, 컨트롤러 유닛 (108) 은 아래와 같이 들어오는 웨이퍼에 대한 포인트-바이-포인트 CDBias 값들을 계산한다.
Figure pat00039
수학식 (39) 및 (40) 의 결과들, CDBias 값들을 사용하여, 유닛 (108) 은 다음으로 들어오는 웨이퍼에 대한 포인트-바이-포인트 온도 값을 아래와 같이 계산한다.
Figure pat00040
다음으로, 최적의 이전 처리된 웨이퍼에 대한 포인트-바이-포인트 값들이 아래와 같이 계산된다.
Figure pat00041
일단 이전에 처리된 웨이퍼의 CDBias가 얻어지면, 컨트롤러 유닛 (108) 은 하기에 따라 이전에 처리된 웨이퍼에 대한 포인트-바이-포인트 온도 값들을 결정할 수 있다.
Figure pat00042
최적의 이전 처리된 웨이퍼의 온도 값들 (TempCurrentBest (x,y)) 및 들어오는 웨이퍼의 온도 값들 (TempNew (x,y)) 간의 차이로부터, 컨트롤러 유닛 (108) 은 들어오는 웨이퍼의 온도 오프셋을 계산한다.
Figure pat00043
온도 오프셋은 이후 들어오는 웨이퍼의 온도 맵을 결정하는데 사용된다.
Figure pat00044
여기서, CurrentBestFile은 최적의 이전 처리된 웨이퍼의 온도 프로파일이다.
처리될 각각의 다음 (들어오는, 새로운) 웨이퍼에 대해, 컨트롤러 유닛 (108) 은, 들어오는 웨이퍼에 대한 상수들 및 전체적인 온도 민감도 맵을 결정하기 위해, 적어도 4개의 이전에 처리된 웨이퍼들로부터 이전의 최적 웨이퍼를 사용할 수 있다.
본 발명이 그것의 정신 또는 본질적인 특징들로부터 떨어짐 없이 여타의 특정 형태들로 채화될 수 있다는 점은 당업자에게 인정될 것이다. 따라서, 본 개시된 실시형태들은 설명되는 모든 측면들에서 고려되고, 제한되지 않는다. 본 발명의 범위는 앞선 명세서에 앞서 첨부된 특허청구범위들에 의해 보여지고, 특허청구범위의 의미와 범위와 등가물 안에 드는 모든 변형들은 그 안에 포용되도록 의도된다.

Claims (22)

  1. 플라즈마 프로세싱 시스템에서 웨이퍼의 피쳐의 CD 균일성을 제어하는 방법으로서, 상기 시스템은 상기 웨이퍼 상의 온도 제어 구역들 위의 디바이스 다이 (die) 위치들에 근접하게 배열된 복수의 독립적으로 제어가능한 온도 제어 구역들을 포함하는 웨이퍼 지지부 어셈블리, 및 온도 제어 구역 각각을 제어하는 컨트롤러를 갖고, 상기 방법은,
    상기 플라즈마 프로세싱 시스템의 플라즈마 챔버에서 적어도 하나의 미리 처리된 웨이퍼와 연관된 프로세스 제어 및 온도 데이터를 수신하는 단계;
    상기 플라즈마 챔버에 현재 삽입된 웨이퍼의 임계 (ciritical) 디바이스 파라미터들을 수신하는 단계;
    상기 적어도 하나의 미리 처리된 웨이퍼의 상기 프로세스 제어 및 온도 데이터와 상기 현재 웨이퍼의 임계 디바이스 파라미터들에 기초하여, 처리될 상기 현재의 웨이퍼의 목표 온도 프로파일과 목표 트림 시간 (trim time) 을 산출하는 단계; 및
    상기 목표 트림 시간의 기간 동안 상기 현재의 웨이퍼를 처리하는 단계를 포함하고,
    디바이스 다이 위치 각각의 온도는 상기 목표 온도 프로파일에 기초하여 조정되는, 웨이퍼의 피쳐의 CD 균일성을 제어하는 방법.
  2. 제 1 항에 있어서,
    상기 미리 처리된 웨이퍼들은 적어도 하나의 트림 시간과 적어도 하나의 온도 프로파일을 사용하여 처리된 테스트 웨이퍼들인, 웨이퍼의 피쳐의 CD 균일성을 제어하는 방법.
  3. 제 1 항에 있어서,
    상기 목표 트림 시간은 상기 웨이퍼의 전체 표면에 대해 계산되는, 웨이퍼의 피쳐의 CD 균일성을 제어하는 방법.
  4. 제 1 항에 있어서,
    상기 현재의 웨이퍼의 상기 목표 온도 프로파일을 계산하는 단계는 온도 제어 구역 각각에 대하여 동작 온도를 계산하는 단계를 포함하는, 웨이퍼의 피쳐의 CD 균일성을 제어하는 방법.
  5. 제 1 항에 있어서,
    상기 미리 처리된 웨이퍼와 연관된 상기 프로세스 제어 및 온도 데이터는 메모리로부터 수신되는, 웨이퍼의 피쳐의 CD 균일성을 제어하는 방법.
  6. 제 1 항에 있어서,
    상기 현재의 웨이퍼의 상기 피쳐 치수 (feature dimension) 들은 메모리로부터 수신되는, 웨이퍼의 피쳐의 CD 균일성을 제어하는 방법.
  7. 제 1 항에 있어서,
    상기 현재의 웨이퍼의 상기 피쳐 치수들은 유저 인터페이스로부터 수신되는, 웨이퍼의 피쳐의 CD 균일성을 제어하는 방법.
  8. 제 1 항에 있어서,
    미리 처리된 웨이퍼와 연관된 상기 프로세스 제어 데이터는 전-에칭 (pre-etch) 임계 디바이스 파라미터들과 후-에칭 (post-etch) 파라미터들을 포함하는, 웨이퍼의 피쳐의 CD 균일성을 제어하는 방법.
  9. 제 1 항에 있어서,
    상기 웨이퍼가, 상기 미리 처리된 웨이퍼들의 상기 프로세스 제어 및 온도 데이터와, 상기 플라즈마 시스템에서 각각 수신된, 뒤이은 웨이퍼 각각의 피쳐 치수 각각을 사용한 후, 처리될 뒤이은 웨이퍼 각각에 대한 목표 에칭 타이밍 및 목표 온도 프로파일을 재계산하는 단계를 더 포함하는, 웨이퍼의 피쳐의 CD 균일성을 제어하는 방법.
  10. 제 1 항에 있어서,
    상기 목표 온도 프로파일은 공간 (spatial) 온도 프로파일 또는 시간 (temporal) 온도 프로파일인, 웨이퍼의 피쳐의 CD 균일성을 제어하는 방법.
  11. 제 1 항에 있어서,
    상기 수신된 임계 디바이스 파라미터들의 민감도 (sensitivity) 프로파일을 매핑하는 단계; 및
    상기 매핑된 민감도 프로파일, 상기 현재의 웨이퍼의 상기 임계 디바이스 파라미터들과 상기 미리 처리된 웨이퍼들의 상기 프로세스 제어 및 온도 데이터에 기초하여, 상기 목표 트림 시간 및 상기 목표 온도 프로파일을 계산하는 단계를 포함하는, 웨이퍼의 피쳐의 CD 균일성을 제어하는 방법.
  12. 제 1 항에 있어서,
    상기 적어도 하나의 미리 처리된 웨이퍼는 상기 현재의 웨이퍼에 일시적으로 근접한 시간에 처리되는, 웨이퍼의 피쳐의 CD 균일성을 제어하는 방법.
  13. 제 1 항에 있어서,
    상기 적어도 하나의 미리 처리된 웨이퍼는 상기 플라즈마 프로세싱 챔버에서 상기 현재의 웨이퍼를 받기 전, 임의의 시간에 처리되는, 웨이퍼의 피쳐의 CD 균일성을 제어하는 방법.
  14. 제 1 항에 있어서,
    상기 적어도 하나의 미리 처리된 웨이퍼는 배치 (batch) 의 웨이퍼들을 포함하는, 웨이퍼의 피쳐의 CD 균일성을 제어하는 방법.
  15. 제 14 항에 있어서,
    상기 적어도 하나의 웨이퍼의 상기 프로세스 온도 데이터는, 상기 배치의 웨이퍼들의 상기 프로세스 온도 데이터의 평균인, 웨이퍼의 피쳐의 CD 균일성을 제어하는 방법.
  16. 제 1 항에 있어서,
    상기 목표 트림 시간은,
    Figure pat00045

    을 사용하는 것에 기초하여 계산되고,
    여기서, AEINewWaferAverage는 상기 현재의 웨이퍼의 AEI (after-etch inspection) 파라미터들의 평균이고, ADINewWaferAverage는 상기 현재의 웨이퍼의 ADI (after development inspection) 웨이퍼 파라미터들의 평균이고, CDBiasWithoutTrimWaferAverage는 트림 단계가 수행되지 않은 미리 처리된 웨이퍼의 평균 CDBias이고, AverageTrimRate는 미리 처리된 웨이퍼들의 트림 레이트 (trim rate) 의 평균이고, a는 제 1 미리 처리된 웨이퍼의 ESC 온도이고, b는 상기 제 1 미리 처리된 웨이퍼와 제 2 미리 처리된 웨이퍼의 ESC 온도의 차인, 웨이퍼의 피쳐의 CD 균일성을 제어하는 방법.
  17. 제 1 항에 있어서,
    상기 현재의 웨이퍼의 상기 목표 온도 프로파일은
    Figure pat00046

    을 사용하는 것에 기초하여 계산되고,
    여기서 CurrentBestFile은 최적의 미리 처리된 웨이퍼의 상기 온도 프로파일이고, DeltaTemp는 처리될 상기 현재의 웨이퍼의 온도 오프셋 (offset) 인, 웨이퍼의 피쳐의 CD 균일성을 제어하는 방법.
  18. 플라즈마 프로세싱 시스템에서 웨이퍼의 CD 균일성을 제어하는 시스템으로서,
    온도 제어 구역들 위의 디바이스 다이 (die) 위치들에 근접하여 배치된 복수의 독립적으로 제어가능한 온도 제어 구역들을 포함하는 웨이퍼 지지부 어셈블리; 및
    컨트롤러를 포함하고,
    상기 컨트롤러는,
    네트워크를 통해, 들어오는 웨이퍼의 임계 디바이스 파라미터들 및 프로세스 레시피 (recipe) 파라미터들을 수신하고;
    하나 이상의 미리 처리된 웨이퍼의 프로세스 제어 및 온도 데이터 및 상기 들어오는 웨이퍼의 상기 임계 디바이스 파라미터들에 기초하여 상기 들어오는 웨이퍼의 목표 트림 시간과 목표 온도 프로파일을 계산하고, 그리고
    상기 계산된 목표 온도 프로파일에 기초하여 상기 목표 트림 시간의 기간 동안 디바이스 다이 위치 각각의 온도를 조정하도록 구성된, 웨이퍼의 CD 균일성 제어 시스템.
  19. 제 18 항에 있어서,
    상기 제어기는,
    Figure pat00047

    을 이용하여 상기 목표 트림 시간을 계산하도록 구성되고,
    여기서, AEINewWaferAverage은 상기 현재의 웨이퍼의 AEI (after-etch inspection) 파라미터들의 평균이고, ADINewWaferAverage는 상기 들어오는 웨이퍼의 ADI (after development inspection) 웨이퍼 파라미터들의 평균이고, CDBiasWithoutTrimWaferAverage는 트림 단계가 수행되지 않은 미리 처리된 웨이퍼의 평균 CDBias이고, AverageTrimRate는 미리 처리된 웨이퍼들의 트림 레이트의 평균이고, a는 제 1 미리 처리된 웨이퍼의 ESC 온도이고, b는 상기 제 1 미리 처리된 웨이퍼와 제 2 미리 프로세싱된 웨이퍼의 ESC 온도의 차인, 웨이퍼의 CD 균일성 제어 시스템.
  20. 제 19 항에 있어서,
    상기 제어기는,
    Figure pat00048

    을 사용하는 것에 기초하여 상기 현재의 웨이퍼의 상기 목표 온도 프로파일을 계산하도록 구성되고,
    여기서 CurrentBestFile은 최적의 미리 처리된 웨이퍼의 상기 온도 프로파일이고, DeltaTemp는 처리될 상기 들어오는 웨이퍼의 온도 오프셋 (offset) 인, 웨이퍼의 CD 균일성 제어 시스템.
  21. 제 20 항에 있어서,
    상기 컨트롤러는 상기 들어오는 웨이퍼의 온도 값들 (TempNew (x,y)) 과 최적의 미리 처리된 웨이퍼의 온도 값들 (TempCurentBest (x,y)) 사이의 차이에 기초하여 DeltaTemp (x,y) 를 계산하도록 구성된, 웨이퍼의 CD 균일성 제어 시스템.
  22. 웨이퍼의 CD 균일성을 제어하는 방법을 수행하기 위해 그 위에 인코딩된 프로그램 코드를 갖는 비-일시적인 컴퓨터 판독가능 매체로서, 상기 플라즈마 프로세싱 시스템은 상기 웨이퍼 상의 온도 제어 구역들 위의 디바이스 다이 (die) 위치들에 근접하게 배치된 복수의 독립적으로 제어가능한 온도 제어 구역들을 포함하는 상기 웨이퍼 지지부 어셈블리, 및 온도 제어 구역 각각을 제어하는 컨트롤러를 갖고, 상기 방법은,
    상기 플라즈마 프로세싱 시스템의 플라즈마 챔버에서 적어도 하나의 미리 처리된 웨이퍼와 연관된 프로세스 제어 및 온도 데이터를 수신하는 단계;
    상기 플라즈마 챔버에서 처리될 현재의 웨이퍼의 임계 (ciritical) 디바이스 파라미터들을 수신하는 단계;
    상기 적어도 하나의 미리 처리된 웨이퍼의 상기 프로세스 제어 및 온도 데이터와 상기 현재 웨이퍼의 임계 디바이스 파라미터들에 기초하여, 상기 현재의 웨이퍼의 목표 온도 프로파일과 목표 트림 시간을 계산하는 단계; 및
    상기 목표 트림 시간의 기간 동안 상기 현재의 웨이퍼를 처리하는 단계를 포함하고,
    디바이스 다이 위치 각각의 온도는 상기 목표 온도 프로파일에 기초하여 조정되는, 비-일시적인 컴퓨터 판독가능 매체.
KR1020140012816A 2013-02-04 2014-02-04 웨이퍼 기반으로 웨이퍼 상의 온도와 트림 시간을 통해 ｃｄ 및 ｃｄ 균일성을 제어하는 방법 KR102048591B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/758,266 US8852964B2 (en) 2013-02-04 2013-02-04 Controlling CD and CD uniformity with trim time and temperature on a wafer by wafer basis
US13/758,266 2013-02-04

Publications (2)

Publication Number Publication Date
KR20140099838A true KR20140099838A (ko) 2014-08-13
KR102048591B1 KR102048591B1 (ko) 2019-11-25

Family

ID=51259547

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140012816A KR102048591B1 (ko) 2013-02-04 2014-02-04 웨이퍼 기반으로 웨이퍼 상의 온도와 트림 시간을 통해 ｃｄ 및 ｃｄ 균일성을 제어하는 방법

Country Status (4)

Country Link
US (2) US8852964B2 (ko)
KR (1) KR102048591B1 (ko)
SG (1) SG2014008569A (ko)
TW (1) TWI611478B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020190571A1 (en) * 2019-03-15 2020-09-24 Lam Research Corporation Rapid tuning of critical dimension non-uniformity by modulating temperature transients of multi-zone substrate supports

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8852964B2 (en) * 2013-02-04 2014-10-07 Lam Research Corporation Controlling CD and CD uniformity with trim time and temperature on a wafer by wafer basis
WO2015037004A1 (en) * 2013-09-12 2015-03-19 Goji Limited Temperature measurement arrangement
US9543171B2 (en) 2014-06-17 2017-01-10 Lam Research Corporation Auto-correction of malfunctioning thermal control element in a temperature control plate of a semiconductor substrate support assembly that includes deactivating the malfunctioning thermal control element and modifying a power level of at least one functioning thermal control element
US9872341B2 (en) 2014-11-26 2018-01-16 Applied Materials, Inc. Consolidated filter arrangement for devices in an RF environment
US20160149733A1 (en) * 2014-11-26 2016-05-26 Applied Materials, Inc. Control architecture for devices in an rf environment
KR20180011119A (ko) * 2015-05-22 2018-01-31 어플라이드 머티어리얼스, 인코포레이티드 방위방향으로 튜닝가능한 다중-구역 정전 척
US10386821B2 (en) 2015-06-22 2019-08-20 Lam Research Corporation Systems and methods for calibrating scalar field contribution values for a limited number of sensors including a temperature value of an electrostatic chuck and estimating temperature distribution profiles based on calibrated values
US10381248B2 (en) 2015-06-22 2019-08-13 Lam Research Corporation Auto-correction of electrostatic chuck temperature non-uniformity
US9864361B2 (en) 2015-06-22 2018-01-09 Lam Research Corporation Flexible temperature compensation systems and methods for substrate processing systems
US10763142B2 (en) 2015-06-22 2020-09-01 Lam Research Corporation System and method for determining field non-uniformities of a wafer processing chamber using a wafer processing parameter
US9779974B2 (en) 2015-06-22 2017-10-03 Lam Research Corporation System and method for reducing temperature transition in an electrostatic chuck
WO2017115377A1 (en) 2015-12-31 2017-07-06 Nova Measuring Instruments Ltd. Method and system for processing patterned structures
KR102513443B1 (ko) 2016-03-15 2023-03-24 삼성전자주식회사 정전 척 및 그를 포함하는 기판 처리 장치
JP6817168B2 (ja) * 2017-08-25 2021-01-20 東京エレクトロン株式会社 被処理体を処理する方法
US20190164852A1 (en) * 2017-11-28 2019-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for in-line processing control
KR20200023988A (ko) 2018-08-27 2020-03-06 삼성전자주식회사 정전 척 및 상기 정전 척을 탑재한 웨이퍼 식각 장치
US11367645B2 (en) * 2019-03-13 2022-06-21 Applied Materials, Inc. Temperature tunable multi-zone electrostatic chuck

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335621A (ja) * 2003-05-02 2004-11-25 Tokyo Electron Ltd 熱処理装置、熱処理システム及び熱処理装置の温度制御方法
JP2006519497A (ja) * 2003-02-27 2006-08-24 ラム　リサーチ　コーポレーション 局所的なウェーハの温度調節によるウェーハ全体における微細寸法のばらつき補正
US20110143462A1 (en) * 2009-12-15 2011-06-16 Lam Research Corporation Adjusting substrate temperature to improve cd uniformity
US20110163420A1 (en) * 2010-01-07 2011-07-07 Lam Research Corporation Aspect ratio adjustment of mask pattern using trimming to alter geometry of photoresist features
JP2011228722A (ja) * 2003-12-24 2011-11-10 Lam Research Corporation 統合又は単独計測を用いる改善されたウェーハ均一性のための処理制御方法及び装置
US8257546B2 (en) * 2003-04-11 2012-09-04 Applied Materials, Inc. Method and system for monitoring an etch process

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018780B2 (en) 1999-06-25 2006-03-28 Lam Research Corporation Methods for controlling and reducing profile variation in photoresist trimming
US6653231B2 (en) 2001-03-28 2003-11-25 Advanced Micro Devices, Inc. Process for reducing the critical dimensions of integrated circuit device features
US6716570B2 (en) 2002-05-23 2004-04-06 Institute Of Microelectronics Low temperature resist trimming process
US6911399B2 (en) 2003-09-19 2005-06-28 Applied Materials, Inc. Method of controlling critical dimension microloading of photoresist trimming process by selective sidewall polymer deposition
US6972524B1 (en) 2004-03-24 2005-12-06 Lam Research Corporation Plasma processing system control
US7375034B2 (en) 2006-03-21 2008-05-20 International Business Machines Corporation Recessing trench to target depth using feed forward data
US7560007B2 (en) 2006-09-11 2009-07-14 Lam Research Corporation In-situ wafer temperature measurement and control
US7774082B2 (en) 2006-10-05 2010-08-10 Tokyo Electron Limited Substrate processing method and storage medium having program stored therein
JP5050830B2 (ja) 2007-12-19 2012-10-17 ソニー株式会社 ドライエッチング装置および半導体装置の製造方法
US8183062B2 (en) 2009-02-24 2012-05-22 Tokyo Electron Limited Creating metal gate structures using Lithography-Etch-Lithography-Etch (LELE) processing sequences
US8852964B2 (en) * 2013-02-04 2014-10-07 Lam Research Corporation Controlling CD and CD uniformity with trim time and temperature on a wafer by wafer basis

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006519497A (ja) * 2003-02-27 2006-08-24 ラム　リサーチ　コーポレーション 局所的なウェーハの温度調節によるウェーハ全体における微細寸法のばらつき補正
US8257546B2 (en) * 2003-04-11 2012-09-04 Applied Materials, Inc. Method and system for monitoring an etch process
JP2004335621A (ja) * 2003-05-02 2004-11-25 Tokyo Electron Ltd 熱処理装置、熱処理システム及び熱処理装置の温度制御方法
JP2011228722A (ja) * 2003-12-24 2011-11-10 Lam Research Corporation 統合又は単独計測を用いる改善されたウェーハ均一性のための処理制御方法及び装置
US20110143462A1 (en) * 2009-12-15 2011-06-16 Lam Research Corporation Adjusting substrate temperature to improve cd uniformity
US20110163420A1 (en) * 2010-01-07 2011-07-07 Lam Research Corporation Aspect ratio adjustment of mask pattern using trimming to alter geometry of photoresist features

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020190571A1 (en) * 2019-03-15 2020-09-24 Lam Research Corporation Rapid tuning of critical dimension non-uniformity by modulating temperature transients of multi-zone substrate supports

Also Published As

Publication number Publication date
US20140220709A1 (en) 2014-08-07
TWI611478B (zh) 2018-01-11
KR102048591B1 (ko) 2019-11-25
US20150053347A1 (en) 2015-02-26
US9012243B2 (en) 2015-04-21
US8852964B2 (en) 2014-10-07
TW201448025A (zh) 2014-12-16
SG2014008569A (en) 2014-09-26

Similar Documents

Publication Publication Date Title
KR102048591B1 (ko) 웨이퍼 기반으로 웨이퍼 상의 온도와 트림 시간을 통해 ｃｄ 및 ｃｄ 균일성을 제어하는 방법
JP6271634B2 (ja) プラズマエッチングシステム
US8809747B2 (en) Current peak spreading schemes for multiplexed heated array
KR101047823B1 (ko) 국부적인 웨이퍼 온도 제어에 의한 웨이퍼에 걸친 임계 치수 변동 보상
TWI541517B (zh) 多工加熱器陣列用之失效偵測方法
US20060191482A1 (en) Apparatus and method for processing wafer
JP6067705B2 (ja) 多重ヒータ配列の温度監視及び制御のためのシステムと方法
JP5414172B2 (ja) プラズマ処理装置及びプラズマ処理方法
KR20140096297A (ko) 다수의 무선 주파수 전력들을 갖는 쓰라이오드 반응기 설계
US10892144B2 (en) Plasma processing apparatus, monitoring method, and monitoring program
CN104730858A (zh) 采用反馈控制改善晶圆图案化的均匀性
JP2021132190A (ja) 基板処理装置および載置台
KR102600376B1 (ko) 하이브리드 보정 프로세싱 시스템 및 방법
KR102505679B1 (ko) 플라즈마 처리 방법
JP2023099617A (ja) プラズマ処理装置、監視方法および監視プログラム
TWI783962B (zh) 工件處理設備及方法
JPWO2019244700A1 (ja) プラズマ処理装置及びプラズマエッチング方法
US20230239966A1 (en) Model-based control method, model-based control system, and storage medium

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant