KR20140096215A - Solar cell - Google Patents

Solar cell Download PDF

Info

Publication number
KR20140096215A
KR20140096215A KR1020130008590A KR20130008590A KR20140096215A KR 20140096215 A KR20140096215 A KR 20140096215A KR 1020130008590 A KR1020130008590 A KR 1020130008590A KR 20130008590 A KR20130008590 A KR 20130008590A KR 20140096215 A KR20140096215 A KR 20140096215A
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor substrate
layer
impurity layer
impurity
Prior art date
Application number
KR1020130008590A
Other languages
Korean (ko)
Other versions
KR101961370B1 (en
Inventor
고화영
이병기
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020130008590A priority Critical patent/KR101961370B1/en
Publication of KR20140096215A publication Critical patent/KR20140096215A/en
Application granted granted Critical
Publication of KR101961370B1 publication Critical patent/KR101961370B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B21/00—Alarms responsive to a single specified undesired or abnormal condition and not otherwise provided for
    • G08B21/18—Status alarms
    • G08B21/24—Reminder alarms, e.g. anti-loss alarms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K17/00—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Photovoltaic Devices (AREA)

Abstract

A solar cell according to an embodiment of the present invention comprises a semiconductor substrate; an insulation layer formed on one side of the semiconductor substrate; an impurity layer formed on one side of the semiconductor substrate and having a conductive type different to the semiconductor substrate; a first electrode electrically connected with the impurity layer; and a second electrode formed on the insulation layer while being insulated with the first electrode to form a metal-insulator-semiconductor (MIS) combination structure with the semiconductor substrate and the insulation layer.

Description

태양 전지{SOLAR CELL}Solar cell {SOLAR CELL}

본 발명은 태양 전지에 관한 것으로, 구조를 개선한 태양 전지에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solar cell, and more particularly, to a solar cell having an improved structure.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다. With the recent depletion of existing energy sources such as oil and coal, interest in alternative energy to replace them is increasing. Among them, solar cells are attracting attention as a next-generation battery that converts solar energy into electric energy.

태양 전지는 광전 변환을 일으킬 수 있도록 반도체 기판에 도전형 영역 및 이에 전기적으로 연결되는 전극을 형성하여 형성될 수 있다. 그리고 태양 전지에는 효율 등의 특성을 향상하기 위한 다양한 막을 추가로 형성한다. The solar cell may be formed by forming a conductive region and an electrode electrically connected to the conductive region on the semiconductor substrate so as to cause photoelectric conversion. In addition, a variety of films are added to the solar cell to improve the efficiency and other characteristics.

종래의 태양 전지는 효율을 향상하는 데 한계가 있었고 다양한 영역, 전극, 막 등을 형성하는 것에 의하여 제조 공정이 복잡하고 제조 비용이 높았다. 따라서 태양 전지의 효율 및 생산성을 향상하도록 설계되는 것이 요구된다. Conventional solar cells have limitations in improving the efficiency and have a complicated manufacturing process and high manufacturing cost by forming various regions, electrodes, films, and the like. Therefore, it is required to be designed to improve the efficiency and productivity of the solar cell.

본 발명은 효율 및 생산성을 향상할 수 있는 태양 전지를 제공하고자 한다. The present invention provides a solar cell capable of improving efficiency and productivity.

본 발명의 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판의 상기 일면 위에 형성되는 절연층; 상기 반도체 기판의 상기 일면 위에 형성되며 상기 반도체 기판과 다른 도전형을 가지는 불순물층; 상기 불순물층에 전기적으로 연결되는 제1 전극; 및 상기 제1 전극과 절연되면서 상기 절연층 위에 형성되어 상기 반도체 기판 및 상기 절연층과 함께 금속-절연체-반도체(metal insulator semiconductor, MIS) 접합 구조를 형성하는 제2 전극을 포함한다. A solar cell according to an embodiment of the present invention includes: a semiconductor substrate; An insulating layer formed on the one surface of the semiconductor substrate; An impurity layer formed on the one surface of the semiconductor substrate and having a conductivity type different from that of the semiconductor substrate; A first electrode electrically connected to the impurity layer; And a second electrode formed on the insulating layer while being insulated from the first electrode to form a metal-insulator-semiconductor (MIS) junction structure together with the semiconductor substrate and the insulating layer.

본 실시예에서는 반도체 기판과 pn 접합을 형성하는 불순물층을 반도체 기판과 별도의 층으로 형성하며, 반도체 기판, 절연층 및 제2 전극에 의하여 MIS 접합 구조를 형성하여 MIS 접합 구조의 전계 영역이 후면 전계층으로 기능하게 한다. 이에 의하여 반도체 기판에 별도의 도핑 영역이 위치하지 않으며 반도체 기판이 베이스 영역으로 이루어질 수 있다. In this embodiment, the impurity layer forming the pn junction with the semiconductor substrate is formed as a separate layer from the semiconductor substrate, and the MIS junction structure is formed by the semiconductor substrate, the insulating layer, and the second electrode, It functions as a whole layer. Thus, a separate doping region is not located in the semiconductor substrate, and the semiconductor substrate can be formed as the base region.

이에 따라 반도체 기판에서 발생할 수 있는 표면 재결합을 방지할 수 있어, 태양 전지의 효율을 향상할 수 있다. 또한, 별도의 도핑 영역을 구비하지 않아도 되며 전계 영역을 제2 전극에 의한 MIS 접합 구조에 의하여 형성하므로 공정을 단순화하고 비용을 절감할 수 있다. 이에 의하여 태양 전지의 효율 및 생산성을 향상할 수 있다. Accordingly, the surface recombination that may occur in the semiconductor substrate can be prevented, and the efficiency of the solar cell can be improved. In addition, it is not necessary to provide a separate doping region and the electric field region is formed by the MIS junction structure using the second electrode, so that the process can be simplified and the cost can be reduced. Thus, efficiency and productivity of the solar cell can be improved.

도 1은 본 발명의 실시예에 따른 태양 전지의 단면도이다.
도 2는 본 발명의 실시예에 따른 태양 전지의 평면도이다.
도 3은 본 발명의 실시예에 따른 태양 전지의 단면도이다. 1 is a cross-sectional view of a solar cell according to an embodiment of the present invention.
2 is a plan view of a solar cell according to an embodiment of the present invention.
3 is a cross-sectional view of a solar cell according to an embodiment of the present invention.

이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, it is needless to say that the present invention is not limited to these embodiments and can be modified into various forms.

도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다. In the drawings, the same reference numerals are used for the same or similar parts throughout the specification. In the drawings, the thickness, the width, and the like are enlarged or reduced in order to make the description more clear, and the thickness, width, etc. of the present invention are not limited to those shown in the drawings.

그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다. Wherever certain parts of the specification are referred to as "comprising ", the description does not exclude other parts and may include other parts, unless specifically stated otherwise. Also, when a portion of a layer, film, region, plate, or the like is referred to as being "on" another portion, it also includes the case where another portion is located in the middle as well as the other portion. When a portion of a layer, film, region, plate, or the like is referred to as being "directly on" another portion, it means that no other portion is located in the middle.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지 및 이의 제조 방법을 상세하게 설명한다. Hereinafter, a solar cell and a method of manufacturing the same according to embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 태양 전지의 단면도이고, 도 2는 본 발명의 실시예에 따른 태양 전지의 평면도이다. 참고로, 도 1은 도 2의 I-I 선을 따라서 잘라서 본 단면도이다. FIG. 1 is a cross-sectional view of a solar cell according to an embodiment of the present invention, and FIG. 2 is a plan view of a solar cell according to an embodiment of the present invention. 1 is a cross-sectional view cut along the line I-I in Fig.

도 1 및 도 2를 참조하면, 본 실시예에 따른 태양 전지(100)는, 반도체 기판(10)과, 반도체 기판(10)의 일면(일례로 후면, 이하 "후면"이라 함) 위에 형성되는 절연층(20)과, 반도체 기판(10)의 후면 위에 형성되며 반도체 기판(10)과 다른 도전형을 가지는 불순물층(32)과, 불순물층(32)에 전기적으로 연결되는 제1 전극(42)과, 제1 전극(42)과 절연되면서 반도체 기판(10) 및 절연층(20)과 함께 금속-절연체-반도체(metal insulator semiconductor, MIS) 접합 구조를 형성하는 제2 전극(44)을 포함한다. 그리고 반도체 기판의 다른 일면(일례로 전면, 이하 "전면"이라 함)에는 반사 방지막(50) 및 전면 전계층(60)이 더 형성될 수 있다. 이를 좀더 상세하게 설명한다. 1 and 2, a solar cell 100 according to the present embodiment includes a semiconductor substrate 10 and a plurality of semiconductor elements 10 formed on one surface (e.g., rear surface, hereinafter referred to as & An impurity layer 32 formed on the rear surface of the semiconductor substrate 10 and having a conductivity type different from that of the semiconductor substrate 10; a first electrode 42 electrically connected to the impurity layer 32; And a second electrode 44 which is insulated from the first electrode 42 and forms a metal-insulator-semiconductor (MIS) junction structure together with the semiconductor substrate 10 and the insulating layer 20 do. Further, the antireflection film 50 and the front entire layer 60 may be further formed on the other surface (for example, the front surface) of the semiconductor substrate. This will be explained in more detail.

반도체 기판(10)은, 일례로, 제1 도전형 불순물을 포함하는 실리콘을 포함할 수 있다. 실리콘으로는 단결정 실리콘이 사용될 수 있으며, 제1 도전형 불순물은 일례로 n형 또는 p형일 수 있다. 즉, 본 제1 도전형 불순물로 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 n형 불순물을 사용할 수 있다. 또는, 제1 도전형 불순물로 3족 원소인 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 p형 불순물을 사용할 수 있다. The semiconductor substrate 10 may include, for example, silicon containing a first conductivity type impurity. As the silicon, monocrystalline silicon may be used, and the first conductivity type impurity may be n-type or p-type, for example. That is, n-type impurities such as phosphorus (P), arsenic (As), bismuth (Bi), and antimony (Sb), which are Group 5 elements, can be used as the first conductivity type impurity. Alternatively, a p-type impurity such as boron (B), aluminum (Al), gallium (Ga), or indium (In) which is a Group 3 element as a Group 3 element may be used as the first conductivity type impurity.

본 실시예에서 반도체 기판(10)은 제1 도전형 불순물이 낮은 도핑 농도로 도핑된 베이스 영역으로만 이루어질 수 있다. 즉, 종래의 태양 전지에서는 반도체 기판(10)과 다른 도전형을 가지는 도핑 영역 또는 반도체 기판(10)과 동일한 도전형을 가지되 도핑 농도가 높은 도핑 영역 등이 반도체 기판(10)에 형성되는 반면, 본 실시예에서는 반도체 기판(10)이 베이스 영역만으로 이루어지며 별도의 도핑 영역을 구비하지 않는다. In the present embodiment, the semiconductor substrate 10 can be made only of the base region doped with the first dopant at a low doping concentration. That is, in a conventional solar cell, a doped region having a conductivity type different from that of the semiconductor substrate 10 or a doped region having the same conductivity type as the semiconductor substrate 10 and having a high doping concentration is formed on the semiconductor substrate 10 In this embodiment, the semiconductor substrate 10 is composed of only the base region and does not have a separate doping region.

이와 같이 반도체 기판(10)이 베이스 영역으로만 이루어지므로 도핑 농도가 전체적으로 균일하게 된다. 일례로, 반도체 기판(10)에서 도핑 농도의 차이가 10% 이내일 수 있다. 이때, 10%는 균일한 정도를 수치적으로 규정하기 위하여 일례로 제시한 것일 뿐 본 발명이 이에 한정되는 것은 아니다. 따라서, 본 발명은 통상적으로 반도체 기판(10)에 별도의 도핑 영역을 구비하지 않는 경우를 모두 포함한다. Since the semiconductor substrate 10 is formed only in the base region, the doping concentration becomes uniform as a whole. For example, the difference in doping concentration in the semiconductor substrate 10 may be within 10%. In this case, 10% is only an example for numerically defining the degree of uniformity, and the present invention is not limited thereto. Therefore, the present invention generally includes all cases where the semiconductor substrate 10 does not have a separate doped region.

본 실시예에서는 반도체 기판(10)에 별도의 도핑 영역이 형성되지 않으므로 개방 전압을 향상할 수 있다. 이는 반도체 기판(10)에 도핑 영역을 형성하는 것에 의하여 발생할 수 있는 표면 재결합을 방지할 수 있기 때문이다. In this embodiment, since an additional doped region is not formed in the semiconductor substrate 10, the open-circuit voltage can be improved. This is because it is possible to prevent surface recombination which may be caused by forming a doped region in the semiconductor substrate 10. [

특히, 본 실시예에서와 같이 제1 및 제2 전극(44)이 모두 반도체 기판(10)의 후면에 위치하여 광전 변환에 의하여 생성된 캐리어가 반도체 기판(10)의 후면까지 이동하여야 하는 후면 전극 방식의 태양 전지(100)에서 효과가 좀더 배가될 수 있다. 일례로, 태양 전지(100)의 광 흡수에 의하여 발생되는 캐리어는 반도체 기판(10)의 전면으로부터 10㎛ 내지 30㎛ 이내에서 80% 정도가 생성되는 것으로 알려져 있다. 이 때, 캐리어의 분리 수집 확률을 높이기 위해서는 반도체 기판(10)의 전면쪽에서 생성된 캐리어가 재결합되지 않고 반도체 기판(10)의 후면까지 이동하여야 하므로, 표면 재결합에 의한 문제가 효율에 좀더 큰 영향을 미치게 된다. 즉, 본 실시예에서는 반도체 기판(10)이 별도의 도핑 영역 없이 베이스 영역만으로 이루어지게 하여 후면 전극 방식의 태양 전지(100)에서 효율을 좀더 향상할 수 있다. In particular, as in the present embodiment, the first and second electrodes 44 are all located on the rear surface of the semiconductor substrate 10, and the carriers generated by the photoelectric conversion move to the rear surface of the semiconductor substrate 10, Type solar cell 100, the effect can be doubled. For example, it is known that a carrier generated by light absorption of the solar cell 100 is formed within about 10 to 30 μm from the front surface of the semiconductor substrate 10 by about 80%. In this case, in order to increase the separation collection efficiency of the carriers, the carriers generated on the front surface of the semiconductor substrate 10 must move to the rear surface of the semiconductor substrate 10 without being recombined. Therefore, I am crazy. That is, in this embodiment, the efficiency of the solar cell 100 of the rear electrode type can be further improved by making the semiconductor substrate 10 only the base region without a separate doping region.

반도체 기판(10)의 후면에는 절연층(20)이 형성된다. 이러한 절연층(20)은 우수한 계면 특성을 가져 터널링(tunneling)이 일어날 수 있는 물질, 두께 등을 가질 수 있다. 일례로, 절연층(20)은 금속 산화물(일례로, 실리콘 산화물), 진성 비정질 실리콘, 탄화 규소 등을 포함할 수 있다. 그리고 절연층(20)의 두께는 0.5 내지 5nm(일례로, 1 내지 2nm)일 수 있다. 절연층(20)의 두께가 5nm를 초과하면 터널링이 원할하게 일어나지 않아 태양 전지(100)가 작동하지 않을 수 있고, 절연층(20)의 두께가 0.5nm 미만이면 재결합 특성 또는 계면 특성이 저하될 수 있다. 터널링 효과를 좀더 향상하면서 우수한 계면 특성을 가질 수 있는 절연층(20)의 두께가 1nm 내지 2nm일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 절연층(20)의 물질, 두께 등은 다양하게 변형될 수 있다. An insulating layer 20 is formed on the rear surface of the semiconductor substrate 10. The insulating layer 20 may have a good interfacial property and may have a material, thickness, and the like that can cause tunneling. In one example, the insulating layer 20 may include a metal oxide (e.g., silicon oxide), intrinsic amorphous silicon, silicon carbide, and the like. The thickness of the insulating layer 20 may be 0.5 to 5 nm (for example, 1 to 2 nm). If the thickness of the insulating layer 20 exceeds 5 nm, the tunneling may not occur smoothly and the solar cell 100 may not operate. If the thickness of the insulating layer 20 is less than 0.5 nm, the recombination characteristics or the interface characteristics may deteriorate . The thickness of the insulating layer 20, which can improve the tunneling effect and have excellent interface characteristics, may be 1 nm to 2 nm. However, the present invention is not limited thereto, and the material, thickness, etc. of the insulating layer 20 may be variously modified.

반도체 기판(10)의 위에는 제1 도전형과 반대되는 제2 도전형을 가지는 불순물층(32)이 형성된다. 즉, 반도체 기판(10)이 p형이면 불순물층(20)이 n형일 수 있고, 반도체 기판(10)이 n형이면 불순물층(20)이 p형일 수 있다. 이러한 불순물층(32)은 반도체 기판(10)과 다른 도전형을 가져 반도체 기판(10)과 pn 접합을 형성하게 된다. 도면에서는 터널링이 가능한 절연층(20)의 위에 불순물층(32)이 형성된 것을 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 절연층(20)의 일부를 제거하여 불순물층(32)이 반도체 기판(10)에 접하면서 형성되는 것도 가능하다. 이 외의 다양한 변형이 가능하다. On the semiconductor substrate 10, an impurity layer 32 having a second conductivity type opposite to the first conductivity type is formed. That is, the semiconductor substrate 10 may be n-type if the p-type impurity layer 20 is n-type, and the impurity layer 20 may be p-type if the semiconductor substrate 10 is n-type. The impurity layer 32 has a conductivity type different from that of the semiconductor substrate 10 and forms a pn junction with the semiconductor substrate 10. In the figure, the impurity layer 32 is formed on the tunneling-possible insulating layer 20, but the present invention is not limited thereto. Therefore, it is also possible to form the impurity layer 32 while contacting the semiconductor substrate 10 by removing a part of the insulating layer 20. Various other variations are possible.

본 실시예에서 불순물층(32)은 반도체 기판(10)과 다른 결정 구조를 가질 수 있다. 일례로, 불순물층(32)은 제2 도전형 불순물을 포함하는 다결정 반도체층일 수 있고, 다결정 반도체로는 일례로 다결정 실리콘을 사용할 수 있다. 이와 같이 불순물층(32)이 다결정 반도체를 포함하여 다양한 방법으로 쉽게 제조될 수 있다. 일례로, 불순물층(32)은 일례로 화학 기상 증착법 등에 의하여 형성될 수 있고, 제2 도전형 불순물은 불순물층(32)을 형성하는 공정에서 도핑될 수도 있다. 일례로, 화학 기상 증착법 중에 사용하는 가스에 제2 도전형 불순물을 포함하는 가스를 주입하면서 불순물층(32)을 형성할 수 있다. 또는, 불순물층(32)을 형성한 다음에 별도로 제2 도전형 불순물을 도핑하여 제2 도전형 불순물을 포함하는 불순물층(32)을 형성할 수도 있다. In this embodiment, the impurity layer 32 may have a crystal structure different from that of the semiconductor substrate 10. For example, the impurity layer 32 may be a polycrystalline semiconductor layer containing a second conductive impurity, and polycrystalline silicon may be used as the polycrystalline semiconductor. Thus, the impurity layer 32 can be easily manufactured in various ways including a polycrystalline semiconductor. For example, the impurity layer 32 may be formed by, for example, chemical vapor deposition or the like, and the second conductive impurity may be doped in the process of forming the impurity layer 32. For example, the impurity layer 32 can be formed while a gas containing a second conductivity type impurity is injected into a gas used in chemical vapor deposition. Alternatively, after the impurity layer 32 is formed, the impurity layer 32 containing the second conductivity type impurity may be formed by separately doping the second conductivity type impurity.

불순물층(32)은 일례로 200nm 내지 400nm의 두께를 가질 수 있다. 이러한 두께는 반도체 기판(10)과 적절하게 pn 접합을 형성할 수 있으면서도 재료 비용, 공정 시간 등을 증가시키지 않는 범위로 결정된 것이다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 두께로 불순물층(32)을 형성할 수 있다. The impurity layer 32 may have a thickness of 200 nm to 400 nm, for example. Such a thickness is determined within a range that can form a pn junction with the semiconductor substrate 10 properly, but does not increase material cost, process time, and the like. However, the present invention is not limited thereto, and the impurity layer 32 may be formed in various thicknesses.

불순물층(32)은 일정한 평면 형상을 가지면서 형성되어 반도체 기판(10)의 후면 측에서, 불순물층(32)이 형성된 부분과, 불순물층(32)이 형성되지 않은 부분이 존재하게 된다. 불순물층(32)의 평면 형상 등은 추후에 도 2를 참조하여 좀더 상세하게 설명한다. The impurity layer 32 is formed with a uniform planar shape so that a portion where the impurity layer 32 is formed and a portion where the impurity layer 32 is not formed exist on the rear surface side of the semiconductor substrate 10. The planar shape and the like of the impurity layer 32 will be described later in more detail with reference to FIG.

불순물층(32) 위에 불순물층(32)에 전기적으로 연결되는 제1 전극(42)이 위치한다. 그리고 절연층(20)의 위에서 적어도 불순물층(32)이 형성되지 않은 부분에 제2 전극(44)이 형성된다. 제2 전극(44)은 반도체 기판(10)의 후면에서 제1 전극(42) 및 불순물층(32)과 절연되도록 위치한다. 이를 위하여 불순물층(32)과 제2 전극(44) 사이에 절연막(22)이 더 위치할 수 있다. A first electrode 42, which is electrically connected to the impurity layer 32, is located on the impurity layer 32. A second electrode 44 is formed on a portion of the insulating layer 20 where at least the impurity layer 32 is not formed. The second electrode 44 is disposed on the rear surface of the semiconductor substrate 10 so as to be insulated from the first electrode 42 and the impurity layer 32. For this, an insulating film 22 may be further disposed between the impurity layer 32 and the second electrode 44.

도면에서는 불순물층(32)과 제2 전극(44) 사이에만 절연막(22)이 위치한 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 따라서 절연막(22)이 제2 전극(44)과 제1 전극(42) 및 불순물층(32)을 절연할 수 있는 다양한 배치, 구조, 형상 등을 가질 수 있다. 절연막(22)은 절연을 할 수 있는 다양한 물질(일례로, 산화물, 질화물 등)을 사용할 수 있다. 그리고 절연막(22)은 절연층(20)과 달리 터널링 특성이 요구되지 않으며 절연 특성을 가지면 족하다. 따라서, 절연층(20)은 절연막(22)보다 큰 두께를 가지면서 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. Although the insulating film 22 is located only between the impurity layer 32 and the second electrode 44, the present invention is not limited thereto. Therefore, the insulating film 22 may have various arrangements, structures, shapes, and the like that can insulate the second electrode 44 from the first electrode 42 and the impurity layer 32. The insulating film 22 may be made of various materials (e.g., oxides, nitrides, etc.) capable of insulating. Unlike the insulating layer 20, the insulating film 22 does not require a tunneling characteristic and may have insulating properties. Therefore, the insulating layer 20 can be formed with a thickness larger than that of the insulating film 22. However, the present invention is not limited thereto.

이와 같이 본 실시예에서는 제1 및 제2 전극(44)이 반도체 기판(10)의 같은 면인 후면에 위치하여 반도체 기판(10)의 전면으로 입사하는 광의 쉐이딩 손실을 최소화할 수 있다. 이에 따라 태양 전지(100)의 효율을 극대화할 수 있다.Thus, in this embodiment, the first and second electrodes 44 are positioned on the rear surface of the semiconductor substrate 10, which minimizes the shading loss of light incident on the front surface of the semiconductor substrate 10. Thus, the efficiency of the solar cell 100 can be maximized.

이때, 제2 전극(44)은 반도체 기판(10), 절연층(20)과 함께 MIS 접합 구조를 형성한다. 즉, 제2 전극(44)은 반도체 기판(10)에 접하여 형성되는 절연층(20) 위에서 절연층(20)과 접합하여 형성되어 MIS 접합 구조를 형성한다. 이에 의하여 제2 전극(44)에 대응하는 반도체 기판(10)의 전계 영역(34)이 반도체 기판(10)보다 높은 농도로 도핑을 한 것 같은 효과를 가질 수 있다. 이에 따라 전계 영역(34)은 반도체 기판(10)과 동일한 도전형을 가지되 높은 도핑 농도를 가지는 후면 전계 영역과 같은 기능을 수행할 수 있다. At this time, the second electrode 44 forms an MIS junction structure together with the semiconductor substrate 10 and the insulating layer 20. That is, the second electrode 44 is formed by bonding to the insulating layer 20 on the insulating layer 20 formed in contact with the semiconductor substrate 10 to form an MIS junction structure. Thus, the electric field region 34 of the semiconductor substrate 10 corresponding to the second electrode 44 can have the effect of doping the semiconductor substrate 10 at a concentration higher than that of the semiconductor substrate 10. Accordingly, the electric field region 34 has the same conductivity type as that of the semiconductor substrate 10 and can perform the same function as a back electric field region having a high doping concentration.

반도체 기판(10)의 도전형, 절연층(20)의 밴드갭, 절연층(20)의 두께를 고려하여 전계 영역(34)을 형성할 수 있는 일 함수(work function)을 가지는 금속으로 제2 전극(44)의 접합 전극층을 형성할 수 있다. 여기서 접합 전극층이라 함은 절연층(20)에 접하여 형성되며 동일한 물질로 구성된 부분을 말한다. 본 실시예에서는 제2 전극(44)이 접합 전극층으로만 이루어진 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 따라서 도 3에 도시한 바와 같이 제2 전극(44)이 접합 전극층 이외의 다른 층을 더 구비할 수 있는데, 이에 대해서는 후술한다. A metal having a work function capable of forming the electric field region 34 in consideration of the conductivity type of the semiconductor substrate 10, the band gap of the insulating layer 20, and the thickness of the insulating layer 20, A bonding electrode layer of the electrode 44 can be formed. Here, the bonding electrode layer refers to a portion formed in contact with the insulating layer 20 and composed of the same material. In the present embodiment, the second electrode 44 is formed as a junction electrode layer only, but the present invention is not limited thereto. Accordingly, as shown in FIG. 3, the second electrode 44 may further include another layer other than the bonding electrode layer, which will be described later.

일례로, 전계 영역(34)이 p형의 도전형을 가지도록 하기 위하여 일함수가 낮은 금속인 알루미늄(Al), 크롬(Cr), 티타늄(Ti), 은(Ag), 텅스텐(W), 이들의 합금 등을 이용하여 제2 전극(44)의 접합 전극층을 포함할 수 있다. 전계 영역(34)이 n형의 도전형을 가지도록 하는 위하여 일함수가 높은 금속인 금(Au), 백금(Pt), 니켈(Ni), 코발트(Co), 백금(Pt), 이들의 합금 등을 이용하여 제2 전극(44)의 접합 전극층을 형성할 수 있다.For example, aluminum (Al), chromium (Cr), titanium (Ti), silver (Ag), tungsten (W) And a bonding electrode layer of the second electrode 44 may be formed by using these alloys or the like. (Au), platinum (Pt), nickel (Ni), cobalt (Co), platinum (Pt), and alloys thereof, which are metals having high work function, The bonding electrode layer of the second electrode 44 can be formed.

제1 전극(42)은 다양한 금속 물질(일례로, 니켈(Ni), 구리(Cu), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 등)을 포함할 수 있다. 이때, 제1 전극(42)을 제2 전극(44)과 동일한 물질로 형성하여, 제1 및 제2 전극(44)을 동일한 공정에서 함께 형성하도록 할 수 있다. 이에 의하여 생산성을 향상할 수 있다. 또는, 제1 전극(42)을 제2 전극(44)보다 유리한 특성을 가지는 물질(일례로, 비용이 저렴한 구리) 등으로 형성하여 제1 및 제2 전극(44)에 필요한 다양한 특성을 모두 만족하도록 할 수도 있다. The first electrode 42 may be formed of various metal materials such as Ni, Cu, Al, Sn, Zn, In, Ti, (Au), etc.). At this time, the first electrode 42 may be formed of the same material as the second electrode 44, and the first and second electrodes 44 may be formed together in the same process. Thus, the productivity can be improved. Alternatively, the first electrode 42 may be formed of a material having favorable characteristics (for example, inexpensive copper) than the second electrode 44 to satisfy all the various characteristics required for the first and second electrodes 44 .

일례로, 본 실시예에서 반도체 기판(10)이 n형의 도전형을 가지고, 불순물층(32)이 p형의 도전형을 가질 수 있다. 이에 의하면 이동 속도가 작은 정공을 위한 불순물층(32)을 넓게 형성될 수 있어 태양 전지(100)의 효율 향상에 적합할 수 있다. 이와 같이 불순물층(32)이 p형의 도전형을 가질 경우의 불순물층(32), 제1 및 제2 전극(42, 44)의 평면 형상을 도 2를 참조하여 좀더 상세하게 설명한다. For example, in this embodiment, the semiconductor substrate 10 may have an n-type conductivity type and the impurity layer 32 may have a p-type conductivity type. Accordingly, the impurity layer 32 for holes having a small moving speed can be formed to be wide, which is suitable for improving the efficiency of the solar cell 100. The planar shape of the impurity layer 32 and the first and second electrodes 42 and 44 in the case where the impurity layer 32 has a p-type conductivity will be described in more detail with reference to FIG.

본 실시예에서는 p형의 도전형의 불순물층(32)이 형성된 영역이 불순물층(32)이 형성되지 않은 영역의 면적보다 크게 형성된다. 이는 앞서 설명한 바와 같이 정공의 이동 속도가 전자보다 작은 것을 고려한 것이다. 좀더 효과적으로 정공을 수집하기 위하여 반도체 기판(10)의 전체 면적에 대한 불순물층(32)의 면적 비율이 0.90 내지 0.99가 되도록 할 수 있다. In this embodiment, the region where the p-type conductive impurity layer 32 is formed is formed larger than the area of the region where the impurity layer 32 is not formed. This means that the moving velocity of the hole is smaller than the electron as described above. The area ratio of the impurity layer 32 to the entire area of the semiconductor substrate 10 may be set to 0.90 to 0.99 in order to more effectively collect holes.

일례로, 본 실시예에서 불순물층(32)은 복수의 개구부(32a)를 제외한 부분에서 전체적으로 형성될 수 있다. 그러면 복수의 개구부(32a)를 제외한 전 영역에 불순물층(32)을 형성하여 불순물층(32)의 면적을 충분하게 확보할 수 있다. For example, in this embodiment, the impurity layer 32 may be formed entirely in a portion excluding the plurality of openings 32a. Then, the impurity layer 32 may be formed in the entire region excluding the plurality of openings 32a, so that the area of the impurity layer 32 can be sufficiently secured.

불순물층(32)에 전기적으로 연결되는 제1 전극(42)은, 개구부(32a)가 형성되지 않은 부분에서 일 방향(도면의 가로 방향)을 따라 길게 이어지는 제1 전극부(42a)와, 제1 전극부(42a)를 일측에서 연결하는 제2 전극부(42b)를 포함할 수 있다. 그리고 제2 전극(44)은, 복수의 개구부(32a)를 채우는 복수의 연결 부분(440)을 포함하면서 일 방향(도면의 가로 방향)을 따라 길게 이어지는 제1 전극부(44a)와, 제1 전극부(44a)를 다른 측에서 연결하는 제2 전극부(44)를 포함할 수 있다. 즉, 제2 전극(44)의 하부에도 불순물층(32)이 형성된 부분이 위치하며, 불순물층(32)과 제2 전극(44)은 이들 사이에 위치한 절연막(22)에 의하여 서로 절연될 수 있다. The first electrode 42 electrically connected to the impurity layer 32 includes a first electrode portion 42a extending in one direction (the lateral direction in the drawing) at a portion where the opening portion 32a is not formed, And a second electrode part 42b connecting the one electrode part 42a from one side. The second electrode 44 includes a first electrode portion 44a extending in one direction (a lateral direction in the drawing) and including a plurality of connecting portions 440 filling the plurality of openings 32a, And a second electrode portion 44 connecting the electrode portion 44a on the other side. That is, the portion where the impurity layer 32 is formed is also located in the lower portion of the second electrode 44, and the impurity layer 32 and the second electrode 44 are insulated from each other by the insulating film 22 located therebetween have.

이에 따라, 불순물층(32)은 제1 전극(42)의 연장 방향에서 이어지면서 형성된다. 제2 전극(44)은 불순물층(32) 및 불순물층(32)이 형성되지 않은 영역 상에 모두 형성되면서 불순물층(32)이 형성된 부분에서는 절연막(22)에 의하여 불순물층(32)과 절연되면서 불순물층(32)이 형성되지 않은 부분에서는 개구부(32a)를 통하여 반도체 기판(10) 및 절연층(20)에 점 컨택(point contact)되는 형태를 가지게 된다. 이러한 구조에 의하여 pn 접합을 형성하며 정공을 위한 불순물층(32)을 최대한 넓은 면적으로 형성할 수 있도록 할 수 있다. Thus, the impurity layer 32 is formed so as to extend in the direction in which the first electrode 42 extends. The second electrode 44 is formed on the region where the impurity layer 32 and the impurity layer 32 are not formed while the portion of the second electrode 44 where the impurity layer 32 is formed is insulated from the impurity layer 32 by the insulating film 22. [ Contact with the semiconductor substrate 10 and the insulating layer 20 through the openings 32a at portions where the impurity layer 32 is not formed. With this structure, the pn junction can be formed and the impurity layer 32 for holes can be formed as wide as possible.

이때, 제1 전극(42)의 제1 전극부(42a)와 제2 전극(44)의 제1 전극부(44a)는 상기 일 방향과 교차하는 다른 방향(도면의 상하 방향)에서 서로 교번하여 위치하게 된다. 이는 광전 변환에 의하여 생성된 전자 또는 정공을 좀더 효과적으로 수집할 수 있도록 한다.  At this time, the first electrode portion 42a of the first electrode 42 and the first electrode portion 44a of the second electrode 44 alternate with each other in the other direction (vertical direction in the figure) intersecting the one direction . This makes it possible to more efficiently collect the electrons or holes generated by the photoelectric conversion.

그러나 본 발명이 이에 한정되는 것은 아니며 앞서 설명한 바와 같이 반도체 기판(10)이 p형의 도전형을 가지고, 불순물층(32)이 n형의 도전형을 가질 수 있다. 또한, 제1 전극(42), 제2 전극(44) 및 절연막(22)의 평면 형상은 다양하게 변형될 수 있다. However, the present invention is not limited thereto. As described above, the semiconductor substrate 10 may have a p-type conductivity type and the impurity layer 32 may have an n-type conductivity type. The planar shape of the first electrode 42, the second electrode 44, and the insulating film 22 may be variously modified.

한편, 다시 도 1을 참조하면, 반도체 기판(10)의 전면 및/또는 후면은 텍스쳐링(texturing)되어 피라미드 등의 형태의 요철을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(10)의 전면 등에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(10)의 전면 등을 통하여 입사되는 광의 반사율을 낮출 수 있다. 따라서 pn 접합까지 도달하는 광량을 증가시킬 수 있어, 광 손실을 최소화할 수 있다. 본 실시예에서는 반도체 기판(10)의 전면에만 요철이 형성된 것을 예시로 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. Referring back to FIG. 1, the front surface and / or rear surface of the semiconductor substrate 10 may be textured to have irregularities such as pyramids. When the surface roughness of the semiconductor substrate 10 is increased by forming concaves and convexes on the front surface of the semiconductor substrate 10 by such texturing, the reflectance of light incident through the front surface of the semiconductor substrate 10 can be reduced. Therefore, the amount of light reaching the pn junction can be increased, so that the optical loss can be minimized. In the present embodiment, concavities and convexities are formed only on the front surface of the semiconductor substrate 10, but the present invention is not limited thereto.

그리고 반도체 기판(10) 위에는 반사 방지막(50)(또는 패시베이션 막)이 형성될 수 있다. 반사 방지막(50)은 반도체 기판(10)의 전면에 전체적으로 형성될 수 있다. 반사 방지막(50)은 반도체 기판(10)의 전면으로 입사되는 광의 반사율을 감소시키고, 전면 전계층(60)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다. 또한, 반사 방지막(50)은 반도체 기판(10)의 측면까지 연장되어 형성되어 반도체 기판(10)의 측면의 패시베이션 특성을 향상하고 반도체 기판(10)에서의 불필요한 단락을 방지할 수 있다. An antireflection film 50 (or a passivation film) may be formed on the semiconductor substrate 10. The antireflection film 50 may be formed entirely on the front surface of the semiconductor substrate 10. The antireflection film 50 reduces the reflectance of light incident on the front surface of the semiconductor substrate 10 and immobilizes defects present in the surface or bulk of the front surface front layer 60. The antireflection film 50 may extend to the side surface of the semiconductor substrate 10 to improve the passivation property of the side surface of the semiconductor substrate 10 and prevent an unnecessary short circuit in the semiconductor substrate 10.

반도체 기판(10)의 전면을 통해 입사되는 광의 반사율을 낮추는 것에 의하여 베이스 영역(10)과 불순물 영역(20)의 계면에 형성된 pn 접합까지 도달되는 광량을 증가할 수 있다. 이에 따라 태양 전지(100)의 단락 전류(Isc)를 증가시킬 수 있다. 그리고 결함을 부동화하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압(Voc)을 증가시킬 수 있다. 이와 같이 반사 방지막(50)에 의해 태양 전지(100)의 개방 전압과 단락 전류를 증가시켜 태양 전지(100)의 변환 효율을 향상할 수 있다.The amount of light reaching the pn junction formed at the interface between the base region 10 and the impurity region 20 can be increased by lowering the reflectance of the light incident through the entire surface of the semiconductor substrate 10. [ Accordingly, the short circuit current Isc of the solar cell 100 can be increased. The defect can be passivated and the recombination site of the minority carriers can be removed to increase the open-circuit voltage (Voc) of the solar cell 100. As described above, the conversion efficiency of the solar cell 100 can be improved by increasing the open-circuit voltage and the short-circuit current of the solar cell 100 with the anti-reflection film 50.

이러한 방사 방지막(50)은 다양한 물질로 형성될 수 있다. 일례로, 반사 방지막(50)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 반사 방지막(50)이 다양한 물질을 포함할 수 있음은 물론이다.The anti-radiation film 50 may be formed of various materials. For example, the antireflection film 50 may be formed of any one single film selected from the group consisting of a silicon nitride film, a silicon nitride film including hydrogen, a silicon oxide film, a silicon oxynitride film, MgF 2 , ZnS, TiO 2 and CeO 2 , And may have a combined multilayer structure. However, the present invention is not limited thereto, and it goes without saying that the anti-reflection film 50 may include various materials.

그리고 반사 방지막(50) 위에 전면 전계층(60)이 형성될 수 있다. 이러한 전면 전계층(60)은 반도체 기판(10)보다 높은 농도로 불순물이 도핑된 영역으로, 후면 전계층(back surface field, BSF)와 유사하게 작용한다. 즉, 입사되는 태양 광에 의해 분리된 전자와 정공이 반도체 기판(10)의 전면에서 재결합되어 소멸되는 것을 방지한다. The entire front layer 60 may be formed on the antireflection layer 50. The front whole layer 60 is a region doped with impurities at a concentration higher than that of the semiconductor substrate 10 and functions similarly to a back surface field (BSF). That is, electrons and holes separated by incident sunlight are prevented from recombining at the front surface of the semiconductor substrate 10 and disappearing.

본 실시예에서는 전면 전계층(60)이 반사 방지막(50) 위에 형성되어 반도체 기판(10)에 별도의 도핑 영역이 형성되지 않도록 한다. 이때, 전면 전계층(60)은 제1 도전형 불순물을 포함하는 다결정 반도체층일 수 있고, 다결정 반도체로는 일례로 다결정 실리콘을 사용할 수 있다. 이와 같이 전면 전계층(60)이 다결정 반도체를 포함하여 다양한 방법으로 쉽게 제조될 수 있다. 일례로, 전면 전계층(60)은 화학 기상 증착법 등에 의하여 형성될 수 있고, 제1 도전형 불순물은 전면 전계층(60)을 형성하는 공정에서 도핑될 수도 있다. 일례로, 화학 기상 증착법 중에 사용하는 가스에 제1 도전형 불순물을 포함하는 가스를 주입하면서 전면 전계층(60)을 형성할 수 있다. 또는, 전면 전계층(60)을 형성한 다음에 별도로 제1 도전형 불순물을 도핑하여 제1 도전형 불순물을 포함하는 전면 전계층(60)을 형성할 수도 있다.In this embodiment, the entire front layer 60 is formed on the antireflection film 50 so that a separate doping region is not formed in the semiconductor substrate 10. At this time, the entire front layer 60 may be a polycrystalline semiconductor layer including a first conductive impurity, and polycrystalline silicon may be used as the polycrystalline semiconductor. Thus, the entire front layer 60 can be easily manufactured by various methods including a polycrystalline semiconductor. For example, the front whole layer 60 may be formed by chemical vapor deposition or the like, and the first conductive type impurity may be doped in the process of forming the front whole layer 60. For example, the entire front layer 60 can be formed by injecting a gas containing the first conductive impurity into the gas used in the chemical vapor deposition method. Alternatively, the entire front layer 60 including the first conductive impurities may be formed by forming the entire front layer 60 and then separately doping the first conductive type impurity.

이와 같이 본 실시예에서는 반도체 기판(10)과 pn 접합을 형성하는 불순물층(32)을 반도체 기판(10)과 별도의 층으로 형성하며, 반도체 기판(10), 절연층(20) 및 제2 전극(44)에 의하여 MIS 접합 구조를 형성하여 전계 영역(34)이 후면 전계층으로 기능하게 한다. 이에 의하여 반도체 기판(10)에 별도의 도핑 영역이 위치하지 않으며 베이스 영역으로 이루어질 수 있다. Thus, in this embodiment, the impurity layer 32 forming the pn junction with the semiconductor substrate 10 is formed as a separate layer from the semiconductor substrate 10, and the semiconductor substrate 10, the insulating layer 20, And the MIS junction structure is formed by the electrode 44 so that the electric field area 34 functions as a rear whole layer. As a result, a separate doping region is not formed in the semiconductor substrate 10 and the base region can be formed.

이에 따라 반도체 기판(10)에서 발생할 수 있는 표면 재결합을 방지할 수 있어, 태양 전지(100)의 효율을 향상할 수 있다. 또한, 별도의 도핑 영역을 구비하지 않아도 되며 전계 영역(34)을 제2 전극(44)에 의한 MIS 접합 구조에 의하여 형성하므로 공정을 단순화하고 비용을 절감할 수 있다. 이에 의하여 태양 전지(100)의 효율 및 생산성을 향상할 수 있다.
Accordingly, the surface recombination that may occur in the semiconductor substrate 10 can be prevented, and the efficiency of the solar cell 100 can be improved. In addition, it is not necessary to provide a separate doping region and the electric field region 34 is formed by the MIS junction structure using the second electrode 44, so that the process can be simplified and the cost can be reduced. Thus, efficiency and productivity of the solar cell 100 can be improved.

이하, 도 3을 참조하면 본 발명의 다른 실시예에 따른 태양 전지를 설명한다. 이하에서 상술한 실시예와 동일 또는 유사한 부분에 대해서는 상세한 설명을 생략하고 서로 다른 부분을 상세하게 설명한다. Hereinafter, a solar cell according to another embodiment of the present invention will be described with reference to FIG. Hereinafter, detailed description of the same or similar parts to those of the above-described embodiment will be omitted and different parts will be described in detail.

도 3은 본 발명의 실시예에 따른 태양 전지의 단면도이다. 3 is a cross-sectional view of a solar cell according to an embodiment of the present invention.

도 3을 참조하면, 본 실시예에서는 제2 전극(44)이 서로 다른 물질로 구성되는 접합 전극층(442) 및 도전층(444)를 포함한다. 접합 전극층(442)은 반도체 기판(10) 및 절연층(20)과 MIS 접합 구조를 형성하기 위한 금속을 포함한다. 그리고 도전층(444)은 제조 공정이 단순하거나 전기적 특성이 우수한 금속을 포함할 수 있다. Referring to FIG. 3, in this embodiment, the second electrode 44 includes a bonding electrode layer 442 and a conductive layer 444, which are made of different materials. The junction electrode layer 442 includes a metal for forming the MIS junction structure with the semiconductor substrate 10 and the insulating layer 20. [ The conductive layer 444 may include a metal that is simple in manufacturing process or has excellent electrical characteristics.

일례로, 접합 전극층(442)은 제2 전극(44)의 연결 부분(440)(즉, 개구부(32a) 내에서 위치하는 부분) 중에서 절연층(20)과 접하는 부분에 위치한다. 그리고 그 위에 위치한 도전층(444)이 연결 부분(440)에 형성되면서 평면 상으로 길게 이어지게 형성된다. 접합 전극층(442)은 도전층(444)보다 얇게 형성될 수 있다. 즉, MIS 접합 구조를 형성하는 접합 전극층(442)은 전계 영역(34)을 형성하기에 적합한 두께로만 얇게 형성하여 재료 비용 등을 저하시킬 수 있다. 그리고 구리 같이 저렴한 물질을 이용하여 두꺼운 두께로 도전층(444)을 형성하여 재료비 부담을 줄이면서도 우수한 전기적 특성을 가질 수 있도록 한다. The bonding electrode layer 442 is located at a portion of the connecting portion 440 of the second electrode 44 (that is, a portion located in the opening portion 32a) in contact with the insulating layer 20. And a conductive layer 444 formed on the conductive layer 444 is formed on the connection part 440 so as to extend in a plane. The bonding electrode layer 442 may be formed to be thinner than the conductive layer 444. That is, the junction electrode layer 442 forming the MIS junction structure may be formed thin only to a thickness suitable for forming the electric field region 34, which may lower the material cost and the like. In addition, the conductive layer 444 is formed with a thick thickness by using a material such as copper, so that it can have excellent electrical characteristics while reducing the burden of material cost.

일례로, 접합 전극층(442)의 두께가 1㎛ 내지 5㎛일 수 있다. 접합 전극층(442)의 두께가 1㎛ 미만이면 MIS 접합 구조가 충분하게 만들어지지 않을 수 있다. 접합 전극층(442)의 두께가 5㎛를 초과하면, 접합 전극층(442)이 두꺼워져 귀금속 등의 경우에는 원가가 상승할 수 있다. 그리고 도전층(444)의 두께는 20㎛ 내지 100㎛일 수 있다. 도전층(444)의 두께가 20㎛ 미만이면 전기적 특성이 저하될 수 있다. 도전층(444)의 두께가 100㎛를 초과하면, 원가가 상승하고 두꺼운 두께에 의하여 반도체 기판(10) 등에 부담을 줄 수 있다. For example, the thickness of the bonding electrode layer 442 may be 1 탆 to 5 탆. If the thickness of the bonding electrode layer 442 is less than 1 mu m, the MIS bonding structure may not be made sufficiently. If the thickness of the bonding electrode layer 442 exceeds 5 mu m, the bonding electrode layer 442 becomes thick, and in the case of a noble metal or the like, the cost can rise. And the thickness of the conductive layer 444 may be 20 占 퐉 to 100 占 퐉. If the thickness of the conductive layer 444 is less than 20 占 퐉, the electrical characteristics may be deteriorated. If the thickness of the conductive layer 444 exceeds 100 mu m, the cost may increase and the semiconductor substrate 10 may be burdened by the thick layer.

도면에서는 제1 전극(42)이 하나의 전극층으로 이루어진 것을 도시하였으나 본 발명이 이에 한정되는 것은 아니다. 제1 전극(42)도 제2 전극(44)처럼 두 개 이상의 층을 포함할 수 있으며, 특히, 제2 전극(44)과 동일한 적층 구조를 가질 수 있다. 이와 같이 본 실시예에서는 제2 전극(42)의 구조를 개선하여 생산성을 좀더 향상할 수 있다. Although the first electrode 42 is shown as one electrode layer in the drawing, the present invention is not limited thereto. The first electrode 42 may include two or more layers, such as the second electrode 44, and may have the same layer structure as the second electrode 44. As described above, in the present embodiment, the structure of the second electrode 42 can be improved and the productivity can be further improved.

상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다. Features, structures, effects and the like according to the above-described embodiments are included in at least one embodiment of the present invention, and the present invention is not limited to only one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified in other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

100: 태양 전지
10: 반도체 기판
20: 절연층
32: 불순물층
34: 전계 영역
42: 제1 전극
44: 제2 전극100: Solar cell
10: semiconductor substrate
20: Insulation layer
32: impurity layer
34: electric field area
42: first electrode
44: Second electrode

Claims (20)

반도체 기판;
상기 반도체 기판의 상기 일면 위에 형성되는 절연층;
상기 반도체 기판의 상기 일면 위에 형성되며 상기 반도체 기판과 다른 도전형을 가지는 불순물층;
상기 불순물층에 전기적으로 연결되는 제1 전극; 및
상기 제1 전극과 절연되면서 상기 절연층 위에 형성되어 상기 반도체 기판 및 상기 절연층과 함께 금속-절연체-반도체(metal insulator semiconductor, MIS) 접합 구조를 형성하는 제2 전극
을 포함하는 태양 전지. A semiconductor substrate;
An insulating layer formed on the one surface of the semiconductor substrate;
An impurity layer formed on the one surface of the semiconductor substrate and having a conductivity type different from that of the semiconductor substrate;
A first electrode electrically connected to the impurity layer; And
A second electrode formed on the insulating layer while being insulated from the first electrode and forming a metal-insulator-semiconductor (MIS) junction structure together with the semiconductor substrate and the insulating layer;
≪ / RTI > 제1항에 있어서,
상기 MIS 접합 구조에 의하여 형성된 상기 반도체 기판의 전계 영역이 후면 전계 영역으로 기능하는 태양 전지. The method according to claim 1,
Wherein an electric field region of the semiconductor substrate formed by the MIS junction structure functions as a rear electric field region. 제1항에 있어서,
상기 반도체 기판이 p형의 도전형을 가지고,
상기 제2 전극이 상기 절연층에 접촉하며 알루미늄(Al), 크롬(Cr), 티타늄(Ti), 은(Ag), 텅스텐(W) 및 이들의 합금 중 적어도 하나를 포함하는 접합 전극층을 포함하는 태양 전지. The method according to claim 1,
Wherein the semiconductor substrate has a p-type conductivity type,
Wherein the second electrode is in contact with the insulating layer and comprises at least one of aluminum (Al), chromium (Cr), titanium (Ti), silver (Ag), tungsten (W) Solar cells. 제1항에 있어서,
상기 반도체 기판이 n형의 도전형을 가지고,
상기 제2 전극이 상기 절연층에 접촉하며 금(Au), 백금(Pt), 니켈(Ni), 코발트(Co), 백금(Pt) 및 이들의 합금 중 적어도 하나를 포함하는 접합 전극층을 포함하는 태양 전지. The method according to claim 1,
Wherein the semiconductor substrate has an n-type conductivity type,
Wherein the second electrode is in contact with the insulating layer and comprises at least one of gold (Au), platinum (Pt), nickel (Ni), cobalt (Co), platinum (Pt) Solar cells. 제1항에 있어서,
상기 제2 전극은,
상기 절연층에 접촉하며 상기 금속-절연체-반도체 접합 구조를 형성하는 접합 전극층; 및
상기 접합 전극층 위에 형성되며 상기 접합 전극층과 다른 물질을 포함하는 도전층
을 포함하는 태양 전지. The method according to claim 1,
Wherein the second electrode comprises:
A junction electrode layer contacting the insulation layer and forming the metal-insulator-semiconductor junction structure; And
And a conductive layer formed on the bonding electrode layer and containing a material different from the bonding electrode layer
≪ / RTI > 제1항에 있어서,
상기 반도체 기판이 단결정 반도체를 포함하고,
상기 불순물층이 다결정 반도체를 포함하는 태양 전지. The method according to claim 1,
Wherein the semiconductor substrate comprises a single crystal semiconductor,
Wherein the impurity layer comprises a polycrystalline semiconductor. 제1항에 있어서,
상기 절연층이 금속 산화물, 진성 비정질 실리콘, 탄화 규소 중 적어도 하나를 포함하는 태양 전지. The method according to claim 1,
Wherein the insulating layer comprises at least one of metal oxide, intrinsic amorphous silicon, and silicon carbide. 제1항에 있어서,
상기 절연층의 두께가 0.5 내지 5nm인 태양 전지. The method according to claim 1,
Wherein the insulating layer has a thickness of 0.5 to 5 nm. 제1항에 있어서,
상기 불순물층과 상기 제2 전극 사이를 절연하는 절연막을 포함하는 태양 전지. The method according to claim 1,
And an insulating film which insulates between the impurity layer and the second electrode. 제1항에 있어서,
상기 불순물층이 200nm 내지 400nm의 두께를 가지는 태양 전지. The method according to claim 1,
Wherein the impurity layer has a thickness of 200 nm to 400 nm. 제1항에 있어서,
상기 반도체 기판이 n형의 도전형을 가지고,
상기 불순물층이 p형의 도전형을 가지는 태양 전지. The method according to claim 1,
Wherein the semiconductor substrate has an n-type conductivity type,
Wherein the impurity layer has a p-type conductivity type. 제11항에 있어서,
상기 불순물층이 형성된 영역의 면적이 상기 불순물층이 형성되지 않은 영역의 면적보다 큰 태양 전지.12. The method of claim 11,
Wherein the area of the region where the impurity layer is formed is larger than the area of the region where the impurity layer is not formed. 제12항에 있어서,
상기 반도체 기판 면적에 대하여 상기 불순물층의 면적 비율이 0.90 내지 0.99인 태양 전지. 13. The method of claim 12,
Wherein an area ratio of the impurity layer to the semiconductor substrate area is 0.90 to 0.99. 제11항에 있어서,
상기 불순물층은 상기 제1 전극의 연장 방향에서 이어지면서 형성되고,
상기 제2 전극은 상기 반도체 기판 및 상기 절연층과 점 컨택(point contact)되는 태양 전지. 12. The method of claim 11,
The impurity layer is formed so as to extend in the extending direction of the first electrode,
And the second electrode is point-contact with the semiconductor substrate and the insulating layer. 제11항에 있어서,
상기 불순물층이 복수의 개구부를 제외한 부분에 전체적으로 형성되고,
상기 제2 전극이 상기 복수의 개구부를 채우는 복수의 연결 부분을 포함하면서 일 방향으로 길게 이어지는 제1 전극부를 포함하며,
상기 불순물층과 상기 제2 전극의 사이에 절연막이 더 형성되는 태양 전지. 12. The method of claim 11,
Wherein the impurity layer is formed as a whole on a portion excluding a plurality of openings,
The first electrode portion including a plurality of connection portions for filling the plurality of openings and extending in one direction,
And an insulating film is further formed between the impurity layer and the second electrode. 제15항에 있어서,
상기 제1 전극은 상기 복수의 개구부가 형성되지 않은 부분에서 상기 일 방향으로 길게 이어지는 제1 전극부를 포함하는 태양 전지. 16. The method of claim 15,
Wherein the first electrode includes a first electrode portion extending in the one direction at a portion where the plurality of openings are not formed. 제16항에 있어서,
상기 일 방향과 교차하는 다른 방향에서 상기 제1 전극의 상기 제1 전극부와 상기 제2 전극의 상기 제1 전극부가 교번하여 위치하는 태양 전지. 17. The method of claim 16,
Wherein the first electrode portion of the first electrode and the first electrode portion of the second electrode are alternately positioned in another direction crossing the one direction. 제1항에 있어서,
상기 반도체 기판의 다른 일면에 전체적으로 형성되는 반사 방지막을 더 포함하는 태양 전지. The method according to claim 1,
And an anti-reflection film formed on the other surface of the semiconductor substrate as a whole. 제18항에 있어서,
상기 반사 방지막 위에 상기 반도체 기판과 동일한 도전형의 다결정 반도체를 포함하는 전면 전계층을 더 포함하는 태양 전지. 19. The method of claim 18,
Further comprising a front whole layer on the antireflection film, the front whole layer including a polycrystalline semiconductor of the same conductivity type as the semiconductor substrate. 제1항에 있어서,
상기 반도체 기판 내의 도핑 농도 차이가 10% 이내인 태양 전지.
The method according to claim 1,
Wherein the doping concentration difference in the semiconductor substrate is within 10%.
KR1020130008590A 2013-01-25 2013-01-25 Solar cell KR101961370B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130008590A KR101961370B1 (en) 2013-01-25 2013-01-25 Solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130008590A KR101961370B1 (en) 2013-01-25 2013-01-25 Solar cell

Publications (2)

Publication Number Publication Date
KR20140096215A true KR20140096215A (en) 2014-08-05
KR101961370B1 KR101961370B1 (en) 2019-03-22

Family

ID=51744216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130008590A KR101961370B1 (en) 2013-01-25 2013-01-25 Solar cell

Country Status (1)

Country Link
KR (1) KR101961370B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160064486A (en) * 2014-11-28 2016-06-08 엘지전자 주식회사 Solar cell

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069538A (en) * 2010-05-11 2012-04-05 Tokyo Univ Of Agriculture & Technology Semiconductor solar cell and manufacturing method therefor
KR20120078904A (en) * 2011-01-03 2012-07-11 엘지전자 주식회사 Back contact solar cell and manufacturing methode thereof
KR101186529B1 (en) * 2011-10-26 2012-10-08 엘지전자 주식회사 Solar cell

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069538A (en) * 2010-05-11 2012-04-05 Tokyo Univ Of Agriculture & Technology Semiconductor solar cell and manufacturing method therefor
KR20120078904A (en) * 2011-01-03 2012-07-11 엘지전자 주식회사 Back contact solar cell and manufacturing methode thereof
KR101186529B1 (en) * 2011-10-26 2012-10-08 엘지전자 주식회사 Solar cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160064486A (en) * 2014-11-28 2016-06-08 엘지전자 주식회사 Solar cell

Also Published As

Publication number Publication date
KR101961370B1 (en) 2019-03-22

Similar Documents

Publication Publication Date Title
JP6059173B2 (en) Solar cell
KR101613843B1 (en) Solar cell and method for manufacturing the same
KR101569417B1 (en) Solar cell
KR101889775B1 (en) Solar cell and method for manufacturing the smae
US20110139226A1 (en) Selective emitter solar cell
KR100850641B1 (en) Fabrication method of high-efficiency crystalline silicon solar cells
KR101918737B1 (en) Solar cell
KR101886818B1 (en) Method for manufacturing of heterojunction silicon solar cell
KR101985835B1 (en) Photovoltaic device
KR101699743B1 (en) Solar cell
KR20150045801A (en) Solar cell and method for manufacutring the same
KR20130068410A (en) Solar cell and method for manufacturing the same
KR20150029202A (en) Solar cell
US20140166091A1 (en) Photovoltaic device with double-junction
KR20150109745A (en) Solar cell and method for manufacturing the same
KR101625876B1 (en) Solar cell and method for manufacturing the same
KR101975580B1 (en) Solar cell
EP2854182A1 (en) Solar cell
KR101961370B1 (en) Solar cell
KR101863068B1 (en) Solar Cell and method of manufacturing the same
KR20150029203A (en) Solar cell
KR101867854B1 (en) Solar cell
KR101889774B1 (en) Solar cell
KR20160111622A (en) Solar cell
KR20160063010A (en) Solar cell and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant