KR20140088370A - Organic Thin Film Transistor Manufacturing Method Using Roll Imprinting Process And Organic Thin Film Transistor Thereby - Google Patents

Organic Thin Film Transistor Manufacturing Method Using Roll Imprinting Process And Organic Thin Film Transistor Thereby Download PDF

Info

Publication number
KR20140088370A
KR20140088370A KR1020130000182A KR20130000182A KR20140088370A KR 20140088370 A KR20140088370 A KR 20140088370A KR 1020130000182 A KR1020130000182 A KR 1020130000182A KR 20130000182 A KR20130000182 A KR 20130000182A KR 20140088370 A KR20140088370 A KR 20140088370A
Authority
KR
South Korea
Prior art keywords
channel
electrode
forming
thin film
film transistor
Prior art date
Application number
KR1020130000182A
Other languages
Korean (ko)
Other versions
KR101425193B1 (en
Inventor
조정대
김광영
장윤석
이택민
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020130000182A priority Critical patent/KR101425193B1/en
Publication of KR20140088370A publication Critical patent/KR20140088370A/en
Application granted granted Critical
Publication of KR101425193B1 publication Critical patent/KR101425193B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/821—Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

An objective of the present invention is to provide a method of manufacturing an organic thin film transistor by using a roll imprinting process, by which a line width is formed in a nano size and an organic thin film transistor is formed in a thin film type. A method of manufacturing an organic thin film transistor by using a roll imprinting process according to one embodiment of the present invention includes a first step of forming a channel on a synthetic resin substrate through a roll imprinting scheme; a second step of forming a first electrode by filling the channel with a conductive material; a third step of forming an organic semiconductor layer on the first electrode; and a fourth step of forming a second electrode on the organic semiconductor layer with a conductive material.

Description

롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법 및 그 유기박막트랜지스터 {Organic Thin Film Transistor Manufacturing Method Using Roll Imprinting Process And Organic Thin Film Transistor Thereby}[0001] The present invention relates to an organic thin film transistor (TFT)

본 발명은 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법 및 그 유기박막트랜지스터에 관한 것이다.The present invention relates to a method of manufacturing an organic thin film transistor using a roll imprinting process and an organic thin film transistor.

이동 통신의 발달에 따라 정보 전달 매체인 디스플레이 분야에서, 장소나 시간에 구애되지 않고 사용할 수 있는 경량 및 박막의 디스플레이가 요구되고 있다.With the development of mobile communication, in the field of display, which is an information delivery medium, a lightweight and thin film display that can be used regardless of place or time is required.

즉, 제작 공정이 간단하고, 비용이 저렴하며, 내충격이 강한 유연한 회로 기판이 요구된다. 이러한 요구에 부응하도록 유기박막트랜지스터(organic thin film transistor, OTFT)가 개발되고 있다.That is, a flexible circuit board having a simple manufacturing process, low cost, and high impact resistance is required. Organic thin film transistors (OTFTs) are being developed to meet these demands.

유기박막트랜지스터는 유기 반도체의 특성상 전하이동도가 낮아 빠른 속도를 필요로 하는 소자에는 쓰일 수 없지만, 넓은 면적 위에 소자를 제작할 필요가 있을 때나, 낮은 공정 온도를 필요로 하는 경우, 또한 유연성을 필요로 하는 경우에 효과적으로 쓰일 수 있다.Organic thin film transistors can not be used for devices requiring high speed due to low charge mobility due to the characteristics of organic semiconductors. However, when it is necessary to fabricate devices over a large area, when a low process temperature is required, It can be effectively used.

예를 들면, 유기박막트랜지스터는 게이트 전극과 유기 절연층, 소스 전극과 드레인 전극 및 유기반도체층을 형성할 때, 현상 공정과 식각 공정을 포함한 수 많은 공정들을 포함한다. 따라서 전극을 나노 크기의 선폭 및 간격으로 제작하는 것이 어렵고, 유기박막트랜지스터를 박막으로 제작하는 것이 어렵다.For example, the organic thin film transistor includes a number of processes including a development process and an etching process when forming the gate electrode, the organic insulating layer, the source electrode and the drain electrode, and the organic semiconductor layer. Therefore, it is difficult to fabricate the electrodes with nanoscale line widths and intervals, and it is difficult to fabricate the organic thin film transistor as a thin film.

본 발명의 목적은 전극의 선폭 및 간격을 나노 크기로 형성하고 유기박막트랜지스터를 박막으로 형성하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법을 제공하는 것이다. 또한 본 발명의 목적은 상기 제조방법으로 제조된 유기박막트랜지스터를 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a method of manufacturing an organic thin film transistor using a roll imprinting process in which line widths and intervals of electrodes are formed in a nano size and an organic thin film transistor is formed into a thin film. It is another object of the present invention to provide an organic thin film transistor manufactured by the above manufacturing method.

본 발명의 일 실시예에 따른 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법은, 합성수지 기판에 롤 임프린팅으로 채널을 형성하는 제1 단계, 상기 채널에 전도성 물질을 충전하여 제1 전극을 형성하는 제2 단계, 상기 제1 전극 상에 유기반도체층을 형성하는 제3 단계, 및 상기 유기반도체층 상에 전도성 물질로 제2 전극을 형성하는 제4 단계를 포함한다.A method of fabricating an organic thin film transistor using a roll imprinting process according to an embodiment of the present invention includes forming a channel by roll imprinting on a synthetic resin substrate, forming a first electrode by filling conductive material into the channel A third step of forming an organic semiconductor layer on the first electrode, and a fourth step of forming a second electrode of a conductive material on the organic semiconductor layer.

상기 제1 단계는, 상기 채널에 대응하는 패턴을 가지는 스탬프 몰드를 히팅롤에 설치하고, 상기 히팅롤과 서브롤 사이로 상기 기판을 통과시키면서 상기 기판에 상기 채널을 임프린팅 할 수 있다.In the first step, a stamp mold having a pattern corresponding to the channel may be provided on the heating roll, and the channel may be imprinted on the substrate while passing the substrate between the heating roll and the sub-roll.

상기 제2 단계는, 상기 채널에 소스 전극과 드레인 전극을 형성할 수 있다.In the second step, a source electrode and a drain electrode may be formed in the channel.

상기 제2 단계는, 상기 채널에 금속물질 또는 전도성 고분자 물질을 충전할 수 있다.In the second step, the channel may be filled with a metal material or a conductive polymer material.

상기 제4 단계는, 상기 유기반도체층 상에 게이트 전극을 형성할 수 있다.In the fourth step, a gate electrode may be formed on the organic semiconductor layer.

상기 제2 단계는, 상기 채널에 게이트 전극을 형성할 수 있다.In the second step, a gate electrode may be formed in the channel.

상기 제2 단계는, 상기 채널에 금속물질 또는 전도성 고분자 물질을 충전할 수 있다.In the second step, the channel may be filled with a metal material or a conductive polymer material.

상기 제4 단계는, 상기 유기반도체층 상에 드레인 전극과 소스 전극을 형성할 수 있다.In the fourth step, a drain electrode and a source electrode may be formed on the organic semiconductor layer.

본 발명의 일 실시예에 따른 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법은, 합성수지 기판에 전도층을 형성하는 제1 단계, 상기 기판에 롤 임프린팅으로 채널을 형성하면서 상기 전도층에 의한 제1 전극과 제2 전극을 형성하는 제2 단계, 및 상기 채널 내부의 상기 제1 전극과 상기 채널 외부의 제2 전극 상에 유기반도체층을 형성하는 제3 단계를 포함한다.A method of manufacturing an organic thin film transistor using a roll imprinting process according to an embodiment of the present invention includes a first step of forming a conductive layer on a synthetic resin substrate, a first step of forming a channel by roll imprinting on the substrate, A second step of forming a first electrode and a second electrode, and a third step of forming an organic semiconductor layer on the first electrode inside the channel and the second electrode outside the channel.

상기 제1 단계는, 상기 기판에 투명도전막을 코팅할 수 있다.In the first step, a transparent conductive film may be coated on the substrate.

상기 제2 단계는, 상기 채널의 내부에 소스 전극과 드레인 전극을 형성하고, 상기 채널의 외부에 게이트 전극을 형성할 수 있다.In the second step, a source electrode and a drain electrode may be formed in the channel, and a gate electrode may be formed outside the channel.

상기 제2 단계는, 상기 채널의 내부에 게이트 전극을 형성하고, 상기 채널의 외부에 소스 전극과 드레인 전극을 형성할 수 있다.In the second step, a gate electrode may be formed in the channel, and a source electrode and a drain electrode may be formed outside the channel.

본 발명의 일 실시예에 따른 유기박막트랜지스터는, 롤 임프린팅으로 형성되는 채널을 가지는 합성수지 기판, 상기 채널에 충전되는 전도성 물질로 형성되는 제1 전극, 상기 제1 전극 상에 형성되는 유기반도체층, 및 상기 유기반도체층 상에 전도성 물질로 형성되는 제2 전극을 포함한다.An organic thin film transistor according to an embodiment of the present invention includes a synthetic resin substrate having a channel formed by roll imprinting, a first electrode formed of a conductive material filled in the channel, an organic semiconductor layer formed on the first electrode, And a second electrode formed of a conductive material on the organic semiconductor layer.

상기 채널은, 이격 형성되는 제1 채널과 제2 채널을 포함하며, 상기 제1 전극은 상기 제1 채널에 형성되는 소스 전극과, 상기 제2 채널에 형성되는 드레인 전극을 포함할 수 있다.The channel may include a first channel and a second channel that are spaced apart from each other, the first electrode may include a source electrode formed on the first channel, and a drain electrode formed on the second channel.

상기 소스 전극 및 상기 드레인 전극은 금속물질 또는 전도성 고분자 물질로 형성될 수 있다.The source electrode and the drain electrode may be formed of a metal material or a conductive polymer material.

상기 제1 전극은, 상기 채널에 형성되는 게이트 전극일 수 있다.The first electrode may be a gate electrode formed in the channel.

상기 채널은, 100~900 나노미터의 폭을 가질 수 있다.The channel may have a width of 100 to 900 nanometers.

본 발명의 일 실시예에 따른 유기박막트랜지스터는, 전도층이 형성된 상태에서 롤 임프린팅으로 형성되는 채널을 가지는 합성수지 기판, 상기 전도층 중 상기 채널의 내부에 위치하는 전도층으로 형성되는 제1 전극, 상기 전도층 중 상기 채널의 외부에 위치하는 전도층으로 형성되는 제2 전극, 및 상기 제1 전극과 상기 제2 전극 상에 형성되는 유기반도체층을 포함한다.The organic thin film transistor according to an embodiment of the present invention includes a synthetic resin substrate having a channel formed by roll imprinting in a state where a conductive layer is formed, a first electrode formed of a conductive layer located inside the channel of the conductive layer, A second electrode formed of a conductive layer located outside the channel of the conductive layer, and an organic semiconductor layer formed on the first electrode and the second electrode.

상기 전도층은, 상기 기판에 코팅된 투명도전막으로 형성될 수 있다.The conductive layer may be formed of a transparent conductive film coated on the substrate.

상기 채널은 이격 형성되는 제1 채널과 제2 패널을 포함하며, 상기 제1 전극은, 상기 제1 채널 내부에 형성되는 소스 전극과 상기 제2 채널 내부에 형성되는 드레인 전극을 포함할 수 있다.The channel may include a first channel and a second panel spaced apart from each other, and the first electrode may include a source electrode formed in the first channel and a drain electrode formed in the second channel.

상기 제2 전극은, 상기 채널의 외부에 형성되는 게이트 전극일 수 있다.The second electrode may be a gate electrode formed outside the channel.

상기 제1 전극은 상기 채널의 내부에 형성되는 게이트 전극일 수 있다.The first electrode may be a gate electrode formed in the channel.

상기 제2 전극은, 상기 채널의 외부에 이격 형성되는 소스 전극과 드레인 전극을 포함할 수 있다.The second electrode may include a source electrode and a drain electrode spaced apart from the channel.

이와 같이 본 발명의 일 실시예에 따르면, 롤 임프린팅 공정으로 합성수지 기판에 채널을 나노 크기로 형성하고, 채널의 내부에 전극을 형성하므로 전극의 선폭 및 간격을 나노 크기로 형성하는 효과가 있다. 또한 전극이 기판에 매립되는 구조를 형성하게 되므로 기존의 기판 적층 구조에 비하여 유기박막트랜지스터를 박막으로 형성하는 효과가 있다.As described above, according to the embodiment of the present invention, since the channels are formed in the nano-scale on the synthetic resin substrate by the roll imprinting process and the electrodes are formed in the channels, the line width and the interval of the electrodes are formed into nano-sized. In addition, since the electrode is embedded in the substrate, the organic thin film transistor is formed as a thin film compared to the conventional substrate lamination structure.

도 1은 본 발명의 제1 실시예에 따른 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법의 순서도이다.
도 2는 도 1의 제조방법에 따른 공정별 단면도이다.
도 3은 도 1의 제조방법에 적용되는 롤 임프린팅 공정의 단면도이다.
도 4는 본 발명의 제2 실시예에 따른 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법에 따른 공정별 단면도이다.
도 5는 본 발명의 제3 실시예에 따른 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법의 순서도이다.
도 6은 도 5의 제조방법에 따른 공정별 단면도이다.
도 7은 본 발명의 제4 실시예에 따른 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법에 따른 공정별 단면도이다.1 is a flowchart of a method of manufacturing an organic thin film transistor using a roll imprinting process according to a first embodiment of the present invention.
2 is a cross-sectional view of the process according to the manufacturing method of FIG.
3 is a cross-sectional view of a roll imprinting process applied to the method of FIG.
4 is a cross-sectional view of a process for manufacturing an organic thin film transistor using a roll imprinting process according to a second embodiment of the present invention.
5 is a flowchart of a method of manufacturing an organic thin film transistor using a roll imprinting process according to a third embodiment of the present invention.
6 is a cross-sectional view of the process according to the manufacturing method of FIG.
7 is a cross-sectional view of a process for manufacturing an organic thin film transistor using a roll imprinting process according to a fourth embodiment of the present invention.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

도 1은 본 발명의 제1 실시예에 따른 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법의 순서도이고, 도 2는 도 1의 제조방법에 따른 공정별 단면도이다. 편의상, 제조방법의 구성과 이 방법으로 제조되는 유기박막트랜지스터(100)의 구성에 대하여 함께 설명한다.FIG. 1 is a flow chart of a method of manufacturing an organic thin film transistor using a roll imprinting process according to a first embodiment of the present invention, and FIG. 2 is a sectional view of each process according to the manufacturing method of FIG. For the sake of convenience, the structure of the manufacturing method and the structure of the organic thin film transistor 100 manufactured by this method will be described together.

도 1 및 도 2를 참조하면, 제1 실시예에 따른 제조방법(이하, "제조방법"이라 한다)은 기판(10)에 채널(20)을 형성하는 제1 단계(ST1), 채널(20)에 제1 전극(30)을 형성하는 제2 단계(ST2), 제1 전극(30) 상에 유기반도체층(40)을 형성하는 제3 단계(ST3), 및 유기반도체층(40) 상에 제2 전극(50)을 형성하는 제4 단계(ST4)를 포함한다.1 and 2, a manufacturing method (hereinafter referred to as a "manufacturing method") according to the first embodiment includes a first step ST1 of forming a channel 20 on a substrate 10, A third step ST3 of forming an organic semiconductor layer 40 on the first electrode 30 and a second step ST2 of forming a first electrode 30 on the organic semiconductor layer 40, And a fourth step (ST4) of forming a second electrode (50) on the second electrode (50).

제1 단계(ST1)는 임프린팅 공정으로 기판(10)에 채널(20)을 형성한다. 따라서 기판(10)은 롤 임프린팅 공정에 의하여 일면에 오목한 채널(20)을 형성할 수 있는 유연성 재질로 형성된다. 예를 들면, 기판(10)은 합성수지 기판, 즉 폴리에틸렌나프탈레이트(Polyethlenenaphthalate; PEN)로 형성될 수 있다.The first step ST1 forms the channel 20 in the substrate 10 by the imprinting process. Accordingly, the substrate 10 is formed of a flexible material capable of forming a concave channel 20 on one side by a roll imprinting process. For example, the substrate 10 may be formed of a synthetic resin substrate, that is, polyethylene naphthalate (PEN).

기판(10)에 채널(20)을 형성하는 임프린팅 공정에 대한 상세한 설명은 후술한다. 임프린팅 공정에 의하여 채널(20)은 각각 100~900 나노미터의 폭으로 형성될 수 있다.A detailed description of the imprinting process for forming the channel 20 in the substrate 10 will be described later. The channel 20 may be formed to have a width of 100 to 900 nm by the imprinting process.

예를 들면, 채널(20)은 간격(G)으로 이격 형성되며 동일한 폭을 가지는 제1 채널(21)과 제2 채널(22)을 포함한다. 제1, 제2 채널(21, 22)은 100~900 나노미터의 폭으로 형성되고, 제1, 제2 채널(21, 22)의 간격(G)은 100~900 나노미터를 유지할 수 있다.For example, the channel 20 includes a first channel 21 and a second channel 22 spaced apart by an interval G and having the same width. The first and second channels 21 and 22 are formed to have a width of 100 to 900 nanometers and the gap G between the first and second channels 21 and 22 can maintain 100 to 900 nanometers.

제2 단계(ST2)는 채널(20)에 전도성 물질을 충전하여 제1 전극(30)을 형성한다. 예를 들면, 제1 전극(30)은 소스 전극(31)과 드레인 전극(32)으로 형성될 수 있다. 제2 단계(ST2)에서 전도성 물질로 금속물질 또는 전도성 고분자 물질이 사용될 수 있다. 예를 들면, 금속물질은 Ag, Al 및 Cu 를 포함한다.In the second step ST2, the channel 20 is filled with a conductive material to form the first electrode 30. For example, the first electrode 30 may be formed of the source electrode 31 and the drain electrode 32. In the second step ST2, a metal material or a conductive polymer material may be used as the conductive material. For example, the metal material includes Ag, Al, and Cu.

기판(10)에 채널(20)이 나노 크기의 폭으로 형성되어 있으므로 채널(20)에 충전되는 전도성 물질은 채널(20)의 폭과 동일한 선폭을 가지는 제1 전극(30)을 형성하게 된다.The conductive material filled in the channel 20 forms the first electrode 30 having the same line width as the channel 20 because the channel 20 is formed in the substrate 10 with a width of nano-size.

예를 들면, 제2 단계(ST2)는 제1, 제2 채널(21, 22)에 소스 전극(31)과 드레인 전극(32)을 각각 형성할 수 있다. 즉 제2 단계(ST2)에서 제1, 제2 채널(21, 22)에 충전되는 금속물질 또는 전도성 고분자 물질은 소스 전극(31)과 드레인 전극(32)을 각각 형성한다.For example, in the second step ST2, the source electrode 31 and the drain electrode 32 may be formed in the first and second channels 21 and 22, respectively. That is, the metal material or the conductive polymer material filled in the first and second channels 21 and 22 in the second step ST2 forms the source electrode 31 and the drain electrode 32, respectively.

이때, 소스 전극(31)과 드레인 전극(32)은 제1, 제2 채널(21, 22)이 형성된 기판(10) 측에서 동일한 평면을 형성한다. 이와 같이, 소스 전극(31)과 드레인 전극(32)이 기판(10)에 매립됨으로써 유기박막트랜지스터(100)는 박막으로 이루어질 수 있다.At this time, the source electrode 31 and the drain electrode 32 form the same plane on the side of the substrate 10 on which the first and second channels 21 and 22 are formed. As described above, the organic thin film transistor 100 can be formed as a thin film by embedding the source electrode 31 and the drain electrode 32 in the substrate 10.

또한, 소스 전극(31)과 드레인 전극(32)이 각각 나노 크기의 폭으로 형성되고, 또한, 동일한 폭으로 형성되며, 간격(G)이 나노 크기로 설정되므로 유기박막트랜지스터(100)에서 전자 이동도(mobility)가 향상될 수 있다. 즉 유기박막트랜지스터(100)의 전기 특성이 향상될 수 있다.Since the source electrode 31 and the drain electrode 32 are formed to have nano-sized widths and are formed to have the same width and the gap G is set to have a nano-size, electrons move in the organic thin film transistor 100 The mobility can be improved. The electric characteristics of the organic thin film transistor 100 can be improved.

제3 단계(ST3)는 제1 전극(30) 상에 유기반도체층(40)을 형성한다. 즉 유기반도체층(40)은 간격(G)에 대응하는 부분과 소스 전극(31)과 드레인 전극(32) 상에 걸쳐서 형성된다. 예를 들면, 증착기를 이용하여 펜타신(pentacene)을 증착하고 불필요한 부분을 제거하여 유기반도체층(40)을 형성할 수 있다. 편의상, 소스 전극(31)과 드레인 전극(32) 상에 형성되는 절연층(미도시)을 생략한다.In the third step ST3, the organic semiconductor layer 40 is formed on the first electrode 30. The organic semiconductor layer 40 is formed over the portion corresponding to the gap G and over the source electrode 31 and the drain electrode 32. [ For example, the organic semiconductor layer 40 can be formed by depositing pentacene using an evaporator and removing unnecessary portions. For convenience, the insulating layer (not shown) formed on the source electrode 31 and the drain electrode 32 is omitted.

제4 단계(ST4)는 유기반도체층(40) 상에 전도성 물질로 제2 전극(50)을 형성한다. 즉, 제4 단계(ST4)는 유기반도체층(40) 상에 게이트 전극을 형성할 수 있다. 예를 들면, 증착기를 이용하여 전도성 물질을 증착하고 불필요한 부분을 제거하여, 유기반도체층(40) 상에 제2 전극(50)을 형성할 수 있다.In a fourth step ST4, a second electrode 50 is formed on the organic semiconductor layer 40 by a conductive material. That is, in the fourth step ST4, a gate electrode may be formed on the organic semiconductor layer 40. For example, the second electrode 50 may be formed on the organic semiconductor layer 40 by depositing a conductive material using an evaporator and removing unnecessary portions.

도 3은 도 1의 제조방법에 적용되는 롤 임프린팅 공정의 단면도이다. 도 3을 참조하면, 롤 임프린팅 공정을 수행하는 롤 임프린팅 장치는 스탬프 몰드(1)를 구비한 히팅롤(2)과 이에 대응하는 서브롤(3)을 포함한다.3 is a cross-sectional view of a roll imprinting process applied to the method of FIG. Referring to FIG. 3, a roll imprinting apparatus for performing a roll imprinting process includes a heating roll 2 having a stamp mold 1 and a corresponding sub-roll 3.

스탬프 몰드(1)는 채널(20)에 대응하는 패턴을 가지며, 채널(20)을 형성하도록 100~900 나노미터의 폭으로 형성되는 돌기들(11)을 구비한다. 스탬프 몰드(1)는 별도의 공정으로 제작되어 선택적으로 히팅롤(2)에 설치될 수 있다.The stamp mold 1 has a pattern corresponding to the channel 20 and has protrusions 11 formed to have a width of 100 to 900 nanometers to form the channel 20. The stamp mold 1 may be manufactured in a separate process and optionally installed in the heating roll 2.

히팅롤(2)은 서브롤(3)과 마주하는 상태로 평행하게 배치되어, 서로 역방향으로 회전하면서 가압하여 서로의 사이로 기판(10)을 통과시킬 수 있다. 히팅롤(2)과 서브롤(3) 사이로 기판(10)이 통과할 때, 히팅롤(2)에 설치된 스탬프 몰드(1)가 가열된 상태로 기판(10)을 가압하므로, 기판(10)의 일면에 돌기들(11)에 대응하는 채널(20)이 임프린팅 된다.The heating rolls 2 are disposed in parallel with each other in a state of facing the sub-rolls 3, and pressurized while being rotated in mutually opposite directions to allow the substrate 10 to pass between them. The stamp mold 1 installed on the heating roll 2 presses the substrate 10 in a heated state when the substrate 10 passes between the heating roll 2 and the sub- The channel 20 corresponding to the protrusions 11 is imprinted on one surface of the substrate.

이하 본 발명의 다양한 실시예에 대하여 설명한다. 제1 실시예 및 기 설명된 실시예와 비교하여, 동일한 구성을 생략하고 서로 다른 구성에 대하여 설명한다.Various embodiments of the present invention will be described below. The same configuration will be omitted and different configurations will be described in comparison with the first embodiment and the previously described embodiments.

도 4는 본 발명의 제2 실시예에 따른 롤 임프린팅 공정을 이용한 유기박막트랜지스터(200) 제조방법에 따른 공정별 단면도이다. 도 4를 참조하면, 제1 단계(ST21)는 기판(210)에 롤 임프린팅으로 채널(220)을 형성한다.4 is a cross-sectional view of a process for manufacturing an organic thin film transistor 200 using a roll imprinting process according to a second embodiment of the present invention. Referring to FIG. 4, the first step ST21 forms a channel 220 by roll imprinting on the substrate 210. FIG.

제2 단계(ST22)는 채널(220)에 금속물질 또는 전도성 고분자 물질을 충전하여 제1 전극(230)을 형성한다. 예를 들면, 제1 전극(30)은 채널(220)에 형성되는 게이트 전극일 수 있다.The second step ST22 forms the first electrode 230 by filling the channel 220 with a metal material or a conductive polymer material. For example, the first electrode 30 may be a gate electrode formed in the channel 220.

채널(220)은 100~900 나노미터의 폭을 가지므로 채널(220)에 형성되는 게이트 전극은 채널(220)에 대응하는 100~900 나노미터의 선폭을 가질 수 있다.Since the channel 220 has a width of 100 to 900 nanometers, the gate electrode formed in the channel 220 may have a line width of 100 to 900 nanometers corresponding to the channel 220. [

제3 단계(ST23)는 제1 전극(230) 상에 유기반도체층(240)을 형성한다. 제4 단계(ST24)는 유기반도체층(240) 상에 제2 전극(250)인 소스 전극(251)과 드레인 전극(252)을 형성한다.In the third step ST23, the organic semiconductor layer 240 is formed on the first electrode 230. In a fourth step ST24, a source electrode 251 and a drain electrode 252, which are the second electrode 250, are formed on the organic semiconductor layer 240.

제1 실시예의 유기박막트랜지스터(100)는 기판(10)에 소스 전극(31)과 드레인 전극(32)을 매립하고, 제2 실시예의 유기박막트랜지스터(200)는 기판(210)에 게이트 전그을 매립하여 형성된다.The organic thin film transistor 100 of the first embodiment embeds the source electrode 31 and the drain electrode 32 in the substrate 10 and the organic thin film transistor 200 of the second embodiment emits the gate electrode And is buried.

도 5는 본 발명의 제3 실시예에 따른 롤 임프린팅 공정을 이용한 유기박막트랜지스터(300) 제조방법의 순서도이고, 도 6은 도 5의 제조방법에 따른 공정별 단면도이다.FIG. 5 is a flow chart of a method of manufacturing an organic thin film transistor 300 using a roll imprinting process according to a third embodiment of the present invention, and FIG. 6 is a cross-sectional view of the manufacturing method of FIG.

도 5 및 도 6을 참조하면, 제3 실시예에 따른 제조방법은 기판(310)에 전도층(111)을 형성하는 제1 단계(ST31), 채널(320)을 형성하면서 제1 전극(330)과 제2 전극(350)을 형성하는 제2 단계(ST32), 및 유기반도체층(340)을 형성하는 제3 단계(ST33)를 포함한다.5 and 6, the manufacturing method according to the third embodiment includes a first step ST31 of forming a conductive layer 111 on a substrate 310, a first step ST31 of forming a channel 320, A second step ST32 of forming a first electrode 350 and a second electrode 350, and a third step ST33 of forming an organic semiconductor layer 340.

제1 단계(ST31)는 기판(310)에 투명도전막을 코팅하여 전도층(111)을 형성할 수 있다. 전도층(111)은 제1, 제2 전극(330, 350)을 형성할 부분에 대응하여 형성되거나, 전체적으로 형성한 후 제1, 제2 전극(330, 350)을 형성할 부분에 대응하지 않는 부분을 제거함으로써 형성될 수 있다.In the first step ST31, the transparent conductive layer may be coated on the substrate 310 to form the conductive layer 111. [ The conductive layer 111 may be formed to correspond to a portion where the first and second electrodes 330 and 350 are to be formed or may not be formed so as to correspond to a portion where the first and second electrodes 330 and 350 are formed / RTI >

제2 단계(ST32)는 기판(310)에 롤 임프린팅으로 채널(320)을 형성하면서 전도층(111)에 의한 제1 전극(330)과 제2 전극(350)을 형성한다.The second step ST32 forms the first electrode 330 and the second electrode 350 by the conductive layer 111 while forming the channel 320 by roll imprinting on the substrate 310. [

예를 들면, 채널(320)은 간격(G3)으로 이격 형성되며 동일한 폭을 가지는 제1 채널(321)과 제2 채널(322)을 포함한다. 제1, 제2 채널(321, 322)은 100~900 나노미터의 폭으로 형성되고, 제1, 제2 채널(321, 322)의 간격(G3)은 100~900 나노미터를 유지할 수 있다.For example, the channel 320 includes a first channel 321 and a second channel 322 spaced apart by an interval G3 and having the same width. The first and second channels 321 and 322 may have a width of 100 to 900 nanometers and the gap G3 of the first and second channels 321 and 322 may be 100 to 900 nanometers.

제2 단계(ST32)는 제1, 제2 채널(321, 322)의 내부에 각각 소스 전극(331)과 드레인 전극(332)을 형성하고, 제1, 제2 채널(321, 322) 사이의 외부에 제2 전극(350)(게이트 전극)을 형성한다.In the second step ST32, a source electrode 331 and a drain electrode 332 are formed in the first and second channels 321 and 322, respectively, and a source electrode 331 and a drain electrode 332 are formed in the first and second channels 321 and 322, And a second electrode 350 (gate electrode) is formed outside.

이때, 소스 전극(331)과 드레인 전극(332)은 제1, 제2 채널(321, 322)이 형성된 기판(110) 측에서 동일한 평면을 형성한다. 이와 같이, 소스 전극(331)과 드레인 전극(332)이 기판(310)에 매립됨으로써 유기박막트랜지스터(300)는 박막으로 이루어질 수 있다.At this time, the source electrode 331 and the drain electrode 332 form the same plane on the substrate 110 side where the first and second channels 321 and 322 are formed. Thus, the organic thin film transistor 300 can be formed as a thin film by embedding the source electrode 331 and the drain electrode 332 in the substrate 310.

또한, 소스 전극(331)과 드레인 전극(332)이 각각 나노 크기의 폭으로 형성되고, 또한, 동일한 폭으로 형성되며, 간격(G3)이 나노 크기로 설정되므로 유기박막트랜지스터(300)에서 전자 이동도(mobility)가 향상될 수 있다. 즉 유기박막트랜지스터의 전기 특성이 향상될 수 있다.In addition, since the source electrode 331 and the drain electrode 332 are formed to have a nano-sized width and the same width, respectively, and the gap G3 is set to a nano-size, The mobility can be improved. That is, the electric characteristics of the organic thin film transistor can be improved.

제3 단계(ST33)은 채널(320) 내부의 제1 전극(330)과 채널(320) 외부의 제2 전극(350) 상에 유기반도체층(340)을 형성한다. 즉 유기반도체층(340)은 간격(G3)에 대응하는 제2 전극(350)(게이트 전극)을 덮으면서 소스 전극(331)과 드레인 전극(332) 상에 걸쳐서 형성된다.The third step ST33 forms the organic semiconductor layer 340 on the first electrode 330 inside the channel 320 and the second electrode 350 outside the channel 320. [ The organic semiconductor layer 340 is formed over the source electrode 331 and the drain electrode 332 while covering the second electrode 350 (gate electrode) corresponding to the gap G3.

도 7은 본 발명의 제4 실시예에 따른 롤 임프린팅 공정을 이용한 유기박막트랜지스터(400) 제조방법에 따른 공정별 단면도이다. 도 7을 참조하면, 제1 단계(ST41)는 기판(110)에 롤 임프린팅으로 채널(420)을 형성한다.7 is a cross-sectional view of a process for manufacturing an organic thin film transistor 400 using a roll imprinting process according to a fourth embodiment of the present invention. Referring to FIG. 7, the first step ST41 forms a channel 420 by roll imprinting on the substrate 110. FIG.

제2 단계(ST42)는 채널(420)의 내부에 전도층(111)에 의한 제2 전극(450)(게이트 전극)을 형성하고, 채널(420)의 외부에 전도층(111)에 의한 제1 전극(430)인 소스 전극(431)과 드레인 전극(432)을 형성한다.In the second step ST42, the second electrode 450 (gate electrode) is formed by the conductive layer 111 inside the channel 420, and the second electrode 450 A source electrode 431 and a drain electrode 432 are formed.

채널(420)은 100~900 나노미터의 폭을 가지므로 채널(420)에 형성되는 게이트 전극은 채널(420)에 대응하는 100~900 나노미터의 선폭을 가질 수 있다.Since the channel 420 has a width of 100 to 900 nanometers, the gate electrode formed in the channel 420 may have a line width of 100 to 900 nanometers corresponding to the channel 420. [

제3 단계(ST43)는 채널(420) 내부의 제1 전극(430)과 채널(420) 외부의 제2 전극(450) 상에 유기반도체층(440)을 형성한다. 즉 유기반도체층(440)은 제2 전극(450)(게이트 전극)을 덮으면서 소스 전극(431)과 드레인 전극(432) 상에 걸쳐서 형성된다.The organic semiconductor layer 440 is formed on the first electrode 430 in the channel 420 and the second electrode 450 outside the channel 420 in a third step ST43. The organic semiconductor layer 440 is formed over the source electrode 431 and the drain electrode 432 while covering the second electrode 450 (gate electrode).

이상을 통해 본 발명의 일 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, And it goes without saying that the invention belongs to the scope of the invention.

1: 스탬프 몰드 2: 히팅롤
3: 서브롤 11: 돌기
10, 210, 310, 410: 기판 20, 220, 320, 420: 채널
21, 321: 제1 채널 22, 322: 제2 채널
30, 230, 330, 430: 제1 전극 31, 251, 331, 431: 소스 전극
32, 252, 332, 432: 드레인 전극 40, 240, 340, 440: 유기반도체층
50, 250, 350, 450: 제2 전극 100, 200, 300, 400: 유기박막트랜지스터
111: 전도층 G, G3: 간격1: stamp mold 2: heating roll
3: Subroll 11: Projection
10, 210, 310, 410: substrate 20, 220, 320, 420:
21, 321: first channel 22, 322: second channel
30, 230, 330, 430: First electrode 31, 251, 331, 431:
32, 252, 332, 432: drain electrode 40, 240, 340, 440: organic semiconductor layer
50, 250, 350, 450: second electrode 100, 200, 300, 400: organic thin film transistor
111: conductive layer G, G3: space

Claims (23)

합성수지 기판에 롤 임프린팅으로 채널을 형성하는 제1 단계;
상기 채널에 전도성 물질을 충전하여 제1 전극을 형성하는 제2 단계;
상기 제1 전극 상에 유기반도체층을 형성하는 제3 단계; 및
상기 유기반도체층 상에 전도성 물질로 제2 전극을 형성하는 제4 단계
를 포함하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법.
A first step of forming a channel on the synthetic resin substrate by roll imprinting;
A second step of filling the channel with a conductive material to form a first electrode;
A third step of forming an organic semiconductor layer on the first electrode; And
A fourth step of forming a second electrode with a conductive material on the organic semiconductor layer,
The method comprising the steps of:
제1항에 있어서,
상기 제1 단계는,
상기 채널에 대응하는 패턴을 가지는 스탬프 몰드를 히팅롤에 설치하고,
상기 히팅롤과 서브롤 사이로 상기 기판을 통과시키면서 상기 기판에 상기 채널을 임프린팅 하는
롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법.
The method according to claim 1,
In the first step,
A stamp mold having a pattern corresponding to the channel is installed in the heating roll,
And imprinting the channel on the substrate while passing the substrate between the heating roll and the sub-
(Method for manufacturing organic thin film transistor using roll imprinting process).
제1항에 있어서,
상기 제2 단계는,
상기 채널에 소스 전극과 드레인 전극을 형성하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법.
The method according to claim 1,
The second step comprises:
And forming a source electrode and a drain electrode on the channel.
제3항에 있어서,
상기 제2 단계는,
상기 채널에 금속물질 또는 전도성 고분자 물질을 충전하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법.
The method of claim 3,
The second step comprises:
Wherein the channel is filled with a metal material or a conductive polymer material.
제3항에 있어서,
상기 제4 단계는,
상기 유기반도체층 상에 게이트 전극을 형성하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법.
The method of claim 3,
In the fourth step,
And forming a gate electrode on the organic semiconductor layer.
제1항에 있어서,
상기 제2 단계는,
상기 채널에 게이트 전극을 형성하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법.
The method according to claim 1,
The second step comprises:
And forming a gate electrode on the channel.
제6항에 있어서,
상기 제2 단계는,
상기 채널에 금속물질 또는 전도성 고분자 물질을 충전하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법.
The method according to claim 6,
The second step comprises:
Wherein the channel is filled with a metal material or a conductive polymer material.
제6항에 있어서,
상기 제4 단계는,
상기 유기반도체층 상에 드레인 전극과 소스 전극을 형성하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법.
The method according to claim 6,
In the fourth step,
And forming a drain electrode and a source electrode on the organic semiconductor layer.
합성수지 기판에 전도층을 형성하는 제1 단계;
상기 기판에 롤 임프린팅으로 채널을 형성하면서 상기 전도층에 의한 제1 전극과 제2 전극을 형성하는 제2 단계; 및
상기 채널 내부의 상기 제1 전극과 상기 채널 외부의 제2 전극 상에 유기반도체층을 형성하는 제3 단계
를 포함하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법.
A first step of forming a conductive layer on a synthetic resin substrate;
A second step of forming a first electrode and a second electrode by the conductive layer while forming a channel by roll imprinting on the substrate; And
A third step of forming an organic semiconductor layer on the first electrode inside the channel and the second electrode outside the channel,
The method comprising the steps of:
제9항에 있어서,
상기 제1 단계는,
상기 기판에 투명도전막을 코팅하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법.
10. The method of claim 9,
In the first step,
And a transparent conductive film is coated on the substrate.
제9항에 있어서,
상기 제2 단계는,
상기 채널의 내부에 소스 전극과 드레인 전극을 형성하고,
상기 채널의 외부에 게이트 전극을 형성하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법.
10. The method of claim 9,
The second step comprises:
A source electrode and a drain electrode are formed in the channel,
And forming a gate electrode on the outside of the channel.
제9항에 있어서,
상기 제2 단계는,
상기 채널의 내부에 게이트 전극을 형성하고,
상기 채널의 외부에 소스 전극과 드레인 전극을 형성하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법.
10. The method of claim 9,
The second step comprises:
A gate electrode is formed in the channel,
And forming a source electrode and a drain electrode outside the channel.
롤 임프린팅으로 형성되는 채널을 가지는 합성수지 기판;
상기 채널에 충전되는 전도성 물질로 형성되는 제1 전극;
상기 제1 전극 상에 형성되는 유기반도체층; 및
상기 유기반도체층 상에 전도성 물질로 형성되는 제2 전극
을 포함하는 유기박막트랜지스터.
A synthetic resin substrate having a channel formed by roll imprinting;
A first electrode formed of a conductive material filled in the channel;
An organic semiconductor layer formed on the first electrode; And
A second electrode formed of a conductive material on the organic semiconductor layer;
And an organic thin film transistor.
제13항에 있어서,
상기 채널은,
이격 형성되는 제1 채널과 제2 채널을 포함하며,
상기 제1 전극은
상기 제1 채널에 형성되는 소스 전극과
상기 제2 채널에 형성되는 드레인 전극을 포함하는 유기박막트랜지스터.
14. The method of claim 13,
The channel may comprise:
A first channel and a second channel spaced apart from each other,
The first electrode
A source electrode formed on the first channel,
And a drain electrode formed on the second channel.
제13항에 있어서,
상기 소스 전극 및 상기 드레인 전극은
금속물질 또는 전도성 고분자 물질로 형성되는 유기박막트랜지스터.
14. The method of claim 13,
The source electrode and the drain electrode
An organic thin film transistor formed of a metal material or a conductive polymer material.
제13항에 있어서,
상기 제1 전극은,
상기 채널에 형성되는 게이트 전극인 유기박막트랜지스터.
14. The method of claim 13,
Wherein the first electrode comprises:
And a gate electrode formed on the channel.
제13항에 있어서,
상기 채널은,
100~900 나노미터의 폭을 가지는 유기박막트랜지스터.
14. The method of claim 13,
The channel may comprise:
An organic thin film transistor having a width of 100 to 900 nanometers.
전도층이 형성된 상태에서 롤 임프린팅으로 형성되는 채널을 가지는 합성수지 기판;
상기 전도층 중 상기 채널의 내부에 위치하는 전도층으로 형성되는 제1 전극;
상기 전도층 중 상기 채널의 외부에 위치하는 전도층으로 형성되는 제2 전극; 및
상기 제1 전극과 상기 제2 전극 상에 형성되는 유기반도체층
을 포함하는 유기박막트랜지스터.
A synthetic resin substrate having a channel formed by roll imprinting in a state where a conductive layer is formed;
A first electrode formed of a conductive layer located inside the channel of the conductive layer;
A second electrode formed of a conductive layer located outside the channel of the conductive layer; And
An organic semiconductor layer formed on the first electrode and the second electrode,
And an organic thin film transistor.
제18항에 있어서,
상기 전도층은,
상기 기판에 코팅된 투명도전막으로 형성되는 유기박막트랜지스터.
19. The method of claim 18,
Wherein the conductive layer comprises:
Wherein the transparent conductive film is formed of a transparent conductive film coated on the substrate.
제18항에 있어서,
상기 채널은 이격 형성되는 제1 채널과 제2 패널을 포함하며,
상기 제1 전극은,
상기 제1 채널 내부에 형성되는 소스 전극과
상기 제2 채널 내부에 형성되는 드레인 전극을 포함하는 유기박막트랜지스터.
19. The method of claim 18,
The channel includes a first channel and a second panel spaced apart,
Wherein the first electrode comprises:
A source electrode formed in the first channel,
And a drain electrode formed in the second channel.
제20항에 있어서,
상기 제2 전극은,
상기 채널의 외부에 형성되는 게이트 전극인 유기박막트랜지스터.
21. The method of claim 20,
Wherein the second electrode comprises:
And a gate electrode formed outside the channel.
제18항에 있어서,
상기 제1 전극은 상기 채널의 내부에 형성되는 게이트 전극인 유기박막트랜지스터.
19. The method of claim 18,
Wherein the first electrode is a gate electrode formed inside the channel.
제22항에 있어서,
상기 제2 전극은,
상기 채널의 외부에 이격 형성되는 소스 전극과 드레인 전극을 포함하는 유기박막트랜지스터.23. The method of claim 22,
Wherein the second electrode comprises:
And a source electrode and a drain electrode spaced apart from the channel.
KR1020130000182A 2013-01-02 2013-01-02 Organic Thin Film Transistor Manufacturing Method Using Roll Imprinting Process And Organic Thin Film Transistor Thereby KR101425193B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130000182A KR101425193B1 (en) 2013-01-02 2013-01-02 Organic Thin Film Transistor Manufacturing Method Using Roll Imprinting Process And Organic Thin Film Transistor Thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130000182A KR101425193B1 (en) 2013-01-02 2013-01-02 Organic Thin Film Transistor Manufacturing Method Using Roll Imprinting Process And Organic Thin Film Transistor Thereby

Publications (2)

Publication Number Publication Date
KR20140088370A true KR20140088370A (en) 2014-07-10
KR101425193B1 KR101425193B1 (en) 2014-07-31

Family

ID=51736946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130000182A KR101425193B1 (en) 2013-01-02 2013-01-02 Organic Thin Film Transistor Manufacturing Method Using Roll Imprinting Process And Organic Thin Film Transistor Thereby

Country Status (1)

Country Link
KR (1) KR101425193B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156985A (en) * 2004-10-28 2006-06-15 Semiconductor Energy Lab Co Ltd Organic semiconductor device and method of fabricating the same
KR100797092B1 (en) 2006-07-31 2008-01-22 한국기계연구원 Method for fabrication of organic thin film transistor using microcontact printing
KR101051448B1 (en) 2010-10-26 2011-07-22 한국기계연구원 Transparent electrode manufacturing method using metal pattern based print and transparent electrode thereby

Also Published As

Publication number Publication date
KR101425193B1 (en) 2014-07-31

Similar Documents

Publication Publication Date Title
US9088000B2 (en) Transistor structures and methods of fabrication thereof
Fan et al. Toward the development of printable nanowire electronics and sensors
Koo et al. Scalability of carbon-nanotube-based thin film transistors for flexible electronic devices manufactured using an all roll-to-roll gravure printing system
US20110284949A1 (en) Vertical transistor and a method of fabricating the same
KR20120059022A (en) Graphene electronic device
US20180175297A1 (en) Screen Printing Systems and Techniques for Creating Thin-Film Transistors Using Separated Carbon Nanotubes
JP2011505697A5 (en)
Ram et al. Submicrometer top-gate self-aligned a-IGZO TFTs by substrate conformal imprint lithography
Kim et al. Enhanced performance and reliability of organic thin film transistors through structural scaling in gravure printing process
CN105047677A (en) Display substrate, manufacturing method thereof and display device
US20150008420A1 (en) Thin film transistor with a current-induced channel
KR101425193B1 (en) Organic Thin Film Transistor Manufacturing Method Using Roll Imprinting Process And Organic Thin Film Transistor Thereby
US20120305892A1 (en) Electronic device, method of manufacturing a device and apparatus for manufacturing a device
CN107994078A (en) Field-effect transistor, manufacture method and electronic device with source electrode coordination electrode
KR20170085068A (en) Coplanar oxide semiconductor tft substrate structure and manufacturing method therefor
CN108054209B (en) Field-effect transistor, method of manufacturing field-effect transistor, and electronic device
Iñiguez Flexible and printed electronics
US7737489B2 (en) Printed electronic device and transistor device and manufacturing method thereof
US8604482B2 (en) Microelectronic device with disconnected semiconductor portions and methods of making such a device
US11908690B2 (en) Multi-layered semiconductive device and methodology with polymer and transition metal dichalcogenide material
KR101098560B1 (en) A method for manufacturing flexible device and flexible device manufactured by the same
KR101213139B1 (en) Method for forming fine electrode gap on a flexible substrate
TWI463715B (en) Vertical organic thin film transistor and manufacturing method thereof
CN114725015A (en) Display substrate, manufacturing method thereof and display device
CN102655214A (en) Organic thin film transistor and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170621

Year of fee payment: 4