KR101213139B1 - Method for forming fine electrode gap on a flexible substrate - Google Patents
Method for forming fine electrode gap on a flexible substrate Download PDFInfo
- Publication number
- KR101213139B1 KR101213139B1 KR1020100130511A KR20100130511A KR101213139B1 KR 101213139 B1 KR101213139 B1 KR 101213139B1 KR 1020100130511 A KR1020100130511 A KR 1020100130511A KR 20100130511 A KR20100130511 A KR 20100130511A KR 101213139 B1 KR101213139 B1 KR 101213139B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode layer
- flexible substrate
- forming
- electrode
- region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000000758 substrate Substances 0.000 title claims abstract description 35
- 230000000694 effects Effects 0.000 claims abstract description 22
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 230000008021 deposition Effects 0.000 claims description 10
- 238000000313 electron-beam-induced deposition Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims 1
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 abstract description 14
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 238000001311 chemical methods and process Methods 0.000 abstract description 6
- 239000002090 nanochannel Substances 0.000 description 19
- 238000001465 metallisation Methods 0.000 description 9
- 238000010894 electron beam technology Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000002041 carbon nanotube Substances 0.000 description 5
- 238000001459 lithography Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000001015 X-ray lithography Methods 0.000 description 1
- 238000004630 atomic force microscopy Methods 0.000 description 1
- 238000002508 contact lithography Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000813 microcontact printing Methods 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- 229920000301 poly(3-hexylthiophene-2,5-diyl) polymer Polymers 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
플렉서블 기판상의 미세 전극 간격 형성 방법은, 플렉서블 기판상의 미리 설정된 복수의 영역에 전극층을 형성하는 단계, 및 그림자 효과(shdow effect)를 이용하여 형성된 전극층들 사이의 미리 설정된 영역에 전극층들 중 일부와 연결된 연장 전극층을 증착하여 형성하는 단계를 포함한다. 그림자 효과를 이용하여 이미 형성된 전극의 일측에 연장된 전극을 추가로 형성함으로써, 공정단계가 간단하고 공정비용이 적게 들어 대량 생산이 가능하면서도, 아세톤 등을 이용한 화학 공정이 필요 없어 플렉서블 기판에도 적용 가능하게 된다.The method of forming a fine electrode gap on the flexible substrate may include forming an electrode layer on a plurality of preset regions on the flexible substrate, and connecting some of the electrode layers to preset regions between the electrode layers formed by using a shadow effect. Depositing and forming an extension electrode layer. By additionally forming an extended electrode on one side of the electrode already formed by using the shadow effect, the process step is simple and the process cost is low, and mass production is possible, but it is also applicable to the flexible substrate without the need for a chemical process using acetone. Done.
Description
본 발명은 전극 형성 방법에 관한 것으로서, 더욱 상세하게는 플렉서블(flexible) 기판상에 형성되는 반도체 소자의 전극을 형성하는 방법에 관한 것이다.The present invention relates to a method for forming an electrode, and more particularly, to a method for forming an electrode of a semiconductor device formed on a flexible substrate.
플렉서블 기판상에 유기(Organic) 물질(P3HT, Pentacene등)이나 탄소나노튜브 네트워크를 이용하여 제작된 박막 트랜지스터(Thin Film Transistor; TFT)는 다양한 장점을 가지고 있다. 투명하고 유연하며 스트레쳐블(stretchable)하다는 것이 그것이다. 이러한 장점은 컴퓨터 디스플레이, 전자신문, 스마트라벨, 디스포저블 일렉트로닉스(disposable electronics) 구현을 가능하게 한다.Thin film transistors (TFTs) fabricated using organic materials (P3HT, Pentacene, etc.) or carbon nanotube networks on flexible substrates have various advantages. It's transparent, flexible, and stretchable. This advantage enables computer displays, electronic newspapers, smart labels, and disposable electronics.
TFT의 성능은 차단 주파수(cutoff frequency; fc)로 나타낼 수 있는데, 트랜지스터 채널(transistor channel)의 채널 간격이 좁을수록 fc값이 높아져 더욱 우수한 성능을 갖게 된다.
The performance of the TFT may be represented by a cutoff frequency (f c ). The narrower the channel spacing of the transistor channel, the higher the value of f c .
Vgs: gate-source voltage, u: field-effect carrier mobility, L: channel 간격
V gs : gate-source voltage, u: field-effect carrier mobility, L: channel spacing
만약 TFT의 채널간격이 1um 보다 작아진다면 보다 향상된 성능을 갖게 되어, RF identification tags, electronic movie paper, flexible organic video displays, intelligence sensor networks, electronics for cell phones 등의 응용소자의 구현도 가능할 것이다.If the channel spacing of the TFT is smaller than 1um, the performance will be improved, and it will be possible to implement applications such as RF identification tags, electronic movie paper, flexible organic video displays, intelligence sensor networks, and electronics for cell phones.
서브마이크론(Sub-micron) 크기의 채널을 가지는 TFT 개발을 위한 공정개발은 지금까지 많이 연구되어졌다. 나노 채널 형성을 위해서 전자빔과 UV, X-ray등을 이용한 리소그래피(lithography), 원자현미경을 이용한 리소그래피, 언더에칭테크닉(under-etching technique)과 나노 임프린트(nano-imprint) 방법, 마이크로컨택프린팅(micro-contact printing) 등의 방법 등이 개발되었다. Process development for the development of TFTs having sub-micron size channels has been studied so far. Lithography using electron beams, UV and X-rays, lithography using atomic force microscopy, under-etching techniques and nano-imprint methods, and microcontact printing to form nanochannels -contact printing) and the like have been developed.
하지만, 위와 같은 방법은 공정비용이 많이 들거나 공정단계가 복잡하여 대량생산에는 적합하지 않다. 또한, 리소그래피를 기반으로 한 방법은 아세톤 등을 이용한 화학(chemical) 공정을 거쳐야 하므로 플렉서블 기판을 가지고는 공정 진행이 불가능하다.However, the above method is not suitable for mass production because of the high process cost or complicated process steps. In addition, since lithography-based methods require a chemical process using acetone, the process cannot be performed using a flexible substrate.
본 발명은 상술한 종래의 문제점을 해결하기 위해 안출된 것으로서, 공정단계가 간단하고 공정비용이 적게 들어 대량 생산이 가능하면서도, 아세톤 등을 이용한 화학 공정이 필요 없어 플렉서블 기판에도 적용 가능한 미세 전극 간격 형성 방법을 제공하는 것을 목적으로 한다.The present invention has been made in order to solve the above-mentioned problems, the process step is simple and the process cost is low, mass production is possible, while the need for a chemical process using acetone, etc. forming a fine electrode gap that can be applied to a flexible substrate It is an object to provide a method.
상기 목적을 달성하기 위해 본 발명에 따른 플렉서블 기판상의 미세 전극 간격 형성 방법은, 플렉서블 기판상의 미리 설정된 복수의 영역에 전극층을 형성하는 단계, 및 그림자 효과(shdow effect)를 이용하여 형성된 전극층들 사이의 미리 설정된 영역에 전극층들 중 일부와 연결된 연장 전극층을 증착하여 형성하는 단계를 포함한다.In order to achieve the above object, a method of forming a fine electrode gap on a flexible substrate according to the present invention includes forming an electrode layer on a plurality of predetermined areas on the flexible substrate, and forming an electrode layer between the electrode layers formed using a shadow effect. And depositing an extension electrode layer connected to some of the electrode layers in a predetermined region.
그림자 효과를 이용하여 이미 형성된 전극의 일측에 연장된 전극을 추가로 형성함으로써, 공정단계가 간단하고 공정비용이 적게 들어 대량 생산이 가능하면서도, 아세톤 등을 이용한 화학 공정이 필요 없어 플렉서블 기판에도 적용 가능하게 된다.By additionally forming an extended electrode on one side of the electrode already formed by using the shadow effect, the process step is simple and the process cost is low, and mass production is possible, but it is also applicable to the flexible substrate without the need for a chemical process using acetone. Done.
연장 전극층이 형성되는 영역의 크기는 그림자 효과를 유발하는 증착 각도의 조절에 의해 조절될 수 있으며, 이때 증착 각도의 조절은 기판의 기울임 각도를 조절함으로써 수행될 수 있다.The size of the region where the extension electrode layer is formed may be adjusted by adjusting the deposition angle causing the shadow effect, wherein the adjustment of the deposition angle may be performed by adjusting the tilt angle of the substrate.
또한, 연장 전극층이 형성되는 영역의 크기는 연장 전극층 증착 시간의 조절에 의해서도 조절될 수 있다.In addition, the size of the region where the extension electrode layer is formed may also be adjusted by adjusting the extension electrode layer deposition time.
또한, 연장 전극층의 증착은 전자빔 증착을 이용하여 수행될 수 있으며, 연장 전극층이 형성되는 미리 설정된 영역은 트랜지스터 소자의 소스 전극과 드레인 전극 사이의 영역일 수 있다.In addition, the deposition of the extension electrode layer may be performed using electron beam deposition, and the predetermined region in which the extension electrode layer is formed may be a region between the source electrode and the drain electrode of the transistor device.
본 발명에 의하면, 그림자 효과를 이용하여 이미 형성된 전극의 일측에 연장된 전극을 추가로 형성함으로써, 공정단계가 간단하고 공정비용이 적게 들어 대량 생산이 가능하면서도, 아세톤 등을 이용한 화학 공정이 필요 없어 플렉서블 기판에도 적용 가능한 미세 전극 형성 방법을 제공할 수 있게 된다.According to the present invention, by additionally forming an extended electrode on one side of the electrode already formed by using the shadow effect, the process step is simple and the process cost is low, mass production is possible, but there is no need for a chemical process using acetone, etc. It is possible to provide a method for forming a fine electrode applicable to a flexible substrate.
도 1은 본 발명에 따른 플렉서블 기판상의 미세 전극 간격 형성 방법의 일 실시예를 수행하기 위한 개략적인 흐름도.
도 2는 전자빔 금속 증착시 발생하는 그림자 효과를 도시한 도면.
도 3은 도 1의 방법을 이용하여 나노 채널을 제작하는 예를 도시한 도면.
도 4는 도 3의 공정을 진행했을 때, 서브마이크로미터(sub-micrometer) 간격을 가지는 금속 구조물이 형성되었음을 보여주는 도면.
도 5는 플렉서블 기판 위에 나노 채널을 갖는 유기(organic) TFT의 가능한 구조의 예를 도시한 도면.
도 6은 플렉서블 기판 위에 나노 채널을 갖는 CNTs TFT의 가능한 구조의 예를 도시한 도면.1 is a schematic flowchart for carrying out an embodiment of the method for forming a fine electrode gap on a flexible substrate according to the present invention.
2 is a diagram illustrating a shadow effect generated when electron beam metal deposition is performed.
3 is a diagram illustrating an example of fabricating a nanochannel using the method of FIG. 1.
4 is a view showing that when the process of Figure 3, the metal structure having a sub-micrometer spacing is formed.
5 shows an example of a possible structure of an organic TFT having nanochannels on a flexible substrate.
6 shows an example of a possible structure of a CNTs TFT having nanochannels on a flexible substrate.
이차, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.Second, with reference to the accompanying drawings will be described a preferred embodiment of the present invention.
도 1은 본 발명에 따른 플렉서블 기판상의 미세 전극 간격 형성 방법의 일 실시예를 수행하기 위한 개략적인 흐름도이다.1 is a schematic flowchart for performing an embodiment of a method for forming a fine electrode gap on a flexible substrate according to the present invention.
도 1에서 먼저, 플렉서블 기판상에 미리 설정된 복수의 영역에 전극층을 형성한다(S110).In FIG. 1, first, an electrode layer is formed on a plurality of regions previously set on a flexible substrate (S110).
이어서, 그림자 효과(shadoweffect)를 이용하여, 형성된 전극층들 사이의 미리 설정된 영역에 전극층들 중 일부와 연결된 연장 전극층을 증착한다.Subsequently, an extension electrode layer connected to some of the electrode layers is deposited in a predetermined region between the formed electrode layers using a shadow effect.
도 2는 전자빔 금속 증착시 발생하는 그림자 효과를 도시한 도면이다.2 is a diagram illustrating a shadow effect generated when electron beam metal deposition.
전자빔 금속 증착을 포함하는 물리 기상 증착 방법은 가스 분자(gas molecule)의 평균 자유 행로(mean free path)가 길고 방향성을 갖는 성질이 있어, 증착을 할 때 일반적으로 그림자 효과가 나타나게 된다. 도 2는 그림자 효과를 설명해 준다. 긴 평균 자유 행로와 일정한 방향성 때문에 완전히, 또는 부분적으로 그림자(shadow)된 영역이 형성되게 된다.Physical vapor deposition methods, including electron beam metal deposition, have a long and directional nature of the mean free path of gas molecules, so that the shadowing effect is generally observed during deposition. 2 illustrates the shadow effect. Because of the long average free path and constant directionality, fully or partially shadowed areas are formed.
이러한 효과를 이용하여 비용이 많이 드는 전자빔, UV, X-ray lithography등의 방법을 이용하지 않더라도 나노미터 크기의 간격을 가지는 금속 구조물 제작이 가능하다. By using this effect, it is possible to manufacture a metal structure having a nanometer sized gap without using expensive electron beam, UV, X-ray lithography, and the like.
다음으로, 연장 전극층의 형성을 위해, 우선 기판 각도를 미리 설정된 각도로 조절한 후(S120), 연장 전극층의 증착을 수행하는데(S130), 연장 전극층의 두께 조절을 위해 미리 설정된 시간에 따라 증착 시간을 조절한다(S140). Next, in order to form the extension electrode layer, first adjust the substrate angle to a predetermined angle (S120), and then perform the deposition of the extension electrode layer (S130), the deposition time according to a predetermined time for adjusting the thickness of the extension electrode layer To adjust (S140).
이와 같이, 물리 기상 증착시 발생하는 그림자 효과를 이용하여 이미 형성된 전극의 일측에 연장된 전극을 추가로 형성함으로써, 공정단계가 간단하고 공정비용이 적게 들어 대량 생산이 가능하면서도, 아세톤 등을 이용한 화학 공정이 필요 없어 플렉서블 기판에도 적용 가능한 미세 전극 형성 방법을 제공할 수 있게 된다.In this way, by forming an extended electrode on one side of the electrode already formed by using the shadow effect generated during physical vapor deposition, the process step is simple and the process cost is low, mass production is possible, but chemicals using acetone, etc. Since no process is required, it is possible to provide a method for forming a fine electrode applicable to a flexible substrate.
도 3은 도 1의 방법을 이용하여 나노 채널을 제작하는 예를 도시한 도면이다.FIG. 3 is a diagram illustrating an example of fabricating a nanochannel using the method of FIG. 1.
도 3에는, 두 번의 전자빔 증착 방법을 이용하여 플렉서블 기판 위에 나노채널을 형성하는 공정 방법이 도시되어 있다. 공정 진행을 위하여 각각 다른 두 개의 쉐도우(shadow) 마스크가 쓰이고 있다. 3 shows a process method of forming nanochannels on a flexible substrate using two electron beam deposition methods. Two different shadow masks are used for the process.
도 4는 도 3의 공정을 진행했을 때, 서브마이크로미터(sub-micrometer) 간격을 가지는 금속 구조물이 형성되었음을 보여주는 도면이다. 금속 증착 시에 기판의 기울임 각도(tilted angle) 변화에 따라 간격이 조정이 됨을 확인할 수 있다.FIG. 4 is a view illustrating a metal structure having a sub-micrometer spacing when the process of FIG. 3 is performed. It can be seen that the gap is adjusted according to the change of the tilted angle of the substrate during metal deposition.
도 5는 나노 채널을 갖는 유기(organic) TFT의 가능한 구조의 예를 도시한 도면이다.5 is a diagram showing an example of a possible structure of an organic TFT having nanochannels.
도 5에서, 왼쪽 도면은 바텀 게이트(bottom gate)를 가지는 구조를 도시하고 있으며, 오른쪽은 탑 게이트(top gate)를 가지는 TFT 소자 구조를 도시하고 있다.In FIG. 5, the left figure shows a structure having a bottom gate, and the right side shows a TFT device structure having a top gate.
도 6은 나노 채널을 갖는 CNTs TFT의 가능한 구조의 예를 도시한 도면이다. 6 is a diagram showing an example of a possible structure of a CNTs TFT having nanochannels.
도 6은 제안된 방법을 이용하여 제작할 수 있는 CNTs network TFT 구조를 도시하고 있으며, 도 6의 왼쪽 그림은 소스-드레인(source-drain) 전극과의 바텀 컨텍(bottom contact)를 가지는 구조가 도시되어 있고, 오른쪽은 탑 컨택(top contact)을 가지는 구조가 도시되어 있다.
FIG. 6 illustrates a CNTs network TFT structure that can be fabricated using the proposed method. FIG. 6 shows a structure having bottom contact with a source-drain electrode. The right side shows a structure having a top contact.
본 발명은 그림자 효과가 형성되는 (shadow effect) 금속 증착과정을 이용하여 간격이 매우 좁은(sub-micrometer) 채널 길이를 갖는 박막 트랜지스터(thin film transistor)를 플렉서블(flexible) 기판 위에 쉽게 제작하고 대량 생산할 수 있게 하기 위한 것이다.The present invention makes it easy to fabricate and mass-produce thin film transistors with a sub-micrometer channel length on a flexible substrate using a shadow effect metal deposition process. It is to be able to.
본 발명에서는 전자빔 증착을 할 때 발생하는 그림자 효과를 이용하여 나노채널을 갖는 TFT를 구현할 수 있다. 즉, 전자빔을 이용하여 금속 증착을 할 때 나타나는 그림자 형성 효과를 이용하여, 플렉서블한 기판 위에 나노채널을 갖는 박막 트랜지스터(thin film transistor)를 쉽게 제작할 수 있다. In the present invention, a TFT having a nanochannel may be implemented by using a shadow effect generated when electron beam deposition is performed. That is, a thin film transistor having nanochannels can be easily manufactured on a flexible substrate by using a shadow forming effect that appears when metal deposition is performed using an electron beam.
플렉서블한 기판 위에 유기(organic) 물질 또는, 탄소나노튜브 네트워크를 이용한 나노채널 크기를 갖는 TFT를 구현하는데, 공정 프로세스가 간단하며 공정비용이 적게 들고 대량생산이 가능하다. 무엇보다 플렉서블 기판으로 공정이 가능한 호환성 있는 방법이다. To implement a TFT having a nanochannel size using an organic material or a carbon nanotube network on a flexible substrate, the process process is simple, the process cost is low, and mass production is possible. First of all, it is a compatible method that can be processed with flexible substrates.
이와 같이, 두 개의 그림자(shadow) 마스크를 이용하여, 기판을 기울여 전자빔 금속증착을 하면 나노채널을 형성할 수 있다. 나노채널을 만들기 위한 기존의 방법들과 비교하면 공정 단계가 매우 간단하고, 비용이 적게 드는 장점이 있다. As such, when two shadow masks are used, the nanochannel may be formed by tilting the substrate to perform electron beam metal deposition. Compared to conventional methods for making nanochannels, the process step is very simple and inexpensive.
또한, 두 번째 금속증착을 할 때, 기울임 각도(tilted angle)를 조정하면 나노채널의 크기도 원하는 데로 조절할 수 있다. 기존의 방법에서는 다른 선폭의 구조물 형성을 위해서는 고가의 포토 마스크(photo mask)를 다시 제작해야 한다거나 몰드(mold)를 다시 제작해야하는 어려움이 있는데, 이러한 문제를 해결할 수 있다. In addition, when the second metal deposition, adjusting the tilted angle (tilted angle) can also adjust the size of the nano-channel as desired. In the conventional method, in order to form structures having different line widths, an expensive photo mask has to be manufactured again or a mold has to be manufactured again. This problem can be solved.
무엇보다도 제안된 방법은 아세톤 등의 화학(chemical) 공정을 할 필요가 없어, 플렉서블한 기판을 가지고도 충분히 공정이 가능하다는 큰 장점이 있다.
First of all, the proposed method does not require a chemical process such as acetone, and thus has a great advantage that the process can be sufficiently performed with a flexible substrate.
본 발명은 두 개의 쉐도우(shadow) 마스크와 그림자 효과를 이용하여 TFT 나노채널을 제작하는 기술, 기판의 기울임 각도(Tilted angle)를 조정하여 금속 증착 시간으로 나노채널의 길이를 조절하는 기술, 유기(Organic) TFT 제작과정에 그림자 효과를 이용하여 나노채널을 형성하는 기술, 탄소 나노 튜브 네트워크(CNTs network) TFT 제작과정에 그림자 효과를 이용하여 나노채널을 형성하는 기술, 그림자효과 증착 과정을 이용하여 플렉서블 기판에 나노채널을 형성하는 기술을 제시한다.
The present invention provides a technique for manufacturing a TFT nanochannel using two shadow masks and a shadow effect, a technique for adjusting the length of the nanochannel by metal deposition time by adjusting a tilted angle of a substrate, and organic ( Organic) technology to form nanochannels using shadow effect in TFT manufacturing process, technology to form nanochannels using shadow effect in TFT manufacturing process, and flexible using shadow effect deposition process A technique for forming nanochannels in a substrate is presented.
본 발명이 비록 일부 바람직한 실시예에 의해 설명되었지만, 본 발명의 범위는 이에 의해 제한되어서는 아니 되고, 특허청구범위에 의해 뒷받침되는 상기 실시예의 변형이나 개량에도 미쳐야 할 것이다.Although the present invention has been described in terms of some preferred embodiments, the scope of the present invention should not be limited thereby but should be modified and improved in accordance with the above-described embodiments.
Claims (6)
그림자 효과를 이용하여 상기 전극층들 사이의 미리 설정된 연장 전극층 영역에 상기 전극층들 중 일부와 연결된 연장 전극층을 증착하여 형성하는 단계를 포함하는 플렉서블 기판상의 미세 전극 간격 형성 방법으로서,
상기 연장 전극층의 형성 물질이 상기 연장 전극층 영역에만 증착되도록 하는 개구 패턴이 형성된 마스크 부재를 상기 전극층 영역상에 위치시키는 단계를 더 포함하는 것을 특징으로 하는 플렉서블 기판상의 미세 전극 간격 형성 방법.Forming an electrode layer on a plurality of preset electrode layer regions on the flexible substrate; And
A method of forming fine electrode gaps on a flexible substrate, the method comprising: depositing and forming an extension electrode layer connected to some of the electrode layers in a predetermined extension electrode layer region between the electrode layers by using a shadow effect.
And placing a mask member having an opening pattern on the electrode layer region so that the material of forming the extension electrode layer is deposited only on the extension electrode layer region.
상기 연장 전극층이 형성되는 영역의 크기는 상기 그림자 효과를 유발하는 증착 각도의 조절에 의해 조절되는 것을 특징으로 하는 플렉서블 기판상의 미세 전극 간격 형성 방법.The method of claim 1,
The size of the region in which the extension electrode layer is formed is controlled by the adjustment of the deposition angle causing the shadow effect.
상기 증착 각도의 조절은 상기 기판의 기울임 각도를 조절함으로써 수행되는 것을 특징으로 하는 플렉서블 기판상의 미세 전극 간격 형성 방법. The method of claim 2,
The method of forming a fine electrode gap on the flexible substrate, characterized in that the adjustment of the deposition angle is performed by adjusting the tilt angle of the substrate.
상기 연장 전극층이 형성되는 영역의 크기는 상기 연장 전극층 증착 시간의 조절에 의해 조절되는 것을 특징으로 하는 플렉서블 기판상의 미세 전극 간격 형성 방법.The method of claim 1,
The size of the region where the extension electrode layer is formed is controlled by the adjustment of the extension electrode layer deposition time fine electrode gap forming method on the flexible substrate.
상기 연장 전극층의 증착은 전자빔 증착을 이용하여 수행되는 것을 특징으로 하는 플렉서블 기판상의 미세 전극 간격 형성 방법.The method of claim 1,
And depositing the extension electrode layer using electron beam deposition.
상기 전극층들 사이의 미리 설정된 영역은 트랜지스터 소자의 소스 전극과 드레인 전극 사이의 영역인 것을 특징으로 하는 플렉서블 기판상의 미세 전극 간격 형성 방법.The method of claim 1,
The predetermined region between the electrode layers is a region between the source electrode and the drain electrode of the transistor element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100130511A KR101213139B1 (en) | 2010-12-20 | 2010-12-20 | Method for forming fine electrode gap on a flexible substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100130511A KR101213139B1 (en) | 2010-12-20 | 2010-12-20 | Method for forming fine electrode gap on a flexible substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120069107A KR20120069107A (en) | 2012-06-28 |
| KR101213139B1 true KR101213139B1 (en) | 2012-12-18 |
Family
ID=46687428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100130511A KR101213139B1 (en) | 2010-12-20 | 2010-12-20 | Method for forming fine electrode gap on a flexible substrate |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101213139B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009029302A2 (en) * | 2007-05-08 | 2009-03-05 | University Of Washington | Shadow edge lithography for nanoscale patterning and manufacturing |
-
2010
- 2010-12-20 KR KR1020100130511A patent/KR101213139B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009029302A2 (en) * | 2007-05-08 | 2009-03-05 | University Of Washington | Shadow edge lithography for nanoscale patterning and manufacturing |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120069107A (en) | 2012-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Han et al. | Seeded growth of highly crystalline molybdenum disulphide monolayers at controlled locations | |
| US8809153B2 (en) | Graphene transistors with self-aligned gates | |
| Nam et al. | MoS2 transistors fabricated via plasma-assisted nanoprinting of few-layer MoS2 flakes into large-area arrays | |
| US8124463B2 (en) | Local bottom gates for graphene and carbon nanotube devices | |
| US7586130B2 (en) | Vertical field effect transistor using linear structure as a channel region and method for fabricating the same | |
| Kang et al. | A robust highly aligned DNA nanowire array-enabled lithography for graphene nanoribbon transistors | |
| JP5695656B2 (en) | Self-aligned graphene transistor | |
| US7772125B2 (en) | Structure in which cylindrical microstructure is maintained in anisotropic groove, method for fabricating the same, and semiconductor device, TFT driving circuit, panel, display and sensor using the structure in which cylindrical microstructure is maintained in anisotropic groove | |
| Ben-Sasson et al. | Patterned electrode vertical field effect transistor fabricated using block copolymer nanotemplates | |
| US9929238B2 (en) | Graphene-containing device having graphene nanopatterns separated by narrow dead zone distance | |
| US8053846B2 (en) | Field effect transistor (FET) having nano tube and method of manufacturing the FET | |
| Yun et al. | Stencil nano lithography based on a nanoscale polymer shadow mask: Towards organic nanoelectronics | |
| Shirak et al. | High performance horizontal gate-all-around silicon nanowire field-effect transistors | |
| Kneppe et al. | Solution-processed pseudo-vertical organic transistors based on TIPS-pentacene | |
| Liu et al. | Nanofabrication of graphene field-effect transistors by thermal scanning probe lithography | |
| Conde-Rubio et al. | Edge-contact MoS2 transistors fabricated using thermal scanning probe lithography | |
| Wen et al. | ZrTe2 Compound Dirac Semimetal Contacts for High-Performance MoS2 Transistors | |
| Kim et al. | Fabrication of amorphous IGZO thin film transistor using self-aligned imprint lithography with a sacrificial layer | |
| JP2009194362A (en) | Thin-film transistor containing nanowire, and its manufacturing method | |
| Sangwan et al. | Controlled growth, patterning and placement of carbon nanotube thin films | |
| Böttger et al. | Sensitivity control of carbon nanotube-based piezoresistive sensors by drain-induced barrier thinning | |
| KR101213139B1 (en) | Method for forming fine electrode gap on a flexible substrate | |
| US7211463B2 (en) | Process to improve carrier mobility of organic semiconductor | |
| JP2008071867A (en) | Organic transistor, and manufacturing method of organic transistor | |
| Fuchs et al. | Nanowire fin field effect transistors via UV-based nanoimprint lithography |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160928 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |