KR20140071971A - Insulating film and production method for same - Google Patents
Insulating film and production method for same Download PDFInfo
- Publication number
- KR20140071971A KR20140071971A KR1020137035127A KR20137035127A KR20140071971A KR 20140071971 A KR20140071971 A KR 20140071971A KR 1020137035127 A KR1020137035127 A KR 1020137035127A KR 20137035127 A KR20137035127 A KR 20137035127A KR 20140071971 A KR20140071971 A KR 20140071971A
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- insulating film
- silicon nitride
- semiconductor layer
- film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 96
- 239000010408 film Substances 0.000 claims abstract description 443
- 239000004065 semiconductor Substances 0.000 claims abstract description 203
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 171
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 171
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 50
- 125000004430 oxygen atom Chemical group O* 0.000 claims abstract description 40
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000011737 fluorine Substances 0.000 claims abstract description 29
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 125000001153 fluoro group Chemical group F* 0.000 claims abstract description 14
- 239000010409 thin film Substances 0.000 claims abstract description 7
- 125000004433 nitrogen atom Chemical group N* 0.000 claims abstract description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000007789 gas Substances 0.000 claims description 402
- 229910052760 oxygen Inorganic materials 0.000 claims description 59
- 238000002161 passivation Methods 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 49
- 239000001301 oxygen Substances 0.000 claims description 43
- 229910052710 silicon Inorganic materials 0.000 claims description 39
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 36
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 16
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 15
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 11
- 239000000654 additive Substances 0.000 claims description 9
- 230000000996 additive effect Effects 0.000 claims description 9
- 239000011651 chromium Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- 239000010955 niobium Substances 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052797 bismuth Inorganic materials 0.000 claims description 5
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 229910052735 hafnium Inorganic materials 0.000 claims description 5
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052758 niobium Inorganic materials 0.000 claims description 5
- 229910052718 tin Inorganic materials 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052720 vanadium Inorganic materials 0.000 claims description 2
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 170
- 239000004020 conductor Substances 0.000 description 27
- 230000015556 catabolic process Effects 0.000 description 25
- 230000015572 biosynthetic process Effects 0.000 description 22
- 239000000203 mixture Substances 0.000 description 22
- 239000011521 glass Substances 0.000 description 21
- 238000004544 sputter deposition Methods 0.000 description 21
- 230000008859 change Effects 0.000 description 19
- 239000013078 crystal Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 16
- 150000002500 ions Chemical class 0.000 description 15
- 229910052738 indium Inorganic materials 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 125000004429 atom Chemical group 0.000 description 10
- 229910007541 Zn O Inorganic materials 0.000 description 9
- 230000007423 decrease Effects 0.000 description 9
- 229910052739 hydrogen Inorganic materials 0.000 description 9
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 238000005259 measurement Methods 0.000 description 7
- -1 oxygen ions Chemical class 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 238000002156 mixing Methods 0.000 description 6
- 238000009616 inductively coupled plasma Methods 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 229910052774 Proactinium Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 3
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 2
- 229910019092 Mg-O Inorganic materials 0.000 description 2
- 229910019395 Mg—O Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910020068 MgAl Inorganic materials 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 229910020175 SiOH Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052789 astatine Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000004451 qualitative analysis Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
- C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
- C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/34—Nitrides
- C23C16/345—Silicon nitride
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
실리콘 원자, 불소 원자 및 질소 원자를 포함하는 절연막으로서, 산소 원자를 포함하는 기판 상에 배치된 제1 실리콘나이트라이드막과, 이 제1 실리콘나이트라이드막에 접하여 배치된 제2 실리콘나이트라이드막을 구비하고, 상기 제2 실리콘나이트라이드막에 포함되는 불소량은, 상기 제1 실리콘나이트라이드막에 포함되는 불소량보다 많은 절연막이 제공되고, 인듐 원자 및 산소 원자를 포함하는 산화물 반도체층과, 실리콘 원자, 불소 원자 및 질소 원자를 포함하는 절연막을 갖는 반도체 소자가 제공된다. 이 반도체 소자는 박막 트랜지스터로 할 수 있다.A first silicon nitride film disposed on a substrate including oxygen atoms and a second silicon nitride film disposed in contact with the first silicon nitride film as an insulating film containing silicon atoms, fluorine atoms, and nitrogen atoms And an amount of the fluorine contained in the second silicon nitride film is set to be larger than the amount of fluorine contained in the first silicon nitride film and is provided with an oxide semiconductor layer containing indium atoms and oxygen atoms, , A semiconductor element having an insulating film containing a fluorine atom and a nitrogen atom is provided. This semiconductor element can be a thin film transistor.
Description
본 발명은 절연막 및 그 제조 방법에 관한 것이다. 또한, 본 발명은 절연막과 산화물 반도체층을 갖는 반도체 소자에 관한 것이기도 하다. The present invention relates to an insulating film and a manufacturing method thereof. The present invention also relates to a semiconductor device having an insulating film and an oxide semiconductor layer.
최근 반도체의 특성을 이용한, 다양한 전기적 기능을 발현할 수 있는 반도체 소자가 많이 개발되고 있다. 이러한 반도체 소자로서, 예컨대, 액정 표시 장치, 박막 EL(electroluminescence) 표시 장치, 유기 EL 표시 장치 등에 있어서 이용되는 박막 트랜지스터가 알려져 있다. 트랜지스터를 비롯한 반도체 소자의 고성능화를 목적으로 하여, 종래부터 다양한 연구가 이루어지고 있다. BACKGROUND ART [0002] Recently, many semiconductor devices capable of manifesting various electrical functions using characteristics of semiconductors have been developed. As such a semiconductor element, for example, a thin film transistor used in a liquid crystal display device, a thin film EL (electroluminescence) display device, an organic EL display device and the like is known. Various studies have conventionally been conducted for the purpose of improving the performance of semiconductor devices including transistors.
예컨대, 종래 기초 절연막 상에 제1 층간 절연막, 제2 층간 절연막 및 제3 층간 절연막을 순차 적층하는 반도체 장치의 제조 방법이 알려져 있다(일본 특허 제3148183호 공보(특허문헌 1)). For example, a manufacturing method of a semiconductor device in which a first interlayer insulating film, a second interlayer insulating film, and a third interlayer insulating film are sequentially layered on a basic insulating film is known (Japanese Patent No. 3148183 (Patent Document 1)).
제1 및 제3 층간 절연막은 실리콘나이트라이드막(SiN막)으로 이루어지고 제2 층간 절연막은 불화실리콘옥사이드막(SiOF막)으로 이루어진다. The first and third interlayer insulating films are made of a silicon nitride film (SiN film) and the second interlayer insulating film is made of a silicon fluoride oxide film (SiOF film).
그리고, 제1 및 제3 층간 절연막으로서의 SiN막은, 불화실란(SiF4) 가스 및 질소(N2) 가스를 재료 가스로서 이용하여, 플라즈마 CVD(Chemical Vapor Deposition)법에 의해서 성막된다. The SiN film as the first and third interlayer insulating films is formed by a plasma CVD (Chemical Vapor Deposition) method using silane fluoride (SiF 4 ) gas and nitrogen (N 2 ) gas as a material gas.
이 제조 방법에서는, 수소(H) 원자를 포함하지 않는 가스(SiF4)를 이용하여 SiN막을 성막하기 때문에, 성막 중에 불소(F)를 포함하는 층간 절연막이 H 라디칼에 노출되는 일이 없어, F와의 반응을 억제할 수 있다. In this manufacturing method, since an SiN film is formed using a gas (SiF 4 ) containing no hydrogen (H) atoms, an interlayer insulating film containing fluorine (F) is not exposed to H radicals during film formation, Can be suppressed.
또한, 아모르퍼스 In-Ga-Zn-oxide(a-IGZO)를 채널층에 이용한 박막 트랜지스터(TFT: Thin Film Transistor)가 알려져 있다(Japanese Journal of Applied Physics 49(2010) 03CB04(비특허문헌 1)). Further, a thin film transistor (TFT) using amorphous In-Ga-Zn-oxide (a-IGZO) as a channel layer is known (Japanese Journal of Applied Physics 49 (2010) 03CB04 ).
이 TFT는, 유리 기판 상에 게이트 전극, 절연막 및 a-IGZO를 순차 적층하여, a-IGZO 상에 소스 전극 및 드레인 전극을 배치한 구조로 이루어진다. 그리고, 게이트 전극은 텅스텐(W)으로 이루어지고, 소스 전극 및 드레인 전극은 티탄(Ti)으로 이루어지고, 절연막은 산화실리콘(SiOx)으로 이루어진다. This TFT has a structure in which a gate electrode, an insulating film and a-IGZO are sequentially laminated on a glass substrate, and a source electrode and a drain electrode are arranged on a-IGZO. The gate electrode is made of tungsten (W), the source electrode and the drain electrode are made of titanium (Ti), and the insulating film is made of silicon oxide (SiO x ).
이 TFT는 절연막을 성막한 후에 a-IGZO를 성막함으로써 제조된다. This TFT is manufactured by forming an a-IGZO film after forming an insulating film.
종래 TFT의 채널층으로서는 비정질 실리콘층이 많이 사용되고 있었지만, 최근 비정질 실리콘층을 대신하는 층으로서, IGZO 등의 산화물 반도체층이 주목을 받고 있다. 산화물 반도체층은, 비정질 실리콘층과 비교하여, 캐리어 이동도가 크다고 하는 이점을 갖고 있다. 예컨대, 일본 특허 공개 제2008-199005호 공보(특허문헌 2)에는, 도전성을 보이는 산화물 분말의 소결체로 이루어지는 타겟을 이용한 스퍼터링에 의해, 비정질의 산화물 반도체층을 형성하는 기술이 개시되어 있다. Conventionally, amorphous silicon layers have been widely used as channel layers of TFTs. Recently, oxide semiconductor layers such as IGZO have attracted attention as layers instead of amorphous silicon layers. The oxide semiconductor layer has an advantage that the carrier mobility is larger than that of the amorphous silicon layer. For example, Japanese Patent Laid-Open Publication No. 2008-199005 (Patent Document 2) discloses a technique for forming an amorphous oxide semiconductor layer by sputtering using a target made of a sintered body of oxide powder showing conductivity.
또한, TFT와 같은 반도체 소자는, 산화물 반도체층으로 이루어지는 채널층 이외에도 다양한 역할을 갖는 층을 갖는다. 종래, 이들 층의 조성으로서, 산화물 반도체층과 조합하는 경우에 채용되고 있는 조성은, 일본 특허 공개 제2010-073894호 공보(특허문헌 3)에 개시되어 있는 바와 같이, 실리콘옥사이드(SiO2), 실리콘나이트라이드(SiN), 이트륨옥사이드(Y2O3), 알루미늄옥사이드(Al2O3), 하프늄옥사이드(Hf2O2), 티탄옥사이드(TiO2) 등이었다. A semiconductor device such as a TFT has a layer having various roles in addition to a channel layer made of an oxide semiconductor layer. Conventionally, as a composition of these layers, a composition employed in combination with an oxide semiconductor layer is disclosed in JP-A-2010-073894 (Patent Document 3), and silicon oxides (SiO 2 ) (SiN), yttrium oxide (Y 2 O 3 ), aluminum oxide (Al 2 O 3 ), hafnium oxide (Hf 2 O 2 ), and titanium oxide (TiO 2 ).
그러나, 특허문헌 1 및 비특허문헌 1에 기재된 제조 방법에서는, 유리 및 a-IGZO 등의 산소(O) 원자를 포함하는 재료 상에 절연막을 형성했을 때에 전기 절연 성능이 크게 저하된다고 하는 문제에 대처하기가 곤란하다. However, in the manufacturing methods described in
또한, 특허문헌 2 및 3에 기재된 산화물 반도체층을 채널층으로서 이용한 TFT에 있어서, 게이트-소스 사이, 소스-드레인 사이의 전압을 ±20 V 이상으로 사용할 때, 전압이 반복해서 소인(掃引)됨으로써 동작 전압의 임계치(이하 「Vth」라고도 함)가 변화되기 쉬운 경향이 있었다. 이 때문에, 산화물 반도체층을 이용한 TFT에 있어서, Vth가 안정되지 않고, 소스-드레인 사이로 흐르는 전류치가 변화되기 때문에, 결과적으로 TFT의 특성이 안정되지 못한다고 하는 문제가 있었다. In the TFT using the oxide semiconductor layer described in
본 발명은 상기 현재 상황에 감안하여 이루어진 것으로, 제1 발명의 목적은, 산소(O) 원자를 포함하는 재료 상에 형성된 절연 성능이 양호한 절연막을 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the first invention is to provide an insulating film formed on a material containing oxygen (O) atoms with good insulating performance.
또한, 제1 발명의 다른 목적은, 산소(O) 원자를 포함하는 재료 상에 절연 성능이 양호한 절연막을 제조하는 제조 방법을 제공하는 것이다. 본 발명의 절연막은 TFT의 구성층으로서 이용하기에 적합하다. Another object of the first invention is to provide a manufacturing method for manufacturing an insulating film having good insulating performance on a material containing oxygen (O) atoms. The insulating film of the present invention is suitable for use as a constituent layer of a TFT.
더욱이, 제2 발명은, 산화물 반도체층을 이용한 반도체 소자이며, Vth의 변화가 억제된, 특성이 안정화된 반도체 소자를 제공하는 것을 목적으로 한다.It is a further object of the present invention to provide a semiconductor device using an oxide semiconductor layer, in which a change in Vth is suppressed and characteristics are stabilized.
제1 발명의 절연막은, 실리콘 원자, 불소 원자 및 질소 원자를 포함하는 절연막이며, 제1 및 제2 실리콘나이트라이드막을 갖춘다. 제1 실리콘나이트라이드막은 산소 원자를 포함하는 기판 상에 배치된다. 제2 실리콘나이트라이드막은 제1 실리콘나이트라이드막에 접하여 배치된다. 그리고, 제2 실리콘나이트라이드막에 포함되는 불소량은 제1 실리콘나이트라이드막에 포함되는 불소량보다 많다. The insulating film of the first invention is an insulating film containing silicon atoms, fluorine atoms and nitrogen atoms, and is provided with first and second silicon nitride films. The first silicon nitride film is disposed on a substrate containing oxygen atoms. The second silicon nitride film is disposed in contact with the first silicon nitride film. The amount of fluorine contained in the second silicon nitride film is larger than the amount of fluorine contained in the first silicon nitride film.
또한, 제1 발명은 상기한 절연막의 제조 방법에 관한 것이기도 하며, 그 제조 방법은, 실리콘 원자와 불소 원자를 포함하는 주(主)가스와, 적어도 질소 가스로 이루어지는 부(副)가스의 가스 유량비를 기준치 이상으로 설정하여 산소 원자를 포함하는 기판 상에 제1 실리콘나이트라이드막을 퇴적하는 제1 공정과, 주가스와 질소 가스의 가스 유량비를 기준치보다 작은 값으로 설정하여 제1 실리콘나이트라이드막에 접하여 제2 실리콘나이트라이드막을 퇴적하는 제2 공정을 포함한다. The first invention also relates to a manufacturing method of the above-mentioned insulating film, and a manufacturing method thereof is a manufacturing method of a semiconductor device including a main gas containing silicon atoms and fluorine atoms and a gas of a subsidiary gas composed of at least nitrogen gas A first step of depositing a first silicon nitride film on a substrate containing oxygen atoms by setting a flow rate ratio to a reference value or more; and a second step of depositing a first silicon nitride film on the first silicon nitride film by setting a gas flow rate ratio of the main gas and nitrogen gas to a value smaller than a reference value And depositing a second silicon nitride film in contact with the second silicon nitride film.
여기서, 상기 부가스는, 수소 원자를 포함하는 가스와 산소 원자를 포함하는 가스 중 어느 하나와, 질소 가스로 이루어지는 것이 바람직하다. Here, it is preferable that the additive be composed of a gas containing a hydrogen atom and a gas containing an oxygen atom, and nitrogen gas.
또한, 상기 부가스는, 수소 원자를 포함하는 가스와, 질소 가스로 이루어지는 것이라도 좋다. Further, the additive may be composed of a gas containing a hydrogen atom and a nitrogen gas.
또한, 상기 기판의 표면은 금속에 의해서 덮여 있고, 상기 부가스는 질소 가스만으로 이루어지는 것이라도 좋다. Further, the surface of the substrate may be covered with a metal, and the vortex may be composed of only nitrogen gas.
제2 발명은 반도체 소자에 관한 것이며, 이 반도체 소자는, 인듐 원자 및 산소 원자를 포함하는 산화물 반도체층과, 실리콘 원자, 불소 원자 및 질소 원자를 포함하는 절연막을 갖는 반도체 소자이다. The second invention relates to a semiconductor device, which is a semiconductor device having an oxide semiconductor layer containing indium atoms and oxygen atoms, and an insulating film containing silicon atoms, fluorine atoms and nitrogen atoms.
상기 반도체 소자에 있어서, 산화물 반도체층과 절연막이 접하고 있는 것이 바람직하다. In the semiconductor device, it is preferable that the oxide semiconductor layer and the insulating film are in contact with each other.
상기 반도체 소자에 있어서, 절연막은, 게이트 절연막 및 패시베이션막 중 적어도 한쪽인 것이 바람직하다. In the semiconductor device, it is preferable that the insulating film is at least one of a gate insulating film and a passivation film.
상기 반도체 소자에 있어서, 절연막에 있어서의 불소 원자의 함유량은 0 원자%보다 크고, 30 원자% 이하인 것이 바람직하다. In the semiconductor device, the content of fluorine atoms in the insulating film is preferably greater than 0 atomic% and not greater than 30 atomic%.
상기 반도체 소자에 있어서, 절연막은 수소 원자를 더 포함하며, 절연막에 있어서의 수소 원자의 함유량은 0 원자%보다 크고 7 원자% 이하인 것이 바람직하다. In the semiconductor device, the insulating film further includes hydrogen atoms, and the content of hydrogen atoms in the insulating film is preferably greater than 0 atomic% and not greater than 7 atomic%.
상기 반도체 소자에 있어서, 절연막은 산소 원자를 더 포함하며, 절연막에 있어서의 산소 원자의 함유량은 0 원자%보다 크고 25 원자% 미만인 것이 바람직하다. In the semiconductor device, the insulating film further includes oxygen atoms, and the content of oxygen atoms in the insulating film is preferably greater than 0 atomic% and less than 25 atomic%.
상기 반도체 소자에 있어서, 절연막은 게이트 절연막이며, 게이트 절연막과 반도체층이 접하는 계면 근방의 반도체층에 있어서의 산소량 A와, 계면 근방 이외의 반도체층에 있어서의 산소량 B의 비(A/B)는 0.78보다 크고, 1 미만인 것이 바람직하다. 또한, 상기 비(A/B)는 0.8 이상 0.98 이하인 것이 보다 바람직하다. In the semiconductor device, the insulating film is a gate insulating film, and the ratio (A / B) of the oxygen amount A in the semiconductor layer near the interface between the gate insulating film and the semiconductor layer to the oxygen amount B in the semiconductor layers other than the vicinity of the interface is It is preferably greater than 0.78 and less than 1. The ratio (A / B) is more preferably 0.8 or more and 0.98 or less.
상기 반도체 소자에 있어서, 절연막은 패시베이션막이며, 패시베이션막과 반도체층이 접하는 계면 근방의 반도체층에 있어서의 산소량 C와, 계면 근방 이외의 반도체층에 있어서의 산소량 D의 비(C/D)는 1.05 이상 1.3 이하인 것이 바람직하다. In the semiconductor device, the insulating film is a passivation film. The ratio (C / D) of the oxygen amount C in the semiconductor layer near the interface between the passivation film and the semiconductor layer to the oxygen amount D in the semiconductor layers other than the vicinity of the interface is More preferably 1.05 or more and 1.3 or less.
상기 반도체 소자에 있어서, 반도체층은 질소(N), 알루미늄(Al), 실리콘(Si), 티탄(Ti), 바나듐(V), 크롬(Cr), 지르코늄(Zr), 니오븀(Nb), 몰리브덴(Mo), 하프늄(Hf), 탄탈(Ta), 텅스텐(W), 주석(Sn) 및 비스무트(Bi)로 이루어지는 그룹에서 선택되는 1종 이상의 원소를 더 포함하는 것이 바람직하다. In the semiconductor device, the semiconductor layer may include at least one selected from the group consisting of N, Al, Si, Ti, V, Cr, Zr, Nb, At least one element selected from the group consisting of molybdenum (Mo), hafnium (Hf), tantalum (Ta), tungsten (W), tin (Sn) and bismuth (Bi).
상기 반도체 소자에 있어서, 반도체 소자가 박막 트랜지스터인 것이 바람직하다. In the semiconductor element, it is preferable that the semiconductor element is a thin film transistor.
제1 발명의 절연막에 있어서는, 제2 실리콘나이트라이드막의 불소 농도가 제1 실리콘나이트라이드막의 불소 농도보다 많은 구조로 이루어진다. 즉, 제1 실리콘나이트라이드막의 불소 농도는 제2 실리콘나이트라이드막의 불소 농도보다 적다. 이것은, 제1 실리콘나이트라이드막의 성막시에 있어서의 플라즈마 내의 F 라디칼의 농도를 제2 실리콘나이트라이드막의 성막시에 있어서의 플라즈마 내의 F 라디칼의 농도보다 낮게 하여 제1 실리콘나이트라이드막을 성막하는 데에 기인하고 있다. In the insulating film of the first invention, the fluorine concentration of the second silicon nitride film is larger than the fluorine concentration of the first silicon nitride film. That is, the fluorine concentration of the first silicon nitride film is smaller than the fluorine concentration of the second silicon nitride film. This is because the concentration of the F radical in the plasma at the time of forming the first silicon nitride film is made lower than the concentration of the F radical in the plasma at the time of forming the second silicon nitride film to form the first silicon nitride film .
또한, 플라즈마 내의 F 라디칼을 적게 하면, 산소 원자가 기판으로부터 방출되는 것이 억제되어, 산소 원자가 제1 및 제2 실리콘나이트라이드막에 받아들여지는 것이 억제된다. 그 결과, 절연 파괴 전계 강도가 높고, 또한 누설 전류가 작은 절연막을 제조할 수 있다. Further, when the F radical in the plasma is reduced, the oxygen atoms are inhibited from being released from the substrate, and the oxygen atoms are inhibited from being absorbed into the first and second silicon nitride films. As a result, an insulating film having a high dielectric breakdown field strength and a small leakage current can be produced.
따라서, 제조된 절연막에 있어서, 기판 측의 제1 실리콘나이트라이드막 중의 불소 농도가 절연막의 표면 측의 제2 실리콘나이트라이드막 중의 불소 농도보다 낮아져 있으면, 산소 원자의 절연막에의 혼입이 적어져, 양호한 절연 성능을 얻을 수 있다. Therefore, if the fluorine concentration in the first silicon nitride film on the substrate side of the produced insulating film is lower than the fluorine concentration in the second silicon nitride film on the front surface side of the insulating film, mixing of oxygen atoms into the insulating film is reduced, Good insulation performance can be obtained.
또한, 제1 발명의 절연막의 제조 방법에 있어서는, 주가스와 부가스의 유량비를 기준치 이상으로 설정하여 제1 실리콘나이트라이드막을 성막하고, 주가스와 부가스의 유량비를 기준치보다 작은 값으로 설정하여 제2 실리콘나이트라이드막을 성막한다. 그 결과, 제1 실리콘나이트라이드막의 성막시에 있어서의 플라즈마 내의 F 라디칼의 농도가 제2 실리콘나이트라이드막의 성막시에 있어서의 플라즈마 내의 F 라디칼의 농도보다 낮게 되어, 산소 원자가 기판으로부터 방출되는 것이 억제되고, 산소 원자가 제1 및 제2 실리콘나이트라이드막에 받아들여지는 것이 억제된다. In the method of manufacturing an insulating film according to the first aspect of the present invention, the first silicon nitride film is formed by setting the flow rate ratio of the main gas swab gas to a reference value or higher, and the flow ratio of the main gas swab gas is set to a value smaller than the reference value, A silicon nitride film is formed. As a result, the concentration of the F radical in the plasma at the time of forming the first silicon nitride film becomes lower than the concentration of the F radical in the plasma at the time of film formation of the second silicon nitride film, thereby suppressing the release of oxygen atoms from the substrate , And oxygen atoms are inhibited from being received in the first and second silicon nitride films.
따라서, 절연 파괴 전계 강도가 높고, 누설 전류가 작은 절연막, 즉, 절연 성능이 양호한 절연막을 제조할 수 있다. Therefore, an insulating film having a high dielectric breakdown field strength and a small leakage current, that is, an insulating film having a good insulating performance can be produced.
또한, 제2 발명의 반도체 소자에 의하면, Vth의 변화가 억제된, 특성이 안정화된 반도체 소자를 제공할 수 있다. According to the semiconductor device of the second invention, it is possible to provide a semiconductor device in which variations in Vth are suppressed and characteristics are stabilized.
도 1은 본 발명의 실시형태 1에 의한 절연막의 단면도이다.
도 2는 본 발명의 실시형태 1에 있어서의 플라즈마 장치의 구성을 도시하는 단면도이다.
도 3은 도 2에 도시하는 정합 회로 측에서 본 평면 도체, 급전 전극 및 종단 전극의 평면도이다.
도 4는 도 1에 도시하는 절연막의 제조 방법 1에 있어서의 가스 유량의 타이밍 차트이다.
도 5는 제조 방법 1에 의해서 제조된 절연막의 전기적 특성을 측정하는 방법을 도시하는 도면이다.
도 6은 제조 방법 1에 의해서 제조된 절연막에 있어서의 절연 파괴 전계 강도 및 누설 전류 밀도와 가스 유량비의 관계를 도시하는 도면이다.
도 7은 제조 방법 1을 도시하는 공정도이다.
도 8은 도 1에 도시하는 절연막의 제조 방법 2에 있어서의 가스 유량의 타이밍 차트이다.
도 9는 제조 방법 2에 의해서 제조된 절연막에 있어서의 절연 파괴 전계 강도 및 누설 전류 밀도와 가스 유량비의 관계를 도시하는 도면이다.
도 10은 제조 방법 2를 도시하는 공정도이다.
도 11은 도 1에 도시하는 절연막의 제조 방법 3에 있어서의 가스 유량의 타이밍 차트이다.
도 12는 제조 방법 3에 의해서 제조된 절연막의 전기적 특성을 측정하는 방법을 도시하는 도면이다.
도 13은 제조 방법 3에 의해서 제조된 절연막에 있어서의 누설 전류와 가스 유량비의 관계를 도시하는 도면이다.
도 14는 제조 방법 3을 도시하는 공정도이다.
도 15는 본 발명의 실시형태 1에 의한 절연막의 제조 방법을 도시하는 공정도이다.
도 16은 본 발명의 실시형태 2~4에 의한 TFT의 일례의 개략적인 단면도이다.
도 17은 도 16의 영역 A의 개략적인 확대도이다.
도 18은 도 16에 도시하는 반도체 소자의 제조 공정을 개략적으로 도시하는 단면도이다.
도 19는 도 16의 영역 B의 개략적인 확대도이다. 1 is a cross-sectional view of an insulating film according to
2 is a cross-sectional view showing a configuration of a plasma apparatus according to
3 is a plan view of the planar conductor, the feed electrode, and the termination electrode viewed from the matching circuit side shown in Fig.
4 is a timing chart of the gas flow rate in the insulating
5 is a diagram showing a method of measuring the electrical characteristics of the insulating film manufactured by the
6 is a graph showing the relationship between the dielectric breakdown field strength and the leakage current density and the gas flow rate ratio in the insulating film manufactured by the
7 is a process diagram showing the
8 is a timing chart of the gas flow rate in the insulating
9 is a diagram showing the relationship between the dielectric breakdown field strength and the leakage current density and the gas flow rate ratio in the insulating film manufactured by the
10 is a process diagram showing
11 is a timing chart of the gas flow rate in the insulating
12 is a diagram showing a method of measuring the electrical characteristics of the insulating film manufactured by the
Fig. 13 is a diagram showing the relationship between the leakage current and the gas flow rate in the insulating film manufactured by
14 is a process diagram showing
15 is a process diagram showing a method of manufacturing an insulating film according to the first embodiment of the present invention.
16 is a schematic cross-sectional view of an example of a TFT according to
17 is a schematic enlarged view of area A in Fig.
Fig. 18 is a cross-sectional view schematically showing a manufacturing process of the semiconductor device shown in Fig. 16;
19 is a schematic enlarged view of area B of Fig.
본 발명의 실시형태에 관해서 도면을 참조하면서 상세히 설명한다. 한편, 도면에서 동일하거나 또는 상당하는 부분에는 동일 부호를 붙이고 그 설명은 반복하지 않는다. Embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or equivalent parts are denoted by the same reference numerals and description thereof will not be repeated.
<실시형태 1>≪
이하, 본 발명 중, 제1 발명의 실시형태인 절연막에 관해서 설명한다. Hereinafter, an insulating film which is an embodiment of the first invention in the present invention will be described.
≪절연막≫ «Insulating film»
도 1은 제1 발명의 실시형태 1에 의한 절연막의 단면도이다. 도 1을 참조하면, 제1 발명의 실시형태 1에 의한 절연막(10)은, 기판(1)과, 실리콘나이트라이드막(2)과, 실리콘나이트라이드막(3)을 구비한다. 1 is a sectional view of an insulating film according to
기판(1)은 유리 및 a-IGZO 등의 O 원자를 포함하는 재료로 이루어진다. 실리콘나이트라이드막(2)은 기판(1)의 한 주면(主面)에 접하여 배치된다. 실리콘나이트라이드막(3)은 실리콘나이트라이드막(2)에 접하여 배치된다. The
실리콘나이트라이드막(2, 3)의 각각은 불소 원자 및 수소 원자를 포함한다. 그리고, 실리콘나이트라이드막(2, 3)의 각각은 5 원자%보다 적은 수소 농도를 갖는다. 또한, 실리콘나이트라이드막(3)의 불소 농도는 실리콘나이트라이드막(2)의 불소 농도보다 많다. 또한, 실리콘나이트라이드막(2)은 예컨대 5~100 nm의 막 두께를 지니고, 실리콘나이트라이드막(3)은 예컨대 5~500 nm의 막 두께를 지닌다.Each of the
≪플라즈마 장치≫ «Plasma devices»
도 2는 본 발명의 실시형태 1에 있어서의 플라즈마 장치의 구성을 도시하는 단면도이다. 도 2를 참조하면, 플라즈마 장치(100)는, 진공 용기(20)와, 상부판(22)과, 배기구(24)와, 가스 도입부(26)와, 홀더(32)와, 히터(34)와, 축(36)과, 베어링부(38)와, 마스크(42)와, 구획판(44)과, 평면 도체(50)와, 급전 전극(52)과, 종단 전극(54)과, 절연 플랜지(56)와, 패킹(57, 58)과, 실드 박스(60)와, 고주파 전원(62)과, 정합 회로(64)와, 접속 도체(68, 69)를 구비한다. 2 is a cross-sectional view showing a configuration of a plasma apparatus according to
진공 용기(20)는 금속제이며, 배기구(24)를 통해 진공 배기 장치(도시하지 않음)에 접속된다. 또한, 진공 용기(20)는 전기적으로 접지 노드에 접속된다. 상부판(22)은 진공 용기(20)의 상측을 막도록 진공 용기(20)에 접하여 배치된다. 이 경우, 진공 용기(20)와 상부판(22) 사이에는 진공 시일용의 패킹(57)이 배치된다. The
가스 도입부(26)는, 진공 용기(20) 내에 있어서 구획판(44)보다 상측에 배치된다. 축(36)은 베어링부(38)를 통해 진공 용기(20)의 바닥면에 고정된다. 홀더(32)는 축(36)의 한쪽 끝에 고정된다. 히터(34)는 홀더(32) 내에 배치된다. 마스크(42)는 홀더(32)의 주연부에 있어서 홀더(32) 상에 배치된다. 구획판(44)은 홀더(32)보다 상측에 있어서 진공 용기(20)와 홀더(32) 사이를 막도록 진공 용기(20)의 측벽에 고정된다. The
급전 전극(52) 및 종단 전극(54)은 절연 플랜지(56)를 통해 상부판(22)에 고정된다. 이 경우, 상부판(22)과 절연 플랜지(56) 사이에는 진공 시일용의 패킹(58)이 배치된다. The
평면 도체(50)는, X 방향에 있어서의 양단부가 각각 급전 전극(52) 및 종단 전극(54)에 접하도록 배치된다. The
급전 전극(52) 및 종단 전극(54)은, 후술하는 바와 같이 Y 방향(도 2의 지면에 수직인 방향)에 있어서 평면 도체(50)와 거의 같은 길이를 갖는다. 그리고, 급전 전극(52)은 접속 도체(68)에 의해서 정합 회로(64)의 출력 바(66)에 접속된다. 종단 전극(54)은 접속 도체(69)를 통해 실드 박스(60)에 접속된다. 평면 도체(50), 급전 전극(52) 및 종단 전극(54)은 예컨대 구리 및 알루미늄 등으로 이루어진다. The
실드 박스(60)는 진공 용기(20)의 상측에 배치되어, 상부판(22)에 접한다. 고주파 전원(62)은 정합 회로(64)와 접지 노드 사이에 접속된다. 정합 회로(64)는 실드 박스(60) 상에 배치된다. The
접속 도체(68, 69)는, Y 방향에 있어서 급전 전극(52) 및 종단 전극(54)과 거의 같은 길이를 갖는 판 형상으로 이루어진다. The
가스 도입부(26)는, 가스 봄베(도시하지 않음)로부터 공급된 SiF4 가스, H2 가스 및 N2 가스 등의 가스(28)를 진공 용기(20) 내에 공급한다. 홀더(32)는 기판(1)을 지지한다. 히터(34)는 기판(1)을 원하는 온도로 가열한다. 축(36)은 홀더(32)를 지지한다. 마스크(42)는 기판(1)의 주연부를 덮는다. 이에 따라, 절연막이 기판(1)의 주연부에 형성되는 것을 방지할 수 있다. 구획판(44)은 플라즈마(70)가 기판(1)의 유지 기구에 도달하는 것을 방지한다. The
급전 전극(52)은 접속 도체(68)로부터 공급된 고주파 전류를 평면 도체(50)에 흘린다. 종단 전극(54)은 평면 도체(50)의 단부를 직접 또는 커패시터를 통해 접지 노드에 접속하여, 고주파 전원(62)으로부터 평면 도체(50)에 걸쳐서 고주파 전류의 폐(閉)루프를 만든다. The feeding
고주파 전원(62)은 예컨대 13.56 MHz의 고주파 전력을 정합 회로(64)에 공급한다. 정합 회로(64)는, 고주파 전원(62)으로부터 공급된 고주파 전력을, 반사를 억제하여 접속 도체(68)에 공급한다. The high-frequency power supply 62 supplies the high-frequency power of, for example, 13.56 MHz to the
도 3은, 도 2에 도시하는 정합 회로(64) 측에서 본 평면 도체(50), 급전 전극(52) 및 종단 전극(54)의 평면도이다. 도 3을 참조하면, 평면 도체(50)는, 예컨대 장방형의 평면 형상으로 이루어지고, 변(50a, 50b)을 갖는다. 변(50a)은 변(50b)보다 길다. 그리고, 변(50a)은 X 방향을 따라서 배치되고, 변(50b)은 Y 방향을 따라서 배치된다. 3 is a plan view of the
급전 전극(52) 및 종단 전극(54)은, 각각 평면 도체(50)의 변(50b)을 따라서 평면 도체(50)의 X 방향의 양단부에 배치된다. 급전 전극(52) 및 종단 전극(54)의 Y 방향의 길이는, 고주파 전류(14)를 Y 방향에 있어서 가능한 한 균일하게 흘리기 위해서, 평면 도체(50)의 Y 방향에 평행한 변(50b)의 길이에 가깝게 하는(예컨대, 변(50b)의 길이와 실질적으로 같게 하는) 것이 바람직하지만, 변(50b)의 길이보다 얼마쯤 짧더라도 좋고, 길더라도 좋다. 수치로 나타내면, 급전 전극(52) 및 종단 전극(54)의 Y 방향의 길이는 변(50b)의 길이의 85% 이상의 길이로 설정하면 좋다. The
이와 같이, 급전 전극(52) 및 종단 전극(54)은 블록형의 전극으로 이루어지기 때문에, Y 방향에 있어서 평면 도체(50)에 거의 균일하게 고주파 전류(14)를 흘릴 수 있다. As described above, since the
그리고, 플라즈마 장치(100)는, 고주파 전류(14)를 평면 도체(50)에 균일하게 흘림으로써 유도 결합형의 플라즈마를 발생한다. Then, the
그러면, 진공 용기(20) 내에 발생한 유도 결합형의 플라즈마에 의해서, 홀더(32) 상에 설치된 기판 상에 절연막이 퇴적된다. Then, an insulating film is deposited on the substrate provided on the
≪제조 방법 1≫ <<
도 4는 도 1에 도시하는 절연막(10)의 제조 방법 1에 있어서의 가스 유량의 타이밍 차트이다. 4 is a timing chart of the gas flow rate in the
절연막(10)의 제조 방법 1에서는, SiF4 가스, H2 가스 및 N2 가스를 이용하여 실리콘나이트라이드막(2)을 기판(1) 상에 퇴적하고, 그 후, SiF4 가스 및 N2 가스를 이용하여 실리콘나이트라이드막(3)을 실리콘나이트라이드막(2) 상에 퇴적하여 절연막(10)을 제조한다. In the
또한, 기판(1)은, 패턴화된 몰리브덴(Mo)을 유리 위에 형성한 패턴화 Mo/유리로 이루어진다. 그리고, Mo의 막 두께는 100 nm이며, 유리의 두께는 0.5 mm이다. 또한, Mo의 폭은 10 ㎛이고, Mo의 간격은 20 ㎛이다. Further, the
더욱이, 기판 온도는 150℃이고, 성막시의 압력은 2.6 Pa이며, 고주파 전력은 1.1 W/㎠이다. Furthermore, the substrate temperature was 150 占 폚, the pressure at the time of film formation was 2.6 Pa, and the high frequency power was 1.1 W / cm2.
제조 방법 1을 이용하여 절연막(10)을 제조하는 경우, 플라즈마 장치(100)의 가스 도입부(26)는, 타이밍 t1부터 타이밍 t2까지 동안, 25 sccm의 SiF4 가스와, 450 sccm의 N2 가스와, 200 sccm의 H2 가스를 진공 용기(20)에 공급한다. In the case of manufacturing the insulating
그리고, 진공 배기 장치는 진공 용기(20)의 압력을 2.6 Pa로 설정한다. 또한, 히터(34)는 기판(1)의 온도를 150℃로 설정한다. The vacuum evacuation apparatus sets the pressure of the
그러면, 고주파 전원(62)은, 정합 회로(64), 접속 도체(68) 및 급전 전극(52)을 통해 1.1 W/㎠의 고주파 전력을 평면 도체(50)에 공급한다. Then, the high frequency power supply 62 supplies the
이에 따라, 진공 용기(20) 내에서 플라즈마가 발생하여, 100 nm의 막 두께를 갖는 실리콘나이트라이드막(2)이 기판(1) 상에 퇴적된다. As a result, a plasma is generated in the
그리고, 타이밍 t2에 있어서, 가스 도입부(26)는, SiF4 가스의 유량을 25 sccm에서 100 sccm로 증가하고, N2 가스의 유량을 450 sccm에서 250 sccm로 감소하고, H2 가스를 정지한다. 그 후, 가스 도입부(26)는, 타이밍 t3까지 100 sccm의 SiF4 가스와, 250 sccm의 N2 가스를 진공 용기(20)에 공급한다. At the timing t2, the
이에 따라, 200 nm의 막 두께를 갖는 실리콘나이트라이드막(3)이 실리콘나이트라이드막(2) 상에 퇴적된다. As a result, the
그리고, 가스 도입부(26)는, 타이밍 t3에 있어서, SiF4 가스 및 N2 가스를 정지한다. Then, the
한편, 타이밍 t1부터 타이밍 t3까지 동안, 고주파 전력, 반응 압력 및 기판 온도는 각각 전술한 값으로 설정되어 있다. On the other hand, during the period from the timing t1 to the timing t3, the high-frequency power, the reaction pressure, and the substrate temperature are set to the above-described values.
이와 같이, 제조 방법 1에서는, 기판(1)(=패턴화 Mo/유리)에 접하여 배치되는 실리콘나이트라이드막(2)은, 실리콘나이트라이드막(2)을 성막할 때의 주가스인 SiF4 가스에 H2 가스를 첨가하여 성막되고, 실리콘나이트라이드막(3)은, SiF4 가스에 H2 가스를 첨가하지 않고서 성막된다. Thus, in the
그 결과, 실리콘나이트라이드막(2)을 성막할 때의 플라즈마 내에 있어서는, SiF4 가스로부터 생성된 F 라디칼과, H2 가스로부터 생성된 H 라디칼이 반응하여 HF로 되고, 플라즈마 내의 F 라디칼이 기판(1)(=패턴화 Mo/유리)과 반응하여, 기판(1)(=패턴화 Mo/유리)으로부터 산소 원자를 방출하는 것이 억제된다. As a result, in the plasma at the time of forming the
따라서, 기판(1)(=패턴화 Mo/유리) 내의 산소 원자는 실리콘나이트라이드막(2)에 받아들여지기 어렵게 된다. Therefore, oxygen atoms in the substrate 1 (= patterned Mo / glass) are hardly received by the
또한, 실리콘나이트라이드막(2)의 성막시, SiF4 가스로부터 생성된 F 라디칼은 HF로 되고, 실리콘나이트라이드막(3)의 성막시, SiF4 가스로부터 생성된 F 라디칼은 HF로 되지 않기 때문에, 불소 원자는 실리콘나이트라이드막(2)보다 실리콘나이트라이드막(3)에 많이 받아들여진다. 따라서, 실리콘나이트라이드막(3)의 불소 농도는 실리콘나이트라이드막(2)의 불소 농도보다 많아진다. When the
도 5는 제조 방법 1에 의해서 제조된 절연막의 전기적 특성을 측정하는 방법을 도시하는 도면이다. 5 is a diagram showing a method of measuring the electrical characteristics of the insulating film manufactured by the
도 5를 참조하면, 실리콘나이트라이드막은 제조 방법 1에 의해서 패턴화 Mo/유리 상에 퇴적된다. 그리고, 실리콘나이트라이드막의 표면에 전극을 형성한다. Referring to FIG. 5, a silicon nitride film is deposited on patterned Mo / glass by
전원 및 전류계를 실리콘나이트라이드막 상의 전극과 유리 상의 Mo 사이에 직렬로 접속한다. A power source and an ammeter are connected in series between the electrode on the silicon nitride film and the Mo on the glass.
전원은, 전압치를 바꾸면서 전압을 실리콘나이트라이드막의 막 두께 방향으로 인가한다. 그리고, 전류계는 실리콘나이트라이드막에 흐르는 누설 전류를 측정한다. 또한, 전원에 의해서 인가된 전압치를 실리콘나이트라이드막의 막 두께로 제산한 값을 절연 파괴 전계 강도로 한다. The power source applies a voltage in the film thickness direction of the silicon nitride film while changing the voltage value. Then, the ammeter measures the leakage current flowing through the silicon nitride film. The value obtained by dividing the voltage value applied by the power source by the thickness of the silicon nitride film is taken as the dielectric breakdown field strength.
도 6은 제조 방법 1에 의해서 제조된 절연막에 있어서의 절연 파괴 전계 강도 및 누설 전류 밀도와 가스 유량비의 관계를 도시하는 도면이다. 6 is a graph showing the relationship between the dielectric breakdown field strength and the leakage current density and the gas flow rate ratio in the insulating film manufactured by the
도 6에 있어서, 종축은 절연 파괴 전계 강도 및 누설 전류 밀도를 나타내고, 횡축은 SiF4 가스의 유량에 대한 H2 가스의 유량의 비를 나타낸다. 또한, 곡선 k1은 절연 파괴 전계 강도와 가스 유량비의 관계를 나타내고, 곡선 k2는 누설 전류 밀도와 가스 유량비의 관계를 나타낸다. 또한, 가스 유량비(=H2/SiF4)는, SiF4 가스의 유량 및 N2 가스의 유량을 각각 25 sccm 및 450 sccm으로 유지하고, H2 가스의 유량을 0 sccm, 25 sccm, 50 sccm, 100 sccm 및 200 sccm으로 변화시킴으로써 바뀌었다. 6, the vertical axis represents the dielectric breakdown field strength and the leakage current density, and the horizontal axis represents the ratio of the flow rate of the H 2 gas to the flow rate of the SiF 4 gas. The curve k1 shows the relationship between the dielectric breakdown field strength and the gas flow rate, and the curve k2 shows the relationship between the leakage current density and the gas flow rate. The flow rate of the SiF 4 gas and the flow rate of the N 2 gas were maintained at 25 sccm and 450 sccm, respectively, and the flow rates of the H 2 gas were set to 0 sccm, 25 sccm, and 50 sccm, respectively (H 2 / SiF 4 ) , 100 sccm and 200 sccm, respectively.
도 6을 참조하면, 절연 파괴 전계 강도는, 가스 유량비(=H2/SiF4)가 4까지는 가스 유량비(=H2/SiF4)의 증가에 따라서 커지고, 가스 유량비(=H2/SiF4)가 4 이상으로 되면, 5 [MV/cm]를 넘어 미세하게 증가한다(곡선 k1 참조). 6, the dielectric breakdown field strength, gas flow rate ratio (= H 2 / SiF 4) is 4 through the gas flow rate ratio (= H 2 / SiF 4) increased to thus becomes large, the gas flow rate ratio (= H 2 / SiF 4 in ) Becomes 4 or more, it increases finely beyond 5 [MV / cm] (see curve k1).
그리고, 가스 유량비(=H2/SiF4)에 대한 절연 파괴 전계 강도의 증가율은, 가스 유량비(=H2/SiF4)가 4까지는 크고, 가스 유량비(=H2/SiF4)가 4 이상으로 되면, 작아진다. 따라서, 가스 유량비(=H2/SiF4)에 대한 절연 파괴 전계 강도의 증가율은, 가스 유량비(=H2/SiF4)=4를 경계로 하여 분명히 변화되고 있어, 가스 유량비(=H2/SiF4)=4는 임계점이다. Then, the gas flow rate ratio (= H 2 / SiF 4) isolated growth of the breakdown field strength for the gas flow rate ratio (= H 2 / SiF 4) is larger by 4, and the gas flow rate ratio (= H 2 / SiF 4) is more than 4 , It becomes smaller. Accordingly, the gas flow rate of the breakdown field strength of insulation of the (= H 2 / SiF 4), the gas flow rate ratio (= H 2 / SiF 4) = to 4 as a boundary there is clearly changed, gas flow rate ratio (= H 2 / SiF 4 ) = 4 is a critical point.
또한, 누설 전류 밀도는, 가스 유량비(=H2/SiF4)가 4까지는 가스 유량비(=H2/SiF4)의 증가에 따라서 감소하고, 가스 유량비(=H2/SiF4)가 4 이상으로 되면, 1×10-6 [A/㎠] 정도가 된다(곡선 k2 참조). In addition, the leakage current density, gas flow rate ratio (= H 2 / SiF 4) is 4 through the gas flow rate ratio (= H 2 / SiF 4) decreases with the increase of the gas flow rate ratio (= H 2 / SiF 4) is more than 4 When a, is about 1 × 10 -6 [a / ㎠ ] ( see the curve k2).
그리고, 가스 유량비(=H2/SiF4)에 대한 누설 전류 밀도의 감소율은, 가스 유량비(=H2/SiF4)가 4까지는 크고, 가스 유량비(=H2/SiF4)가 4 이상으로 되면, 작아진다. 따라서, 가스 유량비(=H2/SiF4)에 대한 누설 전류 밀도의 감소율은, 가스 유량비(=H2/SiF4)=4를 경계로 하여 분명히 변화되고 있어, 가스 유량비(=H2/SiF4)=4는 임계점이다. And, the gas flow rate of decrease of the leakage current density of the (= H 2 / SiF 4), the gas flow rate ratio (= H 2 / SiF 4) is larger by 4, and the gas flow rate ratio (= H 2 / SiF 4) over 4 , It becomes smaller. Accordingly, the gas flow rate ratio (= H 2 / SiF 4) reduction of the leakage current density for the gas flow rate ratio (= H 2 / SiF 4) = 4 I a is obviously changed in a boundary, the gas flow rate ratio (= H 2 / SiF 4 ) = 4 is the critical point.
이와 같이, 절연 파괴 전계 강도는, 가스 유량비(=H2/SiF4)=4를 임계점으로 하여 가스 유량비(=H2/SiF4)의 증가에 따라 증가하고, 누설 전류 밀도는, 가스 유량비(=H2/SiF4)=4를 임계점으로 하여 가스 유량비(=H2/SiF4)의 증가에 따라 감소한다. As described above, the dielectric breakdown field intensity increases with an increase in the gas flow rate ratio (= H 2 / SiF 4 ) with the gas flow rate ratio (= H 2 / SiF 4 ) = 4 as the critical point, and the leakage current density increases with the gas flow rate ratio = H 2 / SiF 4 ) = 4 as a critical point, and decreases as the gas flow rate ratio (= H 2 / SiF 4 ) increases.
그리고, 가스 유량비(=H2/SiF4)가 4 이상으로 되면, 절연 파괴 전계 강도가 5 [MV/cm] 정도가 되고, 누설 전류 밀도가 1×10-6 [A/㎠] 정도가 되어, 절연 성능이 양호한 절연막(실리콘나이트라이드막(2)/실리콘나이트라이드막(3))을 제조할 수 있다. 이것은, 전술한 바와 같이, 실리콘나이트라이드막(2)을 성막할 때, 플라즈마 내의 F 라디칼이 감소하여, 기판(1)(=패턴화 Mo/유리) 내의 산소 원자가 기판(1)으로부터 방출되어 실리콘나이트라이드막(2)에 받아들여지기 어렵게 되기 때문이다. When the gas flow rate ratio (= H 2 / SiF 4 ) is 4 or more, the dielectric breakdown field intensity is about 5 MV / cm and the leakage current density is about 1 × 10 -6 [A / cm 2] (
따라서, 제조 방법 1에 의해서 누설 전류 밀도가 작고, 또한, 절연 파괴 전계 강도가 큰 절연막(실리콘나이트라이드막)을 제조하기 위해서는, 가스 유량비(=H2/SiF4)가 4 이상이면 좋다. Therefore, in order to produce an insulating film (silicon nitride film) having a small leakage current density and a high dielectric breakdown field strength by the
전술한 바와 같이, SiF4 가스의 유량 및 N2 가스의 유량을 각각 25 sccm 및 450 sccm으로 유지하고, H2 가스의 유량을 0 sccm, 25 sccm, 50 sccm, 100 sccm 및 200 sccm으로 변화시킴으로써 가스 유량비(=H2/SiF4)를 바꾸었기 때문에, 가스 유량비(=H2/SiF4)가 4 이상인 경우, SiF4 가스의 유량에 대한 N2 가스와 H2 가스의 합계 유량의 비(=(N2 가스+H2 가스)/SiF4 가스)는 (N2 가스+H2 가스)/SiF4 가스=(450+100)/25=22 이상으로 된다. As described above, by maintaining the flow rate of SiF 4 gas and the flow rate of N 2 gas at 25 sccm and 450 sccm, respectively, and changing the flow rate of H 2 gas to 0 sccm, 25 sccm, 50 sccm, 100 sccm, and 200 sccm because it had to change the gas flow rate ratio (= H 2 / SiF 4), the gas flow rate ratio (= H 2 / SiF 4) is 4 or more, the total ratio of the flow rate of N 2 gas and H 2 gas to the flow rate of SiF 4 gas ( = (N 2 gas + H 2 gas) / SiF 4 gas) becomes (N 2 gas + H 2 gas) / SiF 4 gas = (450 + 100) / 25 = 22 or more.
그래서, 제조 방법 1에서는, SiF4 가스의 유량에 대한 N2 가스와 H2 가스의 합계 유량의 비(=(N2 가스+H2 가스)/SiF4 가스)를 (N2 가스+H2 가스)/SiF4 가스=(450+100)/25=22 이상으로 설정하여 실리콘나이트라이드막(2)을 성막하고, SiF4 가스의 유량에 대한 N2 가스의 유량의 비(=N2 가스/SiF4 가스)를 N2 가스/SiF4 가스=250/100=2.5로 설정하여 실리콘나이트라이드막(3)을 성막하는 것으로 했다. Therefore, in the
따라서, SiF4 가스를 주가스로 하고, N2 가스 및 H2 가스를 부가스로 한 경우, 실리콘나이트라이드막(2)은, 주가스의 유량에 대한 부가스의 유량의 비를 기준치(=22) 이상으로 설정하여 성막되고, 실리콘나이트라이드막(3)은, 주가스의 유량에 대한 부가스의 유량의 비를 기준치(=22)보다 작은 값(=2.5)으로 설정하여 성막된다. Therefore, when the SiF 4 gas is used as the main gas and the N 2 gas and the H 2 gas are used as the auxiliary gas, the
한편, 제조 방법 1에서는, H2 가스 대신에 암모니아(NH3) 가스를 이용하여 실리콘나이트라이드막(2)을 성막하더라도 좋으며, 일반적으로는 H 원자를 포함하는 가스를 이용하여 실리콘나이트라이드막(2)을 성막하면 좋다. On the other hand, in the
도 7는 제조 방법 1을 도시하는 공정도이다. 도 7을 참조하면, 절연막(10)의 제조가 시작되면, SiF4 가스의 유량에 대한 수소 원자를 포함하는 가스 및 N2 가스의 합계 유량의 비를 기준치 이상으로 설정하여 산소 원자를 포함하는 기판 상에 실리콘나이트라이드막(2)을 성막한다(공정 S1). 7 is a process diagram showing the
그리고, SiF4 가스의 유량에 대한 N2 가스의 유량의 비를 기준치보다 작은 값으로 설정하여 실리콘나이트라이드막(2) 상에 실리콘나이트라이드막(3)을 성막한다(공정 S2). Then, the
이에 따라, 제조 방법 1을 이용한 절연막(10)의 제조가 종료된다. Thus, the production of the insulating
≪제조 방법 2≫ <<
도 8은 도 1에 도시하는 절연막(10)의 제조 방법 2에 있어서의 가스 유량의 타이밍 차트이다. 8 is a timing chart of the gas flow rate in the
절연막(10)의 제조 방법 2에서는, 기판(1)을 플라즈마 처리한 후에, SiF4 가스의 유량에 대한 N2 가스의 유량의 비를 바꾸고, SiF4 가스 및 N2 가스를 이용하여 실리콘나이트라이드막(2, 3)을 기판(1) 상에 순차 퇴적하여 절연막(10)을 제조한다. In the
또한, 기판(1)은 Mo를 유리 상에 형성한 Mo/유리이다. 그리고, Mo의 막 두께는 100 nm이고, 유리의 두께는 0.5 mm이다. The
더욱이, 기판 온도는 150℃이고, 성막시의 압력은 2.6 Pa이며, 고주파 전력은 1.1 W/㎠이다. Furthermore, the substrate temperature was 150 占 폚, the pressure at the time of film formation was 2.6 Pa, and the high frequency power was 1.1 W / cm2.
도 8을 참조하면, 제조 방법 2를 이용하여 절연막(10)을 제조하는 경우, 플라즈마 장치(100)의 가스 도입부(26)는, 타이밍 t4부터 타이밍 t5까지 동안, 500 sccm의 N2 가스를 진공 용기(20)에 공급한다. Referring to FIG. 8, in the case of manufacturing the insulating
그리고, 진공 배기 장치는 진공 용기(20) 안의 압력을 2.6 Pa로 설정한다. 또한, 히터(34)는 기판(1)의 온도를 150℃로 설정한다. The vacuum evacuation apparatus sets the pressure in the
그러면, 고주파 전원(62)은, 정합 회로(64), 접속 도체(68) 및 급전 전극(52)을 통해 1.1 W/㎠의 고주파 전력을 평면 도체(50)에 공급한다. Then, the high frequency power supply 62 supplies the
이에 따라, N2 가스를 이용한 플라즈마가 진공 용기(20) 내에서 발생하여, 기판(1)은 그 발생한 플라즈마에 의해서 처리된다. Accordingly, plasma using N 2 gas is generated in the
플라즈마에 의한 처리 시간이 1분이 되면, 가스 도입부(26)는, 타이밍 t5부터 타이밍 t6까지 동안, 25 sccm의 SiF4 가스와, 450 sccm의 N2 가스를 진공 용기(20)에 공급한다. The
이에 따라, 10 nm의 막 두께를 갖는 실리콘나이트라이드막(2)이 기판(1) 상에 퇴적된다. As a result, a
그리고, 타이밍 t6에 있어서, 가스 도입부(26)는, SiF4 가스의 유량을 25 sccm에서 100 sccm으로 증가하고, N2 가스의 유량을 450 sccm에서 250 sccm으로 감소한다. 그 후, 가스 도입부(26)는, 타이밍 t7까지, 100 sccm의 SiF4 가스와, 250 sccm의 N2 가스를 진공 용기(20)에 공급한다. Then, at time t6, the
이에 따라, 90 nm의 막 두께를 갖는 실리콘나이트라이드막(3)이 실리콘나이트라이드막(2) 상에 퇴적된다. As a result, the
그리고, 가스 도입부(26)는, 타이밍 t7에 있어서, SiF4 가스 및 N2 가스를 정지한다. Then, the
한편, 타이밍 t4부터 타이밍 t7까지 동안, 고주파 전력, 반응 압력 및 기판 온도는 각각 전술한 값으로 설정되어 있다. On the other hand, during the period from the timing t4 to the timing t7, the high-frequency power, the reaction pressure and the substrate temperature are set to the above-mentioned values.
이와 같이, 제조 방법 2에서는, 실리콘나이트라이드막(2, 3)은 SiF4 가스의 유량에 대한 N2 가스의 유량의 비를 바꿔 성막된다. As described above, in the
제조 방법 2에 의해서 제조된 절연막(10)은, 제조 방법 1에 의해서 제조된 절연막(10)과 같은 식으로 하여, 절연막(10)의 막 두께 방향에서 절연막(10)에 전압을 인가함으로써, 절연 파괴 전계 강도 및 누설 전류 밀도가 측정되었다. The insulating
도 9는, 제조 방법 2에 의해서 제조된 절연막에 있어서의 절연 파괴 전계 강도 및 누설 전류 밀도와 가스 유량비의 관계를 도시하는 도면이다. Fig. 9 is a diagram showing the relationship between the dielectric breakdown field strength and leakage current density and the gas flow rate ratio in the insulating film produced by
도 9에서, 종축은 절연 파괴 전계 강도 및 누설 전류 밀도를 나타내고, 횡축은 SiF4 가스의 유량에 대한 N2 가스의 유량의 비를 나타낸다. 또한, 곡선 k3은 절연 파괴 전계 강도와 가스 유량비의 관계를 나타내고, 곡선 k4는 누설 전류 밀도와 가스 유량비의 관계를 나타낸다. 또한, 가스 유량비(=N2/SiF4)는, SiF4 가스의 유량을 25 sccm으로 유지하고, N2 가스의 유량을 62.5 sccm, 250 sccm 및 450 sccm으로 변화시킴으로써 바뀌어졌다. 9, the ordinate indicates the dielectric breakdown field strength and the leakage current density, and the abscissa indicates the ratio of the flow rate of the N 2 gas to the flow rate of the SiF 4 gas. The curve k3 shows the relationship between the dielectric breakdown field strength and the gas flow rate, and the curve k4 shows the relationship between the leakage current density and the gas flow rate. The gas flow rate ratio (= N 2 / SiF 4 ) was changed by maintaining the flow rate of SiF 4 gas at 25 sccm and the flow rate of N 2 gas at 62.5 sccm, 250 sccm and 450 sccm.
도 9를 참조하면, 절연 파괴 전계 강도는, 가스 유량비(=N2/SiF4)가 10까지는 가스 유량비(=N2/SiF4)의 증가에 따라서 커지고, 가스 유량비(=N2/SiF4)가 10 이상으로 되면, 7 [MV/cm]을 넘어 미세하게 증가한다(곡선 k3 참조). 9, the dielectric breakdown field strength, gas flow rate ratio (= N 2 /
그리고, 가스 유량비(=N2/SiF4)에 대한 절연 파괴 전계 강도의 증가율은, 가스 유량비(=N2/SiF4)가 10까지는 크고, 가스 유량비(=N2/SiF4)가 10 이상으로 되면, 작아진다. 따라서, 가스 유량비(=N2/SiF4)에 대한 절연 파괴 전계 강도의 증가율은 가스 유량비(=N2/SiF4)=10을 경계로 하여 분명히 변화되고 있어, 가스 유량비(=N2/SiF4)=10은 임계점이다. Then, the gas flow rate of the breakdown field strength of insulation of the (= N 2 / SiF 4), the gas flow rate ratio (= N 2 / SiF 4) is large to 10, gas flow rate ratio (= N 2 / SiF 4) is 10 or more , It becomes smaller. Accordingly, the gas flow rate of the breakdown field strength of insulation of the (= N 2 / SiF 4) is a gas flow rate ratio (= N 2 / SiF 4) = to 10 to the boundary there is clearly changed, gas flow rate ratio (= N 2 / SiF 4 ) = 10 is the critical point.
또한, 누설 전류 밀도는, 가스 유량비(=N2/SiF4)가 10까지는 가스 유량비(=N2/SiF4)의 증가에 따라서 감소하고, 가스 유량비(=N2/SiF4)가 10 이상으로 되면, 1×10-6 [A/㎠] 이하가 된다(곡선 k4 참조). In addition, the leakage current density, gas flow rate ratio (= N 2 /
그리고, 가스 유량비(=N2/SiF4)에 대한 누설 전류 밀도의 감소율은, 가스 유량비(=N2/SiF4)가 10까지는 크고, 가스 유량비(=N2/SiF4)가 10 이상으로 되면, 작아진다. 따라서, 가스 유량비(=N2/SiF4)에 대한 누설 전류 밀도의 감소율은 가스 유량비(=N2/SiF4)=10을 경계로 하여 분명히 변화되고 있어, 가스 유량비(=N2/SiF4)=10은 임계점이다. And, the gas flow rate of decrease of the leakage current density of the (= N 2 / SiF 4), the gas flow rate ratio (= N 2 / SiF 4) large and is up to 10, gas flow rate ratio (= N 2 / SiF 4) is 10 or more , It becomes smaller. Accordingly, the gas flow rate of decrease of the leakage current density of the (= N 2 / SiF 4) is a gas flow rate ratio (= N 2 / SiF 4) = to 10 to the boundary there is clearly changed, gas flow rate ratio (= N 2 / SiF 4 ) = 10 is the critical point.
이와 같이, 절연 파괴 전계 강도는, 가스 유량비(=N2/SiF4)=10을 임계점으로 하여 가스 유량비(=N2/SiF4)의 증가에 따라 증가하고, 누설 전류 밀도는, 가스 유량비(=N2/SiF4)=10을 임계점으로 하여 가스 유량비(=N2/SiF4)의 증가에 따라 감소한다. As described above, the dielectric breakdown field intensity increases with an increase in the gas flow rate ratio (= N 2 / SiF 4 ) with the gas flow rate ratio (= N 2 / SiF 4 ) = 10 as the critical point, = N 2 / SiF 4 ) = 10 as a critical point and decreases as the gas flow rate ratio (= N 2 / SiF 4 ) increases.
그리고, 가스 유량비(=N2/SiF4)가 10 이상으로 되면, 절연 파괴 전계 강도가 7 [MV/cm]대가 되고, 누설 전류 밀도가 1×10-6 [A/㎠] 이하가 되어, 절연 성능이 양호한 절연막(실리콘나이트라이드막(2)/실리콘나이트라이드막(3))을 제조할 수 있다. 이것은, 유리가 Mo에 의해서 덮힌 기판(1)을 이용하고 있기 때문에, 플라즈마 내의 F 라디칼에 의한 유리로부터의 산소 원자의 방출이 없어, 산소 원자가 실리콘나이트라이드막(2, 3)에 받아들여지기 어렵게 되기 때문이다. When the gas flow rate ratio (= N 2 / SiF 4 ) is 10 or more, the dielectric breakdown field intensity is 7 MV / cm and the leakage current density is 1 × 10 -6 [A / cm 2] An insulating film (
따라서, 제조 방법 2에 의해서 누설 전류 밀도가 작고, 또한, 절연 파괴 전계 강도가 큰 절연막(실리콘나이트라이드막)을 제조하기 위해서는, 가스 유량비(=N2/SiF4)가 10 이상이면 좋다. Therefore, in order to produce an insulating film (silicon nitride film) having a small leakage current density and a high dielectric breakdown field strength by the
그래서, 제조 방법 2에서는, SiF4 가스의 유량에 대한 N2 가스의 유량의 비(=N2 가스/SiF4 가스)를 N2 가스/SiF4 가스=250/25=10 이상으로 설정하여 실리콘나이트라이드막(2)을 성막하고, SiF4 가스의 유량에 대한 N2 가스의 유량의 비(=N2 가스/SiF4 가스)를 N2 가스/SiF4 가스=250/100=2.5로 설정하여 실리콘나이트라이드막(3)을 성막하는 것으로 했다. Thus, the
그리고, SiF4 가스를 주가스로 하고, N2 가스를 부가스로 한 경우, 실리콘나이트라이드막(2)은, 주가스의 유량에 대한 부가스의 유량의 비를 기준치(=10) 이상으로 설정하여 성막되고, 실리콘나이트라이드막(3)은, 주가스의 유량에 대한 부가스의 유량의 비를 기준치(=10)보다 작은 값(=2.5)으로 설정하여 성막된다. When the SiF 4 gas is used as the main gas and the N 2 gas is used as the auxiliary gas, the
이와 같이, 제조 방법 2에서는, 실리콘나이트라이드막(2)은, 가스 유량비(=N2/SiF4)를 기준치 이상으로 설정하여 성막되고, 실리콘나이트라이드막(3)은, 가스 유량비(=N2/SiF4)를 기준치보다 작은 값으로 설정하여 성막된다. 그 결과, 플라즈마 내의 F 라디칼은, 실리콘나이트라이드막(3)의 성막시 쪽이 실리콘나이트라이드막(2)의 성막시보다 많아진다. 따라서, 실리콘나이트라이드막(3)의 불소 농도는 실리콘나이트라이드막(2)의 불소 농도보다 많아진다. As described above, in the
또한, 기판(1)의 표면이 금속에 의해서 덮여 있기 때문에, 실리콘나이트라이드막(2, 3)의 성막시에 있어서의 플라즈마 내의 F 라디칼은, 기판(1)으로부터 산소 원자를 방출하는 일이 없어, 산소 원자는 실리콘나이트라이드막(2, 3)에 받아들여지지 않는다. 따라서, 전술한 바와 같이, 제조 방법 2에 의해서 제조된 절연막(10)은 양호한 절연 성능을 갖는다. In addition, since the surface of the
한편, 전술한 제조 방법 2에서는, N2 가스를 이용한 플라즈마 처리는 없더라도 좋다. On the other hand, in the above-described
도 10은 제조 방법 2를 도시하는 공정도이다. 도 10을 참조하면, 절연막(10)의 제조가 시작되면, SiF4 가스의 유량에 대한 N2 가스의 유량의 비를 기준치 이상으로 설정하여 산소 원자를 포함하는 기판 상에 실리콘나이트라이드막(2)을 성막한다(공정 S11). 10 is a process diagram showing
그리고, SiF4 가스의 유량에 대한 N2 가스의 유량의 비를 기준치보다 작은 값으로 설정하여 실리콘나이트라이드막(2) 상에 실리콘나이트라이드막(3)을 성막한다(공정 S12). Then, the
이에 따라, 제조 방법 2를 이용한 절연막(10)의 제조가 종료된다. Thus, the production of the insulating
≪제조 방법 3≫ <<
도 11은 도 1에 도시하는 절연막(10)의 제조 방법 3에 있어서의 가스 유량의 타이밍 차트이다. 11 is a timing chart of the gas flow rate in the
절연막(10)의 제조 방법 3에서는, SiF4 가스, 산소 원자 또는 수소 원자를 포함하는 가스 및 N2 가스를 이용하여 실리콘나이트라이드막(2)을 기판(1) 상에 퇴적하고, 그 후, SiF4 가스 및 N2 가스를 이용하여 실리콘나이트라이드막(3)을 실리콘나이트라이드막(2) 상에 퇴적하여 절연막(10)을 제조한다. In the
또한, 기판(1)은, 실리콘 웨이퍼 상에 SiNx 및 a-IGZO를 순차 퇴적한 IGZO/SiNx/실리콘 웨이퍼이다. 그리고, a-IGZO의 막 두께는 100 nm이고, SiNx의 막 두께는 100 nm이며, 실리콘 웨이퍼의 두께는 0.55 mm이다. The
더욱이, 기판 온도는 150℃이고, 성막시의 압력은 2.6 Pa이며, 고주파 전력은 1.1 W/㎠이다. Furthermore, the substrate temperature was 150 占 폚, the pressure at the time of film formation was 2.6 Pa, and the high frequency power was 1.1 W / cm2.
제조 방법 3을 이용하여 절연막(10)을 제조하는 경우, 플라즈마 장치(100)의 가스 도입부(26)는, 타이밍 t1부터 타이밍 t2까지 동안, 25 sccm의 SiF4 가스와, 450 sccm의 N2 가스와, 100 sccm의 N2O 가스를 진공 용기(20)에 공급한다. In the case of manufacturing the insulating
그리고, 진공 배기 장치는 진공 용기(20) 내의 압력을 2.6 Pa로 설정한다. 또한, 히터(34)는 기판(1)의 온도를 150℃로 설정한다. The vacuum evacuation apparatus sets the pressure in the
그러면, 고주파 전원(62)은, 정합 회로(64), 접속 도체(68) 및 급전 전극(52)을 통해 1.1 W/㎠의 고주파 전력을 평면 도체(50)에 공급한다. Then, the high frequency power supply 62 supplies the
이에 따라, 진공 용기(20) 내에서 플라즈마가 발생하여, 50 nm의 막 두께를 갖는 실리콘나이트라이드막(2)이 기판(1) 상에 퇴적된다. As a result, a plasma is generated in the
그리고, 타이밍 t2에 있어서, 가스 도입부(26)는, SiF4 가스의 유량을 25 sccm에서 100 sccm으로 증가시키고, N2 가스의 유량을 450 sccm에서 250 sccm으로 감소시키고, N2O 가스를 정지시킨다. 그 후, 가스 도입부(26)는, 타이밍 t3까지, 100 sccm의 SiF4 가스와, 250 sccm의 N2 가스를 진공 용기(20)에 공급한다. At the timing t2, the
이에 따라, 50 nm의 막 두께를 갖는 실리콘나이트라이드막(3)이 실리콘나이트라이드막(2) 상에 퇴적된다. As a result, the
그리고, 가스 도입부(26)는, 타이밍 t3에 있어서, SiF4 가스 및 N2 가스를 정지한다. Then, the
한편, 타이밍 t1부터 타이밍 t3까지 동안, 고주파 전력, 반응 압력 및 기판 온도는 각각 전술한 값으로 설정되어 있다. On the other hand, during the period from the timing t1 to the timing t3, the high-frequency power, the reaction pressure, and the substrate temperature are set to the above-described values.
이와 같이, 제조 방법 3에서는, 기판(1)(=IGZO/SiNx/실리콘 웨이퍼)에 접하여 배치되는 실리콘나이트라이드막(2)은, 실리콘나이트라이드막(2)을 성막할 때의 주가스인 SiF4 가스에 N2O 가스를 첨가하여 성막되고, 실리콘나이트라이드막(3)은, SiF4 가스에 N2O 가스를 첨가하지 않고서 성막된다. Thus, in the
그 결과, 실리콘나이트라이드막(2)을 성막할 때의 플라즈마 내에 있어서는, N2O 가스로부터 생성된 O 라디칼이 존재하고 있기 때문에, 플라즈마 내의 F 라디칼이 기판(1)(=IGZO/SiNx/실리콘 웨이퍼)의 a-IGZO로부터 산소 원자를 방출하는 것이 억제된다. 즉, F 라디칼이 a-IGZO로부터 산소 원자를 방출하더라도, 플라즈마 내의 O 라디칼에 의해 산소 원자가 a-IGZO 내에 보충된다. As a result, since the O radicals generated from the N 2 O gas are present in the plasma at the time of forming the
따라서, 기판(1)(=IGZO/SiNx/실리콘 웨이퍼) 중의 산소 원자는 실리콘나이트라이드막(2)에 받아들여지기 어렵게 된다. Therefore, the oxygen atoms in the substrate 1 (= IGZO / SiN x / silicon wafer) are hardly received by the
또한, 제조 방법 2에 있어서 설명한 기구에 의해서, 실리콘나이트라이드막(3)의 불소 농도는 실리콘나이트라이드막(2)의 불소 농도보다 많아진다. Further, the fluorine concentration of the
도 12는 제조 방법 3에 의해서 제조된 절연막의 전기적 특성을 측정하는 방법을 도시하는 도면이다. 12 is a diagram showing a method of measuring the electrical characteristics of the insulating film manufactured by the
도 12를 참조하면, 실리콘나이트라이드막은 제조 방법 3에 의해서 IGZO/SiNx/실리콘 웨이퍼의 a-IGZO 상에 퇴적된다. Referring to FIG. 12, a silicon nitride film is deposited on a-IGZO of IGZO / SiN x / silicon wafer by
전원 및 전류계를 a-IGZO의 다른 2점 사이에 직렬로 접속한다. Connect the power and ammeter in series between the other two points of a-IGZO.
전원은, 전압치를 바꾸면서 전압을 a-IGZO의 다른 2점 사이에 인가한다. 그리고, 전류계는 a-IGZO의 표면에 흐르는 누설 전류를 측정한다. The power supply changes the voltage value and applies the voltage between two other points of a-IGZO. Then, the ammeter measures the leakage current flowing on the surface of the a-IGZO.
도 13은 제조 방법 3에 의해서 제조된 절연막에 있어서의 누설 전류와 가스 유량비의 관계를 도시하는 도면이다. Fig. 13 is a diagram showing the relationship between the leakage current and the gas flow rate in the insulating film manufactured by
도 13에서, 종축은 누설 전류를 나타내고, 횡축은 SiF4 가스의 유량에 대한 N2O 가스의 유량의 비를 나타낸다. 또한, 곡선 k5는 누설 전류와 가스 유량비의 관계를 나타낸다. 또한, 가스 유량비(=N2O/SiF4)는, SiF4 가스의 유량 및 N2 가스의 유량을 각각 25 sccm 및 450 sccm으로 유지하고, N2O 가스의 유량을 0 sccm, 25 sccm, 50 sccm 및 100 sccm으로 변화시킴으로써 바뀌어졌다. 13, the vertical axis represents leakage current, and the horizontal axis represents the ratio of the flow rate of N 2 O gas to the flow rate of SiF 4 gas. The curve k5 shows the relationship between the leakage current and the gas flow rate. Further, the gas flow rate ratio (= N 2 O / SiF 4 ) is a ratio of the flow rate of SiF 4 gas and N 2 The flow rate of the gas was maintained at 25 sccm and 450 sccm, respectively, and the flow rate of the N 2 O gas was changed to 0 sccm, 25 sccm, 50 sccm and 100 sccm.
도 13을 참조하면, 누설 전류 밀도는, 가스 유량비(=N2O/SiF4)가 2까지는 가스 유량비(=N2O/SiF4)의 증가에 따라서 감소하고, 가스 유량비(=N2O/SiF4)가 2 이상으로 되면, 1×10-11~1×10-10 [A]이 된다(곡선 k5 참조). 13, the leakage current density, gas flow rate ratio (= N 2 O / SiF 4 ) is 2 through the gas flow rate ratio (= N 2 O / SiF 4 ) increases with decreases, and gas flow rate ratio in (= N 2 O / SiF 4 ) becomes 2 or more, it becomes 1 × 10 -11 to 1 × 10 -10 [A] (see curve k5).
그리고, 가스 유량비(=N2O/SiF4)에 대한 누설 전류의 감소율은, 가스 유량비(=N2O/SiF4)가 2까지는 크고, 가스 유량비(=N2O/SiF4)가 2 이상으로 되면, 작아진다. 따라서, 가스 유량비(=N2O/SiF4)에 대한 누설 전류의 감소율은, 가스 유량비(=N2O/SiF4)=2를 경계로 하여 분명히 변화되어 있어, 가스 유량비(=N2O/SiF4)=2는 임계점이다. Then, the gas flow rate ratio is reduction of the leakage current for the (= N 2 O / SiF 4 ) , the gas flow rate ratio (= N 2 O / SiF 4 ) are two by two large, the gas flow rate ratio (= N 2 O / SiF 4 ) Or less. Accordingly, the gas flow rate ratio is reduction of the leakage current for the (= N 2 O / SiF 4 ), the gas flow rate ratio (= N 2 O / SiF 4 ) = 2 I a is obviously changed in a boundary, the gas flow rate ratio (= N 2 O / SiF 4 ) = 2 is a critical point.
이와 같이, 누설 전류는, 가스 유량비(=N2O/SiF4)=2를 임계점으로 하여 가스 유량비(=N2O/SiF4)의 증가에 따라 감소한다. Thus, the leakage current decreases with an increase in the gas flow rate ratio (= N 2 O / SiF 4 ) with the gas flow rate ratio (= N 2 O / SiF 4 ) = 2 as the critical point.
그리고, 가스 유량비(=N2O/SiF4)가 2 이상으로 되면, 누설 전류가 1×10-11~1×10-10 [A]가 되어, a-IGZO와의 계면에 있어서의 저항의 증가가 억제되는 절연막(실리콘나이트라이드막(2)/실리콘나이트라이드막(3))을 제조할 수 있다. 이것은, 전술한 바와 같이, 실리콘나이트라이드막(2)을 성막할 때, 플라즈마 내의 O 라디칼에 의해서, 기판(1)(=IGZO/SiNx/실리콘 웨이퍼) 중의 a-IGZO로부터 산소 원자가 방출되기 어렵게 되어, 산소 원자가 실리콘나이트라이드막(2)에 받아들여지기 어렵게 되기 때문이다. When the gas flow rate ratio (= N 2 O / SiF 4 ) is 2 or more, the leakage current is 1 × 10 -11 to 1 × 10 -10 [A], and the increase in resistance at the interface with a- (
따라서, 제조 방법 3에 의해서 누설 전류가 작은 절연막(실리콘나이트라이드막)을 제조하기 위해서는, 가스 유량비(=N2O/SiF4)가 2 이상이면 좋다. Therefore, in order to produce an insulating film (silicon nitride film) having a small leakage current by
전술한 바와 같이, SiF4 가스의 유량 및 N2 가스의 유량을 각각 25 sccm 및 450 sccm으로 유지하고, N2O 가스의 유량을 0 sccm, 25 sccm, 50 sccm 및 100 sccm으로 변화시킴으로써 가스 유량비(=N2O/SiF4)를 바꾸었기 때문에, 가스 유량비(=N2O/SiF4)가 2 이상인 경우, SiF4 가스의 유량에 대한 N2 가스와 N2O 가스의 합계 유량의 비(=(N2 가스+N2O 가스)/SiF4 가스)는 (N2 가스+N2O 가스)/SiF4 가스=(450+50)/25=20 이상으로 된다. As described above, the SiF 4 gas flow rate and the N 2 gas flow rate were maintained at 25 sccm and 450 sccm, respectively, and the N 2 O gas flow rate was changed to 0 sccm, 25 sccm, 50 sccm, and 100 sccm, (= N 2 O / SiF 4 ) is changed so that the ratio of the total flow rate of the N 2 gas and the N 2 O gas to the flow rate of the SiF 4 gas when the gas flow rate ratio (= N 2 O / SiF 4 ) (= (N 2 gas + N 2 O gas) / SiF 4 gas) becomes (N 2 gas + N 2 O gas) / SiF 4 gas = (450 + 50) / 25 = 20 or more.
그래서, 제조 방법 3에서는, SiF4 가스의 유량에 대한 N2 가스와 N2O 가스의 합계 유량의 비(=(N2 가스+N2O 가스)/SiF4 가스)를(N2 가스+N2O 가스)/SiF4 가스=(450+50)/25=20 이상으로 설정하여 실리콘나이트라이드막(2)을 성막하고, SiF4 가스의 유량에 대한 N2 가스의 유량의 비(=N2 가스/SiF4 가스)를 N2 가스/SiF4 가스=250/100=2.5로 설정하여 실리콘나이트라이드막(3)을 성막하는 것으로 했다. Thus, the
따라서, SiF4 가스를 주가스로 하고, N2 가스 및 N2O 가스를 부가스로 한 경우, 실리콘나이트라이드막(2)은, 주가스의 유량에 대한 부가스의 유량의 비를 기준치(=20) 이상으로 설정하여 성막되고, 실리콘나이트라이드막(3)은, 주가스의 유량에 대한 부가스의 유량의 비를 기준치(=20)보다 작은 값(=2.5)으로 설정하여 성막된다. Therefore, when the SiF 4 gas is used as the main gas and the N 2 gas and the N 2 O gas are used as the additive gas, the
한편, 제조 방법 3에서는, N2O 가스 대신에 산소(O2) 가스, H2 가스 및 NH3 가스 중 어느 것을 이용하여 실리콘나이트라이드막(2)을 성막하더라도 좋으며, 일반적으로는 수소 원자 또는 산소 원자를 포함하는 가스를 이용하여 실리콘나이트라이드막(2)을 성막하면 좋다. On the other hand, in the
도 14는 제조 방법 3을 도시하는 공정도이다. 도 14를 참조하면, 절연막(10)의 제조가 시작되면, SiF4 가스의 유량에 대한 수소 원자 또는 산소 원자를 포함하는 가스 및 N2 가스의 합계 유량의 비를 기준치 이상으로 설정하여 산소 원자를 포함하는 기판 상에 실리콘나이트라이드막(2)을 성막한다(공정 S21). 14 is a process diagram showing
그리고, SiF4 가스의 유량에 대한 N2 가스의 유량의 비를 기준치보다 작은 값으로 설정하여 실리콘나이트라이드막(2) 상에 실리콘나이트라이드막(3)을 성막한다(공정 S22). Then, the
이에 따라, 제조 방법 3을 이용한 절연막(10)의 제조가 종료된다. Thus, the production of the insulating
전술한 제조 방법 1~3에서는, 실리콘나이트라이드막(2, 3)을 성막하기 위한 주가스로서 SiF4 가스를 이용했지만, 본 발명의 실시형태에서는, 이것으로 한정되지 않고, 실리콘나이트라이드막(2, 3)을 성막하기 위한 주가스는, 불소 원자와 실리콘 원자를 포함하는 가스면 된다. Although SiF 4 gas is used as a main gas for forming the
또한, 제조 방법 1에서는, SiF4 가스를 주가스로서 이용하고, 수소 원자를 포함하는 가스 및 N2 가스를 부가스로서 이용하여 주가스의 유량에 대한 부가스의 유량의 비를 기준치 이상으로 설정하여 실리콘나이트라이드막(2)을 성막하고, SiF4 가스를 주가스로서 이용하고, N2 가스를 부가스로서 이용하여 주가스의 유량에 대한 부가스의 유량의 비를 기준치보다 작은 값으로 설정하여 실리콘나이트라이드막(3)을 성막했다. In
또한, 제조 방법 2에서는, SiF4 가스를 주가스로서 이용하고, N2 가스를 부가스로서 이용하여 주가스의 유량에 대한 부가스의 유량의 비를 기준치 이상으로 설정하여 실리콘나이트라이드막(2)을 성막하고, SiF4 가스를 주가스로서 이용하고, N2 가스를 부가스로서 이용하여 주가스의 유량에 대한 부가스의 유량의 비를 기준치보다 작은 값으로 설정하여 실리콘나이트라이드막(3)을 성막했다. In
또한, 제조 방법 3에서는, SiF4 가스를 주가스로서 이용하고, 수소 원자 또는 산소 원자를 포함하는 가스 및 N2 가스를 부가스로서 이용하여 주가스의 유량에 대한 부가스의 유량의 비를 기준치 이상으로 설정하여 실리콘나이트라이드막(2)을 성막하고, SiF4 가스를 주가스로서 이용하고, N2 가스를 부가스로서 이용하여 주가스의 유량에 대한 부가스의 유량의 비를 기준치보다 작은 값으로 설정하여 실리콘나이트라이드막(3)을 성막했다. In
그래서, 제1 발명의 실시형태에 의한 절연막(10)의 제조 방법은 도 15에 도시하는 제조 방법이면 된다. Therefore, the manufacturing method of the insulating
도 15는 제1 발명의 실시형태에 의한 절연막(10)의 제조 방법을 도시하는 공정도이다. 15 is a process diagram showing a manufacturing method of the insulating
도 15를 참조하면, 절연막(10)의 제조가 시작되면, 실리콘 원자와 불소 원자를 포함하는 주가스와 적어도 질소 가스로 이루어지는 부가스의 가스 유량비를 기준치 이상으로 설정하여 산소 원자를 포함하는 기판 상에 제1 실리콘나이트라이드막을 성막한다(공정 S31). 그리고, 주가스와 질소 가스의 가스 유량비를 기준치보다 작은 값으로 설정하여 제1 실리콘나이트라이드막에 접하여 제2 실리콘나이트라이드막을 성막한다(공정 S32). Referring to FIG. 15, when the production of the insulating
이에 따라, 절연막(10)의 제조가 종료된다. Thus, the production of the insulating
전술한 제조 방법 1~3에 의해서 제조된 절연막(10)은, 실리콘나이트라이드막(3)의 불소 농도가 실리콘나이트라이드막(2)의 불소 농도보다 많은 구조로 이루어진다. 즉, 실리콘나이트라이드막(2)의 불소 농도는 실리콘나이트라이드막(3)의 불소 농도보다 적다. 이것은, 전술한 바와 같이, 실리콘나이트라이드막(2)의 성막시에 있어서의 플라즈마 내의 F 라디칼의 농도를 실리콘나이트라이드막(3)의 성막시에 있어서의 플라즈마 내의 F 라디칼의 농도보다 낮게 하여 실리콘나이트라이드막(2)을 성막하는 것에 기인하고 있다. The insulating
또한, 플라즈마 내의 F 라디칼을 적게 하면, 산소 원자가 기판(1)으로부터 방출되는 것이 억제되어, 산소 원자가 실리콘나이트라이드막(2, 3)에 받아들여지는 것이 억제된다. 그 결과, 절연 파괴 전계 강도가 높고, 누설 전류가 작은 절연막(10)을 제조할 수 있다. In addition, when the amount of the F radical in the plasma is reduced, the release of the oxygen atoms from the
따라서, 제조된 절연막(10)에 있어서, 기판(1) 측의 실리콘나이트라이드막 중의 불소 농도가 절연막(10)의 표면 측의 실리콘나이트라이드막 내의 불소 농도보다 낮아져 있으면, 산소 원자의 절연막(10)에의 혼입이 적어져, 양호한 절연 성능을 얻을 수 있다. Therefore, if the fluorine concentration in the silicon nitride film on the
<실시형태 2~4>≪
이하, 도면에 기초하여, 본 발명 중, 제2 발명의 실시형태인 실시형태 2~4의 반도체 소자를 설명한다. 한편, 이하의 도면에 있어서 동일하거나 또는 상당하는 부분에는 동일한 참조 부호를 붙이고, 그 설명은 반복하지 않는다. Hereinafter, on the basis of the drawings, semiconductor devices according to the second to fourth embodiments of the second invention of the present invention will be described. In the following drawings, the same or corresponding parts are denoted by the same reference numerals, and description thereof will not be repeated.
제2 발명의 반도체 소자는, 적어도 인듐(In) 원자 및 산소(O) 원자를 포함하는 산화물 반도체층과, 실리콘(Si) 원자, 불소(F) 원자 및 질소(N) 원자를 포함하는 절연막을 갖는다. 본 발명자들은, TFT로 이루어지는 반도체 소자가, 상기 산화물 반도체층과, 상기 산화물 반도체층과 접하는 상기 절연막을 갖는 경우에, Vth의 변화를 억제할 수 있음을 지견(知見)했다. 그 이유는 명확하지는 않지만, 예컨대 이하의 것이 이유의 하나로서 생각된다. The semiconductor device of the second invention is a semiconductor device comprising an oxide semiconductor layer containing at least an indium (In) atom and an oxygen (O) atom and an insulating film containing a silicon (Si) atom, a fluorine (F) . The inventors of the present invention have found that a change in Vth can be suppressed when a semiconductor element made of a TFT has the oxide semiconductor layer and the insulating film in contact with the oxide semiconductor layer. Although the reason is not clear, for example, the following is considered as one of the reasons.
즉, In 및 O를 포함하는 산화물 반도체층에 있어서는, 그 층 내의 O 함유량, H 함유량, N 함유량 또한 이들의 화학 결합 상태가 반도체 특성에 영향을 준다는 것이 알려져 있다. 이 산화물 반도체층과 접하는 절연막이 Si, F 및 N을 포함하는 경우, 산화물 반도체층 내의 O, H 및 N의 함유량, 화학 결합 상태 등에 주는 영향이 작기 때문에, 산화물 반도체층과 접하는 층이 존재하는 데에 기인하는 산화물 반도체층의 반도체 특성에 주는 영향을 억제할 수 있고, 결과적으로 TFT의 Vth의 변화를 억제할 수 있다. 한편, 본 발명자들은, 여러 가지의 검토를 거듭함으로써, 절연막에 F가 존재하는 것이 중요하다는 것도 지견하고 있다. That is, it is known that in the oxide semiconductor layer containing In and O, the O content, the H content, the N content, and the chemical bonding state thereof affect the semiconductor characteristics. When the insulating film in contact with the oxide semiconductor layer contains Si, F, and N, the influence on the contents of O, H, and N, and the chemical bonding state in the oxide semiconductor layer is small, It is possible to suppress the influence on the semiconductor characteristics of the oxide semiconductor layer resulting from the change of the Vth of the TFT. On the other hand, the inventors of the present invention have also found that it is important that F exists in the insulating film by various examinations repeatedly.
이하, 제2 발명에 관해서 보다 구체적으로 설명하기 위해서, 실시형태 2~4에 있어서, TFT로 이루어지는 반도체 소자를 이용하여, 제2 발명에 따른 실시형태의 일례를 상세히 설명한다. Hereinafter, in order to describe the second invention more specifically, an example of the embodiment according to the second invention will be described in detail in the second to fourth embodiments by using a semiconductor element made of a TFT.
<실시형태 2> ≪
실시형태 2로서, 반도체층의 조성 및 게이트 절연막의 조성에 특징을 갖는 TFT에 관해서 설명한다. As a second embodiment, a TFT having characteristics of a composition of a semiconductor layer and a composition of a gate insulating film will be described.
≪반도체 소자≫ «Semiconductor device»
도 16은 반도체 소자의 일례의 개략적인 단면도이다. 도 16을 참조하면, 반도체 소자로서의 TFT는, 기판(201) 상에, 게이트 전극(202), 게이트 절연막(203), 채널층으로서의 반도체층(204)이 순서대로 적층되고, 상기 반도체층(204) 상에 소스 전극(205) 및 드레인 전극(206)이 적층된다. 또한, 반도체층(204) 중, 소스 전극(205) 및 드레인 전극(206)의 사이이며 양 전극에 피복되어 있지 않은 영역에는 패시베이션막(207)이 적층되어 있다. 도 16의 TFT는 소위 하부 게이트형의 트랜지스터이며, 예컨대 액정 표시 장치 등의 스위칭 소자로서 적합하게 이용할 수 있다. 16 is a schematic sectional view of an example of a semiconductor element. 16, a TFT as a semiconductor element has a structure in which a
기판(201)에는 예컨대 플라스틱 필름, 유리 기판 등의 절연성 기판을 이용할 수 있다. 게이트 전극(202), 소스 전극(205) 및 드레인 전극(206)의 각각은 예컨대 Ti, Mo, Al 등의 금속을 이용할 수 있다. 또한, 각 금속으로 이루어지는 층을 적층한 구성을 갖고 있더라도 좋다. 패시베이션막(207)은, 실리콘(Si) 원자, 불소(F) 원자 및 질소(N) 원자로 이루어지는 절연막이라도 좋고, 예컨대 실리콘옥사이드(SiO2), 실리콘나이트라이드(SiN), 이트륨옥사이드(Y2O3), 알루미늄옥사이드(Al2O3), 하프늄옥사이드(Hf2O2), 티탄옥사이드(TiO2) 등으로 이루어지는 막을 이용할 수도 있다. As the
제2 발명의 반도체 소자에 있어서, 반도체층(204)의 조성과, 게이트 절연막(203)의 조성을 특징적인 조성으로 함으로써, 반도체 소자의 Vth의 변화를 억제할 수 있다. 이하, 반도체층(204) 및 게이트 절연막(203)에 관해서 상세히 설명한다. In the semiconductor device according to the second aspect of the present invention, by making the composition of the
(반도체층)(Semiconductor layer)
반도체층(204)은 In 및 O를 포함하는 산화물 반도체층으로 이루어진다. 구체적으로는, 반도체층(204)은 In-Ga-Zn-O, In-Al-Mg-O, In-Al-Zn-O, In-Hf-Zn-O 중 어느 것으로 이루어지는 것이 바람직하다. 한편, 「In-Ga-Zn-O」의 기재는, In, Ga, Zn 및 O를 주성분으로서 포함하는 산화물 반도체를 의미하여, 다른 의도하지 않는 원자를 반도체 특성이 변화되지 않을 정도로 약간 포함하고 있는 것도 포함한다. The
반도체층(204)의 재료가 In-Ga-Zn-O인 경우, 반도체층(204)에 포함되는 In, Ga 및 Zn의 함유량의 총량에 대한 In의 함유량의 비(In/(Ga+Zn+In))를 35 원자% 이상으로 함으로써 Vth의 변화를 억제할 수 있다. 또한, 상기 In의 함유량의 비를 38 원자% 이상 43 원자% 이하로 함으로써, Vth의 변화를 더 억제할 수 있다. 또한, 반도체층(204)에 있어서의 O의 함유량은 60 원자% 이상 66 원자% 이하인 것이 바람직하다. 한편, 반도체층(204)에 있어서의 각 원소의 정량 방법으로서는 러더포드 후방 산란법 및 ICP 질량 분석법 등을 이용할 수 있다. When the material of the
또한, 반도체층(204)에 있어서, 질소(N), 알루미늄(Al), 실리콘(Si), 티탄(Ti), 바나듐(V), 크롬(Cr), 지르코늄(Zr), 니오븀(Nb), 몰리브덴(Mo), 하프늄(Hf), 탄탈(Ta), 텅스텐(W), 주석(Sn) 및 비스무트(Bi)로 이루어지는 그룹에서 선택된 1종 이상의 첨가 원소를 더 포함하는 것이, TFT의 소스-드레인 사이에 흐르는 ON 전류를 높인다는 점에서 바람직하다. 또한, 첨가 원소의 농도가 0.01×1022 atm/cc 이하인 경우는, 소스-드레인 사이에 흐르는 ON 전류를 효과적으로 높이는 경향이 낮고, 10×1021 atm/cc를 넘는 경우는, 소스-드레인 사이에 흐르는 OFF 전류가 높아지 경향이 있다. 따라서, 반도체층(204)에 있어서의 상기 첨가 원소의 농도는 0.1×1021 atm/cc 이상 10×1021 atm/cc 이하인 것이 바람직하다. 한편, 반도체층(204)에 있어서의 상기 첨가 원소의 농도(atm/cc)는 예컨대 이차 이온 질량 분석(SIMS)법에 의해서 측정할 수 있다. The
또한, 반도체층(204)과 후술하는 게이트 절연막(203)이 접하는 계면 근방의 반도체층(204)에 있어서의 산소량 A와, 계면 근방 이외의 반도체층(204)에 있어서의 산소량 B의 비(A/B)가 0.78보다 크고, 1 미만인 것이 바람직하다. 이에 관해서 도 17을 이용하여 설명한다. The ratio of the oxygen amount A in the
도 17은 도 16의 영역 A의 개략적인 확대도이다. 도 17을 참조하면, 본 실시형태 2에 있어서, 반도체층(204) 중, 게이트 절연막(203)과 접하는 계면(220) 근방의 영역(204a) 부분에 위치하는 반도체층(204)의 산소량 A와, 계면 근방 이외의 반도체층, 즉, 영역(204a) 이외의 부분에 위치하는 반도체층(204)의 산소량 B의 비(A/B)가 0.78보다 크고 1 미만인 것이 바람직하다. 이 경우, TFT의 소스-드레인 사이에 흐르는 ON 전류를 크게 할 수 있다. 17 is a schematic enlarged view of area A in Fig. 17, the oxygen amount A of the
한편, 상기 비(A/B)가 0.78인 경우에는, 소스-드레인 사이에 흐르는 OFF 전류가 지나치게 커지는 경향에 있음을 지견하고 있다. 따라서, TFT의 특성을 보다 적절한 조건으로 안정화시킨다고 하는 관점에서는, 상기 비(A/B)는 0.8 이상 1 미만인 것이 바람직하고, 0.8 이상 0.98 이하인 것이 보다 바람직하다. On the other hand, when the ratio (A / B) is 0.78, it is found that the OFF current flowing between the source and drain tends to become excessively large. Therefore, the ratio (A / B) is preferably 0.8 or more and less than 1, and more preferably 0.8 or more and 0.98 or less, from the viewpoint of stabilizing the characteristics of the TFT under more suitable conditions.
여기서, 「접하는 계면」이란, 이차 이온 질량 분석법에 있어서, 게이트 절연막(203) 중에 있어서의 F에 기인하는 이온의 이온 카운트수와 반도체층(204) 중에 있어서의 In에 기인하는 이온의 이온 카운트수가 교차하는 점으로 하고, 「계면 근방」이란, 「접하는 계면」으로부터 두께 0.1 nm 이상 20 nm 이하의 영역(204a)을 의미한다. 또한, 산소량 A 및 산소량 B는 각각 반도체층(204)의 임의의 위치에 있어서의 이차 이온 질량 분석에 의한 산소 이온의 카운트수이다. Here, the term "tangential interface" refers to the ion count number of ions attributable to F in the
한편, 이 영역(204a) 중의 적어도 일부분에 있어서의 산소량 A와, 산소량 B의 비(A/B)가 상기 범위라면 상기 효과를 발현할 수 있다. 즉, 예컨대, 반도체층(204)의 영역(204a) 중의 계면(220)으로부터 0.1 nm 이상 5 nm 이하인 영역에 있어서의 산소량 A와 산소량 B의 비(A/B)가 상기 범위면 된다. 또한, 계면 근방의 영역(204a) 중 적어도 일부분에서 상기 비(A/B)를 만족하면 족하다. 즉, 도 17을 참조하면, 도면에서 좌우 방향으로 뻗어 있는 영역(204a) 중의 적어도 일부분(예컨대, 영역(204a)의 중앙 부분)에 있어서의 산소량 A와 산소량 B가 상기 비(A/B)의 범위를 만족하면 된다. On the other hand, if the ratio of the oxygen amount A to the oxygen amount B (A / B) in at least a part of the
(게이트 절연막)(Gate insulating film)
본 실시형태 2에 있어서, 게이트 절연막(203)은 Si, F 및 N을 포함한다. TFT에 있어서, 상기 반도체층(204)이 In 및 O를 포함하는 산화물 반도체층으로 이루어지고, 또한 게이트 절연막(203)이 Si, F 및 N을 포함함으로써, Vth의 변화를 억제할 수 있다. 게이트 절연막(203)에 있어서의 각 원소의 정량 방법으로서는, 주사형 이차 전자 현미경(SEM) 부대(附帶)의 에너지 분산형 형광 X선 분석(EDX)법, 투과형 전자 현미경(TEM) 부대의 에너지 분산형 형광 X선 분석(EDX)법 등을 이용할 수 있다. 또한, 당연히 원소의 정성(定性) 분석에 이용되는 다른 공지된 기술을 이용하더라도 좋다. In
게이트 절연막(203)에 있어서, F가 포함되어 있지 않은 경우는, Vth 변화량을 저감시킬 수 없고, 또한, F를 30 원자%보다 많이 포함하는 경우는, 게이트 절연막(203)의 기계적 강도가 약하여, 기판으로부터의 박리 등이 발생하는 것을 알 수 있었다. 이 때문에, 게이트 절연막(203)에 있어서의 F의 함유량은 0 원자%보다 크고 또한 30 원자% 이하인 것이 바람직하다. 또한, F의 함유량이 3 원자% 이상인 것이 보다 바람직하고, 5 원자% 이상인 것이 더 바람직하다. 특히, F의 함유량이 10 원자% 이상 28 원자% 이하인 경우에, Vth 변화량을 보다 효율적으로 저감할 수 있다. 한편, Si의 함유량은 25 원자% 이상 및 35 원자% 이하인 것이 바람직하고, N의 함유량은 25 원자% 이상 및 40 원자% 이하인 것이 바람직하다. In the case where F is not included in the
또한, 게이트 절연막(203)은 H를 더 포함하고 있더라도 좋다. 게이트 절연막(203)이 H를 포함함으로써, Ion(온 전류)이 상승한다고 하는 효과가 기대된다. 게이트 절연막(203)에 있어서의 H의 함유량이 7 원자%보다 커지면 Vth 변화량이 커지는 경향에 있으므로, H의 함유량은 7 원자% 이하인 것이 바람직하다. 또한, Vth 특성의 변화를 더 억제한다는 점에서는, 5 원자% 이하인 것이 보다 바람직하다. 한편, 게이트 절연막(203)에 있어서의 H의 정량 방법으로서는 예컨대 이차 이온 질량 분석법을 이용할 수 있다. 구체적으로는, H의 함유량이 이미 알려진 표준 샘플을 준비하여, 매초당 이차 이온 카운트수를 측정 샘플과 표준 샘플로 비교함으로써, 측정 샘플에 있어서의 H의 정량이 가능하게 된다. 또한, 러더포드 후방 산란법과 탄성 반도(反跳) 입자 검출법을 병용함에 의해서도 H의 함유량을 정량할 수 있다. Further, the
또한, 게이트 절연막(203)은 O를 더 포함하고 있더라도 좋다. 게이트 절연막(203)이 O를 포함함으로써, Ion이 상승한다고 하는 효과가 기대된다. 게이트 절연막(203)에 있어서의 O의 함유량이 25 원자% 이상인 경우에 Vth 변화량이 커지는 경향에 있으므로, O의 함유량은 25 원자% 미만인 것이 바람직하고, 20 원자% 이하인 것이 보다 바람직하다. 한편, 게이트 절연막(203)에 있어서의 O 원자의 정량 방법으로서는 러더포드 후방 산란법, 이차 이온 질량 분석법 등을 이용할 수 있다. In addition, the
≪반도체 소자의 제조 방법≫≪ Semiconductor device manufacturing method >
이어서 도 18의 (a)~(d)를 이용하여 도 16의 TFT의 제조 방법에 관해서 설명한다. Next, a method of manufacturing the TFT of Fig. 16 will be described with reference to Figs. 18 (a) to 18 (d).
(게이트 전극의 형성)(Formation of gate electrode)
우선, 도 18의 (a)에 도시하는 바와 같이, 유리 기판으로 이루어지는 기판(201)을 준비하여, 이 기판(201)의 표면(201a) 상에, 예컨대 DC 스퍼터링에 의해서 게이트 전극(202)을 형성한다. 18A, a
(게이트 절연막의 형성)(Formation of gate insulating film)
이어서, 도 18의 (b)에 도시하는 바와 같이, 기판(201)의 표면(201a) 위 및 게이트 전극(202)을 덮도록 게이트 절연막(203)을 형성한다. 본 실시형태에 있어서, 게이트 절연막(203)은 Si, F 및 N을 포함한다. 이러한 게이트 절연막(203)의 작성 방법으로서는 예컨대 플라즈마 CVD법을 이용할 수 있다. 특히, 내부 안테나형 ICP 플라즈마원(源)에 의한 플라즈마 CVD법을 적합하게 이용할 수 있다. 18 (b), a
구체적으로는, 플라즈마 장치의 진공조 내에 게이트 전극(202)이 형성된 기판(201)을 셋트하여, 진공조 내의 진공 배기를 한 후, 그 진공조 내에 SiF4 및 N2 등의 원료가스를 도입한다. 그리고, 플라즈마원을 이용하여 원료 가스를 활성화함으로써, Si, F 및 N을 포함하는 게이트 절연막(203)을 형성할 수 있다. Specifically, a
상기 플라즈마 CVD법에 있어서, 원료 가스의 혼합 비율을 조절함으로써, 게이트 절연막(203)에 있어서의 Si, F 및 N의 각각의 함유량을 조절할 수 있다. 또한, 원료 가스에 H를 포함하는 가스, 예컨대, H2 가스를 혼합시킴으로써, 게이트 절연막(203)에 H를 포함하게 할 수 있고, 원료 가스에 O를 포함하는 가스, 예컨대, O2 가스를 혼합시킴으로써, 게이트 절연막(203)에 O를 포함할 수 있다. In the plasma CVD method, the content ratio of each of Si, F and N in the
(반도체층의 형성)(Formation of semiconductor layer)
이어서, 도 18의 (c)에 도시하는 바와 같이, 게이트 절연막(203) 상의 일부분에 채널층으로서의 반도체층(204)을 형성한다. 본 실시형태에 있어서, 반도체층(204)은 In 및 O를 포함한다. 이러한 반도체층(204)의 작성 방법에는 예컨대 DC(직류) 마그네트론 스퍼터법을 이용할 수 있다. 18 (c), a
구체적으로는, 우선, 타겟으로서, 산화물 반도체의 원료가 되는 도전성 산화물 소결체로 이루어지는 타겟을 준비한다. 예컨대, In-Ga-Zn-O로 이루어지는 반도체층(204)을 성막하는 경우에는, Vth 변화량을 보다 저감시킬 수 있다는 점에서, ZnGa2O4 결정을 포함하는 타겟을 이용하는 것이 바람직하다. 이어서, 장치 내의 정해진 위치에 타겟 및 상기 기판(201)을 배치하여, DC 마그네트론 스퍼터법에 의해서 타겟을 스퍼터함으로써, 게이트 절연막(203) 상에 반도체층을 성막한다. Specifically, first, as a target, a target made of a conductive oxide sintered body to be a raw material of an oxide semiconductor is prepared. For example, in the case of forming the
이어서, 얻어진 반도체층이 정해진 채널 폭, 채널 길이를 얻도록 반도체층 상에의 레지스트의 도포, 노광, 현상을 하여, 정해진 형상의 레지스트를 형성한다. 그리고, 정해진 형상의 레지스트가 작성된 기판(201)을 에칭 수용액에 침지시켜, 노출하는 반도체층을 에칭함으로써, 도 18의 (c)에 도시하는 바와 같이, 게이트 절연막(203) 상의 일부분에 적층되는 반도체층(204)이 형성된다. Subsequently, the obtained semiconductor layer is coated with a resist on the semiconductor layer, exposed, and developed so as to obtain a predetermined channel width and channel length, thereby forming a resist of a predetermined shape. Then, the
여기서, 반도체층(204)에, 첨가 원소로서 N을 더 포함하게 하는 경우에는, 예컨대, 타겟을 스퍼터할 때의 스퍼터링 장치 내에 도입하는 가스에 N2 가스를 혼입시키고, 그 혼입 비율을 제어함으로써, 반도체층(204)에 있어서의 N의 농도를 조절할 수 있다. 또한, 알루미늄(Al), 실리콘(Si), 티탄(Ti), 바나듐(V), 크롬(Cr), 지르코늄(Zr), 니오븀(Nb), 몰리브덴(Mo), 하프늄(Hf), 탄탈(Ta), 텅스텐(W), 주석(Sn) 및 비스무트(Bi)로 이루어지는 그룹에서 선택된 1종 이상의 첨가 원소를 더 포함하게 하는 경우에는, 예컨대, 상기 타겟 중에 이들 원소를 미리 함유시켜 놓으면 된다. Here, in the case where the
또한, 도 17에 도시하는 바와 같이, 반도체층(204) 중, 영역(204a)의 적어도 일부분에 있어서의 산소량 A와, 영역(204a) 이외의 영역에 있어서의 산소량 B의 비(A/B)를 조절하는 경우에는, 반도체층(204) 중의 계면(220) 근방의 영역(204a) 부분을 형성할 때의 스퍼터링 장치 내에 도입하는 O2 가스의 혼합 비율을 조절하면 된다.17, the ratio (A / B) of the oxygen amount A in at least a part of the
(소스 전극 및 드레인 전극의 형성)(Formation of source electrode and drain electrode)
이어서, 도 18의 (d)에 도시하는 바와 같이, 예컨대 DC 스퍼터링에 의해서 반도체층(204) 위 및 게이트 절연막(203) 위에 소스 전극(205) 및 드레인 전극(206)을 형성한다. 18 (d), a
구체적으로는, 우선, 반도체층(204) 상에 레지스트를 도포, 노광, 현상한 후, 레지스트가 형성되어 있지 않은 반도체층(204) 위 및 게이트 절연막(203) 위에 DC 스퍼터링법에 의해서 금속층으로 이루어지는 소스 전극(205) 및 드레인 전극(206)을 형성한다. 그리고, 반도체층(204) 상의 레지스트를 박리함으로써, 도 18의 (d)에 도시하는 바와 같이, 소스 전극(205) 및 드레인 전극(206)이 형성된 기판(201)이 형성된다. More specifically, first, a resist is coated on the
(패시베이션막의 형성)(Formation of passivation film)
이어서, 도 16에 도시하는 바와 같이, 소스 전극(205) 및 드레인 전극(206)으로부터 노출되는 반도체층(204) 상에 패시베이션막(207)을 형성한다. 패시베이션막(207)의 작성에는 예컨대 DC 마그네트론 스퍼터법을 이용할 수 있다. 16, a
이상과 같이 상세히 설명한 실시형태 2에 따르면, 반도체층(204)이 In 및 O를 포함하는 산화물 반도체층으로 이루어지고, 게이트 절연막(203)이 Si, F 및 N을 포함하는 절연막으로 이루어진다. 이 구성을 갖는 TFT에 의하면, 게이트-소스 사이 또는 소스-드레인 사이의 전압을 ±20 V 이상으로 사용할 때의 Vth의 변화를 억제할 수 있다. 따라서, 결과적으로 TFT의 특성을 안정화시킬 수 있다. According to the second embodiment described above in detail, the
<실시형태 3> ≪
실시형태 3으로서, 반도체층의 조성 및 패시베이션막의 조성에 특징을 갖는 TFT에 관해서 설명한다. As a third embodiment, a TFT having characteristics in the composition of the semiconductor layer and the composition of the passivation film will be described.
≪반도체 소자≫ «Semiconductor device»
본 실시형태 3의 TFT는 도 16에 도시하는 구성을 갖는다. 본 실시형태 3에 있어서, 반도체층(204), 게이트 절연막(203) 및 패시베이션막(207) 이외의 구성은 실시형태 2와 마찬가지이기 때문에 그 설명은 반복하지 않는다. The TFT of the third embodiment has the structure shown in Fig. Since the structure of the third embodiment other than the
또한, 본 실시형태 3에 있어서, 게이트 절연막(203)은 Si, F 및 N을 포함하는 절연막이라도 좋고, 예컨대, 실리콘옥사이드(SiOH), 실리콘나이트라이드(SiNH), 이트륨옥사이드(Y2O3), 알루미늄옥사이드(Al2O3), 하프늄옥사이드(Hf2O2), 티탄옥사이드(TiO2) 등으로 이루어지는 종래 이용되고 있는 절연막을 이용할 수 있다. 이하, 반도체층(204) 및 패시베이션막(207)에 관해 상세히 설명한다. In the
(반도체층)(Semiconductor layer)
반도체층(204)은 In 및 O를 포함하는 산화물 반도체층으로 이루어진다. 구체적으로는, 반도체층(204)은 In-Ga-Zn-O, In-Al-Mg-O, In-Al-Zn-O, In-Hf-Zn-O 중 어느 것으로 이루어지는 것이 바람직하다. The
또한, 반도체층(204)과 후술하는 패시베이션막(207)이 접하는 계면 근방의 반도체층(204)에 있어서의 산소량 C와, 계면 근방 이외의 반도체층(204)에 있어서의 산소량 D의 비(C/D)가 1.05 이상 1.3 이하인 것이 바람직하다. 이에 관해서 도 19를 이용하여 설명한다. The ratio of the oxygen amount C in the
도 19는 도 16의 영역 B의 개략적인 확대도이다. 도 19를 참조하면, 본 실시형태 3에 있어서, 반도체층(204) 중, 패시베이션막(207)과 접하는 계면(240) 근방의 영역(204b) 부분에 위치하는 반도체층(204)의 산소량 C와, 계면 근방 이외의 반도체층, 즉, 영역(204b) 이외의 부분에 위치하는 반도체층(204)의 산소량 D의 비(C/D)가 1.05 이상인 것이 바람직하다. 이 경우, TFT의 소스-드레인 사이에 흐르는 OFF 전류를 작게 할 수 있다. 또한, 비(C/D)가 1.3을 넘는 경우에는, 소스-드레인 사이에 흐르는 ON 전류가 지나치게 낮아지는 경향이 있다. 따라서, 상기 비(C/D)는 1.3 이하인 것이 바람직하다. 19 is a schematic enlarged view of area B of Fig. 19, the oxygen amount C of the
여기서, 「접하는 계면」이란, 이차 이온 질량 분석법에 있어서, 패시베이션막(207) 중에 있어서의 F에 기인하는 이온의 이온 카운트수와 반도체층(204) 중에 있어서의 In에 기인하는 이온의 이온 카운트수가 교차하는 점으로 하고, 「계면 근방」이란 「접하는 계면」으로부터 두께 0.1 nm 이상 20 nm 이하인 영역(204b)을 의미한다. 또한, 산소량 C 및 산소량 D는 각각 반도체층(204)의 임의의 위치에 있어서의 이차 이온 질량 분석에 의한 산소 이온의 카운트수이다. Here, the term "tangential interface" means the ion count number of ions attributable to F in the
한편, 이 영역(204b) 중의 적어도 일부분에 있어서의 산소량 C와, 산소량 D의 비(C/D)가 상기 범위라면 상기 효과를 발현할 수 있는 것, 또한, 계면 근방의 영역(204b) 중의 적어도 일부분에서 상기 비(C/D)를 만족하면 되는 것은 실시형태 2와 마찬가지다. On the other hand, if the ratio (C / D) of the oxygen amount C to the oxygen amount D in at least a part of the region 204b is within the above range, the above effect can be exhibited. The reason why the ratio (C / D) is satisfied in part is the same as in the second embodiment.
한편, 상기 이외의 반도체층(204)의 바람직한 조성은 실시형태 2와 마찬가지기이기 때문에, 그 설명은 반복하지 않는다.On the other hand, since the composition of the
(패시베이션막)(Passivation film)
본 실시형태 3에 있어서, 패시베이션막(207)은 Si, F 및 N을 포함한다. TFT에 있어서, 상기 반도체층(204)이 In 및 O를 포함하는 산화물 반도체층으로 이루어지고, 또한 패시베이션막(207)이 Si, F 및 N을 포함함으로써, Vth의 변화를 억제할 수 있다. In
패시베이션막(207)의 조성은 실시형태 2의 게이트 절연막(203)의 조성과 마찬가지이다. 즉, 패시베이션막(207)에 있어서의 F의 함유량은 0 원자%보다 크고 30 원자% 이하인 것이 바람직하고, F의 함유량이 3 원자% 이상인 것이 보다 바람직하고, 5 원자% 이상인 것이 더 바람직하다. 특히, F의 함유량이 10 원자% 이상 28 원자% 이하인 경우에, Vth 변화량을 보다 효율적으로 저감할 수 있다. 또한, 패시베이션막(207)이 H를 더 포함하는 경우에는, H의 함유량은 7 원자% 이하인 것이 바람직하고, 5 원자% 이하인 것이 보다 바람직하다. 또한, 패시베이션막(207)이 O를 더 포함하는 경우에는, O의 함유량은 25 원자% 미만인 것이 바람직하고, 15 원자% 이하인 것이 보다 바람직하다. The composition of the
≪반도체 소자의 제조 방법≫ ≪ Semiconductor device manufacturing method >
본 실시형태 3에 있어서의 TFT의 제조 방법에는 실시형태 2의 제조 방법과 같은 방법을 이용할 수 있다. 구체적으로는, 본 실시형태 3에 있어서의 패시베이션막(207)의 형성에 있어서, 실시형태 2에 있어서의 게이트 절연막(203)의 형성 방법을 이용할 수 있다. 한편, 본 실시형태 3에 있어서의 게이트 절연막(203)은 종래 이용되고 있는 방법에 의해 형성할 수 있다. The same method as the manufacturing method of the second embodiment can be used for the TFT manufacturing method in the third embodiment. Specifically, in the formation of the
또한, 반도체층(204)의 형성 방법에 있어서도, 실시형태 2에 있어서의 반도체층(204)의 형성 방법을 이용할 수 있다. 다만, 상기 비(C/D)를 만족하도록 반도체층(204)을 형성하는 경우에는, 패시베이션막(207)과 접하는 계면 근방에 있어서의 반도체층(204)을 형성할 때의 스퍼터링 장치 내의 산소량을 제어하여, 상기 비(C/D)를 만족하는 반도체층(204)을 형성할 필요가 있다. The
이상과 같이 상세히 설명한 실시형태 3에 따르면, 반도체층이 In 및 O를 포함하는 산화물 반도체층으로 이루어지고, 패시베이션막이 Si, F 및 N을 포함하는 절연막으로 이루어진다. 이 구성을 갖는 TFT에 의하면, 게이트-소스 사이 또는 소스-드레인 사이의 전압을 ±20 V 이상으로 사용할 때의 Vth의 변화를 억제할 수 있다. 따라서, 결과적으로 TFT의 특성을 안정화시킬 수 있다. According to
<실시형태 4> ≪ Fourth Embodiment >
실시형태 4로서, 반도체층의 조성, 게이트 절연막의 조성 및 패시베이션막의 조성에 특징을 갖는 TFT에 관해서 설명한다. As a fourth embodiment, a TFT having characteristics in the composition of the semiconductor layer, the composition of the gate insulating film, and the composition of the passivation film will be described.
본 실시형태 4의 TFT는 도 16에 도시하는 구성을 갖는다. 본 실시형태 4에 있어서, 반도체층(204)이 In 및 O를 포함하는 산화물 반도체층으로 이루어지고, 게이트 절연막(203) 및 패시베이션막(207) 모두가 Si, F 및 N을 포함한다. 즉, 본 실시형태 4에 있어서, 게이트 절연막(203)은 실시형태 2에 있어서의 게이트 절연막(203)과 같은 조성이며, 패시베이션막(207)은 실시형태 3에 있어서의 패시베이션막(207)과 같은 조성이다. The TFT of the fourth embodiment has the structure shown in Fig. In the fourth embodiment, the
이 경우에도, 실시형태 2 및 실시형태 3과 마찬가지로, 게이트-소스 사이 또는 소스-드레인 사이의 전압을 ±20 V 이상으로 사용할 때의 Vth의 변화를 억제할 수 있다. 따라서, 결과적으로, TFT의 특성을 안정화시킬 수 있다. 또한, 반도체층(204)에 있어서, 게이트 절연막(203)과 접하는 계면 근방의 영역(204a)(도 17 참조) 및 패시베이션막(207)과 접하는 계면 근방의 영역(204b)(도 18 참조) 중 적어도 어느 한쪽의 영역에 있어서, 실시형태 2 및 3에서 상술한 비(A/B 및 C/D)를 만족함으로써, OFF 전류 및/또는 ON 전류를 적절한 수치로 설계할 수 있으므로, 결과적으로 TFT의 특성을 더욱 안정화시킬 수 있다. In this case also, it is possible to suppress the change in Vth when the voltage between the gate and the source or the voltage between the source and the drain is used as ± 20 V or more, as in the second and third embodiments. Therefore, as a result, the characteristics of the TFT can be stabilized. 17) and a region 204b (see FIG. 18) in the vicinity of the interface in contact with the
실시예 Example
제2 발명에 의한 이하의 여러 가지 실시예 및 비교예에 있어서, 도 16에 도시하는 하부 게이트형의 TFT를 제작했다. In the following various examples and comparative examples according to the second invention, the bottom gate type TFT shown in Fig. 16 was produced.
<실시예 1~10>≪ Examples 1-10 >
≪게이트 전극의 형성≫≪ Formation of gate electrode &
우선, 각 실시예 1~10에 있어서, 25 mm×25 mm×0.5 mm의 무알칼리 유리로 이루어지는 기판(201)을 준비했다. 또한, 게이트 전극의 원료가 되는 Al로 이루어지는 타겟 및 Mo로 이루어지는 타겟을 준비했다. 한편, 각 타겟은 직경 3 인치(76.2 mm), 두께 5.0 mm의 형상이 되도록 가공했다. 각 타겟의 직경 3 인치의 면이 스퍼터면으로 되도록, 각 타겟을 스퍼터링 장치 내의 타겟 홀더에 배치하여, 스퍼터링 장치 내의 기판 홀더에 기판을 배치했다. 이 때, 타겟과 기판의 거리는 100 mm로 했다. First, in each of Examples 1 to 10, a
이어서, 스퍼터링 장치 내부를 1×10-4 Pa 정도까지 진공 상태로 하고, 기판과 타겟 사이에 셔터를 넣은 상태에서, 장치 내에 Ar 가스를 도입하여 장치 내의 압력을 0.5 Pa로 하고, 또한 타겟에 150 W의 직류 전력을 인가하여 스퍼터링 방전함으로써, 각 타겟 표면의 클리닝(pre-sputtering)을 10분간 행했다. Subsequently, while the inside of the sputtering apparatus was evacuated to about 1 x 10 < -4 > Pa, Ar gas was introduced into the apparatus with the shutters interposed between the substrate and the target to set the pressure in the apparatus to 0.5 Pa, W was applied and sputtering discharge was performed to perform pre-sputtering of each target surface for 10 minutes.
이어서, Mo로 이루어지는 타겟, Al로 이루어지는 타겟 및 Mo로 이루어지는 타겟의 순으로 DC 스퍼터링을 하여, 기판의 표면 상에 Mo층/Al층/Mo층의 3층 구조로 이루어지는 금속층을 형성했다. 한편, Mo층의 막 두께는 각각 20 nm이고, 3층 구조의 게이트 전극의 막 두께는 100 nm으로 했다. 그리고, 금속층 상에 포토레지스트를 도포하여, 전극 배선 패턴을 노광, 현상한 후, 드라이 에칭을 함으로써, 원하는 배선 패턴을 갖는 게이트 전극을 작성했다. Subsequently, DC sputtering was performed in the order of a target made of Mo, a target made of Al, and a target made of Mo, and a metal layer having a three-layer structure of Mo layer / Al layer / Mo layer was formed on the surface of the substrate. On the other hand, the film thickness of the Mo layer was 20 nm and the film thickness of the gate electrode of the three-layer structure was 100 nm. Then, a photoresist was coated on the metal layer, the electrode wiring pattern was exposed and developed, and then dry etching was performed to form a gate electrode having a desired wiring pattern.
≪게이트 절연막의 형성≫≪ Formation of gate insulating film &
이어서, 기판의 노출 표면 및 게이트 전극의 표면 상에 게이트 절연막을 형성했다. 실시예 1에서는, 우선, 플라즈마 장치의 진공조 내에 게이트 전극이 형성된 기판을 배치하여, 진공조 내의 압력이 10-5 Pa 이하가 될 때까지 진공 배기를 했다. 계속해서, 원료 가스로서 SiF4, N2를 진공조 내에 도입하고, 이 진공조 내의 압력을 0.5 Pa로 했다. 그리고, 기판(201)을 150℃로 가열하고, 내부 안테나형 ICP 플라즈마원으로 원료 가스를 활성화함으로써, Si, F 및 N으로 이루어지는 게이트 절연막을 형성했다. Then, a gate insulating film was formed on the exposed surface of the substrate and the surface of the gate electrode. In Example 1, a substrate having a gate electrode formed therein was placed in a vacuum chamber of a plasma apparatus, and vacuum evacuation was performed until the pressure in the vacuum chamber reached 10 -5 Pa or less. Subsequently, SiF 4 and N 2 were introduced into the vacuum chamber as the source gas, and the pressure in this vacuum chamber was set to 0.5 Pa. Then, the
실시예 2~4에서는, 원료 가스로서 SiF4, N2에 더하여 H2 가스를 더 도입함으로써, Si, F, N 및 H로 이루어지는 게이트 절연막을 형성했다. 실시예 5~10에서는, 원료 가스로서 SiF4, N2에 더하여 H2 가스 및 O2 가스를 더 도입함으로써, Si, F, N, H 및 O로 이루어지는 게이트 절연막을 형성했다. In Examples 2 to 4, a gate insulating film made of Si, F, N and H was formed by further introducing H 2 gas in addition to SiF 4 and N 2 as source gases. In Examples 5 to 10, a gate insulating film made of Si, F, N, H, and O was formed by further introducing H 2 gas and O 2 gas in addition to SiF 4 and N 2 as source gases.
또한, 각 실시예 1~10에서, 게이트 절연막에 있어서의 각 원소의 함유량은 다르지만, F는, 원료 가스에 있어서의 SiF4와 N2의 비(SiF4/N2)를 1/1~1/20의 범위에서 조정함으로써, 각 실시예의 게이트 절연막 중에 있어서의 함유량을 조정했다. 또한, O는, 원료 가스에 있어서의 O2와 N2의 비(O2/N2)를 0~1/10의 범위에서 조정함으로써, 각 실시예의 게이트 절연막 중에 있어서의 함유량을 조정했다. 또한, H는, 원료 가스에 있어서의 H2와 N2의 비(H2/N2)의 비를 0~1/50의 범위에서 조정함으로써, 각 실시예의 게이트 절연막 중에 있어서의 함유량을 조정했다. Further, in each of Examples 1-10, the content of each element in the gate insulating film is different, F is the ratio (SiF 4 / N 2) of the SiF 4 and N 2 in the
≪반도체층의 형성≫≪ Formation of semiconductor layer &
이어서, 각 실시예 1~10에서, 게이트 절연막 상에 반도체층을 형성했다. 구체적으로는, 우선, 각 반도체층의 원료가 되는 도전성 산화물 소결체를 타겟으로서 준비했다. 한편, 타겟은 직경 3 인치(76.2 mm), 두께 5.0 mm의 형상이 되도록 가공했다. 타겟의 직경 3 인치의 면이 스퍼터면이 되도록, 타겟을 스퍼터링 장치 내의 타겟 홀더에 배치하고, 스퍼터링 장치 내의 수냉되어 있는 기판 홀더에 게이트 절연막이 형성된 기판을 배치했다. 이 때, 타겟과 기판의 거리를 40 mm로 했다. Subsequently, in each of Examples 1 to 10, a semiconductor layer was formed on the gate insulating film. Specifically, first, a conductive oxide sintered body to be a raw material of each semiconductor layer was prepared as a target. Meanwhile, the target was processed so as to have a shape of 3 inches (76.2 mm) in diameter and 5.0 mm in thickness. A target was placed in a target holder in a sputtering apparatus so that a 3-inch diameter face of the target was a sputter face, and a substrate on which a gate insulating film was formed was placed in a water-cooled substrate holder in the sputtering apparatus. At this time, the distance between the target and the substrate was 40 mm.
이어서, 스퍼터링 장치 내부를 1×10-4 Pa 정도까지 진공 상태로 하고, 기판과 타겟 사이에 셔터를 넣은 상태에서, 장치 내에 Ar 가스를 도입하여 장치 내의 압력을 1 Pa로 하고, 또한 타겟에 120 W의 직류 전력을 인가하여 스퍼터링 방전함으로써, 각 타겟 표면의 클리닝(pre-sputtering)을 10분간 행했다. Subsequently, while the inside of the sputtering apparatus was evacuated to about 1 x 10 < -4 > Pa, Ar gas was introduced into the apparatus with a shutter between the substrate and the target to set the pressure in the apparatus to 1 Pa, W was applied and sputtering discharge was performed to perform pre-sputtering of each target surface for 10 minutes.
그 후, Ar 가스의 체적과 O2 가스의 체적의 비가 93(Ar):7(O2)인 혼합 가스를 장치 내에 도입하여 장치 내의 압력을 0.8 Pa로 하고, 또한 타겟에 120 W의 스퍼터 직류 전력을 인가함으로써, 게이트 절연막 상에 70 nm 두께의 산화물 반도체층으로 이루어지는 반도체층을 형성했다. 한편, 기판 홀더는 수냉할 뿐이며 바이어스 전압은 인가하지 않았다. Thereafter, a mixed gas having a volume of Ar gas and a volume of O 2 gas of 93 (Ar): 7 (O 2 ) was introduced into the apparatus to set the pressure in the apparatus to 0.8 Pa, and a sputter DC By applying electric power, a semiconductor layer made of an oxide semiconductor layer with a thickness of 70 nm was formed on the gate insulating film. On the other hand, the substrate holder was only water-cooled and no bias voltage was applied.
각 실시예에 있어서, 타겟으로서 이용한 도전성 산화물 소결체는 다결정체였다. 실시예 1, 2, 5 및 6에서 이용한 타겟은 In:Ga:Zn=2:2:1의 원소비로 혼합되어 있고, In2Ga2ZnO7 결정상 외에 ZnGa2O4 결정상을 일부에 포함하고 있었다. 또한, 실시예 3, 4 및 7에서 이용한 타겟은 In:Ga:Zn=2:2:1의 원소비로 혼합되어 있고, In2Ga2ZnO7 결정상만으로 형성되어 있었다. In each of the examples, the conductive oxide sintered body used as the target was a polycrystal. The targets used in Examples 1, 2, 5, and 6 were mixed at an original consumption of In: Ga: Zn = 2: 2: 1 and included a ZnGa 2 O 4 crystal phase in addition to an In 2 Ga 2 ZnO 7 crystal phase there was. In addition, the targets used in Examples 3, 4 and 7 were mixed with the original consumption of In: Ga: Zn = 2: 2: 1 and only the In 2 Ga 2 ZnO 7 crystal phase was formed.
또한, 실시예 8에서 이용한 타겟은 In:Al:Zn=2:2:1의 원소비로 혼합되어 있고, In2Al2ZnO7 결정상 외에 ZnAl2O4 결정상을 일부에 포함하고 있었다. 또한, 실시예 9에서 이용한 타겟은 In:Al:Mg=2:2:1의 원소비로 혼합되어 있고, In2Al2MgO7 결정상 외에 MgAl2O4 결정상을 일부에 포함하고 있었다. 또한, 실시예 10에서 이용한 타겟은 In:Hf:Zn=1:1:1의 원소비로 혼합되어 있고, InHfZnO4 결정상으로 구성되어 있었다. In addition, the target used in Example 8 was mixed at a source consumption of In: Al: Zn = 2: 2: 1 and contained a ZnAl 2 O 4 crystal phase in addition to an In 2 Al 2 ZnO 7 crystal phase. In addition, the target used in Example 9 was mixed at a source consumption of In: Al: Mg = 2: 2: 1 and contained a MgAl 2 O 4 crystal phase in addition to an In 2 Al 2 MgO 7 crystal phase. Further, the target used in Example 10 was In: Hf: Zn = 1: 1: and a mixture in ratios of 1, InHfZnO was composed of four crystal phase.
그리고, 형성된 반도체층을 대기 중에서 150℃에서 1시간 어닐링 처리한 후, 그 반도체층을 정해진 채널 폭 및 채널 길이로 가공하기 위해서, 반도체층 상에 정해진 형상의 레지스트를 도포, 노광, 현상했다. 그리고, 이 기판을 인산:초산:물=4:4:100의 비율로 조정한 에칭 수용액에 침지시킴으로써, 정해진 채널 폭 및 채널 길이가 되도록 반도체층을 에칭하여, 도 16에 도시하는 형상으로 했다. 한편, 채널 폭은 20 ㎛로 하고, 채널 길이는 10 ㎛로 했다. 이에 따라, 각 실시예에 있어서 표 1에 나타내는 구성 원소로 이루어지는 반도체층이 형성되었다. Then, after the formed semiconductor layer was annealed in air at 150 캜 for one hour, resist of a predetermined shape was coated on the semiconductor layer, exposed and developed to process the semiconductor layer into a predetermined channel width and channel length. Then, this substrate was immersed in an etching aqueous solution adjusted to a ratio of phosphoric acid: acetic acid: water = 4: 4: 100, thereby etching the semiconductor layer so as to have a predetermined channel width and channel length. On the other hand, the channel width was 20 mu m and the channel length was 10 mu m. Thus, a semiconductor layer made of the constituent elements shown in Table 1 was formed in each example.
≪소스 전극 및 드레인 전극의 형성≫≪ Formation of source electrode and drain electrode &
이어서, 상기 어닐링 처리 후에, 반도체층 위 및 게이트 절연막 위 중 소스 전극 및 드레인 전극이 형성되는 부분만이 노출되도록, 반도체층 위 및 게이트 절연막 위에 레지스트를 도포, 노광, 현상했다. 이어서, 레지스트를 형성하지 않은 부분(전극 형성부)에 대하여, 스퍼터링법을 이용하여 Mo로 이루어지는 금속층, Al로 이루어지는 금속층, Mo로 이루어지는 금속층을 이 순서로 형성함으로써, Mo층/Al층/Mo층의 3층 구조로 이루어지는 소스 전극 및 드레인 전극을 형성했다. 한편, 각 3층 구조의 막 두께는 100 nm로 했다. 그 후, 레지스트를 박리했다. 그리고, 이 기판을 질소 중에서 150℃에서 1시간 어닐링 처리했다. Then, after the annealing process, the resist was coated on the semiconductor layer and the gate insulating film, exposed and developed on the semiconductor layer and on the gate insulating film so that only the portion where the source electrode and the drain electrode were formed was exposed. Next, a metal layer made of Mo, a metal layer made of Al, and a metal layer made of Mo are formed in this order on the portion where the resist is not formed (electrode forming portion) by sputtering to form the Mo layer / Al layer / Mo layer A source electrode and a drain electrode each having a three-layer structure were formed. On the other hand, the film thickness of each three-layer structure was 100 nm. Thereafter, the resist was peeled off. Then, this substrate was annealed in nitrogen at 150 占 폚 for 1 hour.
≪패시베이션막의 형성≫≪ Formation of passivation film &
이어서, 노출되는 반도체층 상에 패시베이션막을 형성했다. 실시예 1~10에 있어서의 패시베이션막의 작성 방법은 각 실시예에 있어서의 게이트 절연막의 형성 방법와 같은 식으로 했다. 따라서, 실시예 1~10의 각각에 있어서, 게이트 절연막의 조성과 패시베이션막의 조성은 동일하게 되었다. Then, a passivation film was formed on the exposed semiconductor layer. The passivation film forming methods in Examples 1 to 10 were performed in the same manner as the gate insulating film forming method in each example. Therefore, in each of Examples 1 to 10, the composition of the gate insulating film and the composition of the passivation film became equal.
각 실시예에 있어서의 패시베이션막의 막 두께는 500 nm로 했다. 그리고, 패시베이션막을 형성한 후, 이 구조체를 질소 분위기 내에서 150℃에서 2시간의 어닐링 처리하여, TFT를 완성시켰다. The thickness of the passivation film in each example was set to 500 nm. After forming the passivation film, the structure was subjected to an annealing treatment at 150 캜 for 2 hours in a nitrogen atmosphere to complete the TFT.
<실시예 11~16> ≪ Examples 11 to 16 >
≪게이트 절연막의 형성≫ ≪ Formation of gate insulating film &
실시예 11~16에서는, 원료 가스로서 SiF4, N2에 더하여 H2 가스 및 O2 가스를 더 도입함으로써, Si, F, N, H 및 O로 이루어지는 게이트 절연막을 형성했다. In Examples 11 to 16, a gate insulating film made of Si, F, N, H, and O was formed by further introducing H 2 gas and O 2 gas in addition to SiF 4 and N 2 as source gases.
≪반도체층의 형성≫ ≪ Formation of semiconductor layer &
실시예 1~10에서는, 반도체층을 형성할 때의 Ar 가스 및 O2 가스의 혼합비를 일정하게 했지만, 실시예 11~13에서는, 게이트 절연막과 반도체층이 접하는 계면 근방의 반도체층을 형성할 때에, Ar 가스의 체적과 O2 가스의 체적의 비를 100(Ar):0(O2)~95:5의 범위에서 제어했다. 이에 따라, 실시예 11~13에서는, 게이트 절연막과 반도체층이 접하는 계면 근방에 있어서, 정해진 위치의 반도체층 내의 계면 근방에서의 이차 이온 질량 분석에 있어서의 산소 이온의 카운트수 A와, 계면 근방 이외의 반도체층 내의 이차 이온 질량 분석에 있어서의 산소 이온의 카운트수 B의 비(A/B)는 0.78~0.98이 되었다. In Examples 1 to 10, the mixing ratio of the Ar gas and the O 2 gas in forming the semiconductor layer was made constant. In Examples 11 to 13, when the semiconductor layer in the vicinity of the interface where the gate insulating film and the semiconductor layer are in contact is formed , And the ratio of the volume of the Ar gas to the volume of the O 2 gas was controlled within the range of 100 (Ar): 0 (O 2 ) to 95: 5. Thus, in Examples 11 to 13, the number of counts A of oxygen ions in the vicinity of the interface in the semiconductor layer at a predetermined position in the secondary ion mass analysis and the number of oxygen ions in the vicinity of the interface in contact with the gate insulating film and the semiconductor layer The ratio (A / B) of the number of counts of oxygen ions B in the secondary ion mass spectrometry in the semiconductor layer was 0.78 to 0.98.
또한, 실시예 14~16에서는, 반도체층과 패시베이션막이 접하는 계면 근방의 반도체층을 형성할 때에, Ar 가스의 체적과 O2 가스의 체적의 비를 90(Ar):10(O2)~70:30의 범위에서 제어했다. 이에 따라, 실시예 14~16에서는, 패시베이션막과 반도체층이 접하는 계면 근방에 있어서, 정해진 위치의 반도체층 내의 계면 근방에서의 이차 이온 질량 분석에 있어서의 산소 이온의 카운트수 C와, 계면 근방 이외의 반도체층 내의 이차 이온 질량 분석에 있어서의 산소 이온의 카운트수 D의 비(C/D)는 1.05~1.35가 되었다. 한편, 각 실시예 11~16에 있어서의 「계면 근방의 반도체층」이 되는 반도체층의 두께는, 표 1에서 「계면층의 두께」로서 나타내고 있다. In Examples 14 to 16, the ratio of the volume of the Ar gas to the volume of the O 2 gas was 90 (Ar): 10 (O 2 ) to 70 (Ar) when the semiconductor layer near the interface where the semiconductor layer and the passivation film contacted was formed. : 30 < / RTI > Thus, in Examples 14 to 16, the number of counts C of oxygen ions in the vicinity of the interface in the semiconductor layer at the predetermined position in the secondary ion mass spectrometry in the vicinity of the interface where the passivation film and the semiconductor layer are in contact with each other, (C / D) of the number of counts D of oxygen ions in the secondary ion mass spectrometry in the semiconductor layer was 1.05 to 1.35. On the other hand, the thickness of the semiconductor layer to be the " semiconductor layer in the vicinity of the interface " in each of Examples 11 to 16 is shown as " thickness of the interface layer "
또한, 실시예 11, 12, 14 및 16에서 이용한 타겟은 In:Ga:Zn=2:2:1의 원소비로 혼합되어 있고, In2Ga2ZnO7 결정상만으로 형성되어 있었다. 한편, 실시예 13 및 15에서 이용한 타겟은 In:Ga:Zn=2:2:1의 원소비로 혼합되어 있고, In2Ga2ZnO7 결정상 외에 ZnGa2O4 결정상을 일부에 포함하고 있었다. In addition, the targets used in Examples 11, 12, 14, and 16 were mixed with an original consumption of In: Ga: Zn = 2: 2: 1 and only the In 2 Ga 2 ZnO 7 crystal phase was formed. On the other hand, the targets used in Examples 13 and 15 were mixed at an original consumption of In: Ga: Zn = 2: 2: 1 and contained a ZnGa 2 O 4 crystal phase in addition to an In 2 Ga 2 ZnO 7 crystal phase.
≪패시베이션막의 형성≫ ≪ Formation of passivation film &
실시예 11~16에 있어서의 패시베이션막의 작성 방법은 각 실시예에 있어서의 게이트 절연막의 형성 방법과 같은 식으로 했다. 따라서, 실시예 11~16의 각각에 있어서, 게이트 절연막의 조성과 패시베이션막의 조성은 동일하게 되었다. The passivation film forming methods in Examples 11 to 16 were performed in the same manner as the gate insulating film forming methods in each example. Therefore, in each of Examples 11 to 16, the composition of the gate insulating film and the composition of the passivation film became equal.
상기 이외의 공정에 관해서는 실시예 1~10와 같은 방법을 이용하여, 각 실시예에 있어서 TFT를 제작했다. With respect to the processes other than those described above, TFTs were produced in each of the examples using the same method as in Examples 1 to 10.
<실시예 17~30> ≪ Examples 17 to 30 &
실시예 17에서는, 반도체층의 일부에 N으로 이루어지는 첨가 원소가 포함되도록, 반도체층의 성막시의 가스로서, 스퍼터링 장치 내에 Ar 가스 및 O2 가스로 이루어지는 혼합 가스에 더하여, N2 가스를 더 도입했다. 한편, N2 가스의 유량은 총 가스 유량에 대하여 20 체적%로 했다. In Example 17, N 2 gas was introduced into the sputtering apparatus in addition to the mixed gas consisting of Ar gas and O 2 gas as a gas at the time of film formation of the semiconductor layer so that an additional element made of N was included in a part of the semiconductor layer did. On the other hand, the flow rate of the N 2 gas was set at 20% by volume with respect to the total gas flow rate.
실시예 18~30에서는, 반도체층(204)의 일부에 알루미늄(Al), 실리콘(Si), 티탄(Ti), 바나듐(V), 크롬(Cr), 지르코늄(Zr), 니오븀(Nb), 몰리브덴(Mo), 하프늄(Hf), 탄탈(Ta), 텅스텐(W), 주석(Sn) 및 비스무트(Bi)로 이루어지는 그룹에서 선택된 1종 이상의 첨가 원소가 각각 포함되도록, 원료인 타겟 중에 이들 원소를 미리 함유시켜 반도체층을 형성했다.In Examples 18 to 30, aluminum (Al), silicon (Si), titanium (Ti), vanadium (V), chromium (Cr), zirconium (Zr), niobium And at least one additive element selected from the group consisting of molybdenum (Mo), hafnium (Hf), tantalum (Ta), tungsten (W), tin (Sn) and bismuth (Bi) Was previously contained to form a semiconductor layer.
또한, 실시예 17~30에서, 반도체층을 형성하기 위한 타겟으로서, In:Ga:Zn=2:2:1의 원소비로 혼합되어 있고, In2Ga2ZnO7 결정상만으로 형성되는 타겟을 이용했다.Further, in Examples 17 to 30, a target mixed with In: Ga: Zn = 2: 2: 1 as a target for forming a semiconductor layer and a target formed of only In 2 Ga 2 ZnO 7 crystal phase was used did.
상기 이외의 공정에 관해서는, 실시예 1~10과 같은 방법을 이용하여, 각 실시예에 있어서 TFT를 제작했다. Regarding the processes other than those described above, TFTs were produced in each of the examples using the same method as in Examples 1 to 10.
<비교예 1~4> ≪ Comparative Examples 1 to 4 >
비교예 1로서, 평행 평판형의 플라즈마 CVD 장치를 이용하여 Si, N 및 H로 이루어지는 게이트 절연막과 패시베이션막을 형성하여 TFT를 제작했다. 비교예 2로서는, Si, O 및 H로 이루어지는 게이트 절연막과 패시베이션막을 형성하여 TFT를 제작했다. 또한, 비교예 3으로서는, Si, O, N 및 H로 이루어지는 게이트 절연막과 패시베이션막을 형성하여 TFT를 제작했다. 또한, 비교예 4로서는, Si 및 N으로 이루어지는 게이트 절연막과 패시베이션막을 형성하여 TFT를 제작했다. 한편, 게이트 절연막 및 패시베이션막의 막 두께는 각각 100 nm로 했다. As a comparative example 1, a TFT was fabricated by forming a gate insulating film made of Si, N and H and a passivation film using a parallel plate type plasma CVD apparatus. As Comparative Example 2, a gate insulating film made of Si, O, and H and a passivation film were formed to fabricate a TFT. As Comparative Example 3, a TFT was fabricated by forming a gate insulating film made of Si, O, N and H and a passivation film. As Comparative Example 4, a TFT was fabricated by forming a gate insulating film made of Si and N and a passivation film. On the other hand, the thicknesses of the gate insulating film and the passivation film were 100 nm, respectively.
또한, 비교예 1 및 4에 있어서 반도체층을 형성할 때에 이용한 타겟은, In:Ga:Zn=2:2:1의 원소비로 혼합되어 있고, In2Ga2ZnO7 결정상만으로 형성되어 있었다. 비교예 2 및 3에 있어서 반도체층을 형성할 때에 이용한 타겟은 In:Ga:Zn=2:2:1의 원소비로 혼합되어 있고, In2Ga2ZnO7 결정상 이외에 ZnGa2O4 결정상을 일부에 포함하고 있었다. In addition, the targets used in forming the semiconductor layers in Comparative Examples 1 and 4 were mixed with the original consumption of In: Ga: Zn = 2: 2: 1 and only the In 2 Ga 2 ZnO 7 crystal phase was formed. The targets used in forming the semiconductor layers in Comparative Examples 2 and 3 were mixed at a source consumption of In: Ga: Zn = 2: 2: 1, and in addition to the In 2 Ga 2 ZnO 7 crystal phase, a ZnGa 2 O 4 crystal phase .
<TFT의 특성 평가> <Characteristic evaluation of TFT>
전술한 바와 같이 하여 제작한 각 실시예 및 각 비교예에 있어서의 TFT에 대하여, 다음과 같이 하여 Vth의 변화량을 구했다. 우선, TFT의 소스 전극 및 드레인 전극 사이에 20 V의 전압을 인가하고, 소스 전극과 게이트 전극 사이에 인가하는 전압(Vgs)을 -30 V에서 40 V로 변화시켜, 그 때의 소스-드레인 사이의 전류(Ids)를 계측했다(측정 1). X축을 Vgs, Y축을 √Ids로 하여 그래프를 작성하고, d√Ids/dVgs가 최대의 기울기가 되는 점에서 √Ids-Vgs의 곡선에 대하여 접선을 그어, 그 접선과 X축(Vgs)의 교점을 구했다. 본 교점의 Vgs를 Vth라고 정의했다. With respect to the TFTs manufactured in the above-described manner and each of the comparative examples, the amount of change in Vth was determined as follows. First, a voltage of 20 V is applied between the source electrode and the drain electrode of the TFT, and the voltage (Vgs) applied between the source electrode and the gate electrode is changed from -30 V to 40 V, and the source- (Ids) were measured (measurement 1). A graph is created with the X-axis as Vgs and the Y-axis as √Ids, and a tangent line is drawn with respect to the curve of √Ids-Vgs at the point where d√Ids / dVgs becomes the maximum slope, and the intersection of the tangent line and the X- Respectively. Vgs of this intersection was defined as Vth.
측정 1 실시 직후에, 각 TFT의 소스 전극 및 드레인 전극 사이에 20 V의 전압을 인가하고, 소스 전극과 게이트 전극 사이에 인가하는 전압(Vgs)을 40 V로 하여, 전압의 인가를 2시간 30분간 연속해서 행했다. 전압 인가 종료 직후에, 측정 2로서 TFT의 소스 전극 및 드레인 전극 사이에 20 V의 전압을 인가하고, 소스 전극과 게이트 전극 사이에 인가하는 전압(Vgs)을 -30 V에서 40 V로 변화시켜, 그 때의 소스-드레인 사이의 전류(Ids)를 계측하여, 전술한 바와 같은 방법으로 Vth를 산출했다. Immediately after
그리고, 측정 1에서의 Vth와 측정 2에서의 Vth의 차를 Vth의 변화량으로 했다. 한편, Ion은 측정 1의 계측에 있어서, Vgs가 10 V일 때의 Ids라 정의하고, Ioff는 Vgs가 -5 V일 때의 Ids라 정의했다. Then, the difference between Vth in
이상의 각 실시예 1~30, 각 비교예 1~4에 있어서의 각 막의 조성의 차이가 명확하게 되도록, 각 실시예 및 각 비교예에 있어서의 각 막의 조성을 표 1~3에 나타냈다. 또한, 각 실시예 및 각 비교예에 있어서의 평가 결과를 표 4~6에 나타냈다. Tables 1 to 3 show the composition of each film in each of Examples and Comparative Examples so that the difference in the composition of each film in each of Examples 1 to 30 and Comparative Examples 1 to 4 described above becomes clear. The evaluation results in the respective Examples and Comparative Examples are shown in Tables 4 to 6. < tb > < TABLE >
표 1~6을 참조함으로써, 반도체층이 In 및 O를 포함하고, 게이트 절연막 및 패시베이션막 중 적어도 한쪽이 Si, F 및 N을 포함함으로써, TFT의 Vth의 변화량이 억제되는 것을 알 수 있었다.Referring to Tables 1 to 6, it was found that the semiconductor layer contains In and O, and at least one of the gate insulating film and the passivation film contains Si, F, and N, thereby suppressing the amount of change in Vth of the TFT.
이상과 같이 본 발명의 실시형태 및 실시예에 관해서 설명을 했지만, 전술한 각 실시형태 및 실시예의 구성을 적절하게 조합하는 것도 당초부터 예정하고 있다. As described above, the embodiments and the examples of the present invention have been described. However, it is originally planned to appropriately combine the configurations of the above-described embodiments and examples.
이번에 개시된 실시형태 및 실시예는 모든 점에서 예시이며, 제한적인 것이 아니라고 생각되어야 할 것이다. 본 발명의 범위는 전술한 설명이 아니라 청구범위에 의해서 나타내어지며, 청구범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다. It is to be understood that the embodiments and examples disclosed herein are illustrative in all respects and not restrictive. It is intended that the scope of the invention be indicated by the appended claims rather than the foregoing description, and that all changes that come within the meaning and range of equivalency of the claims are intended to be embraced therein.
본 발명은 절연막 및 그 제조 방법에 적용된다. 또한, 본 발명은 반도체 소자에 적용된다. The present invention is applied to an insulating film and a manufacturing method thereof. Further, the present invention is applied to semiconductor devices.
1: 기판, 2, 3: 실리콘나이트라이드막, 10: 절연막, 20: 진공 용기, 22: 상부판, 24: 배기구, 26: 가스 도입부, 32: 홀더, 34: 히터, 36: 축, 38: 베어링부, 42: 마스크, 44: 구획판, 50: 평면 도체, 52: 급전 전극, 54: 종단 전극, 56: 절연 플랜지, 57, 58: 패킹, 60: 실드 박스, 62: 고주파 전원, 64: 정합 회로, 66: 출력 바, 68, 69: 접속 도체, 100: 플라즈마 장치, 201: 기판, 202: 게이트 전극, 203: 게이트 절연막, 204: 반도체층, 205: 소스 전극, 206: 드레인 전극, 207: 패시베이션막, 220, 240: 계면. The present invention relates to a silicon nitride film and a method of manufacturing the same and a method of manufacturing the same. The present invention relates to a plasma processing apparatus and a plasma processing apparatus which are provided with a plasma processing apparatus and a method of manufacturing the plasma processing apparatus. A gate electrode, a gate insulating film, a semiconductor layer, a source electrode, a drain electrode, a drain electrode, and a drain electrode. : Passivation film, 220, 240: interface.
Claims (16)
산소 원자를 포함하는 기판 상에 배치된 제1 실리콘나이트라이드막과,
상기 제1 실리콘나이트라이드막에 접하여 배치된 제2 실리콘나이트라이드막을 구비하고,
상기 제2 실리콘나이트라이드막에 포함되는 불소량은, 상기 제1 실리콘나이트라이드막에 포함되는 불소량보다 많은 것인 절연막. As an insulating film containing a silicon atom, a fluorine atom and a nitrogen atom,
A first silicon nitride film disposed on a substrate including oxygen atoms,
And a second silicon nitride film disposed in contact with the first silicon nitride film,
Wherein the amount of the fluorine contained in the second silicon nitride film is larger than the amount of the fluorine contained in the first silicon nitride film.
상기 주가스와 질소 가스의 가스 유량비를 상기 기준치보다 작은 값으로 설정하여 상기 제1 실리콘나이트라이드막에 접하여 제2 실리콘나이트라이드막을 퇴적하는 제2 공정을 포함하는 절연막의 제조 방법. A first step of depositing a first silicon nitride film on a substrate containing oxygen atoms by setting a gas flow rate ratio of a main gas containing silicon atoms and fluorine atoms and an auxiliary gas comprising at least nitrogen gas to a reference value or more,
And a second step of depositing a second silicon nitride film in contact with the first silicon nitride film by setting a gas flow rate ratio of the main gas and the nitrogen gas to a value smaller than the reference value.
상기 부가스는 질소 가스만으로 이루어지는 것인 절연막의 제조 방법. 3. The method of claim 2, wherein the surface of the substrate is covered by a metal,
Wherein the vortex comprises only nitrogen gas.
인듐 원자 및 산소 원자를 포함하는 산화물 반도체층을 갖는 반도체 소자.An insulating film containing silicon atoms, fluorine atoms and nitrogen atoms,
A semiconductor device comprising an oxide semiconductor layer containing indium atoms and oxygen atoms.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2011-222996 | 2011-10-07 | ||
JP2011222996A JP5984354B2 (en) | 2011-10-07 | 2011-10-07 | Semiconductor element |
JP2012009098A JP6046351B2 (en) | 2012-01-19 | 2012-01-19 | Insulating film and manufacturing method thereof |
JPJP-P-2012-009098 | 2012-01-19 | ||
PCT/JP2012/075774 WO2013051644A1 (en) | 2011-10-07 | 2012-10-04 | Insulating film and production method for same |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020187029711A Division KR20180115808A (en) | 2011-10-07 | 2012-10-04 | Insulating film and production method for same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20140071971A true KR20140071971A (en) | 2014-06-12 |
Family
ID=48043797
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020187029711A KR20180115808A (en) | 2011-10-07 | 2012-10-04 | Insulating film and production method for same |
KR1020137035127A KR20140071971A (en) | 2011-10-07 | 2012-10-04 | Insulating film and production method for same |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020187029711A KR20180115808A (en) | 2011-10-07 | 2012-10-04 | Insulating film and production method for same |
Country Status (4)
Country | Link |
---|---|
KR (2) | KR20180115808A (en) |
CN (1) | CN103875077B (en) |
TW (1) | TWI541900B (en) |
WO (1) | WO2013051644A1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103794652B (en) * | 2014-02-25 | 2017-04-12 | 华南理工大学 | Metal-oxide semiconductor thin film transistor and manufacturing method thereof |
JP6412322B2 (en) * | 2014-03-13 | 2018-10-24 | 東京エレクトロン株式会社 | Semiconductor device, manufacturing method thereof, and manufacturing apparatus thereof |
JP5790893B1 (en) * | 2015-02-13 | 2015-10-07 | 日新電機株式会社 | Film forming method and thin film transistor manufacturing method |
JP2022097012A (en) * | 2020-12-18 | 2022-06-30 | 日新電機株式会社 | Manufacturing method for thin-film transistor |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1812969B1 (en) * | 2004-11-10 | 2015-05-06 | Canon Kabushiki Kaisha | Field effect transistor comprising an amorphous oxide |
JP5138163B2 (en) * | 2004-11-10 | 2013-02-06 | キヤノン株式会社 | Field effect transistor |
US7910929B2 (en) * | 2007-12-18 | 2011-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5496500B2 (en) * | 2007-12-18 | 2014-05-21 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
TWI469354B (en) * | 2008-07-31 | 2015-01-11 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing the same |
KR101662359B1 (en) * | 2009-11-24 | 2016-10-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device including memory cell |
JP5679143B2 (en) * | 2009-12-01 | 2015-03-04 | ソニー株式会社 | Thin film transistor, display device and electronic device |
-
2012
- 2012-10-04 KR KR1020187029711A patent/KR20180115808A/en not_active Application Discontinuation
- 2012-10-04 CN CN201280049140.7A patent/CN103875077B/en not_active Expired - Fee Related
- 2012-10-04 KR KR1020137035127A patent/KR20140071971A/en not_active Application Discontinuation
- 2012-10-04 WO PCT/JP2012/075774 patent/WO2013051644A1/en active Application Filing
- 2012-10-05 TW TW101137001A patent/TWI541900B/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20180115808A (en) | 2018-10-23 |
TWI541900B (en) | 2016-07-11 |
CN103875077A (en) | 2014-06-18 |
CN103875077B (en) | 2016-09-28 |
TW201324616A (en) | 2013-06-16 |
WO2013051644A1 (en) | 2013-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI438294B (en) | Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases | |
CN101740637B (en) | Semiconductor device and method for manufacturing the same | |
CN104934483B (en) | Semiconductor element and its manufacturing method | |
CN103765596B (en) | Thin film transistor | |
CN101859710B (en) | Semiconductor device and method for manufacturing the same | |
TW201244084A (en) | Oxide semiconductor layer and semiconductor device | |
KR20080076747A (en) | Method of forming oxide semiconductor layer and method of manufacturing semiconductor device using the same | |
JP5984354B2 (en) | Semiconductor element | |
CN110709968B (en) | Method for manufacturing thin film transistor | |
Takenaka et al. | Influence of deposition condition on electrical properties of a-IGZO films deposited by plasma-enhanced reactive sputtering | |
KR20140071971A (en) | Insulating film and production method for same | |
JP2015142047A (en) | Laminate structure, manufacturing method of the same, and thin film transistor | |
Xu et al. | Effect of substrate temperature on sputtered indium-aluminum-zinc oxide films and thin film transistors | |
Bak et al. | In-Zn-Sn-O thin film based transistor with high-k HfO2 dielectric | |
JP2016201458A (en) | Microcrystalline oxide semiconductor thin film and thin film transistor using the same | |
Sung et al. | Vacuum-free solution-based metallization (VSM) of a-IGZO using trimethylaluminium solution | |
Li et al. | Characterization of novel BaZnSnO thin films by solution process and applications in thin film transistors | |
KR20150063307A (en) | Method of manufacturing oxide multi-layer | |
Kim et al. | Influence of metallization process on solution-processed InGaZnO thin film transistors | |
Lim et al. | Improved electrical performance of SiO2-doped indium zinc oxide thin-film transistor | |
CN113169232A (en) | Thin film transistor and method of manufacturing the same | |
Han et al. | Effect of an Al 2 O 3/TiO 2 Passivation Layer on the Performance of Amorphous Zinc–Tin Oxide Thin-Film Transistors | |
CN110062961B (en) | Semiconductor device and method for manufacturing the same | |
Han et al. | Improvement in the Positive Bias Temperature Stability of SnO x-Based Thin Film Transistors by Hf and Zn Doping | |
JP2014241402A (en) | Oxide semiconductor thin film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
A107 | Divisional application of patent | ||
E601 | Decision to refuse application |