KR20140070431A

KR20140070431A - 아날로그 프론트 엔드 보상

Info

Publication number: KR20140070431A
Application number: KR1020130145987A
Authority: KR
Inventors: 에릭 비쎌; 케시 카와테
Original assignee: 센사타 테크놀로지스, 인크
Priority date: 2012-11-30
Filing date: 2013-11-28
Publication date: 2014-06-10
Also published as: JP2014109572A; US9310269B2; EP2738535A1; CN103852194B; JP6360676B2; US20140152286A1; EP2738535B1; CN103852194A; KR101945548B1

Abstract

실시형태에서, 장치는 예컨대 압력과 같은 속성을 측정할 수 있는 감지 요소를 포함할 수 있다. 감지 요소는 측정된 속성에 기초하여 출력을 생성할 수 있다. 감지 요소와 관련된 회로는 감지 요소에 의해 생성된 출력을 나타내는 전압을 저장할 수 있다. 예컨대, 회로는 전압을 저장할 수 있는 커패시터를 포함할 수 있다. 저장된 전압은 예컨대 전류 누설과 관련된 전압 및/또는 오프셋 전압과 같은 하나 이상의 기생 성분을 포함할 수 있다. 회로는 기생 성분을 보상하기 위해 저장된 전압을 조정할 수 있다. 상기 조정은 회로의 동작의 일련의 페이즈를 통해 이루어질 수 있다.

Description

아날로그 프론트 엔드 보상{ANALOG FRONT-END COMPENSATION}

본 발명은 아날로그 프론트 엔드 보상에 관한 것이다.

[관련 출원]

본 출원은 그 전체 내용이 여기에 참조에 의해 포함되는 미국 가특허출원 No. 61/731,786[발명의 명칭: "APT AFE I (LEAK) AND V (OS) COMPENSATION", 출원일: 2012년 11월 30일]에 대한 우선권의 이익을 주장한다.

장치는 예컨대 압력과 같은 속성을 측정할 수 있는 감지 요소를 포함할 수 있다. 감지 요소는 측정된 속성에 기초하여 출력을 생성할 수 있다. 감지 요소와 관련된 회로는 감지 요소에 의해 생성된 출력을 나타내는 전압을 저장할 수 있다. 예컨대, 회로는 전압을 저장할 수 있는 커패시터를 포함할 수 있다. 저장된 전압은 예컨대 전류 누설과 관련된 전압 및/또는 오프셋 전압과 같은 하나 이상의 기생 성분을 포함할 수 있다. 회로는 기생 성분을 보상하기 위해 저장된 전압을 조정할 수 있다. 상기 조정은 회로의 동작의 일련의 페이즈를 통해 이루어질 수 있다.

본 명세서에 포함되고 본 명세서의 일부를 구성하는 첨부도면은 실시형태를 나타내는 설명과 함께 여기에 개시되는 하나 이상의 실시형태를 예시한다.
도 1은 감지 요소를 구비한 AFE(analog front-end) 회로의 동작의 예시적 제1 페이즈(phase)를 나타낸다.
도 2는 감지 요소를 구비한 AFE(analog front-end) 회로의 동작의 예시적 제2 페이즈(phase)를 나타낸다.
도 3은 감지 요소를 구비한 AFE(analog front-end) 회로의 동작의 예시적 제3 페이즈(phase)를 나타낸다.
도 4는 감지 요소를 구비한 AFE(analog front-end) 회로의 동작의 예시적 제4 페이즈(phase)를 나타낸다.
도 5는 감지 요소를 구비한 AFE(analog front-end) 회로의 동작의 예시적 제5 페이즈(phase)를 나타낸다.
도 6은 감지 요소와 관련된 AFE(analog front-end) 회로에 대한 동작의 페이즈와 관련된 예시적 타임라인(timeline)을 나타낸다.
도 7은 하나 이상의 기생 성분(parasitic component)을 보상하기 위해 감지 요소와 관련된 AFE 회로에 의해 수행될 수 있는 동작을 나타낸다.

이하의 상세한 설명은 도면을 참조한 것이다. 상이한 도면에서의 동일 도면부호는 동일 또는 유사한 요소를 나타낼 수 있다. 또한, 이하의 상세한 설명은 본 발명을 한정하지 않는다.

압력 트랜스듀서(pressure transducer)는 하기의 2개의 메이저 파트(major part)를 포함할 수 있다. 1) 속성(예컨대, 압력)에 의해 영향을 받을 수 있는 감지 요소 및 2) 회로(예컨대, 전자회로) 예컨대, 감지 요소는 커패시터를 형성하는 한쌍의 평행판을 포함할 수 있다. 하나의 판은 감지 요소에 의해 측정되는 속성에 응답하여 신축(flex)할 수 있는 세라믹 다이어프램(ceramic diaphragm)에 고정될 수 있다. 다른 판은 속성 변화에 둔감할 수 있는 세라믹 기판에 대하여 단단한 글라스 실(rigid glass seal)에 의해 부착될 수 있다. 속성 변화에 따라, 다이어프램은 신축될 수 있고, 커패시터 판들 사이의 거리가 변경될 수 있다.

이 세라믹 감지 요소(CSE: ceramic sense element) 디자인은 감지 요소에 의해 측정되는 속성에 기초하여 변경될 수 있는 커패시턴스를 생성할 수 있다. 예컨대, 감지 요소에 의해 압력이 측정되면, 감지 요소에 인가되는 압력 양의 변경에 기초하여 감지 요소의 커패시턴스가 변경될 수 있다.

트랜스듀서 내의 회로는 커패시턴스를 측정하여 수치(value)(예컨대, 전압)로 변환할 수 있다. 예컨대, 상기 수치(value)는 측정되는 속성에 선형적으로 비례할 수 있다. 회로는 작은 다이어프램 편향으로 인해 커패시턴스의 매우 작은 변화를 검출하고, 검출된 변화를 나타내는 수치를 생성할 수 있다.

예컨대, 오프셋 전압[V(os)] 및/또는 누설 전류[I(leak)] 등의 소정의 기생 성분은 회로에 의해 생성되는 수치의 정확도에 영향을 줄 수 있다. 예컨대, 이 기생 성분은 감지 요소 및/또는 회로에 의해 도입될 수 있다.

예컨대, 감지 요소의 커패시턴스에 기초한 전압을 출력할 수 있는 증폭기(예컨대, 연산증폭기) 및 용량성(capacitive) 감지 요소를 트랜스듀서가 포함하는 것을 고려한다. 감지 요소 및/또는 증폭기 내의 누설 전류 및/또는 증폭기에 의해 도입되는 오프셋 전압은 트랜스듀서의 정확도에 영향을 줄 수 있다. 따라서, 본 실시예에서, 트랜스듀서의 정확도를 향상시키기 위해, 누설 전류 및/또는 오프셋 전압에 대하여 보상하는 것은 장점이 될 수 있다.

예컨대 감지 요소 및 관련 AFE(analog front-end)를 포함하는 트랜스듀서 내의 누설 전류 및/또는 오프셋 전압과 같은 다양한 기생 성분을 보상하는데 여기에 개시된 기술이 사용될 수 있다. 보상은 AFE 회로의 일련의 동작 페이즈(phase)에 걸쳐 수행될 수 있다.

도 1은 AFE 회로(100)에 대한 동작의 예시적 제1 페이즈(phase)를 나타낸다. AFE 회로(100)는 예컨대 APT(automotive pressure transducer)와 같은 트랜스듀서에서 사용될 수 있다.

도 1을 참조하면, 회로(100)는, 제1 기준 전압(Vref1)에 대한 접속(110); 제2 기준 전압(Vref2)에 대한 접속(112, 128, 134, 144, 154); 기준 커패시터(Cref)(116); 감지 커패시터(Csen)(120); 회로 공통(circuit common)[예컨대, 회로 접지(ground)](122)에 대한 접속; 출력 전압(Vout)에 대한 접속(124, 150); 플로트 접속(float connection)(126, 148); 스위치(162, 164, 166, 168, 170, 172); 필터(130); 입력 커패시터(Ci)(132); 증폭기(136); 증폭기(136)의 입력에 대한 접속(142); 제2 피드백 커패시터(Cb)(138)에 대한 접속(140); 샘플 및 홀드 커패시터(sample and hold capacitor)(Cs&h)(152); 및 샘플 및 홀드 전압(sample and hold voltage)(Vs&h)(160)을 포함할 수 있다. 또한, 도 1에 있어서, Cref(116) 및 Csen(120)과 관련된 내부 누설 저항은 각각 기준 저항(114)(Rref) 및 감지 저항(Rsen)(118)으로 나타낸다.

회로(100)는 여기 개시된 하나 이상의 기술을 구현할 수 있는 회로의 실시예이고, 도 1에 도시된 회로와 상이할 수 있는 다른 회로는 여기 개시된 하나 이상의 기술을 구현하는데 사용될 수 있다는 것을 인식해야 한다.

Vref1은 회로(100)에 대한 레일 전압(rail voltage)이 될 수 있다. Vref2는 Vref1보다 작은 전압이 될 수 있다. 예컨대, 실시형태에서, Vref2는 Vref1의 전압의 절반, 즉 Vref2 = Vref1/2이 될 수 있다.

(1) 속성(예컨대, 압력)을 측정하고, (2) 측정된 속성에 기초할 수 있는 출력을 생성하는데, 사용될 수 있는 감지 요소를 AFE 회로(100)가 포함할 수 있다. 또한, (1) 감지 요소에 의해 생성되는 출력을 나타내는 수치를 저장[예컨대, 유지(hold)]하고, (2) 저장된 수치에 포함되는 하나 이상의 기생 성분에 대하여 보상할 수 있는, 하나 이상의 콤포넌트를 AFE 회로(100)가 포함할 수 있다.

감지 요소는 Cref(116) 및 Csen(120)을 포함할 수 있다. Cref(116)는 고정 수치 커패시터가 될 수 있고, Csen(120)은 속성 변화에 기초하여 커패시턴스를 변경할 수 있는 가변 커패시터가 될 수 있다.

예컨대, Csen(120)은 커패시터를 형성하는 한쌍의 평행판을 포함할 수 있다. 하나의 판은 속성 변화에 응답하여 신축(flex)할 수 있는 다이어프램(diaphragm)(예컨대, 세라믹 다이어프램)에 고정될 수 있다. 다른 판은 속성 변화에 둔감할 수 있는 기판(예컨대, 세라믹 기판)에 부착될 수 있다. 감지된 속성의 변화에 따라, 다이어프램은 신축될 수 있고, 다이어프램의 신축(flexing)에 응답하여 Csen(120)의 커패시턴스가 변할 수 있다.

필터(130)는 Cref(116) 및/또는 Csen(120)과 관련될 수 있는 노이즈를 감소시키는데 사용될 수 있는 하나 이상의 전기 콤포넌트를 포함할 수 있다. 예컨대, 전기 콤포넌트는 하나 이상의 커패시터 및/또는 저항을 포함할 수 있다. 예컨대, RCR(resistor-capacitor-resistor) 필터와 같은 필터를 형성하기 위해 전기 콤포넌트들이 배치될 수 있다.

증폭기(136)는 연산증폭기가 될 수 있다. 증폭기(136)는 차동 입력 및 싱글 엔디드(single-ended) 출력을 구비할 수 있다. 증폭기(136)는 그 입력에서의 포텐셜 차이보다 더 크게 될 수 있는 출력 포텐셜을 생성할 수 있다.

Vs&h(160)는 전하 균형 방정식(charge-balance equation)에 의해 규정될 수 있다. Vs&h(160)를 규정할 수 있는 전자 균형 방정식의 예는 아래와 같이 될 수 있다.

Vs&h = Vref2 * Cref/Csen

여기서, Cref는 Cref(116)와 관련된 커패시턴스이고, Csen은 Csen(120)과 관련된 커패시턴스이고, Vref2는 상기한 제2 기준 전압이다.

회로(100)에 있어서의 누설 전류[I(leak)] 및/또는 전압 오프셋[V(os)]은 예컨대 상기 전하 균형 방정식을 사용하여 결정되는 경우, Vs&h(160)의 정확도에 영향을 줄 수 있다. I(leak) 및/또는 V(os)의 수치는 다양한 요인(factor)들에 기초하여 규정될 수 있다. 이 요인들은 예컨대, Rref(114) 및/또는 Rsen(118)의 수치, Csen(120)의 오염(contamination), 및/또는 회로(100)를 구현할 수 있는 집적회로(IC: integrated circuit)의 내부 구조를 포함할 수 있다. 다른 요인들은 예컨대 다양한 온도(예컨대, 상승되는 온도)에서 회로(100)를 작동시킴으로써 야기될 수 있는 회로(100)에 있어서의 하나 이상의 전기 콤포넌트의 동작에 있어서의 변화를 포함할 수 있다. 예컨대, I(leak)는 (1) Rref(114) 및/또는 Rsen(118)과 관련된 기생 누설 전류, (2) 증폭기(136)와 관련된 기생 누설 전류[예컨대, 증폭기(136)에 포함될 수 있는 입력 보호 다이오드를 통한 기생 누설 전류], 및/또는 (3) 다양한 회로 노드들[예컨대, 증폭기(136)의 전원]과 노드(180) 사이의 누설로부터의 기생 전류를 포함할 수 있다.

여기 개시된 기술은 예컨대 I(leak) 및/또는 V(os)와 같은 다양한 기생 성분에 대하여 보상하기 위해 사용될 수 있다. 여기 개시된 기술은 기생 성분과 관련될 수있는 영향에 대하여 보상할 수 있는 회로(100)의 동작의 다양한 페이즈(phase)를 포함할 수 있다. 이 페이즈들은 예컨대 샘플 및 홀드 페이즈, 감지 페이즈, 리셋 페이즈, 전하 페이즈, 및 트랜스퍼(transfer) 페이즈를 포함할 수 있다. 이 페이즈들은 예컨대 소정의 시간의 기간에 걸쳐 발생할 수 있는 다수의 사이클동안 소정의 순서로 반복될 수 있다.

상기한 바와 같이, 도 1은 회로(100)의 동작의 제1 페이즈의 실시예를 나타낸다. 제1 페이즈는 회로(100)의 동작의 샘플 및 홀드 페이즈를 나타낸다. 제1 페이즈에 있어서, 회로(100)의 상태(condition)는 공지[개시(starting)] 상태로 설정될 수 있다. 감지(sensing)가 회로(100)의 공지 상태로부터 시작하여 수행될 수 있도록 감지 이전에 제1 페이즈가 수행될 수 있다.

제1 페이즈에 있어서, Cb(138)에 의해 유지되는 전압은 증폭기(136)에 의해 버퍼링될 수 있고, Cs&h(152)는 동일 전압으로 충전될 수 있다. Cref(116) 및 Csen(120)에 의해 유지되는 전압은 공지의 전압원으로 간주될 수 있는 Vref2에 이것들을 접속함으로써 초기화될 수 있다. Ci(132)에 의해 유지되는 전압은 V(os)로 초기화될 수 있다.

특히, 제1 페이즈에 있어서, 스위치(162, 164, 166, 168, 170, 및 172)는 증폭기(136)로부터의 출력 전압이 시간의 기간 동안 Cs&h(152)로 전달되게 할 수 있는 상태가 될 수 있다. 스위치(162)는 Vref1을 선택하도록 설정될 수 있다. 스위치(164)는 회로 공통을 선택하도록 설정될 수 있다. 스위치(166)는 Vref2를 선택하도록 설정될 수 있다. Vref2를 위한 다른 전압이 사용될 수 있지만, Vref2의 전압은 예컨대 Vref1의 전압의 절반이 될 수 있다. 스위치(168)는 Ca(146)를 선택 해제(deselect)하도록 설정될 수 있다. 스위치(170)는 증폭기(136)를 위한 피드백 커패시터로서 Cb(138)를 선택하도록 설정될 수 있고, 스위치(172)는 증폭기(136)의 출력을 Cs&h(152)로 디렉팅(directing)하기 위해 Cs&h(152)에 접속하도록 설정될 수 있다.

스위치(162, 164, 166, 168, 170, 및 172)가 이 상태로 유지될 수 있는 시간의 기간은 예컨대 T/4가 될 수있고, 여기서 "T"는 모든 페이즈에 대한 사이클 시간(cycle time)이 될 수 있다. 따라서, 예컨대 "T"가 20 마이크로초(uS)이면, 스위치(162, 164, 166, 168, 170, 및 172)가 그 상태로 유지될 수 있는 시간의 기간은 5uS가 될 수 있다.

도 2는 회로(100)의 동작의 제2 페이즈의 실시예를 나타낸다. 제2 페이즈는 회로(100)의 동작의 감지 페이즈(sense phase)를 나타낸다. 제2 페이즈에 있어서, Vout은 노드(180)에서 주입되는(injected) 네트 전하(net charge)를 밸런싱(balancing)할 수 있다. I(leak)는 아래와 같은 값에 근사할 수 있는 전하(Qi)를 주입함으로써 Cb(138)에 걸쳐 전압을 감소시킬 수 있다.

Qi ≒ I(leak)*T/4/Ctotal*Ci

여기서, Ctotal은 노드(180)로부터 회로 공통(Cpar)으로의 기생 커패시턴스와, Csen, Cref, 및 Ci의 커패시턴스의 합이다.

제2 페이즈에서, Cs&h는 접속 해제될 수 있다. Cref(116) 상의 전압은 변경(예컨대, Vref2로)될 수 있다. Csen(120)은 피드백 루프 내에 있을 수 있다. 전하 균형 방정식은 Csen(120)의 수치에 기초하여 Vout에 대한 수치를 결정할 수 있다. Vout의 수치는 전압 오프셋을 야기하는 Ci(132)에 의해 시간에 걸쳐 통합될(integrated)(예컨대, 1/4T) 수 있는 I(leak)에 의해 영향을 받을 수 있다. I(leak)가 포지티브(positive)이면, Vout 전압 오프셋은 네거티브(negative)가 될 수 있다.

Ci(132)를 통해 증폭기(136)로 주입되는 전하는 피드백 커패시터(Cb)(138)에 의해 보상될 수 있다. 제1 페이즈에서, Ci(132)는 V(os)의 수치로 충전된다. 제2 페이즈에서, 이 수치는 피드백 루프에 Csen(120)을 배치(placing)함으로써 조정될(adjusted) 수 있다.

Ci(132)는 제1 페이즈에서 V(os)의 수치로 "미리 충전(pre-charged)"되기 때문에, 제2 페이즈에서, Ci(132)에 의해 유지되는 전하는 감지된 수치[예컨대, 감지 요소에 의해 제공되는 전압]에서 V(os)를 감산한 것으로 표현되는 전압으로 조정될 수 있다. 제2 페이즈의 마지막(end)에서 Ci(132)에 의해 유지되는 전하는 예컨대 I(leak)와 같은 다른 기생 성분과 관련된 하나 이상의 전하를 포함할 수 있다.

도 2를 참조하면, 제2 페이즈에서, 스위치(162, 164, 166, 및 172)는 제1 페이즈의 상태로부터 상태를 변경할 수 있다. 특히, 제2 페이즈에서, 스위치(162)는 Vref2로 설정될 수 있다. 스위치(164)는 Vout으로 설정될 수 있다. 스위치(166)는 플로트(float)(비접속)되도록 설정될 수 있고, 스위치(172)는 Cs&h(152)로부터 접속 해제되도록 설정될 수 있다.

감지 페이즈에서의 스위치(162, 164, 166, 168, 170, 및 172)의 상태는 Cref(116) 및 Csen(120) 전압을 스위칭할 수 있다. 또한, 감지 페이즈에서, Vout 피드백은 노드(180)에서 주입되는 네트 전하를 밸런싱(balancing)하는데 사용될 수 있다. 누설 전류는 상기한 방정식에 의해 제어될 수 있는 전하(Qi)를 주입함으로써 Cb(138)에 의해 유지되는 전압을 조정(adjuct)(예컨대, 증가, 감소)할 수 있다.

도 3은 회로(100)의 동작의 제3 페이즈의 실시예를 나타낸다. 제3 페이즈는 AFE 회로(100)의 동작의 리셋 페이즈를 나타낼 수 있다. 제3 페이즈에서, 노드(180)는 V(os)로 리셋될 수 있다.

제3 페이즈는 I(leak) 보상을 위한 준비에 사용될 수 있다. 제3 페이즈 동안에, 노드(180)는 Vref2에 접속될 수 있다. Ci(132)는 V(os)로 초기화될 수 있는 전압을 유지할 수 있다. Cb(138)는 분리될(isolated) 수 있고, Ca(146)는 증폭기(136)를 위한 피드백 커패시터로서 스위칭될 수 있다.

도 3을 참조하면, 제3 페이즈에서, 스위치(166, 168, 및 170)는 감지 페이즈의 상태로부터 상태를 변경할 수 있다. 특히, 제3 페이즈에서, 스위치(166)는 Vref2로 설정될 수 있고, 스위치(168 및 170)는 증폭기(136)를 위한 피드백 커패시터로서 Ca(146)를 스위치 인(switch in)(선택)하고, 증폭기(136)을 위한 피드백 커패시터로서 Cb(138)를 스위치 아웃(switch out)(선택 해제)하도록 설정될 수 있다. 제3 페이즈에서의 스위치(162, 164, 166, 168, 170, 및 172)의 상태는 예컨대 노드(180)에서의 전압을 리셋할 수 있다.

도 4는 AFE 회로(100)의 동작의 제4 페이즈의 실시예를 나타낸다. 제4 페이즈는 AFE 회로(100)의 동작의 충전 페이즈를 나타낼 수 있다. 제4 페이즈에서, Ci(132)에 의해 유지되는 전압은 I(leak)*T/4/Ctotal까지 증가될 수 있다.

특히, 제4 페이즈 동안에, 노드(180)는 플로트(float)로 이루어질 수 있다. Ci(132)에 의해 I(leak)를 통합하기 위해 제2 페이즈에서 사용되는 시간의 기간을 매칭(matching)할 수 있는 기간(예컨대, 1/4T) 동안 I(leak)와 관련된 전압을 수집(collect)할 수 있다. 이것은 Ci(132)에 의해 유지되는 전압이 I(leak)에 기초하여 조정되게 할 수 있다. 예컨대, I(leak)가 포지티브이면, Ci(132)에 의해 유지되는 전압은 증가될 수 있다.

도 4를 참조하면, 제4 페이즈에서, 스위치(166)는 제3 페이즈의 상태로부터 상태를 변경할 수 있다. 특히, 제4 페이즈에서, 스위치(166)는 플로트(float)로 설정될 수 있다. 제4 페이즈에서 스위치(162, 164, 166, 168, 170, 및 172)의 상태는 Ci(132)가 충전되도록 할 수 있다. Ci(132)는 예컨대 상기한 전하(Qi)로 충전할 수 있다.

도 5는 AFE 회로(100)의 동작의 제5 페이즈의 실시예를 나타낸다. 제5 페이즈는 AFE 회로(100)의 동작의 트랜스퍼 페이즈를 나타낼 수 있다. 제5 페이즈에서, Ci(132)에 의해 유지되는 전하는, Ci(132)에 의해 유지되는 전하를 기초로 하여 Cb(138)에 의해 유지되는 전압을 조정하기 위해, 증폭기(136)로 주입될 수 있다.

특히, 제5 페이즈에서, Ca(146)는 증폭기(136)의 피드백 루프로부터 접속 해제될 수 있다. 미리 접속되는 경우에, Ca(146)는 증폭기(136)의 네거티브 입력을 제어하기 위해 피드백으로서 동작(act)할 수 있다.

또한, 제5 페이즈에서 I(leak)로 인한 에러를 포함할 수 있는 전환 결과(conversion result)를 Cb(138)가 유지할 수 있기 때문에 Cb(138)는 증폭기(136)의 피드백 루프에 접속될 수 있다. 스위치(166)는 노드(180)에서 소스(source) Vref2로 스위치될 수 있다. 이것은 I(leak)로 인한 수집된 전압 에러가 증폭기(136)의 네거티브 입력에 제공되게 할 수 있다. Ci(132) 측의 노드(180)에서의 전압의 변경은 마이너스(minus) 통합 전합(integrated voltage)과 동일하게 될 수 있다. Vout은 이러한 전하 주입을 교정(correct)하기 위해 반대 방향으로 변경될 수 있다. 포지티브 I(leak)를 위해, 이것은 Vout에 있어서의 포지티브 전압 변경[페이즈 투(phase two)에서의 동일한 규모의 네거티브 전압 변경을 위한 조정(adjusting)]을 초래한다. Cb(138)에 의해 유지되는 전압은 I(leak)에 기초하여 조정될 수 있고, Vout은 V(os) 및 I(leak)에 독립적인 전압을 반영(reflect)할 수 있는 결과가 된다.

도 5를 참조하면, 제5 페이즈에서, 스위치(162, 164, 166, 168, 및 170)는 제4 페이즈의 상태로부터 상태를 변경할 수 있다. 특히, 제5 페이즈에서, 스위치(162)는 Vref1로 설정될 수 있고, 스위치(164)는 회로 공통으로 설정될 수 있고, 스위치(166)는 Vref2로 설정될 수 있다. 스위치(168) 및 스위치(170)는 증폭기(136)을 위한 피드백 커패시터로서 Ca(146)를 스위치 아웃(switch out)하고, 증폭기(136)을 위한 피드백 커패시터로서 Cb(138)를 스위치 인(switch in)하도록 설정될 수 있다.

제5 페이즈에서의 스위치(162, 164, 166, 168, 170, 및 172)의 상태는 노드(180)에서의 전압을 리셋할 수 있다. 또한, 제5 페이즈에서, Cb(138)에 걸친 전압을 변경(예컨대, 증가)하도록 제4 페이즈 중에 Ci(132)에 걸쳐 수집된 전하를 주입하기 위해 Vref2[예컨대, 스위치(166)을 통해]에 Ci(132)가 접속될 수 있다.

도 1 내지 도 5에 도시된 페이즈들은 사이클의 기간이 "T"에 의해 규정될 수 있는 순환적 기준(cyclical basis)으로 반복될 수 있다. 도 6은 순환적 기준으로 AFE 회로(100)에 도 5에 도시된 페이즈가 적용될 수있는 예시적 타임라인(timeline)(600)을 나타낸다.

도 6을 참조하면, 제1 사이클에서, 사이클의 시작으로부터 사이클 내의 시간(1/4T)까지의 기간동안 AFE 회로(100)에 제1 페이즈가 적용될 수 있다. 사이클 내의 시간(1/4T)으로부터 시간(1/2T)까지의 기간동안 AFE 회로(100)에 제2 페이즈가 적용될 수 있다. 사이클 내의 시간(1/2T)으로부터 시간(5/8T)까지, 사이클 내의 시간(5/8T)으로부터 시간(7/8T)까지, 및 시간(7/8T)으로부터 사이클의 마지막까지의 기간동안 각각, 제3, 제4, 및 제5 페이즈가 적용될 수 있다. 이 기간들은 예컨대 제2 사이클과 같은 연속적인 사이클들에서 다양한 페이지에 대하여 반복될 수 있다.

또한, 이 페이즈들은 미리 결정된 순서로 사이클 내에서 적용될 수 있다. 예컨대, 제1 페이즈는 제2, 제3, 제4, 및 제5 페이즈가 이 순서로 제1 페이즈에 후속하여 적용될 수 있다. 그러나, 페이지들이 적용되는 다른 순서가 사용될 수 있다.

페이즈들에 대하여 상기한 기간들은 사용될 수 있는 기간들의 실시예이고, 상기한 기간과 다른 기간이 사용될 수 있다는 것을 인식해야 한다. 또한, 타임라인(600)은 상기 페이지들을 회로에 적용하는데 사용될 수 있는 타임라인의 실시예이고, 다른 타임라인이 사용될 수 있다는 것을 인식해야 한다.

또한, "T"의 기간은 사이클로부터 사이클까지 변경될 수 있다는 것을 인식해야 한다. 예컨대, 실시형태에서, 제1 사이클의 "T"의 기간은 제2 사이클의 "T"의 기간과 상이할 수 있다. 사이클로부터 사이클까지의 "T"의 가간에 있어서의 이 변경은 예컨대 "T"의 기간이 길이에 있어서 고정되는 경우에 나타날 수 있는 고주파(harmonics) 및/또는 주기성 노이즈(periodic noise)의 거절(rejection)을 향상시킬 수 있다.

도 7은 AFE 회로(100)와 같은 감지 요소를 구비한 AFE 회로에 의해 수행될 수 있는 동작(act)을 나타낸다. 회로의 동작 중에 회로 내에 나타날 수 있는 기생 성분을 보상하기 위해 상기 동작이 수행될 수 있다. 예컨대, 기생 성분은 V(os) 및/또는 I(leak)와 관련될 수 있는 전압을 포함할 수 있다.

도 7을 참조하면, 블록(710)에서, AFE 회로는 샘플 및 홀드 동작을 수행할 수 있다. 예컨대, 샘플 및 홀드 동작은 타임라인(600)에 도시된 제1 페이즈 동안 수행될 수 있다. 샘플 및 홀드 동작은 AFE 회로 내의 하나 이상의 콤포넌트에 의해 유지되는 다양한 전하를 알려진 값으로 초기화하는 단계를 포함할 수 있다. 예컨대, AFE 회로(100)에서, 샘플 및 홀드 동작은 Cref(116) 및 Csen(120)에 의해 유지되는 전압을 Vref1으로 초기화하는 단계와 Ci(132)에 의해 유지되는 전압을 V(os)로 초기화하는 단계를 포함할 수 있다.

블록(720)에서, AFE 회로는 감지 동작을 수행할 수 있다. 예컨대, 감지 동작은 타임라인(600)에 도시된 제2 페이즈 동안 수행될 수 있다. 예컨대, 감지 요소와 관련된 값(예컨대, 커패시턴스, 전압)을 감지하는 단계 및 감지된 값을 저장하는 단계를 포함할 수 있다. 감지된 값은 전압의 형성에 있어서, AFE 회로 내에 포함되는 커패시터에 저장될 수 있다. 예컨대, 저장된 값은 V(os) 및/또는 I(leak)와 관련된 기생 전압과 같은 기생 성분을 포함할 수 있다.

예컨대, AFE 회로(100)에서, 감지 동작은 Cs&h(152)를 접속해제하는 단계와 Cref(116) 상의 전압을 Vref2로 변경하는 단계를 포함할 수 있다. Csen(120)과 관련된 값이 감지될 수 있고, Cb(138)은 감지된 값에 기초하여 전압을 유지할 수 있다. Cb(138)에 의해 유지되는 전압은 V(os) 및/또는 I(leak)에 의해 도입될 수 있는 기생 전압을 포함할 수 있다.

블록(730)에서, AFE 회로는 저장된 값에서 나타날 수 있는 하나 이상의 기생 성분을 보상할 수 있다. 예컨대, 이 보상은 타임라인(600)에 도시된 제3, 제4, 및/또는 제5 페이즈 동안에 수행될 수 있다. 예컨대, 기생 성분은 V(os) 및/또는 I(leak)와 관련될 수 있는 전압을 포함할 수 있다.

V(os)를 보상하는 단계는 AFE 회로에 포함될 수 있는 증폭기에 의해 도입될 수 있는 오프셋 전압을 보상하는 단계를 포함할 수 있다. 예컨대, 회로(100)에 있어서, 동작의 제1 페이즈에서, 증폭기(136)와 관련된 전압 V(os)를 유지하기 위해 Ci(132)가 충전된다. 동작의 제2 페이즈에서, Ci(132)에 의해 유지되는 전압은 감지 요소와 관련된 감지된 값에 기초하여 조정될 수 있다. 따라서, Ci(132)에 의해 유지되는 조정된 전압은 V(os)에 대하여 감지 요소 전압을 보상할 수 있다.

I(leak)와 관련될 수 있는 전압을 보상하는 단계는, AFE 회로에서 나타날 수 있는 I(leak)에 의한 감지되어 저장된 값에 도입될 수 있는 값을 보상하는 단계를 포함할 수 있다. 예컨대, 회로(100)에서, Cb(138)는 감지되어 저장된 값을 유지할 수 있다. 이 저장된 감지값은 회로(100)에서 나타날 수 있는 I(leak)로 인한 저장된 감지값에 도입될 수 있는 전압을 포함할 수 있다. 회로(100)에서 I(leak)에 의해 도입될 수 있는 전압을 보상하는 단계는, 노드(180)를 Vref2로 접속하는 단계 및 증폭기(136)를 위한 피드백 커패시터를 Cb(138)로부터 Ca(146)로 변경하는 단계를 포함할 수 있는 준비 페이즈(preparatory phase)를 포함할 수 있다.

그 후에, 노드(180)는 Ci(132)가 I(leak)와 관련된 전압을 수집(collect)하게 하는 플로트(float)로 이루어질 수 있다. 증폭기(136)를 위한 피드백 커패시터는 Ca(146)로부터 Cb(138)로 변경될 수 있다. 또한, 노드(180)에서의 전압은, Ci(132)가 I(leak)와 관련된 수집된 전압을 증폭기(136)로 인가(inject)하게 할 수 있는 Vref2로 변경될 수 있다. Cb(138)에 의해 유지되는 전압이 I(leak) 오프셋 전압을 위해 수정(correct)될 수 있는 결과가 될 수 있다. 이 포인트(point)에서, Vout은, V(os) 및 I(leak)와 독립적이 될 수 있는 감지 전압을 포함할 수 있다.

실시형태의 상기 개시는 예시 및 설명을 제공하는 것을 의도하지만, 개시된 세부사항에 본 발명을 한정하거나 본 발명을 총망라하는 것을 의도하지 않는다. 상기 개시 내용의 관점으로부터 수정 및 변형이 가능하고, 이러한 수정 및 변형은 본 발명의 실시로부터 얻어질 수 있다.

여기에서 사용된 요소, 동작, 또는 설명(instruction)은, 명확하게 개시되지 않으면, 본 발명에 대하여 중요하거나 본질적인 것으로 이해되지 않아야 한다. 또한, 여기에서 사용된 바와 같이, 부정관사 "a"는 하나 이상의 아이템(item)들을 포함하는 것을 의도한다. 하나의 아이템만 의도되는 경우, 용어 "하나(one)" 또는 유사한 용어가 사용된다. 또한, "~에 기초하는"의 문구는 명확하게 반대로 언급되지 않는 한 "적어도 부분적으로 기초하는" 것을 의미하는 것으로 의도된다.

본 발명은 여기 개시된 특정 실시형태에 한정되지 않지만, 본 발명은 청구범위의 범위 내에 있는 모든 특정 실시형태 및 등가물을 포함하는 것을 의도하고 있다.

Claims

속성(property)을 측정하고, 그리고
상기 측정된 속성에 기초하여 출력을 생성하는, 감지 요소; 및
상기 감지 요소에 의해 생성되는 상기 출력을 나타내는 전압을 저장하고, 그리고
상기 저장된 전압 내에 포함되는 하나 이상의 기생 성분을 보상하는, 회로
를 포함하는, 장치.
제1항에 있어서,
상기 감지 요소는 기준 커패시턴스(Cref) 및 감지 커패시턴스(Csen)를 갖는 것인, 장치.
제2항에 있어서,
상기 회로는,
증폭기; 및 상기 증폭기의 입력과 상기 증폭기의 출력 사이에 접속되는 제1 피드백 커패시터(Cb)를 포함하고,
상기 회로는 또한, 상기 Cb에 의해 유지되는 전압을 조정(adjust)하고,
상기 전압은 상기 감지 요소와 관련된 누설 전류에 기초하여 조정되는 것인, 장치.
제3항에 있어서,
상기 증폭기의 입력과 상기 감지 요소의 출력 사이에 접속되고, 상기 장치 내의 누설 전류와 관련된 전압을 유지하는, 입력 커패시터(Ci)를 더 포함하고,
상기 Cb에 의해 유지되는 전압은 상기 Ci에 의해 유지되는 전압의 양에 기초하여 조정되는 것인, 장치.
제2항에 있어서,
증폭기;
상기 증폭기의 출력과 상기 증폭기의 입력 사이에 접속되는 제1 피드백 커패시터(Cb); 및
상기 감지 요소의 출력과 상기 증폭기의 입력 사이에 접속되는 입력 커패시터(Ci)
를 더 포함하고,
상기 회로는 또한,
상기 감지 요소와 관련된 누설 전류에 기초하는 전압을 유지하기 위해 상기 Ci를 충전하고, 그리고
상기 누설 전류에 기초하여 상기 Cb에 의해 유지되는 전압을 조정하기 위해 상기 증폭기에 상기 Ci에 의해 유지되는 전압을 인가(inject)하는 것인, 장치.
제5항에 있어서,
상기 누설 전류는 Cref와 Csen 중 적어도 하나와 관련된 저항에 적어도 부분적으로 기초하여 규정되는 것인, 장치.
제5항에 있어서,
상기 누설 전류는 상기 증폭기와 관련된 누설 전류에 적어도 부분적으로 기초하여 규정되는 것인, 장치.
제2항에 있어서,
상기 증폭기는 차동 입력(differential input) 및 싱글 엔디드(single-ended) 출력을 포함하는 것인, 장치.
제항에 있어서,
상기 속성은 압력을 포함하는 것인, 장치.
제1항에 있어서,
상기 감지 요소는 세라믹 감지 요소(CSE: ceramic sense element)인 것인, 장치.
제2항에 있어서,
증폭기;
상기 증폭기의 출력과 상기 증폭기의 입력 사이에 접속되는 제1 피드백 커패시터(Cb); 및
상기 감지 요소의 출력과 상기 증폭기의 입력 사이에 접속되는 입력 커패시터(Ci)
를 더 포함하고,
상기 회로는 또한,
상기 증폭기와 관련된 오프셋 전압(offset voltage)[V(os)]을 유지하기 위해 상기 Ci를 충전하고,
상기 Csen의 값을 감지하고,
상기 감지된 값에 기초하여 상기 Ci에 의해 유지되는 전압을 조정하고, 그리고
상기 Cb에 의해 유지되는 전압을 조정하기 위해 상기 증폭기의 입력에 상기 Ci에 의해 유지되는 상기 조정된 전압을 인가하는 것인, 장치.