KR20140069624A - Light emitting diode and method of fabricating the same - Google Patents

Light emitting diode and method of fabricating the same Download PDF

Info

Publication number
KR20140069624A
KR20140069624A KR1020120137126A KR20120137126A KR20140069624A KR 20140069624 A KR20140069624 A KR 20140069624A KR 1020120137126 A KR1020120137126 A KR 1020120137126A KR 20120137126 A KR20120137126 A KR 20120137126A KR 20140069624 A KR20140069624 A KR 20140069624A
Authority
KR
South Korea
Prior art keywords
light emitting
lead
emitting diode
emitting chip
lead electrode
Prior art date
Application number
KR1020120137126A
Other languages
Korean (ko)
Other versions
KR102013362B1 (en
Inventor
강덕인
류승렬
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to KR1020120137126A priority Critical patent/KR102013362B1/en
Publication of KR20140069624A publication Critical patent/KR20140069624A/en
Application granted granted Critical
Publication of KR102013362B1 publication Critical patent/KR102013362B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out

Abstract

The present invention discloses a light emitting diode (LED) which can prevent short-circuit failure and optical properties deterioration. The LED of the disclosed present invention comprises a first lead frame and a second lead frame, a package substrate containing an insulating resin for insulating the first lead frame and the second lead frame to be separated from each other, a light emitting chip mounted on the package substrate, wherein the first lead frame includes a first lead electrode pad which is electrically connected to a first electrode of the light emitting chip, the second lead frame includes a second lead electrode pad which is electrically connected to a second electrode thereof, and the insulating resin comprises a structure covering the upper surface of the first lead frame and the second lead frame except for the first lead electrode pad and the second lead electrode pad.

Description

발광 다이오드 및 그것을 제조하는 방법{LIGHT EMITTING DIODE AND METHOD OF FABRICATING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a light emitting diode (LED)

본 발명은 발광 다이오드에 관한 것으로, 특히 단락 불량 및 광 특성 저하를 방지할 수 있는 발광 다이오드 및 그것을 제조하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting diode, and more particularly, to a light emitting diode capable of preventing short-circuit failure and deterioration in optical characteristics and a method of manufacturing the same.

일반적인 발광 다이오드는 사파이어와 같은 기판상에 N-GaN층, 활성층 및 P-GaN층이 순차적으로 형성되고, 상기 P-GaN층 상에 p-전극이 형성되고, 상기 N-GaN층 상에 n-전극이 형성된 발광 칩을 포함한다.In general, a light emitting diode has a structure in which an N-GaN layer, an active layer and a P-GaN layer are sequentially formed on a substrate such as sapphire, a p-electrode is formed on the P-GaN layer, And a light emitting chip having electrodes formed thereon.

또한, P-GaN층상에는 투명전극층이 더 형성될 수 있다. 상기 투명전극층은 저항 성분이 매우 큰 P-GaN층에 균일하게 전류를 분산하기 위해 형성된다.Further, a transparent electrode layer may be further formed on the P-GaN layer. The transparent electrode layer is formed so as to uniformly distribute current to the P-GaN layer having a very high resistance component.

상기 발광 칩을 포함하는 일반적인 발광 다이오드는 리드 프레임을 포함하는 기판상에 발광 칩이 실장되며, 상기 발광 칩 상에는 투명한 몰드가 형성된다. 여기서, 상기 몰드는 상기 발광 칩으로부터 발생된 광을 원하는 파장의 광으로 변환하는 형광 물질을 포함할 수 있다.In a typical light emitting diode including the light emitting chip, a light emitting chip is mounted on a substrate including a lead frame, and a transparent mold is formed on the light emitting chip. Here, the mold may include a fluorescent material that converts light generated from the light emitting chip into light having a desired wavelength.

플립 칩 본딩의 일반적인 발광 다이오드는 리드 프레임 상에 발광 칩이 실장되는 구조로써, 상기 발광 칩이 실장되는 기판의 전면에 걸쳐 상기 리드 프레임이 외부로부터 노출된 구조를 가지며, 도전성 페이스트에 의해 서로 전기적으로 연결된다.A typical light emitting diode of flip chip bonding is a structure in which a light emitting chip is mounted on a lead frame and has a structure in which the lead frame is exposed from the outside over the entire surface of the substrate on which the light emitting chip is mounted, .

그러나, 플립 칩 본딩의 일반적인 발광 다이오드는 리드 프레임 상에 발광 칩의 실장 위치가 명확하게 정의되어 있지 않아 발광 칩이 실장되는 리드 프레임의 특정 위치에 정량 토출이 어렵고, 이에 따라 발광 칩의 측면으로 전이되는 도전성 페이스트에 의해 발광 칩의 양 전극이 단락되는 불량이 빈번하게 발생하는 문제가 있었다. However, since the mounting position of the light emitting chip is not clearly defined on the lead frame in the general light emitting diode of the flip chip bonding, it is difficult to discharge the light emitting chip at a specific position of the lead frame on which the light emitting chip is mounted, There has been a problem that defects in which both electrodes of the light emitting chip are short-circuited by the conductive paste frequently occur frequently.

또한, 일반적인 발광 다이오드는 리드 프레임이 대부분 외부에 노출된 구조를 가진다. 외부에 노출된 리드 프레임은 대기중의 황가스 등과 반응하여 부식 및 변색이 발생하며, 상기 리드 프레임의 부식 및 변색은 광 특성 저하에 원인이 되어 발광 다이오드의 성능 저하를 야기하는 문제가 있었다.In addition, a general light emitting diode has a structure in which a lead frame is mostly exposed to the outside. The lead frame exposed to the outside reacts with sulfur gas or the like in the atmosphere to cause corrosion and discoloration. Corrosion and discoloration of the lead frame are caused by deterioration of optical characteristics, which causes a problem of degradation of the performance of the light emitting diode.

본 발명이 해결하고자 하는 과제는 발광 칩의 실장공정에서 발생하는 전극 간의 단락 불량을 방지할 수 있는 발광 다이오드 및 그것을 제조하는 방법을 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a light emitting diode capable of preventing a short circuit failure between electrodes caused in a mounting process of a light emitting chip and a method of manufacturing the same.

본 발명이 해결하고자 하는 다른 과제는, 리드 프레임의 부식 및 변색에 의한 광 특성저하를 방지할 수 있는 발광 다이오드 및 그것을 제조하는 방법을 제공하는 것이다.Another object of the present invention is to provide a light emitting diode capable of preventing deterioration of optical characteristics due to corrosion and discoloration of a lead frame and a method of manufacturing the same.

본 발명의 실시예에 따른 발광 다이오드는 제1 및 제2 리드 프레임과, 상기 제1 및 제2 리드 프레임을 서로 분리되도록 절연하는 절연수지를 포함하는 패키지 기판; 및 상기 패키지 기판상에 실장되는 발광 칩을 포함하고, 상기 제1 리드 프레임은 상기 발광 칩의 제1 전극과 전기적으로 접속되는 제1 리드 전극 패드를 가지며, 상기 제2 리드 프레임은 상기 발광 칩의 제2 전극과 전기적으로 접속되는 제2 리드 전극 패드를 가지며, 상기 절연수지는 상기 제1 및 제2 리드 전극 패드를 제외하고 상기 제1 및 제2 리드 프레임의 상면을 덮는 구조를 가진다.A light emitting diode according to an embodiment of the present invention includes: a package substrate including first and second lead frames, and insulating resin for isolating the first and second lead frames from each other; And a light emitting chip mounted on the package substrate, wherein the first lead frame has a first lead electrode pad electrically connected to the first electrode of the light emitting chip, And a second lead electrode pad electrically connected to the second electrode, wherein the insulating resin covers the top surfaces of the first and second lead frames except for the first and second lead electrode pads.

상기 절연 수지는 상기 발광 칩이 실장되는 실장 영역을 정의하는 경사진 내측면 및 평평한 상부면을 가지는 격벽을 더 포함한다.The insulating resin further includes a partition wall having an inclined inner surface defining a mounting area where the light emitting chip is mounted and a flat upper surface.

상기 제1 리드 프레임은 상기 실장 영역과 중첩되는 영역에 음각 형상의 제1 음각 패턴을 가지고, 상기 제2 리드 프레임은 상기 실장 영역과 중첩되는 영역에 음각 형상의 제2 음각 패턴을 가진다.The first lead frame has a first intaglio pattern having a depressed shape in an area overlapping the mounting area, and the second lead frame has a second intaglio shape in a depressed shape in an area overlapping the mounting area.

상기 제1 및 제2 음각 패턴은 식각 공정을 통해 형성되어 상기 실장 영역을 제외한 상기 제1 및 제2 리드 프레임의 두께보다 얇은 두께를 가지거나, 프레스 공정을 통해 형성되어 상기 실장 영역을 제외한 상기 제1 및 제2 리드 프레임의 두께와 동일한 두께를 가질 수 있다.Wherein the first and second intaglio patterns are formed through an etching process and have a thickness smaller than a thickness of the first and second lead frames except for the mounting region, 1 and the thickness of the second lead frame.

상기 제1 및 제2 리드 전극 패드 각각은 상기 제1 및 제2 음각 패턴 각각으로부터 상부방향에 돌출된다.Each of the first and second lead electrode pads protrudes upward from each of the first and second intaglio patterns.

상기 제1 및 제2 리드 프레임의 경계 영역에는 단차구조의 단부를 가지는 제1 관통 홀이 위치하고, 상기 제1 관통 홀에는 상기 절연 수지가 수용될 수 있다.A first through hole having an edge of a step structure is located in a boundary region between the first and second lead frames, and the insulating resin can be accommodated in the first through hole.

상기 발광 칩은 제1 및 제2 금속 범프를 더 포함하고, 상기 제1 금속 범프는 상기 제1 리드 전극 패드와 접합되고, 상기 제2 금속 범프는 상기 제2 리드 전극 패드와 접합된다.The light emitting chip further includes first and second metal bumps, wherein the first metal bump is bonded to the first lead electrode pad, and the second metal bump is bonded to the second lead electrode pad.

상기 제1 금속 범프의 표면 면적은 상기 제1 리드 전극 패드의 표면 면적보다 넓고, 상기 제2 금속 범프의 표면 면적은 상기 제2 리드 전극 패드의 표면 면적보다 넓다.The surface area of the first metal bump is larger than the surface area of the first lead electrode pad and the surface area of the second metal bump is larger than the surface area of the second lead electrode pad.

또한, 상기 제1 금속 범프의 폭은 상기 제1 리드 전극 패드의 폭보다 넓고, 상기 제2 금속 범프의 폭은 상기 제2 리드 전극 패드의 폭보다 넓다.The width of the first metal bump is larger than the width of the first lead electrode pad, and the width of the second metal bump is larger than the width of the second lead electrode pad.

상기 실장 영역은 적어도 하나 이상의 지지 돌기를 더 포함한다.The mounting region further includes at least one supporting protrusion.

상기 지지 돌기는 상기 제1 및 제2 음각 패턴 상에 위치하고, 상기 제1 및 제2 음각 패턴 형성시에 동시에 형성될 수 있다.The support protrusions may be formed on the first and second intaglio patterns at the same time when the first and second intaglio patterns are formed.

상기 지지 돌기는 상기 제1 및 제2 리드 전극 패드와 동일한 높이를 가지며, 상기 발광 칩으로부터 일정 간격 이격되어 상기 발광 칩을 감싸는 구조를 가진다.The supporting protrusions have the same height as the first and second lead electrode pads and are spaced apart from the light emitting chip at a predetermined interval to surround the light emitting chip.

상기 격벽 주변에는 상기 제1 및 제2 리드 프레임이 관통되어 단차구조의 단부를 가지는 적어도 하나 이상의 제2 관통 홀이 위치하고, 상기 제2 관통 홀에는 상기 절연 수지가 수용될 수 있다.At least one second through hole having an end portion of a stepped structure is located around the partition and the insulating resin is accommodated in the second through hole.

식각 공정 또는 프레스 공정을 통해 음각 패턴을 가지는 제1 및 제2 리드 프레임을 형성하는 단계; 상기 제1 및 제2 리드 프레임을 분리하는 절연 수지에 의해 패키지 기판을 형성하는 단계; 상기 절연 수지에 의해 노출된 상기 제1 및 제2 리드 프레임의 제1 및 제2 리드 전극 패드 상에 정량의 도전성 페이스트를 도포하는 단계; 및 상기 발광 칩을 상기 제1 및 제2 리드 전극 패드에 접합하는 단계를 포함한다.Forming first and second lead frames having an engraved pattern through an etching process or a pressing process; Forming a package substrate by an insulating resin for separating the first and second lead frames; Applying a predetermined amount of conductive paste onto the first and second lead electrode pads of the first and second lead frames exposed by the insulating resin; And bonding the light emitting chip to the first and second lead electrode pads.

상기 제1 및 제2 리드 프레임을 형성하는 단계는 상기 실장 영역 상에 적어도 하나 이상의 지지 돌기가 형성되는 단계를 더 포함한다.The forming of the first and second lead frames may further include forming at least one supporting protrusion on the mounting region.

상기 지지 돌기는 상기 음각 패턴 상에 형성되고, 상기 제1 및 제2 리드 전극 패드와 동일한 높이를 가지며, 상기 발광 칩으로부터 일정 간격 이격되어 상기 발광 칩을 감싸는 구조를 가진다.The supporting protrusions are formed on the engraved pattern, have the same height as the first and second lead electrode pads, and are spaced apart from the light emitting chip by a predetermined distance to surround the light emitting chip.

상기 발광 칩을 접합하는 단계는 플립 칩 방식일 수 있다.The step of bonding the light emitting chip may be a flip chip method.

상기 제1 및 제2 리드 프레임의 경계 영역에는 단차구조의 단부를 가지는 관통 홀이 형성되고, 상기 관통 홀에 상기 절연 수지가 수용될 수 있다.In the boundary region between the first and second lead frames, a through hole having a stepped structure is formed, and the insulating resin can be received in the through hole.

상기 패키지 기판을 형성하는 단계는 경사진 내측면 및 평평한 상부면을 가지는 격벽을 형성하는 단계와, 상기 격벽에 의해 정의된 실장영역은 상기 제1 및 제2 리드 전극 패드만 외부로 노출되도록 상기 절연수지를 덮는 단계를 포함한다.Wherein the step of forming the package substrate comprises the steps of: forming a partition having an inclined inner surface and a flat upper surface; and inserting the first and second lead electrode pads, And covering the resin.

본 발명의 실시예들에 따르면, 본 발명의 발광 다이오드는 패키지 기판의 실장 영역에 발광 칩과의 전기적 접속을 위한 상기 제1 및 제2 리드 전극 패드을 제외한 영역이 수지에 의해 차폐되어 도전성 페이스트의 토출 위치가 명확하게 정의 되며, 도전성 페이스트의 정확한 정량 토출이 가능한 장점을 가진다.According to embodiments of the present invention, the light emitting diode of the present invention has a structure in which a region except for the first and second lead electrode pads for electrical connection with a light emitting chip is shielded by a resin in a packaging region of a package substrate, The position is clearly defined, and the conductive paste can be dispensed accurately and accurately.

또한, 본 발명의 발광 다이오드는 도전성 페이스트를 에폭시계열 페이스트로 사용하는 경우, 절연부 형성 공정 이후에 플라즈마 세척 공정이 완료되면, 절연부의 친수성 관능기의 빈도수가 증가하게 되어 에폭시계열 페이스트와의 수소 결합성 증가로 인해 에폭시계열 페이스트의 접촉각을 작아지게 하므로 에폭시계열 페이스트가 발광 칩의 측면으로 전이되는 확률이 감소되어 발광 칩의 양 전극 단락 불량을 방지할 수 있다.When the conductive paste is used as an epoxy based paste, the frequency of the hydrophilic functional groups in the insulating portion increases when the plasma cleaning process is completed after the insulating portion forming process, so that the hydrogen bonding property with the epoxy based paste The contact angle of the epoxy-based paste is reduced, and the probability that the epoxy-based paste is transferred to the side surface of the light emitting chip is reduced, thereby preventing the failure of both electrodes of the light emitting chip.

또한, 본 발명의 발광 다이오드는 상기 도전성 페이스트를 솔더 페이스트로 사용하는 경우, 발광 칩의 금속 범프보다 수지와 친화력이 우수하므로 발광 칩의 측면으로 전이되는 확률이 감소되어 발광 칩의 양 전극 단락 불량을 방지할 수 있다.In addition, when the conductive paste is used as the solder paste, the light emitting diode of the present invention has a better affinity with resin than the metal bump of the light emitting chip, so that the probability of transition to the side surface of the light emitting chip is reduced, .

또한, 본 발명의 발광 다이오드는 리드 프레임의 외부 노출을 줄임으로써, 부식 및 변색에 의한 광 특성 저하를 방지할 수 있다.Further, by reducing the external exposure of the lead frame, the light emitting diode of the present invention can prevent degradation of optical characteristics due to corrosion and discoloration.

또한, 본 발명의 발광 다이오드는 실장 영역 주변에 위치한 지지 돌기에 의해 실장 영역 주변의 압력을 고르게 분산시켜 리드 전극 패드의 표면, 리드 프레임의 하부 표면으로 전이되는 수지에 의한 불량을 개선할 수 있다.In addition, the light emitting diode of the present invention can uniformly disperse the pressure around the mounting area by the supporting protrusions located in the vicinity of the mounting area, thereby improving defects due to the resin transferred to the surface of the lead electrode pad and the lower surface of the lead frame.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 도시한 사시도이다.
도 2는 도 1의 발광 다이오드를 도시한 평면도이다.
도 3은 도 2의 Ⅰ-Ⅰ'라인을 따라 절단한 발광 다이오드를 도시한 단면도이다.
도 4는 본 발명의 발광 칩이 실장된 영역을 구체적으로 도시한 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 발광 다이오드를 도시한 사시도이다.
도 6은 도 5의 발광 다이오드를 도시한 평면도이다.
도 7은 도 6의 Ⅱ-Ⅱ'라인을 따라 절단한 발광 다이오드를 도시한 단면도이다.1 is a perspective view illustrating a light emitting diode according to an embodiment of the present invention.
2 is a plan view showing the light emitting diode of FIG.
3 is a cross-sectional view illustrating a light emitting diode taken along the line I-I 'of FIG.
4 is a cross-sectional view specifically showing a region where the light emitting chip of the present invention is mounted.
5 is a perspective view illustrating a light emitting diode according to another embodiment of the present invention.
6 is a plan view showing the light emitting diode of FIG.
7 is a cross-sectional view illustrating a light emitting diode taken along line II-II 'of FIG.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, and the like of the components may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 도시한 사시도이고, 도 2는 도 1의 발광 다이오드를 도시한 평면도이다.FIG. 1 is a perspective view showing a light emitting diode according to an embodiment of the present invention, and FIG. 2 is a plan view showing the light emitting diode of FIG.

도 3은 도 2의 Ⅰ-Ⅰ'라인을 따라 절단한 발광 다이오드를 도시한 단면도이고, 도 4는 본 발명의 발광 칩이 실장된 영역을 구체적으로 도시한 단면도이다.FIG. 3 is a cross-sectional view illustrating a light emitting diode taken along a line I-I 'of FIG. 2, and FIG. 4 is a cross-sectional view illustrating a region where a light emitting chip of the present invention is mounted.

도 1 내지 도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 발광 다이오드(100)는 제1 및 제2 리드 프레임(120, 130)을 포함하는 패키지 기판, 발광 칩(150), 몰딩부(170)를 포함한다.1 to 4, a light emitting diode 100 according to an exemplary embodiment of the present invention includes a package substrate including first and second lead frames 120 and 130, a light emitting chip 150, (170).

상기 발광 칩(150)은 베이스 기판(151), n형 반도체층(152), 활성층(153), p형 반도체층(154), 제1 및 제2 금속 범프(155, 156)를 포함한다.The light emitting chip 150 includes a base substrate 151, an n-type semiconductor layer 152, an active layer 153, a p-type semiconductor layer 154, and first and second metal bumps 155 and 156.

상기 베이스 기판(151)은 사파이어 기판, 스피넬 기판, 질화갈륨 기판, 탄화실리콘 기판 또는 실리콘 기판과 같이 질화갈륨계 화합물 반도체층을 성장시키기 위한 성장기판일 수 있으나, 반드시 이에 한정되는 것은 아니다.The base substrate 151 may be a growth substrate for growing a gallium nitride compound semiconductor layer such as a sapphire substrate, a spinel substrate, a gallium nitride substrate, a silicon carbide substrate, or a silicon substrate, but is not limited thereto.

본 발명의 베이스 기판(151)은 반도체층간의 결정결함을 줄여 고효율 발광 소자를 구현할 수 있는 질화갈륨 기판을 일예로 설명한다.The base substrate 151 of the present invention will be described as an example of a gallium nitride substrate capable of realizing a high-efficiency light emitting device by reducing crystal defects between semiconductor layers.

상기 n형 반도체층(152), 활성층(153) 및 p형 반도체층(154)은 상기 베이스 기판(151) 상에 형성되고, 상기 제1 및 제2 금속 범프(155, 156) 각각은 도면에 도시되지 않은 p형 및 n형 패드 각각과 전기적으로 연결될 수 있다.The n-type semiconductor layer 152, the active layer 153 and the p-type semiconductor layer 154 are formed on the base substrate 151 and the first and second metal bumps 155 and 156 are formed on the base substrate 151 And may be electrically connected to each of the p-type and n-type pad not shown.

상기 발광 칩(150)은 p형 반도체층(154)과 제1 금속 범프(155) 사이에 오믹성 투과층(미도시)을 포함할 수 있다. 상기 오믹성 투과층은 빛을 투과시키며 전류 주입 면적을 증가시키는 기능을 가진다.The light emitting chip 150 may include an ohmic transmission layer (not shown) between the p-type semiconductor layer 154 and the first metal bump 155. The ohmic transmissive layer has a function of transmitting light and increasing a current injection area.

상기 발광 칩(150)은 제1 및 제2 도전성 페이스트(141, 142)에 의해 패키지 기판 상에 플립칩 본딩될 수 있다.The light emitting chip 150 may be flip-chip bonded on the package substrate by the first and second conductive pastes 141 and 142.

상기 패키지 기판은 격벽(111), 절연부, 제1 및 제2 리드 프레임(120, 130)을 포함한다.The package substrate includes a barrier rib 111, an insulating portion, and first and second lead frames 120 and 130.

상기 격벽(111) 및 절연부는 사출공정을 통해서 형성될 수 있다. 즉, 상기 격벽(111) 및 절연부는 동일한 절연물질의 수지로 이루어진다. 상기 격벽(111) 및 절연부는 상기 발광 칩(150)으로부터 발광한 빛을 반사하는 반사물질을 포함할 수 있다.The partition 111 and the insulating portion may be formed through an injection process. That is, the partition 111 and the insulating portion are made of the same insulating material. The barrier ribs 111 and the insulating portion may include a reflective material that reflects light emitted from the light emitting chip 150.

상기 격벽(111)은 일 실시예에서 원형 댐(dam) 타입일 수 있다. 상기 격벽(111)의 형상은 특별히 한정하지 않고 다양한 형태를 가질 수 있다.The partition 111 may be a circular dam type in one embodiment. The shape of the barrier ribs 111 is not particularly limited and may have various shapes.

상기 격벽(111)은 경사진 내측면과 평평한 상부면을 포함한다.The partition 111 includes an inclined inner surface and a flat upper surface.

상기 발광 다이오드(100)는 상기 격벽(111)에 의해 실장 영역(110)이 정의될 수 있다. 상기 실장 영역(110)은 상기 격벽(111)의 내측면을 기준으로 내부에 위치하고, 상기 발광 칩(150)이 실장되는 평평한 상부면이다.In the light emitting diode 100, the mounting region 110 may be defined by the barrier ribs 111. The mounting region 110 is a flat upper surface on the inner side of the inner wall of the partition 111 and on which the light emitting chip 150 is mounted.

상기 제1 및 제2 리드 프레임(120, 130)은 서로 이격되어 배치된다. 상기 제1 리드 프레임(120)은 상기 제1 도전성 페이스트(141)에 의해 상기 제1 금속 범프(155)와 전기적으로 연결되고, 상기 제2 리드 프레임(130)은 상기 제2 도전성 페이스트(142)에 의해 상기 제2 금속 범프(156)와 전기적으로 연결된다.The first and second lead frames 120 and 130 are spaced apart from each other. The first lead frame 120 is electrically connected to the first metal bumps 155 by the first conductive paste 141 and the second lead frame 130 is electrically connected to the second conductive paste 142. [ And is electrically connected to the second metal bump 156 by the second metal bump 156.

상기 제1 리드 프레임(120)은 음각 홈을 가진다. 여기서, 설명의 편의를 위해 제1 리드 프레임(120)의 음각형상의 홈은 제1 음각 패턴(123)으로 정의한다.The first lead frame 120 has an engraved groove. Here, for convenience of description, the depressed grooves of the first lead frame 120 are defined as the first engraved patterns 123.

상기 제1 음각 패턴(123)은 상기 실장 영역(110)과 중첩될 수 있으며, 상기 제1 음각 패턴(123)의 일부는 상기 격벽(111)과 중첩될 수 있다. 상기 제1 음각 패턴(123)은 식각 공정을 통해 상기 제1 리드 프레임(120)의 상면 일부가 식각되어 형성될 수 있다. 여기서, 상기 제1 음각 패턴(123)은 식각공정으로 통해 형성되는 것으로 한정하고 있지만, 이에 한정하지 않고, 프레스 가공 등을 이용하여 기계적인 방법으로 이용하여 형성할 수도 있다.The first engraved pattern 123 may overlap with the mounting region 110 and a portion of the first engraved pattern 123 may overlap with the barrier rib 111. The first engraved pattern 123 may be formed by etching a part of the upper surface of the first lead frame 120 through an etching process. Here, the first intaglio pattern 123 is formed through the etching process, but the present invention is not limited thereto, and the first intaglio pattern 123 may be formed by a mechanical method using a press process or the like.

상기 제1 리드 프레임(120)은 상기 발광 칩(150)의 제1 금속 범프(155)와 접합하는 제1 리드 전극 패드(121)를 포함한다.The first lead frame 120 includes a first lead electrode pad 121 which is bonded to the first metal bump 155 of the light emitting chip 150.

상기 제1 리드 전극 패드(121)는 상기 실장 영역(110) 내의 상기 제1 금속 범프(155)와 대응되게 위치하고, 상기 제1 리드 프레임(120)의 단면으로 보면, 상기 제1 음각 패턴(123)으로부터 돌출된 돌기 형상을 가진다. 상기 제1 리드 전극 패드(121)는 상기 제1 금속 범프(155)의 표면 면적보다 좁은 상부면 면적을 가진다.The first lead electrode pad 121 is located in correspondence with the first metal bump 155 in the mounting region 110 and the first engaging pattern 123 As shown in Fig. The first lead electrode pad 121 has an upper surface area that is narrower than the surface area of the first metal bump 155.

또한, 상기 제1 리드 전극 패드(121)의 폭(sa1)은 상기 제1 금속 범프(155)의 폭(ca1)보다 작다. 따라서, 본 발명의 발광 다이오드(100)는 상기 발광 칩(150)의 제1 금속 범프(155)의 측면을 따라 양 전극간의 단락에 의한 불량을 방지할 수 있다.Also, the width sa1 of the first lead electrode pad 121 is smaller than the width ca1 of the first metal bump 155. Therefore, the light emitting diode 100 of the present invention can prevent defects due to a short circuit between the electrodes along the side surface of the first metal bump 155 of the light emitting chip 150.

상기 제2 리드 프레임(130)은 음각 홈을 가진다. 여기서, 설명의 편의를 위해 제2 리드 프레임(130)의 음각형상의 홈은 제2 음각 패턴(133)으로 정의한다.The second lead frame 130 has an engraved groove. Here, for the sake of convenience, the depressed grooves of the second lead frame 130 are defined as the second engraved patterns 133.

상기 제2 음각 패턴(133)은 상기 실장 영역(110)과 중첩될 수 있으며, 상기 제2 음각 패턴(133)의 일부는 상기 격벽(111)과 중첩될 수 있다. 상기 제2 음각 패턴(133)은 식각 공정을 통해 상기 제2 리드 프레임(130)의 상면 일부가 식각되어 형성될 수 있다. 여기서, 상기 제2 음각 패턴(133)은 식각공정으로 통해 형성되는 것으로 한정하고 있지만, 이에 한정하지 않고, 프레스 가공 등을 이용하여 기계적인 방법으로 이용하여 형성할 수도 있다.The second engraved pattern 133 may be overlapped with the mounting region 110 and a portion of the second engraved pattern 133 may overlap with the partition wall 111. The second engraved pattern 133 may be formed by etching a part of the upper surface of the second lead frame 130 through an etching process. Here, the second intaglio pattern 133 is formed through the etching process. However, the second intaglio pattern 133 is not limited to this, and may be formed by a mechanical method using a press process or the like.

상기 제2 리드 프레임(130)은 상기 발광 칩(150)의 제2 금속 범프(156)와 접합하는 제2 리드 전극 패드(131)를 포함한다.The second lead frame 130 includes a second lead electrode pad 131 which is bonded to the second metal bump 156 of the light emitting chip 150.

상기 제2 리드 전극 패드(131)는 상기 실장 영역(110) 내의 상기 제2 금속 범프(156)와 대응되게 위치하고, 상기 제2 리드 프레임(130)의 단면으로 보면, 상기 제2 음각 패턴(133)으로부터 돌출된 돌기 형상을 가진다. 상기 제2 리드 전극 패드(131)는 상기 제2 금속 범프(156)의 표면 면적보다 좁은 상부면 면적을 가진다.The second lead electrode pad 131 is positioned to correspond to the second metal bump 156 in the mounting region 110 and the second engaging pattern 133 As shown in Fig. The second lead electrode pad 131 has an upper surface area that is narrower than the surface area of the second metal bump 156.

또한, 상기 제2 리드 전극 패드(131)의 폭(sa2)은 상기 제2 금속 범프(156)의 폭(ca2)보다 작다. 따라서, 본 발명의 발광 다이오드(100)는 상기 발광 칩(150)의 제2 금속 범프(156)의 측면을 따라 상반된 전극간의 단락에 의한 불량을 방지할 수 있다.In addition, the width sa2 of the second lead electrode pad 131 is smaller than the width ca2 of the second metal bump 156. Therefore, the light emitting diode 100 of the present invention can prevent defects due to short-circuiting between opposing electrodes along the side surface of the second metal bump 156 of the light emitting chip 150.

상기 절연부는 상기 제1 및 제2 음각 패턴(121, 131) 상에 위치하고, 상기 제1 리드 프레임(120)이 식각된 두께와 상응하는 두께를 가지는 제1 절연부(113)와, 상기 제1 및 제2 리드 전극 패드(121, 131) 사이에 위치하는 제2 절연부(115)를 포함한다.The insulation part includes a first insulation part 113 located on the first and second intaglio patterns 121 and 131 and having a thickness corresponding to the etched thickness of the first lead frame 120, And a second insulation part 115 positioned between the first and second lead electrode pads 121 and 131.

상기 제1 절연부(113)는 상기 제1 및 제2 리드 프레임(120, 130)의 식각된 두께와 상응한 두께를 가지도록 한정하지 않고, 상기 제1 및 제2 리드 프레임(120, 130)의 식각된 두께보다 두꺼운 두께 또는 상기 제1 리드 프레임(120)의 식각된 두께보다 얇은 두께를 가질 수도 있다.The first and second lead frames 120 and 130 are not limited to have a thickness corresponding to the etched thickness of the first and second lead frames 120 and 130, The first lead frame 120 may have a thickness greater than the etched thickness of the first lead frame 120. For example,

상기 제2 절연부(115)는 상기 제1 및 제2 리드 프레임(120, 130)의 경계 영역에 위치할 수 있다. 상기 제2 절연부(115)는 상기 제1 및 제2 리드 프레임(120, 130)을 서로 분리되도록하여 전기적 단락을 방지하기 위한 기능을 가진다. 상기 제2 절연부(115)는 상기 제1 및 제2 리드 프레임(120, 130) 사이의 제1 관통홀(181)에 수용되어 형성될 수 있다. 상기 제2 절연부(115)는 계단구조의 단부를 가진다. 다시말해, 상기 제2 절연부(115)는 상기 제1 및 제2 리드 프레임(120, 130) 사이의 간격에 있어서, 단차 형상을 가진다. 단차 형상으로 이루어진 상기 제2 절연부(115)는 사출공정에 의해 패키지 기판을 제조하므로 상기 제1 및 제2 리드 프레임(120, 130)와, 상기 격벽(111) 및 절연부 간의 접합면을 증가시키고, 걸림 구조를 제공함으로써, 서로간의 접합력을 향상시키는 기능을 가진다. The second insulating portion 115 may be located in a boundary region between the first and second lead frames 120 and 130. The second insulation part 115 has a function of preventing the first and second lead frames 120 and 130 from being electrically disconnected from each other. The second insulation part 115 may be formed in the first through hole 181 between the first and second lead frames 120 and 130. The second insulating portion 115 has an end portion of a stepped structure. In other words, the second insulating portion 115 has a stepped shape in the interval between the first and second lead frames 120 and 130. Since the second insulating portion 115 formed in a stepped shape manufactures the package substrate by the injection process, the joint surfaces between the first and second lead frames 120 and 130 and the partition 111 and the insulating portion are increased And by providing a latching structure, it has a function of improving the bonding force between each other.

상기 절연부는 상기 격벽(111)을 따라 중첩되는 적어도 하나 이상의 걸림부(119)를 더 포함한다. 상기 걸림부(119)는 상기 제1 및 제2 리드 프레임(120, 130)에 형성된 제2 관통홀(183)에 절연 수지가 수용되어 형성될 수 있다. 상기 걸림부(119)는 계단구조의 단부를 가진다. 다시말해, 상기 걸림부(119)는 단차 형상을 가진다. 단차 형상으로 이루어진 상기 걸림부(119)는 사출공정에 의해 패키지 기판을 제조하므로 상기 제1 및 제2 리드 프레임(120, 130)과, 상기 격벽(111) 및 절연부 간의 접합면을 증가시키고, 걸림 구조를 제공함으로써, 서로간의 접합력을 향상시키는 기능을 가진다.The insulating portion may further include at least one latching portion 119 that overlaps the barrier ribs 111. The latching part 119 may be formed by receiving an insulating resin in a second through hole 183 formed in the first and second lead frames 120 and 130. The latching portion 119 has an end of a stepped structure. In other words, the latching portion 119 has a stepped shape. Since the latching portion 119 having a stepped shape manufactures the package substrate by the injection process, the bonding surface between the first and second lead frames 120 and 130 and the partition 111 and the insulating portion is increased, And has a function of improving the bonding force between each other by providing a latching structure.

상기 제1 및 제2 절연부(113, 115)는 상기 실장 영역(110)에 있어서, 발광 칩(150)의 제1 및 제2 금속 범프(155, 156)와의 접합영역을 제외하고, 상기 제1 및 제2 리드 프레임(120, 130)을 덮는 구조를 가진다. 즉, 상기 제1 및 제2 절연부(113, 115)는 상기 제1 및 제2 리드 전극 패드(121, 131)와의 물질 차이에 따라 제1 및 제2 도전성 페이스트(141, 142)의 접촉력 차이로 상기 발광 칩(150)의 양 전극 단락 불량을 방지한다. 또한, 상기 제1 및 제2 절연부(113, 115)는 상기 제1 및 제2 리드 프레임(120, 130)의 실장 영역(110)에서의 외부노출을 방지함으로써, 상기 제1 및 제2 리드 프레임(120, 130)의 부식 및 변색에 의한 광 특성 저하를 방지할 수 있다.The first and second insulating portions 113 and 115 may be formed in the mounting region 110 except for a bonding region of the light emitting chip 150 with the first and second metal bumps 155 and 156, 1 and the second lead frames 120, 130, respectively. That is, the first and second insulating portions 113 and 115 are formed to have a difference in contact force between the first and second conductive pastes 141 and 142 according to a difference in material between the first and second lead electrode pads 121 and 131, Thereby preventing a failure of both electrodes of the light emitting chip 150. The first and second insulating portions 113 and 115 prevent external exposure of the first and second lead frames 120 and 130 in the mounting region 110, Deterioration of optical characteristics due to corrosion and discoloration of the frames 120 and 130 can be prevented.

이상에서와 같은 본 발명의 일 실시예에 따른 발광 다이오드(100)는 패키지 기판의 실장 영역(110)에 발광 칩(150)과의 전기적 접속을 위한 상기 제1 및 제2 리드 전극 패드(121, 131)을 제외한 영역에 절연부가 덮는 구조에 의해 상기 제1 및 제2 도전성 페이스트(141, 142)의 정확한 정량 토출이 가능한 장점을 가진다.The light emitting diode 100 according to an embodiment of the present invention includes the first and second lead electrode pads 121 and 122 for electrical connection with the light emitting chip 150 in the packaging region 110 of the package substrate, The conductive paste 141 and 142 can be accurately and constantly dispensed by a structure in which the insulating portion covers an area other than the first conductive paste 141 and the second conductive paste 131.

또한, 본 발명의 일 실시예에 따른 발광 다이오드(100)는 상기 제1 및 제2 도전성 페이스트(141, 142)를 에폭시계열 페이스트로 사용하는 경우, 절연부 형성 공정 이후에 플라즈마 세척 공정이 완료되면, 절연부의 친수성 관능기의 빈도수가 증가하게 되어 에폭시계열 페이스트와의 수소 결합성 증가로 인해 에폭시계열 페이스트의 접촉각을 작아지게 하므로 에폭시계열 페이스트가 발광 칩(150)의 측면으로 전이되는 확률이 감소되어 발광 칩(150)의 양 전극 단락 불량을 방지할 수 있다.In addition, when the first and second conductive pastes 141 and 142 are used as an epoxy based paste, the light emitting diode 100 according to an exemplary embodiment of the present invention may be manufactured such that, , The frequency of the hydrophilic functional groups in the insulating portion increases, and the contact angle of the epoxy-based paste decreases due to the increase in the hydrogen bonding with the epoxy-based paste. Thus, the probability that the epoxy-based paste is transferred to the side surface of the light- It is possible to prevent failure of both electrodes of the chip 150.

또한, 본 발명의 일 실시예에 따른 발광 다이오드(100)는 상기 제1 및 제2 도전성 페이스트(141, 142)를 솔더 페이스트로 사용하는 경우, 제1 및 제2 금속 범프(155, 156)보다 수지의 절연부와 친화력이 우수하여 발광 칩(150)의 측면으로 전이되는 확률이 감소되어 발광 칩(150)의 양 전극 단락 불량을 방지할 수 있다.When the first and second conductive pastes 141 and 142 are used as a solder paste, the light emitting diode 100 according to an exemplary embodiment of the present invention may further include first and second metal bumps 155 and 156 The affinity with the insulating portion of the resin is excellent and the probability of transition to the side surface of the light emitting chip 150 is reduced to prevent the failure of both electrodes of the light emitting chip 150.

또한, 본 발명의 일 실시예에 따른 발광 다이오드(100)는 상기 절연부가 상기 제1 및 제2 리드 프레임(120, 130)의 노출 영역을 최소화하여 부식 및 변색에 의한 광특성 저하를 방지할 수 있다.In addition, the LED 100 according to an exemplary embodiment of the present invention minimizes the exposed regions of the first and second lead frames 120 and 130 to prevent deterioration of optical characteristics due to corrosion and discoloration have.

도 5는 본 발명의 다른 실시예에 따른 발광 다이오드를 도시한 사시도이고, 도 6은 도 5의 발광 다이오드를 도시한 평면도이고, 도 7은 도 6의 Ⅱ-Ⅱ'라인을 따라 절단한 발광 다이오드를 도시한 단면도이다.FIG. 5 is a perspective view illustrating a light emitting diode according to another embodiment of the present invention, FIG. 6 is a plan view showing the light emitting diode of FIG. 5, and FIG. 7 is a plan view of the light emitting diode cut along the line II- Fig.

도 5 내지 도 7에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 발광 다이오드(200)는 지지 돌기(210)를 제외한 모든 구성이 상기 본 발명의 일 실시예에 따른 발광 다이오드(도 1의 100)와 동일함으로 동일한 구성은 동일한 부호를 병기하고, 상세한 설명은 생략하기로 한다.5 to 7, the light emitting diode 200 according to another embodiment of the present invention includes all of the light emitting diodes according to the embodiment of the present invention except the support protrusions 210 100, and the same components are denoted by the same reference numerals, and a detailed description thereof will be omitted.

상기 지지 돌기(210)는 실장 영역(110)에 적어도 하나 이상 위치한다.At least one or more supporting protrusions 210 are located in the mounting region 110.

상기 지지 돌기(210)는 제1 및 제2 음각패턴(123, 133) 상에 형성될 수 있다.The support protrusions 210 may be formed on the first and second intaglio patterns 123 and 133.

상기 지지 돌기(210)는 격벽(111) 및 절연부의 사출 공정에서 외부로 노출될 수 있다.상기 지지 돌기(210)는 발광 칩(150)으로부터 일정 간격 이격되고, 상기 발광 칩(150)을 감싸는 구조를 가진다.The support protrusions 210 may be exposed to the outside in the injection process of the barrier ribs 111 and the insulation part. The support protrusions 210 are spaced apart from the light emitting chip 150 by a predetermined distance, Structure.

상기 지지 돌기(210)는 상기 사출 공정 시에 금형 클램핑 압력 차이에 의해 발생하는 불량을 개선하는 기능을 가진다. 즉, 상기 지지 돌기(210)는 특히, 제1 및 제2 리드 전극 패드(121, 131) 표면, 제1 및 제2 리드 프레임(120, 130)의 하부 표면으로 전이되는 수지에 의한 접속 불량 등을 개선하기 위한 기능을 가진다.The support protrusions 210 have a function of improving defects caused by the mold clamping pressure difference during the injection process. In other words, the support protrusions 210 are formed on the surfaces of the first and second lead electrode pads 121 and 131 and the lower surfaces of the first and second lead frames 120 and 130, And the like.

상기 지지 돌기(210)는 상기 제1 및 제2 음각 패턴(123, 133)을 형성하는 식각공정을 통해 형성될 수 있다. 따라서, 상기 지지 돌기(210)는 상기 제1 및 제2 리드 프레임(120, 130)과 동일한 물질로 이루어질 수 있다. 상기 지지 돌기(210)의 형성 방법은 특별히 한정하지 않고, 프레스 가공 등에 의해 상기 제1 및 제2 음각 패턴(123, 133) 상에서 상부방향으로 돌출되도록 형성될 수 있다. The support protrusions 210 may be formed through an etching process for forming the first and second intaglio patterns 123 and 133. Accordingly, the support protrusions 210 may be formed of the same material as the first and second lead frames 120 and 130. [ The supporting protrusions 210 may be formed to protrude upwardly on the first and second engraved patterns 123 and 133 by pressing or the like.

상기 지지 돌기(210)는 상기 제1 및 제2 리드 전극 패드(121, 131)와과 동일한 높이를 가질 수 있다.The support protrusions 210 may have the same height as the first and second lead electrode pads 121 and 131.

상기 지지 돌기(210)는 금형 클램핑 시에 지지 돌기(210) 주변으로 압력을 고르게 분산시켜 실장 영역(110) 주변에서의 압력을 균일하게 유지함으로써, 제1 및 제2 리드 전극 패드(121, 131) 표면, 제1 및 제2 리드 프레임(120, 130)의 하부 표면으로 수지가 전이되는 불량을 개선할 수 있다.The support protrusions 210 uniformly distribute the pressure around the support protrusions 210 when the mold is clamped so as to uniformly maintain the pressure in the vicinity of the mounting region 110. The first and second lead electrode pads 121 and 131 ) Surface, and the lower surface of the first and second lead frames 120, 130 can be improved.

이상에서 설명한 본 발명의 다른 실시예에 따른 발광 다이오드(200)는 본 발명의 일 실시예의 발광 다이오드(도 1의 100)와 동일하게, 도전성 페이스트의 정량 토출이 가능한 장점을 가지고, 상기 제1 및 제2 리드 프레임(120, 130)의 노출 영역을 최소화하여 부식 및 변색에 의한 광특성 저하를 방지할 수 있다.The light emitting diode 200 according to another embodiment of the present invention described above has the advantage that the conductive paste can be dispensed in a fixed quantity as in the light emitting diode 100 of the embodiment of the present invention, The exposed regions of the second lead frames 120 and 130 can be minimized to prevent degradation of optical characteristics due to corrosion and discoloration.

나아가, 상기 발광 다이오드(200)는 실장 영역(110) 주변에 위치한 지지 돌기(210)에 의해 실장 영역(110) 주변의 압력을 고르게 분산시켜 상기 제1 및 제2 리드 전극 패드(121, 131) 표면, 제1 및 제2 리드 프레임(120, 130)의 하부 표면으로 전이되는 수지에 의한 불량을 개선할 수 있다.The light emitting diode 200 may uniformly distribute the pressure around the mounting region 110 by the supporting protrusions 210 disposed around the mounting region 110 to form the first and second lead electrode pads 121 and 131, Defects due to the resin transferred to the surface and the lower surface of the first and second lead frames 120 and 130 can be improved.

이상에서, 본 발명의 다양한 실시예들 및 특징들에 대해 설명하였지만, 본 발명은 위에서 설명한 실시예들 및 특징들에 한정되는 것은 아니며, 본 발명의 사상을 벗어나지 않는 범위 내에서 다양하게 변형될 수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments or constructions. Various changes and modifications may be made without departing from the spirit and scope of the invention. have.

111: 격벽 113: 제1 절연부
115: 제2 절연부 119: 걸림부
120: 제1 리드 프레임 121: 제1 리드 전극 패드
123: 제1 음각 패턴 130: 제2 리드 프레임
131: 제2 리드 전극 패드 133: 제2 음각 패턴
210: 지지 돌기111: partition 113: first insulation part
115: second insulation part 119:
120: first lead frame 121: first lead electrode pad
123: first engraving pattern 130: second lead frame
131: second lead electrode pad 133: second engraved pattern
210: support projection

Claims (20)

제1 및 제2 리드 프레임과, 상기 제1 및 제2 리드 프레임을 서로 분리되도록 절연하는 절연수지를 포함하는 패키지 기판; 및
상기 패키지 기판상에 실장되는 발광 칩을 포함하고,
상기 제1 리드 프레임은 상기 발광 칩의 제1 전극과 전기적으로 접속되는 제1 리드 전극 패드를 가지며, 상기 제2 리드 프레임은 상기 발광 칩의 제2 전극과 전기적으로 접속되는 제2 리드 전극 패드를 가지며,
상기 절연수지는 상기 제1 및 제2 리드 전극 패드를 제외하고 상기 제1 및 제2 리드 프레임의 상면을 덮는 구조를 가지는 발광 다이오드.A package substrate including first and second leadframes and insulating resin for isolating the first and second leadframes from each other; And
And a light emitting chip mounted on the package substrate,
Wherein the first lead frame has a first lead electrode pad electrically connected to the first electrode of the light emitting chip and the second lead frame has a second lead electrode pad electrically connected to the second electrode of the light emitting chip And,
Wherein the insulating resin covers the upper surfaces of the first and second lead frames except for the first and second lead electrode pads. 청구항 1에 있어서, 상기 절연 수지는 상기 발광 칩이 실장되는 실장 영역을 정의하는 경사진 내측면 및 평평한 상부면을 가지는 격벽을 더 포함하는 발광 다이오드.The light emitting diode according to claim 1, wherein the insulating resin further comprises a partition wall having an inclined inner surface defining a mounting region in which the light emitting chip is mounted and a flat upper surface. 청구항 2에 있어서, 상기 제1 리드 프레임은 상기 실장 영역과 중첩되는 영역에 음각 형상의 제1 음각 패턴을 가지고, 상기 제2 리드 프레임은 상기 실장 영역과 중첩되는 영역에 음각 형상의 제2 음각 패턴을 가지는 발광 다이오드.[2] The display device of claim 2, wherein the first lead frame has a first engraved pattern in a region overlapping the mounting region, and the second lead frame has a second engraved pattern Lt; / RTI > 청구항 2에 있어서, 상기 제1 및 제2 리드 전극 패드 각각은 상기 제1 및 제2 음각 패턴 각각으로부터 상부방향에 돌출된 발광 다이오드.The light emitting diode of claim 2, wherein each of the first and second lead electrode pads protrudes upward from each of the first and second intaglio patterns. 청구항 1에 있어서, 상기 제1 및 제2 리드 프레임의 경계 영역에는 단차구조의 단부를 가지는 제1 관통 홀이 위치하고, 상기 제1 관통 홀에는 상기 절연 수지가 수용되는 발광 다이오드.The light emitting diode according to claim 1, wherein a first through hole having an edge of a step structure is located in a boundary region between the first and second lead frames, and the insulating resin is accommodated in the first through hole. 청구항 1에 있어서, 상기 발광 칩은 제1 및 제2 금속 범프를 더 포함하고, 상기 제1 금속 범프는 상기 제1 리드 전극 패드와 접합되고, 상기 제2 금속 범프는 상기 제2 리드 전극 패드와 접합되는 발광 다이오드.The light emitting chip of claim 1, wherein the light emitting chip further comprises first and second metal bumps, wherein the first metal bump is bonded to the first lead electrode pad, and the second metal bump is bonded to the second lead electrode pad Light emitting diode bonded. 청구항 6에 있어서, 상기 제1 금속 범프의 표면 면적은 상기 제1 리드 전극 패드의 표면 면적보다 넓고, 상기 제2 금속 범프의 표면 면적은 상기 제2 리드 전극 패드의 표면 면적보다 넓은 발광 다이오드.The light emitting diode according to claim 6, wherein a surface area of the first metal bump is larger than a surface area of the first lead electrode pad, and a surface area of the second metal bump is larger than a surface area of the second lead electrode pad. 청구항 6에 있어서, 상기 제1 금속 범프의 폭은 상기 제1 리드 전극 패드의 폭보다 넓고, 상기 제2 금속 범프의 폭은 상기 제2 리드 전극 패드의 폭보다 넓은 발광 다이오드.The light emitting diode according to claim 6, wherein a width of the first metal bump is larger than a width of the first lead electrode pad, and a width of the second metal bump is larger than a width of the second lead electrode pad. 청구항 3에 있어서, 상기 실장 영역은 적어도 하나 이상의 지지 돌기를 포함하는 발광 다이오드.The light emitting diode according to claim 3, wherein the mounting region includes at least one supporting protrusion. 청구항 9에 있어서, 상기 지지 돌기는 상기 제1 및 제2 음각 패턴 상에 위치하고, 상기 제1 및 제2 음각 패턴 형성시에 동시에 형성되는 발광 다이오드.The light emitting diode according to claim 9, wherein the support protrusions are formed on the first and second intaglio patterns at the same time when the first and second intaglio patterns are formed. 청구항 9에 있어서, 상기 지지 돌기는 상기 제1 및 제2 리드 전극 패드와 동일한 높이를 가지는 발광 다이오드.The light emitting diode according to claim 9, wherein the support protrusion has the same height as the first and second lead electrode pads. 청구항 9에 있어서, 상기 지지 돌기는 상기 발광 칩으로부터 일정 간격 이격되어 상기 발광 칩을 감싸는 발광 다이오드.[12] The light emitting diode of claim 9, wherein the support protrusion is spaced apart from the light emitting chip by a predetermined distance. 청구항 2에 있어서, 상기 격벽 주변에는 상기 제1 및 제2 리드 프레임이 관통되어 단차구조의 단부를 가지는 적어도 하나 이상의 제2 관통 홀이 위치하고, 상기 제2 관통 홀에는 상기 절연 수지가 수용되는 발광 다이오드.The LED package according to claim 2, wherein at least one second through-hole having an edge of a stepped structure is disposed around the partition, the first and second lead frames penetrating the first and second lead frames, . 식각 공정 또는 프레스 공정을 통해 음각 패턴을 가지는 제1 및 제2 리드 프레임을 형성하는 단계;
상기 제1 및 제2 리드 프레임을 분리하는 절연 수지에 의해 패키지 기판을 형성하는 단계;
상기 절연 수지에 의해 노출된 상기 제1 및 제2 리드 프레임의 제1 및 제2 리드 전극 패드 상에 정량의 도전성 페이스트를 도포하는 단계; 및
상기 발광 칩을 상기 제1 및 제2 리드 전극 패드에 접합하는 단계를 포함하는 발광 다이오드의 제조방법.Forming first and second lead frames having an engraved pattern through an etching process or a pressing process;
Forming a package substrate by an insulating resin for separating the first and second lead frames;
Applying a predetermined amount of conductive paste onto the first and second lead electrode pads of the first and second lead frames exposed by the insulating resin; And
And bonding the light emitting chip to the first and second lead electrode pads. 청구항 14에 있어서, 상기 제1 및 제2 리드 프레임을 형성하는 단계는 상기 실장 영역 상에 적어도 하나 이상의 지지 돌기가 형성되는 단계를 포함하는 발광 다이오드의 제조방법.[16] The method of claim 14, wherein the forming the first and second lead frames comprises forming at least one support protrusion on the mounting region. 청구항 15에 있어서, 상기 지지 돌기는 상기 음각 패턴 상에 형성되고, 상기 제1 및 제2 리드 전극 패드와 동일한 높이를 가지는 발광 다이오드의 제조방법.16. The method of claim 15, wherein the supporting protrusions are formed on the engraved pattern and have the same height as the first and second lead electrode pads. 청구항 15에 있어서, 상기 지지 돌기는 상기 발광 칩으로부터 일정 간격 이격되고, 상기 발광 칩을 감싸는 발광 다이오드의 제조 방법.[16] The method of claim 15, wherein the support protrusions are spaced apart from the light emitting chip by a predetermined distance, and surround the light emitting chip. 청구항 14에 있어서, 상기 발광 칩을 접합하는 단계는 플립 칩 방식인 발광 다이오드의 제조방법.[16] The method of claim 14, wherein bonding the light emitting chip is a flip chip type. 청구항 14에 있어서, 상기 제1 및 제2 리드 프레임의 경계 영역에는 단차구조의 단부를 가지는 관통 홀이 형성되고, 상기 관통 홀에 상기 절연 수지가 수용된 발광 다이오드의 제조방법.15. The method of manufacturing a light emitting diode according to claim 14, wherein a through hole having a stepped structure is formed in a boundary region between the first and second lead frames, and the insulating resin is accommodated in the through hole. 청구항 14에 있어서, 상기 패키지 기판을 형성하는 단계는 경사진 내측면 및 평평한 상부면을 가지는 격벽을 형성하는 단계와, 상기 격벽에 의해 정의된 실장영역은 상기 제1 및 제2 리드 전극 패드만 외부로 노출되도록 상기 절연수지를 덮는 단계를 포함하는 발광 다이오드의 제조방법.



[14] The method of claim 14, wherein forming the package substrate comprises: forming a barrier having an inclined inner surface and a flat upper surface; and a mounting region defined by the barrier, And covering the insulating resin so as to be exposed to the light emitting diode.



KR1020120137126A 2012-11-29 2012-11-29 Light emitting diode and method of fabricating the same KR102013362B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120137126A KR102013362B1 (en) 2012-11-29 2012-11-29 Light emitting diode and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120137126A KR102013362B1 (en) 2012-11-29 2012-11-29 Light emitting diode and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20140069624A true KR20140069624A (en) 2014-06-10
KR102013362B1 KR102013362B1 (en) 2019-10-21

Family

ID=51124683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120137126A KR102013362B1 (en) 2012-11-29 2012-11-29 Light emitting diode and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR102013362B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018151463A1 (en) * 2017-02-20 2018-08-23 서울반도체주식회사 Package body and light emitting diode package including package body
KR20190123461A (en) * 2018-04-24 2019-11-01 엘지이노텍 주식회사 Light emitting device package and light unit
WO2019231283A1 (en) * 2018-06-01 2019-12-05 엘지이노텍 주식회사 Semiconductor device package
KR20200009228A (en) * 2018-07-18 2020-01-30 주식회사 제이마이크로 Manufacturing method of transparent display

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302864A (en) * 1993-04-12 1994-10-28 Nichia Chem Ind Ltd Manufacture of light-emitting device
JP2000323755A (en) * 1999-05-13 2000-11-24 Matsushita Electronics Industry Corp Semiconductor light-emitting device
KR20070075253A (en) * 2006-01-10 2007-07-18 알티전자 주식회사 Power led package
KR20090120310A (en) * 2008-05-19 2009-11-24 삼성전기주식회사 Light emitting diode package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302864A (en) * 1993-04-12 1994-10-28 Nichia Chem Ind Ltd Manufacture of light-emitting device
JP2000323755A (en) * 1999-05-13 2000-11-24 Matsushita Electronics Industry Corp Semiconductor light-emitting device
KR20070075253A (en) * 2006-01-10 2007-07-18 알티전자 주식회사 Power led package
KR20090120310A (en) * 2008-05-19 2009-11-24 삼성전기주식회사 Light emitting diode package

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018151463A1 (en) * 2017-02-20 2018-08-23 서울반도체주식회사 Package body and light emitting diode package including package body
KR20190123461A (en) * 2018-04-24 2019-11-01 엘지이노텍 주식회사 Light emitting device package and light unit
WO2019231283A1 (en) * 2018-06-01 2019-12-05 엘지이노텍 주식회사 Semiconductor device package
US11527681B2 (en) 2018-06-01 2022-12-13 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device package
KR20200009228A (en) * 2018-07-18 2020-01-30 주식회사 제이마이크로 Manufacturing method of transparent display

Also Published As

Publication number Publication date
KR102013362B1 (en) 2019-10-21

Similar Documents

Publication Publication Date Title
US9812531B2 (en) Light emitting device having vertical structure and package thereof
US7518158B2 (en) Semiconductor light emitting devices and submounts
TWI481070B (en) Slim led package
KR101092063B1 (en) Light emitting device package and method for fabricating the same
US20220149243A1 (en) Flip-chip light-emitting diode and high-voltage flip-chip light-emitting device
CN108054265B (en) Semiconductor light emitting structure and semiconductor packaging structure
EP3223322A1 (en) Light emitting device package
KR102100923B1 (en) Light emitting device and method of fabricating the same
KR102013362B1 (en) Light emitting diode and method of fabricating the same
KR20150000387A (en) Light emitting device and method of fabricating the same
KR101772550B1 (en) Semiconductor light emitting device
US20170117452A1 (en) Light-emitting device
CN210182403U (en) Flip LED chip and packaging device thereof
TWI531096B (en) Sideview light emitting diode package and method for manufacturing the same
CN102024897A (en) Wafer-level package structure of light emitting diode and manufacturing method thereof
KR20110080548A (en) Light emitting device
KR101779084B1 (en) Semicondutor light emitting device structure and method of manufacturing the same
US20210376212A1 (en) Semiconductor light emitting device and method of manufacturing the same
KR102471801B1 (en) Semiconductor light emitting device
KR20170109167A (en) Semiconductor light emitting device
KR101807531B1 (en) Semicondutor light emitting device and method of manufacturing the same
KR20180000973A (en) Light emitting diode having plurality of light emitting cells and light emitting module having the same
KR101766331B1 (en) Semiconductor light emitting device
JP2017050420A (en) Semiconductor light emitting device and manufacturing method for the same
KR101448588B1 (en) Light emitting diode and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right