KR20140069115A - 화상 표시 장치 - Google Patents

화상 표시 장치 Download PDF

Info

Publication number
KR20140069115A
KR20140069115A KR1020147009323A KR20147009323A KR20140069115A KR 20140069115 A KR20140069115 A KR 20140069115A KR 1020147009323 A KR1020147009323 A KR 1020147009323A KR 20147009323 A KR20147009323 A KR 20147009323A KR 20140069115 A KR20140069115 A KR 20140069115A
Authority
KR
South Korea
Prior art keywords
image signal
correction
circuit
voltage
current
Prior art date
Application number
KR1020147009323A
Other languages
English (en)
Other versions
KR101609488B1 (ko
Inventor
히또시 즈게
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20140069115A publication Critical patent/KR20140069115A/ko
Application granted granted Critical
Publication of KR101609488B1 publication Critical patent/KR101609488B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은, 전류 발광 소자와 전류 발광 소자에 전류를 흘리는 구동 트랜지스터를 갖는 화소 회로를 복수 배열한 화상 표시부와, 화상 신호로 보정을 행하여 화상 표시부에 출력하는 화상 신호 보정 회로(50)를 갖는 화상 표시 장치이다. 화소 회로의 각각은 대응하는 구동 트랜지스터의 임계값 전압을 보정하는 보정 콘덴서를 구비하고, 화상 신호 보정 회로(50)는, 구동 트랜지스터의 전류 변동의 보정을 행하기 위한 보정 데이터를 저장한 보정 메모리(54)와, 화상 신호와 제1 임계값을 비교하는 제1 비교 회로(52)와, 화상 신호로 보정을 행하는 연산 회로(56)를 구비하고, 화상 신호가 제1 임계값 이상인 경우에 화상 신호로 보정을 행한다.

Description

화상 표시 장치{IMAGE DISPLAY DEVICE}
본 발명은, 전류 발광 소자를 사용한 액티브 매트릭스형의 화상 표시 장치에 관한 것이다.
스스로 발광하는 유기 일렉트로 루미네센스(이하, 유기 EL이라고 함) 소자를 사용한 화상 표시 장치는, 백라이트가 불필요하고 시야각에도 제한이 없으므로, 차세대의 화상 표시 장치로서 개발이 진행되고 있다.
유기 EL 소자는, 흘리는 전류량에 의해 휘도를 제어하는 전류 발광 소자이다. 최근, 화소 회로마다 구동 트랜지스터를 구비하고 유기 EL 소자를 구동하는 액티브 매트릭스형의 유기 EL 표시 장치가 주류가 되고 있다.
구동 트랜지스터 및 그 주변 회로는, 일반적으로 폴리 실리콘이나 아몰퍼스 실리콘 등을 사용한 박막 트랜지스터로 형성된다. 박막 트랜지스터는 이동도 및 임계값 전압의 변동(ばらつき)이 크다고 하는 약점이 있지만, 대형화가 용이하고 또한 저렴하기 때문에 대형의 유기 EL 표시 장치에 적합하다.
또한, 박막 트랜지스터의 약점인 임계값 전압의 변동 및 경시 변화를 화소 회로의 고안에 의해 극복하는 방법에 대해서도 검토되고 있다. 예를 들어 특허문헌 1에는, 구동 트랜지스터의 임계값 전압을 보정하는 기능을 갖는 유기 EL 표시 장치와 그 구동 방법이 개시되어 있다. 또한 특허문헌 2에는, 전체 화소의 휘도-전압 특성의 게인과 오프셋을 저장한 메모리와, 메모리의 데이터에 기초하여 화상 신호를 보정하는 보정 회로를 구비하고, 화소간의 휘도 변동에 기인하는 휘도 얼룩을 억제한 화상 표시 장치가 개시되어 있다.
유기 EL 소자는 전류 발광 소자이므로, 어두운 화면에서의 소비 전력이 매우 적은 화상 표시 장치를 구성할 수 있다. 특히, 주로 흑색의 백그라운드에 문자 등의 표시를 행하는 경우에는, 배터리로 장시간 사용할 수 있어, 휴대용, 이동용, 야외용의 화상 표시 장치로서 유리하다.
그러나 특허문헌 2에 기재된 보정 회로를 사용하면 휘도 얼룩은 개선되지만, 보정 회로를 동작시키기 위한 소비 전력이 증가한다. 그리고 보정 회로는 표시 화상에 관계없이 동작하기 때문에, 어두운 화면에서의 소비 전력이 매우 적다는 등의 유기 EL 소자의 특징을 충분히 살릴 수 없다고 하는 과제가 있었다.
일본 특허 공개 제2009-169145호 공보 일본 특허 공개 제2010-134169호 공보
본 발명은, 전류 발광 소자와 전류 발광 소자에 전류를 흘리는 구동 트랜지스터를 갖는 화소 회로를 복수 배열한 화상 표시부와, 화상 신호로 보정을 행하여 화상 표시부에 출력하는 화상 신호 보정 회로를 갖는 화상 표시 장치이다. 화소 회로의 각각은 대응하는 구동 트랜지스터의 임계값 전압을 보정하는 보정 콘덴서를 구비하고 있다. 화상 신호 보정 회로는, 구동 트랜지스터의 전류 변동의 보정을 행하기 위한 보정 데이터를 저장한 보정 메모리와, 화상 신호와 소정의 임계값을 비교하는 비교 회로와, 화상 신호로 보정을 행하는 연산 회로를 구비하고 있다. 화상 신호가 임계값 이상인 경우에 화상 신호로 보정을 행한다.
이 구성에 의해, 소비 전력, 특히 어두운 화면에서의 소비 전력을 억제하면서 휘도 얼룩이 없는 고품질의 화상을 표시할 수 있는 화상 표시 장치를 제공할 수 있다.
도 1은 제1 실시 형태에 있어서의 화상 표시 장치의 구성도이다.
도 2는 제1 실시 형태에 있어서의 화상 표시 장치의 화상 표시부의 구성도이다.
도 3은 제1 실시 형태에 있어서의 화상 표시 장치의 화상 표시부의 화소 회로의 회로도이다.
도 4는 제1 실시 형태에 있어서의 화상 표시 장치의 화상 표시부의 동작을 나타내는 타이밍차트이다.
도 5는 제1 실시 형태에 있어서의 화상 표시 장치의 화상 표시부의 화소 회로의 동작을 나타내는 타이밍차트이다.
도 6은 제1 실시 형태에 있어서의 화상 표시 장치의 화상 신호 보정 회로의 회로 블록도이다.
도 7은 제2 실시 형태에 있어서의 화상 표시 장치의 화상 신호 보정 회로의 회로 블록도이다.
이하, 본 발명의 일 실시 형태에 있어서의 화상 표시 장치에 대해, 도면을 사용해서 설명한다. 여기서는 화상 표시 장치로서, 구동 트랜지스터를 사용해서 전류 발광 소자의 하나인 유기 EL 소자를 발광시키는 액티브 매트릭스형의 유기 EL 표시 장치에 대해 설명한다. 단, 발명은 유기 EL 표시 장치에 한정되는 것은 아니다. 본 발명은, 전류량에 의해 휘도를 제어하는 전류 발광 소자와, 전류 발광 소자에 전류를 흘리는 구동 트랜지스터를 갖는 화소 회로를 복수 배열한 액티브 매트릭스형의 화상 표시 장치 전반에 적용 가능하다.
(제1 실시 형태)
도 1은, 제1 실시 형태에 있어서의 화상 표시 장치(100)의 구성도이다. 화상 표시 장치(100)는, 입력한 화상 신호를 보정하는 화상 신호 보정 회로(50)와, 보정된 화상 신호를 표시하는 화상 표시부(10)를 구비한다.
전류 발광 소자인 유기 EL 소자를 액티브 매트릭스 방식으로 구동하는 화상 표시 장치(100)의 휘도 변동은, 주로 각 화소의 구동 트랜지스터의 임계값 전압의 변동 및 각 화소의 구동 트랜지스터의 전류 변동에 기인한다. 본 실시 형태에 있어서는, 화상 신호 보정 회로(50)를 사용해서 각 화소의 구동 트랜지스터의 전류 변동을 보정하고, 화상 표시부(10)에서 구동 트랜지스터의 임계값 전압의 변동을 보정하는 구성이다.
이와 같이, 본 실시 형태에 있어서의 화상 표시 장치(100)는, 전류 발광 소자와 전류 발광 소자에 전류를 흘리는 구동 트랜지스터를 갖는 화소 회로를 복수 배열한 화상 표시부(10)와, 화상 신호로 보정을 행하여 화상 표시부(10)에 출력하는 화상 신호 보정 회로(50)를 갖는다.
도 2는, 제1 실시 형태에 있어서의 화상 표시 장치(100)의 화상 표시부(10)의 구성도이다. 화상 표시부(10)는, n행 m열의 매트릭스 형상으로 복수 배열된 다수의 화소 회로 12(i, j)(1≤i≤n, 1≤j≤m)와, 소스 드라이버 회로(14)와, 게이트 드라이버 회로(16)와, 전원 회로(18)를 구비하고 있다.
소스 드라이버 회로(14)는, 도 2에 있어서 열방향으로 배열된 화소 회로 12(1, j) 내지 12(n, j)에 공통적으로 접속된 데이터선 20(j)에 각각 독립적으로 화상 신호 전압 Vsg(j)를 공급한다. 또한, 게이트 드라이버 회로(16)는, 도 2에 있어서 행방향으로 배열된 화소 회로 12(i, 1) 내지 12(i, m)에 공통적으로 접속된 제어 신호선 21(i) 내지 25(i)에 각각 제어 신호 CNT21(i) 내지 CNT25(i)를 공급한다. 본 실시 형태에 있어서는, 1개의 화소 회로 12(i, j)에 5종류의 제어 신호를 공급하고 있지만, 제어 신호의 수는 이에 한정하는 것이 아니라, 필요에 따른 수의 제어 신호를 공급하면 좋다.
전원 회로(18)는, 모든 화소 회로 12(1, 1) 내지 12(n, m)에 공통적으로 접속된 전원선(31)에 고압측 전압 Vdd를 공급하고, 전원선(32)에 저압측 전압 Vss를 공급한다. 이들 고압측 전압 Vdd 및 저압측 전압 Vss의 전원은, 후술하는 유기 EL 소자를 발광시키기 위한 전원이다. 또한 모든 화소 회로 12(1, 1) 내지 12(n, m)에 공통적으로 접속된 전압선(33)에 기준 전압 Vref를 공급하고, 전압선(34)에 초기화 전압 Vint를 공급한다.
도 3은, 제1 실시 형태에 있어서의 화상 표시 장치(100)의 화상 표시부(10)의 화소 회로 12(i, j)의 회로도이다. 본 실시 형태에 있어서의 화소 회로 12(i, j)는 전류 발광 소자인 유기 EL 소자(D20)와, 구동 트랜지스터(Q20)와, 제1 콘덴서(C21)와, 제2 콘덴서(C22)와, 스위치로서 동작하는 트랜지스터(Q21 내지 Q25)를 구비하고 있다.
구동 트랜지스터(Q20)는 유기 EL 소자(D20)에 전류를 흘린다. 제1 콘덴서(C21)는 화상 신호에 따른 화상 신호 전압 Vsg(j)를 유지한다. 트랜지스터(Q21)는 제1 콘덴서(C21) 및 제2 콘덴서(C22)의 일단부에 기준 전압 Vref를 인가하기 위한 스위치이다. 트랜지스터(Q22)는 화상 신호 전압 Vsg(j)를 제1 콘덴서(C21)에 기입하기 위한 스위치이다. 트랜지스터(Q25)는 구동 트랜지스터(Q20)의 게이트에 기준 전압 Vref를 인가하기 위한 스위치이다. 제2 콘덴서(C22)는 구동 트랜지스터(Q20)의 임계값 전압 Vth를 유지한다. 트랜지스터(Q23)는 구동 트랜지스터(Q20)의 드레인에 초기화 전압 Vint를 인가하기 위한 스위치이며, 트랜지스터(Q24)는 구동 트랜지스터(Q20)의 드레인에 고압측 전압 Vdd를 공급하기 위한 스위치이다.
또한, 구동 트랜지스터(Q20) 및 트랜지스터(Q21 내지 Q25)는 모두 N채널 박막 트랜지스터이며, 인핸스먼트형 트랜지스터인 것으로서 설명한다. 단, 본 발명은 이에 한정되는 것은 아니다.
본 실시 형태에 있어서의 화소 회로 12(i, j)는, 전원선(31)과 전원선(32) 사이에 트랜지스터(Q24)와 구동 트랜지스터(Q20)와 유기 EL 소자(D20)가 직렬로 접속되어 있다. 즉, 트랜지스터(Q24)의 드레인은 전원선(31)에 접속되고, 트랜지스터(Q24)의 소스는 구동 트랜지스터(Q20)의 드레인에 접속되고, 구동 트랜지스터(Q20)의 소스는 유기 EL 소자(D20)의 애노드에 접속되고, 유기 EL 소자(D20)의 캐소드는 전원선(32)에 접속되어 있다.
구동 트랜지스터(Q20)의 게이트와 소스 사이에는 제1 콘덴서(C21)와 제2 콘덴서(C22)가 직렬로 접속되어 있다. 즉, 구동 트랜지스터(Q20)의 게이트에는 제1 콘덴서(C21)의 한쪽의 단자가 접속되고, 제1 콘덴서(C21)의 다른 쪽의 단자와 구동 트랜지스터(Q20)의 소스와의 사이에 제2 콘덴서(C22)가 접속되어 있다. 이하에서는 구동 트랜지스터(Q20)의 게이트와 제1 콘덴서(C21)가 접속되어 있는 절점을 「절점 Tp1」, 제1 콘덴서(C21)와 제2 콘덴서(C22)가 접속되어 있는 절점을 「절점 Tp2」, 제2 콘덴서(C22)와 구동 트랜지스터(Q20)의 소스가 접속되어 있는 절점을 「절점 Tp3」으로 각각 호칭한다.
제1 스위치인 트랜지스터(Q21)의 드레인(또는 소스)은 기준 전압 Vref가 공급되어 있는 전압선(33)에 접속되고, 트랜지스터(Q21)의 소스(또는 드레인)는 절점 Tp2에 접속되고, 트랜지스터(Q21)의 게이트는 제어 신호선 21(i)에 접속되어 있다. 이렇게 하여 트랜지스터(Q21)는 절점 Tp2에 기준 전압 Vref를 인가한다.
제2 스위치인 트랜지스터(Q22)의 드레인(또는 소스)은 절점 Tp1에 접속되고, 트랜지스터(Q22)의 소스(또는 드레인)는 화상 신호 전압 Vsg를 공급하는 데이터선 20(j)에 접속되고, 트랜지스터(Q22)의 게이트는 제어 신호선 22(i)에 접속되어 있다. 이렇게 하여 트랜지스터(Q22)는 구동 트랜지스터(Q20)의 게이트에 화상 신호 전압 Vsg를 공급한다.
제5 스위치인 트랜지스터(Q25)의 드레인(또는 소스)은 기준 전압 Vref가 공급되어 있는 전압선(33)에 접속되고, 트랜지스터(Q25)의 소스(또는 드레인)는 절점 Tp1에 접속되고, 트랜지스터(Q25)의 게이트는 제어 신호선 25(i)에 접속되어 있다. 이렇게 하여 트랜지스터(Q25)는 구동 트랜지스터(Q20)의 게이트에 기준 전압 Vref를 공급한다.
제3 스위치인 트랜지스터(Q23)의 드레인(또는 소스)은 구동 트랜지스터(Q20)의 드레인에 접속되고, 트랜지스터(Q23)의 소스(또는 드레인)는 초기화 전압 Vint가 공급되어 있는 전압선(34)에 접속되고, 트랜지스터(Q23)의 게이트는 제어 신호선 23(i)에 접속되어 있다. 이렇게 하여 트랜지스터(Q23)는 구동 트랜지스터(Q20)의 드레인에 초기화 전압 Vint를 공급한다.
제4 스위치인 트랜지스터(Q24)의 드레인은 전원선(31)에 접속되고, 트랜지스터(Q24)의 소스는 구동 트랜지스터(Q20)의 드레인에 접속되고, 트랜지스터(Q24)의 게이트는 제어 신호선 24(i)에 접속되어 있다. 이렇게 하여 트랜지스터(Q24)는 구동 트랜지스터(Q20)의 드레인에 유기 EL 소자(D20)를 발광시키는 전류를 공급한다.
여기서 제어 신호선 21(i) 내지 25(i)에는 제어 신호 CNT21(i) 내지 CNT25(i)가 공급되어 있다.
이와 같이 본 실시 형태에 있어서의 화소 회로 12(i, j)는, 구동 트랜지스터(Q20)의 게이트에 한쪽의 단자가 접속된 제1 콘덴서(C21)와 제1 콘덴서(C21)의 다른 쪽의 단자와 구동 트랜지스터(Q20)의 소스와의 사이에 접속된 제2 콘덴서(C22)와, 제1 콘덴서(C21)와 제2 콘덴서(C22)와의 절점 Tp2에 기준 전압 Vref를 인가하는 제1 스위치인 트랜지스터(Q21)와, 구동 트랜지스터(Q20)의 게이트에 화상 신호 전압 Vsg를 공급하는 제2 스위치인 트랜지스터(Q22)와, 구동 트랜지스터(Q20)의 게이트에 기준 전압 Vref를 인가하는 제5 스위치인 트랜지스터(Q25)와, 구동 트랜지스터(Q20)의 드레인에 초기화 전압 Vint를 공급하는 제3 스위치인 트랜지스터(Q23)와, 구동 트랜지스터(Q20)의 드레인에 유기 EL 소자(D20)를 발광시키는 전류를 공급하는 제4 스위치인 트랜지스터(Q24)를 구비하고 있다.
또한 본 실시 형태에 있어서는, 유기 EL 소자(D20)에 전류가 흐르기 시작할 때의 애노드ㆍ캐소드간 전압 Vled(이하, 간단히 「전압 Vled」라고 약기함)를 1(V), 유기 EL 소자(D20)에 전류가 흐르지 않을 때의 애노드ㆍ캐소드간 용량을 1(pF) 정도라고 가정한다. 또한 구동 트랜지스터(Q20)의 임계값 전압 Vth를 1.5(V) 정도, 제1 콘덴서(C21) 및 제2 콘덴서(C22)의 정전 용량을 0.5(pF)라고 가정한다. 구동 전압에 대해서는, 고압측 전압 Vdd=10(V), 저압측 전압 Vss=0(V)이다. 또한 기준 전압 Vref 및 초기화 전압 Vint에 대해서는, 상세한 것은 후술하지만, 이하의 2개의 조건을 만족하도록 설정되어 있다.
(조건 1) 기준 전압 Vref-초기화 전압 Vint>임계값 전압 Vth
(조건 2) 기준 전압 Vref<저압측 전압 Vss+전압 Vled+임계값 전압 Vth
본 실시 형태에 있어서는, 기준 전압 Vref=1(V), 초기화 전압 Vint=-1(V)이다. 그러나 이들의 수치는 표시 장치의 사양이나 각 소자의 특성에 따라서 변동하고, 구동 전압은 표시 장치의 사양이나 각 소자의 특성에 따라서 상기의 조건을 만족하는 범위에서 최적으로 설정하는 것이 바람직하다.
다음에, 본 실시 형태에 있어서의 화소 회로 12(i, j)의 동작에 대해 설명한다. 도 4는, 제1 실시 형태에 있어서의 화상 표시 장치(100)의 화상 표시부(10)의 동작을 나타내는 타이밍차트이다. 이와 같이 1프레임 기간을 초기화 기간 T1, 임계값 검출 기간 T2, 기입 기간 T3, 발광 기간 T4의 각 기간으로 분할하여 각각의 화소 회로 12(i, j)의 유기 EL 소자(D20)를 구동한다. 초기화 기간 T1에서는 제2 콘덴서(C22)를 소정의 전압에 충전한다. 임계값 검출 기간 T2에서는 구동 트랜지스터(Q20)의 임계값 전압 Vth를 검출한다. 기입 기간 T3에서는, 화상 신호에 따른 화상 신호 전압 Vsg(j)를 제1 콘덴서(C21)에 기입한다. 그리고 발광 기간 T4에서는, 구동 트랜지스터(Q20)의 게이트ㆍ소스간에 제1 콘덴서(C21) 및 제2 콘덴서(C22)의 단자간 전압의 합이 인가되고, 유기 EL 소자(D20)에 전류를 흘려 유기 EL 소자(D20)를 발광시킨다.
이들의 4개의 기간은, 도 2에 있어서 행방향으로 배열된 m개의 화소 회로 12(i, 1) 내지 12(i, m)로 구성되는 화소행마다 공통되는 타이밍으로 설정하고, 또한 다른 화소행에서는 서로 기입 기간 T3이 겹치지 않도록 설정하고 있다. 이와 같이 1개의 화소행으로 기입 동작을 행하는 기간에 다른 화소행으로 기입 이외의 동작을 행함으로써, 구동 시간을 유효하게 활용할 수 있다.
도 5는, 제1 실시 형태에 있어서의 화상 표시 장치(100)의 화상 표시부(10)의 화소 회로 12(i, j)의 동작을 나타내는 타이밍차트이다. 또한 도 5에는, 절점 Tp1 내지 Tp3의 전압의 변화도 나타내고 있다. 이하, 화소 회로 12(i, j)의 동작을 각각의 기간에서의 동작으로 나누어서 상세하게 설명한다.
(초기화 기간 T1)
시각 t1에서, 제어 신호 CNT22(i), CNT24(i)를 로우 레벨로 하여 트랜지스터(Q22, Q24)를 오프 상태로 함과 함께 , 제어 신호 CNT21(i), CNT23(i), CNT25(i)를 하이 레벨로 하여 트랜지스터(Q21, Q23, Q25)를 온 상태로 한다. 그러면 트랜지스터(Q25)를 통하여 절점 Tp1에 기준 전압 Vref가 인가되고, 트랜지스터(Q21)를 통하여 절점 Tp2에도 기준 전압 Vref가 인가된다.
또한 트랜지스터(Q23)를 통하여 구동 트랜지스터(Q20)의 드레인에 초기화 전압 Vint가 인가된다. 여기서, 초기화 전압 Vint는, 조건 1에 나타낸 바와 같이, 기준 전압 Vref로부터 임계값 전압 Vth를 뺀 전압보다도 충분히 낮게 설정되어 있다. 즉, 초기화 전압 Vint<기준 전압 Vref-임계값 전압 Vth이다. 그 때문에 구동 트랜지스터(Q20)의 소스 전압, 즉 절점 Tp3의 전압도 거의 초기화 전압 Vint와 동등하게 된다. 이에 의해 제2 콘덴서(C22)의 단자간에는 임계값 전압 Vth보다도 높은 전압(기준 전압 Vref-초기화 전압 Vint)에 충전된다.
또한 초기화 전압 Vint는, 조건 1 및 조건 2로부터 요구되는 바와 같이, 저압측 전압 Vss와 전압 Vled와의 합보다도 낮은 전압으로 설정되어 있다. 즉, 초기화 전압 Vint<저압측 전압 Vss+전압 Vled이다. 이에 의해, 유기 EL 소자(D20)에 전류는 흐르지 않고, 유기 EL 소자(D20)가 발광하는 일은 없다.
또한 본 실시 형태에 있어서, 초기화 기간 T1은 1μsec로 설정하고 있다.
(임계값 검출 기간 T2)
시각 t2에서 제어 신호 CNT23(i)을 로우 레벨로 하여 트랜지스터(Q23)를 오프 상태로 하고, 제어 신호 CNT24(i)를 하이 레벨로 하여 트랜지스터(Q24)를 온 상태로 한다. 그러면 구동 트랜지스터(Q20)의 게이트ㆍ소스간에는 임계값 전압 Vth보다도 높은 제2 콘덴서(C22)의 단자간 전압(기준 전압 Vref-초기화 전압 Vint)이 인가되어 있기 때문에 구동 트랜지스터(Q20)에 전류가 흐른다. 그러나 유기 EL 소자(D20)의 애노드의 전압은 기준 전압 Vref로부터 임계값 전압 Vth를 뺀 전압보다도 더 낮고, 조건 2에 나타낸 바와 같이, 기준 전압 Vref-임계값 전압 Vth<저압측 전압 Vss+전압 Vled이므로, 유기 EL 소자(D20)에는 전류는 흐르지 않는다. 그리고 구동 트랜지스터(Q20)에 흐르는 전류에 의해 제2 콘덴서(C22)의 전하가 방전되고, 제2 콘덴서(C22)의 단자간 전압이 저하되기 시작한다. 그러나 제2 콘덴서(C22)의 단자간 전압은 여전히 임계값 전압 Vth보다 높으므로 구동 트랜지스터(Q20)에는 전류가 감소하면서도 계속해서 흐른다. 그 때문에 제2 콘덴서(C22)의 단자간 전압은 서서히 계속해서 저하한다. 이와 같이 하여 제2 콘덴서(C22)의 단자간 전압은 임계값 전압 Vth에 점근한다. 그리고 제2 콘덴서(C22)의 단자간 전압이 임계값 전압 Vth와 동등하게 된 시점에서 구동 트랜지스터(Q20)에 전류가 흐르지 않게 되어, 제2 콘덴서(C22)의 단자간 전압의 저하도 멈춘다. 이와 같이 제2 콘덴서(C22)는, 대응하는 구동 트랜지스터(Q20)의 임계값 전압 Vth를 보정하는 보정 콘덴서이다.
여기서 구동 트랜지스터(Q20)는 게이트ㆍ소스간 전압으로 제어되는 전류원으로서 동작하므로, 제2 콘덴서(C22)의 단자간 전압이 저하되는 것에 수반하여 구동 트랜지스터(Q20)에 흐르는 전류도 감소한다. 그 때문에 제2 콘덴서(C22)의 단자간 전압이 임계값 전압 Vth에 거의 동등하게 될 때까지 매우 장시간을 필요로 한다. 덧붙여 유기 EL 소자(D20)가 큰 정전 용량이 제2 콘덴서(C22)의 정전 용량에 가산되는 것도 장시간을 필요로 하는 요인으로 되어 있다. 실용적으로는 트랜지스터를 스위칭 동작시켜 콘덴서를 충방전시키는 경우와 비교해서 10 내지 100배의 시간을 필요로 한다. 그로 인해 본 실시 형태에 있어서는 임계값 검출 기간 T2를 10μsec로 설정하고 있다.
(기입 기간 T3)
시각 t3에서 제어 신호 CNT25(i)를 로우 레벨로 하여 트랜지스터(Q25)를 오프 상태로 하고, 제어 신호 CNT24(i)를 로우 레벨로 하여 트랜지스터(Q24)를 오프 상태로 한다. 그 후, 제어 신호 CNT22(i)를 하이 레벨로 하여 트랜지스터(Q22)를 온 상태로 한다. 그러면 절점 Tp1이 화상 신호 전압 Vsg(j)가 되고, 제1 콘덴서(C21)의 단자간은 전압(화상 신호 전압 Vsg-기준 전압 Vref)에 충전된다. 이하에서는, 이 전압(화상 신호 전압 Vsg-기준 전압 Vref)을 화상 신호 전압 Vsg'로 기재한다.
이때 구동 트랜지스터(Q20)에는 전류가 흐르지 않으므로, 제2 콘덴서(C22)의 단자간 전압은 변화하지 않는다.
또한 본 실시 형태에 있어서, 기입 기간 T3은 1μsec로 설정하고 있다.
(발광 기간 T4)
시각 t4에서, 제어 신호 CNT22(i)를 로우 레벨로 하여 트랜지스터(Q22)를 오프 상태로 하고, 제어 신호 CNT21(i)을 로우 레벨로 하여 트랜지스터(Q21)를 오프 상태로 한다. 그러면 절점 Tp1 내지 Tp3은 일단 플로팅 상태가 된다. 그리고 제어 신호 CNT24(i)를 하이 레벨로 하여 트랜지스터(Q24)를 온 상태로 한다. 그러면, 구동 트랜지스터(Q20)의 게이트ㆍ소스간에는 전압(화상 신호 전압 Vsg'+임계값 전압 Vth)이 인가되어 있으므로, 소스 전압이 상승하여, 구동 트랜지스터(Q20)의 게이트ㆍ소스간 전압에 따른 전류를 유기 EL 소자(D20)에 흘린다. 이때 전류 I는, I=μㆍkㆍ(VGS-임계값 전압 Vth)^2=μㆍkㆍ화상 신호 전압 Vsg'^2가 되고, 임계값 전압 Vth를 포함하지 않는다. 단 VGS는 게이트ㆍ소스간 전압이며, μ는 구동 트랜지스터의 이동도이다. 또한 k는, 구동 트랜지스터의 게이트 절연막 용량 C, 채널 길이 L, 채널 폭 W에 의존해서 정해지는 계수이며, k=CㆍW/2L로 나타내어진다.
이와 같이, 유기 EL 소자(D20)에 흐르는 전류에는 임계값 전압 Vth의 영향이 포함되지 않는다. 따라서 유기 EL 소자(D20)에 흐르는 전류는, 구동 트랜지스터(Q20)의 임계값 전압 Vth의 변동 및 경시 변화 등의 영향을 받는 일이 없다. 그 때문에 본 실시의 화상 표시부(10)는 휘도가 낮고 어두운 화상을 표시하는 영역에서, 구동 트랜지스터(Q20)의 임계값 전압 Vth의 변동에 기인하는 휘도 변동 및 휘도 얼룩을 억제할 수 있다.
그러나, 휘도가 높고 밝은 화상을 표시하는 영역에서는, 구동 트랜지스터(Q20)의 이동도 μ의 변동의 영향을 받아서 구동 트랜지스터(Q20)의 전류가 변동되고, 휘도 얼룩이 발생할 우려가 있다. 그 때문에 본 실시 형태에 있어서는, 화상 신호 보정 회로(50)를 사용해서 구동 트랜지스터(Q20)의 이동도 μ의 변동을 보정하고 있다.
도 6은, 제1 실시 형태에 있어서의 화상 표시 장치(100)의 화상 신호 보정 회로(50)의 회로 블록도이다. 화상 신호 보정 회로(50)는, 제1 비교 회로(52)와 보정 메모리(54)와 연산 회로(56)를 갖는다.
제1 비교 회로(52)는, 입력한 화상 신호와 제1 임계값(이하, 「저휘도 임계값」이라고 호칭함)을 비교한다. 그리고 화상 신호가 저휘도 임계값 이상이면 인에이블 신호를 보정 메모리(54) 및 연산 회로(56)에 출력한다.
보정 메모리(54)는 프레임 메모리로 구성되고, 미리 화상 표시부(10)의 화소마다 설정된 보정 데이터를 기억하고 있다. 그리고 인에이블 신호가 「H」이면 보정 데이터를 연산 회로(56)에 출력한다.
연산 회로(56)는 인에이블 신호가 「H」이면, 입력한 화상 신호로 보정 데이터를 승산하여 보정 화상 신호로서 화상 표시부(10)에 출력한다. 인에이블 신호가 「L」이면, 화상 신호를 그대로 보정 화상 신호로서 화상 표시부(10)에 출력한다. 그리고 화상 표시부(10)는 연산 회로(56)로부터 출력된 보정 화상 신호에 기초하여 화상을 표시한다.
본 실시 형태에 있어서의 보정 데이터는, 이하와 같이 하여 설정할 수 있다.
우선, 화면 전체를 비교적 고계조로 발광시키기 위한 일정 전압의 화상 신호 Vo를 화상 표시부(10)에 입력한다. 그리고 이때 화상 표시부(10)의 화소 x의 구동 트랜지스터(Q20x)에 흐르는 전류 Ix를, 모든 화소에 대해 화소마다 측정한다. 화소마다의 전류의 측정이 어려운 경우에는, 화소마다의 휘도를 측정하고, 유기 EL 소자의 전류-휘도 특성에 기초하여 화소마다의 전류를 추정해도 좋다.
상술한 바와 같이, 구동 트랜지스터(Q20)의 임계값 전압 Vth의 변동은 화상 표시부(10)의 화소 회로(12)로 상쇄되므로, 화소 x의 구동 트랜지스터(Q20x)에 흐르는 전류 Ix는, Ix=μxㆍkㆍVo^2이다. 단 μx는, 구동 트랜지스터(Q20x)의 이동도이다.
여기서, 화상 신호의 보정을 필요로 하지 않는 기준의 화소 o를 상정하면, 화소 o의 구동 트랜지스터(Q20o)에 흐르는 기준의 전류 Io는, Io=μoㆍkㆍVo^2이다. 단 μo는, 구동 트랜지스터(Q20o)의 이동도이다.
다음에, 기준의 전류 Io에 대한 각 화소 x의 전류 Ix의 비=Ix/Io를 구한다. 그리고 그 값의 역수의 평방근을 화소 x에 대한 보정 데이터 Gx로 하면, Gx=√(Io/Ix)=√(μo/μx)가 된다. 이렇게 하여 구한 화소마다의 보정 데이터 Gx를 보정 메모리(54)에 저장한다.
이와 같이 하여 보정 데이터 Gx를 설정함으로써, 다음과 같이, 휘도가 높고 밝은 화상을 표시하는 영역에서도 휘도 얼룩을 억제할 수 있다.
저휘도 임계값보다도 큰 화상 신호 V를 입력하면, 제1 비교 회로(52)로부터 출력되는 인에이블 신호가 「H」가 된다. 그러면 보정 메모리(54)는 화소 x에 대해 보정 데이터 Gx를 출력한다. 또한 연산 회로(56)는 화상 신호 V에 보정 데이터 Gx를 곱하여, 보정 화상 신호 GxㆍV를 출력한다. 그러면 화상 표시부(10)의 화소 x의 구동 트랜지스터(Q20x)에 흐르는 전류 Ix는, Ix=μxㆍkㆍ(GxㆍV)^2=μoㆍkㆍV^2가 되고, 기준의 전류 Io와 동등하게 된다.
이상과 같이 화상 신호를 보정하면, 구동 트랜지스터(Q20)의 이동도 μ로 변동이 있어도, 구동 트랜지스터(Q20)를 흐르는 전류의 변동은 억제된다. 그로 인해, 휘도가 높고 밝은 화상을 표시하는 영역에서, 구동 트랜지스터(Q20)의 이동도 μ의 변동에 기인하는 휘도 변동 및 휘도 얼룩을 억제할 수 있다.
또한 본 실시 형태에 있어서는, 저휘도 임계값보다도 작고 어두운 화상 신호가 입력되면, 제1 비교 회로(52)로부터 출력되는 인에이블 신호는 「L」이 된다. 그러면 보정 메모리(54)는 액세스되지 않고, 연산 회로(56)도 동작하지 않으므로, 화상 신호 보정 회로(50)의 소비 전력은 매우 작게 된다. 이와 같이 휘도가 낮고 어두운 화상 표시 영역에서는 화상 신호 보정 회로(50)는 보정을 행하지 않는다. 그러나 화상 표시부(10)가, 구동 트랜지스터(Q20)의 임계값 전압 Vth의 변동에 기인하는 휘도 변동을 억제하므로, 화상 표시 품질이 저하될 우려는 없다.
이와 같이, 화상 신호 보정 회로(50)는, 구동 트랜지스터(Q20)의 전류 변동의 보정을 행하기 위한 보정 데이터를 저장한 보정 메모리(54)와, 화상 신호와 제1 임계값인 저휘도 임계값을 비교하는 제1 비교 회로(52)와, 화상 신호로 보정을 행하는 연산 회로(56)를 구비하고, 화상 신호가 제1 임계값 이상인 경우에 화상 신호로 보정을 행하는 구성이다.
또한 본 실시 형태에 있어서는, 승산기를 사용해서 연산 회로(56)를 구성했지만, 구동 트랜지스터(Q20)의 전류의 변동을 보정할 수 있으면, 다른 회로 구성이어도 좋다. 예를 들어 가산기를 사용해서 연산 회로(56)를 구성할 수도 있다. 이때 보정 메모리로부터는 각 화소의 각 계조마다 보정 데이터를 출력하면 좋다. 이 구성은 임의의 전류 특성을 갖는 구동 트랜지스터에 대응할 수 있지만, 보정 메모리는 화소수×계조수가 방대한 메모리 용량을 필요로 한다.
또한 본 실시 형태에 있어서는, 입력한 화상 신호가 저휘도 임계값 미만이면 화상 신호 보정 회로(50)는 보정을 행하지 않고, 저휘도 임계값 이상이면 화상 신호 보정 회로(50)는 보정을 행하는 구성에 대해 설명했다. 그러나, 흑색의 백그라운드에 문자 등의 표시를 행하는 경우에는, 문자의 표시 영역 등, 휘도가 높은 영역이어도 휘도 변동은 눈에 띄기 어렵다. 그로 인해, 이와 같은 화상 신호에 대해서도 소비 전력의 삭감을 우선적으로 하여, 휘도가 높은 영역도 포함해서 보정을 행하지 않는 구성이어도 좋다. 이와 같은 화상 표시 장치를 제2 실시 형태로서 이하에 설명한다.
(제2 실시 형태)
도 7은, 제2 실시 형태에 있어서의 화상 표시 장치(100)의 화상 신호 보정 회로(50)의 회로 블록도이다. 화상 신호 보정 회로(50)는, 제1 비교 회로(52)와, 보정 메모리(54)와, 연산 회로(56)와, 점등률 산출 회로(62)와, 제2 비교 회로(64)와, 논리곱 회로(66)와, 1프레임 지연 회로(68)를 구비한다.
점등률 산출 회로(62)는, 1프레임의 화상 신호에 기초하여, 전체 화소수에 대한 발광시키는 화소수의 비율을 그 프레임의 점등률로서 산출한다. 여기서 발광시키는 화소란, 그 프레임에 있어서 전혀 발광시키지 않는 화소를 제외하고, 약간이라도 발광시키는 화소로부터 밝게 발광시키는 화소까지를 포함한다. 그러나 매우 어두운 화상 신호의 값을 임계값으로 하고, 그 임계값 이상의 화상 신호에 대응하는 화소의 비율을 점등률로 해도 좋다.
제2 비교 회로(64)는, 프레임마다 입력한 점등률과 제2 임계값(이하, 「점등률 임계값」이라고 호칭함)을 비교한다. 그리고 점등률이 점등률 임계값 이상이면 제2 인에이블 신호를 논리곱 회로(66)에 출력한다.
1프레임 지연 회로(68)는 입력한 화상 신호를 1프레임분 지연시킨다. 이것은, 점등률 산출 회로(62)가 점등률을 산출할 때까지 1프레임분의 지연이 발생하므로, 제1 비교 회로(52)의 출력과 제2 비교 회로(64)의 출력과의 위상을 맞추기 위해 설치하고 있다.
제1 비교 회로(52)는 1프레임분 지연한 화상 신호와 저휘도 임계값을 비교한다. 그리고 화상 신호가 저휘도 임계값 이상이면 제1 인에이블 신호를 논리곱 회로(66)에 출력한다.
논리곱 회로(66)는, 제1 비교 회로(52)로부터 출력되는 제1 인에이블 신호와 제2 비교 회로(64)로부터 출력되는 제2 인에이블 신호와의 논리곱을, 인에이블 신호로서 보정 메모리(54) 및 연산 회로(56)에 출력한다.
보정 메모리(54)는 제1 실시 형태에 있어서의 보정 메모리(54)와 마찬가지이며, 미리 화상 표시부(10)의 화소마다 설정된 보정 데이터를 기억하고 있다. 그리고 인에이블 신호가 「H」이면 보정 데이터를 연산 회로(56)에 출력한다.
연산 회로(56)는 제1 실시 형태에 있어서의 연산 회로(56)와 마찬가지이며, 인에이블 신호가 「H」이면, 입력한 화상 신호로 보정 데이터를 승산하여 보정 화상 신호로서 출력한다. 또한 인에이블 신호가 「L」이면, 화상 신호를 그대로 보정 화상 신호로서 출력한다.
다음에, 본 실시 형태에 있어서의 화상 신호 보정 회로(50)의 동작에 대해 설명한다.
우선, 점등률 산출 회로(62)는 1프레임의 화상 신호에 기초하여, 그 프레임의 점등률을 산출한다. 그리고 점등률이 점등률 임계값 이상의 프레임의 화상 신호에 대해서는, 제2 비교 회로(64)로부터 출력되는 제2 인에이블 신호가 「H」가 된다.
이 경우는, 화상 신호 보정 회로(50)는 제1 실시 형태에 있어서의 화상 신호 보정 회로(50)와 마찬가지로 동작한다. 즉, 화상 신호가 저휘도 임계값보다도 큰 영역에서는 제1 비교 회로(52)로부터 출력되는 제1 인에이블 신호가 「H」가 되고, 논리곱 회로(66)로부터 출력되는 인에이블 신호가 「H」가 된다. 그러면 보정 메모리(54)는 화소 x에 대해 보정 데이터 Gx를 출력한다. 또한 연산 회로(56)는 화상 신호 V에 보정 데이터 Gx를 곱하여, 보정 화상 신호 GxㆍV를 출력한다. 이렇게 하여 화상 신호를 보정함으로써, 휘도가 높고 밝은 화상을 표시하는 영역에서, 휘도 변동 및 휘도 얼룩을 억제할 수 있다.
또한 저휘도 임계값보다도 작고 어두운 화상 신호를 입력하면, 제1 비교 회로(52)로부터 출력되는 인에이블 신호는 「L」이 된다. 그러면 보정 메모리(54)는 액세스되지 않고, 연산 회로(56)도 동작하지 않으므로, 화상 신호 보정 회로(50)의 소비 전력은 매우 작게 된다.
한편, 점등률이 점등률 임계값 미만의 프레임의 화상 신호에 대해서는, 제2 비교 회로(64)로부터 출력되는 제2 인에이블 신호가 「L」이 된다. 그러면 제1 인에이블 신호에 관계없이, 논리곱 회로(66)로부터 출력되는 인에이블 신호가 「L」이 된다. 그러면 보정 메모리(54)는 액세스되지 않고, 연산 회로(56)도 동작하지 않으므로, 화상 신호 보정 회로(50)의 소비 전력은 매우 작게 된다.
이때, 예를 들어 점등률 임계값이 25％이면, 표시 화면의 75％ 이상이 흑색 표시 영역이다. 이와 같은 화상 신호는, 흑색의 백그라운드에 표시된 문자 정보 등이라고 생각된다. 그로 인해, 표시 화상이 밝은 영역이어도 휘도 변동이나 휘도 얼룩 등의 휘도의 불균일성은 그다지 눈에 띄지 않는다. 따라서 제2 실시 형태에 있어서는, 소비 전력의 삭감을 우선적으로 하여, 화상 신호 보정 회로에서 보정을 행하지 않고 소비 전력을 억제하고 있다.
이와 같이, 본 실시 형태에 있어서의 화상 신호 보정 회로(50)는, 화상 신호의 1프레임마다의 화소의 점등률을 산출하는 점등률 산출 회로(62)와, 점등률과 제2 임계값인 점등률 임계값을 비교하는 제2 비교 회로(64)를 더 구비하고, 화상 신호가 제1 임계값 이상 또한 점등률이 제2 임계값 이상인 경우에 화상 신호로 보정을 행하는 구성이다.
그리고, 표시 화면의 휘도가 낮고 어두운 영역이나, 주로 흑색의 백그라운드에 문자 등의 표시를 행하는 경우에는, 화상 신호 보정 회로의 보정을 정지시켜 전력을 억제하고 있다. 그로 인해 이들의 표시에서의 소비 전력이 매우 적어 배터리로 장시간 사용할 수 있다고 하는 유기 EL 소자의 특징을 살리면서, 휘도 얼룩이 없는 고품질의 화상을 표시할 수 있다.
또한, 본 실시 형태에 있어서는, 점등률 임계값의 값을 1개 설정하고, 화상 신호의 점등률을 점등률 임계값과 비교하여, 화상 신호 보정 회로의 보정을 정지 상태 또는 동작 상태로 하는 구성에 대해 설명했다. 그러나, 화상 신호의 점등률이 점등률 임계값의 전후로 빈번히 변화하면, 화상 신호의 보정 유무도 빈번히 절환, 플리커로 하여 시인될 우려가 있다. 이 플리커를 방지하기 위해서는, 화상 신호 보정 회로를 정지 상태로부터 동작 상태로 전환할 때의 점등률 임계값을, 동작 상태로부터 정지 상태로 전환할 때의 점등률 임계값보다도 크게 설정하여 히스테리시스 특성을 갖게 하면 좋다. 예를 들어, 동작 상태로부터 정지 상태로 전환할 때의 점등률 임계값을 25％, 정지 상태로부터 동작 상태로 전환할 때의 점등률 임계값을 35％로 설정함으로써 플리커를 억제할 수 있다.
또한, 본 실시 형태에 있어서의 저휘도 임계값 및 점등률 임계값을, 적색, 녹색, 청색의 각 색의 유기 EL 소자의 발광 효율의 차이나 시감도의 차이에 따라서, 다른 값으로 설정해도 좋다. 예를 들어, 휘도 얼룩이 눈에 띄기 어려운 적색 및 청색의 저휘도 임계값을 휘도 얼룩이 눈에 띄기 쉬운 녹색의 저휘도 임계값보다도 크게 설정해도 좋다. 점등률 임계값에 대해서도 마찬가지이다.
또한, 제1, 제2 실시 형태에 있어서 나타낸 전압값 등의 각 수치는 어디까지나 일례를 나타낸 것이며, 이들의 수치는 유기 EL 소자의 특성이나 화상 표시 장치의 사양 등에 의해 적절히 최적으로 설정하는 것이 바람직하다.
본 발명은, 소비 전력, 특히 어두운 화면에서의 소비 전력을 억제하면서 휘도 얼룩이 없는 고품질의 화상을 표시할 수 있어, 화상 표시 장치로서 유용하다.
10 : 화상 표시부
12 : 화소 회로
14 : 소스 드라이버 회로
16 : 게이트 드라이버 회로
18 : 전원 회로
31, 32 : 전원선
33, 34 : 전압선
50 : 화상 신호 보정 회로
52 : 제1 비교 회로
54 : 보정 메모리
56 : 연산 회로
62 : 점등률 산출 회로
64 : 제2 비교 회로
66 : 논리곱 회로
68 : 프레임 지연 회로
100 : 화상 표시 장치
D20 : 유기 EL 소자
Q20 : 구동 트랜지스터
C21 : 제1 콘덴서
C22 : 제2 콘덴서
Q21 : 트랜지스터
Q22 : 트랜지스터
Q23 : 트랜지스터
Q24 : 트랜지스터
Q25 : 트랜지스터

Claims (3)

  1. 전류 발광 소자와 상기 전류 발광 소자에 전류를 흘리는 구동 트랜지스터를 갖는 화소 회로를 복수 배열한 화상 표시부와, 화상 신호로 보정을 행하여 상기 화상 표시부에 출력하는 화상 신호 보정 회로를 갖는 화상 표시 장치로서,
    상기 화소 회로의 각각은, 대응하는 구동 트랜지스터의 임계값 전압을 보정하는 보정 콘덴서를 구비하고,
    상기 화상 신호 보정 회로는, 상기 구동 트랜지스터의 전류 변동의 보정을 행하기 위한 보정 데이터를 저장한 보정 메모리와, 상기 화상 신호와 소정의 임계값을 비교하는 비교 회로와, 상기 화상 신호에 상기 보정을 행하는 연산 회로를 구비하고, 상기 화상 신호가 상기 임계값 이상인 경우에 상기 화상 신호에 상기 보정을 행하는 화상 표시 장치.
  2. 제1항에 있어서,
    상기 화상 신호 보정 회로는, 상기 구동 트랜지스터의 전류 변동의 보정을 행하기 위한 보정 데이터를 저장한 보정 메모리와, 상기 화상 신호와 제1 임계값을 비교하는 제1 비교 회로와, 상기 화상 신호의 1프레임마다의 화소의 점등률을 산출하는 점등률 산출 회로와, 상기 점등률과 상기 제1 임계값과는 다른 제2 임계값을 비교하는 제2 비교 회로와, 상기 화상 신호에 상기 보정을 행하는 연산 회로를 구비하고, 상기 화상 신호가 제1 임계값 이상 또한 상기 점등률이 상기 제2 임계값 이상인 경우에 상기 화상 신호에 상기 보정을 행하는 화상 표시 장치.
  3. 제1항에 있어서,
    상기 화소 회로의 각각은, 상기 구동 트랜지스터의 게이트에 한쪽의 단자가 접속된 제1 콘덴서와, 상기 제1 콘덴서의 다른 쪽의 단자와 상기 구동 트랜지스터의 소스와의 사이에 접속된 제2 콘덴서와, 상기 제1 콘덴서와 상기 제2 콘덴서와의 절점에 기준 전압을 인가하는 제1 스위치와, 상기 구동 트랜지스터의 게이트에 화상 신호 전압을 공급하는 제2 스위치와, 상기 구동 트랜지스터의 드레인에 초기화 전압을 공급하는 제3 스위치와, 상기 구동 트랜지스터의 드레인에 상기 전류 발광 소자를 발광시키는 전류를 공급하는 제4 스위치를 구비하고,
    상기 제2 콘덴서는 상기 보정 콘덴서인 화상 표시 장치.
KR1020147009323A 2011-10-14 2012-10-12 화상 표시 장치 KR101609488B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-226422 2011-10-14
JP2011226422 2011-10-14
PCT/JP2012/006543 WO2013054533A1 (ja) 2011-10-14 2012-10-12 画像表示装置

Publications (2)

Publication Number Publication Date
KR20140069115A true KR20140069115A (ko) 2014-06-09
KR101609488B1 KR101609488B1 (ko) 2016-04-05

Family

ID=48081599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147009323A KR101609488B1 (ko) 2011-10-14 2012-10-12 화상 표시 장치

Country Status (5)

Country Link
US (1) US10916203B2 (ko)
JP (1) JP5779656B2 (ko)
KR (1) KR101609488B1 (ko)
CN (1) CN103875031B (ko)
WO (1) WO2013054533A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200106152A (ko) * 2018-01-05 2020-09-11 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170162114A1 (en) * 2014-06-27 2017-06-08 Joled Inc. Display device and method for driving same
JP6147712B2 (ja) * 2014-09-22 2017-06-14 双葉電子工業株式会社 表示駆動装置、表示装置、表示データ補正方法
CN105139805B (zh) * 2015-10-19 2017-09-22 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
KR102528532B1 (ko) 2018-08-23 2023-05-04 삼성전자주식회사 디스플레이 장치 및 그 휘도 제어 방법
CN108877731B (zh) * 2018-09-20 2021-08-24 京东方科技集团股份有限公司 显示面板的驱动方法、显示面板
JP7465751B2 (ja) * 2020-08-05 2024-04-11 株式会社デンソーテン 表示装置、表示システム、および、表示制御方法
KR102684684B1 (ko) * 2020-12-30 2024-07-15 엘지디스플레이 주식회사 표시장치 및 그 제어방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5454076A (en) * 1994-03-02 1995-09-26 Vlsi Technology, Inc. Method and apparatus for simultaneously minimizing storage and maximizing total memory bandwidth for a repeating pattern
JP4501059B2 (ja) * 2003-12-26 2010-07-14 ソニー株式会社 画素回路及び表示装置
JP4855648B2 (ja) 2004-03-30 2012-01-18 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 有機ｅｌ表示装置
JP2006047510A (ja) * 2004-08-02 2006-02-16 Oki Electric Ind Co Ltd 表示パネル駆動回路と駆動方法
US20110141149A1 (en) 2007-07-11 2011-06-16 Sony Corporation Display device, method for correcting uneven light emission and computer program
JP2009169145A (ja) 2008-01-17 2009-07-30 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2009210600A (ja) * 2008-02-29 2009-09-17 Canon Inc 画像表示装置とその補正回路、および、画像表示装置の駆動方法
CA2660598A1 (en) 2008-04-18 2009-06-22 Ignis Innovation Inc. System and driving method for light emitting device display
JP2010048866A (ja) * 2008-08-19 2010-03-04 Sony Corp 表示装置、表示駆動方法
JP2010134169A (ja) 2008-12-04 2010-06-17 Panasonic Corp アクティブマトリクス型表示装置及びそのような表示装置の検査方法並びに製造方法
KR101015339B1 (ko) 2009-06-05 2011-02-16 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP2011081034A (ja) * 2009-10-02 2011-04-21 Toshiba Corp 画像処理装置及び画像表示装置
US20120274615A1 (en) * 2009-11-13 2012-11-01 Pioneer Corporation Active matrix type module and driving method of active matrix type module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200106152A (ko) * 2018-01-05 2020-09-11 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법

Also Published As

Publication number Publication date
US20140192101A1 (en) 2014-07-10
KR101609488B1 (ko) 2016-04-05
CN103875031B (zh) 2016-08-31
US10916203B2 (en) 2021-02-09
JPWO2013054533A1 (ja) 2015-03-30
WO2013054533A1 (ja) 2013-04-18
CN103875031A (zh) 2014-06-18
JP5779656B2 (ja) 2015-09-16

Similar Documents

Publication Publication Date Title
KR101609488B1 (ko) 화상 표시 장치
US10957249B2 (en) Light emitting display device having normal and standby modes and driving method thereof
CN108269527B (zh) 有机发光二极管显示装置
US10083656B2 (en) Organic light-emitting diode (OLED) display panel, OLED display device and method for driving the same
US8077126B2 (en) Display device and driving method thereof
US8289244B2 (en) Pixel circuit, image display apparatus, driving method therefor and driving method of electronic device utilizing a reverse bias voltage
US9852687B2 (en) Display device and driving method
US8773332B2 (en) Driving circuit for pixels of an active matrix organic light-emitting diode display and method for driving pixels of an active matrix organic light-emitting diode display
US10157580B2 (en) Organic light emitting display having data driver supplying sensing data voltage in a sensing mode
US20090167644A1 (en) Resetting drive transistors in electronic displays
US9852690B2 (en) Drive method and display device
JP2009300753A (ja) 表示装置及び駆動方法
US9165508B2 (en) Display apparatus using reference voltage line for parasitic capacitance, electronic apparatus using the display apparatus and driving method of the display apparatus
US20180342198A1 (en) Pixel circuit, driving method and display
US10847094B2 (en) Gate driver, organic light emitting display device and driving method thereof
US20200219445A1 (en) Pixel circuit, display panel, display apparatus and driving method
US20170084229A1 (en) High resolution oled display operation circuit
KR102135926B1 (ko) 유기 발광 다이오드 표시 장치 및 그의 보상 방법
KR101350973B1 (ko) 능동형 유기전계 발광소자 디스플레이의 구동방법 및 이의구동장치
JP5685700B2 (ja) 画像表示装置の駆動方法
KR20150035073A (ko) 유기발광소자표시장치 및 그 구동방법
US10043444B2 (en) Display panel and organic light-emitting diode (OLED) display including the same
US20190051239A1 (en) Organic light-emitting display and method of driving same
JP2021184054A (ja) 表示装置、及び、電流制限方法
US20230110329A1 (en) Control device, display apparatus, and control method

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right