KR20140065962A - 액정 표시장치용 어레이 기판 제조방법 - Google Patents

액정 표시장치용 어레이 기판 제조방법 Download PDF

Info

Publication number
KR20140065962A
KR20140065962A KR1020120133082A KR20120133082A KR20140065962A KR 20140065962 A KR20140065962 A KR 20140065962A KR 1020120133082 A KR1020120133082 A KR 1020120133082A KR 20120133082 A KR20120133082 A KR 20120133082A KR 20140065962 A KR20140065962 A KR 20140065962A
Authority
KR
South Korea
Prior art keywords
copper
film
forming
based metal
etching
Prior art date
Application number
KR1020120133082A
Other languages
English (en)
Inventor
윤영진
유인호
Original Assignee
동우 화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동우 화인켐 주식회사 filed Critical 동우 화인켐 주식회사
Priority to KR1020120133082A priority Critical patent/KR20140065962A/ko
Publication of KR20140065962A publication Critical patent/KR20140065962A/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/18Acidic compositions for etching copper or alloys thereof
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

본 발명은 a)기판 상에 게이트 전극을 형성하는 단계; b)상기 게이트 전극을 포함한 기판 상에 게이트 절연층을 형성하는 단계; c)상기 게이트 절연층 상에 반도체층을 형성하는 단계; d)상기 반도체층 상에 소스/드레인 전극을 형성하는 단계; 및 e)상기 드레인 전극에 연결된 화소전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법에 있어서, 상기 a)단계, 또는 d)단계는 질소 원자와 술폰산을 갖는 수용성 화합물을 포함하는 식각액 조성물을 이용하여 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법에 관한 것이다.

Description

액정 표시장치용 어레이 기판 제조방법{MANUFACTURING METHOD OF AN ARRAY SUBSTRATE FOR LIQUID CRYSTAL DISPLAY}
본 발명은 액정표시장치용 어레이 기판의 제조방법; 구리계 금속막의 식각액 조성물; 및 상기 식각액 조성물을 사용하는 구리계 금속막의 식각방법에 관한 것이다.
액정표시장치에서 기판 위에 금속 배선을 형성하는 과정은 통상적으로 스퍼터링 등에 의한 금속막 형성공정, 포토레지스트 도포, 노광 및 현상에 의한 선택적인 영역에서의 포토레지스트 형성공정, 및 식각공정에 의한 단계로 구성되고, 개별적인 단위 공정 전후의 세정 공정 등을 포함한다. 이러한 식각공정은 포토레지스트를 마스크로 하여 선택적인 영역에 금속막을 남기는 공정을 의미하며, 통상적으로 플라즈마 등을 이용한 건식식각 또는 식각액 조성물을 이용하는 습식식각이 사용된다.
이러한 반도체 장치에서, 최근 금속배선의 저항이 주요한 관심사로 떠오르고 있다. 왜냐하면 TFT-LCD(thin film transistor-liquid crystal display)에 있어서 RC 신호지연 문제를 해결하는 것이 패널크기 증가와 고해상도 실현에 관건이 되는데, 저항이 RC 신호지연을 유발하는 주요한 인자이기 때문이다. 따라서, TFT-LCD의 대형화에 필수적으로 요구되는 RC 신호지연의 감소를 실현하기 위해서는, 저저항의 물질을 개발하는 것이 필수적이다.
종래에 주로 사용되었던 크롬(Cr, 비저항: 12.7 ×10-8Ωm), 몰리브덴(Mo, 비저항: 5×10-8Ωm), 알루미늄(Al, 비저항: 2.65 ×10-8Ωm) 및 이들의 합금은 저항이 크기 때문에 대형 TFT LCD에 사용되는 게이트 및 데이터 배선 등으로 이용하기 어렵다. 따라서, 저저항 금속막으로서 구리막 및 구리 몰리브덴막 등의 구리계 금속막과 그에 대한 식각액 조성물이 주목을 받고 있다. 그런데, 구리계 금속막의 개발은 별론으로 하고, 현재까지 알려진 구리계 금속막에 대한 식각액 조성물들은 사용자의 요구를 충분히 만족시키지 못하고 있다.
예를 들어, 대한민국 공개특허 10-2003-0082375호에는 과산화수소수, 유기산, 인산염, 질소, 플루오르 화합물 및 탈이온수를 포함하는 구리 단일막 또는 구리 몰리브덴막의 식각용액이 개시된다. 상기 과산화수소계 식각액 조성물은 구리계 금속막에 대한 식각특성은 우수하나, 식각액 내로 용출되는 구리이온의 농도가 높아짐에 따라, 과산화수소의 연쇄분해 반응에 의한 과열이 발생하므로 공정상 위험이 상존하고, 충분한 식각이 진행되지 않는 문제점이 있다.
또한, 대한민국 공개특허 10-2009-0042173호에는 과산화이황산암모늄((NH4)2S2O8, ammonium persulfate), 무기산, 아세테이트염, 불소함유 화합물, 술폰산 화합물, 아졸계 화합물 및 물을 포함하는 식각액 조성물이 개시된다. 상기 식각액 조성물은 과열 안정성은 해결하지만, 식각을 위해 킬레이팅제의 첨가가 필요하다는 문제점이 있다.
대한민국 공개특허 10-2003-0082375호 대한민국 공개특허 10-2009-0042173호
본 발명은 구리계 금속막의 식각시 산화제로 사용되는 과산화수소를 배제하고 식각시 식각액 내에 존재하는 구리이온의 농도를 조절하는 것에 의해, 과산화수소의 연쇄분해 반응에 의한 과열로 인한 위험을 원천적으로 차단함과 동시에 다량의 과산화수소를 사용할 때와 동등 이상의 식각특성을 유지하는 구리계 금속막의 식각액 조성물을 제공하는 것을 목적으로 한다.
또한, 본 발명은 식각시 직선성이 우수하며 낮은 각도의 테이퍼 프로파일을 제공하고, 금속막의 잔사를 발생시키지 않는 구리계 금속막의 식각액 조성물을 제공하는 것을 목적으로 한다.
또한, 본 발명은 게이트 전극과 게이트 배선 및 소스/드레인 전극과 데이터 배선의 일괄 식각이 가능한 구리계 금속막의 식각액 조성물을 제공하는 것을 목적으로 한다.
또한, 본 발명은 상기 구리계 금속막의 식각액 조성물을 이용하여 액정표시장치용 어레이 기판을 제조하는 방법을 제공하는 것을 목적으로 한다.
본 발명은, a)기판 상에 게이트 전극을 형성하는 단계; b)상기 게이트 전극을 포함한 기판 상에 게이트 절연층을 형성하는 단계; c)상기 게이트 절연층 상에 반도체층을 형성하는 단계; d)상기 반도체층 상에 소스/드레인 전극을 형성하는 단계; 및 e)상기 드레인 전극에 연결된 화소전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법에 있어서,
상기 a)단계, 또는 d)단계는
질소 원자와 술폰산을 갖는 수용성 화합물을 포함하는 식각액 조성물을 이용하여 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법을 제공한다.
본 발명은, 질소 원자와 술폰산을 포함하는 구리계 금속막의 식각액 조성물을 제공한다.
본 발명의 식각액 조성물은 과초산의 함량을 최소화하고, 과산화수소의 배제로 연쇄분해 반응에 의한 과열로 인한 위험을 원천적으로 차단하면서도, 다량의 과산화수소를 사용할 때와 동등 이상의 식각특성을 유지하므로, 구리계 금속막의 식각 효율을 크게 향상시킨다.
또한, 과초산, 함불소 화합물, 및 물을 포함하는 본 발명의 식각액 조성물은 조성이 단순하여 조성물의 컨트롤이 용이하다는 효과가 있다.
또한, 본 발명의 식각액 조성물은 구리계 금속막을 식각할 때, 직선성이 우수한 테이퍼프로파일을 구현하며, 잔사를 발생시키지 않으므로 전기적인 쇼트나 배선의 불량, 휘도의 감소 등의 문제를 야기하지 않는다.
또한, 본 발명의 식각액 조성물은 게이트 전극과 게이트 배선 및 소스/드레인 전극과 데이터 배선을 일괄 식각하는 것을 가능하게 하므로, 식각공정을 단순화시키며 공정수율을 극대화시킨다.
또한, 본 발명의 식각액 조성물은 상기와 같은 효과를 제공하므로 대화면, 고휘도의 회로가 구현되는 액정표시장치용 어레이 기판의 제조시에 매우 유용하게 사용될 수 있다.
도 1은 본 발명의 실시예1의 식각액 조성물로 식각한 구리/티타늄 합금막의 표면에 대한 SEM 사진이다.
이하, 본 발명을 더욱 상세히 설명한다.
본 발명은, 질소 원자와 술폰산을 갖는 수용성 화합물을 포함하는 식각액 조성물을 제공한다.
본 발명에서 구리계 금속막은 막의 구성성분 중에 구리가 포함되는 것으로서, 순수 구리막 및 구리 합금막 중에서 선택되는 단일막; 및 상기 순수 구리막 및 구리 합금막 중에서 선택되는 하나 이상의 막과 몰리브덴막, 몰리브덴 합금막, 티타늄막, 티타늄 합금막, 알루미늄막 및 알루미늄 합금막으로 이루어진 군으로부터 선택되는 하나 이상의 막을 포함하는 다층막을 포함하는 개념이다.
상기에서 구리 합금막은 순수 구리, 구리의 질화물 및 구리의 산화물로 이루어진 군에서 선택되는 1종과; 알루미늄(Al), 마그네슘(Mg), 칼슘(Ca), 티타늄(Ti), 은(Ag), 크롬(Cr), 망간(Mn), 철(Fe), 지르코늄(Zr), 니오븀(Nb), 몰리브덴(Mo), 팔라듐(Pd), 하프늄(Hf), 탄탈륨(Ta) 및 텅스텐(W)으로 이루어진 군에서 선택되는 1종 이상의 금속과의 합금으로 이루어진 막을 의미한다.
상기 다층막의 예로는, 구리/몰리브덴막, 구리/몰리브덴 합금막, 구리 합금/몰리브덴 합금막, 구리/티타늄막 등의 이중막, 또는 3중막을 들 수 있다.
상기 구리/몰리브덴막은 몰리브덴층과 상기 몰리브덴층 상에 형성된 구리층을 포함하는 것을 의미하며, 상기 구리/몰리브덴 합금막은 몰리브덴 합금층과 상기 몰리브덴 합금층 상에 형성된 구리층을 포함하는 것을 의미하며, 상기 구리 합금/몰리브덴 합금막은 몰리브덴 합금층과 상기 몰리브덴 합금층 상에 형성된 구리 합금층을 포함하는 것을 의미하며, 상기 구리/티타늄막은 티타늄층과 상기 티타늄층 상에 형성된 구리층을 포함하는 것을 의미한다.
또한, 상기 몰리브덴 합금층은 몰리브덴, 몰리브덴의 산화물 및 몰리브덴의 질화물로 이루어진 군에서 선택되는 1종과 예컨대, 티타늄(Ti), 탄탈륨(Ta), 크롬(Cr), 니켈(Ni), 네오디늄(Nd), 및 인듐(In) 등으로 이루어진 군에서 선택되는 1종 이상의 금속과의 합금으로 이루어진 층을 의미한다.
특히, 본 발명의 식각액 조성물은 구리합금막, 구리/몰리브덴 합금막 또는 구리/티타늄막에 바람직하게 적용될 수 있다.
본 발명의 질소 원자와 술폰산을 갖는 수용성 화합물을 포함하는 식각액 조성물은 A)과초산(peracetic acid), B)함불소 화합물을 더 포함할 수 있다.
본 발명의 식각액 조성물에 포함되는 A)과초산(peracetic acid)에서의 아세테이트(Acetate)는 구리표면에의 교착을 통해 Cu 의 식각 속도를 제어해주는 역할을 한다.
상기 과초산은 조성물 총 중량에 대하여 0.5 내지 5중량%로 포함되는 것이 바람직하다. 과초산이 0.5중량% 미만으로 포함되면 Cu 식각력이 현저히 저하되어 적절한 식각 시간을 유지하기 어렵고, 식각 균일성도 저하되며, 5중량%를 초과하면 Cu 식각속도가 현저히 증가하여 Cu 식각량을 제어하기가 어렵고 공정 제어 또한 어려움을 가지게 된다
본 발명의 식각액 조성물에 포함되는 B)함불소 화합물은 잔사를 제거하는 주성분으로서, 적층막이 티타늄인 경우에는 티타늄 금속막을 식각하는 역할까지 할 수 있다.
상기 B)함불소 화합물은, 이 분야에서 통상적으로 사용되는 물질로서 용액 내에서 플루오르 이온 혹은 다원자 플루오르 이온으로 해리될 수 있는 것이라면 특별히 제한되지 않으나, 불화암모늄(ammonium fluoride: NH4F), 불화나트륨(sodium fluoride: NaF), 불화칼륨(potassium fluoride: KF), 중불화암모늄(ammonium bifluoride: NH4FHF), 중불화나트륨(sodium bifluoride: NaFHF) 및 중불화칼륨(potassium bifluoride: KFHF)으로 이루어진 군으로부터 선택되는 1종 또는 2종 이상인 것이 바람직하다.
본 발명의 식각액 조성물에 포함되는 C) 질소 원자와 술폰산을 갖는 수용성 화합물은 과수계 보다 상대적으로 자체 분해율이 높은 과초산의 분해율을 억제해주는 역할을 수행하여 제품의 유효기간을 늘려주는 효과를 가지고 있다.
상기 C) 질소 원자와 술폰산을 갖는 수용성 화합물은 조성물 총 중량에 대하여 0.1 내지 5중량%로 포함되는 것이 바람직하다. 질소 원자와 술폰산을 갖는 수용성 화합물이 0.1중량% 미만으로 포함되면 과초산의 분해 억제력이 현저히 떨어져서 과초산계 에칭액의 자체경시 안정성 확보가 어렵고, 5 중량%를 초과하면 Cu 에칭 속도가 현저히 증가하여 Cu 식각량을 제어하기가 어려울 뿐만 아니라 공정 제어에도 어려움을 갖게 된다.
상기 C) 한분자 내에 질소 원자와 술폰산을 갖는 수용성 화합물은 설파민산(Sulfamic acid), 설파제(Sulfonamide) 및 그 유도체로 이루어진 군에서 선택되는 1종 또는 2종 이상인 것이 바람직하다.
본 발명의 식각액 조성물에 포함되는 D)잔량의 물은 특별히 한정되는 것은 아니나, 탈이온수가 바람직하다. 물의 비저항 값(즉, 물속에 이온이 제거된 정도)이 18㏁/㎝ 이상인 탈이온수를 사용하는 것이 더욱 바람직하다.
본 발명의 식각액 조성물에 사용되는 A)과초산(peracetic acid) , B)함불소 화합물, C) 질소 원자와 술폰산을 갖는 수용성 화합물 및 D)잔량의 물은 통상적으로 공지된 방법에 의해 제조가능하며, 반도체 공정용의 순도를 가지는 것이 바람직하다.
본 발명의 식각액 조성물은 전술한 성분 이외에 통상의 첨가제를 더 첨가할 수 있으며, 첨가제의 대표적인 예로는 금속 이온 봉쇄제, 부식 방지제 등을 들 수 있다.
상기한 바와 같이, 본 발명의 식각액 조성물은 과산화수소수, 과황산염을 사용하지 않으므로, 킬레이트제의 첨가가 필요하지 않고, 과산화수소수를 사용하는 식각의 경우 발생할 수 있는 과열현상을 피할 수 있다.
본 발명의 식각액 조성물은 구리계 금속막으로 이루어진 액정표시장치의 게이트 전극과 게이트 배선 및 소스/드레인 전극과 데이터 배선을 일괄 식각할 수 있다.
또한, 본 발명은
Ⅰ)기판 상에 구리계 금속막을 형성하는 단계;
Ⅱ)상기 Ⅰ)단계에서 형성된 구리계 금속막 상에 선택적으로 광반응 물질을 남기는 단계; 및
Ⅲ) 본 발명의 식각액 조성물을 사용하여 상기 Ⅱ)단계에서 처리된 구리계 금속막을 식각하는 단계를 포함하는 구리계 금속막의 식각방법을 제공한다.
또한, 본 발명은
a)기판 상에 게이트 전극을 형성하는 단계;
b)상기 게이트 전극을 포함한 기판 상에 게이트 절연층을 형성하는 단계;
c)상기 게이트 절연층 상에 반도체층을 형성하는 단계;
d)상기 반도체층 상에 소스/드레인 전극을 형성하는 단계; 및
e)상기 드레인 전극에 연결된 화소전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법에 있어서,
상기 a)단계는 기판 상에 구리계 금속막을 형성하고, 상기 구리계 금속막을 본 발명의 식각액 조성물로 식각하여 게이트 전극을 형성하는 단계 및/또는
상기 d)단계는 반도체층 상에 구리계 금속막을 형성하고 상기 구리계 금속막을 본 발명의 식각액 조성물로 식각하여 소스/드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법을 제공한다.
또한, 본 발명은, 본 발명의 식각액 조성물을 사용하여 식각된 게이트 전극 및 소스/드레인 전극 중에서 어느 하나 이상을 포함하는 액정표시장치용 어레이 기판을 제공한다.
실시예 : 식각액 조성물의 제조
하기 표 1에 나타낸 조성에 따라, 각 성분들을 혼합하여 시료 1 내지 4의 식각액 조성물을 각각 6 kg씩 제조하였다.
과초산 ABF SFA 탈이온수
시료 1 4 0.5 2.0 잔량
시료 2 4 0.5 1.0 잔량
시료 3 4 0.5 3.0 잔량
시료 4 4 0.2 - 잔량
(단위:중량%)
주) ABF: ammonium bifluoride
SFA: Sulfamic acid
시험예 1: 식각액 조성물의 식각특성평가
상기에서 제조된 시료 1 내지 4의 식각액 조성물을 사용하여 스퍼터링법으로 유리 기판 상에 증착한 Cu/Ti 금속막을 식각하였다. 분사식 식각 방식의 실험장비(모델명: ETCHER(TFT), SEMES사) 내에 제조된 식각액을 넣고 온도를 28℃로 설정하여 가온한 후, 온도가 28±0.1℃에 도달하였을 때 식각 공정을 수행하였다. Cu/Ti 금속막의 총 식각 시간은 엔드 포인트 검출(End Point Detection, EPD)을 기준으로 하여 오버 에치(Over Etch) 100%를 주어 실시하였다. 기판을 넣고 분사를 시작하여 식각이 다 되면 꺼내어 탈이온수로 세정한 후, 열풍건조장치를 이용하여 건조하고, 포토레지스트 박리기(PR stripper)를 이용하여 포토레지스트를 제거하였다. 세정 및 건조 후 전자주사현미경(SEM; 모델명: S-4700, HITACHI사 제조)을 이용하여 식각 특성을 평가하여 하기 표 2에 나타내었다.
또한, 과초산(peracetic acid)의 과열정도를 측정하기 위하여, 상기 시료 1 내지 4의 각각의 식각액에 3000ppm에 해당하는 Cu 분말을 용출시킨 후, 일정 시간 방치하여 온도를 측정하였다. 상기 실험결과를 하기 표 2에 나타내었다.


시료
Cu/Ti의
식각 특성
잔사 Cu 3000ppm 용출에 따른 온도[℃]
초기 최대
실시예1 시료 1 없음 28.2 28.6
실시예2 시료 2 없음 28.2 28.6
실시예3 시료 3 없음 28.5 28.6
실시예4 시료 4 없음 28.2 28.6
(주) ○: 좋음, △: 보통, ×: 나쁨, Unetch: 식각불가
상기 표2 및 도 1 및 2에서 확인할 수 있는 바와 같이, 실시예 1 내지 4의 식각액은 양호한 식각특성을 나타내었다. 또한, 실시예 1 내지 4의 식각액은 식각액의 경우는 거의 온도 변화가 없는 결과를 나타냈다.
시험예 2: 식각액 조성물의 유효기간 특성평가
상기에서 제조된 시료 1 내지 4의 식각액 조성물을 사용하여 식각액 조성물이 상온 보관 후 식각 하고자 하는 금속의 Etch 속도가 변하기 직전까지를 유효기간으로 설정하였다.
과초산 ABF SFA 탈이온수 유효 기간
(실온, day)
실시예 5 4 0.5 2.0 잔량 3
실시예 6 4 0.5 1.0 잔량 2
실시예 7 4 0.5 3.0 잔량 3
비교예 1 4 0.2 - 잔량 1
(단위:중량%)
상기 표 3에서 실시예 5를 살펴보면 Sulfamic Acid 2.0% 첨가 시 Etchant 의 자체 경시 변화가 크지 않아서 사용 가능한 유효기간이 3 day 로 비교예 1에 대비하여 200% 사용기간이 연장 된 결과를 나타내었다. 실시예 6에서는 비교예 1에 비하여 유효기간이 1day 연장 되었고 실시예 7에서는 Sulfamic Acid 3% 첨가 했지만 유효기간이 더 길어지지는 않았다.

Claims (9)

  1. a)기판 상에 게이트 전극을 형성하는 단계;
    b)상기 게이트 전극을 포함한 기판 상에 게이트 절연층을 형성하는 단계;
    c)상기 게이트 절연층 상에 반도체층을 형성하는 단계;
    d)상기 반도체층 상에 소스/드레인 전극을 형성하는 단계; 및
    e)상기 드레인 전극에 연결된 화소전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법에 있어서,
    상기 a)단계, 또는 d)단계는
    질소 원자와 술폰산을 갖는 수용성 화합물을 포함하는 식각액 조성물을 이용하여 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 a)단계는 기판 상에 구리계 금속막을 형성하고, 상기 구리계 금속막을 상기 식각액 조성물로 식각하여 게이트 전극을 형성하는 단계를 포함하고,
    상기 d)단계는 반도체층 상에 구리계 금속막을 형성하고 상기 구리계 금속막을 상기 식각액 조성물로 식각하여 소스/드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  3. 질소 원자와 술폰산을 갖는 수용성 화합물을 포함하는 과초산계 구리계 금속막의 식각액 조성물.
  4. 청구항 3에 있어서,
    상기 과초산계 구리계 금속막의 식각액 조성물은, 조성물 총 중량에 대하여,
    A)과초산(peracetic acid) 0.5 내지 5%;
    B)함불소 화합물 0.01 내지 2%;
    C) 질소 원자와 술폰산을 갖는 수용성 화합물 0.1 내지 5 중량%; 및
    D)잔량의 물을 포함하는 것을 특징으로 하는 과초산계 구리계 금속막의 식각액 조성물.
  5. 청구항 4에 있어서,
    상기 함불소 화합물은 불화암모늄, 불화나트륨, 불화칼륨, 중불화암모늄, 중불화나트륨 및 중불화칼륨으로 이루어진 군으로부터 선택되는 1종 또는 2종 이상인 것을 특징으로 하는 과초산계 구리계 금속막의 식각액 조성물.
  6. 청구항 4에 있어서,
    상기 질소 원자와 술폰산을 갖는 수용성 화합물은 설파민산(Sulfamic acid), 설파제(Sulfonamide), 및 그 유도체로 이루어진 군으로부터 선택되는 1종 또는 2종 이상인 것을 특징으로 하는 과초산계 구리계 금속막의 식각액 조성물.
  7. 청구항 4에 있어서,
    상기 구리계 금속막은 구리 또는 구리 합금의 단일막; 및
    구리막 및 구리 합금막 중에서 선택되는 하나 이상의 막과, 몰리브덴막, 몰리브덴 합금막, 티타늄막 및 티타늄 합금막으로 이루어진 군으로부터 선택되는 하나 이상의 막을 포함하는 다층막인 것을 특징으로 하는 과초산계 구리계 금속막의 식각액 조성물.
  8. Ⅰ)기판 상에 구리계 금속막을 형성하는 단계;
    Ⅱ)상기 Ⅰ)단계에서 형성된 구리계 금속막 상에 선택적으로 광반응 물질을 남기는 단계; 및
    Ⅲ) 청구항 4 기재의 식각액 조성물을 사용하여 상기 Ⅱ)단계에서 처리된 구리계 금속막을 식각하는 단계를 포함하는 구리계 금속막의 식각방법.
  9. 청구항 4 기재의 식각액 조성물을 사용하여 식각된 게이트 전극 및 소스/드레인 전극 중에서 어느 하나 이상을 포함하는 액정표시장치용 어레이 기판.
KR1020120133082A 2012-11-22 2012-11-22 액정 표시장치용 어레이 기판 제조방법 KR20140065962A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120133082A KR20140065962A (ko) 2012-11-22 2012-11-22 액정 표시장치용 어레이 기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120133082A KR20140065962A (ko) 2012-11-22 2012-11-22 액정 표시장치용 어레이 기판 제조방법

Publications (1)

Publication Number Publication Date
KR20140065962A true KR20140065962A (ko) 2014-05-30

Family

ID=50892696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120133082A KR20140065962A (ko) 2012-11-22 2012-11-22 액정 표시장치용 어레이 기판 제조방법

Country Status (1)

Country Link
KR (1) KR20140065962A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170016736A (ko) * 2015-08-04 2017-02-14 동우 화인켐 주식회사 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170016736A (ko) * 2015-08-04 2017-02-14 동우 화인켐 주식회사 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법

Similar Documents

Publication Publication Date Title
KR101674680B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20120081764A (ko) 액정표시장치용 어레이 기판의 제조방법
KR101803209B1 (ko) 식각액 조성물 및 표시장치용 어레이 기판의 제조방법
KR101951045B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101829054B1 (ko) 구리와 티타늄을 포함하는 금속막용 식각액 조성물
KR101693383B1 (ko) 구리와 티타늄을 포함하는 금속막용 식각액 조성물
KR101941289B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101674679B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20140065962A (ko) 액정 표시장치용 어레이 기판 제조방법
KR101777415B1 (ko) 구리와 티타늄을 포함하는 금속막용 식각액 조성물
KR101877987B1 (ko) 액정 표시장치용 어레이 기판 제조방법
KR101621545B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR101636572B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20130069375A (ko) 액정 표시장치용 어레이 기판 제조방법
KR20130018531A (ko) 액정표시장치용 어레이 기판의 제조방법
KR101796784B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20130070517A (ko) 액정 표시장치용 어레이 기판 제조방법
KR101674681B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20160108945A (ko) 몰리브덴 함유 금속막의 식각액 조성물 및 이를 이용한 액정표시 장치용 어레이 기판의 제조방법
KR20130070518A (ko) 액정 표시장치용 어레이 기판 제조방법
KR20160112472A (ko) 식각액 조성물 및 액정표시장치용 어레이 기판의 제조방법
KR102310097B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR102265897B1 (ko) 몰리브덴 함유 금속막의 식각액 조성물 및 이를 이용한 액정표시 장치용 어레이 기판의 제조방법
KR102412260B1 (ko) 몰리브덴 함유 금속막의 식각액 조성물 및 이를 이용한 액정표시 장치용 어레이 기판의 제조방법
KR102367814B1 (ko) 몰리브덴 함유 금속막의 식각액 조성물 및 이를 이용한 액정표시 장치용 어레이 기판의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination