KR20140063124A - 터치 패널 - Google Patents

터치 패널 Download PDF

Info

Publication number
KR20140063124A
KR20140063124A KR1020120130110A KR20120130110A KR20140063124A KR 20140063124 A KR20140063124 A KR 20140063124A KR 1020120130110 A KR1020120130110 A KR 1020120130110A KR 20120130110 A KR20120130110 A KR 20120130110A KR 20140063124 A KR20140063124 A KR 20140063124A
Authority
KR
South Korea
Prior art keywords
line
time
comparator
pen
touch
Prior art date
Application number
KR1020120130110A
Other languages
English (en)
Inventor
마사시 하시모토
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020120130110A priority Critical patent/KR20140063124A/ko
Publication of KR20140063124A publication Critical patent/KR20140063124A/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate

Abstract

본 발명의 터치 패널은, 상호 인접하며, 적어도 2개의 주구간과 상기 적어도 2개의 주구간 각각을 재분할하는 적어도 2개의 서브 구간으로 나뉘어진 제 1 X 라인과 제 2 X 라인; 상기 제 1 X 라인 및 제 2 X 라인과 교차 배치되는 TD 전극 라인; 상기 제 1 X 라인과 제 2 X 라인에 양단자가 각각 연결되는 제 1 비교기와 제 2 비교기; 상기 제 1 X 라인과 제 2 X 라인에 연결되는 플립플롭 회로; 및 상기 플립플롭 회로에 전압을 인가하기 위한 φPRE 전극 라인과, VDD/2 전극 라인;을 포함하고, 상기 인접한 제 1 및 제 2 X 라인 사이에서 터치된 위치에 따른 제 1 시점에서의 전위 차이값과, 상기 인접하는 서브구간의 경계점에서의 전위값을 갖도록 제 2의 시점에서 상기 TD 전극 라인에 인가한 전위값을 비교하여 터치된 위치를 검출한다.

Description

터치 패널{Touch panel}
본 발명은, 정전 용량 변화를 이용하여 스타일러스펜 등에서 터치 패널면에 접촉했을 때의 접촉 손가락 등 위치 검출의 방법에 관한 것으로서, 더욱 상세하게는 접촉 위치를 고해상도로 검출하는 방법 및 그것을 실현하는 수단에 관한 것이다.
일반적으로, 개인용 컴퓨터, 휴대용 통신장치, 그 밖의 개인전용 정보처리장치 등의 입력장치(Input Device)로, 사용자가 손이나 펜 등으로 화면을 직접 접촉하여 정보를 입력하는 터치패널(Touch Panel)이 사용되고 있다.
터치패널은 간단하고, 오작동이 적으며, 휴대가 용이하고, 다른 입력기기 없이 문자 입력이 가능하며, 사용자가 용이하게 사용방법을 인지할 수 있다는 장점이 있어 최근 다양한 정보처리장치에 적용되고 있다.
이와 같은 터치패널은 도전막에 등전위를 형성하고 접촉에 따른 상, 하판의 전압 변화가 일어난 위치를 감지하는 정전용량 방식(Capacitive type)이 사용될 수 있다.
정전용량방식을 이용한 터치 패널은 일반적으로 터치 패널 상에 배선(TX와 RX, 즉, X축 배선, Y축 배선)이 XY 매트릭스 형으로 배치되어 있다. 그리고 XY 매트릭스의 교차점에 정전용량 소자가 접속되어 있다. 터치패널에 손가락 등으로 터치하면, 터치된 부분에 배치된 정전용량소자의 전계가 변화하게 된다. 이 변화를 검출하는 것으로, 터치된 위치를 검출할 수 있다. 따라서, 기본적으로는 배선의 피치가 터치 위치검출 해상도를 결정하게 된다.
즉, 정전 용량 방식 터치 패널 장치에는, 터치 패널 내에 XY방향으로 교차하도록 전극선이 설치되어 있고, 터치 패널면에 스타일러스펜 등을 접촉시키면, 접촉 위치 근방의 전극선 교차부의 상호 정전 용량이 변화한다. 그 상호 용량의 변화량을 전기 신호로 변환하여 판독하는 것에 의해, 펜 접촉의 유무를 검지하고, 동시에, 펜 접촉 위치의 검출도 하고 있다.
터치 패널의 일반적인 사용법은 패널 상에 표시된 선택 스위치 중에서 희망하는 기능을 구동하는 스위치를 터치하는 것으로, 그 기능을 선택하여 구동하게 된다. 이때, 스위치의 피치(인접하는 스위치와의 간격)이 손가락의 폭 보다 작게 되면 선택하기 어렵다는 문제점이 존재한다. 성인의 손가락 폭은 일반적으로 8mm 정도로, 터치 패널의 라인 피치는 8mm 정도로 설정되어 있다. 그러나 수기입력과 같은 경우에는 스위치의 선택과는 달리, 터치 위치 검출 해상도가 높아야 원활한 입력이 가능하다. 특히, 손가락 대신 스타일러스(stylus) 펜과 같이 터치되는 부분이 섬세한 경우에는 터치 패널이 높은 위치 해상도를 갖는 것이 바람직하다.
그리고 X 축 방향뿐만 아니라, Y 축 방향에서의 터치 위치 검출도 필요하게 된다.
전극선 교차부의 상호 정전 용량부를 "픽셀"로 기술한다. 픽셀은 터치 패널 내에 어레이 형태로 배열하여 설치되지만, 각각의 픽셀 위치를 특정하는 경우, 전극선 Y1(또는 TX1)과 X1(또는 RX1)의 교점에 위치하는 픽셀을 픽셀 X1Y1(또는 TX1RX1)이라 할 수 있다.
종래 기술에서는, 스타일러스펜 접촉에 의한 픽셀의 용량의 변화량은, 전기 신호로 변환하여 신호의 아날로그량을 검출하고 있다. 아날로그 신호를 검출하기 위해서는 기준 전위가 필요하게 되지만, 기준 전위에는 신호 검출 회로의 접지 전위(virtual grand)가 사용되고 있다.
종래 기술에서도 전극선 피치보다 세밀한 피치로, 즉 고공간 해상으로 펜 접촉 위치를 검출하고 있었지만, 검출에는 복수의 픽셀로부터 아날로그 신호를 판독하고, 그들을 비교 연산하여 접촉 위치를 산출하고 있었다. 더욱 고해상도의 위치 산출을 하기 위해서는, 더욱 고정밀도의 아날로그 신호 검출이 요구된다. 하지만, 신호 검출 회로의 전기 노이즈에 의해 고정밀도 신호 검출은 곤란했다. 또한, 픽셀 출력 신호는, 각 픽셀의 위치의 차이에 의해 신호 전파 지연이 상이하기 때문에 정확한 아날로그 신호값을 검출하는 것도 어려운 문제점이 있었다.
이러한 문제를 해결하기 위해, 터치 패널 상의 인접하는 2개 픽셀의 출력 신호를 동시에 판독하고, 출력 신호의 전위차를 구하고, 그 값으로부터 펜 접촉 위치를 산출하는, 차분 센싱 수법을 이용하는 방법이 고안되었다.
차분 센싱 수법을 이용하면, 고정밀도 신호 검출의 장해가 되고 있었던 노이즈를 제거할 수 있다. 터치 패널에서는, 노이즈의 대부분은 터치 패널 기반을 통해 전극선에 혼입한다. 인접하는 픽셀 및 출력 신호를 판독하는 전극선은, 서로의 거리가 매우 가깝기 때문에, 혼입 노이즈는 거의 동일하고, 신호의 차분을 취하면 혼입 노이즈는, 서로 상쇄한다. 따라서, 노이즈의 영향을 제거한다.
또한, 종래 기술에서 사용되고 있는, 싱글 엔드 방식의 아날로그 신호 판독의 경우, 신호 지연의 영향을 그대로 받기 때문에, 고정밀도의 신호 검출은 곤란했지만, 차분 센싱에서는 더블 엔드 방식의 신호 판독을 이용하여 인접 픽셀간의 전위차를 산출한다. 즉, 신호의 상대값을 산출하여 사용하기 때문에 신호 지연의 영향도 극히 작아진다.
그러나, 차분 센싱에서는 신호의 상대값은 얻을 수 있지만 절대값은 얻을 수 없다. 상대값으로부터 펜 접촉 위치를 산출하기 위해서는 대안이 필요하며, 본 발명은, 상대값으로부터 펜 접촉 위치를 산출하기 위한 터치 패널을 제공하는 것이다.
특히, 본 발명의 제 1 실시예에 의하면, 스타일러스 펜과 같은 입력 수단의 터치 위치 중, X축 위치를 보다 정확히 감지할 수 있는 방안을 제공하며, 본 발명의 제 2 실시예에 의하면, 터치 위치 중, Y축 위치를 정확하게 감지할 수 있는 방안을 제공한다.
본 발명의 터치 패널은, 상호 인접하며, 적어도 2개의 주구간과 상기 적어도 2개의 주구간 각각을 재분할하는 적어도 2개의 서브 구간으로 나뉘어진 제 1 X 라인과 제 2 X 라인; 상기 제 1 X 라인 및 제 2 X 라인과 교차 배치되는 TD 전극 라인; 상기 제 1 X 라인과 제 2 X 라인에 양단자가 각각 연결되는 제 1 비교기와 제 2 비교기; 상기 제 1 X 라인과 제 2 X 라인에 연결되는 플립플롭 회로; 및 상기 플립플롭 회로에 전압을 인가하기 위한 φPRE 전극 라인과, VDD/2 전극 라인;을 포함하고, 상기 인접한 제 1 및 제 2 X 라인 사이에서 터치된 위치에 따른 제 1 시점에서의 전위 차이값과, 상기 인접하는 서브구간의 경계점에서의 전위값을 갖도록 제 2의 시점에서 상기 TD 전극 라인에 인가한 전위값을 비교하여 터치된 위치를 검출한다.
제안되는 바와 같은 터치 패널에 의해서, 펜 터치 위치를 보다 고해상도로 검출할 수 있는 장점이 있다.
도 1은 픽셀 X1Y1 상호 용량에 대한 펜 터치 위치의 영향을 보여주는 그래프이다.
도 2는 XY(TX,RX) 전극선에 대한 펜 위치 좌표를 보여주는 도면이다.
도 3은 상호 용량 변화분의 △Cm1 _1-△Cm2 _1의 결과를 보여주는 그래프이다.
도 4는 상호 용량 변화분의 차분
Figure pat00001
의 결과를 보여주는 그래프이다.
도 5는 본 발명의 제 1 실시예에 따라 터치 위치 중 X축 위치를 판단하기 위한 회로도를 보여주는 도면이다.
도 6은 본 발명의 제 1 실시예에 따라 X축 터치 위치를 판단하기 위한 제어신호 및 출력 신호의 타이밍챠트이다.
도 7은 손가락을 이용하여 터치패널에 접촉하는 영역(T)을 나타내는 도면이다.
도 8은 펜을 이용하여 터치 패널에 접촉하는 영역(T)을 나타내는 도면이다.
도 9는 X 전극 라인들에 대한 1/9 해상도를 실현하기 위한 CM의 거리 의존성을 나타낸 도면이다.
도 10은 RX 라인(Y 전극라인) 피치의 구간 분할예를 나타낸 도면이다.
도 11은 RX 라인(Y 전극라인)의 위치검출회로의 블록도이다.
도 12는 본 발명의 제 1 실시예에 따라 터치 위치를 판단하는 경우에 상호 용량 변화분의 차분
Figure pat00002
의 결과를 보여주는 그래프이다.
도 13은 본 발명의 제 1 실시예에 따라 Y축 터치 위치를 판단하기 위한 제어 신호 및 출력 신호의 타이밍챠트이다.
도 14는 본 발명의 제 2 실시예에 따른 터치 위치 중 Y축 위치를 판단하기 위한 회로도를 보여주는 도면이다.
도 15는 본 발명의 제 2 실시예에 따라 Y축 터치 위치를 판단하기 위한 제어신호 및 출력 신호의 타이밍 챠트이다.
도 16은 도 15의 타이밍 챠트와 다르게 TX1과 TD에 양방향의 스텝 펄스를 동시에 부여하는 경우의 타이밍 챠트이다.
이하에서는, 첨부된 도면들을 참조하여 본 발명의 터치 패널에 관하여 자세하게 살펴보기로 한다.
도 1 내지 도 8을 참조하여, 본 발명의 제 1 실시예에 따라, 터치 위치를 판단하는 구성에 대해서 상세히 살펴본다.
정전 용량 방식의 터치 패널에서는, 펜이 터치 패널면에 접촉하면, 터치 패널에 배열한 픽셀과 펜 사이에 새로 전계가 형성되어, 픽셀 내의 상호 용량이 감소한다.
픽셀 중심(즉, Y1 전극과 X1 전극 교점의 중심)을 XY 좌표의 원점(0, 0)으로 하고, 펜터치 중심을 (XT, YT)로 하면, XT=0, YT=0일 때에 픽셀 X1Y1 상호 용량의 감소량이 최대, 즉 상호 용량은 최소로 되는 것은 쉽게 이해할 수 있다.
터치 중심이 픽셀 X1Y1 중심에서 멀어짐에 따라 그 픽셀 상호 용량은 증가해 간다.
반대로, 인접 픽셀(픽셀 X2Y1, 픽셀 X1Y2 및 픽셀 X2Y2)의 상호 용량은 감소해 간다.
전자계 3차원 시뮬레이터를 이용하여 픽셀 X1Y1 상호 용량에 펜터치 위치가 미치는 영향을 계산한 결과의 예를 도 1에 나타낸다. 도 2에는 XY전극선에 대해 정의한 펜 위치 좌표를 나타낸다.
이 시뮬레이션 결과로부터, 픽셀 X1Y1 상호 용량은, 펜 위치가 원점(0, 0)에서 최소값을 나타내고, 타원형의 등고 윤곽선을 그리면서 상호 용량은 증가해 가는 것을 알 수 있다. 이 결과는, 픽셀 상호 용량의 변화량이 동일 값인 펜 접촉 위치가 타원 상에 무수히 존재하는 것을 나타내고 있고, 이 변화량만으로는 펜 위치를 특정할 수 없음을 알 수 있다.
그러나, 픽셀의 상호 용량은 직접 검출하는 것이 아님은 물론이다. Y1 전극선에 펄스 신호(예를 들면 0에서 VY로 변화하는 신호)를 부여하고, 픽셀 상호 용량 커플링에 의해 X1 전극선 상에 전위 변화를 발생시키고, 그 전위 변화량을 터치 신호로서 판독하는 간접적인 방법에 의해 상호 용량의 값을 산출한다. 픽셀 X1Y1의 상호 용량을 Cm-△Cm, X1 전극선의 부유 용량을 CP, Y1 전극선에 부여하는 펄스 전위를 0→VY로 하면, X1 전극선에 발생하는 전위 변화량 VX1은,
Figure pat00003
와 같이 얻어진다. VY와 CP를 알면 상호 용량은 산출할 수 있다.
본 발명의 실시예에서도 상기의 수학식에 따른 원리를 이용하지만, 차분 센싱이기 때문에, 인접하는 픽셀 X1Y1 및 픽셀 X2Y1 사이에 발생하는 전위차로부터 픽셀 상호 용량의 차분을 산출하므로 이를 변형한 식이 된다.
즉, 펜터치에 의해 픽셀 X1Y1의 상호 용량은 Cm-△Cm1 _1, 신호 출력 전극선 X1에 발생하는 전위 변화량은 V1 _1, 픽셀 X2Y1의 상호 용량은 Cm-△Cm2 _1, 신호 출력 전극선 X2에 발생하는 전위 변화량은 V2 _1이 된 것으로 한다. Y1 전극선에 부여하는 펄스 전위를 0→VY로 하면, 인접하는 전극선 X1과 전극선 X2 사이에 발생하는 전위차 △V21_1은,
Figure pat00004
와 같이 된다.
그리고, 인접하는 신호 출력 전극선의 부유 용량은 모두 CP이고, 이와 같이 구성하는 차분 센싱의 원리라 할 수 있다.
이와 같은 방법에 의해서, 상호 용량의 변화량의 차이 △Cm1 _1-△Cm2 _1을 동일 전자계 3차원 시뮬레이터를 이용하여 계산한 결과가 도 3에 도시되어 있다.
픽셀 X1Y1에만 주목한 경우에 비하면 터치 위치 Y 좌표의 영향은 작아져 있기는 하지만, 제로가 아니다. 이 결과 역시 인접 픽셀의 상호 용량의 차분만으로는 펜 접촉 위치의 특정은 할 수 없음을 알 수 있다.
인접 픽셀 상호 용량의 차이가 펜 접촉 위치 Y 좌표(펜 위치 중심은 Y1의 중점 Y=0에서 Y2의 중점 Y=a의 구간 내)의 함수로 되어 있는 것은, 펜의 접촉으로 발생한 전계의 영향이, 픽셀 X1Y1과 픽셀 X2Y1뿐만 아니라 픽셀 X1Y2와 픽셀 X2Y2에도 미치기 때문임을 알 수 있다.
그리고, 본 발명의 실시예들에서는, 펜(터치 입력 수단)의 지름이 Y 전극선 피치 a와 동일하거나 그보다 작은 현실을 바탕으로 전제로 하고 있음을 기억하여야 한다. 표준적인 터치 패널의 Y 전극선 피치는 5mm 정도이고, 현실적으로 펜의 지름이 5mm를 넘는 경우는 거의 없으며, 가령 5mm를 넘는 면적의 터치의 경우에도 본 발명을 적용할 수 있음은 물론이다.
펜 접촉 위치를 특정하기 위해서는, 펜 위치의 Y 좌표가 0≤Y≤a의 범위의 어디에 있어도(a는 Y 전극선의 피치) 인접 픽셀간의 전위차가 펜 위치 Y 좌표의 영향을 받지 않고, 동일한 값이 되도록 하면 된다.
픽셀 X1Y1의 용량 커플링에 의한 출력선 X1의 전위 변화에, 인접하는 픽셀 X1Y2의 용량 커플링에 의한 전위 변화를 더한 것을 터치 신호로서 판독하는 구성으로 하면 그 요청을 만족한다.
즉,
Figure pat00005
상기의 수학식 3을 터치 신호로서 판독한다.
이러한 사항에 기초하여, 상호 용량의 변화량의 차이
Figure pat00006
를 전자계 3차원 시뮬레이터를 이용하여 계산한 결과가 도 4에 도시되어 있다. 도 4를 참조하여 보면, 터치 위치 Y 좌표의 영향은 거의 제로로 되어 있다고 볼 수 있다.
따라서,
Figure pat00007
로부터 X 좌표를 특정할 수 있다.
이하, 이 구성을 실현하는 구체적 수단을 설명한다.
X 좌표 고해상도 검출 회로의 예가 도 5에 도시되어 있으며, 회로 동작 설명에 필요한 제어 신호 및 출력 신호의 타이밍 차트가 도 6에 도시되어 있다.
다만, 펜터치 위치의 X좌표를 고해상도로 연산하기 이전에, 터치 위치에 대한 Y전극의 검출이 선행되어야 하며, 본 실시예에 따라 Y전극의 검출은 터치 위치의 범위를 산정할 수 있도록, Y1≤Y(터치 위치의 Y좌표)≤Y2을 연산하는 동작이 먼저 수행된다.
도 5와 도 6에 도시된 고해상도로 X좌표를 연산하는 방법을 설명하기 이전에, Y좌표의 범위를 검색하는 방법에 대해서 설명하여 보기로 한다. Y좌표를 특정하기 않고, 범위로 먼저 연산하는 것은 터치 위치의 Y좌표 뿐만 아니라 X좌표도 빠른 속도로 연산해내기 위함이다.
Y좌표의 범위를 연산하기 위한 동작을, 첨부되는 도 7 내지 도 11을 참조하여 설명한다.
도 7은 손가락을 이용하여 터치패널에 접촉하는 영역(T)을 나타내는 도면이고, 도 8은 펜을 이용하여 터치 패널에 접촉하는 영역(T)을 나타내는 도면이고, 도 9는 X 전극 라인들에 대한 1/9 해상도를 실현하기 위한 CM의 거리 의존성을 나타낸 도면이고, 도 10은 RX 라인(Y 전극라인) 피치의 구간 분할예를 나타낸 도면이고, 도 11은 RX 라인(Y 전극라인)의 위치검출회로의 블록도이다.
먼저, 도 7에 도시된 바와 같이 인접하는 Y 전극 라인의 피치보다 접촉하는 영역(T)이 넓은 경우 손가락이 인접하는 Y 전극 라인 모두에 접해있기 때문에, 인접하는 Y 전극 라인(RX1, RX2) 모두 터치하고 있는 것으로 판단한다.
그리고, 도 8을 참조하면, Y 전극 라인들(RX)의 피치(Lp)보다 접촉하는 영역(T)의 폭이 좁기 때문에 펜과 터치 패널의 접촉 영역(T)의 중심이 RX 라인의 어디에 위치하는지의 위치정보, 즉 RX 라인피치(Lp)보다 높은 위치해상도가 필요하다.
도 9는 X 전극 라인들에 대한 CM의 의존성을 나타낸 그래프이다. 일반적으로 CM 값은 터치 위치의 함수로서 주어진다. CM이 터치되는 펜 위치의 어느 함수가 되는지는 X 전극 라인들(TX1~TXn)과 Y 전극 라인들(RX1~RXm)의 패턴에 의해 달라진다.
하기의 설명에서 RX1라인은 제 1 Y 전극라인을, 이와 인접하는 RX2라인은 제 2 Y 전극라인을 예로 들어 설명한다. CM은 유기전위에 영향을 미치는 라인마다 정의하고, 라인을 중심으로 좌우대칭을 향해 감소되는 값을 갖는다. 도 3에서는 설명을 간단히 하기 위해 구간 0≤X≤Lp에서 X의 1차원 함수로 변화하는 것으로 한다. 즉, CM1 및 CM2는 위치 X의 함수로 주어진다. CM0은 RX0라인에 영향을 미치는 성분이고, CM1은 RX1라인에 영향을 미치는 성분이다.
X 전극 라인들(TX1~TXn)과 Y 전극 라인들(RX1~RXm) 사이의 상호용량값이 변화하면 X 전극 라인을 VDD에 드라이브 시의 커패시티브 커플링(capacitive coupling)에 의해 Y 전극 라인에 전위변화량 △VRX가 발생한다. 이 변화량의 추이로부터 터치된 위치를 검출하게 된다.
CM1 및 CM2는 TX 라인과 RX1 및 RX2라인 사이의 상호용량으로, 터치 위치에 따라 상호 용량의 변화도 발생한다. X는 위치좌표인 것으로, RX1라인의 중심을 0, RX2라인의 중심을 Lp로 한다.
CM 값을 수식으로 나타내면 하기와 같다.
Figure pat00008
Figure pat00009
상기 수학식에서 CD는 더미 커패시터(dummy capacitor)의 커패시턴스를 나타낸다.
도 10에 도시된 바와 같이, 터치 위치를 3개의 구간, 즉, -Lp/4≤X〈Lp/4(주구간0), Lp/4≤X〈3Lp/4(주구간1), 3Lp/4≤X〈5Lp/4(구간3)으로 분할한다.
상기와 같이 구간을 분할하면, RX1-RX2 페어의 구간3과 인접하는 RX2-RX3 페어의 주구간0이 같은 구간이 되어 중복되므로 설명을 간단히 하기 위해 생략한다.
구간을 0≤X〈Lp/4으로 하지 않고, -Lp/4≤X〈Lp/4로 한 것은 CM1의 영향이 RX0-RX1에도 미치기 때문이다.
또한, 보다 높은 해상도에서의 위치 검출을 위해 주구간을 다시 서브 구간으로 분할한다. 서브 구간의 분할수는 필요로 하는 터치 위치 해상도에 따라 달라질 수 있다.
서브 구간 분할을 펜 터치 위치의 1/n 해상도로 검출함에 있어서, 우선 RX1-RX2 구간을 n-1 등분하여 생성되는 구간을, 서브 구간 1개의 구간 길이로 설정하고, 하나의 서브 구간의 중심이 X=0이 되도록 서브 구간별 배치를 실시한다.
예를 들어, 도 10에 도시된 바와 같이 1/9의 해상도로 검출하는 경우의 서브 구간 분할은, RX1-RX2 구간을 8등분하고 있으므로 하나의 서브 구간 길이는 Lp/8이 된다. 하나의 서브 구간 중심의 X 좌표값이 0이 되도록 서브 구간별 배치를 실시한다. 따라서 주구간0의 서브 구간의 경계점의 X 좌표는, -3Lp/16, -Lp/16, +Lp/16 및 +3Lp/16이 된다.
같은 방법으로, 주구간1에 속하는 서브구간의 경계점에서의 X좌표는 +5Lp/16, +7Lp/16, +9Lp/16 및 +11Lp/16이 된다. 양단에 존재하는 서브 구간의 길이는 Lp/16이 된다.
터치 위치 검출 해상도를 높이기 위한 프로세스는 크게 두 개의 단계로 이루어진다.
제 1 단계는 펜 터치 위치의 좌표를 해상도 1/3에서 검출한다. 제 2 단계는 상기 제 1 단계에서 얻은 해상도에서의 펜터치 위치 검출 결과를 토대로 고 해상도의 위치검출을 행한다.
상기 단계에서 축차 비교법(method of successive comparison, 逐次比較法)이 사용될 수 있다.
펜 터치의 유무 검출은 제 1 단계에서 행해진다. 제 1 단계는 해상도가 낮고, 데이터의 양이 적기 때문에 펜 터치 유무의 검출이 용이하고 신속하게 이루어질 수 있다는 장점이 있다.
다음으로 제 2 단계에서는 펜 터치가 있는 부분만을 선택적으로 동작시킨다. 펜 터치가 없다고 판단되는 TX 라인은 동작시키지 않는다. 고해상도의 터치 검출위치를 위해 동작되는 TX 라인의 수는 적을수록 좋기 때문에 검출 조작시간이 짧아질 수 있다는 이점이 있다.
이하 제 1 단계에 대해 보다 상세히 설명한다. 본 발명은 2개 신호의 차분을 검출하는 차분신호 센싱(differential signal sensing)으로 항상 2개의 인접하는 Y 전극 라인의 신호를 페어(pair) 신호로 취급한다.
본 발명의 실시예에 따르면, 서로 인접한 두 Y 전극 라인들 사이에 복수의 비교기들이 연결되고, 터치 스크린 상의 접촉 위치는 상기 비교기들의 출력 값들을 이용하여 구성된 출력 코드에 따라 검출될 수 있다.
펜 터치위치 검출 알고리즘은 RX1-RX2 페어의 디지털 출력 2b 코드 O1(비교기 1-1 출력을 상위 비트, 비교기 1-2의 출력을 하위 비트로 한다)에 더하여, 좌측에 인접하는 RX0-RX1페어의 디지털 출력 2b 코드 O0 또는 우측에 인접하는 RX2-RX3 페어의 디지털 출력 2b코드 O2의 어느 한쪽 또는 양쪽이 필요하므로 이를 전부 도시하였다.
먼저 X 전극 라인들(TX1~TXn)에는 그라운드 전압(GND)이 인가된다. 이를 위해, Y 전극 라인들(RX1~RXm)과 교차하는 방향으로 형성된 또 다른 TD 전극 라인(TD)에 그라운드 전압(GND)이 인가될 수 있다.
이후 t1의 시점에서 TX1라인에 VDD 전압이 인가된다. 이에 따라 RX1 라인의 전위는 CM1에 의한 커패시티브 커플링에 의해 RX라인에 전위변화량 △VRX가 발생한다. RX 라인은 최초 VDD/2로 프리차지 되어있다.
RX1 라인의 전위 VRX1(t1)을, CM1의 전위의존성을 반영하여 기술한 식은 하기와 같다.
Figure pat00010
상기 식에서 Cs는 샘플링 전압 유지 커패시터들(sampling voltage holding capacitors)의 커패시턴스를 나타내며, CE는 X 전극 라인과 Y 전극 라인의 교차 지점들에서의 커플링 커패시터 각각의 커패시턴스를 나타낸다.
마찬가지로 RX0, RX2, RX3 라인의 전위 VRX0(t1), VRX2(t1), VRX3(t1)을, CM1 및 CM2의 위치의존성을 반영하여 기술한 식은 하기와 같다.
Figure pat00011
t1의 시점에서 각 RX 라인의 전위는 상기 식에 의해 검출될 수 있다. 이에 의해 VRX0(t1)은 비교기 0-1의 샘플링 커패시터 CS0a로, VRX1(t1)은 비교기 1-1의 샘플링 커패시터 CS1a 및, 비교기 0-2의 샘플링 커패시터 CS0d로, VRX2(t1)은 비교기 2-1의 샘플링 커패시터 CS2a 및, 비교기 1-2의 샘플링 커패시터 CS1d로, VRX3(t1)은 비교기 3-1의 샘플링 커패시터 CS3a 및, 비교기 2-2의 샘플링 커패시터 CS2d로 유지된다.
다음으로, 해상도 1/3을 실현시키기 위해, TD는 t3의 시점에서 VDD/2로 드라이브 된다. 이에 따라 하기의 식이 성립하게 된다.
Figure pat00012
그리고 t4의 시점에서 S0b, S0c, S1b, S1c, S2b, S2c의 스위치를 오프시키면, 그 결과 VRX0(t3)는 비교기 0-2의 샘플링 커패시터 CSOc로, VRX1(t3)은 비교기 1-2의 샘플링 커패시터 CS1c 및, 비교기 0-1의 샘플링 커패시터 CS0b로, VRX2(t3)은 비교기 2-2의 샘플링 커패시터 CS2c 및 비교기 1-1의 샘플링 커패시터 CS1b로, VRX3(t3)은 비교기 3-2의 샘플링 커패시터 CS3c 및 비교기 2-1의 샘플링 커패시터 CS2b로, 각각 유지된다.
t8의 시점에서 비교기 0-1, 0-2, 1-1, 1-2 등을 활성화하여 차분 센싱을 동작시키면 차분전압(differential voltage)은 각각 하기의 식을 만족하게 된다.
Figure pat00013
Figure pat00014
Figure pat00015
Figure pat00016
Figure pat00017
Figure pat00018
△Vcomp1-1이 0보다 같거나 크면 비교기 1-1은 디지털 신호 1을 출력하고 0보다 작으면 0을 출력하며, 비교기1-1 출력을 상위 비트, 비교기 1-2의 출력을 하위 비트로 하여 2b 코드를 O1로 표시하면, 수학식 8 및 9로부터, -Lp/4≤X〈Lp/4의 경우 O1[00], 이를 십진법(decimal) {0}으로 한다. Lp/4≤X〈3Lp/4의 경우 O1[01], 이를 십진법(decimal) {1}로 한다. 3Lp/4≤X〈5Lp/4의 경우 O1[11], 이를 십진법(decimal) {2}로 한다. 즉, O1이 펜 터치 위치를 나타내고 있다.
마찬가지 방법으로 수학식 6, 7, 10, 11로부터 O0 및 O2의 코드를 구하고, O0→O1→O2의 코드열로 기술하면, -Lp/4≤X〈Lp/4의 경우, 즉, 구간 0의 경우, O0→O1→O2의 코드열은 [11]→[00]→[01], 즉 {2}→{0}→{1}이 된다. Lp/4≤X〈3Lp/4의 경우, O0→O1→O2의 코드열은 [11]→[01]→[00], 즉 {2}→{1}→{0}이 된다. 3Lp/4≤X〈5Lp/4의 경우, O0→O1→O2의 코드열은 [01]→[11]→[00], 즉 {1}→{2}→{0}이 된다.
상기 3개의 코드열 이외의 코드는 전부 [01]이 된다. 이에 따라 펜 터치가 없으면 O0→O1→O2의 코드열은 [01]→[01]→[01], 즉 {1}→{1}→{1}이 된다. 여기서 일반화하여 -Lp/4≤X〈Lp/4의 경우, 하나의 좌측 출력 코드를 추가하면 [01]→[11]→[00]→[01]이 되고, 3Lp/4≤X〈5Lp/4의 경우, 하나의 우측 출력 코드를 추가하면 [01]→[11]→[00]→[01]이 되어 양자의 구별이 불가능하게 된다. 그러나 전자는 1블록을 좌측으로 이동(shift)하고 있다. 상기 시프트를 보정하면 양자는 펜 터치의 위치로 동일한 영역을 나타내고 있음을 알 수 있다.
가장 좌측단의 페어에는 더 이상 인접하는 좌측의 페어가 존재하지 않으므로 이 영역의 펜터치는 고려하지 않아도 된다. 이는 가장 우측단의 페어에도 마찬가지로 적용된다.
가장 좌측단의 페어에 펜터치가 있으면 O0→O1→O2의 코드열은 펜터치의 위치에 따라 X〈Lp/4의 경우, 즉, 구간 0의 경우, O0→O1→O2의 코드열은 [00]→[01]→[01]이 된다. Lp/4≤X〈3Lp/4의 경우, 즉, 구간 1의 경우, O0→O1→O2의 코드열은 [01]→[00]→[01]이 된다. 3Lp/4≤X〈5Lp/4의 경우, 즉, 구간 2의 경우, O0→O1→O2의 코드열은 [11]→[00]→[01]이 된다.
상기에서 설명하였으나 가장 좌측단의 페어(RX0-RX1 페어)의 펜터치 위치 3Lp/4≤X〈5Lp/4의 코드열과, RX1-RX2 페어의 펜터치 위치 -Lp/4≤X〈Lp/4는 같은 코드열을 같게 된다.
마찬가지로 가장 우측단의 페어에 펜터치가 있으면, On -3→On -2→On -1의 코드열은 펜터치 위치에 따라, -Lp/4≤X〈Lp/4의 경우, 즉, 구간 0의 경우, On -3→On -2→On -1의 코드열은 [01]→[11]→[00]이 된다. Lp/4≤X〈3Lp/4의 경우, 즉, 구간 1의 경우, O0→O1→O2의 코드열은 [01]→[11]→[01]이 된다. 3Lp/4≤X의 경우, 즉, 구간 2의 경우, O0→O1→O2의 코드열은 [01]→[01]→[11]이 된다.
펜이 터치된 RX 페어의 좌우측에 인접하는 RX 페어 이외의 RX 페어의 출력코드(예를 들어, O3의 코드)는 반드시 [01]이 된다. 이 경우 투영 커패시턴스는 발생하지 않으므로 하기의 수학식을 만족하게 된다.
Figure pat00019
이들의 전위는 펜 터치가 있는 경우와 마찬가지로, VRX3(t1)은 비교기 3-1의 샘플링 커패시터 CS3a로 유지되고, VRX4(t1)은 비교기 3-2의 샘플링 커패시터 CS3d로 유지된다.
그리고 t3의 시점에서 하기의 수학식을 만족한다.
Figure pat00020
상기 전위도 펜 터치가 있는 경우와 마찬가지로, VRX3(t3)은 비교기 3-2의 샘플링 커패시터 CS3c로 유지되고, VRX4(t3)은 비교기 3-1의 샘플링 커패시터 CS3b로 유지된다. 각 비교기의 차분입력은 하기의 수학식을 만족한다.
Figure pat00021
상기로부터 다음의 규칙을 도출할 수 있다.
가장 좌측단의 페어(RX0-RX1 페어)는 O0=[00]={0}의 경우, 펜은 RX0-RX1의 구간 0에 터치하고 있다. O0=[01]={1}, O1=[00]={0}의 경우, 펜은 RX0-RX1의 구간1에 터치하고 있다. O0=[11]={2}, O1=[00]={0}의 경우, 펜은 RX0-RX1의 구간2에 터치하고 있다.
가장 우측단의 페어(RXn-1-RXn 페어)는 On -2=[11]={2}, On -1=[01]={1}의 경우, 펜은 RXn -1-RXn의 구간 1에 터치하고 있다. On -1=[11]={2}의 경우, 펜은 RXn -1-RXn의 구간 2에 터치하고 있다.
양 끝단 이외의 페어(RXk-RXk+1 페어)는 Ok -1=[11]={2}, Ok=[01]={1}, Ok+1=[00]={0}의 경우, 펜은 RXk -1-RXk의 구간 1에 터치하고 있다. Ok -1=[01]={1}, Ok=[11]={2}, Ok +1=[00]={0}의 경우, 펜은 RXk -1-RXk의 구간 2에 터치하고 있다.
상기 규칙의 어느 것에도 적용되지 않는 경우는 펜 터치는 없는 것으로 판정한다.
또한 RX1-RX2의 세번째 구간에 터치하고 있는 경우, 이는 RX0-RX1의 주구간0에 포함되는 것으로 해석하여 위치검출을 행한다.
이하, 제 2 단계에 대해 보다 상세히 설명한다. 상기 제 1 단계에서 주구간0에 펜 터치가 발생한 경우나, 주구간1에 펜 터치가 발생한 경우에도 기본적으로는 같은 조작이 되나, 각각의 경우를 따로 설명한다.
우선, 주구간0에 펜터치가 있는 경우를, 해상도 1/9에서 검출하는 경우를 예로 들어 설명한다. 펜 터치 위치가 어느 서브 구간에 있는지를 특정하여 1/9 해상도를 얻게 된다. 펜 터치가 존재하는 서브 구간의 특정순서는 하기와 같다.
CM의 값은 상기 수학식 1 및 2에서 특정된다. 예를 들어, 펜이 X〈0의 위치에서 터치되는 경우, TX를 VDD로 구동시켰을 때에 RX0 및 RX1에 유기되는 전위 RX0 및 RX1의 차분은 하기의 수학식을 만족하게 된다.
Figure pat00022
만약 서브 구간0s1과 0s2의 경계점 Xp= -3Lp/16에 펜이 터치하는 경우, RX1 및 RX0에 발생하는 차분전압은 하기의 수학식을 만족하게 된다.
Figure pat00023
펜터치 위치가 경계점보다 좌측에 존재하는 경우, 실제 펜 터치 위치를 반영한 차분전압은 수학식 15가 수학식 16보다 작아지게 된다. 즉, (수학식 15) - (수학식 16)〈0이면, 펜 터치 위치 X는 Xp보다 좌측, 다시 말해 서브구간0s1에 존재한다고 판단할 수 있다.
이러한 원리를 이용하여 펜 터치 위치 검출을 행하게 된다. 상기 수학식 16은 펜 터치 위치가 경계점의 좌측에 있는지, 우측에 있는지를 판별할 때에 비교의 기준을 제공하는 레퍼런스 전위를 나타내고 있다.
서브구간 0s4 및 0s5의 경계점 Xp = +3Lp/16에 펜이 터치하고 있는 경우도 Xp = -3Lp/16에 펜이 터치하고 있는 경우와 마찬가지로 생각할 수 있다. 다만, 이 경우는 RX1 및 RX2에 유기되는 전위 VRX1 및 VRX2의 차분에 주목하여 하기의 수학식을 얻을 수 있다.
Figure pat00024
만약 서브 구간 0s4와 0s5의 경계점 Xp = +3Lp/16에 펜이 터치하고 있으면, 차분전압은 하기의 수학식을 만족하게 된다.
Figure pat00025
상기 수학식에 의해 서브 구간 0s1과 0s2의 경계점의 레퍼런스 전압과 같아짐을 알 수 있다. 이는 CM1이 X=0의 대칭중심, CM0과 CM2가 X=0을 대칭중심으로 하고 있기 때문이다. 이로부터 TD를 구동하는 전압은 같은 값이 되므로, 대칭 경계점의 차분전압비교가 동시에 이루어질 수 있다. 펜 터치 위치는 (수학식 17) - (수학식 18)〉0이면 펜 터치 위치 X는 Xp보다 우측, 즉 서브 구간 0s5에 존재한다고 판정한다.
이하, 도 11을 참고하여 기본적인 회로의 동작에 대해 설명한다.
제 2 단계는 2개의 사이클(2-1 및 2-2)을 갖고, 펜 터치 위치가 서브 구간 0s1 또는 0s5에 존재하는 경우, 2-1 사이클에서 어느 것인지를 특정한다. 펜 터치 위치가 그 이외(0s2, 0s3, 0s4)인 경우 2-2의 사이클에서 하나로 특정한다.
2-1 사이클은, t1의 시점에서 TX를 구동시키고, 각 RX 라인에 전위(VRX0(t1), VRX1(t1), VRX2(t1))를 유기한다. 그리고 t2의 시점에서 비교기의 한쪽 입력 스위치를 오프하고, 유기전압을 샘플링 커패시터 Cs에 유지한다. 즉, S0a, S0d, S1a, S1d, S2a, S2d의 스위치를 오프시킨다.
VRX0(t1)은 비교기 0-1의 샘플링 커패시터 CS0a로, VRX1(t1)은 비교기 1-1의 샘플링 커패시터 CS1a 및, 비교기 0-2의 샘플링 커패시터 CS0d로, VRX2(t1)은 비교기 2-1의 샘플링 커패시터 CS2a 및, 비교기 1-2의 샘플링 커패시터 CS1d로 유지된다.
t3의 시점에서 TD를 5VDD/8로 구동하고, 각 RX라인에 전위 VRX0(t3), VRX1(t3), VRX2(t3)를 유기한다.
구체적으로, 구동한 경계점에서 펜이 터치된 경우 제 1 Y전극 라인 및, 이와 인접하는 제 2 Y전극 라인에 유기되는 전위의 차이와 같은 전위를 t3의 시점에서 유기되도록 TD에 전위를 부여하게 된다.
즉, 전하량 Q는 전기용량 C 및 전위차 V의 곱에 비례하는데, 터치된 영역은 커패시턴스가 변화하므로, 터치된 영역의 전하량이 변하게 된다. 이를 고려하여, t3의 시점에서 TD에 인가되는 V를 변화시켜 t1의 시점에서 얻어진 전위와 비교한다(상기 수학식 15, 16 및 관련설명 참조).
이에 따라 t1의 시점에서 얻은 전위가 t3의 시점에서 얻은 전위보다 높은지를 판단하여 터치된 영역의 위치를 검출하게 된다.
t4의 시점에서 S0b, S0c, S1b, S1c, S2b, S2c의 스위치를 오프시킨다. VRX0(t3)은 비교기 0-2의 샘플링 커패시터 CS0c로, VRX1(t3)은 비교기 1-2의 샘플링 커패시터 CS1c 및, 비교기 0-1의 샘플링 커패시터 CS0b로, VRX2(t3)은 비교기 2-2의 샘플링 커패시터 CS2c 및, 비교기 1-1의 샘플링 커패시터 CS1b로 유지된다.
이에 의해 비교기 0-2 및 1-2의 입력 차분전압은 하기의 수학식을 만족하게 된다.
Figure pat00026
Figure pat00027
이에 따라 (수학식 15) - (수학식 16)의 결과가 비교기 0-2의 출력(단, 극성은 반대)이 되고, (수학식 17) - (수학식 18)의 결과가 비교기 1-2의 출력(단, 극성은 반대)이 된다.
따라서, 비교기 0-2의 출력이 1(△Vcomp0-2>0)이 되면, 펜 터치 위치가 서브 구간 0s1에 있다고 판단하게 된다.
비교기 1-2의 출력이 0(△Vcomp1-2〈0)이 되면, 펜 터치 위치가 서브 구간 0s5에 있다고 판단하게 된다.
또한, 이때의 비교기 0-1 및 1-1은 하기의 수학식을 만족하게 된다.
Figure pat00028
Figure pat00029
다음으로 2-2의 사이클은 t1의 시점에서 TX를 구동하고, 각 RX 라인에 전위(VRX0(t1), VRX1(t1), VRX2(t1))를 유기한다.
그리고, 마찬가지로 t2의 시점에서 비교기의 한쪽 입력 스위치를 오프하고, 이들 유기전압을 샘플링 커패시터에 유지한다.
t3의 시점에서 TD를 7VDD/8로 구동하고, 각 RX 라인에 전위(VRX0(t3), VRX1(t3), VRX2(t3))를 유기한다.
서브 구간 0s2와 0s3의 경계점 Xp=-Lp/16 및 서브 구간 0s3 및 0s4의 경계점 Xp=+Lp/16에 레퍼런스 전압을 계산하면 하기의 수학식이 도출된다.
Figure pat00030
이에 따라 TD를 7VDD/8로 구동한다. 또한 비교기 0-2 및 1-2의 차분전압은 하기의 수학식을 만족한다.
Figure pat00031
Figure pat00032
따라서 2-1 사이클에서 펜 터치 위치가 0s2, 0s3, 0s4의 어느 하나로 판별되는 경우, 비교기 0-2의 출력이 1(△Vcomp0-2>0)이면 펜 터치 위치가 서브 구간 0s2에 있다고 판별한다. 그리고 비교기 1-2의 출력이 0(△Vcomp1-2〈0)이면 펜 터치위치가 서브 구간 0s4에 있다고 판별한다. 또한 비교기 0-2의 출력이 0 또는 비교기 1-2의 출력이 1이면 펜 터치위치가 서브 구간 0s3에 있다고 판별한다. 상기 과정에 의해 주구간0에서 펜 터치의 위치를 1/9의 해상도로 검출할 수 있게 된다.
주구간1에 펜 터치가 있고 그 위치를 1/9의 해상도에서 검출하는 과정도 상기와 대부분 동일하다. 단지, 주구간 1에서는 CM1과 CM2가 X=Lp/2를 대칭 중심으로 하고 있기 때문에 서브구간의 대칭경계점도 X=Lp/2가 대칭중심이 되어 있다는 점에서 상이하다.
이를 고려하여 서브 구간 1s1과 1s2의 경계점의 레퍼런스 전압을 계산하면 하기의 수학식이 성립된다.
Figure pat00033
서브 구간 1s4와 1s5의 경계점의 레퍼런스 전압을 계산하면 하기의 수학식이 성립된다.
Figure pat00034
2-1의 사이클에서 TD를 3VDD/8로 구동하면 비교기 1-1 및 1-2의 차분전압은 하기와 같다.
Figure pat00035
Figure pat00036
따라서, 비교기 1-2의 출력이 1(△Vcomp1-2>0)이면, 펜 터치의 위치가 서브 구간 1s1에 있다고 판별한다. 또한 1-1의 출력이 0(△Vcomp1-1〈0)이면, 펜 터치의 위치가 서브 구간 1s5에 있다고 판별한다.
2-2의 사이클에서는 TD를 VDD/8로 드라이브한다. 그 이유는 서브구간 1s2와 1s3의 경계점에서의 레퍼런스 전압이,
Figure pat00037
이고, 서브 구간 1s3과 1s4의 경계점에서의 레퍼런스 전압이,
Figure pat00038
이기 때문이다. TD를 VDD/8로 드라이브하면 비교기 1-1 및 1-2의 차분전압은,
Figure pat00039
Figure pat00040
이 된다. 따라서 2-1 사이클에서 펜 위치가 1s2, 1s3, 1s4의 어느 하나가 된다고 판별된 경우, 비교기 1-2의 출력이 1(△Vcomp0-2>0)이면, 펜 터치위치가 서브 구간 1s2에 있다고 판단한다. 비교기 1-1의 출력이 0(△Vcomp1-2〈0)이면, 펜 터치위치가 서브 구간 1s4에 있다고 판단한다. 비교기 1-1의 출력이 1 또는 비교기 1-2의 출력이 0이면, 펜 터치위치가 서브 구간 1s3에 있다고 판단한다. 또한 이때의 비교기 0-2의 출력은 비교조건이 없기 때문에 펜 터치위치의 판별에 기여하지 않는다.
이상과 같이, 해상도 1/9에서 펜 터치 위치의 검출에 대해 설명하였다. 해상도가 1/4 또는 1/5이어도 무방한 경우에는 제 2 스텝은 1사이클로 족하다. 또한 해상도가 1/6, 1/7, 1/8, 1/9 필요한 경우에는 제 2 스텝은 2사이클이 필요하다. 해상도가 1/9 이상 필요한 경우에는 제 2 스텝은 3 사이클 또는 그 이상 필요하게 된다.
또한, 제 1 스텝에서 펜 터치 위치를 알 수 있으므로, 펜 터치가 없다고 판별된 TX 라인은 제 2 스텝에서 구동할 필요는 없다. 즉 TX를 풀스캔할 필요가 없고, 필요한 TX 라인만을 선택적으로 구동하면 되므로 제 2 스텝의 TX 스캔 시간이 단축될 수 있다.
그리고, 제 2 스텝만 TX 구동전위의 레벨을 VDD가 아닌, 예를 들어 2VDD와 같이 높여도 무방하다. 이러면 RX 라인에 유기되는 전위도 2배가 된다. 제 2 스텝에서는 필요한 TX 라인만을 선택적으로 구동하므로, TX 구동레벨을 2배로 하여도 소비전력은 크게 증가하지 않는다. 또한 TX 구동레벨을 2배로 하면 TX라인 전위의 정정시간(settling time)은 길어지게 되나, 이것도 필요한 TX라인만을 선택적으로 구동하므로 정정시간의 증가가 전체 검출시간에 미치는 영향은 작게 되고, 2배로 하여 검출 해상도를 향상시킬 수 있다.
그리고, 전술한 터치패널의 작동방법에 관련된 구동 알고리즘은 집적회로(IC)에 적용될 수 있고, 상기 집적회로는 터치 패널의 구동칩에 적용되어 구현될 수 있다.
상기 집적회로(IC:200)는 터치되는 위치에 따라 각각 다른 제 1 입력신호를 받는 양의 입력단자, 제 2 입력신호를 받는 음의 입력단자 및 상기 제 1 입력신호 및 제 2 입력신호의 비교신호를 출력하는 출력단자를 가지는 복수의 비교기와, 상기 양의 입력단자 및 음의 입력단자와 연결되고, 드라이브 전압을 인가하는 전압인가부(150) 및, 상기 복수의 비교기의 비교신호를 판독하여 위치신호를 생성하는 연산부(100)를 포함한다.
상기 양의 입력단자 및 음의 입력단자 사이의 전압차이는 적어도 2개의 주구간과 상기 적어도 2개의 주구간 각각을 재분할하는 적어도 2개의 서브구간으로 나뉘고, 상기 전압인가부(150)에서 인가하는 전압은 상기 인접하는 서브구간의 경계점에서의 전압이 된다.
그리고 상기 연산부(100)는 양의 입력단자 및 음의 입력단자에서 터치된 위치에 따른 전위차이값과, 상기 인접하는 서브구간의 경계점에서의 전위값을 갖도록 상기 전압인가부에서 인가한 전위값을 비교하여 터치된 위치를 검출한다.
또한 상기 연산부(100)는 병렬로 연결된 상기 복수의 비교기를 한 그룹으로 하였을 때, 인접하는 다른 그룹의 비교기의 비교신호를 수신하여 위치신호를 생성할 수 있다.
아울러, 상기 집적회로는 터치 패널에 단독으로, 또는 개인휴대단말기의 칩이나 LCD 구동칩 등에 일체화되어 원 칩(ONE-CHIP)으로 실장될 수 있다.
이상에서, 도 7 내지 도 11을 참조하여, 터치 위치의 Y좌표에 대한 범위, 즉, Y1≤Y≤Y2을 연산하는 방법에 대해서 설명하였다. 다만, 도 7 내지 도 11 및 그에 대한 설명에서, 펜터치의 X좌표를 즉시 검출하지 않은 이유는, 고해상도 펜터치 X 위치 검출을 위한 Y스캔을 최소한으로 하기 위해서이다.
즉, 펜터치 위치는 Y1≤Y≤Y2인 것을 알기 때문에 Y 전극선 Y1 및 Y2만 스캔한다. 이하에서는, 도 5와 도 6을 참조하여, 펜터치 위치의 X좌표를 연산하기 위한 방법의 설명을 이어본다.
우선, 타임 t0(기준 시간 또는 제 1 시간)보다 이전에, 모든 X 전극선은
Figure pat00041
로, 모든 Y 전극선은 0으로 프리차지한다.
FF1 및 FF2는 위에서 설명하였지만, 다이나믹형의 플립플롭(Flip-Flop)이다. 타임 t0이전은 Flip-Flop 기능은 활성화되어 있지 않기 때문에, 어떠한 신호가 입력되어도 회로 응답은 하지 않는다.
타임 t0x(기준 시간 또는 제 1 시간)에서 ΦPRE를 VDD에서 0으로 하고, X 전극선 X1 및 X2
Figure pat00042
로 드라이브하고 있는 드라이버를 차단한다. X1 및 X2는 플로팅 상태로
Figure pat00043
를 유지한다.
타임 t1x(제 2 시간)에서 Y1 및 Y2를 0에서 VY로 드라이브한다. Y1과 Y2를 드라이브할 때, 양자는 동시에 변화되지 않아도 전혀 문제없으므로, 타이밍을 맞출 필요는 없다.
Y1 및 Y2를 0에서 VY로 드라이브한 결과, X1 및 X2의 전위 VRX1(t1x) 및 VRX2(t1x)는,
Figure pat00044
로 된다.
이들의 전위는, FF1 및 FF2 중 하나의 입력의 샘플링 커패시터 Ca 및 Cd에 차지로 변환되어 유지된다.
타임 t2x(제 3 시간)에서 스위치(S1a) 및 스위치(S1d)는 차단된다. FF1 및 FF2의 입력의 샘플링 커패시터 Ca 및 Cd의 차지는 t2x에서 스위치가 차단된 후에도 다이나믹 유지된다.
타임 t3x(제 4 시간)에서 TD를 0에서 VDMY1로 드라이브한다. 그 결과, 더미 커패시터 CD가 커플링되어 X1 및 X2의 전위를 △VDMY1만큼 상승시킨다. 따라서, X1 및 X2의 전위 VRX1(t3x) 및 VRX2(t3x)는,
Figure pat00045
로 된다.
여기서,
Figure pat00046
이다.
이들의 전위는, FF1 및 FF2 중의 다른 하나의 입력의 샘플링 커패시터(Cb) 및 샘플링 커패시터(Cc)에 차지로 변환되어 유지된다.
타임 t4x(제 5 시간)에서 스위치(S1b) 및 스위치(S1c)는 차단된다. FF1 및 FF2의 입력의 샘플링 커패시터(Cb) 및 샘플링 커패시터(Cc)의 차지는 t4x에서 스위치가 차단된 후에도 다이나믹 유지된다.
타임 t5x(제 6 시간)에서 FF1 및 FF2의 Flip-Flop 기능을 활성화하면 FF1 및 FF2는 각각,
Figure pat00047
의 연산을 하여 결과가 0 혹은 양이면 디지털 값 1을 출력하고, 음이면 0을 출력한다.
즉, 예를 들면 FF1의 출력이 0인 경우
Figure pat00048
이고, FF2의 출력이 1인 경우
Figure pat00049
인 것을 알 수 있다.
즉,
FF1/FF2=01인 경우
Figure pat00050
FF1/FF2=00인 경우
Figure pat00051
FF1/FF2=11인 경우
Figure pat00052
의 판단을 하고 있는 것이 된다. 즉, 아날로그 입력값
Figure pat00053
을 비교 기준값(아날로그 값) ±△VDMY1과 대소 비교하여 그 결과를 2b디지털 출력하고 있다. 이는 즉, 아날로그 입력
Figure pat00054
을 SA(Successive Approximation) 타입의 ADC(Analog Digital Converter) 원리를 이용하여 AD 변환한 것이 된다.
SA ADC에서 이루어지고 있는 수법과 동일한 순서로, 상기의 동작을 필요한 만큼 반복하여 X 좌표의 해상도를 높인다.
최초의 사이클은 비교 기준값을 ±△VDMY1로 취했기 때문에, 다음의 사이클에서는 최초의 사이클의 결과에 대응하여, 예를 들면 FF1/FF2=01이면
Figure pat00055
이기 때문에, 다음의 비교 기준값에는
Figure pat00056
을 부여하고, 비교를 계속해 나간다.
터치 위치 Y 좌표의 특정 때에도 기본적으로는 X 좌표를 특정하는 것에 이용한 방법과 동일한 방법을 이용한다.
따라서, 차분 신호 검출 수법을, Y 좌표를 구하는 경우에도 이용하는 것은 동일하지만, 그러기 위해서는 Y방향의 신호의 차분을 취할 필요가 있다.
예를 들면, Y1에 펄스 신호를 부여하여 픽셀 X1Y1의 상호 용량 커플링에 의해 X1 전극선에 발생한 전위 변화와, Y2에 펄스 신호를 부여하여 픽셀 X1Y2의 상호 용량 커플링에 의해 X1 전극선에 발생한 전위 변화의 차분, 즉 Y방향의 차분을 취하는 것이 필요하다.
Y방향의 차분을 취하기 위해서는, 동일 동작 사이클 내에서, 인접하는 Y1과 Y2에, 예를 들면 Y1에는 0에서 VY로 변화하는 펄스, Y2에는 VY에서 0으로 변화하는 펄스와 같은 역방향 전위 펄스를 부여한다.
이때, Y1과 Y2에 부여하는 펄스의 타이밍은 동시여도 좋고, 그 중의 하나가 다른 하나보다 지연되어 있어도 상관없다.
Y방향의 차분을 취하는 것에 더하여, X방향으로 인접하는 픽셀 출력의 합을 취할 필요가 있다.
그 이유는, 펜 위치의 X 좌표가 0≤X≤a의 범위의 어디에 있어도 Y1과 Y2 전극선 간의 전위 변화가 펜 위치 X 좌표의 영향을 받지 않고 동일 값이 되도록 하기 위해서이고(여기서 a는 X 전극선의 피치이다), 픽셀 X1Y1의 용량 커플링에 의한 전위 변화와, 인접하는 픽셀 X2Y1의 용량 커플링에 의한 전위 변화를 가산한 값을 터치 신호로 본다.
즉,
Figure pat00057
을 터치 신호로 한다.
상호 용량의 변화량의 차이
Figure pat00058
을 전자계 3차원 시뮬레이터를 이용하여 계산한 결과를 도 12에 나타낸다.
터치 위치 X 좌표의 영향은 거의 제로가 되어 있는 것을 알 수 있다.
따라서,
Figure pat00059
로부터 X 좌표를 특정할 수 있다.
그 다음, Y 좌표를 특정하여야 하는데, Y 좌표를 고해상도로 검출하기 위한 회로 구성은, 도 11 또는 도 5에 도시된 회로 어느 것을 이용하는 것이 가능하다. 실질적으로, 도 5와 도 11은 동일하기 때문이다. 다만, Y좌표를 특정하기 위한 회로의 제어 방법은, 이하의 방법으로 실시하여야 한다.
회로 동작 설명에 필요한 제어 신호 및 출력 신호의 타이밍 차트를 도 13에 나타낸다.
펜터치 위치 Y 좌표의 고해상도 검출은, X 좌표의 고해상도 검출을 완료하고나서 진행한다.
따라서, Y 좌표의 고해상도 검출 개시 시점에서는 펜터치 위치 X 좌표는 알고 있는 것이 전제가 된다. 따라서, Y스캔은 Y1 및 Y2에만 한정(함축)하여 진행한다.
우선, 타임 t0y보다 이전에, 모든 X 전극선은
Figure pat00060
로, 모든 Y 전극선(Y1~Yn)은 0으로 프리차지한다.
타임 t0y에서 Y2를 0에서 VY로 한다. 이때 X 전극선은
Figure pat00061
로 드라이브(프리차지)된 채로이다.
타임 t1y에서 ΦPRE를 VDD에서 0으로 하고, X 전극선 X1 및 X2
Figure pat00062
로 드라이브하고 있는 드라이버를 차단한다. X1 및 X2는 플로팅 상태로
Figure pat00063
를 유지한다.
타임 t2y에서 Y1은 0에서 VY로, Y2는 VY에서 0으로 드라이브한다. Y1과 Y2를 드라이브할 때, 양자는 동시에 변화하지 않아도 무방하다.
Y1 및 Y2를 드라이브한 결과, X1 및 X2의 전위 VRX1(t2y) 및 VRX2(t2y)는,
Figure pat00064
Figure pat00065
로 된다.
고공간 해상도 펜터치 X 위치 검출시와는 상이한 전위로 되어 있는 것에 주의할 필요가 있다.
이들의 전위는, FF1 및 FF2 중 하나의 입력의 샘플링 커패시터 Ca 및 Cd에 차지로 변환되어 유지된다.
타임 t3y에서 스위치(S1a) 및 스위치(S1d)는 차단된다. FF1 및 FF2의 입력의 샘플링 커패시터 Ca 및 Cd의 차지는 t3에서 스위치가 차단된 후에도 다이나믹 유지된다.
타임 t4y에서 ΦPRE를 0에서 VDD로 하고, X 전극선 X1 및 X2를 다시
Figure pat00066
로 드라이브한다.
이어서, 타임 t5y에서 ΦPRE를 VDD에서 0으로 하고, X 전극선 X1 및 X2
Figure pat00067
로 드라이브되어 있는 드라이버를 다시 차단하고, X1 및 X2를 플로팅 상태로 하여
Figure pat00068
를 유지한다.
타임 t6y에서 Y1은 VY에서 0으로, Y2는 0에서 VY로 드라이브한다. 즉, t2y로 드라이브한 극성과 반대의 극성 신호를 부여하여 드라이브한다. 그 결과 X1 및 X2의 전위 VRX1(t6y) 및 VRX2(t6y)는,
Figure pat00069
로 된다.
동시에, 타임 t6y에서 TD를 0에서 VDMY1로 드라이브한다. 그 결과, 더미 커패시터 CD가 커플링되어, X1 및 X2의 전위는 △VDMY1만큼 상승한다. 따라서, X1 및 X2의 전위 VRX1(t6yd) 및 VRX2(t6yd)는,
Figure pat00070
로 된다.
이들의 전위는, FF1 및 FF2 중의 다른 하나의 입력의 샘플링 커패시터(Cb) 및 샘플링 커패시터(Cc)에 차지로 변환되어 유지된다.
타임 t7y에서 스위치(S1b) 및 스위치(S1c)는 차단된다. FF1 및 FF2의 입력의 샘플링 커패시터(Cb) 및 샘플링 커패시터(Cc)의 차지는 t7y에서 스위치가 차단된 후에도 다이나믹 유지된다.
타임 t8y에서 FF1 및 FF2의 Flip-Flop 기능을 활성화하면 FF1 및 FF2는 각각
Figure pat00071
의 연산을 하여 결과가 0 혹은 양이면 디지털 값 1을 출력하고, 음이면 0을 출력한다.
즉, 예를 들면 FF1의 출력이 0인 경우
Figure pat00072
이고, FF2의 출력이 1인 경우
Figure pat00073
인 것을 알 수 있다.
즉, FF1/FF2=01인 경우
Figure pat00074
의 판단을 하고 있고, 이는 X 좌표를 구한 경우와 동일하다.
이 경우에도 SA ADC의 수법과 동일한 순서를 필요한 사이클 수 만큼 반복해가면 필요한 해상도를 얻을 수 있다.
전술한 바와 같은 방법에 의하여, Y좌표의 범위가 산정되고, 그 후 고해상도로 터치의 X좌표가 특정되며, 특정된 X좌표를 이용하여 Y좌표 역시 특정하게 된다.
다음으로, 본 발명의 제 2 실시예에 따른, 터치 위치에 대해서 Y축 위치를 선행하여 특정하고, 그 후 X좌표의 위치를 특정하는 방법에 대해서 설명하여 본다.
도 14는 본 발명의 제 2 실시예에 따른 터치 위치 중 Y축 위치를 판단하기 위한 회로도를 보여주는 도면이다. 도 15는 본 발명의 제 2 실시예에 따라 Y축 터치 위치를 판단하기 위한 제어신호 및 출력 신호의 타이밍 챠트이다. 도 16은 도 15의 타이밍 챠트와 다르게 TX1과 TD에 양방향의 스텝 펄스를 동시에 부여하는 경우의 타이밍 챠트이다.
도 14 내지 도 16을 참조하면, 본 발명의 제 2 실시예는, 회로 구성 소자의 개수를 줄이기 위해서, 비교기의 수를 최소한으로 하는 구성이다.
고해상도 XY 좌표 검출 시간의 단축이 필요한 경우에는 비교기의 수를 늘리면 되고, 그와 같이 하는 것에 의해 연산에 필요한 모든 값을 1사이클로 얻을 수 있다. 이러한 확장에 대해서 설명을 생략하기로 한다.
터치 위치의 Y 좌표 고해상도 검출 연산이 필요한 경우는, 인접 RX선의 차분 신호 연산 처리에 의해 터치가 있다는 것을 안 경우이고, 터치가 없는 경우에는 당연히 그러한 Y 좌표 연산의 필요는 없다.
이러한 사실에 기초하여, 본 실시예에서는, 우선, 인접 RX선의 차분 신호 연산 처리에 의해 터치의 유무를 검지한다.
이 동작을 수행하는 모드를 통상 모드라 명칭할 수도 있다.
터치의 유무 검지를 위해, RX 신호선 쌍(이 도면에는 RX1과 RX2의 쌍만 도시했지만, 실제로는 쌍의 수는 2개 이상이 되는 것은 물론이다)에 대해 비교기는 2개 마련된다.
그리고, TX선 중의 하나를 선택하여 스텝 펄스를 부여하고, 그 펄스를 부여한 것에 의해 RX 신호선 쌍에 생기는 전위차를, TD선에 스텝 펄스를 부여하여 더미 커패시턴스(CD)을 통해 RX 신호선에 발생시킨 변위 전위값과 비교하여, RX 신호선 쌍 전위차가 변위 전위값보다 큰 경우, 터치 있음으로 판단한다. 이 회로 동작은 도 5와 도 11과 관련되는 설명과 유사하므로, 자세한 설명은 생략하기로 한다.
터치 없음의 결과가 얻어진 경우, Y 좌표 고해상도 검출 연산은 하지 않고, 스텝 펄스를 다음 TX선에 부여하고, 터치의 유무 검출 동작을 수행하는 통상 모드를 계속한다.
TX1에 스텝 펄스를 부여하는 사이클을 이하, TX1 사이클이라 한다.
TX1 사이클 직전의 사이클에서는 터치 없음이고, TX1 사이클에서 최초로 터치 있음이라는 결과가 얻어졌다고 가정한다.
이 경우, TX1 사이클 동작의 종료를 대기하여, TX1에 주목한 Y 좌표 고해상도 검출 연산 모드를 시작한다.
Y 좌표 고해상도 검출 연산 모드의 동작을 도 15의 타이밍 차트를 참조하면서 설명한다.
Y 좌표 고해상도 검출 연산 모드 동작 개시 전은, 통상 모드도 동일하지만, 회로는 대기(standby) 상태로 되어 있다.
대기에서는, 모든 TX선 및 TD선은 0V(low)로 되어 있다.
ΦPRE는 VDD(high)로 되어 있고, 모든 RX선은 VDD/2로 프리차지된 상태로 되어 있다.
또한, 비교기의 입력 스위치(S1a, S1b, S1c, S1d)는 온으로 되어 있고 RX선과 접속된 상태로 되어 있다.
Y 좌표 고해상도 검출 연산 모드 동작이 개시되면, 타이밍 t1에서 TX1 사이클의 다음 사이클에서 액세스되는 TX선, 즉 TX2가 high로 드라이브된다.
이때, ΦPRE는 VDD(high)를 유지하고 있기 때문에, TX2가 high로 드라이브되어도 RX선의 전위는 VDD/2의 프리차지 상태를 유지한다.
타이밍 t2에서 ΦPRE는 0V(low)로 되고, RX선을 드라이브하고 있었던 신호는 RX선에서 차단된다. RX선은 플로팅 상태로 되고, 프리차지 레벨 VDD/2가 다이나믹 상태로 유지된다.
이어서 비교기의 입력 스위치(S1b) 및 스위치(S1c)를 오프로 한다.
그 결과, comp1 및 comp2 중 하나의 입력에 접속된 샘플링 커패시터 Csb 및 Csc에는 RX선에 설정한 전위 레벨 VDD/2가 다이나믹 상태로 유지된다.
타이밍 t3에서 TX1을 low에서 high로 드라이브한다(TX1에 스텝 펄스를 부여하는 것과 동일함).
그 결과, 통상 모드와 동일한, 상호 용량 CE11 및 CE21의 값에 대응한 양의 변위 전위(커플링 전압) △VCE11 및 △VCE21이 RX1 및 RX2에 발생한다.
타이밍 t4에서 TX2를 high에서 low로 드라이브한다. 그 결과, 통상 모드와는 반대로, 상호 용량 CE12 및 CE22의 값에 대응한 음의 변위 전위(커플링 전압) -△VCE12 및 -△VCE22가 RX1 및 RX2에 발생한다.
결과적으로 RX1 및 RX2의 전위 VRX1 및 VRX2는, VRX1=VDD/2+(△VC11-△VC12), VRX2=VDD/2+(△VC21-△VC22)
가 된다.
그리고, 타이밍 t5에서 TD를 0V에서 VD1로 인상시킨다.
Figure pat00075
의 관계가 성립되어 있다고 하면, 양의 변위 전위(커플링 전압) △VD가 RX1 및 RX2에 발생한다. 또, CP는 RX선의 부유 용량이다.
결과적으로 RX1 및 RX2의 전위 VRX1 및 VRX2는, VRX1=VDD/2+(△VC11-△VC12+VD), VRX2=VDD/2+(△VC21-△VC22+VD) 가 된다.
이들의 전위는 comp1 및 comp2 중의 다른 하나의 입력에 접속된 샘플링 커패시터 Csa 및 Csd에 유지되고, 입력 스위치(S1a) 및 스위치(S1d)가 오프로 된 후에는, 다이나믹 상태로 유지된다.
따라서, comp1에서는 다이나믹 유지된 입력 전위 VRX1=VDD/2+(△VC11-△VC12+VD)와, VDD/2 의 비교 연산이 이루어지게 된다.
즉, Y방향으로 인접하는 2개의 상호 용량 신호의 차분, △VC11-△VC12 와 경계 전위 -△VD 의 비교 연산이 이루어지게 된다.
-△VD가 아닌 +△VD와의 비교 연산이 필요한 경우에는 TD를 TX2와 동일한 타이밍에서 우선 high 레벨로 해 놓고, 타이밍 t5djp서 -VD1만 내리면 된다.
VD1의 값을 바꾸어 비교 연산을 반복하면, Y방향 차분 전위와 경계 전위의 대소 관계를 알 수 있으므로, 고해상도로 Y 좌표를 검출할 수 있는 것은 X 좌표의 경우와 동일하다.
한편, 도 15의 타이밍 챠트에서는, TX1에 양방향의 스텝 펄스를 부여한 후, TX2에 음방향의 스텝 펄스를 부여하고, 최후에 TD에 양방향(필요에 따라 음방향)의 스텝 펄스를 부여한 것이 도시되어 있지만, 이들은 동시에 부여하는 것이 일반적이다. 도 16에 동시에 부여하는 경우의 타이밍이 도시되어 있다.
이상, 발명의 방법을 구체적인 회로와 그를 제어하는 신호의 타이밍을 제시하여 설명했지만, 이는 "복수의 TX선 중의 선택한 하나에는 양방향 스텝 펄스를 부여하고, 그에 인접하는 TX선에 음방향 스텝 펄스를 부여하고, Y방향으로 인접하는 2개의 상호 용량 신호의 차분을 얻는" 방법 발명도 된다.

Claims (8)

  1. 상호 인접하며, 적어도 2개의 주구간과 상기 적어도 2개의 주구간 각각을 재분할하는 적어도 2개의 서브 구간으로 나뉘어진 제 1 X 라인과 제 2 X 라인;
    상기 제 1 X 라인 및 제 2 X 라인과 교차 배치되는 TD 전극 라인;
    상기 제 1 X 라인과 제 2 X 라인에 양단자가 각각 연결되는 제 1 비교기와 제 2 비교기;
    상기 제 1 X 라인과 제 2 X 라인에 연결되는 플립플롭 회로; 및
    상기 플립플롭 회로에 전압을 인가하기 위한 φPRE 전극 라인과, VDD/2 전극 라인;을 포함하고,
    상기 인접한 제 1 및 제 2 X 라인 사이에서 터치된 위치에 따른 제 1 시점에서의 전위 차이값과, 상기 인접하는 서브구간의 경계점에서의 전위값을 갖도록 제 2의 시점에서 상기 TD 전극 라인에 인가한 전위값을 비교하여 터치된 위치를 검출하는 터치 패널.
  2. 제 1 항에 있어서,
    상기 플립플롭 회로는 다이나믹형으로서, 기준 시간 이전에는 비활성화되어 있는 것을 특징으로 하는 터치 패널.
  3. 제 1 항에 있어서,
    상기 플립플롭 회로가 비활성화된 상태인 제 1 시간에, 상기 φPRE 전극 라인은 VDD에서 0으로, 상기 제 1 및 제 2 X 라인은
    Figure pat00076
    에서의 드라이브를 차단하는 것을 특징으로 하는 터치 패널.
  4. 제 3 항에 있어서,
    상기 제 1 시간 이후인 제 2 시간에, 상기 제 1 및 제 2 X 라인과 교차하는 제 1 Y 라인과 제 2 Y 라인을 0에서 VY로 드라이브시키는 것을 특징으로 하는 터치 패널.
  5. 제 4 항에 있어서,
    상기 제 2 시간 이후인 제 3 시간에,
    상기 제 1 비교기의 스위치 중 상기 제 1 X 라인과 교차하는 제 1 스위치가 차단되고,
    상기 제 2 비교기의 스위치 중 상기 제 2 X 라인과 교차하는 제 4 스위치가 차단되는 것을 특징으로 하는 터치 패널.
  6. 제 5 항에 있어서,
    상기 제 3 시간 이후인 제 4 시간에,
    상기 TD 전극 라인을 0V에서 VDMY1으로 드라이브시키는 것을 특징으로 하는 터치 패널.
  7. 제 6 항에 있어서,
    상기 제 4 시간 이후인 제 5 시간에,
    상기 제 1 비교기의 스위치 중 상기 제 2 X 라인과 교차하는 제 2 스위치가 차단되고,
    상기 제 2 비교기의 스위치 중 상기 제 1 X 라인과 교차하는 제 3 스위치가 차단되는 것을 특징으로 하는 터치 패널.
  8. 제 7 항에 있어서,
    상기 제 5 시간 이후인 제 6 시간에,
    상기 플립플롭 회로를 활성시키는 것을 특징으로 하는 터치 패널.
KR1020120130110A 2012-11-16 2012-11-16 터치 패널 KR20140063124A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120130110A KR20140063124A (ko) 2012-11-16 2012-11-16 터치 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120130110A KR20140063124A (ko) 2012-11-16 2012-11-16 터치 패널

Publications (1)

Publication Number Publication Date
KR20140063124A true KR20140063124A (ko) 2014-05-27

Family

ID=50891202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120130110A KR20140063124A (ko) 2012-11-16 2012-11-16 터치 패널

Country Status (1)

Country Link
KR (1) KR20140063124A (ko)

Similar Documents

Publication Publication Date Title
US11093055B2 (en) Stylus to host synchronization using a magnetic field
US20210405848A1 (en) Providing a baseline capacitance for a capacitance sensing channel
US9104284B2 (en) Interface and synchronization method between touch controller and display driver for operation with touch integrated displays
US9563318B2 (en) Interleaving conductive elements of a capacitive-sense array
US8866494B2 (en) Attenuator circuit of a capacitance-sensing circuit
US8982097B1 (en) Water rejection and wet finger tracking algorithms for truetouch panels and self capacitance touch sensors
US10545614B2 (en) Two-electrode touch button with a multi-phase capacitance measurement process
US8258986B2 (en) Capacitive-matrix keyboard with multiple touch detection
US10429998B2 (en) Generating a baseline compensation signal based on a capacitive circuit
US7262609B2 (en) Methods and systems for guarding a charge transfer capacitance sensor for proximity detection
US9377493B2 (en) Hardware de-convolution block for multi-phase scanning
US20160117017A1 (en) High voltage, High-sensitivity Self-capacitance Sensing
US8810263B1 (en) Adaptive resolution circuit
US9477360B2 (en) Position sensing method of touch panel and integrated circuit
KR20150130963A (ko) 셀프-정전용량 감지 디바이스를 사용한 상호 정전용량 감지
WO2021030139A1 (en) Detecting the angle of a touch screen mounted passive dial
US20210255727A1 (en) Sensor diagnostics for in-cell touch screen controllers
KR101813980B1 (ko) 터치입력 감지장치 중 비감지영역으로부터 유입되는 노이즈 제거 방법
US9639201B2 (en) Touch panel, position sensing method of touch panel, and integrated circuit
KR20140063124A (ko) 터치 패널
KR101996955B1 (ko) 터치 패널, 터치 패널의 위치 검출 방법 및 집적회로
KR101926535B1 (ko) 터치 패널
US9612265B1 (en) Methods and apparatus to detect a conductive object
KR101926546B1 (ko) 터치 패널의 위치 검출 방법 및 집적회로
KR102042019B1 (ko) 터치 패널, 터치 패널의 위치 검출 방법 및 집적회로

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid