KR102042019B1 - 터치 패널, 터치 패널의 위치 검출 방법 및 집적회로 - Google Patents

터치 패널, 터치 패널의 위치 검출 방법 및 집적회로 Download PDF

Info

Publication number
KR102042019B1
KR102042019B1 KR1020120068237A KR20120068237A KR102042019B1 KR 102042019 B1 KR102042019 B1 KR 102042019B1 KR 1020120068237 A KR1020120068237 A KR 1020120068237A KR 20120068237 A KR20120068237 A KR 20120068237A KR 102042019 B1 KR102042019 B1 KR 102042019B1
Authority
KR
South Korea
Prior art keywords
electrode line
adjacent
signal
comparator
comparators
Prior art date
Application number
KR1020120068237A
Other languages
English (en)
Other versions
KR20140000594A (ko
Inventor
마사시 하시모토
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120068237A priority Critical patent/KR102042019B1/ko
Priority to PCT/KR2012/005214 priority patent/WO2014003225A1/en
Priority to US14/410,755 priority patent/US9639201B2/en
Priority to TW101123866A priority patent/TW201401125A/zh
Publication of KR20140000594A publication Critical patent/KR20140000594A/ko
Application granted granted Critical
Publication of KR102042019B1 publication Critical patent/KR102042019B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means

Abstract

발명의 실시예에 따른 터치 패널은 서로 교차 배치되는 복수의 X 전극 라인들 및 복수의 Y 전극 라인들이 형성되고 접촉하는 위치에 따라 다른 신호량을 발생시키는 터치 스크린; 및, 인접한 제1 Y 전극 라인과 제2 Y 전극 라인 사이에 연결되는 복수의 비교기들을 포함하고, 상기 비교기들의 출력 값들을 이용하여 구성된 출력 코드에 따라 상기 터치 스크린상의 접촉 위치가 검출된다.
발명의 실시예에 따른 터치 패널의 위치 검출 방법은 서로 교차 배치되는 복수의 X 전극 라인들 및 상호 인접한 제1 Y 전극 라인과 제2 Y 전극 라인들의 사이에서 접촉하는 위치에 따라 다른 위치신호를 발생시키는 단계; 제1 Y 전극 라인의 좌측에 인접하는 Y전극 라인과 상기 제2 Y 전극 라인의 우측에 인접하는 Y전극 라인으로부터 각각의 인접신호를 검출하는 단계; 상기 인접신호를 비교기의 입력신호로 입력하는 단계; 상기 검출한 인접신호 중의 하나에 상기 위치신호를 중첩하는 단계; 및, 상기 입력신호를 비교기에 의해 비교하는 단계;를 포함한다.
발명의 실시예에 따른 집적회로는 터치되는 위치에 따라 다른 제1 입력신호를 받는 양의 입력단자, 제2 입력신호를 받는 음의 입력단자 및 상기 제1 입력신호 및 제2 입력신호의 비교신호를 출력하는 출력단자를 가지는 복수의 비교기; 및, 상기 복수의 비교기의 비교신호를 판독하여 위치신호를 생성하는 연산부;를 포함한다.

Description

터치 패널, 터치 패널의 위치 검출 방법 및 집적회로{TOUCH PANEL, POSITION SENSING METHOD OF TOUCH PANEL AND INTEGRATED CIRCUIT}
본 발명은 정전 용량 방식의 터치 패널, 터치 패널의 위치 검출 방법 및 집적회로에 관한 것이다.
일반적으로, 개인용 컴퓨터, 휴대용 통신장치, 그 밖의 개인전용 정보처리장치 등의 입력장치(Input Device)로, 사용자가 손이나 펜 등으로 화면을 직접 접촉하여 정보를 입력하는 터치패널(Touch Panel)이 사용되고 있다.
터치패널은 간단하고, 오작동이 적으며, 휴대가 용이하고, 다른 입력기기 없이 문자 입력이 가능하며, 사용자가 용이하게 사용방법을 인지할 수 있다는 장점이 있어 최근 다양한 정보처리장치에 적용되고 있다.
이와 같은 터치패널은 도전막에 등전위를 형성하고 접촉에 따른 상하판의 전압 변화가 일어난 위치를 감지하는 정전용량 방식(Capacitive type)이 사용될 수 있다.
터치패널의 일반적인 사용법은 패널상에 표시된 선택 스위치 중에 희망하는 기능을 구동하는 스위치의 표시부분을 손가락으로 터치하는 것으로 그 기능을 선택하여 구동하게 된다. 이때, 스위치의 피치(pitch: 인접하는 스위치 간의 간격)가 손가락의 폭 보다 좁은 경우에는 선택하기 어렵게 된다. 성인의 손가락 폭은 일반적으로 8mm 정도로, 이보다 좁은 피치는 부적당하고, 손가락의 터치위치 검출해상도를 8mm 이상으로 설정하여도 무의미하다. 이와 같은 이유로 터치패널의 라인 피치는 8mm 정도로 설정되어 있다.
그러나 같은 터치패널을 사용하여 스케치, 문자의 필기입력 등을 행하고자 하는 경우, 스위치선택의 경우와는 달리 일정 정도 터치 위치검출해상도가 높을수록 원활한 입력이 가능하게 된다. 특히 손가락 대신 사용되는 스타일러스(stylus) 펜과 같이 끝이 섬세한 것을 이용하여 입력하는 경우 고해상도인 것이 바람직하다.
본 발명은 정전용량방식 터치 패널에 있어서, 전극 라인의 피치보다 높은 해상도를 갖는 터치 패널, 터치 패널의 위치 검출 방법 및 집적회로를 제공하는 것을 목적으로 한다.
발명의 실시예에 따른 터치 패널은 서로 교차 배치되는 복수의 X 전극 라인들 및 복수의 Y 전극 라인들이 형성되고 접촉하는 위치에 따라 다른 신호량을 발생시키는 터치 스크린; 및, 인접한 제1 Y 전극 라인과 제2 Y 전극 라인 사이에 연결되는 복수의 비교기들을 포함하고, 상기 비교기들의 출력 값들을 이용하여 구성된 출력 코드에 따라 상기 터치 스크린상의 접촉 위치가 검출된다.
발명의 실시예에 따른 터치 패널의 위치 검출 방법은 서로 교차 배치되는 복수의 X 전극 라인들 및 상호 인접한 제1 Y 전극 라인과 제2 Y 전극 라인들의 사이에서 접촉하는 위치에 따라 다른 위치신호를 발생시키는 단계; 제1 Y 전극 라인의 좌측에 인접하는 Y전극 라인과 상기 제2 Y 전극 라인의 우측에 인접하는 Y전극 라인으로부터 각각의 인접신호를 검출하는 단계; 상기 인접신호를 비교기의 입력신호로 입력하는 단계; 상기 검출한 인접신호 중의 하나에 상기 위치신호를 중첩하는 단계; 및, 상기 입력신호를 비교기에 의해 비교하는 단계;를 포함한다.
발명의 실시예에 따른 집적회로는 터치되는 위치에 따라 다른 제1 입력신호를 받는 양의 입력단자, 제2 입력신호를 받는 음의 입력단자 및 상기 제1 입력신호 및 제2 입력신호의 비교신호를 출력하는 출력단자를 가지는 복수의 비교기; 및, 상기 복수의 비교기의 비교신호를 판독하여 위치신호를 생성하는 연산부;를 포함한다.
발명의 실시예에 따르면 정전용량방식 터치 패널에 있어서, 전극 라인의 피치보다 높은 해상도를 갖는 터치 패널 및 위치검출방법 및 집적회로를 제공할 수 있다.
도 1은 손가락을 이용하여 터치패널에 접촉하는 영역(T)을 나타내는 도면이다.
도 2는 펜을 이용하여 터치 패널에 접촉하는 영역(T)을 나타내는 도면이다.
도 3은 X 전극 라인들에 대한 1/3 해상도를 실현하기 위한 Cm의 의존성을 나타낸 그래프이다.
도 4는 RF 라인 피치의 1/3 해상도를 실현하기 위한 주요회로 블록도이다.
도 5는 도 4의 주요회로 제어신호시점의 다이어그램이다.
도 6은 펜 터치 위치 판별의 프로세스를 나타내는 제1 순서도이다.
도 7은 펜 터치 위치 판별의 프로세스를 나타내는 제2 순서도이다.
도 8은 1/3 해상도를 실현하기 위한 일반적인 Cm의 X 의존성을 나타낸 그래프이다.
도 9는 1/5 해상도를 실현하기 위한 Cm의 X 의존성을 나타낸 그래프이다.
도 10은 RX 라인 피치의 1/5 해상도를 실현하기 위한 주요회로의 블록도이다.
도 11은 도 10의 주요회로 제어신호의 시점 다이어그램이다.
도 12는 1/5 해상도를 실현하기 위한 펜 터치 위치 판별의 프로세스를 나타내는 순서도이다.
이하, 본 발명의 바람직한 실시 예에 대하여 첨부도면을 참조하여 상세히 설명하기로 한다. 기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다.
도 1은 손가락을 이용하여 터치패널에 접촉하는 영역(T)을 나타내는 도면이다.
본 발명에서 터치패널이라 함은 정보를 출력하기 위한 표시부와 신호를 입력하기 위한 입력부의 기능을 동시에 수행할 수 있는 통상의 터치스크린 또는 터치패드를 포함할 수 있으며, 터치패널의 종류 및 구동방식에 의해 본 발명이 제한되거나 한정되는 것은 아니다.
터치 패널은 투명 기판 위에 절연층을 사이에 두고 서로 교차배열 되도록 형성되는 복수의 X 전극 라인들(TX1~TXn)과 복수의 Y 전극 라인들(RX1~RXm)을 포함하는 터치 스크린을 포함할 수 있다.
투영형 정전용량 검출방식(projected capacitive sensing type)은 손가락이나 펜이 터치 패널에 접촉하면, 접촉한 영역에 투영 커패시턴스(projected capacitance)가 발생하여 터치 패널 상에 배치된 X 전극 라인들(TX1~TXn)과 Y 전극 라인들(RX1~RXm)의 교차부분의 상호용량(mutual capacitance: Cm), 펜의 터치에 따라 형성되는 음의 커패시턴스 만큼 감소되는 현상을 이용하여 터치의 유무를 검출하는 것이다.
터치 스크린 상의 접촉 위치는 X 전극 라인들(TX1~TXn)과 Y 전극 라인들(RX1~RXm) 사이에서 발생되는 커패시턴스가 변동되는지 여부를 감지하여 해당 부분에서의 접촉 여부를 판단함으로서 검출될 수 있다.
도 1에 도시된 바와 같이 인접하는 Y 전극 라인의 피치보다 접촉하는 영역(T)이 넓은 경우 손가락이 인접하는 Y 전극 라인 모두에 접해있기 때문에, 인접하는 Y 전극 라인(RX1, RX2) 모두 터치하고 있는 것으로 판단한다.
도 2는 펜을 이용하여 터치 패널에 접촉하는 영역(T)을 나타내는 도면이다. Y 전극 라인들(RX)의 피치(Lp)보다 접촉하는 영역(T)의 폭이 좁기 때문에 펜과 터치 패널의 접촉 영역(T)의 중심이 RX 라인의 어디에 위치하는지의 위치정보, 즉 RX 라인피치(Lp)보다 높은 위치해상도를 얻게 된다.
일반적으로 Cm 값은 터치 위치의 함수로서 주어진다. Cm이 터치되는 펜 위치의 어느 함수가 되는지는 X 전극 라인들(TX1~TXn)과 Y 전극 라인들(RX1~RXm)의 패턴에 의해 달라진다. Cm 값을 수식으로 나타내면 하기와 같다.
Figure 112012050597407-pat00001
Figure 112012050597407-pat00002
상기 수학식 1, 2에서 CD는 더미 커패시터(dummy capacitor)의 커패시턴스를 나타낸다.
도 3은 X 전극 라인들에 대한 Cm의 의존성을 나타낸 그래프이다. 도 3에서는 설명을 간단히 하기 위해 구간 0≤X≤Lp에서 X의 1차원 함수로 변화하는 것으로 한다. 즉, Cm1 및 Cm2는 위치 X의 함수로 주어진다.
X 전극 라인들(TX1~TXn)과 Y 전극 라인들(RX1~RXm) 사이의 상호용량값이 변화하면 X 전극 라인을 VDD에 드라이브 시의 커패시티브 커플링(capacitive coupling)에 의해 Y 전극 라인에 전위변화량 △VRX가 발생한다. 이 변화량의 추이로부터 터치된 위치를 검출하게 된다. 본 발명은 2개 신호의 차분을 검출하는 차분신호 센싱(differential signal sensing)으로 항상 2개의 인접하는 Y 전극 라인의 신호를 페어(pair) 신호로 취급한다.
하기의 설명에서 RX1라인은 제1 Y 전극라인을, 이와 인접하는 RX2라인은 제2 Y 전극라인을 예로 들어 설명한다. Cm1 및 Cm2는 TX 라인과 RX1 및 RX2라인 사이의 상호용량으로, 터치 위치에 따라 상호 용량의 변화도 발생한다. X는 위치좌표인 것으로, RX1라인의 중심을 0, RX2라인의 중심을 Lp로 한다.
도 3에 도시된 바와 같이, 터치 위치를 3개의 구간, 즉,
-Lp/4≤X〈Lp/4(구간0), Lp/4≤X〈3Lp/4(구간1), 3Lp/4≤X〈5Lp/4(구간2)으로 분할한다. 구간을 0≤X〈Lp/4으로 하지 않고, -Lp/4≤X〈Lp/4로 한 것은 Cm1의 영향이 RX0-RX1에도 미치기 때문이다.
n개로 분할한 경우, 경계값은 n-1개이므로, 비교기(comp)는 n-1개 필요하게 된다. 즉, 3개로 분할한 경우, 경계값은 2개이므로, 비교기(comp)는 2개 필요하게 된다. 마찬가지로 RX 라인 피치의 1/5의 위치해상도를 얻는 경우, 5 분할하는 것으로 경계값은 4개이며, 비교기는 4개 필요하게 된다.
또한 터치 영역에 따라, 좌측에 인접하는 페어(RX0-RX1)와 우측에 인접하는 페어(RX2-RX3)에도 영향을 미치므로 이들 페어의 동작에 대해서도 고찰한다.
이하 발명의 동작원리에 대해 상세히 설명한다. 우선 비교기가 2인 경우를 예로 들어 설명한다. 도 4는 RF 라인 피치의 1/3 해상도를 실현하기 위한 주요회로블록도이다. 도 5는 도 4의 주요회로의 제어신호시점 다이어그램이다.
본 발명의 실시예에 따르면, 서로 인접한 두 Y 전극 라인들 사이에 복수의 비교기들이 연결되고, 터치 스크린 상의 접촉 위치는 상기 비교기들의 출력 값들을 이용하여 구성된 출력 코드에 따라 검출될 수 있다.
펜 터치위치 검출 알고리즘은 RX1-RX2 페어의 디지털 출력 2b 코드 O1(비교기 1-1 출력을 상위 비트, 비교기 1-2의 출력을 하위 비트로 한다)에 더하여, 좌측에 인접하는 RX0-RX1페어의 디지털 출력 2b 코드 O0 또는 우측에 인접하는 RX2-RX3 페어의 디지털 출력 2b코드 O2의 어느 한쪽 또는 양쪽이 필요하므로 이를 전부 도시하였다.
도 5에 도시된 바와 같이 먼저 X 전극 라인들(TX1~TXn)에는 그라운드 전압(GND)이 인가된다. 이를 위해, Y 전극 라인들(RX1~RXm)과 교차하는 방향으로 형성된 또 다른 TD 전극 라인(TD)에 그라운드 전압(GND)이 인가될 수 있다.
t1의 시점에서 TX1라인에 VDD 전압이 인가된다. 이에 따라 RX1 라인의 전위는 Cm1에 의한 커패시티브 커플링에 의해 RX라인에 전위변화량 △VRX가 발생한다. RX 라인은 최초 VDD/2로 프리차지 되어있다.
RX1 라인의 전위 VRX1(t1)을, Cm1의 전위의존성을 반영하여 기술한 식은 하기와 같다.
Figure 112012050597407-pat00003
상기 식에서 Cs는 샘플링 전압 유지 커패시터들(sampling voltage holding capacitors)의 커패시턴스를 나타내며, CE는 X 전극 라인과 Y 전극 라인의 교차 지점들에서의 커플링 커패시터 각각의 커패시턴스를 나타낸다.
마찬가지로 RX0, RX2, RX3 라인의 전위 VRX0(t1), VRX2(t1), VRX3(t1)을, Cm1 및 Cm2의 위치의존성을 반영하여 기술한 식은 하기와 같다.
Figure 112012050597407-pat00004
t1의 시점에서 각 RX 라인의 전위는 상기 식에 의해 검출될 수 있다. 도 2의 시점에서는 S0a, S0d, S1a, S1d, S2a, S2d의 스위치는 오프된다. 이에 의해 VRX0(t1)은 비교기 0-1의 샘플링 커패시터 CS0a로, VRX1(t1)은 비교기 1-1의 샘플링 커패시터 CS1a 및, 비교기 0-2의 샘플링 커패시터 CS0d로, VRX2(t1)은 비교기 2-1의 샘플링 커패시터 CS2a 및, 비교기 1-2의 샘플링 커패시터 CS1d로, VRX3(t1)은 비교기 3-1의 샘플링 커패시터 CS3a 및, 비교기 2-2의 샘플링 커패시터 CS2d로 유지된다.
다음으로, 해상도 1/3을 실현시키기 위해, TD는 t3의 시점에서 VDD/2로 드라이브 된다. 이에 따라 하기의 식이 성립하게 된다.
Figure 112012050597407-pat00005
그리고 t4의 시점에서 S0b, S0c, S1b, S1c, S2b, S2c의 스위치를 오프시키면, 그 결과 VRX0(t3)는 비교기 0-2의 샘플링 커패시터 CSOc로, VRX1(t3)은 비교기 1-2의 샘플링 커패시터 CS1c 및, 비교기 0-1의 샘플링 커패시터 CS0b로, VRX2(t3)은 비교기 2-2의 샘플링 커패시터 CS2c 및 비교기 1-1의 샘플링 커패시터 CS1b로, VRX3(t3)은 비교기 3-2의 샘플링 커패시터 CS3c 및 비교기 2-1의 샘플링 커패시터 CS2b로, 각각 유지된다.
t8의 시점에서 비교기 0-1, 0-2, 1-1, 1-2 등을 활성화하여 차분 센싱을 동작시키면 차분전압(differential voltage)은 각각 하기의 식을 만족하게 된다.
Figure 112012050597407-pat00006
Figure 112012050597407-pat00007
Figure 112012050597407-pat00008
Figure 112012050597407-pat00009
Figure 112012050597407-pat00010
Figure 112012050597407-pat00011
△Vcomp1-1이 0보다 같거나 크면 비교기 1-1은 디지털 신호 1을 출력하고 0보다 작으면 0을 출력하며, 비교기1-1 출력을 상위 비트, 비교기 1-2의 출력을 하위 비트로 하여 2b 코드를 O1로 표시하면, 수학식 8 및 9로부터,
-Lp/4≤X〈Lp/4의 경우 O1[00], 이를 십진법(decimal) {0}으로 한다. Lp/4≤X〈3Lp/4의 경우 O1[01], 이를 십진법(decimal) {1}로 한다. 3Lp/4≤X〈5Lp/4의 경우 O1[11], 이를 십진법(decimal) {2}로 한다. 즉, O1이 펜 터치 위치를 나타내고 있다.
마찬가지 방법으로 수학식 6, 7, 10, 11로부터 O0 및 O2의 코드를 구하고, O0→O1→O2의 코드열로 기술하면, -Lp/4≤X〈Lp/4의 경우, 즉, 구간 0의 경우, O0→O1→O2의 코드열은 [11]→[00]→[01], 즉 {2}→{0}→{1}이 된다. Lp/4≤X〈3Lp/4의 경우, O0→O1→O2의 코드열은 [11]→[01]→[00], 즉 {2}→{1}→{0}이 된다. 3Lp/4≤X〈5Lp/4의 경우, O0→O1→O2의 코드열은 [01]→[11]→[00], 즉 {1}→{2}→{0}이 된다.
상기 3개의 코드열 이외의 코드는 전부 [01]이 된다. 이에 따라 펜 터치가 없으면 O0→O1→O2의 코드열은 [01]→[01]→[01], 즉 {1}→{1}→{1}이 된다. 여기서 일반화하여 -Lp/4≤X〈Lp/4의 경우, 하나의 좌측 출력 코드를 추가하면 [01]→[11]→[00]→[01]이 되고, 3Lp/4≤X〈5Lp/4의 경우, 하나의 우측 출력 코드를 추가하면 [01]→[11]→[00]→[01]이 되어 양자의 구별이 불가능하게 된다. 그러나 전자는 1블록을 좌측으로 이동(shift)하고 있다. 상기 시프트를 보정하면 양자는 펜 터치의 위치로 동일한 영역을 나타내고 있음을 알 수 있다.
가장 좌측단의 페어에는 더 이상 인접하는 좌측의 페어가 존재하지 않으므로 이 영역의 펜터치는 고려하지 않아도 된다. 이는 가장 우측단의 페어에도 마찬가지로 적용된다.
가장 좌측단의 페어에 펜터치가 있으면 O0→O1→O2의 코드열은 펜터치의 위치에 따라 X〈Lp/4의 경우, 즉, 구간 0의 경우, O0→O1→O2의 코드열은 [00]→[01]→[01]이 된다. Lp/4≤X〈3Lp/4의 경우, 즉, 구간 1의 경우, O0→O1→O2의 코드열은 [01]→[00]→[01]이 된다. 3Lp/4≤X〈5Lp/4의 경우, 즉, 구간 2의 경우, O0→O1→O2의 코드열은 [11]→[00]→[01]이 된다.
상기에서 설명하였으나 가장 좌측단의 페어(RX0-RX1 페어)의 펜터치 위치 3Lp/4≤X〈5Lp/4의 코드열과, RX1-RX2 페어의 펜터치 위치 -Lp/4≤X〈Lp/4는 같은 코드열을 같게 된다.
마찬가지로 가장 우측단의 페어에 펜터치가 있으면, On -3→On -2→On -1의 코드열은 펜터치 위치에 따라, -Lp/4≤X〈Lp/4의 경우, 즉, 구간 0의 경우, On -3→On -2→On -1의 코드열은 [01]→[11]→[00]이 된다. Lp/4≤X〈3Lp/4의 경우, 즉, 구간 1의 경우, O0→O1→O2의 코드열은 [01]→[11]→[01]이 된다. 3Lp/4≤X의 경우, 즉, 구간 2의 경우, O0→O1→O2의 코드열은 [01]→[01]→[11]이 된다.
펜이 터치된 RX 페어의 좌우측에 인접하는 RX 페어 이외의 RX 페어의 출력코드(예를 들어, O3의 코드)는 반드시 [01]이 된다. 이 경우 프로젝션 카패시턴스(projection capacitance Cm)는 발생하지 않으므로 하기의 수학식을 만족하게 된다.
Figure 112012050597407-pat00012
이들의 전위는 펜 터치가 있는 경우와 마찬가지로, VRX3(t1)은 비교기 3-1의 샘플링 커패시터 CS3a로 유지되고, VRX4(t1)은 비교기 3-2의 샘플링 커패시터 CS3d로 유지된다.
그리고 t3의 시점에서 하기의 수학식을 만족한다.
Figure 112012050597407-pat00013
상기 전위도 펜 터치가 있는 경우와 마찬가지로, VRX3(t3)은 비교기 3-2의 샘플링 커패시터 CS3c로 유지되고, VRX4(t3)은 비교기 3-1의 샘플링 커패시터 CS3b로 유지된다. 각 비교기의 차분입력은 하기의 수학식을 만족한다.
Figure 112012050597407-pat00014
상기로부터 다음의 규칙을 도출할 수 있다.
가장 좌측단의 페어(RX0-RX1 페어)는 O0=[00]={0}의 경우, 펜은 RX0-RX1의 구간 0에 터치하고 있다. O0=[01]={1}, O1=[00]={0}의 경우, 펜은 RX0-RX1의 구간1에 터치하고 있다. O0=[11]={2}, O1=[00]={0}의 경우, 펜은 RX0-RX1의 구간2에 터치하고 있다.
가장 우측단의 페어(RXn-1-RXn 페어)는 On -2=[11]={2}, On -1=[01]={1}의 경우, 펜은 RXn -1-RXn의 구간 1에 터치하고 있다. On -1=[11]={2}의 경우, 펜은 RXn -1-RXn의 구간 2에 터치하고 있다.
양 끝단 이외의 페어(RXk-RXk+1 페어)는 Ok -1=[11]={2}, Ok=[01]={1}, Ok+1=[00]={0}의 경우, 펜은 RXk -1-RXk의 구간 1에 터치하고 있다. Ok -1=[01]={1}, Ok=[11]={2}, Ok +1=[00]={0}의 경우, 펜은 RXk -1-RXk의 구간 2에 터치하고 있다.
상기 규칙의 어느 것에도 적용되지 않는 경우는 펜 터치는 없는 것으로 판정한다.
도 6은 펜 터치 위치 판별의 프로세스를 나타내는 제1 순서도이다. 도 7은 펜 터치 위치 판별의 프로세스를 나타내는 제2 순서도이다.
TX 라인 마다 펜 터치 위치판별 알고리즘을 구동시키나, 선택한 TX 라인에 펜터치가 없는 경우, O0부터 On의 모든 출력코드는 {1}이 되고, 일반적으로는 이러한 상태의 확률이 높다. 따라서 알고리즘을 구동시키는 시간을 단축시키기 위해 우선 O0부터 On의 출력코드가 {1}인지를 판단하여, {1}이 아닌 것이 발견된 경우에만 판별 프로그램을 동작시키는 알고리즘을 도 7에 나타내었다.
도 8은 일반적인 Cm의 X의존성을 나타낸 그래프이다. 도 3에서 Cm의 값은 펜 위치의 1차함수이나, 실제로는 도 8에 나타난 바와 같이 X의 고차함수이다. 이러한 경우에도 Cm의 함수를 구할 필요는 없다. X=Lp/4 및 3Lp/4의 경우에 각각의 값, Cm(X=Lp/4)와 Cm(X=3Lp/4)만 알면 족하고, 이후는 상기 값을 이용하여 같은 방법으로 구하면 된다.
다음으로 RX 라인 피치의 1/5 해상도를 실현하기 위한 방법을 설명한다. RX 라인 피치의 1/4의 해상도를 얻기 위해 도 9에 도시된 바와 같이 RX 구간을,
-Lp/8≤X<Lp/8, Lp/8≤X<3Lp/8, 3Lp/8≤X<5Lp/8, 5Lp/8≤X<7Lp/8, 7Lp/8≤X<9Lp/8의 다섯 구간(구간 0, 1, 2, 3, 4)로 분할한다.
도 10은 RX 라인 피치의 1/5 해상도를 실현하기 위한 주요회로의 블록도이다. 도 11은 도 10의 주요회로 제어신호의 시점 다이어그램이다. 도 12는 펜 터치 위치 판별의 프로세스를 나타내는 제3 순서도이다.
도 9에 도시된 바와 같이, 1/5 해상도를 얻는 경우, X=Lp/8에서의 Cm2-Cm1의 값은 -3CD/4이고, X=3Lp/8에서는 -CD/4이고, X=5Lp/8에서는 CD/4이며 X=7Lp/8에서는 3CD/4이다. 상기 값들이 경계조건을 나타내고 있다.
이에 대해 1/3의 해상도를 얻는 경우, X=0.25Lp에서의 Cm2-Cm1 값은 -0.5CD이고, X=0.75Lp에서의 Cm2-Cm1 값은 0.5CD이다. 따라서, 1/3의 해상도를 얻는 경우, 2개의 경계조건과 입력신호의 차분 대소를 비교기에서 비교하였다. 이 때문에 비교기는 2개 필요하게 된다. 같은 원리로 1/5의 해상도를 얻기 위해서는 경계조건이 4개이므로 4개의 비교기가 필요하게 된다.
도 11에 나타난 바와 같이, t1의 시점에서 RX1 및 RX2 라인에 전압이 인가된다. 이를 수식으로 나타내면 하기와 같다.
Figure 112012050597407-pat00015
그리고 t2의 시점에서 S1a, S1d, S1e, S1h의 스위치는 오프된다. 이에 의해 VRX1(t1)은 비교기 1-1의 샘플링 커패시터 CS1a 및 비교기 1-2의 샘플링 커패시터 CS0e로, VRX2(t1)은 비교기 1-4의 샘플링 커패시터 CS1d 및 비교기 1-3의 샘플링 커패시터 CS1h로 유지된다.
다음으로, 경계값 -3CD/4 및 3CD/4를 비교기 1-1 및 비교기 1-4에 입력하기 위해, TD는 t3_1의 시점에서 t3_2까지 3VDD/4로 드라이브 된다. 이를 수학식으로 나타내면 하기와 같다.
Figure 112012050597407-pat00016
t4_1의 시점에서 S1b, S1c의 스위치를 오프시킨다. VRX1(t3_1)은 비교기 1-4의 샘플링 커패시터 CS1c로, VRX2(t3_1)은 비교기 1-1의 샘플링 커패시터 CS1b로 유지된다.
다음으로, 경계값 -CD/4 및 CD/4를 비교기 1-2 및 비교기 1-3에 입력하기 위해, TD는 t3_2의 시점에서 VDD/4로 드라이브 된다. 이를 수학식으로 나타내면 하기와 같다.
Figure 112012050597407-pat00017
t4_2의 시점에서 S1f, S1g의 스위치를 오프시킨다. VRX1(t3_2)은 비교기 1-2의 샘플링 커패시터 CS1f로, VRX2(t3_2)은 비교기 1-3의 샘플링 커패시터 CS1g로 유지된다.
t8의 시점에서 비교기 1-1, 비교기 1-2, 비교기 1-3, 비교기 1-4를 활성화하여 차분센싱 동작시키면 차분전위는 각각 하기와 같다.
Figure 112012050597407-pat00018
Figure 112012050597407-pat00019
Figure 112012050597407-pat00020
Figure 112012050597407-pat00021
좌측 및 우측에 인접하는 비교기의 입력신호의 차분도 하기와 같이 구해질 수 있다.
Figure 112012050597407-pat00022
Figure 112012050597407-pat00023
Figure 112012050597407-pat00024
Figure 112012050597407-pat00025
Figure 112012050597407-pat00026
Figure 112012050597407-pat00027
Figure 112012050597407-pat00028
Figure 112012050597407-pat00029
각 블록의 4비트 출력코드에서, 비교기 X-1를 최상위 비트로 하고, 비교기 X-2를 제2 비트로 하고, 비교기 X-3를 제3 비트, 비교기 X-4를 제4 비트로 하여 표시하면 비트 표시[0000], [0001], [0011], [0111], [1111]가 되고, 이를 십진법으로 표현하면 각각 {0}, {1}, {2}, {3}, {4}에 대응된다.
RX1-RX2에 터치가 있는 경우, 상기의 수학식을 이용하여 O0→O1→O2의 코드열을 계산하면 하기와 같다.
-Lp/8≤X〈Lp/8, 즉, 구간 0인 경우, O0→O1→O2의 코드열은 [1111] →[0000] →[0011] 또는 {4} →{0} →{2}가 된다. Lp/8≤X〈2Lp/8인 경우, 즉, 구간 1의 중앙에서 좌측에 있는 경우, O0→O1→O2의 코드열은 [1111] →[0001] →[0011] 또는 {4}→{1} →{2}가 된다. 2Lp/8≤X〈3Lp/8인 경우, 즉, 구간 1의 중앙에서 우측에 있는 경우, O0→O1→O2의 코드열은 [0111] →[0001] →[0001], 또는 {3}→{1}→{1} 이 된다. 3Lp/8≤X〈5Lp/8인 경우, 즉, 구간 2의 경우, O0→O1→O2의 코드열은 [0111] →[0011] →[0001], 또는 {3} →{2} →{1}이 된다. 5Lp/8≤X〈6Lp/8인 경우, 즉, 구간 3의 중앙에서 좌측에 있는 경우, O0→O1→O2의 코드열은 [0111] →[0111] →[0001], 또는 {3}→{3}→{1}이 된다. 6Lp/8≤X〈7Lp/8인 경우, 즉, 구간 3의 중앙에서 우측에 있는 경우, O0→O1→O2의 코드열은 [0011] →[0111] →[0000], 또는 {2}→{3}→{0}이 된다. 7Lp/8≤X〈9Lp/8인 경우, 즉, 구간 3의 경우, O0→O1→O2의 코드열은 [0011] →[111] →[0000], 또는 {2}→{4}→{0}이 된다.
그리고 가장 좌측단의 페어에 터치가 있으면 O0→O1→O2의 코드열은 하기와 같다.
X〈Lp/8인 경우, 즉, 구간 0인 경우, O0→O1→O2의 코드열은 [0000]→[0011]→[0011] 또는 {0}→{2}→{2}이 된다.
Lp/8≤X〈2Lp/8인 경우, 즉, 구간 1의 중앙에서 좌측에 있는 경우, O0→O1→O2의 코드열은 [0001] →[0011] →[0011] 또는 {1}→{2}→{2}이 된다.
2Lp/8≤X〈3Lp/8인 경우, 즉, 구간 1의 중앙에서 우측에 있는 경우, O0→O1→O2의 코드열은 [0001] →[0001] →[0011] 또는 {1}→{1}→{2}가 된다.
3Lp/8≤X〈5Lp/8인 경우, 즉, 구간 2의 경우, O0→O1→O2의 코드열은 [0011]→[0001]→[0011] 또는 {2} →{1} →{2}이 된다.
5Lp/8≤X〈6Lp/8인 경우, 즉, 구간 3의 중앙에서 좌측에 있는 경우, O0→O1→O2의 코드열은 [0111] →[0001] →[0011] 또는 {3}→{1}→{2}가 된다.
6Lp/8≤X〈7Lp/8인 경우, 즉, 구간 3의 중앙에서 우측에 있는 경우, O0→O1→O2의 코드열은 [0111]→[0000]→[0011] 또는 {3}→{0}→{2}가 된다.
7Lp/8≤X〈9Lp/8인 경우, 즉, 구간 4의 경우, O0→O1→O2의 코드열은 [1111]→[0000]→[0011] 또는, {4}→{0}→{2}가 된다.
그리고 가장 우측단의 페어에 터치가 있으면 On -3→On -2→On -1의 코드열은 하기와 같다.
X〈Lp/8인 경우, 즉, 구간 0인 경우, On -3→On -2→On -1의 코드열은 [0011]→[1111]→[0000] 또는 {2}→{4}→{0}이 된다.
Lp/8≤X〈2Lp/8인 경우, 즉, 구간 1의 중앙에서 좌측에 있는 경우, On -3→On -2→On-1의 코드열은 [0011] →[1111] →[0001] 또는 {2}→{4}→{1}이 된다.
2Lp/8≤X〈3Lp/8인 경우, 즉, 구간 1의 중앙에서 우측에 있는 경우, On -3→On -2→On-1의 코드열은 [0011] →[0111] →[0001] 또는 {2}→{3}→{1}가 된다.
3Lp/8≤X〈5Lp/8인 경우, 즉, 구간 2의 경우, On -3→On -2→On -1의 코드열은 [0011]→[0111]→[0011] 또는 {2} →{3} →{2}이 된다.
5Lp/8≤X〈6Lp/8인 경우, 즉, 구간 3의 중앙에서 좌측에 있는 경우, On -3→On -2→On-1의 코드열은 [0011] →[0111] →[0111] 또는 {2}→{3}→{3}가 된다.
6Lp/8≤X〈7Lp/8인 경우, 즉, 구간 3의 중앙에서 우측에 있는 경우, On -3→On -2→On-1의 코드열은 [0011]→[0011]→[0111] 또는 {2}→{2}→{3}가 된다.
7Lp/8≤X〈9Lp/8인 경우, 즉, 구간 4의 경우, On -3→On -2→On -1의 코드열은 [0011]→[0011]→[1111] 또는, {2}→{2}→{4}가 된다.
펜 터치가 없는 경우, 4비트의 출력코드는 [0011] 또는 {2}가 된다.
상기로부터 다음의 규칙을 도출할 수 있다.
가장 좌측단의 페어(RX0-RX1 페어)는 O0=[0000]={0}의 경우, 펜은 RX0-RX1의 구간 0에 터치하고 있다. O0=[0001]={1}의 경우, 펜은 RX0-RX1의 구간1에 터치하고 있다. O0=[0011]={2}, O1=[0001]={1}의 경우, 펜은 RX0-RX1의 구간2에 터치하고 있다. O0=[0111]={3}, O1=[000U], O2=[0011]={2}의 경우, 펜은 RX0-RX1의 구간3에 터치하고 있다. O0=[1111]={4}, O1=[0000]={0}, O2=[0011]={2}의 경우, 펜은 RX0-RX1의 구간4에 터치하고 있다.
가장 우측단의 페어(RXn-1-RXn 페어)는 On -1=[0001]={1}, On -2=[U111], On -3=[0011]={2}의 경우, 펜은 RXn -1-RXn의 구간 1에 터치하고 있다. On -1=[0011]={2}, On-2=[0111]의 경우, 펜은 RXn -1-RXn의 구간 2에 터치하고 있다. On -1=[0111]={3}의 경우, 펜은 RXn -1-RXn의 구간 3에 터치하고 있다. On -1=[1111]={4}의 경우, 펜은 RXn -1-RXn의 구간 4에 터치하고 있다.
양 끝단 이외의 페어(RXk-RXk+1 페어)는 Ok -1=[1111]={4}, Ok=[0001]={1}의 경우, 또는 Ok=[0001]={1}, Ok +1=[0001]={1}의 경우, 펜은 RXk -1-RXk의 구간 1에 터치하고 있다.
Ok -1=[0111]={3}, Ok=[0011]={2}의 경우, 펜은 RXk -1-RXk의 구간 2에 터치하고 있다.
Ok -1=[0111]={3}, Ok=[0111]={3}의 경우, 또는 Ok=[0111]={3}, Ok +1=[0001]={1}의 경우, 펜은 RXk -1-RXk의 구간 3에 터치하고 있다.
Ok -1=[0011]={2}, Ok=[1111]={4}, Ok +1=[0000]={0}의 경우, 펜은 RXk -1-RXk의 구간 4에 터치하고 있다.
상기 규칙의 어느 것에도 적용되지 않는 경우는 펜 터치는 없는 것으로 판정한다.
도 12는 1/5 해상도를 실현하기 위한 펜 터치 위치 판별의 프로세스를 나타내는 순서도이다. 이 경우, 선택한 TX 라인에 펜 터치가 없는 경우, O0부터 On까지 모든 출력 코드는 {2}가 된다. 따라서 우선 O0부터 On까지의 출력코드가 {2}인가를 판단하여, 혹시 {2}가 아닌 경우에만 판별 프로그램이 동작하는 알고리즘을 통해 소비전력을 감소시킬 수 있다.
또한 RX 라인피치의 1/5 해상도를 실현하기 위해 4개의 비교기를 사용하였으나 2개의 비교기만으로도 같은 펜 위치를 검출할 수 있다. 이 경우에는 같은 한 동작 사이클 내에 TD를 3VDD/4와 VDD/4로 변화시키는 것이 아니라 사이클을 2개로 나누어서 최초의 사이클에서 TD를 3VDD/4로 하여 2개의 비교기로 비교하고, 다음 사이클에서 TD를 VDD/4로 하여 2개의 비교기로 비교하면 된다.
이는 RX 라인 피치의 1/7 해상도를 실현하는 경우에도 마찬가지로 적용된다.
그리고, 전술한 터치패널의 작동방법에 관련된 구동 알고리즘은 집적회로(IC)에 적용될 수 있고, 상기 집적회로는 터치 패널의 구동칩에 적용되어 구현될 수 있다.
상기 집적회로(IC)는 터치되는 위치에 따라 다른 제1 입력신호를 받는 양의 입력단자, 제2 입력신호를 받는 음의 입력단자 및 상기 제1 입력신호 및 제2 입력신호의 비교신호를 출력하는 출력단자를 가지는 복수의 비교기; 및, 상기 복수의 비교기의 비교신호를 판독하여 위치신호를 생성하는 연산부(100);를 포함한다.
상기 연산부(100)는 제1 입력신호의 전압과 제2 입력신호의 전압의 차이인 차분 전압을, 구간 0, 1, 2의 3개의 구간으로 나누고, 상기 3개의 구간은 상기 제1 입력신호가 입력되는 라인의 중심을 0으로 하고, 상기 제2 입력신호가 입력되는 라인의 중심을 Lp로 하였을 때, 상기 3개의 구간은 -Lp/4≤X〈Lp/4(구간0), Lp/4≤X〈3Lp/4(구간1), 3Lp/4≤X〈5Lp/4(구간2)으로 나눌 수 있다.
또한 상기 연산부(100)는 제1 비교기의 출력을 상위 비트로 하고, 상기 제2 비교기의 출력을 하위 비트로 하여 터치된 구간이 구간0인 경우 O1[00](십진법(decimal) {0}), 구간1인 경우 O1[01](십진법 {1}), 구간2인 경우 O1[11](십진법 {2})를 출력하여 터치 위치를 검출한다.
그리고 상기 연산부(100)는 병렬로 연결된 상기 복수의 비교기를 한 그룹으로 하였을 때, 인접하는 다른 그룹의 비교기의 비교신호를 수신하여 위치신호를 생성할 수 있다.
아울러, 상기 집적회로는 터치 패널에 단독으로, 또는 개인휴대단말기의 칩이나 LCD 구동칩 등에 일체화되어 원 칩(ONE-CHIP)으로 실장될 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (19)

  1. 서로 교차 배치되는 복수의 X 전극 라인들 및 복수의 Y 전극 라인들이 형성되고 접촉하는 위치에 따라 다른 신호량을 발생시키는 터치 스크린; 및,
    인접한 제1 Y 전극 라인과 제2 Y 전극 라인 사이에 연결되는 복수의 비교기들을 포함하고,
    상기 비교기들의 출력 값들을 이용하여 구성된 출력 코드에 따라 상기 터치 스크린상의 접촉 위치가 검출되고,
    상기 인접한 제1 Y 전극 라인과 제2 Y 전극 라인 피치가 1/n 해상도로 설정되는 경우, 상기 비교기는 n-1개가 상기 인접한 제1 Y 전극 라인과 제2 Y 전극 라인 사이에 병렬로 형성되는 터치 패널.
  2. 삭제
  3. 제1항에 있어서,
    상기 n은 3의 값을 가지며, 상기 제1, 2 Y 전극 라인들 사이에 연결된 제1 및 제2 비교기들의 '+' 입력 단자들은 상기 제1 Y 전극 라인에 연결되고, '-' 입력 단자들은 상기 제2 Y 전극 라인에 연결되는 터치 패널.
  4. 제3항에 있어서,
    상기 제1 Y 전극 라인의 중심을 0으로 하고, 상기 제2 Y 전극 라인의 중심을 Lp로 하였을 때, -Lp/4≤X〈Lp/4(구간0), Lp/4≤X〈3Lp/4(구간1), 3Lp/4≤X〈5Lp/4(구간2)의 3개의 구간으로 분할되는 터치 패널.
  5. 제4항에 있어서,
    상기 제1 Y 전극 라인과 제2 Y 전극 라인의 페어(pair)의 디지털 출력 2비트 코드를 01로 하고, 상기 제1 비교기의 출력을 상위 비트로 하고, 상기 제2 비교기의 출력을 하위 비트로 하여 터치된 구간이 -Lp/4≤X〈Lp/4의 경우 O1[00](십진법(decimal) {0}), Lp/4≤X〈3Lp/4의 경우 O1[01](십진법 {1}), 3Lp/4≤X〈5Lp/4의 경우 O1[11](십진법 {2})로 출력하여 터치 위치를 검출하는 터치 패널.
  6. 제5항에 있어서,
    상기 제1 Y 전극 라인과 제2 Y 전극 라인의 페어의 좌측 페어의 디지털 출력 2비트 코드를 00로 하고, 상기 제1 Y 전극 라인과 제2 Y 전극 라인의 페어의 우측 페어의 디지털 출력 2비트 코드를 02로 하여, 터치된 구간이 -Lp/4≤X〈Lp/4의 경우, 즉, 구간 0의 경우, O0→O1→O2의 코드열은 [11]→[00]→[01](십진법으로 {2}→{0}→{1}), Lp/4≤X〈3Lp/4의 경우, O0→O1→O2의 코드열은 [11]→[01]→[00](십진법으로 {2}→{1}→{0}), 3Lp/4≤X〈5Lp/4의 경우, O0→O1→O2의 코드열은 [01]→[11]→[00](십진법으로 {1}→{2}→{0})을 출력하여 터치 위치를 검출하는 터치 패널.
  7. 제1항에 있어서,
    상기 n은 5의 값을 가지며, 상기 제1, 2 Y 전극 라인들 사이에 연결된 제1 내지 제4 비교기들의 '+' 입력 단자들은 상기 제1 Y 전극 라인에 연결되고, '-' 입력 단자들은 상기 제2 Y 전극 라인에 연결되는 터치 패널.
  8. 제7항에 있어서,
    상기 제1 Y 전극 라인의 중심을 0으로 하고, 상기 제2 Y 전극 라인의 중심을 Lp로 하였을 때, -Lp/8≤X<Lp/8, Lp/8≤X<3Lp/8, 3Lp/8≤X<5Lp/8, 5Lp/8≤X<7Lp/8, 7Lp/8≤X<9Lp/8의 다섯 구간(구간 0, 1, 2, 3, 4)으로 분할하는 터치 패널.
  9. 제8항에 있어서,
    상기 제1 Y 전극 라인과 제2 Y 전극 라인의 페어(pair)의 디지털 출력 2비트 코드를 01로 하고, 상기 제1 Y 전극 라인과 제2 Y 전극 라인의 페어의 좌측 페어의 디지털 출력 2비트 코드를 00로 하고, 상기 제1 Y 전극 라인과 제2 Y 전극 라인의 페어의 우측 페어의 디지털 출력 2비트 코드를 02로 하는 터치 패널.
  10. 제9항에 있어서,
    -Lp/8≤X〈Lp/8인 경우, O0→O1→O2의 코드열은 [1111] →[0000] →[0011], Lp/8≤X〈2Lp/8인 경우, O0→O1→O2의 코드열은 [1111] →[0001] →[0011], 2Lp/8≤X〈3Lp/8인 경우, O0→O1→O2의 코드열은 [0111] →[0001] →[0001], 3Lp/8≤X〈5Lp/8인 경우, O0→O1→O2의 코드열은 [0111] →[0011] →[0001], 5Lp/8≤X〈6Lp/8인 경우, O0→O1→O2의 코드열은 [0111] →[0111] →[0001], 6Lp/8≤X〈7Lp/8인 경우, O0→O1→O2의 코드열은 [0011] →[0111] →[0000], 7Lp/8≤X〈9Lp/8인 경우, O0→O1→O2의 코드열은 [0011] →[111] →[0000]을 출력하여 터치 위치를 검출하는 터치 패널.
  11. 서로 교차 배치되는 복수의 X 전극 라인들 및 상호 인접한 제1 Y 전극 라인과 제2 Y 전극 라인들의 사이에서 접촉하는 위치에 따라 다른 위치신호를 발생시키는 단계;
    제1 Y 전극 라인의 좌측에 인접하는 Y전극 라인과 상기 제2 Y 전극 라인의 우측에 인접하는 Y전극 라인으로부터 각각의 인접신호를 검출하는 단계;
    상기 인접신호를 비교기의 입력신호로 입력하는 단계;
    상기 검출한 인접신호 중의 하나에 상기 위치신호를 중첩하는 단계; 및,
    상기 입력신호를 비교기에 의해 비교하는 단계;를 포함하고,
    상기 인접신호를 비교기의 입력신호로 입력하는 단계는,
    상기 인접한 제1 Y 전극 라인과 제2 Y 전극 라인 피치가 1/n 해상도로 설정되는 경우, 상기 비교기는 n-1개가 상기 인접한 제1 Y 전극 라인과 제2 Y 전극 라인 사이에 병렬로 형성되는 터치 패널의 위치 검출 방법.
  12. 제11항에 있어서,
    상기 제1, 2 Y 전극 라인들 사이에 연결된 제1 및 제2 비교기들의 '+' 입력 단자들은 상기 제1 Y 전극 라인에 연결되고, '-' 입력 단자들은 상기 제2 Y 전극 라인에 연결되어 인접신호를 입력하는 터치 패널의 위치 검출 방법.
  13. 제12항에 있어서,
    상기 입력신호를 비교기에 의해 비교하는 단계는,
    상기 제1 비교기의 계산값이 0 이상이면 디지털 신호 1을 출력하고, 0보다 작으면 디지털 신호 0을 출력하는 터치 패널의 위치 검출 방법.
  14. 터치되는 위치에 따라 다른 제1 입력신호를 받는 양의 입력단자, 제2 입력신호를 받는 음의 입력단자 및 상기 제1 입력신호 및 제2 입력신호의 비교신호를 출력하는 출력단자를 가지는 복수의 비교기; 및,
    상기 복수의 비교기의 비교신호를 판독하여 위치신호를 생성하는 연산부;를 포함하고,
    상기 복수의 비교기는 상호 병렬로 연결된 제1 및 제2 비교기를 포함하며,
    상기 연산부는 제1 입력신호의 전압과 제2 입력신호의 전압의 차이인 차분 전압을, 구간 0, 1, 2의 3개의 구간으로 나누고, 상기 3개의 구간은 상기 제1 입력신호가 입력되는 라인의 중심을 0으로 하고, 상기 제2 입력신호가 입력되는 라인의 중심을 Lp로 하였을 때, 상기 3개의 구간은 -Lp/4≤X〈Lp/4(구간0), Lp/4≤X〈3Lp/4(구간1), 3Lp/4≤X〈5Lp/4(구간2)으로 나누는 집적회로.
  15. 삭제
  16. 삭제
  17. 제14항에 있어서,
    상기 연산부는 제1 비교기의 출력을 상위 비트로 하고, 상기 제2 비교기의 출력을 하위 비트로 하여 터치된 구간이 구간0인 경우 O1[00](십진법(decimal) {0}), 구간1인 경우 O1[01](십진법 {1}), 구간2인 경우 O1[11](십진법 {2})를 출력하여 터치 위치를 검출하는 집적회로.
  18. 제14항에 있어서,
    상기 연산부는 병렬로 연결된 상기 복수의 비교기를 한 그룹으로 하였을 때, 인접하는 다른 그룹의 비교기의 비교신호를 수신하여 위치신호를 생성하는 집적회로.
  19. 제14항에 있어서,
    상기 집적회로는 터치 패널에 단독으로, 또는 개인휴대단말기의 칩이나 LCD 구동칩 중 적어도 하나에 일체화되어 원 칩(ONE-CHIP)으로 실장되는 집적회로.
KR1020120068237A 2012-06-25 2012-06-25 터치 패널, 터치 패널의 위치 검출 방법 및 집적회로 KR102042019B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120068237A KR102042019B1 (ko) 2012-06-25 2012-06-25 터치 패널, 터치 패널의 위치 검출 방법 및 집적회로
PCT/KR2012/005214 WO2014003225A1 (en) 2012-06-25 2012-06-29 Touch panel, position sensing method of touch panel, and integrated circuit
US14/410,755 US9639201B2 (en) 2012-06-25 2012-06-29 Touch panel, position sensing method of touch panel, and integrated circuit
TW101123866A TW201401125A (zh) 2012-06-25 2012-07-03 觸控面板、觸控面板之定位感測方法及其積體電路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120068237A KR102042019B1 (ko) 2012-06-25 2012-06-25 터치 패널, 터치 패널의 위치 검출 방법 및 집적회로

Publications (2)

Publication Number Publication Date
KR20140000594A KR20140000594A (ko) 2014-01-03
KR102042019B1 true KR102042019B1 (ko) 2019-11-08

Family

ID=50138445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120068237A KR102042019B1 (ko) 2012-06-25 2012-06-25 터치 패널, 터치 패널의 위치 검출 방법 및 집적회로

Country Status (1)

Country Link
KR (1) KR102042019B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101297387B1 (ko) * 2006-11-09 2013-08-19 삼성디스플레이 주식회사 터치 패널 일체형 액정 표시 장치

Also Published As

Publication number Publication date
KR20140000594A (ko) 2014-01-03

Similar Documents

Publication Publication Date Title
US10268313B2 (en) Display guarding techniques
CN105531654B (zh) 注入触摸噪声分析
US8754662B1 (en) Flipped cell sensor pattern
US9164640B2 (en) Barrier electrode driven by an excitation signal
US7977954B2 (en) Methods and systems for sigma delta capacitance measuring using shared components
US9658726B2 (en) Single layer sensor pattern
US9477360B2 (en) Position sensing method of touch panel and integrated circuit
US8508502B2 (en) Capacitive touchscreen system with touch position encoding during analog-to-digital conversion
US20080116904A1 (en) Methods and systems for switched charge transfer capacitance measuring using shared components
TWI543053B (zh) 觸控感應裝置
US20120062464A1 (en) Touch sensor
US9829523B1 (en) Offset sensor pattern
US20150153870A1 (en) Touchscreen device and method of sensing touch
US10061437B2 (en) Active canceling of display noise in simultaneous display and touch sensing using an impulse response
US9645670B2 (en) Sensing frame averaging for cancelling display noise in simultaneous display and touch sensing
US10126867B2 (en) Matched filter for a first order sigma delta capacitance measurement system and a method to determine the same
US20200379590A1 (en) Capacitive sensing acquisition schemes
KR20130099525A (ko) 터치 패널
US9639201B2 (en) Touch panel, position sensing method of touch panel, and integrated circuit
KR102042019B1 (ko) 터치 패널, 터치 패널의 위치 검출 방법 및 집적회로
KR101996955B1 (ko) 터치 패널, 터치 패널의 위치 검출 방법 및 집적회로
KR101996951B1 (ko) 터치 패널, 터치 패널의 위치 검출 방법 및 집적회로
US9495050B1 (en) Sensor pattern with signal-spreading electrodes
KR101926546B1 (ko) 터치 패널의 위치 검출 방법 및 집적회로
US20170269778A1 (en) Frequency shifting techniques for concurrent display driving and touch sensing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right