KR101926535B1

KR101926535B1 - 터치 패널

Info

Publication number: KR101926535B1
Application number: KR1020120035670A
Authority: KR
Inventors: 마사시 하시모토
Original assignee: 엘지이노텍 주식회사
Priority date: 2012-04-05
Filing date: 2012-04-05
Publication date: 2018-12-10
Also published as: KR20130113243A

Abstract

발명의 실시예에 따른 터치 패널은 서로 교차 배치되는 복수의 X 전극 라인들 및 복수의 Y 전극 라인들이 형성된 터치 스크린; 및, 인접한 제1 Y 전극 라인과 제2 Y 전극 라인의 적어도 하나와 전기적으로 연결되고, 상기 제1 Y 전극 라인의 전압(V_RX1)과 제2 Y 전극 라인의 전압(V_RX2)차(voltage difference:V_RX1 _-2)를 보상하는 전압차 CMP 블록;을 포함한다.

Description

터치 패널{TOUCH PANEL}

본 발명은 정전 용량 방식의 터치 패널에 관한 것이다.

일반적으로, 개인용 컴퓨터, 휴대용 통신장치, 그 밖의 개인전용 정보처리장치 등은 키보드, 마우스, 디지타이저(Digitizer) 등의 다양한 입력장치(Input Device)를 이용하여 사용자와의 인터페이스를 구성한다.

한편, 개인용 컴퓨터의 용도가 확대됨에 따라, 키보드와 마우스 등과 같은 입력장치로는 제품의 완성도를 높이기 어려운 면이 있어, 더욱 간단하고 오작동을 감소시킬 수 있으며, 휴대가능한 입력장치에 대한 요구가 날로 증가되고 있다.

이와 같은 요구에 발맞춰, 사용자가 손이나 펜 등으로 화면을 직접 접촉하여 정보를 입력하는 터치패널(Touch Panel)이 제안되었다. 터치패널은 간단하고, 오작동이 적으며, 휴대가 용이하고, 다른 입력기기 없이 문자 입력이 가능하며, 사용자가 용이하게 사용방법을 인지할 수 있다는 장점이 있어 최근 다양한 정보처리장치에 적용되고 있다.

이와 같은 터치패널은 접촉된 지점의 좌표를 감지하는 방식으로, 상판 또는 하판에 금속 전극을 형성하여 직류 전압을 인가한 상태에서 접촉된 위치를 저항에 따른 전압 구배로 판단하는 저항막 방식(Resistive type), 도전막에 등전위를 형성하고 접촉에 따른 상하판의 전압 변화가 일어난 위치를 감지하는 정전용량 방식(Capacitive type), 전자펜이 도전막을 접촉함에 따라 유도되는 LC값을 읽어들여 접촉된 위치를 감지하는 전자 유도 방식(Electro Magnetic type) 등이 있다.

본 발명은 노이즈에 강한 구조를 가지는 터치 패널을 제공하는 것을 목적으로 한다.

발명의 실시예에 따른 터치 패널은 서로 교차 배치되는 복수의 X 전극 라인들 및 복수의 Y 전극 라인들이 형성된 터치 스크린; 및, 인접한 제1 Y 전극 라인과 제2 Y 전극 라인의 적어도 하나와 전기적으로 연결되고, 상기 제1 Y 전극 라인의 전압(V_RX1)과 제2 Y 전극 라인의 전압(V_RX2)차(voltage difference:V_RX1-2)를 보상하는 전압차 CMP 블록;을 포함한다.
발명의 실시예에 따른 터치 패널은 CT_CMP는 2 비트 신호이고, RST는 하이 신호 또는 로우 신호이고, V_RAMP는 터치 센싱 동작모드에서 0V에서 순차적으로 전압 레벨이 증가하는 신호이고, 상기 CMP 블록은 입력단에 상기 CT_CMP, 상기 RST 및 상기 V_RAMP가 입력되고, 출력단이 Y전극 라인과 연결될 수 있다.
발명의 실시예에 따른 터치 패널은 V_RAMP-1은 0보다 큰 값이고, V_RAMP-2는 상기 V_RAMP-1 보다 큰 값이고, V_RAMP-3는 상기 V_RAMP-2 보다 큰 값이고, 상기 CMP 블록은 0, 상기 V_RAMP-1, 상기 V_RAMP-2, 상기 V_RAMP-3 의 전압이 동시에 입력되는 먹스(mux);를 포함할 수 있다.

본 발명의 실시예에 따르면, 터치되고 있지 않은 영역간의 전압차(voltage difference)를 감소시킴으로써, 노이즈에 강하며 신뢰성이 향상된 터치 패널이 제공될 수 있다.

도 1 내지 도 4는 종래의 Y 전극 라인의 패턴에 대한 일예를 나타내는 도면이다.
도 5는 본 발명의 제1 실시예에 따른 터치 패널의 구성을 회로도로 도시한 것이다.
도 6은 발명의 제1 실시예에 따라 CMP 블록을 포함하는 터치 패널 신호 감지 회로를 나타낸 도면이다.
도 7 발명의 제1 실시예에 따라 CMP 블록의 예를 나타낸 도면이다.
도 8 및 도 9는 발명의 제1 실시예에 따라 정상 동작 모드에서 CMP 블록 제어신호 타이밍을 나타낸 도면이다.
도 10은 발명의 제2 실시예에 따라 CMP 블록을 포함하는 터치 패널 신호 감지 회로를 나타낸 도면이다.
도 11은 발명의 제2 실시예에 따라 CMP 블록의 예를 나타낸 도면이다.
도 12 및 도 13은 발명의 제2 실시예에 따라 정상 동작 모드에서 CMP 블록 제어신호 타이밍을 나타낸 도면이다.

이하, 본 발명의 바람직한 실시 예에 대하여 첨부도면을 참조하여 상세히 설명하기로 한다. 기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

도 1 내지 도 4는 종래의 Y 전극 라인의 패턴에 대한 일예를 나타내는 도면이다.

도 1 내지 도 4에는 좌우로 6개의 Y 전극 라인이 도시되어 있다. 도 1에 도시된 Y전극 라인의 길이가 동일하지 않으므로, 인접하는 두 개의 전극 라인이 각각 다른 영역의 신호를 수신하므로 전극 라인의 길이 차는 기생(parasitic) 커패시턴스의 불균형(imbalance)을 야기한다. 이로 인해 동작 마진(margin)이 감소할 수 있다.

도 2 및 3에서는 이를 감소시키기 위해 전극 라인의 길이를 양 단에서 절곡하여 형성하나 이 경우에도 전극 라인의 두께는 동일하지 않으며, 도 4에는 각각의 전극 라인이 다른 신호 감지 회로인 IC 칩에 연결되나, IC 핀(pin), 본딩 와이어(bonding wire) 및 본딩 패드 등에 의해 또 다른 기생 카패시턴스가 발생하므로 이러한 공정에 의해서도 기생 커패시턴스 및 이로 인한 전압차를 조절하는 것은 한계가 있다.

본 발명에서는 터치 패널 상에 터치 신호가 입력되지 않을 때 전극 라인 간(RX₁ 및 RX₂)의 전압차(△V_RX1-2=V_RX1-V_RX2)를 감소시키는 것을 목적으로 한다.

도 5는 본 발명의 제1 실시예에 따른 터치 패널의 구성을 회로도로 도시한 것이다.

도 5를 참조하면, 터치 패널은 투명 기판 위에 절연층을 사이에 두고 서로 교차배열 되도록 형성되는 복수의 X 전극 라인들(TX₁~TX_n)과 복수의 Y 전극 라인들(RX₁~RX_m)을 포함하는 터치 스크린(100)을 포함할 수 있다.

터치 스크린(100) 상의 접촉 위치는 X 전극 라인들(TX₁~TX_n)과 Y 전극 라인들(RX₁~RX_m) 사이에서 발생되는 커패시턴스가 변동되는지 여부를 감지하여 해당 부분에서의 접촉 여부를 판단함으로서 검출될 수 있다.

한편, 터치 패널은 터치 스크린(100) 상의 접촉 위치를 검출하기 위한 또 다른 전자 부품들을 포함하여 구성될 수 있으며, 상기 또 다른 전자 부품들은 "on-cell" 터치 패널의 경우 상기 또 다른 전자 부품들은 터치 스크린(100)과 별도의 IC 칩으로 구현되거나, "in-cell" 터치 패널의 경우 터치 스크린(100) 상의 전극 라인들과 동일한 필름상에 구현될 수도 있다.

또한, 본 발명의 실시예에 따르면, 서로 인접한 두 Y 전극 라인들 사이에 복수의 비교기들이 연결되고, 터치 스크린(100) 상의 접촉 위치는 상기 비교기들의 출력 값들을 이용하여 구성된 출력 코드에 따라 검출될 수 있다.

도 5에 도시된 바와 같이, 비교기들(C1-1, C1-2, C2-1, C2-2) 각각에 대한 입력 레벨의 차는 다음의 수학식 1과 같이 계산될 수 있다.

C_E는 X 전극 라인과 Y 전극 라인의 교차 지점들에서의 커플링 커패시터 각각의 커패시턴스를 나타내며, n은 터치 스크린(100) 상에 배치된 X 전극 라인들의 개수이며, C_M은 사용자의 손가락 접촉에 따라 형성되는 음의 커패시턴스를 나타낸다.

또한, C_s는 샘플링 전압 유지 커패시터들(sampling voltage holding capacitors)의 커패시턴스를 나타내며, C_D는 더미 커패시터(dummy capacitor)의 커패시턴스를 나타낸다.

위의 수학식 1에서 C_D와 C_M이 동일하다고 가정하면, 비교기들(C1-1, C1-2, C2-1, C2-2)의 출력 값들은 각각 1, 1, 0, 0이 된다.

이때, 터치 스크린(100) 상의 접촉 위치를 검출하기 위한 출력 코드는 비교기들(C1-1, C1-2, C2-1, C2-2)의 출력 값들을 이용하여 구성될 수 있으며, 예를 들어 제1 비교기(C1-1)와 제2 비교기(C1-2)의 출력 값들의 논리 곱(AND)을 제1 값으로 하고 상기 제1 비교기(C1-1)의 출력 값을 제2 값으로 할 수 있다.

이하에서는, 상기 인접한 두 Y 전극 라인들이 일방향으로 연속하여 배치된 두 개의 Y 전극 라인들인 것을 예로 들어 설명하나, 상기 인접한 두 Y 전극 라인들이 서로 가깝게 배치되고 그들 사이에 하나 또는 그 이상의 Y 전극 라인이 배치되는 경우도 포함할 수 있다.

도 6은 발명의 제1 실시예에 따라 CMP 블록을 포함하는 터치 패널 신호 감지 회로를 나타낸 도면이다. 도 7은 발명의 제1 실시예에 따라 CMP 블록을 나타낸 도면이다. 도 8 및 도 9는 발명의 제1 실시예에 따라 정상 동작 모드에서 CMP 블록 제어신호 타이밍을 나타낸 도면이다.

도 6 및 도 7을 참조하면, 상기 CMP 블록에는 CT_CMP, RST 및 V_RAMP가 입력될 수 있다. 그리고 상기 CMP 블록의 출력단이 Y전극 라인과 연결될 수 있다.

상기 CMP 블록에는 논리회로가 포함되고, 배타적 논리합(XOR Gate)이 복수개 병렬로 연결될 수 있다. 상기 XOR Gate에는 2b의 CT_CMP 및 2b 메모리의 출력이 각각 입력되고, 복수개의 XOR Gate 출력은 NOR Gate의 입력에 각각 연결될 수 있다.

그리고 NOR Gate의 출력은 RS 래치 회로의 S에 입력되고, t0이후로 그라운드 되는 RST는 RS 래치 회로의 R에 입력될 수 있다. 상기 RS 래치 회로의 S 및 R의 입력조합에 따라 N2가 결정될 수 있다.

도 8을 참조하면 t0 이전에 X 전극 라인들(TX₁~TX_n)에는 그라운드 전압(GND)이 인가되고, Y 전극 라인들(RX₁~RX_m)에는 V_DD/2의 전압이 인가된다.

그를 위해, Y 전극 라인들(RX₁~RX_m)과 교차하는 방향으로 현성된 또 다른 TD 전극 라인(TD)과 φ9에 그라운드 전압(GND)이 인가될 수 있다.

본 발명의 일실시예에 따른 터치 패널은 상기한 바와 같은 전극 라인들로의 전압 인가를 위해 TX 디코더(110)를 구비하며, V_DD/2의 전압을 인가하기 위한 전압 발생기(120)를 구비할 수 있다.

그 후 t0 시점에서, φ1 및 RST에 그라운드 전압(GND)이 인가되어, X 전극 라인들(TX₁~TX_n)과 비교기들(즉, 제1 Y 전극 라인(RX1)과 제2 Y 전극 라인(RX2) 사이에 연결된 두 비교기들(C1-1, C1-2))은 V_DD/2의 샘플링 유지 전압 레벨(sampling hold voltage level)을 가지게 된다.

그 후 t1 시점에서, TX₁ 전극 라인에 VDD 전압이 인가되면, RX₁ 전극 라인 및 RX₂ 전극 라인의 전압은 C_E1과 C_E2에 의해 상승하게 된다. 상기 C_E는 X 전극 라인과 Y 전극 라인의 교차 지점들에서의 커플링 커패시터 각각의 커패시턴스를 나타낸다.

이상적으로, X 전극 라인과 Y 전극 라인의 교차 지점들에서의 커플링 커패시터는 동일하나 실제로는 그러하지 않으므로 RX₁ 전극 라인 및 RX₂ 전극 라인의 전압차(△V_RX1 _-2)가 발생하게 된다.

상기 전압차는 C_E1과 C_E2에 의한 커플링 커패시턴스 그리고/또는 C_R1P 및 C_R2P의 차이에 의한 RX전극 라인의 기생 커패시턴스, 그리고 모든 종류의 비대칭(non-symmetries)구조에 의해 발생할 수 있다.

상기 전압차(△V_RX1-2)에 의해 터치 패널의 신뢰성이 감소될 수 있으므로, 이를 감소시키기 위해 전압차(△V_RX1 _-2) 보상(CMP:compensation) 블럭이 RX₁ 전극 라인 및 RX₂ 전극 라인의 각각에 형성된다.

△V_RX1 _-2CMP 블럭은 2b(비트) 시스템에서 V_RX1 및 V_RX2에 0, △V_CMP, 2△V_CMP, 3△V_CMP의 값을 더할 수 있다. 3b 보상 시스템에서는 0부터 7△V_CMP까지의 8단계로 보상될 수 있다.

2b CMP 코드는 정상적인 터치 센싱 동작 전에 발생되고, 도 7에 도시된 바와 같이 메모리에 저장될 수 있다.

정상 터치 센싱 동작 모드에서 V_RX1 및 V_RX2에 더해지는 △V_RX1 _-2 보상전압은 하기와 같다.

△V_RX1 _-2≥2.5△V_CMP, 즉 V_RX1 ≥ V_RX2+2.5△V_CMP인 경우, 3△V_CMP인의 전압이 V_RX2에 더해진다. 여기서, △V_CMP는 설정된 값으로, 회로에 따라 다른 값을 가질 수 있다. 상기 식과 유사하게,

1.5△V_CMP≤△V_RX1 _-2〈2.5△V_CMP이면, 2△V_CMP의 값이 V_RX2에 더해진다.

0.5△V_CMP≤△V_RX1 _-2〈1.5△V_CMP이면, △V_CMP의 값이 V_RX2에 더해진다.

-0.5△V_CMP≤△V_RX1 _-2〈0.5△V_CMP이면, 아무런 값도 더해지지 않는다.

-1.5△V_CMP≤△V_RX1 _-2〈-0.5△V_CMP이면, 2△V_CMP의 값이 V_RX1에 더해진다.

-2.5△V_CMP≤△V_RX1 _-2〈-1.5△V_CMP이면, 2△V_CMP의 값이 V_RX1에 더해진다.

△V_RX1 _-2〈-2.5△V_CMP이면, 3△V_CMP의 값이 V_RX1에 더해진다.

상기 전압차 보상 블럭은 각각의 Y 전극 라인에 형성될 수 있다.

이하에서 전압차 보상 블럭의 출력 발생 과정을 설명한다. 설명을 위해, CMP 코드가 00인 경우, △V_RX1 _-2CMP블럭이 RX₁ 전극 라인에 형성된 것으로 가정한다.

보상전압 △V_CMP과 CMP블럭의 출력전압 △V_CMP _{_B}사이에는 하기의 관계식이 성립될 수 있다.

상기 C_CMP는 도 7에 도시된 바와 같이 △V_RX1 _-2CMP블럭 내부의 커패시턴스를 나타낸다. 그리고 C_PRX는 Y 전극 라인에 형성되는 기생 커패시턴스를 나타낸다.

대기 상태, 즉 t0 이전의 상태에서, RST는 하이(H) 신호이고, V_RAMP는 0V이므로, N2 노드의 전압은 0V이다.

도 8에 도시된 바와 같이, V_RAMP는 t1-1의 시간에서 △V_CMP _{_B}로, t1-2의 시간에서 2△V_CMP _{_B}로, t1-3의 시간에서 3△V_CMP _{_B}로 동기화된다.

다음으로 t0 시점에 관해 설명한다. 2b CMP 코드가 00이면, N1은 H이다. S, R 및 Q는 H의 값을 갖고, Q-bar는 L의 값을 갖게 된다. Q 및 Q-bar는 터치가 감지되는 t8의 지점까지 H와 L의 상태가 반전되지 않는다. 즉, RST가 t8에서 H가 되면, Q는 L가 되고, Q-bar는 H가 된다. 트랜스퍼의 게이트는 오프되어 있으므로, N2노드의 출력전압은 0V이고, 그러므로, 전압이 변동되지 않는다.

이후, t1-1에서 V_RAMP가 △V_CMP _{_B}로 상승하고, N2가 △V_CMP _{_B}로 상승하여 V_RX2가 △V_CMP 만큼 상승하게 된다. 2b CMP 코드가 01이면, 노드 N1은 H값을 갖게 되고, S, R 및 Q는 H로, Q-bar는 L의 값을 갖게 된다. 트랜스퍼 게이트 스위치는 턴오프되고, △V_C _{MP_B}는 노드 N2에서 유지되므로, RX2는 V_RX2 및 △V_CMP의 값을 갖게 된다.

CMP 2b 코드가 01이 아닌 경우, N1은 L의 값을 유지하게 되고, S, R 및 Q는 L로, Q-bar는 H의 값을 갖게 된다.

유사한 방법으로, CMP 코드에 따라 V_RX2에 2△V_CMP 또는 3△V_CMP가 더해질 수 있다.

이하에서는 CMP 코드의 생성과정에 대해 도 9를 참고하여 설명한다.

정상 터치 센싱 동작모드에서는 V_RAMP의 값은 0V에서 3△V_CMP _-B로 순차적으로 증가한다. CMP 코드 생성 모드에서는, V_RAMP의 값은 하나의 시퀀스 주기에서 한번, 즉, 0V에서 0.5△V_CMP _-B, 1.5△V_CMP _-B, 2.5△V_CMP _-B 중 하나의 값으로 증가한다.

도 9에 도시된 바와 같이, 제1 시퀀스 주기에서 V_RAMP의 값은 0V에서 0.5△V_CMP _-B로 증가하고, 제2 시퀀스 주기에서 V_RAMP의 값은 0V에서 1.5△V_CMP _-B로 증가하며, 제3 시퀀스 주기에서 V_RAMP의 값은 0V에서 2.5△V_CMP _-B로 증가한다.

본 실시예에서는 V_RAMP의 값이 제1 시퀀스 주기에서 0V에서 0.5△V_CMP _-B로, 제2 시퀀스 주기에서 0V에서 1.5△V_CMP _-B로, 제3 시퀀스 주기에서 0V에서 2.5△V_CMP _-B로 변하는 경우를 예로 들어 설명한다.

제1 시퀀스 주기에서 V_RAMP의 값은 0V에서 0.5△V_CMP _-B로 증가한다. 비교기(C1-1)는 V_RX1과 V_RX2+0.5△V_CMP의 값을 비교한다. 비교기(C1-2)는 V_RX1+0.5△V_CMP와 V_RX2의 값을 비교한다.

제2 시퀀스 주기에서, 비교기(C1-1)는 V_RX1과 V_RX2+1.5△V_CMP의 값을 비교한다. 비교기(C1-2)는 V_RX1+1.5△V_CMP와 V_RX2의 값을 비교한다.

제3 시퀀스 주기에서, 비교기(C1-1)는 V_RX1과 V_RX2+2.5△V_CMP의 값을 비교한다. 비교기(C1-2)는 V_RX1+2.5△V_CMP와 V_RX2의 값을 비교한다.

V_RX1〉V_RX2+2.5△V_CMP인 경우, 비교기(C1-1) 및 비교기(C1-2)는 매 시퀀스 주기에서 11의 코드를 출력한다.

V_RX1≒V_RX2+2.5△V_CMP인 경우, 비교기(C1-1) 및 비교기(C1-2)는 제1 및 제2 시퀀스 주기에서 11의 코드를 출력하나 제3 시퀀스 주기에서는 00, 10, 01 또는 11의 하나를 출력할 수 있다. 즉, 제3 시퀀스 주기에서의 출력 코드값은 예측 불가능하다. 11의 코드는 이전의 제2 시퀀스 주기에서 출력되므로, 제3 시퀀스 주기에서 10 또는 00이 출력되면 V_RX1≒V_RX2+2.5△V_CMP인 것으로 볼 수 있다. 만약 제3 시퀀스 주기에서 11 또는 01의 코드가 출력되면, V_RX1≒V_RX2+2.5△V_CMP인 상황이 △V_RX1 _-2〉2.5△V_CMP 또는 1.5△V_CMP〈△V_RX1 _-2〈2.5△V_CMP로 잘못 분류될 수 있다. 그러나 이는 경계영역에서의 문제이므로 센싱 감도에 크게 영향을 미치지는 않는다.

1.5△V_CMP〈△V_RX1 _-2〈2.5△V_CMP인 경우, 비교기(C1-1) 및 비교기(C1-2)는 제1 및 제2 시퀀스 주기에서 11의 코드를 출력하고 제3 시퀀스 주기에서는 01의 코드를 출력한다.

△V_RX1 _-2≒1.5△V_CMP인 경우, 비교기(C1-1) 및 비교기(C1-2)는 제1 시퀀스 주기에서 11 코드를 출력하고 제3 시퀀스 주기에서는 01의 코드를 출력한다. 그리고 제2 시퀀스 주기에서는 11, 10, 01 또는 00 중 하나의 값을 출력할 수 있다.

0.5△V_CMP〈△V_RX1 _-2〈1.5△V_CMP인 경우, 비교기(C1-1) 및 비교기(C1-2)는 제1 시퀀스 주기에서 11의 코드를 출력하고 제2 및 제3 시퀀스 주기에서는 01의 코드를 출력한다.

△V_RX1 _-2≒0.5△V_CMP인 경우, 비교기(C1-1) 및 비교기(C1-2)는 제2 및 제3 시퀀스 주기에서 01의 코드를 출력하고 제1 시퀀스 주기에서는 11, 10, 01 또는 00 중 하나의 값을 출력할 수 있다.

-0.5△V_CMP〈△V_RX1 _-2〈0.5△V_CMP인 경우, 비교기(C1-1) 및 비교기(C1-2)는 매 시퀀스 주기에서 01의 코드를 출력한다.

△V_RX1 _-2≒-0.5△V_CMP인 경우, 비교기(C1-1) 및 비교기(C1-2)는 제2 및 제3 시퀀스 주기에서 01의 코드를 출력하고 제1 시퀀스 주기에서는 11, 10, 01 또는 00 중 하나의 값을 출력할 수 있다.

-1.5△V_CMP〈△V_RX1 _-2〈-0.5△V_CMP인 경우, 비교기(C1-1) 및 비교기(C1-2)는 제1 시퀀스 주기에서 00의 코드를 출력하고, 제2 및 제3 시퀀스 주기에서는 01의 코드를 출력한다.

△V_RX1 _-2≒-1.5△V_CMP인 경우, 비교기(C1-1) 및 비교기(C1-2)는 제1 시퀀스 주기에서 00의 코드를 출력하고, 제3 시퀀스 주기에서 01의 코드를 출력하며, 제2 시퀀스 주기에서는 11, 10, 01 또는 00 중 하나의 값을 출력할 수 있다.

-2.5△V_CMP〈△V_RX1 _-2〈-1.5△V_CMP인 경우, 비교기(C1-1) 및 비교기(C1-2)는 제1 및 제2 시퀀스 주기에서 00의 코드를 출력하고, 제3 시퀀스 주기에서는 01의 코드를 출력한다.

△V_RX1 _-2≒-2.5△V_CMP인 경우, 비교기(C1-1) 및 비교기(C1-2)는 제1 및 제2 시퀀스 주기에서 00의 코드를 출력하고, 제3 시퀀스 주기에서는 11, 10, 01 또는 00 중 하나의 값을 출력할 수 있다.

△V_RX1 _-2〈-2.5△V_CMP인 경우, 비교기(C1-1) 및 비교기(C1-2)는 매 시퀀스 주기에서 00의 코드를 출력한다.

상기의 코드값을 바탕으로, 하기와 같이 △V_RX1 _-2를 결정할 수 있다.

△V_RX1 _-2≥2.5△V_CMP인 경우, 제1, 2, 3 시퀀스 주기의 코드 출력값은 전부 11이다. 이 경우, 전압차를 감소시키기 위해, 정상 동작 모드에서 V_RX1에는 전압이 더해지지 않으며, V_RX2에는 3△V_CMP의 전압이 더해지게 된다. 도 6에서 RX₁과 연결된 좌블록의 2b 메모리는 00의 코드를 출력하고, RX₂과 연결된 우블록의 2b 메모리는 11의 코드를 출력한다.

1.5△V_CMP≤△V_RX1 _-2〈2.5△V_CMP인 경우, 제1 및 제2의 시퀀스 주기의 코드 출력값은 11이고, 제3 시퀀스 주기의 출력값은 11이 아니다. 이 경우 V_RX1에는 전압이 더해지지 않으며, V_RX2에는 2△V_CMP의 전압이 더해지게 된다. RX₁과 연결된 좌블록의 2b 메모리는 00의 코드를 출력하고, RX₂과 연결된 우블록의 2b 메모리는 10의 코드를 출력한다.

0.5△V_CMP≤△V_RX1 _-2〈1.5△V_CMP인 경우, 제1 시퀀스 주기의 코드 출력값은 11이고, 제2 시퀀스 주기의 출력값은 11이 아니다. 그리고 제3 시퀀스 주기의 출력값은 01이다. 이 경우 V_RX1에는 전압이 더해지지 않으며, V_RX2에는 △V_CMP의 전압이 더해지게 된다. RX₁과 연결된 좌블록의 2b 메모리는 00의 코드를 출력하고, RX₂과 연결된 우블록의 2b 메모리는 01의 코드를 출력한다.

-0.5△V_CMP〈△V_RX1 _-2〈0.5△V_CMP인 경우, 제1 시퀀스 주기의 코드 출력값은 01 또는 10이고, 제2 시퀀스 주기의 출력값은 01이다. 그리고 제3 시퀀스 주기의 출력값은 01이다. 이 경우 V_RX1, V_RX2에는 전압이 더해지지 않는다. RX₁과 연결된 좌블록의 2b 메모리는 00의 코드를 출력하고, RX₂과 연결된 우블록의 2b 메모리는 00의 코드를 출력한다.

-1.5△V_CMP〈△V_RX1 _-2≤-0.5△V_CMP인 경우, 제1 시퀀스 주기의 코드 출력값은 00이고, 제2 시퀀스 주기의 출력값은 00이 아니며, 제3 시퀀스 주기의 출력값은 01이다. 이 경우 V_RX1에는 △V_CMP의 전압이 더해지게 되고, V_RX2에는 전압이 더해지지 않는다. RX₁과 연결된 좌블록의 2b 메모리는 01의 코드를 출력하고, RX₂과 연결된 우블록의 2b 메모리는 00의 코드를 출력한다.

-2.5△V_CMP〈△V_RX1 _-2≤-1.5△V_CMP인 경우, 제1 시퀀스 주기의 코드 출력값은 00이고, 제2 시퀀스 주기의 출력값은 00이며, 제3 시퀀스 주기의 출력값은 00이 아니다. 이 경우 V_RX1에는 2△V_CMP의 전압이 더해지게 되고, V_RX2에는 전압이 더해지지 않는다. RX₁과 연결된 좌블록의 2b 메모리는 10의 코드를 출력하고, RX₂과 연결된 우블록의 2b 메모리는 00의 코드를 출력한다.

△V_RX1 _-2≤-2.5△V_CMP인 경우, 제1 시퀀스 주기의 코드 출력값은 00이고, 제2 시퀀스 주기의 출력값은 00이며, 제3 시퀀스 주기의 출력값은 00이다. 이 경우 V_RX1에는 3△V_CMP의 전압이 더해지게 되고, V_RX2에는 전압이 더해지지 않는다. RX₁과 연결된 좌블록의 2b 메모리는 11의 코드를 출력하고, RX₂과 연결된 우블록의 2b 메모리는 00의 코드를 출력한다.

상기는 두 개의 RX라인 시스템인 경우를 설명한 것으로, 둘 이상의 전극 라인의 경우에 대해 설명하면 하기와 같다.

0.5△V_CMP〈△V_RX1 _-2≤1.5△V_CMP인 경우, △V_CMP가 V_RX2에 더해지는 경우는 상기에서 기술되었다. 이때, -1.5△V_CMP≤△V_RX2 _-3〈-0.5△V_CMP인 경우, △V_CMP가 V_RX2에 더해지고, V_RX3에는 전압이 더해지지 않는다. 즉, V_RX1에는 전압이 더해지지 않고, V_RX2에 △V_CMP의 전압이 더해지며, V_RX3에는 전압이 더해지지 않는다.

그리고 예를 들어, 0.5△V_CMP〈△V_RX1 _-2≤1.5△V_CMP이고, 0.5△V_CMP〈△V_RX2 _-3≤1.5△V_C _MP인 경우, V_RX1에는 전압이 더해지지 않고, V_RX2에 △V_CMP의 전압이 더해지며, V_RX3에는 △V_CMP의 전압이 더해지게 된다. 상기와 같이, 둘 이상의 전극 라인에 대해서도 본 발명이 적용될 수 있다.

도 10은 발명의 제2 실시예에 따라 CMP 블록을 포함하는 터치 패널 신호 감지 회로를 나타낸 도면이다. 도 11은 발명의 제2 실시예에 따라 CMP 블록의 예를 나타낸 도면이다. 도 12 및 도 13은 발명의 제2 실시예에 따라 정상 동작 모드에서 CMP 블록 제어신호 타이밍을 나타낸 도면이다.

도시된 바와 같이, t1-1의 시점에서 0, V_RAMP _-1, V_RAMP _-2, V_RAMP _- ₃ 의 전압이 동시에 먹스(mux:multiplexer)인가된다. 이에 따라 각 시퀀스 주기에서 CMP 코드의 발생 모드가 도 13과 같이 변화된다. 동작에 대해서는 제1의 실시예와 본질적으로 같으므로, 동일한 부분에서 대해서는 설명을 생략한다.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims

서로 교차 배치되는 복수의 X 전극 라인들 및 복수의 Y 전극 라인들이 형성된 터치 스크린; 및,
인접한 제1 Y 전극 라인과 제2 Y 전극 라인의 적어도 하나와 전기적으로 연결되고, 상기 제1 Y 전극 라인의 전압(V_RX1)과 제2 Y 전극 라인의 전압(V_RX2)차(voltage difference:V_RX1-2)를 보상하는 전압차 CMP 블록;을 포함하고,
CT_CMP는 2 비트 신호이고,
RST는 하이 신호 또는 로우 신호이고,
V_RAMP는 터치 센싱 동작모드에서 0V에서 순차적으로 전압 레벨이 증가하는 신호이고,
상기 CMP 블록은 입력단에 상기 CT_CMP, 상기 RST 및 상기 V_RAMP가 입력되고, 출력단이 Y전극 라인과 연결되는 터치 패널.
삭제
삭제
삭제
삭제
제 1항에 있어서,
상기 터치 스크린 상의 접촉 위치는 상기 X 전극 라인들과 상기 Y 전극 라인들 사이에서 발생되는 커패시턴스가 변동되는지 여부를 감지하여 해당 부분에서의 접촉 여부를 판단함으로서 검출되는 터치 패널.
제1항에 있어서,
상기 CMP 블록은 논리회로 및 2b 메모리를 포함하고, 상기 논리회로는 2b의 CT_CMP및 2b 메모리의 출력이 각각 복수의 XOR Gate에 입력되고, 상기 복수의 XOR Gate의 출력은 NOR Gate의 입력에 각각 연결되는 터치 패널.
제7항에 있어서,
상기 NOR Gate의 출력은 RS 래치 회로의 S에 입력되고, RST는 RS 래치 회로의 R에 입력되는 터치 패널.
서로 교차 배치되는 복수의 X 전극 라인들 및 복수의 Y 전극 라인들이 형성된 터치 스크린; 및,
인접한 제1 Y 전극 라인과 제2 Y 전극 라인의 적어도 하나와 전기적으로 연결되고, 상기 제1 Y 전극 라인의 전압(VRX1)과 제2 Y 전극 라인의 전압(VRX2)차(voltage difference:VRX1-2)를 보상하는 전압차 CMP 블록;을 포함하고,
V_RAMP-1은 0보다 큰 값이고,
V_RAMP-2는 상기 V_RAMP-1 보다 큰 값이고,
V_RAMP-3는 상기 V_RAMP-2 보다 큰 값이고,
상기 CMP 블록은 0, 상기 V_RAMP-1, 상기 V_RAMP-2, 상기 V_RAMP-3 의 전압이 동시에 입력되는 먹스(mux);를 포함하는 터치 패널.
삭제
제 9항에 있어서,
상기 터치 스크린 상의 접촉 위치는 상기 X 전극 라인들과 상기 Y 전극 라인들 사이에서 발생되는 커패시턴스가 변동되는지 여부를 감지하여 해당 부분에서의 접촉 여부를 판단함으로서 검출되는 터치 패널.
제 1항 또는 제 9항에 있어서,
서로 인접한 두 Y 전극 라인들 사이에 복수의 비교기들이 연결되고,
상기 터치 스크린 상의 접촉 위치는 상기 비교기들의 출력 값들을 이용하여 구성된 출력 코드에 따라 검출되는 터치 패널.
삭제
삭제
삭제