KR20140058016A - 등각 증착방법을 이용한 웨이퍼 레벨 진공 밀봉 방법 - Google Patents

등각 증착방법을 이용한 웨이퍼 레벨 진공 밀봉 방법 Download PDF

Info

Publication number
KR20140058016A
KR20140058016A KR1020120124466A KR20120124466A KR20140058016A KR 20140058016 A KR20140058016 A KR 20140058016A KR 1020120124466 A KR1020120124466 A KR 1020120124466A KR 20120124466 A KR20120124466 A KR 20120124466A KR 20140058016 A KR20140058016 A KR 20140058016A
Authority
KR
South Korea
Prior art keywords
wafer
capping
readout circuit
capping wafer
bonding
Prior art date
Application number
KR1020120124466A
Other languages
English (en)
Other versions
KR101957338B1 (ko
Inventor
박해석
홍현규
남성현
노숙영
윤석호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120124466A priority Critical patent/KR101957338B1/ko
Publication of KR20140058016A publication Critical patent/KR20140058016A/ko
Application granted granted Critical
Publication of KR101957338B1 publication Critical patent/KR101957338B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

등각 증착방법을 이용한 웨이퍼 레벨 진공 밀봉 방법이 개시된다. 개시된 웨이퍼 레벨 진공밀봉 방법은 그 위에 복수의 검출소자로 이루어진 어레이가 복수로 배치된 판독 회로 웨이퍼를 마련하는 단계와, 상기 판독 회로 웨이퍼 상에 상기 검출소자 어레이를 진공으로 패키징하기 위한 캐핑 웨이퍼를 마련하는 단계와, 상기 판독 회로 웨이퍼에 상기 캐핑 웨이퍼를 본딩시키는 단계와, 등각 증착방법으로 상기 캐핑 웨이퍼에 형성된 비아홀을 비아물질로 밀봉하는 단계를 포함한다.

Description

등각 증착방법을 이용한 웨이퍼 레벨 진공 밀봉 방법{Wafer level vacuum sealing method using conformal deposition}
복수의 적외선 열상 감지기 어레이가 형성된 웨이퍼 상에 캐핑 웨이퍼를 웨이퍼 레벨로 진공 밀봉하는 방법에 관한 것이다.
적외선 열상 감지기는 온도가 있는 물체에서 방사되는 적외선을 수광하여 이를 감지하여 검출신호를 발생한다. 임의의 온도(T)를 가진 물체는 흑체복사에 의해 특정파장에서 최대치를 나타내는 넓은 대역의 빛을 방사한다. 주위에 존재하는 상온의 물체에서 방사된 빛은 대략 10μm의 파장대역에서 최대치를 보이는 적외선을 방사하게 된다. 방사된 적외선이 열질량(thermal mass)에 입사하게 되면 온도가 증가하게 된다. 적외선 입사로 인한 온도변화로 열질량 물질에 따라 저항, 극성, 기전력, 휨 등이 변할 수 있으며, 이 변화를 계량화하여 이미지 어레이(image array)화할 수 있으며, 결국 열상 이미지를 얻게 된다.
　　　적외선 입사로 열상 소자에서 발생하는 온도 변화는 주변부와의 열전도도에 의해 크게 좌우된다. 열전도도는 대류(convection) 및 전도(conduction)에 의해 결정되며, 전도에 의한 열전도도는 소자의 구조 및 재료에 의해 주로 결정되고, 대류에 의한 열전도도는 소자의 밀봉시 진공도에 의해 결정된다.
적외선 열상 감지기 어레이의 밀봉시, 진공도를 일정하게 유지하고 열상 감지기 어레이의 보호를 위해 인해 열상 감지기 어레이를 포위하는 금속 캔 또는 세라믹 패키지를 하고 있으나, 고가의 비용 및 어레이 별로 일일이 봉합해야 하는 문제로 웨이퍼 레벨에서의 진공 봉합 방법이 요구된다.
본 발명의 일 실시예에 따른 등각 증착방법을 이용한 웨이퍼 레벨 진공 밀봉 방법은 웨이퍼 레벨로 열상 감지기 어레이가 형성된 판독회로 웨이퍼 상에 캐핑 웨이퍼를 진공밀봉하는 방법을 제공한다.
본 발명의 실시예에 따른 등각 증착방법을 이용한 웨이퍼 레벨 진공 밀봉 방법은:
그 위에 복수의 검출소자로 이루어진 어레이가 복수로 배치된 판독 회로 웨이퍼를 마련하는 단계;
상기 판독 회로 웨이퍼 상에 상기 검출소자 어레이를 진공으로 패키징하기 위한 캐핑 웨이퍼를 마련하는 단계;
상기 판독 회로 웨이퍼에 상기 캐핑 웨이퍼를 본딩시키는 단계; 및
등각 증착방법으로 상기 캐핑 웨이퍼에 형성된 비아홀을 비아물질로 밀봉하는 단계;를 포함한다.
상기 검출소자는 적외선 열상 감지기일 수 있다.
상기 캐핑 웨이퍼 마련단계는 상기 검출소자 어레이에 대응되는 오목부를 형성하는 단계를 포함하며, 상기 오목부는 대응되는 상기 검출소자 어레이를 감싸는 캐버티를 형성할 수 있다.
상기 비아홀은 상기 본딩 단계 이전 또는 상기 본딩 단계 이후에 형성된다.
상기 비아홀은 상기 캐버티와 연통되게 형성될 수 있다.
상기 비아홀은 1~10㎛ 직경으로 형성될 수 있다.
상기 판독 회로 웨이퍼 마련단계와 상기 캐핑 웨이퍼 마련단계는, 각각 상기 상기 검출소자 어레이를 포위하는 영역에 서로 대응되는 위치에 본딩 메탈을 증착하는 단계를 포함하며,
상기 본딩 단계는 상기 판독 회로 웨이퍼와 상기 캐핑 웨이퍼 각각의 본딩 메탈이 서로 접촉하게 한 상태에서 열처리하는 단계를 포함할 수 있다.
상기 각각의 본딩 메탈은 금(Au) 또는 Au/주석(Sn)의 이중층 구조일 수 있다.
상기 밀봉 단계는 진공 증착 장치에서 대략 1-10mm Torr의 공정 압력하에서 수행하여 상기 캐버티의 진공도가 상기 공정압력과 실질적으로 동일하게 하는 단계일 수 있다.
상기 밀봉 단계는 상기 캐핑 웨이퍼 상으로 형성된 비아 물질을 평탄화하여 상기 캐핑 웨이퍼의 일면을 노출시키는 단계를 포함할 수 있다.
상기 캐핑 웨이퍼는 실리콘으로 이루어질 수 있다.
본 발명의 실시예에 따른 등각 증착방법을 이용한 웨이퍼 레벨 진공 밀봉 방법에 따르면 웨이퍼 레벨로 두 웨이퍼 사이를 진공 밀봉하므로, 종래의 메탈 캔 또는 세라믹 패키징과 비교하여 생산성이 향상된다.
또한, 종래의 고가의 적외선 윈도우 대신에 비교적 저가의 실리콘 윈도우를 사용할 수 있다.
도 1은 본 발명의 일 실시예에 따라 제조된 웨이퍼 레벨로 밀봉된 열상 감지기 어레이를 보여주는 단면도이다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 등각 증착방법을 이용한 웨이퍼 레벨 진공 밀봉 방법을 설명하는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다. 명세서를 통하여 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따라 제조된 웨이퍼 레벨로 밀봉된 열상 감지기 어레이를 보여주는 단면도이다.
도 1을 참조하면, 하부 웨이퍼(110) 및 상부 웨이퍼(120) 사이에 열상 감지기 어레이가 복수 개 배치된다. 도 1에는 편의상 두 개의 열상 감지기 어레이(130)를 도시하였다. 각 열상 감지기 어레이(130)는 하부 웨이퍼(110) 상의 복수의 열상 감지기(132)를 포함한다. 열상 감지기(132)는 행렬 어레이로 배치될 수 있으며, 도 1에서는 편의상 5개의 열상 감지기를 도시하였다. 열상 감지기(132)는 대략 10μm의 파장대역의 적외선을 감지하는 열상 감지기일 수 있다.
하부 웨이퍼(110) 및 상부 웨이퍼(120)는 본딩 메탈(150)로 본딩된다. 본딩 메탈(150)은 하부 웨이퍼(110) 및 상부 웨이퍼(120)에 각각 단일층의 금(Au) 또는 Au/Sn(주석)의 이층 구조로 증착된 부분이 서로 접촉하는 상태에서 열처리하여 형성될 수 있다. 본딩 메탈(150)은 열상 감지기 어레이(130)를 감싸도록 형성하여 내부의 진공상태를 유지하도록 한다.
각 열상 감지기 어레이(130)의 상부 웨이퍼(120)에는 비아홀(122)이 형성되어 있으며, 비아홀(122)은 금속 또는 유전체로 채워져서 밀봉되어 있다. 본딩 메탈(150)과 비아홀(122)을 채운 물질은 열상 감지기 어레이(130)의 주위를 소정의 진공도로 밀봉한다. 상부 웨이퍼(120)는 하부 웨이퍼(110) 상의 열상 감지기 어레이(130)를 감싸는 영역이 오목부(124)로 형성되어서 캐버티(128)를 제공할 수 있다. 비아홀(122)은 캐버티(128)에 연통되도록 형성된다.
캐버티(128)는 상부 웨이퍼(120)에 형성되어 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 하부 웨이퍼(110)에 형성될 수 있으며, 또한, 대응되는 하부 웨이퍼(110) 및 상부 웨이퍼(120)에 각각 오목부(124)를 형성하여 형성될 수 있다.
상부 웨이퍼(120)는 하부 웨이퍼(110) 상의 열상 감지기 어레이(130)를 덮는 것으로 캐핑 웨이퍼로도 칭한다.
하부 웨이퍼(110)는 판독회로 (read-out integrated circuit: ROIC) 웨이퍼일 수 있다. 하부 웨이퍼(110)는 이하에서는 판독 회로 웨이퍼로도 칭한다. 판독회로 웨이퍼(110)는 그 상면에 각 열상 감지기(132)와 연결되는 배선(미도시)이 있으며, 열상 감지기(132)로부터의 전기적 신호를 외부로 연결한다. 특히, 수백 개 이상의 픽셀로 이루어진 열상 감지기 어레이(130)로부터의 신호를 외부로 연결하기 위해서는 판독회로 웨이퍼(110)의 사용이 불가피하다.
하부 웨이퍼(110)는 플라스틱, 글래스, 반도체 물질 등 다양한 물질로 이루어질 수 있다. 특히, 하부 웨이퍼(110)는 반도체 공정에서 널리 사용되는 실리콘 웨이퍼를 사용하고, 배선 공정 및 비아 공정 등을 통하여 판독회로 웨이퍼(110)를 형성할 수 있다.
상부 웨이퍼(120)는 그 상부로부터의 적외선이 투과될 수 있는 물질, 예컨대, 실리콘으로 형성될 수 있다.
캐핑 웨이퍼(120)로 입사된 적외선은 열상 감지기 어레이(130)의 열상 감지기(132), 즉 미도시된 열질량에 입사된다. 입사된 적외선에 의해 열상 감지기(132)는 온도가 올라가며, 이 온도변화에 따라 열상 감지기(132)의 저항이 변할 수 있다. 이 변화된 저항은 판독회로 웨이퍼(110)에 형성된 배선을 통해서 검출되며, 외부로 신호가 전달된다.
이하에서는 본 발명의 실시예에 따른 등각 증착방법을 이용한 웨이퍼 레벨 진공 밀봉 방법을 도면을 참조하여 상세히 설명한다. 도 2a 내지 도 2e는 본 발명의 실시예에 따른 등각 증착방법을 이용한 열상 감지기 웨이퍼의 웨이퍼 레벨 진공 밀봉 방법을 설명하는 도면이다.
도 2a를 참조하면, 판독회로 웨이퍼(210)를 마련한다. 판독회로 웨이퍼(210) 상에는 열상 감지기 어레이(230)가 복수 개 배치된다. 도 2a에서는 편의상 두 개의 열상 감지기 어레이(230)를 도시하였다. 각 열상 감지기 어레이(230)는 판독회로 웨이퍼(210) 상의 행렬 어레이로 배치된 복수의 열상 감지기(232)를 포함한다. 도 2a에서는 편의상 하나의 열상 감지기 어레이(230)로서 5개의 열상 감지기(232)를 도시하였다.
판독회로 웨이퍼(210)에는 각 열상 감지기(232)의 하부에 배선(미도시)이 연결되며, 외부로 이 배선이 연결되어서 외부로의 전기적 접촉이 용이해진다. 판독회로 웨이퍼(210)로는 다양한 재료가 사용될 수 있으며, 일 예로 실리콘 웨이퍼가 사용될 수 있다.
판독 회로 기판 상에는 각 열상 감지기 어레이(230)의 주위를 감싸도록 본딩 메탈(215)을 증착한다. 본딩 메탈(215)은 단일층의 금(Au) 또는 Au/Sn(주석)의 이층 구조로 형성될 수 있다. 본딩 메탈(215)의 증착은 반도체 공정에서 통상적으로 알려진 증착방법을 사용하며 상세한 설명은 생략한다.
도 2b를 참조하면, 캐핑 웨이퍼(220)를 준비한다. 캐핑 웨이퍼(220)는 열상 감지기 어레이(230)를 덮는 뚜껑이며, 열상 감지기 어레이(230) 영역을 대략 1-10 mm Torr 진공도를 유지하기 위한 것이다. 캐핑 웨이퍼(220)에서 판독회로 웨이퍼(210)를 마주보는 내면에는 각 열상 감지기 어레이(230)에 대응되는 영역에 오목부(224)가 형성된다. 그리고, 내면의 평평한 부분에서 판독회로 웨이퍼(210)의 본딩 메탈(215)이 증착된 영역과 대응되는 영역에 본딩 메탈(225)이 증착된다. 이 본딩 메탈(225)은 판독회로 웨이퍼(210) 상의 본딩 메탈(215)과 동일한 재료로 형성될 수 있다.
캐핑 웨이퍼(220)는 적외선이 투과할 수 있는 물질, 예컨대 실리콘으로 이루어질 수 있다.
캐핑 웨이퍼(220)에서, 각 열상 감지기 어레이(230)에는 deep RIE 방법으로 적어도 하나의 비아홀(222)을 형성한다. 비아홀(222)의 직경은 대략 1~10㎛ 일 수 있다. 캐핑 웨이퍼(220)의 두께가 수십~수백 ㎛ 일 수 있다. 비아홀(222)의 직경이 1㎛ 이하일 경우, 비아홀(222)의 고단면비로 인해 비아홀(222) 형성이 어려울 수 있다. 비아홀(222)의 직경이 10㎛ 이상일 경우, 후술되는 등각 증착에 사용되는 물질이 증가하고, 증착시간이 증가할 수 있다.
비아홀(222)의 형성공정은 캐핑 웨이퍼(220)를 마련하는 공정에서 수행되거나, 또는 후술되는 본딩 공정 이후에 수행할 수도 있다.
또한, 캐버티(228) 형성을 위한 오목부(224)를 반드시 캐핑 웨이퍼(220)에 형성하여야 하는 것은 아니다. 예컨대, 판독회로 웨이퍼(210)에 형성할 수도 있다.
도 2c를 참조하면, 판독회로 웨이퍼(210) 상에 캐핑 웨이퍼(220)를 본딩한다. 이 경우 판독회로 웨이퍼(210)의 본딩 메탈(215)과 캐핑 웨이퍼(220)의 본딩 메탈(225)이 접촉하도록 배치한 다음, 본딩 메탈(225, 225)에 따라서 일정 온도로 열처리하여 본딩한다. 예컨대, 본딩 메탈(215, 225)로 Au 단일층을 사용한 경우 Au 의 용융온도 이하인 대략 600℃에서 본딩공정을 수행한다.
본딩 메탈(215, 225)로 Au/Sn 이중층을 사용하는 경우 조성에 따른 공융 온도, 예컨대, 270℃에서 본딩공정을 수행할 수 있다. 판독회로 웨이퍼(210)의 본딩 메탈(215)와 캐핑 웨이퍼(220)의 본딩 메탈(225)이 본딩되어서 본딩 메탈(250)이 형성된다.
도 2d를 참조하면, 판독회로 웨이퍼(210) 및 캐핑 웨이퍼(220)가 본딩된 결과물을 진공 상태에서 증착하는 진공증착 챔버(미도시) 내에 배치한 다음, 공정 압력을 대략 1~10 mmTorr 로 유지한 상태에서 캐핑 웨이퍼(220) 상으로 등각 증착을 한다. 증착방법은 통상의 화학 기상 증착(chemical vapor deposition: CVD) 또는 물리 기상 증착(physical vapor deposition: PVD)을 수행한다. 이 과정에서 캐버티(228) 내의 진공도는 진공증착 챔버내의 공정 진공도인 대략 1~10 mmTorr로 유지되며, 이와 동시에 비아홀(222)로 등각 증착이 이루어진다. 비아홀(222)을 채우는 비아 물질(240)은 증착공정에서 일반적으로 사용되는 금속 또는 유전체가 이용될 수 있으며, 특별한 제한은 없다.
진공 상태로 밀봉을 위해서 비아홀(222)을 비아 물질(240)로 채우는 과정에서 캐핑 웨이퍼(220) 상으로 비아 물질(242)이 증착될 수 있다.
도 2e를 참조하면, 통상의 화학적 기계적 연마(chemical mechanical polishing: CMP) 방법으로 캐핑 웨이퍼(220) 상의 비아 물질(242)을 제거한다. 비아 물질(242)의 제거는 그라인딩 방법으로도 할 수 있다.
이후에는 통상의 다이싱 방법을 사용하여 각 열상 소자 어레이(230)를 포함하는 소자로 개별화할 수 있으며, 상세한 설명은 생략한다.
위에서는 검출소자 어레이의 일 예로 열상 감지기 어레이(230)를 들었으나, 본 발명은 이에 한정되지 않는다. 즉, 판독회로 웨이퍼(210) 및 캐핑 웨이퍼(220) 사이에 다른 검출 소자 어레이가 배치되며, 각 어레이를 포함하는 영역이 소정의 진공도를 필요로 하는 웨이퍼 레벨 진공 밀봉방법에 적용될 수 있다.
본 발명의 실시예에 따른 등각 증착방법을 이용한 웨이퍼 레벨 진공 밀봉방법에 따르면, 웨이퍼 레벨로 두 웨이퍼 사이를 진공 밀봉하므로, 종래의 메탈 캔 또는 세라믹 패키징과 비교하여 생산성이 향상된다.
또한, 종래의 고가의 적외선 윈도우 대신에 비교적 저가의 실리콘 윈도우를 사용할 수 있다.
이상에서 첨부된 도면을 참조하여 설명된 본 발명의 실시예들은 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.
210: 판독 회로 웨이퍼 220: 캐핑 웨이퍼
222: 비아홀 224: 오목부
223: 캐버티 230: 열상 감지기 어레이
232: 열상 감지기 240: 비아 물질
250: 본딩 메탈

Claims (11)

  1. 그 위에 복수의 검출소자로 이루어진 어레이가 복수로 배치된 판독 회로 웨이퍼를 마련하는 단계;
    상기 판독 회로 웨이퍼 상에 상기 검출소자 어레이를 진공으로 패키징하기 위한 캐핑 웨이퍼를 마련하는 단계;
    상기 판독 회로 웨이퍼에 상기 캐핑 웨이퍼를 본딩시키는 단계; 및
    등각 증착방법으로 상기 캐핑 웨이퍼에 형성된 비아홀을 비아물질로 밀봉하는 단계;를 포함하는 등각 증착방법을 이용한 웨이퍼 레벨 진공 밀봉 방법.
  2. 제 1 항에 있어서,
    상기 검출소자는 적외선 열상 감지기인 웨이퍼 레벨 진공 밀봉 방법.
  3. 제 1 항에 있어서,
    상기 캐핑 웨이퍼 마련단계는 상기 검출소자 어레이에 대응되는 오목부를 형성하는 단계를 포함하며, 상기 오목부는 대응되는 상기 검출소자 어레이를 감싸는 캐버티를 형성하는 진공 밀봉 방법.
  4. 제 3 항에 있어서,
    상기 비아홀은 상기 본딩 단계 이전 또는 상기 본딩 단계 이후에 형성하는 진공 밀봉 방법.
  5. 제 3 항에 있어서,
    상기 비아홀은 상기 캐버티와 연통되게 형성하는 진공 밀봉 방법.
  6. 제 3 항에 있어서,
    상기 비아홀은 1~10㎛ 직경으로 형성되는 진공 밀봉 방법.
  7. 제 1 항에 있어서,
    상기 판독 회로 웨이퍼 마련단계와 상기 캐핑 웨이퍼 마련단계는, 각각 상기 상기 검출소자 어레이를 포위하는 영역에 서로 대응되는 위치에 본딩 메탈을 증착하는 단계를 포함하며,
    상기 본딩 단계는 상기 판독 회로 웨이퍼와 상기 캐핑 웨이퍼 각각의 본딩 메탈이 서로 접촉하게 한 상태에서 열처리하는 단계를 포함하는 웨이퍼 레벨 진공 밀봉 방법.
  8. 제 7 항에 있어서,
    상기 본딩 메탈은 금(Au) 또는 Au/주석(Sn)의 이중층으로 형성된 웨이퍼 레벨 진공 밀봉 방법.
  9. 제 1 항에 있어서,
    상기 밀봉 단계는 진공 증착 장치에서 대략 1-10mm Torr의 공정 압력하에서 수행하여 상기 캐버티의 진공도가 상기 공정압력과 실질적으로 동일하게 하는 웨이퍼 레벨 진공 밀봉 방법.
  10. 제 1 항에 있어서,
    상기 밀봉 단계는 상기 캐핑 웨이퍼 상으로 형성된 비아 물질을 평탄화하여 상기 캐핑 웨이퍼의 일면을 노출시키는 단계를 포함하는 웨이퍼 레벨 진공 밀봉 방법.
  11. 제 1 항에 있어서,
    상기 캐핑 웨이퍼는 실리콘으로 이루어진 웨이퍼 레벨 진공 밀봉 방법.
KR1020120124466A 2012-11-05 2012-11-05 등각 증착방법을 이용한 웨이퍼 레벨 진공 밀봉 방법 KR101957338B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120124466A KR101957338B1 (ko) 2012-11-05 2012-11-05 등각 증착방법을 이용한 웨이퍼 레벨 진공 밀봉 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120124466A KR101957338B1 (ko) 2012-11-05 2012-11-05 등각 증착방법을 이용한 웨이퍼 레벨 진공 밀봉 방법

Publications (2)

Publication Number Publication Date
KR20140058016A true KR20140058016A (ko) 2014-05-14
KR101957338B1 KR101957338B1 (ko) 2019-03-12

Family

ID=50888506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120124466A KR101957338B1 (ko) 2012-11-05 2012-11-05 등각 증착방법을 이용한 웨이퍼 레벨 진공 밀봉 방법

Country Status (1)

Country Link
KR (1) KR101957338B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040076462A (ko) * 2003-02-25 2004-09-01 삼성전자주식회사 기판단위 진공실장방법
JP3703480B2 (ja) * 2002-12-27 2005-10-05 松下電器産業株式会社 電子デバイスおよびその製造方法
KR20100040408A (ko) * 2008-10-10 2010-04-20 (주)유우일렉트로닉스 초소형 인체 감지용 적외선 센서 및 그의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3703480B2 (ja) * 2002-12-27 2005-10-05 松下電器産業株式会社 電子デバイスおよびその製造方法
KR20040076462A (ko) * 2003-02-25 2004-09-01 삼성전자주식회사 기판단위 진공실장방법
KR20100040408A (ko) * 2008-10-10 2010-04-20 (주)유우일렉트로닉스 초소형 인체 감지용 적외선 센서 및 그의 제조방법

Also Published As

Publication number Publication date
KR101957338B1 (ko) 2019-03-12

Similar Documents

Publication Publication Date Title
US10262913B2 (en) Wafer level package solder barrier used as vacuum getter
CA2179052C (en) Integrated silicon vacuum micropackage for infrared devices
TWI718126B (zh) 用於製造複數個光電子器件之方法
US20160097681A1 (en) Microbolometer supported by glass substrate
US9227839B2 (en) Wafer level packaged infrared (IR) focal plane array (FPA) with evanescent wave coupling
KR102057714B1 (ko) 박층의 이동에 의해 캡슐화된 전자기 방사선 검출기 및 전자기 방사선 검출기의 적어도 하나의 감응 소자를 캡슐화하는 방법
US9761740B2 (en) Electromagnetic radiation micro device, wafer element and method for manufacturing such a micro device
CN105679927A (zh) 用于热电ir检测器的基于mems的晶片级封装体
AU2008256413B2 (en) Device having a membrane structure for detecting thermal radiation, method of production and use of the device
JP7394060B2 (ja) 赤外線デバイス
US20140267756A1 (en) Microbolometer supported by glass substrate
KR101259497B1 (ko) 윈도우 일체형 비냉각형 적외선 검출기 및 그 제조방법
KR101613412B1 (ko) 웨이퍼레벨 패키징 소자의 제조방법
KR101957338B1 (ko) 등각 증착방법을 이용한 웨이퍼 레벨 진공 밀봉 방법
US9417344B1 (en) Glass cap wirebond protection for imaging tiles in an X or gamma ray indirect imaging detector
JP2013186038A (ja) 赤外線検出装置
US10981782B2 (en) Process for fabricating a device for detecting electromagnetic radiation having an improved encapsulation structure
CN106525250A (zh) 微电子装置和相对应的用于微电子装置的制造方法
EP2172754A1 (en) Infrared sensor with back side infrared filter
US20220283034A1 (en) Method for Producing a Thermal Infrared Sensor Array in a Vacuum-Filled Wafer-Level Housing
EP3139412B1 (en) Optoelectronic device and method for producing the same
US20230378223A1 (en) Semiconductor element, semiconductor device, and method for manufacturing semiconductor element
EP3211672B1 (en) Chip-scale package for an optical sensor semiconductor device with filter and method of producing a chip-scale package
US20180166497A1 (en) Method to produce a ruggedized package of an image sensor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant