KR20140049275A - 발광소자 및 그 제조방법, 조명 시스템 - Google Patents

발광소자 및 그 제조방법, 조명 시스템 Download PDF

Info

Publication number
KR20140049275A
KR20140049275A KR1020120115324A KR20120115324A KR20140049275A KR 20140049275 A KR20140049275 A KR 20140049275A KR 1020120115324 A KR1020120115324 A KR 1020120115324A KR 20120115324 A KR20120115324 A KR 20120115324A KR 20140049275 A KR20140049275 A KR 20140049275A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting device
channel
emitting structure
Prior art date
Application number
KR1020120115324A
Other languages
English (en)
Inventor
정주용
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120115324A priority Critical patent/KR20140049275A/ko
Publication of KR20140049275A publication Critical patent/KR20140049275A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

실시 예에 따른 발광 소자는, 제1도전형 반도체층, 상기 제1도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2도전형 반도체층을 포함하는 발광 구조물; 상기 발광 구조물 위에 제1전극; 상기 발광 구조물 아래에 제2전극층; 상기 전극층 아래에 전도성 지지부재; 상기 전극층과 상기 전도성 지지부재 사이에 접합층; 상기 발광 구조물의 하면 영역의 둘레에 배치된 내측부 및 상기 발광 구조물의 측면보다 외측에 배치된 외측부를 갖는 채널층; 및 상기 채널층의 일측에 상기 채널층과 다른 물질로 형성된 채널 부재를 포함한다.

Description

발광소자 및 그 제조방법, 조명 시스템{Light emitting device, fabrication method of light emitting device, and lighting system}
실시 예는 반도체 발광소자, 발광 소자의 제조방법, 조명 시스템에 관한 것이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.
발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 발광 소자의 일종이다.
이러한 질화물 반도체 재료를 이용한 발광 다이오드 혹은 레이저 다이오드는 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키패드 발광부, 전광판, 표시 장치, 각 종 조명 장치와 같은 제품의 광원으로 응용되고 있다.
실시 예는 발광 구조물의 측면에 인접한 영역에 금속층을 배치한 발광 소자 및 그 제조방법, 조명 시스템을 제공한다.
실시 예는 칩의 제조 공정 상에서 칩 간의 스크라이빙(scribing)용 위한 마크를 갖는 금속층을 갖는 발광소자 및 그 제조방법, 조명 시스템을 제공한다.
실시 예는 스크라빙용 마크에 의해 칩 간의 간격을 줄여줌으로써, 칩에서의 채널층의 너비를 줄이고 발광 영역을 개선시켜 줄 수 있도록 한 발광 소자 및 그 제조방법, 조명 시스템을 제공한다.
실시 예에 따른 발광 소자는, 제1도전형 반도체층, 상기 제1도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2도전형 반도체층을 포함하는 발광 구조물; 상기 발광 구조물 위에 제1전극; 상기 발광 구조물 아래에 제2전극층; 상기 전극층 아래에 전도성 지지부재; 상기 전극층과 상기 전도성 지지부재 사이에 접합층; 상기 발광 구조물의 하면 영역의 둘레에 배치된 내측부 및 상기 발광 구조물의 측면보다 외측에 배치된 외측부를 갖는 채널층; 및 상기 채널층의 일측에 상기 채널층과 다른 물질로 형성된 채널 부재를 포함한다.
실시 예는 레이저 스크라이빙용 마크를 제공하여, 채널층의 면적을 최소화함으로써, 동일 사이즈의 칩들 중에서 활성층의 면적이 개선될 수 있도록 한 발광 소자 및 그 제조방법을 제공할 수 있다.
실시 예의 발광 소자는 채널층의 면적의 감소에 따른 광도 개선가 있다.
도 1은 제1실시 예에 따른 발광소자를 나타낸 도면이다.
도 2 내지 도 4는 도 1의 발광 소자의 평면도의 예들을 나타낸 도면이다.
도 5 내지 도 16은 도 1의 발광 소자의 제조 과정을 나타낸 도면이다.
도 17은 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 18은 제3실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 19는 실시 예에 따른 발광 소자를 갖는 발광 소자 패키지를 나타낸 도면이다.
도 20은 실시 예에 따른 발광 소자를 갖는 표시 장치를 나타낸 도면이다.
도 21은 실시 예에 따른 발광 소자를 갖는 표시 장치의 다른 예를 나타낸 도면이다.
도 23은 실시 예에 따른 발광 소자를 갖는 조명 장치를 나타낸 도면이다.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.
도 1은 제1실시 예에 따른 발광소자를 나타낸 측 단면도이다.
도 1을 참조하면, 발광소자(100)는 발광 구조물(135), 채널층(140), 제2전극층(150), 접합층(152), 전도성 지지부재(160), 제1전극(171), 채널부재(175), 제1버(bur)(201), 및 제2버(203)을 포함한다.
상기 발광소자(100)는 복수의 화합물 반도체 예컨대, III족-V족 원소의 화합물 반도체를 포함하며, 가시광선부터 자외선까지의 파장 범위 내에서 선택적으로 발광할 수 있다.
상기 발광 구조물(135)은 복수의 화합물 반도체층을 포함하며, 예컨대, 제 1도전형 반도체층(110), 활성층(120), 및 제 2도전형 반도체층(130)을 포함한다.
상기 제 1도전형 반도체층(110)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함한다. 상기 제1도전형 반도체층(110)은 제1도전형 도펀트가 도핑된 III족-V족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1도전형이 N형 반도체인 경우, 상기 제1도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 상기 제1도전형 반도체층(110)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제 1도전형 반도체층(110)의 위에는 제 1전극(171)이 형성되며, 상기 제1전극(171)은 전극 패드를 포함하며, 소정의 패턴으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1전극(171)의 위치는 전류 공급을 위해 상기 제1도전형 반도체층(110)의 상면 중에서 센터 영역 또는/및 에지 영역에 배치될 수 있으며, 그 형상은 원형 또는 다각형으로 형성될 수 있고, 암(arm) 구조로 분기될 수 있다. 상기 제1전극(171)은 상기 제1도전형 반도체층(110)의 상면에 배치되거나, 다른 영역에 배치되어 전기적으로 연결될 수 있다.
상기 제1전극(171)은 금속 예컨대, Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au 중에서 단일 금속 또는 합금을 포함하며, 단층 또는 다층으로 형성될 수 있다.
상기 제1도전형 반도체층(110)과 상기 활성층(120) 사이에는 제1클래드층(미도시)이 형성될 수 있다. 상기 제1클래드층은 GaN계 반도체로 형성될 수 있으며, 그 밴드 갭은 상기 활성층(120)의 밴드 갭 이상으로 형성될 수 있다. 이러한 제1클래드층은 제1도전형으로 형성되며, 캐리어를 구속시켜 주는 역할을 한다.
상기 활성층(120)은 상기 제1도전형 반도체층(110) 아래에 형성되며, 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함한다. 상기 활성층(314)은 우물층과 장벽층의 주기를 포함한다. 상기 우물층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함하며, 상기 장벽층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함할 수 있다. 상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, GaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, InAlGaN/InAlGaN의 적층 구조를 이용하여 1주기 이상으로 형성될 수 있다. 상기 장벽층은 상기 우물층의 밴드 갭보다 높은 밴드 갭을 가지는 반도체 물질로 형성될 수 있다.
상기 활성층(120)과 상기 제2도전형 반도체층(130) 사이에는 전자 차단층(미도시)이 형성될 수 있다. 상기 전자 차단층은 GaN계 반도체로 형성될 수 있으며, 그 밴드 갭은 상기 활성층(120)의 밴드 갭 이상으로 형성될 수 있다.
상기 제 2도전형 반도체층(130)은 상기 활성층(120) 아래에 형성되며, 제2도전형 도펀트가 도핑된 반도체 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함한다. 상기 제2도전형 반도체층(315)은, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP와 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(315)이 p형 반도체층이고, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba을 포함할 수 있다.
상기 제 1도전형 반도체층(110), 활성층(120), 및 제 2도전형 반도체층(130)은 발광 구조물(135)로 정의할 수 있다.
상기 제2도전형 반도체층(130)은 초격자 구조를 포함할 수 있으며, 상기 초격자 구조는 InGaN/GaN 초격자 구조 또는 AlGaN/GaN 초격자 구조를 포함할 수 있다. 상기 제2도전형 반도체층(130)의 초격자 구조는 비 정상적으로 전압에 포함된 전류를 확산시켜 주어, 활성층(120)을 보호할 수 있다.
또한 상기 발광 구조물(135)의 도전형을 반대로 배치할 수 있으며, 예컨대 제1도전형 반도체층(110)은 P형 반도체층, 상기 제2도전형 반도체층(130)은 n형 반도체층으로 배치할 수 있다. 상기 제2도전형 반도체층(130) 위에는 상기 제2도전형과 반대의 극성을 갖는 제1도전형의 반도체층이 더 배치될 수도 있다.
상기 발광 구조물(135)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다. 여기서, 상기 p는 p형 반도체층이며, 상기 n은 n형 반도체층이며, 상기 -은 p형 반도체층과 n형 반도체층이 직접 접촉되거나 간접 접촉된 구조를 포함한다. 이하, 설명의 편의를 위해, 발광 구조물(135)의 최 상층은 제2도전형 반도체층(130)으로 설명하기로 한다.
절연층(181)은 상기 발광 구조물(135)의 측면과 상면 일부에 형성될 수 있으며, 그 물질은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다.
상기 채널층(140)은 상기 제2도전형 반도체층(130)의 하면에 내측부(141)가 배치되며, 외측부(142)가 상기 발광 구조물(135)의 측면보다 더 외측에 배치된다. 상기 채널층(140)은 상기 제2도전형 반도체층(130)의 둘레 영역에 띠 형상, 고리 형상, 프레임 형상 등으로 형성될 수 있다.
상기 채널층(140)은 투광성 물질 예컨대, 절연 물질, 또는 전도 물질로 형성될 수 있으며, 그 물질은 예컨대, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있다. 상기 채널층(140)은 금속 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 채널층(140)은 상기 물질뿐만 아니라, 레이저 광이 투과되는 물질 또는 레이저 광에 파편 발생이 거의 없는 물질을 사용할 수 있다. 또한 상기 채널층(140)은 상기 제2도전형 반도체층(130)과의 접착력을 개선시켜 줄 수 있다. 상기 채널층(140)의 너비 또는 두께는 2㎛ 이하로 형성될 수 있으며, 그 외측부의 너비는 1㎛ 이하로 형성될 수 있다.
상기 제1도전형 반도체층(110), 상기 활성층(120) 및 상기 제2도전형 반도체층(130)의 외측 둘레(105)에는 커팅되어 상기 채널층(140)의 외측이 노출된다. 도 2와 같이, 상기 발광 구조물(135)의 너비(D2)는 발광 소자의 최대 너비인 상기 전도성 지지부재(160) 및 접합층(152)의 너비(D1)보다는 좁게 형성될 수 있다. 이에 따라 상기 채널층(140)은 칩 둘레에서, 상기 제2전극층(150)과 상기 제2도전형 반도체층(130) 사이의 간격을 이격시켜 줄 수 있다.
상기 채널층(140)은 제조 공정에서 조사되는 레이저가 투과되어, 발광 구조물(135)의 측면 박리 문제를 해결할 수 있다. 또한 상기 채널층(140)은 상기 제2전극층(150) 또는 상기 전도성 지지부재(160)에 의해 발생되는 금속 파편이 상기 반도체층(110,120,130)의 외측으로 유입되는 것을 방지할 수 있다. 또한 상기 채널층(140)은 상기 반도체층(110,120,130)의 외측으로 습기가 침투하는 것을 지연시켜 줄 수 있다.
상기 채널부재(175)는 상기 채널층(140)의 상면에 형성된다. 상기 채널 부재(175)는 상기 채널층(140)의 외측부 상에 형성되고, 도 2 내지 도 4와 같이 상기 발광 구조물(140)의 측면(S1)으로부터 이격된다. 상기 발광 구조물(140)의 측면(S1)과 상기 채널부재(175) 사이의 간격(B1)은 1nm 이상으로 이격될 수 있으며, 상기 채널 부재(175)의 두께는 2㎛ 이하로 형성될 수 있다. 상기 채널부재(175)의 너비는 상기 채널층(140)의 외측부(142)의 너비보다 좁게 형성될 수 있으며, 예컨대 1nm 이상 즉, 1nm~1000nm 범위로 형성될 수 있다. 상기 채널부재(175)는 레이저 스크라이빙할 때의 마크(mark)로 사용된다. 상기 마크(mark)는 레이저가 지나는 가는 경로를 지시하거나 식별하기 위해 표시하게 된다. 이에 따라 상기 채널부재(175)와 상기 채널층(140)은 서로 다른 물질 예컨대, 상기 채널층(140)이 투광성 물질인 경우, 상기 채널부재(175)는 금속 예컨대, 반사 특성을 갖는 금속 또는 비 투과성 물질로 형성될 수 있다. 상기 채널부재(175)는 금속 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나로 형성되거나, 상기 제1전극(171)의 물질 중에서 어느 하나로 형성될 수 있다.
도 2와 같이, 상기 채널부재(175)는 복수개가 상기 채널층(140) 상에서 상기 발광 구조물(135)의 모서리 영역과 대응되는 영역에 서로 떨어져 배치된다. 인접한 채널 부재(175) 간의 간격(D3)는 발광 소자의 너비(D1) 또는 채널층(140)의 양 측면 사이의 간격보다 좁고, 상기 발광 구조물(135)의 너비 즉, 하면 너비(D2)보다는 넓게 형성될 수 있다.
도 3과 같이, 상기 채널 부재(175)는 복수개가 상기 채널층(140) 상에서 상기 발광 구조물(135)의 모서리 영역과 상기 발광 구조물(135)의 측면(S1) 센터에 대응되는 영역에 각각 형성될 수 있다. 즉, 상기 채널 부재(175)는 발광 구조물(135)의 둘레인 채널 영역을 따라 일정 간격으로 배열될 수 있다. 여기서, 상기 채널 영역은 상기 발광 구조물의 측면 외측영역으로서, 상기 발광 구조물의 측면과 상기 전도성 지지부재의 측면 사이의 영역일 수 있다.
도 4와 같이, 상기 채널 부재(175)는 상기 채널층(140) 상에서 상기 발광 구조물(135)의 측면(S1)과 대응되도록 루프(loop) 형상, 프레임(fram) 형상, 또는 링(ring) 형상으로 형성될 수 있다. 상기의 채널 부재(175)는 연속적인 루프 형상으로 도시하였으나, 불연속적인 루프 형상을 포함할 수 있다.
상기 제2전극층(150)은 상기 제2도전형 반도체층(130)의 하면 내측에 형성되며, 오믹 접촉된 층(이하 오믹 접촉이라 약칭함)과 반사 금속을 갖는 전극층을 포함할 수 있다. 상기 제2전극층(150)의 재료는 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성될 수 있다.
또한 상기 제2전극층(150)은 오믹 특성을 갖는 반사 전극 재료로 형성하거나, 상기 제2전극층(150)과 상기 제2도전형 반도체층(130) 사이에는 오믹 접촉층이 형성될 수 있다. 상기 오믹 접촉층은 층 또는 복수의 패턴으로 형성될 수 있으며, 그 재료는 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.
상기 제2전극층(150) 아래에는 접합층(152)가 배치되며, 상기 접합층(152)은 금속 재질 예컨대, Au, Sn, Nb, Pb, In, Mo 중에서 적어도 하나를 포함하고, 단층 또는 서로 다른 물질로 다층으로 형성될 수 있다.
상기 전도성 지지부재(160)는 상기 접합층(150)의 아래에 형성될 수 있다. 상기 전도성 지지부재(160)는 베이스 기판으로 기능할 수 있으며, 예컨대 구리(Cu), 금(Au), 니켈(Ni), 몰리브데늄(Mo), 구리-텅스텐(Cu-W)와 같은 금속이거나 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC)으로 구현될 수 있다. 상기 전도성 지지부재(160)는 전해 도금 방식, 웨이퍼 본딩(wafer bonding) 방식, 또는 스퍼터 방식으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 전도성 지지부재(160)의 두께는 30~500㎛로 형성될 수 있으며, 이에 한정하지는 않는다.
상기 제1버(201)은 상기 전도성 지지부재(160)의 외측에 형성되며, 소정 방향(예: 칩의 상 방향)으로 돌출될 수 있다. 상기 제1버(201)는 상기 제2전극층(150)의 물질, 접합층(152)의 물질과 상기 전도성 지지부재(160)의 물질 중 적어도 하나 또는 혼합된 물질로 이루어질 수 있다. 상기 제1버(201)의 물질은 예컨대, Au, Sn, Nb, Pb, In, Mo, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Hf, Cu, Cu-W로 구성된 물질로 형성될 수 있다.
상기 제1버(201)의 높이(T1)는 상기 전도성 지지부재(160)의 상단부터 10㎛ 미만으로 돌출될 수 있으며, 상세하게는, 상기 발광 구조물(135)의 상단보다 낮은 높이이거나 5㎛ 이하의 높이로 돌출될 수 있다.
상기 제1버(201)는 상기 발광 구조물(135)의 외측과 이격되게 형성되며, 그 간격은 1㎛ 이상으로 이격될 수 있다. 상기 제1버(201)는 상기 전도성 지지부재(160)의 외측에 랜덤하게 형성될 수 있다.
상기 제2버(203)는 상기 전도성 지지부재(160)의 외측에 형성되며, 상기 제1버(201)와 반대의 방향 즉, 칩의 하 방향으로 돌출될 수 있다. 상기 제2버(203)의 높이(T2)는 상기 전도성 지지부재(160)의 하단부터 10㎛ 이하 예컨대, 3㎛ 이하로 소정 방향(예: 하 방향)으로 돌출될 수 있다. 상기 제2버(203)는 상기 제1버(201)보다 작게 돌출될 수 있다. 여기서, 상기 제1버(201) 및 상기 제2버(203)의 높이(T1,T2)는 상기 전도성 지지부재(160)의 물질이 비 정상적으로 돌출되는 높이일 수 있다.
상기 제2버(203)는 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cu, Mo, Cu-W로 구성된 물질 중 적어도 하나 및 선택적인 조합을 포함한다.
상기 제1버(201) 및 상기 제2버(203)은 상기 전도성 지지부재(160)의 한 양 측면 또는 모든 측면의 에지 부분에 형성될 수 있다.
상기 제1버(201)과 상기 제2버(203) 사이의 영역인 상기 전도성 지지부재(160)의 사이드에는 홈(168)이 형성되며, 상기 홈(168)은 상기 전도성 지지부재(160)의 에지 또는 최 외측부터 그 내측으로 패인 형태로 형성된다.
상기 전도성 지지부재(160)는 외측 상단에 제1버(201), 외측 하단에 제2버(203), 그리고 외측 중앙에 홈(163)이 형성된다.
도 5 내지 도 16은 도 1의 제조과정을 나타낸 도면이다.
도 5를 참조하면, 기판(101)은 성장 장비에 로딩되고, 그 위에 II족 내지 VI족 원소 중 2원계 이상의 화합물 반도체로 형성될 수 있다.
상기 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.
상기 기판(101)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, 도전성 기판, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이러한 기판(101)의 상면에는 복수의 볼록부가 형성될 수 있다.
또한 상기 기판(101) 위에는 II족 내지 VI족 원소의 화합물 반도체를 이용한 층 또는 패턴이 예컨대, ZnO층(미도시), 질화물 버퍼층(미도시), 언도프드(undoped) 반도체층(미도시) 중 적어도 한 층이 형성될 수도 있다. 상기 버퍼층 및 상기 언도프드 반도체층은 III족-V족 원소의 화합물 반도체를 이용하여 형성될 수 있으며, 상기 버퍼층은 상기 기판과의 격자 상수의 차이를 줄여주게 되며, 상기 언도프드 반도체층은 도핑하지 않는 GaN계 반도체로 형성될 수 있다.
상기 기판(101) 위에는 복수의 화합물 반도체층을 포함하는 발광 구조물(135)이 형성된다. 상기 발광 구조물(135)은 제1 도전형 반도체층(110)과, 상기 제1 도전형 반도체층(110) 위에 형성된 활성층(120)과, 상기 활성층(120) 위에 형성된 제2 도전형 반도체층(130)을 포함한다.
상기 제1 도전형 반도체층(110)은 n형 반도체층으로, 상기 제2 도전형 반도체층(130)은 p형 반도체층으로 구현할 수 있다. 상기 활성층(120)은 양자 우물층 및 양자 장벽층이 교대로 형성될 수 있다. 상기 발광 구조물(135)은 각 층 사이에 다른 층이 더 삽입될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2 도전형 반도체층(130) 상에는 오픈 영역(A1)을 갖는 채널층(140)이 형성된다.
상기 채널층(140)은 상기 제2도전형 반도체층(130) 위에 마스크 패턴을 형성한 다음 형성되거나, 상기 채널층(140)을 형성한 다음 선택 영역으로 식각할 수 있다. 상기 채널층(140)은 개별 칩(CHIP)을 기준으로 상기 제2도전형 반도체층(130)의 상면 영역 중에서 외측 둘레를 따라 형성되며, 그 형상은 띠 형상, 고리 형상, 프레임 형상 등이 연속적인 패턴(예: 폐루프 형상)으로 형성될 수 있다.
상기 채널층(140)은 투광성 절연층 또는 투광성 전도층으로 형성될 수 있으며, 그 재질은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함한다.
상기 채널층(140)은 상기 물질뿐만 아니라, 레이저 광이 투과되는 물질 또는 레이저 광에 파편 발생이 거의 없는 물질을 사용할 수 있으며, 상기 물질로 한정하지는 않는다. 또한 상기 채널층(140)은 상기 제2도전형 반도체층(130)과의 접착력이 좋은 물질로 형성될 수 있다. 상기 채널층(140)의 너비 또는 두께는 2㎛ 이하로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2도전형 반도체층(130)의 위에는 제2전극층(150)이 형성된다. 상기 제2전극층(150)은 상기 제2도전형 반도체층(130) 상의 일부 영역 또는 전 영역에 형성된다. 상기 제2전극층(150)은 씨드 금속, 오믹 금속, 반사 금속 중 적어도 한 특성을 갖는 재료로 형성될 수 있다. 상기 제2전극층(150)은 반사 전극층으로 기능할 수 있다. 상기 제2전극층(150)은 상기 채널층(140)의 위에 연장되어 형성될 수 있다.상기 제2전극층(150) 상에는 접합층(152)이 형성될 수 있으며, 금속 재질로 형성된다.
도 6 및 도 7을 참조하면, 상기 접합층(152) 위에는 전도성 지지부재(170)가 형성될 수 있으며, 상기 전도성 지지부재(170)는 베이스 기판으로 기능하며, 예컨대 구리(Cu), 금(Au), 니켈(Ni), 몰리브데늄(Mo), 구리-텅스텐(Cu-W)와 같은 금속이거나 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC)으로 구현될 수 있다. 상기 전도성 지지부재(160)는 전해 도금 방식 또는 부착 방식으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 전도성 지지부재(160)의 두께는 30~500㎛로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 여기서, 상기 전도성 지지부재(160)는 상기 발광 구조물(110,120,130)을 지지하여 이들이 후술할 LLO 공정 등에 의해 휘어지거나 손상되지 않도록 한다.
상기 전도성 지지부재(160)를 베이스에 위치시키고 상기 기판(101)을 제거하게 된다. 상기 기판(101)은 물리적 제거 방법으로 제거하게 된다. 상기 물리적 제거 방법은 상기 기판(101)에 일정 영역의 파장을 가지는 레이저를 조사하는 방식(LLO: Laser Lift Off)으로 상기 기판(101)을 분리시켜 준다. 상기 기판(101)이 제거된 상기 제 1도전형 반도체층(110)의 표면에 대해 ICP/RIE(Inductively coupled Plasma/Reactive Ion Etching) 방식으로 연마하는 공정을 수행할 수 있다.
도 8을 참조하면, 상기 발광 구조물(135)에 대해 아이솔레이션 식각을 수행하여, 칩 둘레 영역(105)을 제거하게 된다. 상기 칩 둘레 영역(105)은 채널 영역과 아이솔레이션 영역을 포함하는 폭이거나 발광 구조물(135)이 없는 영역일 수 있다. 여기서, 도 9와 같이 상기 발광 구조물(135) 사이의 간격(B3)은 칩과 칩 사이의 간격으로서, 레이저 스크라이빙이 가능한 간격, 예컨대 1-100㎛ 범위의 너비로 형성될 수 있다. 여기서, 상기 아이솔레이션 식각은 건식 식각을 포함하며, 상기 칩 둘레 영역(105)에는 상기 채널층(140)의 외측부 상면이 노출된다.
상기 발광 구조물(135)의 측면과 상면 일부에 절연층(140)이 형성될 수 있다. 상기 절연층(140)은 마스크 패턴으로 마스킹한 후, 마스킹되지 않는 영역에 증착 방식으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상기 제1 도전형 반도체층(110)의 상면에는 제1전극(171)이 소정의 패턴으로 형성될 수 있다. 상기 제1전극(171)은 이후의 공정 중 선택적으로 형성할 수 있다.
채널층(140)의 상면에는 채널 부재(175)가 형성되며, 상기 채널부재(175)는 금속 재질로 형성될 수 있다. 상기 제1전극(171)과 상기 채널 부재(175)는 증착 방식으로 형성될 수 있으며, 동일한 공정 또는 서로 다른 공정으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 채널 부재(175)는 도 9와 같이, 각 칩의 경계 영역(200)에 선택적으로 형성될 수 있으며, 예컨대 레이저 스크라이빙 라인(L1)을 따라 형성된다. 상기 경계 영역(200)의 폭은 70~100㎛ 범위로 제공되며, 상기 채널 부재(175)는 칩의 둘레인 스크라이빙 라인(L1)을 따라 복수개가 예컨대, 각 칩의 코너 영역에 배열되는 마크(Mark)로 이용될 수 있다. 상기 채널 부재(175)는 발광 구조물(135)의 측면에 배치된 상기 절연층(181)의 측면보다 외측으로 배치될 수 있다. 이때 상기 경계 영역(200)에서의 채널 부재(175)의 너비는 20~25㎛로 제공될 수 있다.
도 10과 같이, 상기 채널 부재(175)는 각 칩의 둘레 영역(200)인 스크라이빙 라인(L1)을 따라 일정 간격으로 이격되어 배열될 수 있다.
도 11과 같이, 상기 채널 부재(175)는 각 칩의 둘레 영역(200)인 스크라이빙 라인(L1)을 따라 루프 형상으로 형성될 수 있다.
도 12를 참조하면, 상기 발광 구조물(135) 위에는 칩 보호층(180)이 형성되며, 상기 칩 보호층(180)은 레이저 공정 등을 진행할 때, 상기 칩이 손상되지 않도록 한다. 상기 칩 보호층(180)은 예를 들어, 포토레지스트(Photo Resist: PR) 일 수 있으나, 이에 한정하지는 않는다.
상기 전도성 지지부재(160)의 아래에는 지지층(190)이 형성되며, 상기 지지층(190)은 소정 두께의 접착 시트로 형성될 수 있으며, 레이저 공정 등을 진행할 때, 상기 칩을 지지하여 준다. 상기 접착 시트는, 예를 들어 UV 시트 또는 블루 시트 일 수 있으며, 이에 대해 한정하지는 않는다.
상기 칩 보호층(180) 및 지지층(190)은 경우에 따라 생략되거나 더 추가될 수 있다. 예를 들어, 상기 전도성 지지부재(160)와 상기 지지층(190) 사이에 다른 칩 보호층이 더 형성될 수 있다.
상기 레이저를 이용하여 상기 전도성 지지부재(160)의 소정 지점에 레이저 광(195)을 집광하는 레이저 스크라이빙 공정을 수행하게 된다.
도 13 및 도 14를 참조하면, 상기 레이저 스크라이빙 공정에 의해 칩과 칩 사이의 경계 영역(200)은 이격된다. 즉, 상기 경계 영역(200)은 제1칩과 제2칩이 구분되도록 이격시켜 준다.
이때, 경계 영역(200)은 상기 제1칩 및 제2칩을 완전히 분리시키지 못할 수 있다. 상기 전도성 지지부재(160)는 그 재질인 구리, 금, 몰리브데늄, 니켈 등의 연성이 크므로, 상기 레이저 공정에 의해 경계 영역(200)이 이격되지만, 그 후 상기 이격된 부분이 굳거나 융합되는 과정 등에서 서로 붙게 되어, 상기 경계 영역(200)의 일부가 결합되는 재 결합부(165)가 생길 수 있기 때문이다.
상기 재 결합부(165)는 칩 단위의 전도성 지지부재(160)의 단부가 즉, 레이저가 조사된 영역의 일부가 서로 연결되는 형태이며, 상기 재결합부(165)의 총 두께는 상기 전도성 지지부재(160)의 두께가 두꺼울수록 두껍게 형성될 수 있다. 상기 칩 보호층(180) 및/또는 지지층(190)은 상기 레이저 스크라이빙 공정 이후에 제거될 수 있다. 상기 재 결합부(165)는 발생하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
상기 레이저 공정에 의해 상기 경계 영역(200)에는 버(201,203)가 발생된다. 제1버(201)는 상기 전도성 지지부재(160)의 상단부터 상 방향으로 소정 높이로 돌출되며, 제2버(203)는 상기 전도성 지지부재(160)의 하단부터 하 방향으로 소정 높이로 돌출된다. 상기 제2버(203)의 높이는 상기 제1버(201)의 높이보다 낮게 형성될 수 있으며, 그 이유는 레이저의 조사 방향이 상기 칩 위에서 칩 아래로 조사되기 때문에, 출사 영역이 입사 영역보다 작은 에너지가 집중되어, 제2버(203)의 높이가 상기 제1버(201)의 높이보다는 작게 된다. 여기서, 상기 제1버(201)은 칩의 외측 방향으로 돌출된 형태이며, 예컨대 상기 전도성 지지부재(160)의 상단부터 5㎛ 이하로 돌출될 수 있다.
상기 경계 영역(200)에 습식 식각(etching) 공정을 실시하여, 재 결합부(165)는 부분적으로 식각된다. 또한 상기 제1버(201)는 상기 습식 식각 공정에 의해 그 크기가 줄어들게 된다. 상기 제1버(201)은 상기 채널층(140)의 상면보다 높게 돌출될 수 있다. 상기 제1버(201)는 상기 발광 구조물(135)의 둘레와 이격되게 형성되며, 그 간격은 1㎛ 이상으로 이격될 수 있다.
상기 제2버(203)은 상기 전도성 지지부재(160)의 외측 하 방향으로 돌출될 수 있다. 상기 제2버(203)의 높이는 상기 전도성 지지부재(160)의 하단부터 3㎛ 이하로 돌출될 수 있다. 상기 제1버(201) 및 상기 제2버(203)는 상기 전도성 지지부재(160)의 한 양 측면 또는 모든 측면의 에지 부분에 형성될 수 있다. 상기 전도성 지지부재(160)는 외측 상단에 제1버(201), 외측 하단에 제2버(203)가 형성된다.
상기 도 12에 개시된 칩 보호층은 제거된다. 또한 상기 전도성 지지부재(160)의 아래에 접착된 지지층(190)도 제거하거나 다음 단계까지 부착시켜 줄 수 있다.
도 14를 참조하면, 상부 커버 시트(215)를 칩 상부에 부착하고, 하부 커버 시트(210)를 전도성 지지부재(160)의 하부에 부착하게 된다.
상기 상부 커버 시트(215)는 얇은 접착 시트로 사용할 수 있으며, 적용하지 않을 수 있다. 상기 하부 커버 시트(210)는 접착성을 가지는 접착 시트로, 예를 들어 UV 시트나 블루 시트일 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광 구조물(135) 및 상기 제1전극(171) 상에는 상부 커버 시트(215)가 형성되어, 브레이킹 공정에서 상기 발광 소자를 보호할 수 있다.
상기 하부 커버 시트(210)는 브레이킹 공정에 의해 상기 반도체 발광 소자가 칩 단위로 분리되는 경우에, 분리된 상기 반도체 발광 소자가 여기저기 흩어지지 않고 고정되도록 하여 상기 칩들을 소팅(Sorting)할 수 있도록 한다.
경계 영역(200)에 대해 브레이킹 공정을 실시하여 상기 다수개의 칩들을 칩 단위로 분리시킨다. 도시된 바에 따르면, 상기 제1칩과 제2칩은 상기 브레이킹 공정에 의해 서로 분리되게 된다.
상기 브레이킹 공정은 커터(cutter) 등을 이용하여 상기 경계 영역(200)의 재결합부(165)를 절삭하여 상기 제1칩과 제2칩 등을 칩 단위로 완전히 분리시키는 공정이다. 이러한 공정을 통해 개별 칩인 반도체 발광소자(100)가 제조된다.
실시 예는 칩 경계 영역(200)에 대해 습식 식각(etching) 공정을 실시하여, 상기 칩 외측으로 돌출된 제1버(201)의 높이를 낮추거나 제거해 줌으로써, 발광 구조물(135)의 외측에 배치된 제1버(201)에 의한 광 흡수를 줄여 광 추출 효율을 개선시켜 줄 수 있다.
또한 상기 재결합부(165)의 적어도 일부분을 제거하므로, 상기 재결합부(165)의 총 두께가 얇아져서, 상기 브레이킹 공정에 의해 발생하는 불량을 낮추고, 상기 반도체 발광 소자 제조 공정의 수율을 향상시킬 수 있다.
도 15와 같이, 상기 상부 커버 시트(215) 및 하부 커버 시트(210)는 상기 브레이킹 공정 이후에 제거될 수 있다. 그리고 도 16과 같이 개별 칩으로 분리된 발광 소자로 제공된다.
도 17은 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 제2실시 예는 제1실시 에와 동일한 부분은 제1실시 예를 참조하기로 한다.
도 17을 참조하면, 발광 소자는 발광 구조물(135), 채널층(140), 제2전극층(150), 접합층(152), 전도성 지지부재(160), 제1전극(171), 채널부재(176), 제1버(bur)(201), 및 제2버(203)를 포함한다.
상기 채널 부재(176)의 너비(B4)는 상기 채널층(140)의 외측부(142)의 상면과 동일한 너비로 형성된다. 상기 채널층(140)의 내측부(141)는 상기 발광 구조물(135)의 하면 둘레에 접촉될 수 있다.
도 18은 제3실시 예에 다른 발광 소자를 나타낸 측 단면도이다. 제3실시 예는 제1실시 에와 동일한 부분은 제1실시 예를 참조하기로 한다.
도 18을 참조하면, 발광 소자는 발광 구조물(135), 채널층(140), 제2전극층(150), 접합층(152), 전도성 지지부재(160), 제1전극(171), 채널 부재(177), 제1버(bur)(201), 및 제2버(203)을 포함한다.
상기 채널 부재(177)는 상기 채널층(140)보다 외측에 배치될 수 있으며, 그 높이는 상기 채널층(140)의 상면보다 더 돌출될 수 있다. 이때 상기 채널층(177)은 상기 제2전극층(150)과 접촉되거나 비 접촉될 수 있으며, 이에 대해 한정하지는 않는다.
다른 예로서, 도 1에 개시된 채널 부재는 제거될 수 있다. 예컨대, 도 13의 레이저 스크라이빙 후 에칭 공정을 통해 제거될 수 있으며, 이에 대해 한정하지는 않는다.
도 19는은 도 1의 발광소자를 갖는 발광 소자 패키지의 단면도이다.
도 19를 참조하면, 발광 소자 패키지는 캐비티(25)를 갖는 몸체(20)와, 상기 몸체(20)의 캐비티(25)에 배치된 제1리드전극(31) 및 제2리드전극(32)과, 상기 몸체(20)에 배치되어 상기 제1리드전극(31) 및 제2리드전극(32)과 전기적으로 연결되는 실시 예에 따른 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩 부재(40)를 포함한다.
상기 몸체(20)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상부가 개방된 캐비티 구조를 갖고 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제1리드 전극(31) 및 제2리드 전극(32)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1리드 전극(31) 및 제2 리드 전극(32)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 상기 몸체(20)의 캐비티(25) 내에 배치되거나 상기 제1 리드전극(31) 또는 제2리드 전극(32) 상에 설치될 수 있다.
상기 발광 소자(100)는 와이어(35)를 통해 상기 제1 리드 전극(31)과 전기적으로 연결되며, 제2리드 전극(32)와는 다이 본딩 형태로 연결될 수 있다.
상기 몰딩부재(40)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
<조명 시스템>
실시예에 따른 발광 소자 또는 발광 소자 패키지는 조명 시스템에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함하며, 도 20 및 도 21에 도시된 표시 장치, 도 22에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.
도 20은 실시 예에 따른 표시 장치의 분해 사시도이다.
도 20은 실시 예에 따른 표시 장치의 분해 사시도이다.
도 20을 참조하면, 실시예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl methacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthalate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphtha late) 수지 중 하나를 포함할 수 있다.
상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
상기 발광모듈(1031)은 상기 바텀 커버(1011) 내에 적어도 하나가 배치되며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 상기에 개시된 실시 예에 따른 발광 소자 패키지(1035)를 포함하며, 상기 발광 소자 패키지(1035)는 상기 기판(1033) 상에 소정 간격으로 어레이될 수 있다.
상기 기판(1033)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(1035)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.
그리고, 상기 복수의 발광 소자 패키지(1035)는 상기 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(1035)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다. 상기의 도광판(1041)은 반사 광량이 클 경우 제거될 수 있다.
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 21은 실시 예에 따른 표시 장치를 나타낸 도면이다.
도 21을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자 패키지(1124)가 어레이된 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다.
상기 기판(1120)과 상기 발광 소자 패키지(1124)는 발광 모듈(1160)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1160), 광학 부재(1154)는 라이트 유닛(1150)으로 정의될 수 있다.
상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
상기 광학 부재(1154)는 상기 발광 모듈(1160) 위에 배치되며, 상기 발광 모듈(1160)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
도 22는 실시 예에 따른 발광소자를 갖는 조명장치의 분해 사시도이다.
도 22를 참조하면, 실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 또는 발광 소자 패키지를 포함할 수 있다.
예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합되고, 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.
상기 커버(2100)의 내면에는 확산재를 갖는 유백색 도료가 코팅될 수 있다. 이러한 유백색 재료를 이용하여 상기 광원 모듈(2200)로부터의 빛을 산란 및 확산되어 외부로 방출시킬 수 있다.
상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.
상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 발광 소자(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.
상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 조명소자(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 조명소자(2210)의 기판 및 커넥터(2250)와 대응된다.
상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.
상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 구비할 수 있다.
상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다.
상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다.
상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
상기 연장부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(2670)는 전선을 통해 소켓(2800)에 전기적으로 연결될 수 있다.
상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.
이상에서 본 발명에 대하여 그 바람직한 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 반도체 발광소자, 110: 제1도전형 반도체층, 120: 활성층, 130: 제2도전형 반도체층, 135: 발광 구조물, 140: 채널층, 150: 제2전극층, 152: 접합층, 160: 전도성 지지부재, 171: 제1전극, 175,176,177: 채널 부재, 201:제1버, 203 : 제2버, 20: 몸체, 31,32: 리드전극, 40:몰딩부재

Claims (11)

  1. 제1도전형 반도체층, 활성층, 제2도전형 반도체층을 포함하는 발광 구조물;
    상기 발광 구조물 위에 제1전극;
    상기 발광 구조물 아래에 제2전극층;
    상기 전극층 아래에 전도성 지지부재;
    상기 전극층과 상기 전도성 지지부재 사이에 접합층;
    상기 발광 구조물의 하면 영역의 둘레에 배치된 내측부 및 상기 발광 구조물의 측면보다 외측에 배치된 외측부를 갖는 채널층; 및
    상기 채널층의 일측에 상기 채널층과 다른 물질로 형성된 채널 부재를 포함하는 발광 소자.
  2. 제1항에 있어서, 상기 채널층은 투광성 재질이며, 상기 채널 부재는 금속을 포함하는 발광 소자.
  3. 제1항에 있어서, 상기 채널부재는 상기 채널층의 상에 배치되며 상기 채널층의 외측부의 너비보다 좁은 너비로 형성되는 발광 소자.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 채널 부재는 복수개가 상기 발광 구조물의 측면에 대응되게 배치되는 발광 소자.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 채널 부재는 상기 발광 구조물의 측면을 따라 루프 형상으로 형성되는 발광 소자.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 채널 부재는 복수개가 상기 발광 구조물의 측면에 대응되게 배치되는 발광 소자.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 채널 부재는 상기 채널층보다 외측에 배치되는 발광 소자.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 전도성 지지부재의 측면으로부터 상기 발광 구조물의 두께 방향으로 돌출된 금속 재질의 버를 포함하는 반도체 발광소자.
  9. 제8항에 있어서, 상기 버는 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cu, Mo, Cu-W로 구성된 물질 중 적어도 하나 및 선택적인 조합으로 형성되는 물질을 포함하는 반도체 발광소자.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 채널부재의 외측부는 1㎛이하의 너비를 갖는 발광 소자.
  11. 제1항 내지 제3항 중 어느 한 항의 발광 소자를 갖는 조명 시스템.
KR1020120115324A 2012-10-17 2012-10-17 발광소자 및 그 제조방법, 조명 시스템 KR20140049275A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120115324A KR20140049275A (ko) 2012-10-17 2012-10-17 발광소자 및 그 제조방법, 조명 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120115324A KR20140049275A (ko) 2012-10-17 2012-10-17 발광소자 및 그 제조방법, 조명 시스템

Publications (1)

Publication Number Publication Date
KR20140049275A true KR20140049275A (ko) 2014-04-25

Family

ID=50654923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120115324A KR20140049275A (ko) 2012-10-17 2012-10-17 발광소자 및 그 제조방법, 조명 시스템

Country Status (1)

Country Link
KR (1) KR20140049275A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150144117A (ko) 2014-06-16 2015-12-24 고려대학교 산학협력단 간접 밴드갭 반도체 전기발광소자 및 이의 제조방법
US10211372B1 (en) 2017-09-29 2019-02-19 Samsung Electronics Co., Ltd. Semiconductor light emitting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150144117A (ko) 2014-06-16 2015-12-24 고려대학교 산학협력단 간접 밴드갭 반도체 전기발광소자 및 이의 제조방법
US10211372B1 (en) 2017-09-29 2019-02-19 Samsung Electronics Co., Ltd. Semiconductor light emitting device

Similar Documents

Publication Publication Date Title
KR101886156B1 (ko) 발광소자
KR101976459B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
EP3361520A1 (en) Light emitting device
KR101956084B1 (ko) 발광소자
KR101865918B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20150144497A (ko) 발광소자
KR20140102812A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR102008313B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101936277B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101880445B1 (ko) 발광소자, 발광소자 제조방법, 발광소자 패키지, 및 라이트 유닛
KR101795044B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102131355B1 (ko) 발광 소자 및 이를 구비한 조명 장치
KR20140034472A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101125334B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102098923B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102175335B1 (ko) 발광소자
KR20140049275A (ko) 발광소자 및 그 제조방법, 조명 시스템
KR101946919B1 (ko) 발광소자
KR101997242B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101916124B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102187487B1 (ko) 발광소자 및 이를 구비한 조명 장치
KR101836373B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101946918B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101936295B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101855745B1 (ko) 발광소자, 발광 소자 제조방법 및 조명 시스템

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination