KR20150144497A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20150144497A
KR20150144497A KR1020140073281A KR20140073281A KR20150144497A KR 20150144497 A KR20150144497 A KR 20150144497A KR 1020140073281 A KR1020140073281 A KR 1020140073281A KR 20140073281 A KR20140073281 A KR 20140073281A KR 20150144497 A KR20150144497 A KR 20150144497A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
contact
disposed
semiconductor layer
Prior art date
Application number
KR1020140073281A
Other languages
English (en)
Other versions
KR102200018B1 (ko
Inventor
정영규
문지형
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140073281A priority Critical patent/KR102200018B1/ko
Publication of KR20150144497A publication Critical patent/KR20150144497A/ko
Application granted granted Critical
Publication of KR102200018B1 publication Critical patent/KR102200018B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예에 개시된 발광소자는, 제1 반도체층, 상기 제1 반도체층 아래에 활성층, 상기 활성층 아래에 제2 반도체층을 포함하는 발광 구조층; 상기 제1반도체층의 하부의 서로 다른 영역을 노출하는 홈; 상기 홈에 배치되며 상기 제1반도체층과 접촉된 제1접촉층; 상기 발광 구조층의 측벽 외측에 배치되며 상기 제1접촉층과 연결된 제1전극; 상기 접촉층 상에 배치되며, 상기 제2반도체층의 하면을 노출하는 절연층; 상기 제2반도체층의 하면에 배치된 제2접촉층; 상기 제2접촉층 아래에 배치된 반사층; 상기 반사층 아래에 배치된 본딩층; 및 상기 반사층 아래에 배치된 지지부재를 포함하며, 상기 본딩층은 상기 제1전극과 수직 방향으로 오버랩되며 상기 발광 구조층의활성층의 상면의 수평한 연장 선보다 위에 배치된 제1돌기를 포함한다.

Description

발광소자 {LIGHT EMITTING DEVICE}
실시 예는 발광소자, 발광소자 패키지 및 라이트유닛에 관한 것이다.
발광소자의 하나로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선, 자외선과 같은 빛의 형태로 변환한다.
발광소자의 광 효율이 증가됨에 따라 표시장치, 조명기기를 비롯한 다양한 분야에 발광소자가 적용되고 있다.
실시 예는 제1반도체층, 활성층 및 제2반도체층을 갖는 발광 구조층의 제1반도체층 내에 접촉된 접촉층 및 상기 접촉층에 연결된 제1전극층을 갖는 발광 소자를 제공한다.
실시 예는 발광 구조층의 하부와 측벽에 전극을 배치한 발광 소자를 제공한다.
실시 예에 따른 발광 소자를 갖는 발광 소자 패키지 및라이트유닛을 제공한다.
실시 예에 따른 발광 소자는, 제1 반도체층, 상기 제1 반도체층 아래에 활성층, 상기 활성층 아래에 제2 반도체층을 포함하는 발광 구조층; 상기 제1반도체층의 하부의 서로 다른 영역을 노출하는 홈; 상기 홈에 배치되며 상기 제1반도체층과 접촉된 제1접촉층; 상기 발광 구조층의 측벽 외측에 배치되며 상기 제1접촉층과 연결된 제1전극; 상기 접촉층 상에 배치되며, 상기 제2반도체층의 하면을 노출하는 절연층; 상기 제2반도체층의 하면에 배치된 제2접촉층; 상기 제2접촉층 아래에 배치된 반사층; 상기 반사층 아래에 배치된 본딩층; 및 상기 반사층 아래에 배치된 지지부재를 포함하며, 상기 본딩층은 상기 제1전극과 수직 방향으로 오버랩되며 상기 발광 구조층의 활성층의 상면의 수평한 연장 선보다 위에 배치된 제1돌기를 포함한다.
실시 예에 따른 발광 소자의 제1반도체층에 접촉된 접촉층이갈륨 페이스(Ga face)에 접촉됨으로써, 동작 전압이 개선될 수 있다.
실시 예는 발광 소자의 광속이 개선될 수 있다.
실시 예는 발광 소자의 광 추출 효율을 개선시켜 줄 수 있다.
실시 예에 따른 발광소자를갖는 발광소자 패키지 및라이트유닛의 신뢰성을 개선시켜 줄 수 있다.
도 1은 실시 예에 따른 발광 소자를 나타낸 평면도이다.
도 2는 도 1의 발광 소자의 A-A측 단면도이다.
도 3은 도 1의 발광 소자의 발광 구조층의배면도이다.
도 4 내지 도 14는실시 예에 따른 발광 소자의 제조 과정의 예를 나타낸 도면이다.
도 15는 도 2의 발광 소자를 갖는 패키지를 나타낸 도면이다.
도 16은 실시 예에 따른 표시장치를 나타낸 도면이다.
도 17은 실시 예에 따른 표시장치의 다른 예를 나타낸 도면이다.
도 18은 실시 예에 따른 조명장치를 나타낸 도면이다.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시될 수 있다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광소자, 발광소자 패키지, 라이트유닛 및 발광소자 제조방법에 대해 상세히 설명하도록 한다.
도 1은 실시 예에 따른 발광소자의 평면도이며, 도 2는 도 1의 발광소자의 A-A측 단면도의 예이며, 도 3은 도 2의 발광 소자의 발광 구조층의배면도이다.
도 1 내지 도 2를 참조하면, 발광 소자(100)는 제1반도체층(11), 활성층(12) 및 제2반도체층(13)을 갖는 발광 구조층(10);상기 발광 구조층(10) 아래에 제2 전극층(20);상기 발광 구조층(10)의 내부에서 제1반도체층(11)에 접촉된 제1접촉층(40);상기 발광 구조층(10)의 측벽 외측에 배치되며 상기 제1접촉층(40)과 연결된제1전극(51);상기 제1접촉층(40) 및 발광 구조층(10)과 제2전극층(20) 사이에 절연층(80)을 포함할 수 있다.
상기 발광 구조층(10)은 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함할 수 있다. 상기 활성층(12)은 상기 제1반도체층(11)과 상기 제2 반도체층(13) 사이에 배치될 수 있다. 상기 활성층(12)은 상기 제1 반도체층(11) 아래에 배치될 수 있으며, 상기 제2 반도체층(13)은 상기 활성층(12) 아래에 배치될 수 있다.
예로서, 상기 제1 반도체층(11)은 제1 도전형도펀트 예컨대, n형 도펀트가 첨가된 n형 반도체층을 포함하고, 상기 제2 반도체층(13)은 제2 도전형도펀트 예컨대, p형 도펀트가 첨가된 p형 반도체층을 포함할 수 있다.
상기 제1 반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 반도체층(11)은 화합물 반도체로 구현될 수 있다. 상기 제1 반도체층(11)은 예로서 II족-VI족 원소의 화합물 반도체 및 III족-V족 원소의 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 예컨대, 상기 제1 반도체층(11)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 반도체층(11)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가도핑될 수 있다.
상기 제1반도체층(11) 위에는 버퍼층 및 언도프드(undoped)반도체층 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 활성층(12)은 상기 제1 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 활성층(12)은 화합물 반도체로 구현될 수 있다. 상기 활성층(12)은 예로서 II족-VI족 및 III족-V족 원소의 화합물 반도체 중에서 적어도 하나로 구현될 수 있다.상기 활성층(12)은 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(12)이 상기 다중 우물 구조로 구현된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이적층되어 구현될 수 있으며, 예를 들어, InGaN우물층/GaN 장벽층, InGaN우물층/AlGaN장벽층, InAlGaN우물층/InAlGaN장벽층, 또는 GaN 우물층/AlGaN장벽층의 주기로 구현될 수 있다.
상기 제2 반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 반도체층(13)은 화합물 반도체로 구현될 수 있다. 상기 제2 반도체층(13)은 예로서 II족-VI족 원소의 화합물 반도체 및 III족-V족 원소의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 예컨대, 상기 제2 반도체층(13)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 반도체층(13)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가도핑될 수 있다.
한편, 상기 제1 반도체층(11)이 p형 반도체층을 포함하고 상기 제2 반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 반도체층(13) 아래에는 상기 제2반도체층(13)과 다른 도전형을 갖는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있다. 이에 따라, 상기 발광 구조층(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 반도체층(11) 및 상기 제2 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광 구조층(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상기 제1 반도체층(11)과 상기 활성층(12) 사이 또는 상기 제2반도체층(13)과 상기 활성층(12) 사이에는 서로 다른 반도체층이 교대로 배치된 예컨대, InGaN/GaN 초격자 구조 또는 InGaN/InGaN초격자 구조가 형성될 수도 있다. 또한, 상기 제2 반도체층(13)과 상기 활성층(12) 사이에는 제2도전형 도펀트가 첨가된 AlGaN층이 형성될 수도 있다.
상기 제1반도체층(11)의 상면은 러프(rough)한 요철부(11A)로 형성될 수 있으며, 이러한 요철 부(11A)는 광 추출 효율을 개선시켜 줄 수 있다.
도 2 및 도 3과 같이, 상기 발광 구조층(10) 내에는 상기 제2반도체층(13)의 하면부터 소정 깊이(D2)로 상기 제1반도체층(11) 방향으로 리세스된 홈(71,72,73)을 포함하며, 상기 홈(71,72,73)은 상기 제1반도체층(11)의 외곽부의 제1영역에 배치된 제1홈(71), 상기 제1반도체층(11)의 내측 영역의 제2홈(72), 상기 발광 구조층(10)의 외곽부 둘레를 따라 배치된 제3홈(33)을 포함하며, 상기 제1 내지 제3홈(71,72,73)은 상기 제1반도체층(11)이 노출되는 깊이(D2)로 형성되며 서로 연결될 수 있다. 상기 제1반도체층(11)의 노출된 면은 GaN계 반도체인 경우, 갈륨 페이스(Ga face)가 노출될 수 있다. 이러한 갈륨 페이스(Ga-face)는 N-face에 비해 접착 저항이 높고, 표면 거칠기를 가질 수 있다.
상기 제1 내지 제3홈(71,72,73)은 상기 제2반도체층(13)의 하면으로부터 동일한 깊이로 연장되거나, 제1홈(71) 및 제3홈(73)이 상기 제2홈(72)의 깊이보다 낮게 배치될 수 있다. 상기 제1 내지 제3홈(71,72,73)은 도 1과 같은 접촉층(40)의 패턴 형상과 대응되는 영역을 따라 형성될 수 있으며, 발광 구조층(10)과의 경계 면은 경사진 면으로 형성될 수 있다. 상기 발광 구조층(10)은 도 1 및 3과 같이, 상기 홈(71,72,73)에 의해 복수의 셀(C1-C4)로 분할될 수 있다. 상기 제1 내지 제3홈(71,72,73)의 바텀뷰 형상은 격자 형상일 수 있으며, 다른 예로서 적어도 하나의 라인 형상이나 원형 또는 다각형 형상일 수 있다.
상기 제1전극(51)은 상기 발광 구조층(10)의 측벽 외측에 적어도 하나가 배치되며, 상기 제2전극층(20)과 수직 방향으로 오버랩되게 배치된다. 상기 제2전극층(20)은 상기 발광 구조층(10)의 아래에 배치될 수 있다.
상기 제1전극(51)은 상기 발광 구조층(20)의 하면 보다 위 예컨대, 상기 활성층(12)보다 위에 배치될 수 있다. 상기 제1전극(51)은 패드로 사용될 수 있으며, 1㎛ 내지 5㎛ 범위로 형성될 수 있다.
상기 제1전극(51)는 예컨대 Au, Al, Ag, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 배치될 수 있으며, 다층인 경우2개 이상의 층으로 형성될 수 있다. 상기 제1전극(51)의탑뷰 형상은, 원 형상, 다각형 또는 비 정형 형상일 수 있다.
상기 제1전극(51)은 도 1과 같이, 발광 구조층(20)의 측벽 외측 예컨대, 서로 모서리 영역(A1)에 각각 배치되거나, 서로 반대측 모서리 영역에 배치될 수 있다. 여기서, 서로 다른 영역에 배치된 제1전극(51)은 서로 연결될 수 있다.즉, 상기 제1전극(51)은 제1접촉층(40)을 통해 상기 제1반도체층(11)과 전기적으로 연결된다. 상기 제1접촉층(40)은 Ni, Ti, Al, Ti-W, Cr, W, Pt, V, Fe, Mo 중 적어도 하나로 형성될 수 있으며, 제1반도체층(11)의 갈륨 페이스(Fa-face)의 접촉으로 동작 전압이 감소될 수 있다. 다른 예로서, 상기 제1접촉층(40)은 투명한 전도성 물질 또는 전도성 금속 산화물 중 적어도 하나를 포함하며, 예컨대 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO 중 적어도 하나를 포함한다.
상기 제1접촉층(40)은 상기 제1전극(51)과 절연층(80) 사이에에 배치된 제1접촉부(41), 상기 제2홈 및 제3홈(72,73) 내에 배치되고 상기 제1반도체층(11)과 접촉된 제2 및 제3접촉부(42,43)를 포함한다. 상기 제1접촉부(41)는 상기 발광 구조층(10)의 측벽보다 외측에 배치되거나, 상기 발광 구조층(10)과 수직 방향으로 오버랩되지 않게 배치된다. 상기 제2접촉부(42)는 도 1과 같이 십자 형상의 패턴이거나 교차되는 형상의 패턴이거나, 다른 라인 형상의 패턴일 수 있다. 상기 제3접촉부(43)는 상기 발광 구조층(10)의 측벽을 따라 배치될 수 있다. 상기 제1 내지 제3접촉부(41,42,43)는 도 3과 같은 홈(71,72,73)을 따라 서로 연결되며, 도 2와 같이 상기 발광 구조층(10)의 하면보다 위 예컨대, 상기 활성층(12)보다 위에 위치할 수 있다. 즉, 상기 제1접촉층(40)의 전 영역은 상기 활성층(12)보다 위에 배치될 수 있다. 또한 상기 제1접촉층(40)은 상기 제1반도체층(11)의 상면 및 하면 중 하면에 더 인접하게 배치될 수 있으며, 이는 홈(71,72,73)의 너비를 크게 하지 않아도 되므로, 활성층(12)의 면적 감소를 최소화할 수 있다.
또한 상기 제1접촉층(40)의 제2접촉부(42)는 상기 제3접촉부(43)보다 상기 제1반도체층(11)의 내측에 배치되며, 상기 제3접촉부(43)는 상기 제1반도체층(11)의 하부 둘레를 따라 배치된다. 상기 제1접촉부의 너비(D3)는 상기 제2 및 제3접촉부의 너비(D4)보다 넓을 수 있으며, 상기 제1전극(51)의 하면 너비보다 넓게 형성될 수 있다. 상기 제1접촉층(40)은 상기 제1반도체층(11)의 갈륨 페이스에 접촉될 수 있으며, 예컨대, 상기 제2 및 제3접촉부(42,43)가 상기 제1반도체층(11)의 갈륨 페이스(Ga face)에 접촉된다.
상기 절연층(80)은 제1접촉층(40)과 상기 제2전극층(20) 사이의 영역과 상기 발광 구조층(10)과 제2전극층(20) 사이의 영역에 배치될 수 있으며, 서로 간을 절연시켜 준다.
상기절연층(80)은 상기 제1 내지 제3홈(71,72,73)에 배치되어, 상기 접촉층(40)의 제1 내지 제3접촉부(41,42,43)를 매립하게 된다. 상기 접촉층(40)의 제1 내지 제3접촉부(41,42,43)의측면 및 하면은 상기 절연층(80)과 접촉되며, 그 상면은 상기 절연층(80)으로부터 노출되고 상기 절연층(80)의 상면과 동일 평면 상에 배치될 수 있다. 상기 절연층(80)은 금속 산화물 예컨대, SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다.
저 굴절층(95)은 상기 발광 구조층(10)의 표면에 보호하고,상기 제1전극(51)과 상기 발광 구조층(10)의 측벽 사이를 절연시켜 준다. 상기 저 굴절층(95)은 상기 발광 구조층(10)의 전 상면 및 측면에 형성될 수 있다. 상기 저 굴절층(95)은 상기 발광 구조층(10)을 구성하는 반도체층의 물질보다 낮은 굴절률을 가지며, 광 추출 효율을 개선시켜 줄 수 있다. 상기 저 굴절층(95)은 투과성 절연 물질 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 저 굴절층(95)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 한편, 상기 저 굴절층(95)은 러프한 표면으로 형성될 수 있으며, 설계에 따라 생략될 수도 있다.실시 예에 의하면, 상기 발광 구조층(10)은 상기 제1 전극(51)과 상기 제2 전극층(20)에 의해 구동될 수 있다.
상기 제2전극층(20)은 발광 구조층(10)의 아래에 배치되며,복수의 전도층을포함하며, 상기 제2반도체층(13)과 전기적으로 연결된다. 상기 제2전극층(20)은 제2접촉층(15), 반사층(17), 본딩층(19) 및 지지부재(21)를 포함하며, 상기 각 층(15,17,19,21)들은 서로 다른 물질로 형성될 수 있다.
상기 제2접촉층(15)은 상기 제2 반도체층(13)의 하면에 접촉되며, 예컨대 상기 제2 반도체층(13)에 오믹 접촉을 형성할 수 있다. 상기 제2접촉층(15)은 복수로 분할될 수 있으며, 도 3의 각 셀(C1-C4)에 접촉될 수 있다. 상기 제2접촉층(15)은 예컨대 전도성산화막, 전도성 질화물 또는 금속으로 형성될 수 있다. 상기 제2접촉층(15)은 예로서 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 적어도 하나로 형성될 수 있다.
상기 반사층(17)은 상기 제2접촉층(15)의 아래에 배치되며 상기 제2접촉층(15)에 전기적으로 연결될 수 있다. 상기 반사층(17)은 도 3의 각 셀(C1-C4)에 배치된 복수의 제2접촉층(15)를 커버하고 서로 연결시켜 준다. 상기 발광 구조층(10)의 하면과 대응되는 면적을 가질 수 있으며, 이에 따라 광 반사 효율은 개선될 수 있다. 또한 상기 반사층(17)의 일부(17A)는 상기 제2홈(72)으로 돌출되어 절연층(80)과 접촉될 수 있다.
상기 반사층(17)은 상기 발광 구조층(10)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다.상기 반사층(17)은 광 반사율이 70% 이상인 금속으로 형성될 수 있다. 예컨대 상기 반사층(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사층(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 반사층(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.예를 들면, 상기 반사층(17)은 Ag 층과 Ni 층이 교대로 형성될 수도 있고, Ni/Ag/Ni, 혹은 Ti 층, Pt 층을 포함할 수 있다. 다른 예로서, 상기 제2접촉층(15)은 상기 반사층(17) 아래에 형성되고, 적어도 일부가 상기 반사층(17)을 통과하여 상기 제2반도체층(13)과 접촉될 수도 있다. 다른 예로서, 상기 반사층(17)은 상기 제2접촉층(15)의 아래에 배치되고, 일부가 상기 제2접촉층(15)을 통과하여 상기 제2반도체층(13)과 접촉될 수 있다.
상기 제2접촉층(15) 및 반사층(17)은 상기 제1전극(51)과 수직 방향으로 오버랩되지 않게 배치될 수 있다. 상기 제2접촉층(15) 및 반사층(17)은 상기 제2전극층(20)의 측면에 노출되지 않게 배치될 수 있다. 다른 예로서, 상기 반사층(17)은 상기 제1전극(51)과 수직 방향으로 오버랩되거나, 제2전극층(20)의 측면에 노출될 수 있으며, 이에 대해 한정하지는 않는다.
상기 본딩층(19)은 상기 반사층(17) 및 상기 발광 구조층(10)의 외측에 배치된 절연층(80)의 아래에 배치된다. 즉, 상기 본딩층(19)은 상기 발광 구조층(10)의 하면, 상기 반사층(17) 및 상기 제2접촉층(15)의 각 너비보다는 넓은 너비로 형성될 수 있다.
상기 본딩층(19)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 본딩층(19)은 제1 및 제2돌기(19A,19B)를 포함하며, 상기 제1돌기(19A)는 상기 발광 구조층(10)의 외곽부 둘레에 상기 제1반도체층(10) 방향으로 돌출되며, 상기 제2돌기(19B)는 상기 제2홈(72)을 따라 상기 제1반도체층(11)을 향하여 돌출될 수 있다. 즉, 상기 제2돌기(19B)는 십자형 형상이거나, 교차되는 형상일 수 있다. 상기 제1돌기(19A) 및 제2돌기(19B)는 도 3의 홈(71,72,73)에 의해 서로 연결될 수 있다.
상기 제1돌기(19A)는 상기 제1전극(51), 제1접촉층(40)의 제1 및 제3접촉부(41,43)과 수직 방향으로 오버랩되게 배치되며, 절연층(80)과 접촉될 수 있다. 상기 제2돌기(91B)는 상기 제1접촉층(40)의 제2접촉부(42)와 수직 방향으로 오버랩되게 배치되며, 상기 반사층(17)의 일부(17A)와 접촉될 수 있다.
또한 상기 본딩층(19)의 제1돌기(19A) 및 제2돌기(19B)의 상면은 상기 발광 구조층(10)의 하면보다 위 예컨대, 상기 활성층(12)의 상면의 수평한 연장 선보다 위에 배치될 수 있다. 상기 제1돌기(19A)의 상면과 상기 발광 구조층(10)의 하면의수평한 연장 선 사이의 거리(D1)는 상기 제2반도체층(13)의 두께보다 크게 형성될 수 있다. 또한 상기 제1돌기(19A)는 상기 제2돌기(19B)의 높이보다 높게 돌출될 수 있으며, 이에 대해 한정하지는 않는다. 이러한 본딩층(19)는 돌기(19A,19B)를 구비함으로써, 방열 효율 및 반사층(17)이나 절연층(80)과의 접착 효율이 개선될 수 있다. 여기서, 상기 본딩층(19)의 제2돌기(19B)의 상면은 상기 발광 구조층(10)의 하면에수평한 연장 선보다 위에 위치 예컨대, 상기 제2반도체층(13)의 하면의수평한 연장선보다 위에 위치할 수 있다. 상기 제2돌기(19B)는 탑뷰에서 보면, 도 3의 제2홈(72)을 따라 돌출됨으로써, 십자 형상 또는 교차되는 형상으로 돌출될 수 있다.
상기 본딩층(19)과 상기 반사층(17) 사이에는 확산 방지층(미도시)이 배치될 수 있으며, 상기 확산 방지층은Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함하며, 상기 반사층(17)을 보호하게 된다.
상기 지지부재(21)는 전도성 지지부재로서, 상기 발광 구조층(10)을 지지하며 방열 기능을 수행할 수 있다. 상기 지지부재(21)은 상기 본딩층(19)의 너비와 동일한 너비로 형성될 수 있으며, 그 측면이 상기 본딩층(19)의 측면과 동일 수평면으로 배치될 수 있다. 상기 지지부재(21)는 금속 또는 캐리어 기판 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 상기 지지부재(21)은 발광 소자(100)를 지지하기 위한 층으로서, 그 두께는 제2전극층(20)의 두께의 80% 이상이며, 30㎛ 이상으로 형성될 수 있다. 상기 반사층(17), 본딩층(19) 및 지지부재(21)은 서로 다른 금속으로 형성될 수 있으며, 상기 본딩층(19)은 상기 반사층(17)의 두께보다 두껍고, 상기 지지부재(21)의 두께보다 얇은 두께를 가진다.
실시 예에 따른 발광 소자는 발광 구조층(10)의 탑 영역에 전극이나 패드를 배치하지 않게 함으로써, 광 추출 효율을 개선시켜 줄 수 있다. 또한 1mmⅹ1mm 이상의 대면적의 발광 소자인 경우, 제1전극(51)의 개수가 2개 이상이 배치될 수 있으며, 이러한 발광 소자의 외측에 제1전극(51)를 배치함으로써, 광 손실을 줄일 수 있다.
한편, 도 4 내지 도 14를 참조하여 실시 예에 따른 발광소자 제조방법을 설명하기로 한다.
도 4 및 도 5를 참조하면, 기판(1) 위에 제1 반도체층(11), 활성층(12), 제2반도체층(13)을 형성할 수 있다. 상기 제1 반도체층(11), 상기 활성층(12), 상기 제2 반도체층(13)은 발광 구조층(10)로 정의될 수 있다.
상기 기판(1)은 전도성, 절연성, 투명한 재질, 비 투명한 재질 중 적어도 하나를 포함할 수 있다. 예를 들어, 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(1) 위에 성장된 반도체층은예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 반도체층(11)과 상기 기판(1) 사이에는 버퍼층 또는 언도프드반도체층과 같은 반도체층이 더 형성될 수 있다.상기 제1 반도체층(11)이 제1 도전형도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 반도체층(13)이 제2 도전형도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 반도체층(13)이 n형 반도체층으로 형성될 수도 있다.
상기 활성층(12)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 활성층(12)이 상기 다중 우물 구조로 형성된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이적층되어 형성될 수 있으며, 예를 들어, InGaN우물층/GaN 장벽층의 주기로 형성될 수 있다.
한편, 상기 제1 반도체층(11)이 p형 반도체층을 포함하고 상기 제2 반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 반도체층(13) 위에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있으며, 이에 따라, 상기 발광 구조층(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 반도체층(11) 및 상기 제2 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광 구조층(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상기 제1 반도체층(11)과 상기 활성층(12) 사이에는 제1 도전형InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 반도체층(13)과 상기 활성층(12) 사이에는 제2 도전형의AlGaN층이 형성될 수도 있다.
상기 발광 구조층(10)의 상면에 대해 습식 또는/및 건식 에칭을 통해상기 제2반도체층(13)으로부터 소정 깊이(D2)의 홈(71,72,73)이 형성될 수 있다. 상기 홈(71,72,73)은 도 3과 같이, 형성될 수 있다. 상기 홈(71,72,73)의 깊이(D2)는 상기 활성층(12)의 하면보다 깊은 깊이 예컨대, 상기 제1반도체층(11)의 일부가 노출되는 깊이이다.
도 6을 참조하면, 상기 발광 구조층(10)의 홈(71,72,73)에 제1접촉층(40)을 형성하게 된다. 즉, 상기 제1접촉층(40)의 제1 내지 제3접촉부(41,42,43)은 제1 내지 제3홈(71,72,73)에 증착 공정 또는 스퍼터 공정을 통해 형성되며, 상기 제1 내지 제3접촉부(41,42,43)는 제1반도체층(11)과 접촉되고 활성층(12) 및 제2반도체층(13)과 이격된다.
도 7을 참조하면, 절연층(80)이 상기 제1접촉층(40)을 커버하도록 형성된다. 상기 절연층(80)은 증착 공정 또는 스퍼터 공정을 통해 형성될 수 있다. 상기 절연층(90)는 상기 제1 내지 제3홈(71,72,73)으로부터 상기 제2반도체층(13)의 상면 일부까지 연장될 수 있다. 이러한 절연층(80)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다.
도 8을 참조하면, 발광 구조층(10) 상에 제2접촉층(15) 및 반사층(17)이 형성된다. 상기 제2접촉층(15)은 상기 절연층(80)이 형성되지 않는 영역 예컨대, 상기 제2반도체층(13)의 노출 영역에 형성되며, 상기 제2접촉층(15) 및 절연층(80) 상에 반사층(17)이 형성된다. 상기 제2접촉층(15) 및 반사층(17)은 증착 공정이나 도금 공정으로 형성될 수 있다.
도 9를 참조하면, 상기 절연층(80) 및 상기 반사층(17) 위에 본딩층(19)이 형성되며, 상기 본딩층(19)은 상기 반사층(17) 및 절연층(80) 상에 본딩 공정을 통해 본딩되거나, 증착될 수 있다.
도 10을 참조하면, 상기 본딩층(19) 상에 전도성 지지부재(21)을 도금 또는 증착하거나 부착시켜 줄 수 있다.
도 11을 참조하면, 도 10의 구조물을 회전시킨 후, 상기 제1 반도체층(11)으로부터 상기 기판(1)을 제거한다. 하나의 예로서, 상기 기판(1) 상에 레이저를 조사하여 상기 기판(1)을 리프트 오프(LLO: Lift Off)시켜 줄 수 있다. 즉, 레이저를 이용한 리프트 오프 공정(LLO)은 상기 기판(1)의 상면에 레이저를 조사하여, 상기 기판(1)과 상기 제1 반도체층(11)을 서로 박리시키는 공정이다.
그리고, 도 12에 도시된 바와 같이, 도 11에서 기판(1)이 제거된 구조물을 에칭을 수행하여 상기 발광 구조층(10)의 측면을 식각하고 상기 절연층(80) 및 제1접촉층(40)의 제1접촉부(41)를 노출시켜 준다. 상기 에칭은 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각에 의해 실시될 수 있으나, 이에 대해 한정하지는 않는다. 상기 에칭에 의해, 인접한 발광 구조층(10)이 서로 분리될 수 있다.
도 13과 같이, 상기 발광 구조층(10)의 상부 면에 요철부(11A)가 형성될 수 있다. 상기 발광 구조층(10)에 제공되는 요철부(11A)는 하나의 예로서 PEC (Photo Electro Chemical) 식각 공정에 의하여 형성될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다.
또한, 도 14와 같이, 상기 발광 구조층(10)의 측벽 외측에 저 굴절층(95)을 형성하여, 상기 발광 구조층(10)을 보호할 수 있다. 상기 저 굴절층(95)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 저 굴절층(95)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 한편, 상기 저 굴절층(95)은 설계에 따라 생략될 수도 있다.
도 14와 같이, 상기 제1접촉층(40)의 제1접촉부(41) 위에 제1전극(51)을 형성하게 된다. 상기 제1전극(51)은 증착, 스퍼터 또는 도금 공정을 통해 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1전극(51)과 발광 구조층(10) 사이에는 저 굴절층(95)가 배치된다.
또한, 실시 예에 따른 발광소자는, 상기 발광 구조층(10) 위에 형광체층(미도시)이 형성될 수 있다. 이상에서 설명된 제조공정은 하나의 예로서 설명된 것이며, 설계에 따라 또한 목적에 따라 상기 제조공정은 다양하게 변형될 수 있다.
즉, 실시 예에 따른 발광소자는 하나의 소자 내에 개별 구동될 수 있는 복수의 발광 구조층을 포함할 수 있다. 실시 예에서는 하나의 발광소자에 1 개의 발광 구조층이 배치된 경우를 기준으로 설명하였으나, 하나의 발광소자에 2 개 또는 그 이상의 발광 구조층이 배치될 수 있으며, 또한 개별 구동되도록 구현될 수 있다.
한편, 도 15은 실시 예에 따른 발광소자가 적용된 발광소자 패키지를 나타낸 도면이다.
도 15을 참조하면, 실시 예에 따른 발광소자 패키지는 몸체(120)와, 상기 몸체(120)에 배치된 제1 리드전극(131) 및 제2 리드전극(132)과, 상기 몸체(120)에 제공되어 상기 제1 리드전극(131) 및 제2 리드전극(132)과 전기적으로 연결되는 실시 예에 따른 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(140)를 포함할 수 있다.
상기 몸체(120)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면을 갖는 캐비티를 구비할 수 있다.
상기 제1 리드전극(131) 및 제2 리드전극(132)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(131) 및 제2 리드전극(132)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광소자(100)는 상기 몸체(120) 위에 배치되거나 상기 제1 리드전극(131) 또는 제2 리드전극(132) 위에 배치될 수 있다.
상기 발광소자(100)는 상기 제1 리드전극(131) 및 제2 리드전극(132)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
상기 몰딩부재(140)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(140)에는 형광체가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트유닛으로 기능할 수 있다. 상기 라이트유닛은탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다.
또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 자동차 전조등뿐만 아니라 후미등에도 적용될 수 있다.
실시 예에 따른 발광소자는 라이트유닛에 적용될 수 있다. 상기 라이트유닛은 복수의 발광소자가 어레이된 구조를 포함하며, 도 16 및 도 17에 도시된 표시 장치, 도 18에 도시된 조명 장치를 포함할 수 있다.
도 16을 참조하면, 실시 예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)과, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethylmetaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
상기 발광모듈(1031)은 바텀 커버(1011) 내에 적어도 하나가 제공될 수 있으며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 위에서 설명된 실시 예에 따른 발광소자 또는 발광소자 패키지(200)를 포함할 수 있다. 상기 발광소자 패키지(200)는 상기 기판(1033) 위에 소정 간격으로 어레이될 수 있다.
상기 기판(1033)은 회로패턴을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 바텀커버(1011)의 측면 또는 방열 플레이트 위에 제공될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.
그리고, 상기 다수의 발광소자 패키지(200)는 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 도광판(1041)의 일측면인입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제1 및 제2 기판, 그리고 제1 및 제2 기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041) 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 17은 실시 예에 따른 표시 장치의 다른 예를 나타낸 도면이다.
도 17을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광소자(100)가 어레이된 기판(1020), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. 상기 기판(1020)과 상기 발광소자 패키지(200)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
도 18은 실시 예에 따른 조명장치를 나타낸 도면이다.
도 18을 참조하면, 실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 패키지를 포함할 수 있다.
예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합될 수 있다. 예를 들어, 상기 커버(2100)는 상기 광원 모듈(2200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 상기 커버(2100)는 일종의 광학 부재일 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.
상기 커버(2100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(2100)의 내면의 표면 거칠기는 상기 커버(2100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 상기 광원 모듈(2200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.
상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.
상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 광원부(2210)의 기판 및 커넥터(2250)와 대응된다.
상기 부재(2300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.
상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 갖는다.
상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다. 상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다.
상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
상기 연장부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(2670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(2800)에 전기적으로 연결될 수 있다.
상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10:발광 구조층 11: 제1 반도체층
12:활성층 13: 제2 반도체층
15: 제2접촉층 17:반사층
19: 본딩층 21: 지지부재
40: 제1접촉층 41-43: 접촉부
51: 제1전극 71,72,73: 홈
80: 절연층 95: 저굴절층
100: 발광 소자

Claims (11)

  1. 제1 반도체층, 상기 제1 반도체층 아래에 활성층, 상기 활성층 아래에 제2 반도체층을 포함하는 발광 구조층;
    상기 제1반도체층의 하부의 서로 다른 영역을 노출하는 홈;
    상기 홈에 배치되며 상기 제1반도체층과 접촉된 제1접촉층;
    상기 발광 구조층의 측벽 외측에 배치되며 상기 제1접촉층과 연결된 제1전극;
    상기 접촉층 상에 배치되며, 상기 제2반도체층의 하면을 노출하는 절연층;
    상기 제2반도체층의 하면에 배치된 제2접촉층;
    상기 제2접촉층 아래에 배치된 반사층;
    상기 반사층 아래에 배치된 본딩층; 및
    상기 반사층 아래에 배치된 지지부재를 포함하며,
    상기 본딩층은 상기 제1전극과 수직 방향으로 오버랩되며 상기 발광 구조층의활성층의 상면의 수평한 연장 선보다 위에 배치된 제1돌기를 포함하는 발광 소자.
  2. 제1항에 있어서,
    상기 홈은 상기 발광 구조층의 외곽부의 제1영역에 배치된 제1홈; 상기 발광 구조층의 내측 영역에 배치된 제2홈; 및 상기 발광 구조층의 외곽부 둘레를 따라 배치된 제3홈을 포함하며,
    상기 제1내지 제3홈은 서로 연결되며,
    상기 접촉층은 상기 제1전극과 상기 절연층 사이에 배치된 제1접촉부; 상기 제2홈에서 상기 제1반도체층과 접촉된 제2접촉부; 및 상기 제3홈에서 상기 제1반도체층과 접촉된 제3접촉부를 포함하는 발광 소자.
  3. 제2항에 있어서,
    상기 제1접촉층의 제1접촉부는 상기 발광 구조층과 수직 방향으로 오버랩되지 않는 발광 소자.
  4. 제3항에 있어서,
    상기 제1접촉층의 전 영역은 상기 활성층의 위치보다 위에 위치하는 발광 소자.
  5. 제3항에 있어서,
    상기 반사층의 일부는 상기 발광 구조층의 제2홈으로 돌출되며,
    상기 본딩층은상기 발광 구조층의 제2홈으로 돌출되며, 상기 발광 구조층의하면의 수평한 연장선보다 위에 배치된 제2돌기를 포함하는 발광 소자.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 발광 구조층의 하부는 상기 홈에 의해 복수의 셀로 분할된 발광소자.
  7. 제1항에 있어서,
    상기 제2접촉층은 상기 각 셀에 각각 배치된 복수의 제2접촉층을 포함하며,
    상기 반사층은 상기 복수의 제2접촉층을 커버하며 서로 연결시켜 주는 발광소자.
  8. 제2항 또는 제3항에 있어서,
    상기 제1접촉층의 제1접촉부의 상면은 상기 절연층의 상면과 동일 수평 면으로 배치된 발광 소자.
  9. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 발광 구조층의 상면에 배치된 요철 부 및 상기 발광 구조층의 표면에 배치된 저 굴절층을 포함하는 발광 소자.
  10. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 반사층, 상기 본딩층 및 상기 지지부재는 서로 다른 금속으로 형성되는 발광 소자.
  11. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1반도체층은 N형 반도체층을 포함하며,
    상기 제1접촉층은 상기 제1반도체층의 갈륨 페이스에 접촉되는 발광 소자.
KR1020140073281A 2014-06-17 2014-06-17 발광소자 KR102200018B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140073281A KR102200018B1 (ko) 2014-06-17 2014-06-17 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140073281A KR102200018B1 (ko) 2014-06-17 2014-06-17 발광소자

Publications (2)

Publication Number Publication Date
KR20150144497A true KR20150144497A (ko) 2015-12-28
KR102200018B1 KR102200018B1 (ko) 2021-01-11

Family

ID=55084802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140073281A KR102200018B1 (ko) 2014-06-17 2014-06-17 발광소자

Country Status (1)

Country Link
KR (1) KR102200018B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170085766A (ko) * 2016-01-15 2017-07-25 엘지이노텍 주식회사 발광소자 및 이를 구비한 발광 장치
KR20170132470A (ko) * 2016-05-24 2017-12-04 엘지이노텍 주식회사 반도체 소자
KR20170142690A (ko) * 2016-06-20 2017-12-28 엘지이노텍 주식회사 반도체 소자
KR20180012627A (ko) * 2016-07-27 2018-02-06 엘지이노텍 주식회사 반도체 소자
KR20180063716A (ko) * 2016-12-02 2018-06-12 엘지이노텍 주식회사 반도체 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130014255A (ko) * 2011-07-29 2013-02-07 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 조명 시스템
KR20130128032A (ko) * 2012-05-16 2013-11-26 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
KR101384056B1 (ko) * 2011-05-16 2014-04-09 가부시끼가이샤 도시바 반도체 발광 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101384056B1 (ko) * 2011-05-16 2014-04-09 가부시끼가이샤 도시바 반도체 발광 소자
KR20130014255A (ko) * 2011-07-29 2013-02-07 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 조명 시스템
KR20130128032A (ko) * 2012-05-16 2013-11-26 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170085766A (ko) * 2016-01-15 2017-07-25 엘지이노텍 주식회사 발광소자 및 이를 구비한 발광 장치
KR20170132470A (ko) * 2016-05-24 2017-12-04 엘지이노텍 주식회사 반도체 소자
KR20230038171A (ko) * 2016-05-24 2023-03-17 엘지이노텍 주식회사 반도체 소자
KR20170142690A (ko) * 2016-06-20 2017-12-28 엘지이노텍 주식회사 반도체 소자
KR20180012627A (ko) * 2016-07-27 2018-02-06 엘지이노텍 주식회사 반도체 소자
KR20180063716A (ko) * 2016-12-02 2018-06-12 엘지이노텍 주식회사 반도체 소자

Also Published As

Publication number Publication date
KR102200018B1 (ko) 2021-01-11

Similar Documents

Publication Publication Date Title
KR101956101B1 (ko) 발광소자
KR102098110B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101886156B1 (ko) 발광소자
KR101976459B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR102200018B1 (ko) 발광소자
KR20150007854A (ko) 발광소자
KR101956084B1 (ko) 발광소자
KR20140106946A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20140102812A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101936277B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101896690B1 (ko) 발광소자 및 발광 소자 패키지
KR20140102509A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20140034472A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20140078250A (ko) 발광소자, 발광 소자 제조방법 및 조명 시스템
KR102175335B1 (ko) 발광소자
KR101946919B1 (ko) 발광소자
KR102098923B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101997242B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101976470B1 (ko) 발광소자
KR101956096B1 (ko) 발광소자
KR101936295B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101976466B1 (ko) 발광소자
KR20150144480A (ko) 발광소자
KR101946918B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20140010622A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant