KR20140043677A - 플라즈마 도핑 장치, 플라즈마 도핑 방법, 및 반도체 소자의 제조 방법 - Google Patents

플라즈마 도핑 장치, 플라즈마 도핑 방법, 및 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20140043677A
KR20140043677A KR1020130115028A KR20130115028A KR20140043677A KR 20140043677 A KR20140043677 A KR 20140043677A KR 1020130115028 A KR1020130115028 A KR 1020130115028A KR 20130115028 A KR20130115028 A KR 20130115028A KR 20140043677 A KR20140043677 A KR 20140043677A
Authority
KR
South Korea
Prior art keywords
plasma
bias power
pressure
doping
processing
Prior art date
Application number
KR1020130115028A
Other languages
English (en)
Inventor
마사히로 오카
유우키 고바야시
히로카즈 우에다
마사히로 호리고메
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140043677A publication Critical patent/KR20140043677A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Plasma Technology (AREA)

Abstract

도핑을 행하기 전의 형상에 대하여, 도핑을 행한 후의 형상이 크게 변화하지는 않고, 또한, 양호한 컨포멀리티를 갖는 플라즈마 도핑을 행할 수 있고, 이후의 세정 공정에서도, 도핑에 의해 주입한 도펀트가 거의 이탈하지는 않는 플라즈마 도핑 장치를 제공한다.
플라즈마 도핑 장치(31)에 구비되는 제어부(28)는, 처리 용기(32) 내의 압력을 제1 압력이 되도록 압력 조정 기구를 제어하고, 유지대(34)에 공급하는 바이어스 전력을 제1 바이어스 전력이 되도록 바이어스 전력 공급 기구를 제어하고, 플라즈마 발생 기구(39)에 의해 발생시킨 플라즈마에 의해 피처리 기판(W)에 제1 플라즈마 처리를 행하고, 제1 플라즈마 처리 후에, 처리 용기(32) 내의 압력을 제1 압력보다 높은 제2 압력이 되도록 압력 조정 기구를 제어하고, 유지대(34)에 공급하는 바이어스 전력을 제1 바이어스 전력보다 낮은 제2 바이어스 전력이 되도록 바이어스 전력 공급 기구를 제어하고, 플라즈마 발생 기구(39)에 의해 발생시킨 플라즈마에 의해 피처리 기판(W)에 제2 플라즈마 처리를 행한다.

Description

플라즈마 도핑 장치, 플라즈마 도핑 방법, 및 반도체 소자의 제조 방법{PLASMA DOPING APPARATUS, PLASMA DOPING METHOD, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 플라즈마 도핑 장치, 플라즈마 도핑 방법, 및 반도체 소자의 제조 방법에 관한 것이다.
LSI(Large Scale Integrated circuit)나 MOS(Metal Oxide Semiconductor) 트랜지스터 등의 반도체 소자는, 피처리 기판이 되는 반도체 기판(웨이퍼)에 대하여, 도핑, 에칭, CVD(Chemical Vapor Deposition), 스퍼터링 등의 처리를 실시하여 제조된다.
여기서, 피처리 기판으로의 도펀트 주입에 관한 기술이, 일본 특허 공표 제2010-519735호 공보(특허문헌 1)에 개시되어 있다. 특허문헌 1에 의하면, 처리 용기 내의 압력을 10 mTorr∼95 mTorr의 범위내로 조정하여 도핑을 행하고 있다.
특허문헌 1 : 일본 특허 공표 제2010-519735호 공보
3차원 구조(3D 구조)를 갖는 FinFET(Fin Field Effect Transister)형 반도체 소자와 같은 도핑 피대상물에 대하여 도핑을 행하는 경우에는, 도핑 피대상물의 각 개소에서, 각 개소의 표면으로부터의 도핑의 깊이나 도펀트의 농도를 같게 하는 높은 피복성, 즉, 도핑에서의 높은 컨포멀리티(conformality)(균일성)가 요구된다. 구체적으로는, 실리콘 기판의 주표면으로부터 상방향으로 돌출되는 핀의 형상에서, 정점부(톱)의 위치에서 주입되는 도펀트의 농도 및 도핑의 깊이와, 측부(사이드)의 위치에서 주입되는 도펀트의 농도 및 도핑의 깊이가 각각 가능한 한 같아지는 것이 요구된다. 물론, 핀의 측부에서도, 정점부에 가까운 영역과, 인접하는 핀 사이에 형성되는 바닥부(하부)에 가까운 영역 사이에서, 도펀트의 농도 및 도핑의 깊이가 각각 가능한 한 같아지는 것이 요구된다.
이 경우, 도핑을 행함에 있어서, 예컨대, 이로젼(erosion)이 발생하는 등에 의해, 도핑을 행하기 전의 형상에 대하여 도핑을 행한 후의 형상이 크게 변화하는 것은 바람직하지 않다. 나아가, 이러한 도핑을 행한 피처리 기판에 대하여, 도핑후에 웨트 클리닝 등의 약액에 의한 세정이 행해진다. 이 세정 공정에서도, 도핑에 의해 주입한 도펀트가 용출 등에 의해 이탈하지 않는 것이 바람직하다.
본 발명의 하나의 국면에서는, 플라즈마 도핑 장치는, 피처리 기판에 도펀트를 주입하여 도핑을 행하는 플라즈마 도핑 장치로서, 그 내부에서 피처리 기판에 도펀트를 주입시키는 처리 용기와, 처리 용기 내에 도핑 가스 및 플라즈마 여기용의 불활성 가스를 공급하는 가스 공급부와, 처리 용기 내에 배치되어, 그 위에서 피처리 기판을 유지하는 유지대와, 마이크로파를 이용하여 처리 용기 내에 플라즈마를 발생시키는 플라즈마 발생 기구와, 처리 용기 내의 압력을 조정하는 압력 조정 기구와, 유지대에 교류의 바이어스 전력을 공급하는 바이어스 전력 공급 기구와, 플라즈마 도핑 장치를 제어하는 제어부를 구비한다. 여기서, 제어부는, 처리 용기 내의 압력을 제1 압력이 되도록 압력 조정 기구를 제어하고, 유지대에 공급하는 바이어스 전력을 제1 바이어스 전력이 되도록 바이어스 전력 공급 기구를 제어하고, 플라즈마 발생 기구에 의해 발생시킨 플라즈마에 의해 피처리 기판에 제1 플라즈마 처리를 행하고, 제1 플라즈마 처리 후에, 처리 용기 내의 압력을 제1 압력보다 높은 제2 압력이 되도록 압력 조정 기구를 제어하고, 유지대에 공급하는 바이어스 전력을 제1 바이어스 전력보다 낮은 제2 바이어스 전력이 되도록 바이어스 전력 공급 기구를 제어하고, 플라즈마 발생 기구에 의해 발생시킨 플라즈마에 의해 피처리 기판에 제2 플라즈마 처리를 행한다.
이러한 구성에 의하면, 플라즈마 도핑에 있어서, 처리 용기 내의 압력을 제1 압력이 되도록 압력 조정 기구를 제어하고, 유지대에 공급하는 바이어스 전력을 제1 바이어스 전력이 되도록 바이어스 전력 공급 기구를 제어하고, 플라즈마 발생 기구에 의해 발생시킨 플라즈마에 의해 피처리 기판에 제1 플라즈마 처리를 행하고, 제1 플라즈마 처리 후에, 처리 용기 내의 압력을 제1 압력보다 높은 제2 압력이 되도록 압력 조정 기구를 제어하고, 유지대에 공급하는 바이어스 전력을 제1 바이어스 전력보다 낮은 제2 바이어스 전력이 되도록 바이어스 전력 공급 기구를 제어하고, 플라즈마 발생 기구에 의해 발생시킨 플라즈마에 의해 피처리 기판에 제2 플라즈마 처리를 행하고 있기 때문에, 도핑을 행하기 전의 형상에 대하여, 도핑을 행한 후의 형상이 크게 변화하지는 않고, 또한, 양호한 컨포멀리티를 갖는 플라즈마 도핑을 행할 수 있다. 또, 이후의 세정 공정에서도, 도핑에 의해 주입한 도펀트가 거의 이탈하지는 않는다.
또, 제어부는, 제2 압력을 100 mTorr 이상 250 mTorr 이하로 하도록 압력 조정 기구를 제어하도록 구성해도 좋다.
또, 제어부는, 제1 압력을 5 mTorr 이상 100 mTorr 미만으로 하도록 압력 조정 기구를 제어하도록 구성해도 좋다.
또, 제어부는, 제2 바이어스 전력을 450 W 이상 750 W 미만으로 하도록 바이어스 전력 공급 기구를 제어하도록 구성해도 좋다.
또, 제어부는, 제1 바이어스 전력을 750 W 이상 1100 W 이하로 하도록 바이어스 전력 공급 기구를 제어하도록 구성해도 좋다.
또, 플라즈마 발생 기구는, 플라즈마 여기용의 마이크로파를 발생시키는 마이크로파 발생기와, 마이크로파 발생기에 의해 발생시킨 마이크로파를 처리 용기 내에 투과시키는 유전체창과, 복수의 슬롯 구멍이 형성되어 있고, 마이크로파를 유전체창에 방사하는 슬롯 안테나판을 포함하도록 구성해도 좋다.
또, 플라즈마 발생 기구에 의해 발생시키는 플라즈마는, 레이디얼 라인 슬롯 안테나(Radial Line Slot Antenna)에 의해 생성되도록 구성해도 좋다.
본 발명의 다른 국면에서는, 플라즈마 도핑 방법은, 피처리 기판에 도펀트를 주입하여 도핑을 행하는 플라즈마 도핑 방법이다. 플라즈마 도핑 방법은, 처리 용기 내에 배치된 유지대 상에 피처리 기판을 유지하고, 처리 용기 내의 압력을 제1 압력이 되도록 제어하고, 유지대에 공급하는 바이어스 전력을 제1 바이어스 전력이 되도록 제어하고, 마이크로파를 이용하여 처리 용기 내에 플라즈마를 발생시켜, 피처리 기판에 플라즈마 처리를 행하는 제1 플라즈마 처리 공정과, 제1 플라즈마 처리 공정 후에, 처리 용기 내의 압력을 제1 압력보다 높은 제2 압력이 되도록 제어하고, 유지대에 공급하는 바이어스 전력을 제1 바이어스 전력보다 낮은 제2 바이어스 전력이 되도록 제어하고, 피처리 기판에 플라즈마 처리를 행하는 제2 플라즈마 처리 공정을 포함한다.
또, 제2 플라즈마 처리 공정은, 제2 압력을 100 mTorr 이상 250 mTorr 이하로 하도록 제어하여 플라즈마 처리를 행하도록 구성해도 좋다.
또, 제1 플라즈마 처리 공정은, 제1 압력을 5 mTorr 이상 100 mTorr 미만으로 하도록 제어하여 플라즈마 처리를 행하도록 구성해도 좋다.
또, 제2 플라즈마 처리 공정은, 제2 바이어스 전력을 450 W 이상 750 W 미만으로 하도록 제어하여 플라즈마 처리를 행하도록 구성해도 좋다.
또, 제1 플라즈마 처리 공정은, 제1 바이어스 전력을 750 W 이상 1100 W 이하로 하도록 제어하여 플라즈마 처리를 행하도록 구성해도 좋다.
또, 마이크로파를 이용하여 발생시키는 플라즈마는, 레이디얼 라인 슬롯 안테나에 의해 생성되도록 구성해도 좋다.
본 발명의 또 다른 국면에서는, 반도체 소자의 제조 방법은, 피처리 기판에 도펀트를 주입하여 제조되는 반도체 소자의 제조 방법이다. 반도체 소자의 제조 방법은, 처리 용기 내에 배치된 유지대 상에 피처리 기판을 유지하고, 처리 용기 내의 압력을 제1 압력이 되도록 제어하고, 유지대에 공급하는 바이어스 전력을 제1 바이어스 전력이 되도록 제어하고, 마이크로파를 이용하여 처리 용기 내에 플라즈마를 발생시켜, 피처리 기판에 플라즈마 처리를 행하는 제1 플라즈마 처리 공정과, 제1 플라즈마 처리 공정 후에, 처리 용기 내의 압력을 제1 압력보다 높은 제2 압력이 되도록 제어하고, 유지대에 공급하는 바이어스 전력을 제1 바이어스 전력보다 낮은 제2 바이어스 전력이 되도록 제어하고, 피처리 기판에 플라즈마 처리를 행하는 제2 플라즈마 처리 공정을 포함하다.
또, 제2 플라즈마 처리 공정은, 제2 압력을 100 mTorr 이상 250 mTorr 이하로 하도록 제어하여 플라즈마 처리를 행하도록 구성해도 좋다.
또, 제1 플라즈마 처리 공정은, 제1 압력을 5 mTorr 이상 100 mTorr 미만으로 하도록 제어하여 플라즈마 처리를 행하도록 구성해도 좋다.
또, 제2 플라즈마 처리 공정은, 제2 바이어스 전력을 450 W 이상 750 W 미만으로 하도록 제어하여 플라즈마 처리를 행하도록 구성해도 좋다.
또, 제1 플라즈마 처리 공정은, 제1 바이어스 전력을 750 W 이상 1100 W 이하로 하도록 제어하여 플라즈마 처리를 행하도록 구성해도 좋다.
또, 마이크로파를 이용하여 발생시키는 플라즈마는, 레이디얼 라인 슬롯 안테나에 의해 생성되도록 구성해도 좋다.
이러한 구성에 의하면, 도핑을 행하기 전의 형상에 대하여, 도핑을 행한 후의 형상이 크게 변화하지는 않고, 또한, 양호한 컨포멀리티를 갖는 플라즈마 도핑을 행할 수 있다. 또, 이후의 세정 공정에서도, 도핑에 의해 주입한 도펀트가 거의 이탈하지는 않는다.
도 1은 본 발명의 일실시형태에 따른 플라즈마 도핑 방법 및 플라즈마 도핑 장치에 의해 제조되는 반도체 소자인 FinFET형 반도체 소자의 일부를 나타내는 개략 사시도이다.
도 2는 본 발명의 일실시형태에 따른 플라즈마 도핑 장치의 주요부를 나타내는 개략 단면도이다.
도 3은 도 2에 나타내는 플라즈마 도핑 장치에 포함되는 슬롯 안테나판을, 도 2 중의 화살표 III의 방향에서 본 개략도이다.
도 4는 본 발명의 일실시형태에 따른 플라즈마 도핑 방법의 개략적인 공정을 나타내는 플로우차트이다.
도 5는 여러가지 방법으로 도핑을 행한 경우의 FinFET형 반도체 소자의 각 측정 위치에서의 도펀트의 농도를 나타내는 그래프이다.
도 6은 FinFET형 반도체 소자의 단면의 일부를 확대하여 나타내는 전자 현미경 사진이다.
도 7은 제1 플라즈마 처리 공정을 행하고 있는 경우의 FinFET형 반도체 소자의 단면의 일부를 개략적으로 나타내는 단면도이다.
도 8은 제2 플라즈마 처리 공정을 행하고 있는 경우의 FinFET형 반도체 소자의 단면의 일부를 개략적으로 나타내는 단면도이다.
도 9는 본 발명의 일실시형태에 따른 플라즈마 도핑 방법 및 플라즈마 도핑 장치에 의한 도핑을 행한 FinFET형 반도체 소자의 단면의 일부를 확대하여 나타내는 전자 현미경 사진이다. 좌측 도면은, 도핑을 행하기 전의 경우를 나타내고, 우측 도면은, 도핑을 행한 후의 경우를 나타낸다.
도 10은 도 9의 우측 도면에서의 핀의 모서리부를 포함한 정점부 및 측부의 일부의 확대도이다.
도 11은 종래의 이온 주입 장치를 이용하여 도핑을 행한 경우의 FinFET형 반도체 소자의 단면의 일부를 확대하여 나타내는 전자 현미경 사진이다. 좌측 도면은, 도핑을 행하기 전의 경우를 나타내고, 우측 도면은, 도핑을 행한 후의 경우를 나타낸다.
도 12는 도 11의 우측 도면에서의 핀의 모서리부를 포함한 정점부 및 측부의 확대도이다.
도 13은 본 발명의 일실시형태에 따른 플라즈마 도핑 방법 및 플라즈마 도핑 장치에 의해 도핑을 행한 피처리 기판에 대하여 DHF(희불산)에 의한 세정 처리를 행하는 전후의 FinFET형 반도체 소자의 각 측정 위치에서의 도펀트의 농도를 나타내는 그래프이다.
이하, 본 발명의 실시형태를, 도면을 참조하여 설명한다. 우선, 본 발명의 일실시형태에 따른 플라즈마 도핑 방법 및 플라즈마 도핑 장치에 의해 제조되는 반도체 소자의 구성에 관해서 간단히 설명한다.
도 1은, 본 발명의 일실시형태에 따른 플라즈마 도핑 방법 및 플라즈마 도핑 장치에 의해 제조되는 반도체 소자인 FinFET형 반도체 소자의 일부를 나타내는 개략 사시도이다. 도 1을 참조하여, 본 발명의 일실시형태에 따른 플라즈마 도핑 방법 및 플라즈마 도핑 장치에 의해 제조되는 FinFET형 반도체 소자(11)에는, 실리콘 기판(12)의 주표면(13)으로부터 상방향으로 정해진 길이로 돌출된 핀(14)이 형성되어 있다. 핀(14)이 연장되는 방향은, 도 1 중의 화살표 I로 나타내는 방향이다. 핀(14)의 부분은, FinFET형 반도체 소자(11)의 가로 방향인 화살표 I의 방향에서 보면, 대략 직사각형이다. 핀(14)의 일부를 덮도록 하여, 핀(14)이 연장되는 방향과 직교하는 방향으로 연장되는 게이트(15)가 형성되어 있다. 핀(14) 중, 형성된 게이트(15)의 전방측에 소스(16)가 형성되게 되고, 후방측에 드레인(17)이 형성되게 된다. 이러한 핀(14)의 형상, 즉, 실리콘 기판(12)의 주표면(13)으로부터 상방향으로 돌출된 부분의 표면에 대하여, 마이크로파를 이용하여 발생시킨 플라즈마에 의한 도핑이 행해진다.
또한, 도 1에서 도시는 하지 않지만, 반도체 소자의 제조 공정에 따라서는, 플라즈마 도핑이 행해지기 전의 단계에서, 포토레지스트층이 형성되는 경우도 있다. 포토레지스트층은, 소정의 간격을 두고 핀(14)의 측방측, 예컨대, 도 1 중의 지면 좌우 방향에 위치하는 부분에 형성된다. 포토레지스트층은, 핀(14)과 동일한 방향으로 연장되어, 실리콘 기판(12)의 주표면(13)으로부터 상방향으로 정해진 길이로 돌출되도록 하여 형성된다.
도 2는, 본 발명의 일실시형태에 따른 플라즈마 도핑 장치의 주요부를 나타내는 개략 단면도이다. 또, 도 3은, 도 2에 나타내는 플라즈마 도핑 장치에 포함되는 슬롯 안테나판을 하방측, 즉, 도 2 중의 화살표 III의 방향에서 본 도면이다. 또한, 도 2에서, 이해를 용이하게 하는 관점에서, 부재의 일부의 해칭을 생략하고 있다. 또, 이 실시형태에서는, 도 2에서의 지면 상하 방향을, 플라즈마 도핑 장치에서의 상하 방향으로 하고 있다.
도 2 및 도 3을 참조하여, 플라즈마 도핑 장치(31)는, 그 내부에서 피처리 기판(W)에 플라즈마 도핑을 행하는 처리 용기(32)와, 처리 용기(32) 내에 플라즈마 여기용의 가스나, 도핑 가스를 공급하는 가스 공급부(33)와, 그 위에서 피처리 기판(W)을 유지하는 원판형의 유지대(34)와, 마이크로파를 이용하여 처리 용기(32) 내에 플라즈마를 발생시키는 플라즈마 발생 기구(39)와, 처리 용기(32) 내의 압력을 조정하는 압력 조정 기구와, 유지대(34)에 교류의 바이어스 전력을 공급하는 바이어스 전력 공급 기구와, 플라즈마 도핑 장치(31) 전체의 동작을 제어하는 제어부(28)를 구비한다. 제어부(28)는, 가스 공급부(33)에서의 가스 유량, 처리 용기(32) 내의 압력, 유지대(34)에 공급되는 바이어스 전력 등, 플라즈마 도핑 장치(31) 전체의 제어를 행한다.
처리 용기(32)는, 유지대(34)의 하방측에 위치하는 바닥부(41)와, 바닥부(41)의 외측 둘레로부터 상방향으로 연장되는 측벽(42)을 포함한다. 측벽(42)은 대략 원통형이다. 처리 용기(32)의 바닥부(41)에는, 그 일부를 관통하도록 배기용의 배기 구멍(43)이 형성되어 있다. 처리 용기(32)의 상부측은 개구되어 있고, 처리 용기(32)의 상부측에 배치되는 덮개부(44), 후술하는 유전체창(36), 및 유전체창(36)과 덮개부(44) 사이에 개재하는 시일 부재로서의 O링(45)에 의해, 처리 용기(32)는 밀봉 가능하게 구성되어 있다.
가스 공급부(33)는, 피처리 기판(W)의 중앙을 향하여 가스를 내뿜는 제1 가스 공급부(46)와, 피처리 기판(W)의 외측으로부터 가스를 내뿜는 제2 가스 공급부(47)를 포함한다. 제1 가스 공급부(46)에서 가스를 공급하는 가스 공급 구멍(30)은, 유전체창(36)의 직경 방향 중앙이자, 유지대(34)와 대향하는 대향면이 되는 유전체창(36)의 하면(48)보다 유전체창(36)의 내방측으로 후퇴한 위치에 형성되어 있다. 제1 가스 공급부(46)는, 제1 가스 공급부(46)에 접속된 가스 공급계(49)에 의해 유량 등을 조정하면서 플라즈마 여기용의 불활성 가스나 도핑 가스를 공급한다. 제2 가스 공급부(47)는, 측벽(42)의 상부측의 일부에서, 처리 용기(32) 내에 플라즈마 여기용의 불활성 가스나 도핑 가스를 공급하는 복수의 가스 공급 구멍(50)을 마련함으로써 형성되어 있다. 복수의 가스 공급 구멍(50)은, 둘레 방향으로 등간격으로 형성되어 있다. 제1 가스 공급부(46) 및 제2 가스 공급부(47)에는, 동일한 가스 공급원으로부터 동일한 종류의 플라즈마 여기용의 불활성 가스나 도핑 가스가 공급된다. 또한, 요구나 제어 내용 등에 따라서, 제1 가스 공급부(46) 및 제2 가스 공급부(47)로부터 다른 가스를 공급할 수도 있고, 이들의 유량비 등을 조정할 수도 있다.
유지대(34)에는, RF(radio frequency) 바이어스용의 고주파 전원(58)이 매칭 유닛(59)을 통해 유지대(34) 내의 전극에 전기적으로 접속되어 있다. 이 고주파 전원(58)은, 예컨대, 13.56 MHz의 고주파를 소정의 전력(바이어스 파워)으로 출력 가능하다. 매칭 유닛(59)은, 고주파 전원(58)측의 임피던스와, 주로 전극, 플라즈마, 처리 용기(32)와 같은 부하측의 임피던스 사이에서 정합을 취하기 위한 정합기를 수용하고 있고, 이 정합기 내에 자기(自己) 바이어스 생성용의 블로킹 콘덴서가 포함되어 있다. 또한, 플라즈마 도핑시에 있어서, 이 유지대(34)로의 바이어스 전압의 공급은, 필요에 따라서 적절하게 변경된다. 제어부(28)는, 바이어스 전력 공급 기구로서, 유지대(34)에 공급되는 교류의 바이어스 전력을 제어한다.
유지대(34)는, 정전척(도시하지 않음)에 의해 그 위에 피처리 기판(W)을 유지할 수 있다. 또, 유지대(34)는, 가열을 위한 히터(도시하지 않음) 등을 구비하고, 유지대(34)의 내부에 설치된 온도 조정 기구(29)에 의해 원하는 온도로 설정 가능하다. 유지대(34)는, 바닥부(41)의 하방측으로부터 수직 상방으로 연장되는 절연성의 통형상 지지부(51)에 지지되어 있다. 상기 배기 구멍(43)은, 통형상 지지부(51)의 외측 둘레를 따라서 처리 용기(32)의 바닥부(41)의 일부를 관통하도록 형성되어 있다. 고리형의 배기 구멍(43)의 하방측에는 배기관(도시하지 않음)을 통해 배기 장치(도시하지 않음)가 접속되어 있다. 배기 장치는, 터보 분자 펌프 등의 진공 펌프를 갖고 있다. 배기 장치에 의해, 처리 용기(32) 내를 소정의 압력까지 감압할 수 있다. 제어부(28)는, 압력 조정 기구로서, 배기 장치에 의한 배기의 제어 등에 의해, 처리 용기(32) 내의 압력을 조정한다.
플라즈마 발생 기구(39)는 처리 용기(32) 밖에 설치되어 있고, 플라즈마 여기용의 마이크로파를 발생시키는 마이크로파 발생기(35)를 포함한다. 또, 플라즈마 발생 기구(39)는, 유지대(34)와 대향하는 위치에 배치되고, 마이크로파 발생기(35)에 의해 발생시킨 마이크로파를 처리 용기(32) 내에 도입하는 유전체창(36)을 포함한다. 또, 플라즈마 발생 기구(39)는, 복수의 슬롯 구멍(40)이 형성되어 있고, 유전체창(36)의 상방측에 배치되고, 마이크로파를 유전체창(36)에 방사하는 슬롯 안테나판(37)을 포함한다. 또, 플라즈마 발생 기구(39)는, 슬롯 안테나판(37)의 상방측에 배치되어, 후술하는 동축 도파관(56)으로부터 도입된 마이크로파를 직경 방향으로 전파하는 유전체 부재(38)를 포함한다.
매칭(53)을 갖는 마이크로파 발생기(35)는, 모드 변환기(54) 및 도파관(55)을 통해, 마이크로파를 도입하는 동축 도파관(56)의 상부에 접속되어 있다. 예컨대, 마이크로파 발생기(35)에서 발생시킨 TE 모드의 마이크로파는, 도파관(55)을 통과하고, 모드 변환기(54)에 의해 TEM 모드로 변환되어, 동축 도파관(56)을 전파한다. 마이크로파 발생기(35)에서 발생시키는 마이크로파의 주파수로는, 예컨대, 2.45 GHz가 선택된다.
유전체창(36)은, 대략 원판형이며, 유전체로 구성되어 있다. 유전체창(36)의 하면(48)의 일부에는, 도입된 마이크로파에 의한 정재파의 발생을 용이하게 하기 위한, 테이퍼형으로 움푹 패인 고리형의 오목부(57)가 설치되어 있다. 이 오목부(57)에 의해, 유전체창(36)의 하부측에 마이크로파에 의한 플라즈마를 효율적으로 생성할 수 있다. 또한, 유전체창(36)의 구체적인 재질로는, 석영이나 알루미나 등을 들 수 있다.
슬롯 안테나판(37)은, 박판형이며, 원판형이다. 복수의 슬롯 구멍(40)에 관해서는, 도 3에 나타낸 바와 같이, 각각 소정의 간격을 두고 직교하도록 2개의 슬롯 구멍(40)이 한쌍이 되도록 형성되어 있고, 한쌍을 이룬 슬롯 구멍(40)이 둘레 방향으로 소정의 간격을 두고 형성되어 있다. 또, 직경 방향에서도, 복수의 한쌍의 슬롯 구멍(40)이 소정의 간격을 두고 형성되어 있다.
마이크로파 발생기(35)에 의해 발생시킨 마이크로파는, 동축 도파관(56)을 통하여 전파된다. 마이크로파는, 내부에 냉매를 순환시키는 순환로(60)를 가지며 유전체 부재(38) 등의 온도 조정을 행하는 냉각 재킷(52)과, 슬롯 안테나판(37) 사이에 끼워진 영역에서, 직경 방향 외측을 향하여 방사형으로 퍼져, 슬롯 안테나판(37)에 형성된 복수의 슬롯 구멍(40)으로부터 유전체창(36)으로 방사된다. 유전체창(36)을 투과한 마이크로파는, 유전체창(36)의 바로 아래에 전계를 발생시키고, 처리 용기(32) 내에 플라즈마를 생성시킨다.
플라즈마 도핑 장치(31)에서 마이크로파 플라즈마를 발생시킨 경우, 유전체창(36)의 하면(48)의 바로 아래, 구체적으로는, 유전체창(36)의 하면(48)의 수 cm 정도 아래에 위치하는 영역에서는, 플라즈마의 전자 온도가 비교적 높은, 소위 플라즈마 생성 영역이 형성된다. 그리고, 그 연직 방향 하측에 위치하는 영역에는, 플라즈마 생성 영역에서 생성된 플라즈마가 확산되는, 소위 플라즈마 확산 영역이 형성된다. 이 플라즈마 확산 영역은, 플라즈마의 전자 온도가 비교적 낮은 영역이며, 이 영역에서 플라즈마 처리, 즉, 플라즈마 도핑을 행한다. 또한, 플라즈마 도핑 장치(31)에서 마이크로파 플라즈마를 발생시킨 경우, 상대적으로 플라즈마의 전자 밀도가 높아진다. 그렇게 하면, 플라즈마 도핑시에서의 피처리 기판(W)에 대한, 소위 플라즈마 손상을 주지 않고, 또한, 플라즈마의 전자 밀도가 높기 때문에, 효율적인 플라즈마 도핑, 구체적으로는 예컨대, 도핑 시간의 단축을 도모할 수 있다.
다음으로, 이러한 플라즈마 도핑 장치를 이용하여, 피처리 기판(W)에 대하여 플라즈마 도핑을 행하는 방법에 관해서 설명한다. 도 4는, 본 발명의 일실시형태에 따른 플라즈마 도핑 방법의 개략적인 공정을 나타내는 플로우차트이다.
도 4를 참조하여, 우선, 피처리 기판(W)을 처리 용기(32) 내에 반입(도 4의 (A))하여, 유지대(34) 상에 유지시킨다. 다음으로, 처리 용기(32) 내에 도핑 가스를 공급하여, 제1 플라즈마 처리를 행한다(도 4의 (B)). 이 경우, 제어부(28)에 의한 압력 조정 기구의 조정에 의해 처리 용기(32) 내의 압력을 제1 압력, 여기서는, 5 mTorr 이상 100 mTorr 미만의 압력으로 하고, 제어부(28)에 의한 바이어스 전력 공급 기구의 조정에 의해 공급되는 바이어스 전력을 제1 바이어스 전력, 여기서는, 750 W 이상 1100 W 이하로 한다.
소정의 시간이 경과하여, 제1 플라즈마 처리를 종료한 후, 계속해서 제2 플라즈마 처리를 행한다. 즉, 계속해서 처리 용기(32) 내에 도핑 가스를 공급하여, 제2 플라즈마 처리를 행한다(도 4의 (C)). 이 경우, 제어부(28)에 의한 압력 조정 기구의 조정에 의해 처리 용기(32) 내의 압력을 제1 압력보다 높은 제2 압력, 여기서는, 100 mTorr 이상 250 mTorr 이하의 압력으로 하고, 제어부(28)에 의한 바이어스 전력 공급 기구의 조정에 의해 공급되는 바이어스 전력을 제1 바이어스 전력보다 낮은 제2 바이어스 전력, 여기서는, 450 W 이상 750 W 미만으로 한다. 소정의 시간이 경과하여, 제2 플라즈마 처리 공정을 종료한 후, 피처리 기판(W)을 유지대(34)로부터 제거하여, 처리 용기(32) 밖으로 반출한다(도 4의 (D)).
이와 같이 하여, 피처리 기판(W)에 대하여, 플라즈마 도핑을 행한다. 즉, 본 발명의 일실시형태에 따른 플라즈마 도핑 장치(31)는, 피처리 기판(W)에 도펀트를 주입하여 도핑을 행하는 플라즈마 도핑 장치(31)로서, 그 내부에서 피처리 기판(W)에 도펀트를 주입시키는 처리 용기(32)와, 처리 용기(32) 내에 도핑 가스 및 플라즈마 여기용의 불활성 가스를 공급하는 가스 공급부(33)와, 처리 용기(32) 내에 배치되어, 그 위에서 피처리 기판(W)을 유지하는 유지대(34)와, 마이크로파를 이용하여 처리 용기(32) 내에 플라즈마를 발생시키는 플라즈마 발생 기구(39)와, 처리 용기(32) 내의 압력을 조정하는 압력 조정 기구와, 유지대(34)에 교류의 바이어스 전력을 공급하는 바이어스 전력 공급 기구와, 플라즈마 도핑 장치(31)를 제어하는 제어부(28)를 구비한다. 여기서, 제어부(28)는, 처리 용기(32) 내의 압력을 제1 압력이 되도록 압력 조정 기구를 제어하고, 유지대(34)에 공급하는 바이어스 전력을 제1 바이어스 전력이 되도록 바이어스 전력 공급 기구를 제어하고, 플라즈마 발생 기구(39)에 의해 발생시킨 플라즈마에 의해 피처리 기판(W)에 제1 플라즈마 처리를 행한다. 제1 플라즈마 처리 후에, 처리 용기(32) 내의 압력을 제1 압력보다 높은 제2 압력이 되도록 압력 조정 기구를 제어하고, 유지대(34)에 공급하는 바이어스 전력을 제1 바이어스 전력보다 낮은 제2 바이어스 전력이 되도록 바이어스 전력 공급 기구를 제어하고, 플라즈마 발생 기구(39)에 의해 발생시킨 플라즈마에 의해 피처리 기판(W)에 제2 플라즈마 처리를 행한다.
또, 본 발명의 일실시형태에 따른 플라즈마 도핑 방법은, 피처리 기판(W)에 도펀트를 주입하여 도핑을 행하는 플라즈마 도핑 방법으로서, 처리 용기(32) 내에 배치된 유지대(34) 상에 피처리 기판(W)을 유지하고, 처리 용기(32) 내의 압력을 제1 압력이 되도록 제어하고, 유지대(34)에 공급하는 바이어스 전력을 제1 바이어스 전력이 되도록 제어하고, 마이크로파를 이용하여 처리 용기(32) 내에 플라즈마를 발생시켜, 피처리 기판(W)에 플라즈마 처리를 행하는 제1 플라즈마 처리 공정과, 제1 플라즈마 처리 공정 후에, 처리 용기(32) 내의 압력을 제1 압력보다 높은 제2 압력이 되도록 제어하고, 유지대(34)에 공급하는 바이어스 전력을 제1 바이어스 전력보다 낮은 제2 바이어스 전력이 되도록 제어하고, 피처리 기판(W)에 플라즈마 처리를 행하는 제2 플라즈마 처리 공정을 포함한다.
또, 본 발명의 일실시형태에 따른 반도체 소자의 제조 방법은, 피처리 기판(W)에 도펀트를 주입하여 제조되는 반도체 소자의 제조 방법으로서, 처리 용기(32) 내에 배치된 유지대(34) 상에 피처리 기판(W)을 유지하고, 처리 용기(32) 내의 압력을 제1 압력이 되도록 제어하고, 유지대(34)에 공급하는 바이어스 전력을 제1 바이어스 전력이 되도록 제어하고, 마이크로파를 이용하여 처리 용기(32) 내에 플라즈마를 발생시켜, 피처리 기판(W)에 플라즈마 처리를 행하는 제1 플라즈마 처리 공정과, 제1 플라즈마 처리 공정 후에, 처리 용기(32) 내의 압력을 제1 압력보다 높은 제2 압력이 되도록 제어하고, 유지대(34)에 공급하는 바이어스 전력을 제1 바이어스 전력보다 낮은 제2 바이어스 전력이 되도록 제어하고, 피처리 기판(W)에 플라즈마 처리를 행하는 제2 플라즈마 처리 공정을 포함한다.
이러한 구성에 의하면, 도핑을 행하기 전의 형상에 대하여, 도핑을 행한 후의 형상이 크게 변화하지는 않고, 또한, 양호한 컨포멀리티를 갖는 플라즈마 도핑을 행할 수 있다. 또, 이후의 세정 공정에서도, 도핑에 의해 주입한 도펀트가 거의 이탈하지는 않는다.
이것에 관해 설명한다. 도 5는, 여러가지 방법으로 도핑을 행한 경우의 FinFET형 반도체 소자의 각 측정 위치에서의 도펀트의 농도를 나타내는 그래프이다. 도 6은, FinFET형 반도체 소자의 단면의 일부를 확대하여 나타내는 전자 현미경 사진이다. 도 5에 나타내는 각 측정 위치에 관해서는, 도 6 중에 나타내고 있다. 도 5 중의 꺾은선 그래프에서, 횡축은 도 6에 나타낸 측정 위치를 나타내고, 종축은 도펀트의 농도(at(atomic : 원자)%)를 나타낸다. 각 측정 위치에 관해서는, 가장 가까운 표면으로부터의 깊이를 거의 동일한 것으로 하고 있다. 도 5에 나타내는 도펀트의 농도에 관해서는, As(비소)를 실리콘 기판에 주입한 경우를 나타내고 있다.
여기서, 측정한 도펀트의 농도에 관해 간단히 설명한다. 도핑한 As의 도펀트의 농도에 관해서는, SEM(Scanning Electron Microscope)-EDX(Energy Dispersive X-ray Spectroscopy)에 의한 정량 분석을 행했다. 이것은, 전자선 조사에 의해 발생하는 특성 X선을 검출하여, 에너지로 분광함으로써 원소 분석이나 조성 분석을 행하는 방법이다. 측정기로는, BRUKER사의 XFLASH 실리콘 드리프트 검출기 QUANTAX를 이용했다. 측정 조건에 관해서는, 가속 전압을 8 kV, 배율을 500 k, 조사 시간을 10초로 했다. 그리고, 도 6에 나타내는 FinFET 구조의 각 샘플에 대하여, 도 6 중의 각 측정 위치에서의 영역 내의 측정점에 관해, 점분석에 의한 정량 분석을 행했다. 정량 분석에 관해서는, 실리콘(Si), 산소(O), 비소(As) 등의 각 원소에 관해 우선 중량%를 구하고, 각 원소의 원자량을 기초로 도펀트의 농도(at(atomic : 원자)%)를 산출했다.
또한, 도 5 중의 검은 삼각형 및 실선(61a)은, 종래의 이온 주입 장치로 도핑을 행한 경우를 나타낸다. 도 5 중의 검은 사각형 및 실선(61b)은, 플라즈마 처리중에 있어서 처음부터 마지막까지 압력 및 바이어스 전력을 변경하지 않고 도핑을 행한 경우를 나타낸다. 도 5 중의 검은 마름모꼴 및 실선(61c)은, 본 발명의 일실시형태에 따른 플라즈마 도핑 방법 및 플라즈마 도핑 장치로 도핑을 행한 경우를 나타낸다.
여기서, 도 5 중의 검은 마름모꼴 및 실선(61c)으로 나타내는 도핑을 행한 경우의 조건에 관해 설명하면, 제1 플라즈마 처리 공정에서는, 도핑 가스로서 AsH3 가스를 이용하고, 희석 가스로서 He 가스를 이용했다. 이 경우의 가스 유량비로는, AsH3/He=28 sccm/972 sccm으로 했다. 제1 압력으로서 50 mTorr를 채용하고, 제1 바이어스 전력으로서 750 W를 채용했다. 또한, 제1 플라즈마 처리의 처리 시간에 관해서는 40초로 했다. 또, 제2 플라즈마 처리 공정에서, 도핑 가스, 희석 가스로서 각각 제1 플라즈마 처리 공정과 마찬가지로, AsH3 가스, He 가스를 이용했다. 이 경우의 가스 유량비로는, AsH3/He=98 sccm/902 sccm으로 했다. 제2 압력으로서 150 mTorr를 채용하고, 제2 바이어스 전력으로서 450 W를 채용했다. 또한, 제2 플라즈마 처리의 처리 시간에 관해서는 80초로 했다. 모든 플라즈마 처리에서, 마이크로파 전력은 3 kW로 했다. 또, 피처리 기판(W)으로서 직경이 300 mm인 실리콘 기판을 이용했다. 또한, 도 5 중의 검은 사각형 및 실선(61b)으로 나타내는 도핑을 행한 경우의 조건에 관해서는, 제2 플라즈마 처리 공정에서의 조건만을 이용한 것이다. 또, 도 5 중의 검은 삼각형 및 실선(61a)으로 나타내는 도핑을 행한 경우의 조건에 관해서는, 도우즈량이 2×10E15(atoms/㎠)이고, 3.5 keV의 이온빔을 45°의 각도로 조사한 것이다.
또한, 도 6에서의 영역(62a)(T1)이, 핀(64)의 정점부(63a)의 측정 위치를 나타낸다. 도 6에서의 영역(62b)(S1)이, 측부(63b) 중, 핀(64)의 높이 방향에서의 정점부(63a)에 가까운 쪽의 측정 위치를 나타낸다. 도 6에서의 영역(62c)(S2)이, 측부(63b) 중, 핀(64)의 높이 방향에서의 정점부(63a)와 바닥부(63c)의 중간 영역의 측정 위치를 나타낸다. 도 6에서의 영역(62d)(S3)이, 측부(63b) 중, 핀(64)의 높이 방향에서의 바닥부(63c)에 가까운 쪽의 측정 위치를 나타낸다. 도 6에서의 영역(62e)(B1)이, 바닥부(63c)의 측정 위치를 나타낸다. 영역(62b)은, 바닥부(63c)로부터 핀(64)의 높이 방향으로 150 nm의 위치이다. 영역(62c)은, 바닥부(63c)로부터 핀(64)의 높이 방향으로 100 nm의 위치이다. 영역(62d)은, 바닥부(63c)로부터 핀(64)의 높이 방향으로 50 nm의 위치이다. 또한, 각 측정 위치에 관해서는, 가장 가까운 표면으로부터 수 nm 내측으로 들어간 개소이다. 또, 정점부(63a)의 영역(62a) 및 바닥부(63c)의 영역(62e)에 관해서는, 핀(64)의 폭방향에 있어서, 모두 정점부(63a) 및 바닥부(63c)의 거의 중앙의 위치를 나타낸다. 또한, 도 6 중의 길이 L1로 나타내는 핀(64)의 높이는 약 200 nm이고, 도 6 중의 길이 L2로 나타내는 핀(64)의 폭은 약 90 nm이다.
여기서, 이러한 핀(64)을 포함하는 FinFET형 반도체 소자에서, 핀(64)의 정점부(63a) 및 측부(63b)가 이후에 드레인 또는 소스를 형성하는 영역이 되기 때문에, 이상적인 도핑으로는, 정점부(63a) 및 측부(63b) 중 어느 위치에서도, 도펀트의 농도가 가능한 한 균일한 것이다. 또한, 바닥부(63c)에 관해서는, 핀(64)의 정점부(63a) 및 측부(63b)와 상이하고, 이후에 드레인 또는 소스를 형성하는 영역은 되지 않는다. 따라서, 정점부(63a) 및 측부(63b)의 균일성과 비교한 경우, 도펀트의 농도가 높거나 낮아도, 그다지 영향을 주지 않는다. 즉, 이러한 핀(64)을 포함하는 FinFET형 반도체 소자에서의 컨포멀리티에 관해, 핀(64)의 정점부(63a) 및 측부(63b)의 도펀트의 농도의 균일성이 중요하다.
도 5 및 도 6을 참조하여, 종래의 이온 주입 장치에서 도핑을 행한 경우에 관해서는, 정점부(63a)의 영역(62a)에서 가장 도펀트의 농도가 높다. 그리고, 측부(63b)에 관해, 정점부(63a)에 가까운 쪽의 영역(62b) 및 중간 위치의 영역(62c)에 관해서는, 영역(62a)보다 낮은 도펀트의 농도이며, 바닥부(63c)에 가까운 쪽의 영역(62d) 및 바닥부(63c)의 영역(62e)에서는, 도펀트의 농도는 0(제로)에 가깝다. 즉, 바닥부(63c)에 가까운 쪽의 영역(62d) 및 바닥부(63c)의 영역(62e)에서는, 거의 도핑되지 않은 것을 파악할 수 있다. 이러한 도핑은, 컨포멀리티의 관점에서 불충분하다.
또한, 이온 주입 장치에서의 이러한 현상에 관해서는, 이하의 것을 생각할 수 있다. 어느 정도의 각도를 갖고 도펀트 피대상물에 도펀트가 조사되는 이온 주입에서는, 핀(64)의 어느 정도의 높이가 있기 때문에, 측부(63b) 중의 핀(64)의 높이 방향에서의 바닥부(63c)에 가까운 영역(62d)이나 바닥부(63c)의 영역(62e)에 관해서는, 조사한 이온이 닿지 않는다. 그 결과로서, 도펀트의 농도가 0에 가까워진다고 생각된다. 이러한 경향은, 도핑이 행해지기 전의 단계에서 포토레지스트층이 형성되는 경우, 보다 현저해진다.
또, 마이크로파 플라즈마를 이용하여 1회의 플라즈마 처리로 도핑을 행한 경우에 관해서는, 측부(63b) 중, 정점부(63a)에 가까운 쪽의 영역(62b), 중간 위치의 영역(62c), 및 바닥부(63c)에 가까운 쪽의 영역(62d)에 관해서는, 도펀트의 농도가 크게 상이하지는 않다. 그러나, 정점부(63a)의 영역(62a)에 관해서는, 측부(63b)의 영역(62b, 62c, 62d)과 비교하여 도펀트의 농도가 높아졌다. 즉, 측부(63b)보다 정점부(63a) 쪽이 많이 도핑되어 있는 것을 파악할 수 있다. 이러한 도핑도, 컨포멀리티의 관점에서 바람직하지 않다.
이들에 비하여, 본 발명의 일실시형태에 따른 플라즈마 도핑 방법 및 플라즈마 도핑 장치로 도핑을 행한 경우에는, 바닥부(63c)의 영역(62e)의 도펀트의 농도는 비교적 높지만, 정점부(63a)의 영역(62a), 및 측부(63b)의 영역(62b, 62c, 62d)에 관해, 거의 같은 도펀트의 농도가 된다. 이러한 도핑은, 양호한 컨포멀리티를 갖는 것이다.
또한, 도 5에서의 각각의 도펀트의 농도의 구체적인 값으로는, 도 5 중의 검은 삼각형 및 실선(61a)으로 나타내는 종래의 이온 주입 장치에서 도핑을 행한 경우에 관해, T1=0.63, S1=0.27, S2=0.26, S3=0.02, B1=0.03이다. 또, 도 5 중의 검은 사각형 및 실선(61b)으로 나타내는 마이크로파 플라즈마를 이용하여 1회의 플라즈마 처리로 도핑을 행한 경우에 관해, T1=1.27, S1=0.30, S2=0.14, S3=0.19, B1=0.59이다. 또, 도 5 중의 검은 마름모꼴 및 실선(61c)으로 나타내는 마이크로파 플라즈마를 이용하여 2회의 플라즈마 처리로 도핑을 행한 경우에 관해, T1=0.44, S1=0.29, S2=0.32, S3=0.37, B1=1.04이다. 모두 단위는 상기한 at%이다.
이러한 결과에 관해 이하에 고찰한다. 도 7 및 도 8은, FinFET형 반도체 소자의 단면의 일부를 개략적으로 나타내는 단면도이다. 도 7 및 도 8에 나타내는 단면은, 피처리 기판(W)의 판두께 방향으로 연장되는 평면으로 절단한 단면이고, 도 1 중의 화살표 I의 방향에서 본 도면, 및 상기 도 6에 나타내는 전자 현미경 사진으로 촬영한 부분에 해당한다. 또, 핀이 돌출하는 방향은, 도 1, 도 7 및 도 8에서 화살표 VII로 표시된다. 도 7은, 제1 플라즈마 처리 공정을 행하고 있는 경우를 나타낸다. 도 8은, 제2 플라즈마 처리 공정을 행하고 있는 경우를 나타낸다.
도 7 및 도 8을 참조하여, 우선, 제1 플라즈마 처리 공정에서는, 제1 바이어스 전력이 유지대에 공급된다. 이 경우, 상대적으로 높은 750 W 이상 1100 W 이하의 바이어스 전력이 공급된다. 또, 처리 용기 내의 압력은 제1 압력으로 설정된다. 이 경우, 상대적으로 낮은 5 mTorr 이상 100 mTorr 미만의 압력으로 설정된다. 그렇게 하면, 처리 용기 내에 공급된 도펀트가, 도 7 중의 화살표 A1로 나타낸 바와 같이, 피처리 기판(W)에 수직인 방향으로 지향하는 경향이 강해진다. 이러한 상태로 플라즈마 처리를 행하면, 상측에 노출되어 있는 정점부(63a)에서, 지향성이 높은 도펀트에 의해, 측부(63b)와 비교하여 보다 많은 도핑이 이루어지고, 얇은 프리아몰퍼스층이 형성된다. 프리아몰퍼스층이란, 아몰퍼스 상태, 즉 비정질 상태에는 이르지 않았지만 아몰퍼스에 가까운 상태로 되어 있는 층을 말한다. 이 경우, 화살표 A1로 나타낸 바와 같이, 위로부터 아래로 향한 도펀트의 지향성이 높아졌기 때문에, 측부(63b)에는 프리아몰퍼스층은 그다지 형성되지 않는다. 이와 같이 하여, 정점부(63a)에 보다 많은 프리아몰퍼스층이 형성된다. 또한, 이 경우, 상측에 노출되어 있는 바닥부(63c)에 관해서도, 프리아몰퍼스층이 많이 형성되어 있다고 생각된다.
그 후, 제2 플라즈마 처리 공정을 행한다. 여기서, 제1 바이어스 전력보다 낮은 제2 바이어스 전력이 유지대에 공급된다. 이 경우, 상대적으로 낮은 450 W 이상 750 W 미만의 바이어스 전력이 공급된다. 또, 처리 용기 내의 압력은, 제1 압력보다 높은 제2 압력으로 설정된다. 이 경우, 처리 용기 내의 압력을 상대적으로 높은 100 mTorr 이상 250 mTorr 이하의 압력으로 설정한다. 그렇게 하면, 상기 지향성이 낮아진다. 즉, 등방성이 높은 도핑이 행해진다. 그 결과, 측부(63b)에 관해서는, 그 표면으로부터 적당한 깊이까지 도핑이 행해진다. 이 경우, 지향성이 낮아지고, 등방성이 높아졌기 때문에, 측부(63b) 중, 정점부(63a)에 가까운 쪽도 바닥부(63c)에 가까운 쪽도, 동일하게 도핑되게 된다. 즉, 도핑의 깊이 및 도펀트의 농도에 관해서는, 정점부(63a)에 가까운 쪽도 바닥부(63c)에 가까운 쪽도, 거의 변하지 않는 것이 된다.
또한, 정점부(63a)에 관해서는, 제1 플라즈마 처리 공정에서, 비교적 많은 도핑이 이루어지고 있다. 즉, 측부(63b)에 비교해서, 보다 깊게 도핑이 이루어지게 된다.
여기서, 정점부(63a)에 관해서는, 프리아몰퍼스층이 형성되어 있기 때문에, 이 프리아몰퍼스층이 형성된 부분이, 제2 플라즈마 처리 공정에서 약간 깎이게 된다. 이 경우, 정점부(63a)에서 비교적 균등하게 깍인다. 또한, 깎이기 전의 핀(64)의 외형 형상에 관해서는, 도 8 중의 점선으로 나타내고 있다. 그리고, 제1 플라즈마 처리 공정에 의해 깊이 도핑된 정점부(63a)에서, 프리아몰퍼스층이 적당하게 제거되고, 그 결과 새로운 표면이 노출된 정점부(63a)가 된다. 이들에 의해, 측부(63b)에서의 도핑의 깊이 및 도펀트의 농도와, 정점부(63a)에서의 도핑의 깊이 및 도펀트의 농도가 각각 거의 같아진다. 이러한 기구로 양호한 컨포멀리티를 확립할 수 있다고 생각된다.
또한, 바닥부(63c)에 관해서는, 디포지션(반응 부생성물의 퇴적 등)도 맞물려, 도펀트의 농도가 정점부(63a) 및 측부(63b)보다 약간 높아지게 된다. 그러나, 상기와 같이 반도체 소자로서 제조되는 데에 있어서 큰 문제는 없다.
또, 정점부(63a)와 측부(63b)에 의해 형성되는 모서리부(65)에 관해, 프리아몰퍼스층의 깎임에 기인하여 약간의 라운딩을 띠게 된다. 그러나, 이 형상의 변화에 관해서도, 모서리부(65)의 깎임이 수 nm 정도이며, 측부(63b)는 거의 깎이지 않아, 거의 실사용상 문제가 없는 레벨이다. 즉, 도핑을 행하기 전의 형상에 비하여, 도핑을 행한 후의 형상이 크게 변화하지 않는다.
이와 같이 하여, 본 발명의 일실시형태에 따른 플라즈마 도핑 장치 및 플라즈마 도핑 방법을 이용한 플라즈마 도핑이 행해지고 있다고 생각된다.
도 9 및 도 10은, FinFET형 반도체 소자의 단면의 일부를 확대하여 나타내는 전자 현미경 사진이다. 도 9의 좌측 도면은, 본 발명의 일실시형태에 따른 플라즈마 도핑 방법 및 플라즈마 도핑 장치에 의한 도핑을 행하기 전의 경우를 나타낸다. 도 9의 우측 도면 및 도 10은, 본 발명의 일실시형태에 따른 플라즈마 도핑 방법 및 플라즈마 도핑 장치에 의해 도핑을 행한 후의 경우를 나타낸다. 도 10은, 도 9의 우측 도면에서의 핀(66)의 모서리부(67)를 포함한 정점부(68a) 및 측부(68b)의 일부의 확대도이다. 또한, 도 9의 좌측 도면과 우측 도면에 관해서는, 도핑을 행하기 전의 핀(66)의 정점부(68a)를 기준으로 한 선(69a), 및 바닥부(68c)를 기준으로 한 선(69b)으로 이어져 있다. 또, 도 10에서, 도핑전의 모서리부(67)의 외형 형상에 관해 점선으로 나타내고 있다. 도 9 및 도 10을 참조하여, 도핑을 행하기 전에 비해 도핑을 행한 후에 관해서는, 정점부(68a)의 위치가 약간 낮게 되어 있지만, 수 nm 정도이며, 특별히 문제가 없는 레벨이다. 즉, 도핑을 행하기 전의 형상에 비하여, 도핑을 행한 후의 형상이 크게 변화하지 않는다. 또, 모서리부(67)에 관해서는, 원래의 형상과 비교하여 도 10 중의 길이 L3으로 나타내는 4 nm 정도의 라운딩을 띤 깎임이 생겼지만, 이것도 특별히 문제가 없는 레벨이다.
또한, 종래의 이온 주입 장치를 이용하여 도핑을 행한 경우에 관해서 설명한다. 도 11 및 도 12는, FinFET형 반도체 소자의 단면의 일부를 확대하여 나타내는 전자 현미경 사진이다. 도 11의 좌측 도면은, 도핑을 행하기 전의 경우를 나타낸다. 도 11의 우측 도면 및 도 12는, 도핑을 행한 후의 경우를 나타낸다. 도 12는, 도 11의 우측 도면에서의 핀(71)의 모서리부(72)를 포함한 정점부(73a) 및 측부(73b)의 확대도이다. 또한, 도 11의 좌측 도면과 우측 도면에 관해서는, 도핑을 행하기 전의 핀(71)의 정점부(73a)를 기준으로 한 선(74a), 및 바닥부(73c)를 기준으로 한 선(74b)으로 이어져 있다. 또, 도 12에서, 도핑전의 측부(73b)의 외형 형상에 관해 점선으로 나타내고 있다. 도 11 및 도 12를 참조하여, 도핑을 행하기 전에 비해 도핑을 행한 후에 관해서는, 특별히 정점부(73a)의 높이에 변화는 보이지 않지만, 측부(73b), 구체적으로는, 측부(73b) 중의 정점부(73a)에 가까운 상부측이 현저하게 깎여 있는 것을 파악할 수 있다. 즉, 이러한 이온 주입 장치에 의한 도핑에 의하면, 크게 이로젼을 야기하게 된다. 따라서, 도핑을 행하기 전의 형상에 비하여, 도핑을 행한 후의 형상이 크게 변화하게 된다. 이러한 상황은, 도핑후의 핀의 형상으로서 바람직하지 않은 것이다.
또한, 이온 주입 장치에서의 이러한 현상에 관해서는, 이하의 것을 생각할 수 있다. 즉, 어느 정도의 각도를 갖고 도펀트 피대상물에 도펀트가 조사되는 이온 주입에서는, 핀의 어느 정도의 높이가 있기 때문에, 측부 중의 핀의 높이 방향에서의 정점부에 가까운 영역에 적극적으로 조사된 이온이 주입된다. 그 결과, 측부의 상부측에서의 큰 이로젼을 야기한다고 생각된다.
다음으로, 세정 공정의 전후에서의 도핑의 농도의 변화에 관해 설명한다. 도 13은, 본 발명의 일실시형태에 따른 플라즈마 도핑 방법 및 플라즈마 도핑 장치에 의해 도핑을 행한 피처리 기판에 대하여, DHF(희불산)에 의한 세정 처리를 행하는 전후의 FinFET형 반도체 소자의 각 측정 위치에서의 도펀트의 농도를 나타내는 그래프이다. 도 13 중에서, 검은 사각형 및 실선(75a)으로 세정을 행하기 전의 경우를 나타내고, 검은 마름모꼴 및 실선(75b)으로 세정을 행한 후의 경우를 나타낸다. 도 13에서의 종축 및 횡축은, 도 5에 나타내는 경우와 동일하다. 즉, 횡축은 도 6에 나타낸 측정 위치를 나타내고, 종축은 도펀트의 농도(at%)를 나타낸다. 도 13에 나타내는 도펀트의 농도에 관해서도, As(비소)를 실리콘 기판에 주입한 경우를 나타내고 있다. DHF(희불산)에 의한 세정 처리에 관해서는, 0.5 중량%의 DHF에 20초간 침지하는 처리로 하고 있다.
도 13을 참조하여, 영역(62b)(S1)에서 세정전과 세정후가 거의 동등한 것을 제외하고는, 세정전과 비교하여 세정후에도, 각각의 측정 위치에서 약간 도펀트의 농도가 저하된 정도이다. 즉, 모든 개소에서, 도펀트의 농도가 크게 저하되지 않아, 세정후에도 도핑된 원자가 거의 이탈하지 않은 것을 파악할 수 있어, 소위 도핑 손실의 억제를 도모하는 것이 가능하다. 또한, 도 13에서의 각각의 도펀트의 농도의 구체적인 값으로는, 도 13 중의 검은 사각형 및 실선(75a)으로 나타내는 세정전의 경우에 관해, T1=0.61, S1=0.40, S2=0.41, S3=0.69, B1=1.41이다. 또, 도 13 중의 검은 마름모꼴 및 실선(75b)으로 나타내는 세정후의 경우에 관해서, T1=0.19, S1=0.39, S2=0.30, S3=0.28, B1=0.84이다. 또한, 도 13에 나타내는 예는, 새롭게 실험을 행하여 얻어진 것이며, 도 5 중의 검은 마름모꼴 및 실선(61c)으로 나타내는 본 발명의 일실시형태에 따른 플라즈마 도핑 방법 및 플라즈마 도핑 장치로 도핑을 행한 경우와 약간 그 값이 상이한 것이다.
이상에서, 이러한 구성에 의하면, 도핑을 행하기 전의 형상에 대하여, 도핑을 행한 후의 형상이 크게 변화하지는 않고, 또한, 양호한 컨포멀리티를 갖는 플라즈마 도핑을 행할 수 있다. 또, 이후의 세정 공정에서도, 도핑에 의해 주입한 도펀트가 거의 이탈하지 않는다.
여기서, 제1 플라즈마 처리 공정에서의 제1 압력에 관해서는, 5 mTorr 이상 100 mTorr 미만 이외의 값이어도 좋다. 제1 압력으로는, 바람직하게는 40 mTorr∼75 mTorr가 선택된다. 또, 제1 플라즈마 처리 공정에서의 제1 바이어스 전력에 관해서는, 750 W 이상 1100 W 이하 이외의 값이어도 좋다. 또한, 바이어스 전력에 관해서는, 직경이 300 mm(30 cm)인 피처리 기판(W)의 면적이 약 706.5 ㎠이므로, 750 W인 경우, 피처리 기판(W)에 대하여 1.06 W/㎠ 부하가 걸리게 되고, 1100 W인 경우, 피처리 기판(W)에 대하여 1.56 W/㎠ 부하가 걸리게 된다.
또, 제2 플라즈마 처리 공정에서의 제2 압력에 관해서는, 100 mTorr 이상 250 mTorr 이하의 값 이외이어도 좋다. 제2 압력으로는, 바람직하게는 150 mTorr∼250 mTorr가 선택된다. 또, 제2 플라즈마 처리 공정에서의 제2 바이어스 전력에 관해서는, 450 W 이상 750 W 미만 이외의 값이어도 좋다. 제2 바이어스 전력으로는, 바람직하게는 200 W 이상의 값이 선택된다. 또한, 바이어스 전력에 관해서는, 450 W인 경우, 피처리 기판(W)에 대하여 0.64 W/㎠ 부하가 걸리게 되고, 200 W인 경우, 피처리 기판(W)에 대하여 0.28 W/㎠ 부하가 걸리게 된다.
또한, 상기 실시형태에서는, 도핑 가스로서 AsH3 가스를 이용하는 것으로 했지만, 이것에 한정되지 않고, 도핑 가스는, B2H6, PH3, AsH3, GeH4, CH4, NH3, NF3, N2, HF 및 SiH4를 포함하는 군에서 선택되는 적어도 1종의 가스를 포함하도록 구성해도 좋다.
또, 상기 실시형태에서는, 플라즈마 여기용의 불활성 가스는 He를 이용하는 것으로 했지만, 이것에 한정되지 않고, He, Ne, Ar, Kr, Xe를 포함하는 군에서 선택되는 적어도 1종의 가스를 포함하도록 구성해도 좋다.
또한, 상기 실시형태에서는, 피처리 기판으로서 실리콘 기판을 이용하는 것으로 했지만, 이것에 한정되지 않고, 예컨대, 층간막에서의 도핑을 행할 때에도 충분히 적용할 수 있는 것이다.
또한, 상기 실시형태에서, 플라즈마 도핑 장치는 유전체 부재를 포함하는 구성으로 했지만, 이것에 한정되지 않고, 유전체 부재를 포함하지 않는 구성으로 해도 좋다.
또, 상기 실시형태에서는, 슬롯 안테나판을 이용한 레이디얼 라인 슬롯 안테나를 이용한 마이크로파에 의해 플라즈마 처리를 행하는 것으로 했지만, 이것에 한정되지 않고, 빗형의 안테나부를 가지며, 마이크로파에 의해 플라즈마를 생성하는 플라즈마 도핑 장치나 슬롯으로부터 마이크로파를 방사하여 플라즈마를 생성하는 플라즈마 도핑 장치를 이용해도 좋다.
이상, 도면을 참조하여 본 발명의 실시형태를 설명했지만, 본 발명은 도시한 실시형태에 한정되지 않는다. 도시한 실시형태에 대하여, 본 발명과 동일한 범위내에서, 또는 균등한 범위내에서, 여러가지 수정이나 변형을 가하는 것이 가능하다.
11 : FinFET형 반도체 소자, 12 : 실리콘 기판, 13 : 주표면, 14, 64, 66, 71 : 핀, 15 : 게이트, 16 : 소스, 17 : 드레인, 28 : 제어부, 29 : 온도 조정 기구, 31 : 플라즈마 도핑 장치, 32 : 처리 용기, 33, 46, 47 : 가스 공급부, 34 : 유지대, 35 : 마이크로파 발생기, 36 : 유전체창, 37 : 슬롯 안테나판, 38 : 유전체 부재, 39 : 플라즈마 발생 기구, 40 : 슬롯 구멍, 41, 63c, 68c, 73c : 바닥부, 42 : 측벽, 43 : 배기 구멍, 44 : 덮개부, 45 : O링, 48 : 하면, 49 : 가스 공급계, 30, 50 : 가스 공급 구멍, 51 : 통형상 지지부, 52 : 냉각 재킷, 53 : 매칭, 54 : 모드 변환기, 55 : 도파관, 56 : 동축 도파관, 57 : 오목부, 58 : 고주파 전원, 59 : 매칭 유닛, 60 : 순환로, 61a, 61b, 61c, 69a, 69b, 74a, 74b, 75a, 75b : 선, 62a, 62b, 62c, 62d, 62e : 영역, 63a, 68a, 73a : 정점부, 63b, 68b, 73b : 측부, 65, 67, 72 : 모서리부

Claims (15)

  1. 피처리 기판에 도펀트를 주입하여 도핑을 행하는 플라즈마 도핑 장치로서,
    그 내부에서 피처리 기판에 도펀트를 주입시키는 처리 용기와,
    상기 처리 용기 내에 도핑 가스 및 플라즈마 여기용의 불활성 가스를 공급하는 가스 공급부와,
    상기 처리 용기 내에 배치되고, 그 위에서 상기 피처리 기판을 유지하는 유지대와,
    마이크로파를 이용하여 상기 처리 용기 내에 플라즈마를 발생시키는 플라즈마 발생 기구와,
    상기 처리 용기 내의 압력을 조정하는 압력 조정 기구와,
    상기 유지대에 교류의 바이어스 전력을 공급하는 바이어스 전력 공급 기구와,
    상기 플라즈마 도핑 장치를 제어하는 제어부
    를 구비하고,
    상기 제어부는, 상기 처리 용기 내의 압력을 제1 압력이 되도록 상기 압력 조정 기구를 제어하고, 상기 유지대에 공급하는 바이어스 전력을 제1 바이어스 전력이 되도록 상기 바이어스 전력 공급 기구를 제어하고, 상기 플라즈마 발생 기구에 의해 발생시킨 플라즈마에 의해 상기 피처리 기판에 제1 플라즈마 처리를 행하고, 상기 제1 플라즈마 처리 후에, 상기 처리 용기 내의 압력을 상기 제1 압력보다 높은 제2 압력이 되도록 상기 압력 조정 기구를 제어하고, 상기 유지대에 공급하는 바이어스 전력을 상기 제1 바이어스 전력보다 낮은 제2 바이어스 전력이 되도록 상기 바이어스 전력 공급 기구를 제어하고, 상기 플라즈마 발생 기구에 의해 발생시킨 플라즈마에 의해 상기 피처리 기판에 제2 플라즈마 처리를 행하는 것인 플라즈마 도핑 장치.
  2. 제1항에 있어서, 상기 플라즈마 발생 기구는, 플라즈마 여기용의 마이크로파를 발생시키는 마이크로파 발생기와, 상기 마이크로파 발생기에 의해 발생시킨 마이크로파를 상기 처리 용기 내에 투과시키는 유전체창과, 복수의 슬롯 구멍이 형성되어 있고, 상기 마이크로파를 상기 유전체창에 방사하는 슬롯 안테나판을 포함하는 것인 플라즈마 도핑 장치.
  3. 제2항에 있어서, 상기 플라즈마 발생 기구에 의해 발생시키는 플라즈마는, 레이디얼 라인 슬롯 안테나에 의해 생성되는 것인 플라즈마 도핑 장치.
  4. 피처리 기판에 도펀트를 주입하여 도핑을 행하는 플라즈마 도핑 방법으로서,
    처리 용기 내에 배치된 유지대 상에 피처리 기판을 유지하고, 상기 처리 용기 내의 압력을 제1 압력이 되도록 제어하고, 상기 유지대에 공급하는 바이어스 전력을 제1 바이어스 전력이 되도록 제어하고, 마이크로파를 이용하여 상기 처리 용기 내에 플라즈마를 발생시켜, 상기 피처리 기판에 플라즈마 처리를 행하는 제1 플라즈마 처리 공정과,
    상기 제1 플라즈마 처리 공정 후에, 상기 처리 용기 내의 압력을 상기 제1 압력보다 높은 제2 압력이 되도록 제어하고, 상기 유지대에 공급하는 바이어스 전력을 상기 제1 바이어스 전력보다 낮은 제2 바이어스 전력이 되도록 제어하고, 상기 피처리 기판에 플라즈마 처리를 행하는 제2 플라즈마 처리 공정
    을 포함하는 플라즈마 도핑 방법.
  5. 제4항에 있어서, 상기 제2 플라즈마 처리 공정은, 상기 제2 압력을 100 mTorr 이상 250 mTorr 이하로 하도록 제어하여 플라즈마 처리를 행하는 것인 플라즈마 도핑 방법.
  6. 제4항 또는 제5항에 있어서, 상기 제1 플라즈마 처리 공정은, 상기 제1 압력을 5 mTorr 이상 100 mTorr 미만으로 하도록 제어하여 플라즈마 처리를 행하는 것인 플라즈마 도핑 방법.
  7. 제4항 또는 제5항에 있어서, 상기 제2 플라즈마 처리 공정은, 상기 제2 바이어스 전력을 450 W 이상 750 W 미만으로 하도록 제어하여 플라즈마 처리를 행하는 것인 플라즈마 도핑 방법.
  8. 제4항 또는 제5항에 있어서, 상기 제1 플라즈마 처리 공정은, 상기 제1 바이어스 전력을 750 W 이상 1100 W 이하로 하도록 제어하여 플라즈마 처리를 행하는 것인 플라즈마 도핑 방법.
  9. 제4항 또는 제5항에 있어서, 마이크로파를 이용하여 발생시키는 플라즈마는, 레이디얼 라인 슬롯 안테나에 의해 생성되는 것인 플라즈마 도핑 방법.
  10. 피처리 기판에 도펀트를 주입하여 제조되는 반도체 소자의 제조 방법으로서,
    처리 용기 내에 배치된 유지대 상에 피처리 기판을 유지하고, 상기 처리 용기 내의 압력을 제1 압력이 되도록 제어하고, 상기 유지대에 공급하는 바이어스 전력을 제1 바이어스 전력이 되도록 제어하고, 마이크로파를 이용하여 상기 처리 용기 내에 플라즈마를 발생시켜, 상기 피처리 기판에 플라즈마 처리를 행하는 제1 플라즈마 처리 공정과,
    상기 제1 플라즈마 처리 공정 후에, 상기 처리 용기 내의 압력을 상기 제1 압력보다 높은 제2 압력이 되도록 제어하고, 상기 유지대에 공급하는 바이어스 전력을 상기 제1 바이어스 전력보다 낮은 제2 바이어스 전력이 되도록 제어하고, 상기 피처리 기판에 플라즈마 처리를 행하는 제2 플라즈마 처리 공정
    을 포함하는 반도체 소자의 제조 방법.
  11. 제10항에 있어서, 상기 제2 플라즈마 처리 공정은, 상기 제2 압력을 100 mTorr 이상 250 mTorr 이하로 하도록 제어하여 플라즈마 처리를 행하는 것인 반도체 소자의 제조 방법.
  12. 제10항 또는 제11항에 있어서, 상기 제1 플라즈마 처리 공정은, 상기 제1 압력을 5 mTorr 이상 100 mTorr 미만으로 하도록 제어하여 플라즈마 처리를 행하는 것인 반도체 소자의 제조 방법.
  13. 제10항 또는 제11항에 있어서, 상기 제2 플라즈마 처리 공정은, 상기 제2 바이어스 전력을 450 W 이상 750 W 미만으로 하도록 제어하여 플라즈마 처리를 행하는 것인 반도체 소자의 제조 방법.
  14. 제10항 또는 제11항에 있어서, 상기 제1 플라즈마 처리 공정은, 상기 제1 바이어스 전력을 750 W 이상 1100 W 이하로 하도록 제어하여 플라즈마 처리를 행하는 것인 반도체 소자의 제조 방법.
  15. 제10항 또는 제11항에 있어서, 마이크로파를 이용하여 발생시키는 플라즈마는, 레이디얼 라인 슬롯 안테나에 의해 생성되는 것인 반도체 소자의 제조 방법.
KR1020130115028A 2012-10-02 2013-09-27 플라즈마 도핑 장치, 플라즈마 도핑 방법, 및 반도체 소자의 제조 방법 KR20140043677A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-220101 2012-10-02
JP2012220101A JP5742810B2 (ja) 2012-10-02 2012-10-02 プラズマドーピング装置、プラズマドーピング方法、および半導体素子の製造方法

Publications (1)

Publication Number Publication Date
KR20140043677A true KR20140043677A (ko) 2014-04-10

Family

ID=50385600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130115028A KR20140043677A (ko) 2012-10-02 2013-09-27 플라즈마 도핑 장치, 플라즈마 도핑 방법, 및 반도체 소자의 제조 방법

Country Status (4)

Country Link
US (1) US20140094024A1 (ko)
JP (1) JP5742810B2 (ko)
KR (1) KR20140043677A (ko)
TW (1) TW201419386A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299564B2 (en) * 2012-12-12 2016-03-29 Varian Semiconductor Equipment Associates, Inc. Ion implant for defect control
KR20170095887A (ko) * 2014-12-24 2017-08-23 도쿄엘렉트론가부시키가이샤 도핑 방법, 도핑 장치 및 반도체 소자의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223218A (ja) * 2004-02-06 2005-08-18 Matsushita Electric Ind Co Ltd 不純物導入方法
CN1993806A (zh) * 2004-06-04 2007-07-04 松下电器产业株式会社 引入杂质的方法
US20070069157A1 (en) * 2005-09-28 2007-03-29 Varian Semiconductor Equipment Associates, Inc. Methods and apparatus for plasma implantation with improved dopant profile
US7820533B2 (en) * 2007-02-16 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Multi-step plasma doping with improved dose control
JP2008300687A (ja) * 2007-05-31 2008-12-11 Tokyo Electron Ltd プラズマドーピング方法及びその装置
JP5097233B2 (ja) * 2010-03-19 2012-12-12 パナソニック株式会社 プラズマドーピング方法
JP2013534712A (ja) * 2010-06-23 2013-09-05 東京エレクトロン株式会社 プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
US8742373B2 (en) * 2010-12-10 2014-06-03 Varian Semiconductor Equipment Associates, Inc. Method of ionization

Also Published As

Publication number Publication date
JP5742810B2 (ja) 2015-07-01
TW201419386A (zh) 2014-05-16
JP2014072504A (ja) 2014-04-21
US20140094024A1 (en) 2014-04-03

Similar Documents

Publication Publication Date Title
US9472404B2 (en) Doping method, doping apparatus and method of manufacturing semiconductor device
US6893907B2 (en) Fabrication of silicon-on-insulator structure using plasma immersion ion implantation
TWI543239B (zh) 具有非平面基底表面的基底處理方法
US20060110934A1 (en) Method and apparatus for forming insulating film
WO2013105324A1 (ja) プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
TW201303994A (zh) 鰭片場效電晶體結構的形成方法
JPWO2006106858A1 (ja) プラズマドーピング方法及び装置
JP2013534712A (ja) プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
JP2005522050A (ja) 非熱的アニーリングを用いたドーパント拡散及び活性化制御
KR101948731B1 (ko) 저온들에서 기판 상에 층을 형성하기 위한 방법
KR20140043677A (ko) 플라즈마 도핑 장치, 플라즈마 도핑 방법, 및 반도체 소자의 제조 방법
JP5097538B2 (ja) プラズマドーピング方法およびこれに用いられる装置
US9029249B2 (en) Plasma doping apparatus and plasma doping method
US20180012763A1 (en) Doping method, doping apparatus, and semiconductor element manufacturing method
US20160189963A1 (en) Doping method and semiconductor element manufacturing method
US20150132929A1 (en) Method for injecting dopant into substrate to be processed, and plasma doping apparatus
US20160351398A1 (en) Semiconductor element manufacturing method
JP2000311648A (ja) イオン注入方法およびイオン注入装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid