KR20140041968A - 유기전계발광표시장치와 이의 구동방법 - Google Patents

유기전계발광표시장치와 이의 구동방법 Download PDF

Info

Publication number
KR20140041968A
KR20140041968A KR1020120106565A KR20120106565A KR20140041968A KR 20140041968 A KR20140041968 A KR 20140041968A KR 1020120106565 A KR1020120106565 A KR 1020120106565A KR 20120106565 A KR20120106565 A KR 20120106565A KR 20140041968 A KR20140041968 A KR 20140041968A
Authority
KR
South Korea
Prior art keywords
voltage
block
panel
digital
compensation
Prior art date
Application number
KR1020120106565A
Other languages
English (en)
Other versions
KR101492694B1 (ko
Inventor
편명진
유상호
천현선
김영인
이문준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR20120106565A priority Critical patent/KR101492694B1/ko
Priority to US13/718,739 priority patent/US8946994B2/en
Priority to CN201210553875.5A priority patent/CN103680392B/zh
Priority to DE102012112817.0A priority patent/DE102012112817B4/de
Publication of KR20140041968A publication Critical patent/KR20140041968A/ko
Priority to US14/591,645 priority patent/US9378673B2/en
Application granted granted Critical
Publication of KR101492694B1 publication Critical patent/KR101492694B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 패널; 패널을 구동하는 구동부; 구동부를 제어하는 타이밍제어부; 패널에 전원을 공급하는 전원공급부; 패널에 보상전압을 공급하는 보상전압공급부; 보상전압공급부로부터 출력된 보상전압을 센싱하고 보상전압과 내부에 설정된 임계전압을 비교하여 결과값을 출력하는 전압센싱부; 및 구동부를 제어하며, 결과값을 기반으로 전원공급부를 턴오프 시키는 셧다운 신호를 출력하는 쇼트검출부를 갖는 타이밍제어부를 포함하는 유기전계발광표시장치를 제공한다.

Description

유기전계발광표시장치와 이의 구동방법{Organic Light Emitting Display Device and Driving Method thereof}
본 발명은 유기전계발광표시장치와 이의 구동방법에 관한 것이다.
유기전계발광표시장치에 사용되는 유기전계발광소자는 기판 상에 위치하는 두 개의 전극 사이에 발광층이 형성된 자발광소자이다. 유기전계발광표시장치는 빛이 방출되는 방향에 따라 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식 등이 있다. 그리고, 구동방식에 따라 수동매트릭스형(Passive Matrix)과 능동매트릭스형(Active Matrix) 등으로 나누어져 있다.
유기전계발광표시패널에 배치된 서브 픽셀은 스위칭 트랜지스터, 구동 트랜지스터 및 커패시터를 포함하는 트랜지스터부와 트랜지스터부에 포함된 구동 트랜지스터에 연결된 하부전극, 유기 발광층 및 상부전극을 포함하는 유기 발광다이오드를 포함한다.
유기전계발광표시패널은 유기 발광다이오드를 통해 흐르는 전류의 양에 따라 빛의 밝기가 달라진다. 유기전계발광표시패널은 액정표시패널 대비 고전류가 요구되므로, 전원간의 쇼트 발생 시 서브 픽셀에 포함된 소자에 과전류가 흐르게 된다. 전원간의 쇼트 발생 원인은 제조공정(또는 모듈공정)시, 유기전계발광표시패널에 유입된 파티클, 크랙(Crack), 패드부의 미스얼라인, 협소한 배선 레이아웃과 같은 내부 구조적 요인은 물론 정전기와 같은 외부적 요인 등으로 다양하다.
전원간의 쇼트 발생으로 하나의 서브 픽셀에 과전류가 흐르게 되면, 해당 서브 픽셀에 포함된 소자는 연소(burnt)된다. 작은 영역에서 발생하는 연소의 경우, 초기에는 인지되지 아니하지만 지속적으로 유기전계발광표시패널을 구동하게 되면 점점 주변의 서브 픽셀까지 연소가 확산된다.
그러므로, 전원간의 쇼트 문제는 유기전계발광표시패널에 포함된 서브 픽셀들을 연소시키며 화재를 일으킬 가능성이 매우 높은바 이를 방지할 수 있는 방안이 요구된다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명은 전원간의 쇼트나 과전류 발생시 소자의 국부적인 연소(burnt)가 전면으로 확산되어 화재로 이어질 수 있는 가능성을 제거할 수 있는 유기전계발광표시장치와 이의 구동방법을 제공하는 것이다.
상술한 과제 해결 수단으로 본 발명은 패널; 패널을 구동하는 구동부; 구동부를 제어하는 타이밍제어부; 패널에 전원을 공급하는 전원공급부; 패널에 보상전압을 공급하는 보상전압공급부; 보상전압공급부로부터 출력된 보상전압을 센싱하고 보상전압과 내부에 설정된 임계전압을 비교하여 결과값을 출력하는 전압센싱부; 및 구동부를 제어하며, 결과값을 기반으로 전원공급부를 턴오프 시키는 셧다운 신호를 출력하는 쇼트검출부를 갖는 타이밍제어부를 포함하는 유기전계발광표시장치를 제공한다.
쇼트검출부는 보상전압과 내부에 설정된 임계전압을 비교하여 보상전압의 최저레벨과 최고레벨이 허용 범위를 벗어나는지 여부를 판단할 수 있다.
전압센싱부는 보상전압의 최저레벨을 센싱하는 제1비교기와, 보상전압의 최고레벨을 센싱하는 제2비교기를 포함하며, 제1비교기는 제1임계전압단에 제1단자가 연결되고 보상전압공급부의 출력단에 제2단자가 연결되며 쇼트검출부에 출력단이 연결되고, 제2비교기는 보상전압공급부의 출력단에 제1단자가 연결되고 제2임계전압단에 제2단자가 연결되며 쇼트검출부에 출력단이 연결될 수 있다.
제1임계전압단과 제2임계전압단에 공급되는 전압은 음의 전압일 수 있다.
보상전압은 패널의 서브 픽셀들에 공급되는 초기화전압과 기준전압 중 하나 이상을 포함할 수 있다.
다른 측면에서 본 발명은 패널에 영상을 표시하는 단계; 패널에 공급되는 보상전압을 센싱하는 단계; 보상전압과 임계전압을 비교하는 단계; 및 보상전압이 허용 범위를 벗어나면 패널에 전원을 공급하는 전원공급부를 턴오프 시키는 셧다운 신호를 출력하는 단계를 포함하는 유기전계발광표시장치의 구동방법을 제공한다.
보상전압과 임계전압을 비교하는 단계는 보상전압과 임계전압을 비교하여 보상전압의 최저레벨과 최고레벨이 허용 범위를 벗어나는지 여부를 판단할 수 있다.
또 다른 측면에서 본 발명은 블록별로 구분된 전원배선을 포함하는 패널; 패널을 구동하는 구동부; 블록별로 구분된 전원배선을 통해 전원을 공급하는 전원공급부; 블록별로 구분된 전원배선을 통해 흐르는 전류를 센싱하고 센싱된 블록별 전류를 블록별 아날로그 전압으로 증폭하여 출력하는 전류센싱부; 전류센싱부로부터 공급된 블록별 아날로그 전압을 블록별 디지털 전압으로 변환하여 출력하는 아날로그디지털 변환부; 및 구동부를 제어하며 아날로그디지털 변환부로부터 공급된 블록별 디지털 전압을 이용하여 과전류 발생 여부를 판단하고 과전류 발생시 전원공급부를 턴오프 시키는 셧다운 신호를 출력하는 타이밍제어부를 포함하는 유기전계발광표시장치를 제공한다.
타이밍제어부는 아날로그디지털 변환부와의 통신을 통해 제1차 블록별 디지털 전압과 제2차 블록별 디지털 전압을 공급받고, 제1차 블록별 디지털 전압과 제2차 블록별 디지털 전압을 비교하여 이들 간의 차이값이 허용 범위를 벗어나면 셧다운 신호를 출력할 수 있다.
제1차 블록별 디지털 전압은 제1블랭크 기간 동안 센싱된 블록별 전류에 대응되고, 제2차 블록별 디지털 전압은 제2블랭크 기간 동안 센싱된 블록별 전류에 대응될 수 있다.
또 다른 측면에서 본 발명은 패널에 영상을 표시하는 단계; 패널에 블록별로 구분된 전원배선을 통해 제1차 블록별 디지털 전압을 센싱하는 단계; 패널에 블록별로 구분된 전원배선을 통해 제2차 블록별 디지털 전압을 센싱하는 단계; 제1차 블록별 디지털 전압과 제2차 블록별 디지털 전압을 비교하여 이들 간의 차이값이 허용 범위를 벗어나는지 여부를 판단하는 단계; 및 제1차 블록별 디지털 전압과 제2차 블록별 디지털 전압 간의 차이값이 허용 범위를 벗어나면 패널에 전원을 공급하는 전원공급부를 턴오프 시키는 셧다운 신호를 출력하는 단계를 포함하는 유기전계발광표시장치의 구동방법을 제공한다.
제1차 블록별 디지털 전압은 제1블랭크 기간 동안 센싱된 블록별 전류에 대응되고, 제2차 블록별 디지털 전압은 제2블랭크 기간 동안 센싱된 블록별 전류에 대응될 수 있다.
본 발명은 서브 픽셀에 보상회로 사용시 공급되는 보상전압을 센싱하여 전원간의 쇼트나 과전류 발생시 전원공급부를 제어할 수 있는 유기전계발광표시장치와 이의 구동방법을 제공하는 효과가 있다. 또한, 본 발명은 패널에 블록별로 구분되어 배선된 제1전원배선을 통해 흐르는 전류를 적어도 2회차에 걸쳐 센싱하고 이들을 상호 비교하여 전원간의 쇼트나 과전류 발생시 전원공급부를 제어할 수 있는 유기전계발광표시장치와 이의 구동방법을 제공하는 효과가 있다.
도 1은 본 발명의 제1실시예에 따른 유기전계발광표시장치의 개략적인 구성도.
도 2는 보상전압공급부의 제1예시도.
도 3은 보상전압공급부의 제2예시도.
도 4는 서브 픽셀의 회로 구성 예시도.
도 5는 도 4에 도시된 보상회로의 예시도.
도 6은 도 5에 도시된 서브 픽셀의 구동 파형도.
도 7은 본 발명의 제1실시예에 따른 회로를 구체화한 블록도.
도 8은 도 7에 도시된 보상전압공급부 및 전압센싱부의 회로 구성 예시도.
도 9는 본 발명의 제1실시예에 따른 구성요소를 유기전계발광표시장치로 구성한 예시도.
도 10은 기준전압의 최저레벨과 최고레벨의 예시도.
도 11은 기준전압의 허용 범위를 설명하기 위한 도면.
도 12는 셧다운 신호에 따른 전원공급부의 출력 상태를 설명하기 위한 도면.
도 13은 본 발명의 제1실시예에 따른 유기전계발광표시장치의 구동방법을 설명하기 위한 흐름도.
도 14는 본 발명의 제2실시예에 따른 유기전계발광표시장치의 개략적인 구성.
도 15는 도 14에 도시된 전류센싱부 및 아날로그디지털 변환부를 개략적으로 설명하기 위한 도면.
도 16은 도 15에 도시된 제1블록 전류센싱부의 회로 구성예시도.
도 17은 아날로그디지털 변환부, 타이밍제어부 및 전원공급부의 블록도.
도 18은 아날로그디지털 변환부가 블랭크 구간에 대응하여 동작하는 상태를 설명하기 위한 파형도.
도 19 및 도 20은 타이밍제어부의 판단 결과에 따른 전원공급부의 출력 상태를 설명하기 위한 도면.
도 21은 본 발명의 제2실시예에 따른 유기전계발광표시장치의 구동방법을 설명하기 위한 흐름도.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
<제1실시예>
도 1은 본 발명의 제1실시예에 따른 유기전계발광표시장치의 개략적인 구성도이고, 도 2는 보상전압공급부의 제1예시도이며, 도 3은 보상전압공급부의 제2예시도이다.
도 1에 도시된 바와 같이, 본 발명의 제1실시예에 따른 유기전계발광표시장치에는 영상처리부(120), 전원공급부(125), 타이밍제어부(130), 데이터구동부(150), 스캔구동부(140), 패널(160), 보상전압공급부(170) 및 전압센싱부(180)가 포함된다.
영상처리부(120)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭신호(CLK) 및 데이터신호(DATA)를 타이밍제어부(130)에 공급한다. 영상처리부(120)는 시스템보드(110)에 형성된다.
타이밍제어부(130)는 영상처리부(120)로부터 공급된 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭신호(CLK) 등의 타이밍신호를 이용하여 데이터구동부(150)와 스캔구동부(140)의 동작 타이밍을 제어한다. 타이밍제어부(130)는 1 수평기간의 데이터 인에이블 신호(DE)를 카운트하여 프레임기간을 판단할 수 있으므로 외부로부터 공급되는 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수 있다. 타이밍제어부(130)에서 생성되는 제어신호들에는 스캔구동부(140)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터구동부(150)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)가 포함된다. 게이트 타이밍 제어신호(GDC)에는 게이트 스타트 펄스, 게이트 시프트 클럭, 게이트 출력 인에이블신호 등이 포함된다. 데이터 타이밍 제어신호(DDC)에는 소스 스타트 펄스, 소스 샘플링 클럭, 소스 출력 인에이블신호 등이 포함된다.
스캔구동부(140)는 타이밍제어부(130)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 게이트 구동전압의 레벨을 시프트시키면서 스캔하이전압의 스캔신호를 순차적으로 생성한다. 스캔구동부(140)는 패널(160)에 포함된 서브 픽셀들(SP)에 연결된 스캔라인들(SL1 ~ SLm)을 통해 스캔신호를 공급한다.
데이터구동부(150)는 타이밍제어부(130)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍제어부(130)로부터 공급되는 데이터신호(DATA)를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환한다. 데이터구동부(150)는 데이터신호(DATA)를 감마 기준전압으로 변환한다. 데이터구동부(150)는 패널(160)에 포함된 서브 픽셀들(SP)에 연결된 데이터라인들(DL1 ~ DLn)을 통해 데이터신호(DATA)를 공급한다.
전원공급부(125)는 외부로부터 공급된 외부전압을 변환하여 제1전위전압(예컨대 20V 수준), 제2전위전압(예컨대 3.3V 수준) 및 저전위전압(예컨대 0V 수준) 등을 출력한다. 제1전위전압은 제1전원배선(EVDD)에 공급되는 드레인 레벨의 전압이고, 제2전위전압을 제2전원배선(VCC)에 공급되는 콜렉터 레벨의 전압이며, 저전위전압은 그라운드배선(EVSS, GND)에 공급되는 베이스 레벨의 전압이다. 전원공급부(125)는 영상처리부(120)와 함께 시스템보드(110)에 형성된다. 전원공급부(125)로부터 출력된 전원은 영상처리부(120), 타이밍제어부(130), 데이터구동부(150), 스캔구동부(140), 패널(160) 및 보상전압공급부(170)에 이용된다.
보상전압공급부(170)는 보상전압(Vinit, Vref)을 출력한다. 보상전압(Vinit, Vref)에는 초기화전압(Vinit)과 기준전압(Vref)이 포함된다. 초기화전압(Vinit)과 기준전압(Vref)은 동일하거나 다른 레벨을 가질 수 있다. 보상전압공급부(170)로부터 출력된 초기화전압(Vinit)과 기준전압(Vref)은 패널(160)의 서브 픽셀들(SP)에 포함된 보상회로에 공급된다. 보상전압공급부(170)는 도 2의 (a)와 같이, 전원공급부(125)로부터 출력된 전원을 이용하여 초기화전압(Vinit)과 기준전압(Vref)을 출력할 수 있다. 보상전압공급부(170)는 도 2의 (b)와 같이, 전원공급부(125)로부터 출력된 전원을 이용하여 초기화전압(Vinit)을 출력하는 제1보상전압공급부(170a)와 기준전압(Vref)을 출력하는 제2보상전압공급부(170b)로 구분될 수 있다. 위와 달리 보상전압공급부(170)는 도 3과 같이 데이터구동부(150)의 내부로부터 출력된 전원을 이용하여 초기화전압(Vinit)과 기준전압(Vref)을 출력할 수도 있다.
전압센싱부(180)는 보상전압공급부(170)로부터 출력된 보상전압(Vinit, Vref)을 센싱하여 출력한다. 전압센싱부(180)는 보상전압공급부(170)로부터 출력된 초기화전압(Vinit)과 기준전압(Vref)을 구분하여 센싱한다. 전압센싱부(180)에 의해 센싱된 보상전압(Vinit, Vref)은 타이밍제어부(130)가 전원공급부(125)를 턴오프 시키는 셧다운 신호(SDS)를 생성하기 위한 척도로 사용된다.
패널(160)은 매트릭스형태로 배치된 서브 픽셀들(SP)을 포함한다. 서브 픽셀들(SP)에는 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀이 포함되고 경우에 따라 백색 서브 픽셀이 포함되기도 한다. 한편, 백색 서브 픽셀이 포함된 패널(160)은 각 서브 픽셀들(SP)의 발광층이 적색, 녹색 및 청색을 발광하지 않고 백색을 발광할 수 있다. 이 경우, 백색으로 발광된 광은 RGB 컬러필터에 의해 적색, 녹색 및 청색으로 변환된다.
한편, 패널(160)에 포함된 서브 픽셀의 예를 들면 다음과 같다.
도 4는 서브 픽셀의 회로 구성 예시도 이고, 도 5는 도 4에 도시된 보상회로의 예시도 이며, 도 6은 도 5에 도시된 서브 픽셀의 구동 파형도 이다.
하나의 서브 픽셀에는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 보상회로(CC) 및 유기 발광다이오드(D)가 포함된다. 보상회로(CC)가 포함된 경우, 하나의 스캔라인(SL1)에는 제1스캔라인(EM), 제2스캔라인(INIT) 및 제3스캔라인(SCAN)이 포함된다.
보상회로(CC)는 초기화전압(Vinit) 및 기준전압(Vref)을 이용하여 구동 트랜지스터(DT)의 문턱전압 등을 보상한다. 보상회로(CC)가 포함된 서브 픽셀은 다이오드 커넥션 방식이나 소스팔로워(source-follower) 방식 등으로 구동 트랜지스터(DT)의 문턱전압을 검출한다. 다이오드 커넥션 방식은 선행자료가 많으므로 이의 설명을 생략하고 소스팔로워 방식에 대해 하기와 같이 설명을 부가한다.
소스팔로워 방식은 구동 트랜지스터(DT)의 게이트-소오스전극 사이에 보상 커패시터를 접속시키고 문턱전압 검출시 구동 트랜지스터(DT)의 소오스전압을 게이트전압에 추종시킨다. 더욱이, 구동 트랜지스터(DT)의 드레인전극은 게이트전극과 분리되어 제1전원배선(EVDD)으로부터 전원전압을 공급받게 되므로, 소스팔로워 방식은 양의 값을 갖는 문턱전압뿐만 아니라 음의 값을 갖는 문턱전압까지 검출할 수 있게 된다.
또한 소스팔로워 방식은 구동 트랜지스터(DT)의 문턱전압 센싱시 구동 트랜지스터(DT)의 게이트전극을 플로팅(floating) 시키고, 구동 트랜지스터(DT)의 게이트-소오스전극 사이에 접속된 보상 커패시터와 구동 트랜지스터(DT)의 기생 커패시터를 이용하여 문턱전압 보상 능력을 향상시킨다.
보상회로(CC)는 하나 이상의 트랜지스터와 커패시터로 구성되는데, 이하 앞서 설명된 소스팔로워 방식이 사용된 보상회로의 일예를 이용하여 앞서 도 4에 설명된 서브 픽셀의 회로 구성을 구체화한다.
도 5에 도시된 바와 같이, 보상회로(CC)에는 제1트랜지스터(ST1), 제2트랜지스터(ST2), 제3트랜지스터(ST3) 및 보상 커패시터(Cgs)가 포함된다. 이하, 보상회로(CC)는 설명의 이해를 돕기 위한 것일 뿐 본 발명의 제1실시예는 이에 한정되지 않고 기준전압(Vref)을 이용하여 구동 트랜지스터(DT)의 문턱전압을 보상하기 위한 구조에 모두 채택될 수 있다.
제1트랜지스터(ST1)는 제1스캔라인(EM)을 통해 공급된 발광제어신호(em)에 응답하여 노드 A(A)에 저장된 데이터전압(data)을 노드 B(B)에 공급한다. 제1트랜지스터(ST1)는 제1스캔라인(EM)에 게이트전극이 연결되고 노드 A(A)에 제1전극이 연결되며 노드 B(B)에 제2전극이 연결된다. 제1트랜지스터(ST1)는 노드 전압 스위칭 트랜지스터이다.
제2트랜지스터(ST2)는 제2스캔라인(INIT)을 통해 공급된 초기화신호(init)에 응답하여 초기화전압(Vinit)을 노드 C(C)에 공급한다. 제2트랜지스터(ST2)는 제2스캔라인(INIT)에 게이트전극이 연결되고 노드 (C)에 제1전극이 연결되며 초기화전압단(VINIT)에 제2전극이 연결된다. 제2트랜지스터(ST2)는 초기화전압 공급 트랜지스터이다.
제3트랜지스터(ST3)는 제2스캔라인(INIT)을 통해 공급된 초기화신호(init)에 응답하여 기준전압(Vref)을 노드 B(B)에 공급한다. 제3트랜지스터(ST3)는 제2스캔라인(INIT)에 게이트전극이 연결되고 노드 B(B)에 제1전극이 연결되며 기준전압단(VREF)에 제2전극이 연결된다. 제3트랜지스터(ST3)는 기준전압 공급 트랜지스터이다.
보상 커패시터(Cgs)는 구동 트랜지스터(DT)의 문턱전압 검출시 소스팔로워 방식을 가능케 하며, 문턱전압에 대한 보상 능력 향상에 기여한다. 보상 커패시터(Cgs)는 구동 트랜지스터(DT)의 게이트전극에 일단이 연결되고 노드 C(C)에 타단이 연결된다.
보상회로(CC)가 위와 같이 구성됨에 따라, 스위칭 트랜지스터(SW)는 제3스캔라인(SCAN)을 통해 공급된 스위칭신호(scan)에 응답하여 데이터전압(Vdata)을 노드 A(A)에 공급한다. 스위칭 트랜지스터(SW)는 제3스캔라인(SCAN)에 게이트전극이 연결되고 노드 A(A)에 제1전극이 연결되며 제1데이터라인(DL1)에 제2전극이 연결된다. 스토리지 커패시터(Cst)는 노드 A(A)에 일단이 연결되고 노드 C(C)에 타단이 연결된다. 구동 트랜지스터(DT)는 노드 B(B)에 게이트전극이 연결되고 노드 C(C)에 제1전극이 연결되며 제1전원배선(EVDD)에 제2전극이 연결된다. 유기 발광다이오드(OLED)는 노드 C(C)에 애노드전극이 연결되고 그라운드배선(EVSS)에 캐소드전극이 연결된다. 위의 설명에서는 트랜지스터들의 제1전극이 소오스전극으로 선택되고 제2전극이 드레인전극으로 선택된 것을 예로 하였으나 이에 한정되지 않는다.
도 6에 도시된 바와 같이, 보상회로(CC)가 포함된 서브 픽셀은 노드 A,B,C(A, B, C)를 특정 전압으로 초기화하는 초기화기간(Ti), 구동 트랜지스터(DT)의 문턱전압을 검출 및 저장하는 센싱기간(Ts), 데이터전압(Vdata)을 인가하는 프로그래밍기간(Tp), 문턱전압과 데이터전압(Vdata)을 이용하여 유기 발광다이오드(OLED)에 인가되는 구동 전류를 문턱전압과 무관하게 보상하는 발광기간(Te)으로 나누어진다. 여기서, 발광기간(Te)은 제1 및 제2 발광기간(Te1,Te2)으로 세분화된다. 보상회로(CC)와 관련된 더욱 상세한 설명은 대한민국 출원번호 10-2012-0095604를 참조한다.
앞서와 같이 보상회로(CC)가 포함된 서브 픽셀은 일반적인 제1전원배선(EVDD) 및 그라운드배선(EVSS)와 같은 통상의 전원뿐만 아니라 구동 트랜지스터(DT)의 문턱전압 등을 보상하기 위한 보상전압(Vinit, Vref)이 사용된다.
유기전계발광표시장치에 사용되는 패널은 액정표시패널 대비 고전류가 요구되므로, 전원간의 쇼트 발생 시 서브 픽셀에 포함된 소자에 과전류가 흐르게 된다. 전원간의 쇼트 발생 원인은 제조공정(또는 모듈공정)시, 패널에 유입된 파티클, 크랙(Crack), 패드부의 미스얼라인, 협소한 배선 레이아웃과 같은 내부 구조적 요인은 물론 정전기와 같은 외부적 요인 등에 의해 쇼트가 발생한다.
전원간의 쇼트가 발생하면 보상전압(Vinit, Vref)에도 변동이 발생한다. 본 발명의 제1실시예는 전원간의 쇼트에 의해 영향을 받는 보상전압(Vinit, Vref)을 센싱하여 쇼트의 여부 등을 센싱하고 전원공급부의 전원을 차단하는데, 이를 더욱 구체적으로 설명하면 다음과 같다.
도 7은 본 발명의 제1실시예에 따른 회로를 구체화한 블록도이고, 도 8은 도 7에 도시된 보상전압공급부 및 전압센싱부의 회로 구성 예시도이며, 도 9는 본 발명의 제1실시예에 따른 구성요소를 유기전계발광표시장치로 구성한 예시도이다.
도 7에 도시된 바와 같이, 보상전압공급부(170)는 초기화전압(Vinit)과 기준전압(Vref)을 포함하는 보상전압(Vinit, Vref)을 출력한다. 보상전압공급부(170)는 도 2 또는 도 3에 도시된 예 중 하나로 선택된다.
전압센싱부(180)는 초기화전압(Vinit)을 센싱하는 제1전압센싱부(181)와 기준전압(Vref)을 센싱하는 제2전압센싱부(182)를 포함한다. 제1 및 제2전압센싱부(181, 182)는 센싱된 보상전압(Vinit, Vref)과 내부에 설정된 임계전압을 비교하여 결과값을 출력한다.
타이밍제어부(130)는 쇼트검출부(135)를 포함한다. 쇼트검출부(135)는 제1 및 제2전압센싱부(181, 182)로부터 출력된 결과값을 기반으로 전원공급부(125)를 턴오프 시키는 셧다운 신호(SDS)를 출력한다.
제1 및 제2전압센싱부(181, 182)는 제1 및 제2임계전압단에 공급되는 전압만 다를 수 있고 그 구성은 동일하거나 유사한 구성을 갖는다. 따라서, 이하 제2전압센싱부(182)를 대표하여 설명한다.
도 8에 도시된 바와 같이, 보상전압공급부(170)는 외부전원(Vin)을 증폭하여 기준전압(Vref)을 출력한다. 보상전압공급부(170)는 증폭기(OPV) 및 저항기들(R1, R2, R3)로 구성된 것을 예로 할 수 있다. 제1저항기(R1)는 외부전원(Vin)에 일단이 연결되고 증폭기(OPV)의 제1단자(-)에 타단이 연결된다. 제2저항기(R2)는 증폭기(OPV)의 제2단자(+)에 일단이 연결되고 증폭기(OPV)의 제3단자(O)에 타단이 연결된다. 제3저항기(R3)는 증폭기(OPV)의 제3단자(O)에 일단이 연결되고 출력단에 타단이 연결된다.
제2전압센싱부(182)는 기준전압(Vref)을 센싱한다. 제2전압센싱부(182)에는 기준전압(Vref)의 최저레벨을 센싱하는 제1비교기(Comp1)와, 기준전압(Vref)의 최고레벨을 센싱하는 제2비교기(Comp2)가 포함된다. 제1비교기(Comp1)는 제1임계전압단(-V1)에 제1단자(-)가 연결되고 보상전압공급부(170)의 출력단에 제2단자(+)가 연결되며 쇼트검출부(135)에 출력단(O)이 연결된다. 제2비교기(Comp2)는 보상전압공급부(170)의 출력단에 제1단자(-)가 연결되고 제2임계전압단(-V2)에 제2단자(+)가 연결되며 쇼트검출부에 출력단이 연결된다. 제1임계전압단(-V1)과 제2임계전압단(-V2)에 공급되는 전압은 음의 전압으로 선택된다.
제1 및 제2비교기(Comp1, Comp2)는 센싱된 기준전압(Vref)과 내부에 설정된 제1 및 제2임계전압을 비교하여 기준전압(Vref)의 최저레벨과 최고레벨이 허용 범위를 벗어나는지 여부를 판단하고 결과값을 출력한다.
도 9에 도시된 바와 같이, 패널(160)의 표시영역(AA) 양쪽 외측인 비표시영역(NA)에는 다수의 스캔구동부(140)가 형성된다. 스캔구동부(140)는 게이트인패널(Gate-In Panel) 방식으로 서브 픽셀의 트랜지스터 공정과 함께 패널(160)에 형성된다. 데이터구동부(150)는 다수의(예컨대 4개의) IC(Integrated Circuit) 형태로 구성되고 다수의(예컨대 4개의) 제1연성기판(155)에 실장되어 FOG 방식으로 패널(160)의 패드부에 일측이 부착되고 다수의(예컨대 2개의) 소스회로보드(157)에 타측이 부착된다.
타이밍제어부(130), 보상전압공급부(170) 및 전압센싱부(180)는 제어회로보드(134)에 형성된다. 소스회로보드(157)와 제어회로보드(134)는 제2연성기판(137)에 의해 연결된다. 영상처리부(120) 및 전원공급부(125)는 시스템보드(110)에 형성된다. 제어회로보드(134)와 시스템보드(110)는 제3연성기판(115)에 의해 연결된다.
위와 같은 구조로 유기전계발광표시장치가 구성된 경우, 보상전압공급부(170)로부터 출력된 보상전압은 제어회로보드(134)를 거쳐 패널(160)까지 형성된 배선을 통해 공급된다.
한편, 위의 설명에서는 보상전압공급부(170) 및 전압센싱부(180)가 제어회로보드(134)에 형성된 것을 일례로 하였다. 하지만, 전압센싱부(180)는 소스회로보드(157)에 형성되는 등 다양한 위치에 구분되어 형성될 수 있다.
이하, 기준전압의 최저레벨과 최고레벨의 예시와 더불어 기준전압이 허용 범위를 벗어난 경우를 일 예로 셧다운 신호의 출력과 전원공급부의 출력 상태를 설명한다.
도 10은 기준전압의 최저레벨과 최고레벨의 예시도이고, 도 11은 기준전압의 허용 범위를 설명하기 위한 도면이며, 도 12는 셧다운 신호에 따른 전원공급부의 출력 상태를 설명하기 위한 도면이다. 이하, 설명의 이해를 돕기 위해 도 7 및 도 8을 함께 참조한다.
도 10에 도시된 바와 같이, 기준전압(Vref)은 특정 전압으로 고정되어 출력되거나 특정 전압 범위 내에서 가변되어 출력된다. 이하, 기준전압(Vref)이 -2.2V 수준으로 고정되어 출력되고, 최저레벨의 허용 범위가 -1V 수준으로 설정되고 최고레벨의 허용 범위가 -4V 수준으로 설정된 것을 일례로 설명한다.
위와 같은 경우, 도 11에서 기준전압(Vref)의 허용 범위는 Δ3V 수준이 된다. 그러므로, 도 8에서 제1임계전압단(-V1)에 공급되는 제1임계전압은 -1V가 되고 제2임계전압단(-V2)에 공급되는 제2임계전압은 -4V가 된다.
- 기준전압의 최저레벨과 최고레벨이 -1V ~ -4V 사이에 있을 때 -
제1비교기(Comp1)에 의해 센싱된 최저레벨의 기준전압과 제2비교기(Comp2)에 의해 센싱된 최고레벨의 기준전압이 -1V ~ -4V 사이의 수준이다. 이 경우, 쇼트검출부(135)는 패널의 전원을 도 11과 같이 정상상태(Normal)로 간주하고 도 12의 제1구간(T1)과 같이 로직로우(L)의 셧다운 신호(SDS)를 출력한다(또는 아무런 신호도 출력하지 않는다) 이때, 전원공급부(125)는 출력단(Vout)의 출력을 유지한다.
- 기준전압의 최저레벨과 최고레벨이 -1V ~ -4V 를 벗어났을 때 -
제1비교기(Comp1)에 의해 센싱된 최저레벨의 기준전압과 제2비교기(Comp2)에 의해 센싱된 최고레벨의 기준전압이 -1V ~ -4V 를 벗어난 수준이다. 이 경우, 쇼트검출부(135)는 패널의 전원을 도 11과 같이 비정상상태(Abnormal)로 간주하고 도 12의 제2구간(T2)과 같이 로직하이(H)의 셧다운 신호(SDS)를 출력한다. 이때, 전원공급부(125)는 출력단(Vout)의 출력을 멈추고 턴오프 된다.
한편, 위의 설명에서는 로직하이(H)의 셧다운 신호(SDS)가 출력되어야만 전원공급부(125)가 턴오프 되는 것을 예로 하였다. 하지만, 전원공급부(125)는 로직로우(L)의 셧다운 신호(SDS)가 출력되면 턴오프 되도록 설계될 수도 있다.
이하, 본 발명의 제1실시예에 따른 유기전계발광표시장치의 구동방법에 대해 설명한다.
도 13은 본 발명의 제1실시예에 따른 유기전계발광표시장치의 구동방법을 설명하기 위한 흐름도이다. 도 13의 구동방법은 앞서 설명된 구성 중 하나 이상을 이용한 방식을 대표하는 것일 뿐 이에 한정되지 않으며, 설명의 이해를 돕기 위해 도 1 내지 도 12를 함께 참조한다.
먼저, 패널(160)에 영상을 표시한다(S110). 다음, 패널(160)에 공급되는 보상전압(Vinit, Vref)을 센싱한다(S120). 다음, 보상전압(Vinit, Vref)과 임계전압(-V1, -V2)을 비교한다(S130). 다음, 보상전압(Vinit, Vref)이 임계전압(-V1, -V2)을 넘지 않고(N) 허용 범위를 만족하면 정상동작으로 판단하고(S150), 패널(160)에 전원을 공급하는 전원공급부(125)를 턴오프 시키는 셧다운 신호(SDS)를 미출력한다. 이후, 패널(160)은 영상을 계속 표시한다.
이와 달리, 보상전압(Vinit, Vref)이 임계전압(-V1, -V2)을 넘어서(Y) 허용 범위를 벗어나면 비정상동작으로 판단하고(S160), 패널(160)에 전원을 공급하는 전원공급부(125)를 턴오프 시키는 셧다운 신호(SDS)를 출력한다(S170). 이후, 패널(160)은 영상을 비표시한다.
이상 본 발명의 제1실시예는 서브 픽셀에 보상회로 사용시 공급되는 보상전압을 센싱하여 전원간의 쇼트나 과전류 발생시 전원공급부를 제어할 수 있는 유기전계발광표시장치와 이의 구동방법을 제공하는 효과가 있다.
<제2실시예>
도 14는 본 발명의 제2실시예에 따른 유기전계발광표시장치의 개략적인 구성도이고, 도 15는 도 14에 도시된 전류센싱부 및 아날로그디지털 변환부를 개략적으로 설명하기 위한 도면이며, 도 16은 도 15에 도시된 제1블록 전류센싱부의 회로 구성예시도이다.
도 14에 도시된 바와 같이, 본 발명의 제2실시예에 따른 유기전계발광표시장치에는 영상처리부(120), 전원공급부(125), 타이밍제어부(130), 데이터구동부(150), 스캔구동부(140), 패널(160), 전류센싱부(190) 및 아날로그디지털 변환부(200)가 포함된다.
제2실시예의 경우, 패널(160)에 포함된 서브 픽셀들(SP)은 제1실시예와 같이 보상회로가 포함된 구조로 구성되거나 보상회로가 미포함된 통상의 구조로 구성될 수 있다. 다만, 패널(160)에 배선된 제1전원배선(EVDD)은 블록별로 구분되어 배선된다. 이 밖에, 영상처리부(120), 전원공급부(125), 데이터구동부(150), 스캔구동부(140)는 제1실시예와 같은 형태로 동작하도록 구성될 수 있으므로 이에 대한 설명은 생략한다.
전류센싱부(190)는 블록별로 구분된 제1전원배선(EVDD)을 통해 흐르는 전류를 센싱하고 센싱된 블록별 전류를 블록별 아날로그 전압으로 증폭하여 출력한다.
아날로그디지털 변환부(200)는 전류센싱부(190)로부터 공급된 블록별 아날로그 전압을 블록별 디지털 전압으로 변환하여 출력한다.
타이밍제어부(130)는 아날로그디지털 변환부(200)와의 통신을 통해 블록별 디지털 전압을 공급받고, 블록별 디지털 전압을 이용하여 패널(160)의 쇼트나 과전류 발생 여부를 판단하고 쇼트나 과전류 발생시 전원공급부(125)를 턴오프 시키는 셧다운 신호(SDS)를 출력한다. 이하, 타이밍제어부(130)와 아날로그디지털 변환부(200)간의 통신 인터페이스는 직렬 통신 방식의 SPI(Serial Peripheral Interface)로 선택된 것을 일례로 설명한다.
제2실시예는 제1실시예와 달리 패널(160)에 형성된 제1전원배선(EVDD) 블록별로 구분되어 배선된다. 그리고 타이밍제어부(130)는 전류센싱부(190) 및 아날로그디지털 변환부(200)를 통해 패널(160)의 과전류 발생 여부를 판단하고 과전류 발생시 전원공급부(125)를 턴오프 시킨다.
도 15에 도시된 바와 같이, 데이터구동부(150)는 다수의(예컨대 3개의) IC(Integrated Circuit) 형태로 구성되고 다수의(예컨대 3개의) 제1연성기판(155)에 실장되어 FOG 방식으로 패널(160)의 패드부에 부착된다. 도시되어 있진 않지만 제1연성기판(155)의 타측은 소스회로보드에 부착된다.
제1전원배선(EVDD)은 다수의 제1연성기판(155)을 지나기 전에 다수(예컨대 3개의)로 분리된다. 이에 따라 패널(160)에 형성된 제1전원배선(EVDD)은 블록별로 구분되어 배선된다. 이하, 패널(160)에 형성된 제1전원배선(EVDD)은 제1블록 내지 제3블록 전원배선(EVDD1 ~ EVDD3)으로 설명한다.
전류센싱부(190)에는 제1블록 전류센싱부(190a) 내지 제3블록 전류센싱부(190c)가 포함된다. 제1블록 전류센싱부(190a)는 제1블록 전원배선(EVDD1)을 통해 흐르는 제1블록 전류(i1)를 센싱하고 센싱된 전류를 제1블록 아날로그 전압(SV1)으로 증폭하여 출력한다. 제2블록 전류센싱부(190b)는 제2블록 전원배선(EVDD2)을 통해 흐르는 제2블록 전류(i2)를 센싱하고 센싱된 전류를 제2블록 아날로그 전압(SV2)으로 증폭하여 출력한다. 제3블록 전류센싱부(190c)는 제3블록 전원배선(EVDD3)을 통해 흐르는 제3블록 전류(i3)를 센싱하고 센싱된 전류를 제3블록 아날로그 전압(SV3)으로 증폭하여 출력한다.
제1블록 전류센싱부(190a) 내지 제3블록 전류센싱부(190c)에 의해 센싱된 제1 내지 제3블록 아날로그 전압(SV1 ~ SV3)은 아날로그디지털 변환부(200)에 공급된다. 아날로그디지털 변환부(200)는 제1 내지 제3블록 아날로그 전압(SV1 ~ SV3)을 제1 내지 제3블록 디지털 전압으로 변환한다. 여기서, 제1 내지 제3블록 디지털 전압은 아날로그디지털 변환부(200)와 타이밍제어부(130) 간에 체결된 통신선(SPI)을 통해 타이밍제어부(130)에 공급된다.
제1블록 전류센싱부(190a) 내지 제3블록 전류센싱부(190c)는 센싱하는 위치만 다를 뿐 그 구성이 동일하다. 따라서, 이하 제1블록 전류센싱부(190a)를 대표하여 설명한다.
도 16에 도시된 바와 같이, 제1블록 전류센싱부(190a)에는 증폭기(OPR) 및 저항기들(R1 ~ R6)이 포함된다. 제1블록 전류센싱부(190a)는 제1전원배선(EVDD)과 제1블록 전원배선(EVDD1) 사이에 접속되어 제1블록 전원배선(EVDD1)을 통해 흐르는 제1블록 전류(i1)를 센싱하고 제1블록 아날로그 전압(SV1)으로 변환하여 출력한다.
제1블록 전류센싱부(190a)는 전류를 전압으로 변환할 때, 양의전압단(V+)과 음의전압단(V-)에 공급된 전압을 이용한다. 이때, 양의전압단(V+)에 걸리는 전압을 스캔구동부로부터 출력된 스캔하이전압을 이용할 수 있으나 이에 한정되지 않는다.
한편, 도면에서는 제1블록 전류센싱부(190a)가 증폭기(OPR) 및 저항기들(R1 ~ R6)로만 구성된 것을 일례로 하였으나 커패시터나 기타의 수동소자들이 더 포함될 수도 있다.
제1 및 제2저항기(R1, R2)는 제1전원배선(EVDD)에 일단이 연결되고 제1블록 전원배선(EVDD1)에 타단이 연결된다. 제3저항기(R3)는 제1 및 제2저항기(R1, R2)의 일단과 증폭기(OPR)의 제3단자(3) 사이에 연결된다. 제4저항기(R4)는 제1 및 제2저항기(R1, R2)의 일단과 증폭기(OPR)의 제1단자(1) 사이에 연결된다. 제5저항기(R5)는 증폭기(OPR)의 제2 및 제3단자(2, 3)와 그라운드배선 사이에 연결된다. 제6저항기(R6)는 증폭기(OPR)의 제1 및 4단자(1, 4)와 그라운드배선 사이에 연결된다. 증폭기(OPR)는 음의전압단(V-)에 제2단자(2)가 연결되고 양의전압단(V+)에 제5단자(5)가 연결되며 제1단자(1)를 통해 제1블록 아날로그 전압(SV1)을 출력한다.
이하, 아날로그디지털 변환부, 타이밍제어부 및 전원공급부와 결부하여 셧다운 신호를 출력하는 과정에 대해 설명한다.
도 17은 아날로그디지털 변환부, 타이밍제어부 및 전원공급부의 블록도이고, 도 18은 아날로그디지털 변환부가 블랭크 구간에 대응하여 동작하는 상태를 설명하기 위한 파형도이며, 도 19 및 도 20은 타이밍제어부의 판단 결과에 따른 전원공급부의 출력 상태를 설명하기 위한 도면이다.
도 17 내지 도 20에 도시된 바와 같이, 아날로그디지털 변환부(200)와 타이밍제어부(130)는 통신선(SPI)에 포함된 버스라인(SDI, SCLK, SDO, CS)을 통해 명령을 주고 받는다. 이때, 타이밍제어부(130)는 마스터로 선택되고 아날로그디지털 변환부(200)는 슬레이브로 선택된다.
타이밍제어부(130)는 블랭크 기간(VB) 동안 아날로그디지털 변환부(200)로부터 제1 내지 제n블록 디지털 전압(SV1 ~ SVn)을 공급받는다. 타이밍제어부(130)는 적어도 2회차의 블랭크 기간(VB) 동안 블록별 디지털 전압을 공급받고 이들 간의 차이값을 기반으로 쇼트나 과전류 발생 유무를 판단한다. 이를 위해, 타이밍제어부(130)에는 적어도 2회차의 블랭크 기간(VB) 동안 블록별 디지털 전압을 공급받고 이들 간의 차이값을 판단하는 판단부(131)와 판단부(131)의 결과에 따라 셧다운 신호(SDS)를 생성하는 셧다운 신호 생성부(136)를 포함한다.
예컨대, 판단부(131)는 "T1"의 제1블랭크 기간(VB) 동안 아날로그디지털 변환부(200)로부터 제1 내지 제n블록 디지털 전압(SV1 ~ SVn)에 대한 제1차 블록별 디지털 전압을 공급받는다. 이후, 판단부(131)는 "T2"의 제2블랭크 기간(VB) 동안 아날로그디지털 변환부(200)로부터 제1 내지 제n블록 디지털 전압(SV1 ~ SVn)에 대한 제2차 블록별 디지털 전압을 공급받는다.
판단부(131)는 제1차 블록별 디지털 전압과 제2차 블록별 디지털 전압을 비교하여 이들 간의 차이값이 0이면 패널에 쇼트나 과전류가 발생하지 않은 정상상태(Normal)로 판단한다. 이때, 판단부(131)는 셧다운 신호 생성부(136)에 로직로우의 신호를 공급하거나 아무런 신호도 공급하지 않는다. 따라서, 전원공급부(125)의 출력단(Vout)은 출력을 유지하게 된다.
이와 달리, 판단부(131)는 제1차 블록별 디지털 전압과 제2차 블록별 디지털 전압을 비교하여 이들 간의 차이값이 0을 넘어 허용 범위를 벗어나면 패널에 쇼트나 과전류가 발생한 비정상상태(Abnormal)로 판단한다. 이때, 판단부(131)는 셧다운 신호 생성부(136)에 로직하이의 신호를 공급한다. 따라서, 전원공급부(125)의 출력단(Vout)은 출력을 멈추고 턴오프 된다.
단편적인 예로, 도 20에서는 제1블랭크 기간(VB) 동안 센싱된 제1블록 디지털 전압(SV1)보다 제2블랭크 기간(VB) 동안 센싱된 제1블록 디지털 전압(SV1)이 허용 범위를 벗어난 전압값 "Ab(V)"을 가질 경우를 나타낸 예시이다.
제2블랭크 기간(VB) 동안 센싱된 제1블록 디지털 전압(SV1)이 허용 범위를 벗어난 전압값 "Ab(V)"을 가지므로, 셧다운 신호 생성부(136)는 로직로우(L)가 아닌 로직하이(H)의 셧다운 신호(SDS)를 출력한다. 그리고 전원공급부(125)의 출력단(Vout)은 출력을 멈추고 턴오프 된다.
한편, 위의 설명에서 판단부(131)와 셧다운 신호 생성부(136)는 이해를 돕기 위해 기능적으로 분리한 것일 뿐 이들은 하나로 통합될 수 있다. 그리고 본 발명에서는 판단부(131)와 셧다운 신호 생성부(136)가 타이밍제어부(130)에 포함된 것을 예로 하였으나 이들은 타이밍제어부(130)와 구분되어 별도로 구성될 수 있다. 그리고 앞서 설명된 허용 범위는 패널이나 출력 전원 등의 조건에 따라 설정될 수 있다.
한편, 제2실시예에 따른 구성요소는 도 9의 제1실시예와 같이 유기전계발광표시장치로 구성될 수 있다. 이때, 전류센싱부(190) 및 아날로그디지털 변환부(200)는 모두 제어회로보드(134)에 형성되거나 소스회로보드(157)와 제어회로보드(134)에 구분되어 형성된다.
이하, 본 발명의 제2실시예에 따른 유기전계발광표시장치의 구동방법에 대해 설명한다.
도 21은 본 발명의 제2실시예에 따른 유기전계발광표시장치의 구동방법을 설명하기 위한 흐름도이다. 도 21의 구동방법은 앞서 설명된 구성 중 하나 이상을 이용한 방식을 대표하는 것일 뿐 이에 한정되지 않으며, 설명의 이해를 돕기 위해 도 14 내지 도 20을 함께 참조한다.
먼저, 패널(160)에 영상을 표시한다(S210). 다음, 패널(160)에 블록별로 구분된 제1블록 내지 제3블록 전원배선(EVDD1 ~ EVDD3)을 통해 제1차 블록별 디지털 전압을 센싱한다(S220). 다음, 패널(160)에 블록별로 구분된 제1블록 내지 제3블록 전원배선(EVDD1 ~ EVDD3)을 통해 제2차 블록별 디지털 전압을 센싱한다(S230). 다음, 제1차 블록별 디지털 전압과 제2차 블록별 디지털 전압을 비교한다(S240). 다음, 제1차 블록별 디지털 전압과 제2차 블록별 디지털 전압 간의 차이값이 허용 범위를 벗어나는지 여부를 판단한다(S250). 다음, 제1차 블록별 디지털 전압과 제2차 블록별 디지털 전압 간의 차이값이 허용 범위에 포함되면(Y), 정상동작(S260)으로 판단하고 패널(160)에 전원을 공급하는 전원공급부(125)를 턴오프 시키는 셧다운 신호(SDS)를 미출력한다. 이후, 패널(160)은 영상을 계속 표시한다.
이와 달리, 제1차 블록별 디지털 전압과 제2차 블록별 디지털 전압 간의 차이값이 허용 범위를 벗어나면(N), 비정상동작(S270)으로 판단하고 패널(160)에 전원을 공급하는 전원공급부(125)를 턴오프 시키는 셧다운 신호(SDS)를 출력한다(S280). 이후, 패널(160)은 영상을 비표시한다.
이상 본 발명의 제2실시예는 패널에 블록별로 구분되어 배선된 제1전원배선을 통해 흐르는 전류를 적어도 2회차에 걸쳐 센싱하고 이들을 상호 비교하여 전원간의 쇼트나 과전류 발생시 전원공급부를 제어할 수 있는 유기전계발광표시장치와 이의 구동방법을 제공하는 효과가 있다.
이상 본 발명은 전원간의 쇼트나 과전류 발생 여부를 검출하는 회로를 이용하여 소자의 국부적인 연소(burnt)가 전면으로 확산되어 화재로 이어질 수 있는 가능성을 제거할 수 있는 유기전계발광표시장치와 이의 구동방법을 제공하는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
120: 영상처리부 125: 전원공급부
130: 타이밍제어부 150: 데이터구동부
140: 스캔구동부 160: 패널
170: 보상전압공급부 180: 전압센싱부
Vinit, Vref: 보상전압 190: 전류센싱부
200: 아날로그디지털 변환부 135: 쇼트검출부
131: 판단부 136: 셧다운 신호 생성부
EVDD1 ~ EVDD3: 제1블록 내지 제3블록 전원배선

Claims (12)

  1. 패널;
    상기 패널을 구동하는 구동부;
    상기 패널에 전원을 공급하는 전원공급부;
    상기 패널에 보상전압을 공급하는 보상전압공급부;
    상기 보상전압공급부로부터 출력된 상기 보상전압을 센싱하고 상기 보상전압과 내부에 설정된 임계전압을 비교하여 결과값을 출력하는 전압센싱부; 및
    상기 구동부를 제어하며, 상기 결과값을 기반으로 상기 전원공급부를 턴오프 시키는 셧다운 신호를 출력하는 쇼트검출부를 갖는 타이밍제어부를 포함하는 유기전계발광표시장치.
  2. 제1항에 있어서,
    상기 전압센싱부는
    상기 보상전압과 내부에 설정된 임계전압을 비교하여 상기 보상전압의 최저레벨과 최고레벨이 허용 범위를 벗어나는지 여부를 판단하는 것을 특징으로 하는 유기전계발광표시장치.
  3. 제1항에 있어서,
    상기 전압센싱부는
    상기 보상전압의 최저레벨을 센싱하는 제1비교기와, 상기 보상전압의 최고레벨을 센싱하는 제2비교기를 포함하며,
    상기 제1비교기는 제1임계전압단에 제1단자가 연결되고 상기 보상전압공급부의 출력단에 제2단자가 연결되며 상기 쇼트검출부에 출력단이 연결되고,
    상기 제2비교기는 상기 보상전압공급부의 출력단에 제1단자가 연결되고 제2임계전압단에 제2단자가 연결되며 상기 쇼트검출부에 출력단이 연결된 것을 특징으로 하는 유기전계발광표시장치.
  4. 제3항에 있어서,
    상기 제1임계전압단과 상기 제2임계전압단에 공급되는 전압은 음의 전압인 것을 특징으로 하는 유기전계발광표시장치.
  5. 제1항에 있어서,
    상기 보상전압은
    상기 패널의 서브 픽셀들에 공급되는 초기화전압과 기준전압 중 하나 이상을 포함하는 유기전계발광표시장치.
  6. 패널에 영상을 표시하는 단계;
    상기 패널에 공급되는 보상전압을 센싱하는 단계;
    상기 보상전압과 임계전압을 비교하는 단계; 및
    상기 보상전압이 허용 범위를 벗어나면 상기 패널에 전원을 공급하는 전원공급부를 턴오프 시키는 셧다운 신호를 출력하는 단계를 포함하는 유기전계발광표시장치의 구동방법.
  7. 제6항에 있어서,
    상기 보상전압과 임계전압을 비교하는 단계는
    상기 보상전압과 상기 임계전압을 비교하여 상기 보상전압의 최저레벨과 최고레벨이 허용 범위를 벗어나는지 여부를 판단하는 것을 특징으로 하는 유기전계발광표시장치의 구동방법.
  8. 블록별로 구분된 전원배선을 포함하는 패널;
    상기 패널을 구동하는 구동부;
    상기 블록별로 구분된 전원배선을 통해 전원을 공급하는 전원공급부;
    상기 블록별로 구분된 전원배선을 통해 흐르는 전류를 센싱하고 센싱된 블록별 전류를 블록별 아날로그 전압으로 증폭하여 출력하는 전류센싱부;
    상기 전류센싱부로부터 공급된 상기 블록별 아날로그 전압을 블록별 디지털 전압으로 변환하여 출력하는 아날로그디지털 변환부; 및
    상기 구동부를 제어하며 상기 아날로그디지털 변환부로부터 공급된 상기 블록별 디지털 전압을 이용하여 과전류 발생 여부를 판단하고 상기 과전류 발생시 상기 전원공급부를 턴오프 시키는 셧다운 신호를 출력하는 타이밍제어부를 포함하는 유기전계발광표시장치.
  9. 제8항에 있어서,
    상기 타이밍제어부는
    상기 아날로그디지털 변환부와의 통신을 통해 제1차 블록별 디지털 전압과 제2차 블록별 디지털 전압을 공급받고,
    상기 제1차 블록별 디지털 전압과 상기 제2차 블록별 디지털 전압을 비교하여 이들 간의 차이값이 허용 범위를 벗어나면 상기 셧다운 신호를 출력하는 것을 특징으로 하는 유기전계발광표시장치.
  10. 제9항에 있어서,
    상기 제1차 블록별 디지털 전압은 제1블랭크 기간 동안 센싱된 블록별 전류에 대응되고, 상기 제2차 블록별 디지털 전압은 제2블랭크 기간 동안 센싱된 블록별 전류에 대응되는 것을 특징으로 하는 유기전계발광표시장치.
  11. 패널에 영상을 표시하는 단계;
    상기 패널에 블록별로 구분된 전원배선을 통해 제1차 블록별 디지털 전압을 센싱하는 단계;
    상기 패널에 블록별로 구분된 전원배선을 통해 제2차 블록별 디지털 전압을 센싱하는 단계;
    상기 제1차 블록별 디지털 전압과 상기 제2차 블록별 디지털 전압을 비교하여 이들 간의 차이값이 허용 범위를 벗어나는지 여부를 판단하는 단계; 및
    상기 제1차 블록별 디지털 전압과 상기 제2차 블록별 디지털 전압 간의 차이값이 상기 허용 범위를 벗어나면 상기 패널에 전원을 공급하는 전원공급부를 턴오프 시키는 셧다운 신호를 출력하는 단계를 포함하는 유기전계발광표시장치의 구동방법.
  12. 제11항에 있어서,
    상기 제1차 블록별 디지털 전압은 제1블랭크 기간 동안 센싱된 블록별 전류에 대응되고, 상기 제2차 블록별 디지털 전압은 제2블랭크 기간 동안 센싱된 블록별 전류에 대응되는 것을 특징으로 하는 유기전계발광표시장치의 구동방법.
KR20120106565A 2012-09-25 2012-09-25 유기전계발광표시장치와 이의 구동방법 KR101492694B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR20120106565A KR101492694B1 (ko) 2012-09-25 2012-09-25 유기전계발광표시장치와 이의 구동방법
US13/718,739 US8946994B2 (en) 2012-09-25 2012-12-18 Organic light emitting display device and driving method thereof
CN201210553875.5A CN103680392B (zh) 2012-09-25 2012-12-19 有机发光显示装置及其驱动方法
DE102012112817.0A DE102012112817B4 (de) 2012-09-25 2012-12-20 Organische lichtemittierende anzeigevorrichtung
US14/591,645 US9378673B2 (en) 2012-09-25 2015-01-07 Organic light emitting display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20120106565A KR101492694B1 (ko) 2012-09-25 2012-09-25 유기전계발광표시장치와 이의 구동방법

Publications (2)

Publication Number Publication Date
KR20140041968A true KR20140041968A (ko) 2014-04-07
KR101492694B1 KR101492694B1 (ko) 2015-02-12

Family

ID=50651234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20120106565A KR101492694B1 (ko) 2012-09-25 2012-09-25 유기전계발광표시장치와 이의 구동방법

Country Status (1)

Country Link
KR (1) KR101492694B1 (ko)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140143593A (ko) * 2013-06-07 2014-12-17 삼성디스플레이 주식회사 유기전계발광 표시장치
KR20150142734A (ko) * 2014-06-11 2015-12-23 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20160082736A (ko) * 2014-12-29 2016-07-11 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR20170080327A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 유기발광 표시장치
KR20170080264A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 유기발광다이오드표시장치 및 이의 구동방법
KR20180059071A (ko) * 2016-11-25 2018-06-04 엘지디스플레이 주식회사 표시 장치 구동 회로와 이를 포함하는 표시 장치
KR20190067454A (ko) * 2017-12-07 2019-06-17 엘지디스플레이 주식회사 소스 드라이버 ic 및 이를 포함하는 유기 발광 표시 장치
KR20190075712A (ko) * 2017-12-21 2019-07-01 엘지디스플레이 주식회사 표시장치
KR20190127368A (ko) * 2018-05-04 2019-11-13 엘지디스플레이 주식회사 데이터 구동 회로, 디스플레이 패널 및 디스플레이 장치
US10699636B2 (en) 2018-02-19 2020-06-30 Samsung Display Co., Ltd. Display device
US11887528B2 (en) 2021-12-13 2024-01-30 Samsung Display Co., Ltd. Display device and method of driving display device
US12020607B2 (en) 2022-06-22 2024-06-25 Samsung Display Co., Ltd. Display apparatus and method of driving the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102463830B1 (ko) * 2015-12-31 2022-11-04 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR102518922B1 (ko) * 2016-01-21 2023-04-07 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3976069B2 (ja) 2001-12-06 2007-09-12 富士電機ホールディングス株式会社 パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法
JP2005181951A (ja) 2003-11-25 2005-07-07 Tohoku Pioneer Corp 自発光表示モジュールおよび同モジュールにおける欠陥状態の検証方法
KR20120013777A (ko) * 2010-08-06 2012-02-15 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 전원 공급 방법
KR101254263B1 (ko) * 2010-11-23 2013-04-12 삼성디스플레이 주식회사 전원 변환기, 직류-직류 변환기를 포함하는 표시 장치, 표시 장치를 포함하는 시스템 및 표시 장치의 구동 방법

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140143593A (ko) * 2013-06-07 2014-12-17 삼성디스플레이 주식회사 유기전계발광 표시장치
KR20150142734A (ko) * 2014-06-11 2015-12-23 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20160082736A (ko) * 2014-12-29 2016-07-11 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR20170080327A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 유기발광 표시장치
KR20170080264A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 유기발광다이오드표시장치 및 이의 구동방법
KR20180059071A (ko) * 2016-11-25 2018-06-04 엘지디스플레이 주식회사 표시 장치 구동 회로와 이를 포함하는 표시 장치
KR20190067454A (ko) * 2017-12-07 2019-06-17 엘지디스플레이 주식회사 소스 드라이버 ic 및 이를 포함하는 유기 발광 표시 장치
KR20190075712A (ko) * 2017-12-21 2019-07-01 엘지디스플레이 주식회사 표시장치
US10699636B2 (en) 2018-02-19 2020-06-30 Samsung Display Co., Ltd. Display device
KR20190127368A (ko) * 2018-05-04 2019-11-13 엘지디스플레이 주식회사 데이터 구동 회로, 디스플레이 패널 및 디스플레이 장치
US11887528B2 (en) 2021-12-13 2024-01-30 Samsung Display Co., Ltd. Display device and method of driving display device
US12020607B2 (en) 2022-06-22 2024-06-25 Samsung Display Co., Ltd. Display apparatus and method of driving the same

Also Published As

Publication number Publication date
KR101492694B1 (ko) 2015-02-12

Similar Documents

Publication Publication Date Title
KR101492694B1 (ko) 유기전계발광표시장치와 이의 구동방법
US9378673B2 (en) Organic light emitting display device and driving method thereof
KR101676259B1 (ko) 유기 발광 표시 장치
KR102611032B1 (ko) 디스플레이 장치 및 구동 방법
KR20180025522A (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR101492693B1 (ko) 유기전계발광표시장치와 이의 구동방법
KR20150025953A (ko) 유기 발광 표시 장치
KR20150027351A (ko) 유기 발광 표시 장치
KR102344969B1 (ko) 유기발광표시패널 및 유기발광표시장치
US20170154577A1 (en) Organic light emitting display (oled) and method of driving the same
KR20170064163A (ko) 유기발광표시장치 및 그 구동방법
KR20180036855A (ko) 유기발광표시패널, 유기발광표시장치, 소스 드라이버 집적회로, 소스 드라이버 집적회로 동작방법, 및 유기발광표시장치 구동방법
KR20160055324A (ko) 유기발광표시장치 및 유기발광표시패널
KR102595505B1 (ko) 유기발광 표시장치와 그의 전기적 특성 센싱 방법
KR20170062575A (ko) 유기발광 표시장치 및 그 보상 방법
KR20170064168A (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동 방법
KR20160082852A (ko) 유기발광표시장치 및 그 구동방법
US20170011687A1 (en) Devices and methods for applying data voltage signal, display panels and display devices
KR20140035724A (ko) 화소 회로와 그 구동 방법 및 이를 이용한 유기 발광 표시 장치
KR20170081033A (ko) 컨트롤러, 유기발광표시장치 및 그 구동방법
KR20170015596A (ko) 컨트롤러, 유기발광표시장치 및 그 구동방법
KR102679100B1 (ko) 디스플레이 장치, 데이터 구동 회로 및 구동 방법
KR101966862B1 (ko) 유기전계발광표시장치
KR20160059838A (ko) 유기전계 발광표시장치 및 이의 구동방법
KR20180039804A (ko) 컨트롤러, 유기발광표시장치 및 유기발광표시장치의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 6