KR20140041080A - Flexible circuit clad laminate, printed circuit board using it, and method of manufacturing the same - Google Patents

Flexible circuit clad laminate, printed circuit board using it, and method of manufacturing the same Download PDF

Info

Publication number
KR20140041080A
KR20140041080A KR1020120108008A KR20120108008A KR20140041080A KR 20140041080 A KR20140041080 A KR 20140041080A KR 1020120108008 A KR1020120108008 A KR 1020120108008A KR 20120108008 A KR20120108008 A KR 20120108008A KR 20140041080 A KR20140041080 A KR 20140041080A
Authority
KR
South Korea
Prior art keywords
copper
layer
coat layer
tie coat
polymer film
Prior art date
Application number
KR1020120108008A
Other languages
Korean (ko)
Other versions
KR101421702B1 (en
Inventor
김경각
우경녕
최성훈
정호영
방성환
김태현
오원근
Original Assignee
엘에스엠트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스엠트론 주식회사 filed Critical 엘에스엠트론 주식회사
Priority to KR1020120108008A priority Critical patent/KR101421702B1/en
Publication of KR20140041080A publication Critical patent/KR20140041080A/en
Application granted granted Critical
Publication of KR101421702B1 publication Critical patent/KR101421702B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/16Layered products comprising a layer of synthetic resin specially treated, e.g. irradiated
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/28Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00Treatment by energy or chemical effects
    • B32B2310/14Corona, ionisation, electrical discharge, plasma treatment
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00Metals, their alloys or their compounds
    • B32B2311/12Copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/04Insulators

Abstract

The purpose of the present invention is to provide a flexible circuit copper-clad laminate with excellent etching characteristics, peel strength, and curl characteristics. The flexible circuit copper-clad laminate according to the present invention includes a polymer film, a tie-coat layer formed on at least one surface of the polymer film, and a copper (Cu) layer formed on the tie-coat layer. The tie-coat layer is composed of an alloy containing 10.0-70.0 wt% of molybdenum (Mo), 0.5-20.0 wt% of cobalt (Co), and a remaining part of nickel (Ni).

Description

연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법{Flexible circuit clad laminate, printed circuit board using it, and method of manufacturing the same}TECHNICAL FIELD [0001] The present invention relates to a flexible circuit clad laminate, a printed circuit board using the same, and a method of manufacturing the same.

본 발명은 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법에 관한 것으로서, 구체적으로는 에칭성, 고온 박리강도, 상온 박리강도 등이 우수한 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flexible circuit copper-clad laminate, a printed circuit board using the same, and a manufacturing method thereof, and more particularly to a flexible circuit copper-clad laminate having excellent etchability, high-temperature peel strength, ≪ / RTI >

인쇄 회로기판(PCB; Printed circuit board)은 각종 부품을 접속할 전기 배선을 회로 설계에 따라 배선 도형으로 표현한 것으로 각종 부품을 연결하거나 지지해주는 역할을 한다. 특히, 노트북 컴퓨터, 휴대폰, PDA, 소형 비디오 카메라 및 전자수첩 등의 전자기기의 발달에 따라 인쇄 회로기판의 수요가 증대되었다. 나아가 상기의 전자기기들은 휴대성이 강조되면서 점점 소형화 및 경량화 되어가는 추세이다. 따라서 인쇄 회로기판은 더욱 집적화, 소형화, 경량화 되고 있다.A printed circuit board (PCB) is a wiring diagram that expresses the electrical wiring to connect various components according to the circuit design. It serves to connect or support various components. In particular, the demand for printed circuit boards has increased with the development of electronic devices such as notebook computers, mobile phones, PDAs, compact video cameras, and electronic notebooks. Furthermore, the above electronic devices are becoming increasingly smaller and lighter in weight as portability is emphasized. Therefore, printed circuit boards are being further integrated, miniaturized, and lightweight.

상기 인쇄 회로기판은 그 물리적 특성에 따라 리지드(rigid) 인쇄 회로기판, 연성(flexible) 인쇄 회로기판, 이 두 가지가 결합된 리지드-플렉서블 인쇄 회로기판 및 리지드-플렉서블 인쇄 회로기판과 유사한 멀티-플렉서블 인쇄 회로기판으로 나뉜다. 특히, 연성 인쇄 회로기판의 원자재인 연성회로 동박 적층판(FCCL; flexible circuit clad laminate)은 휴대폰, 디지털캠코더, 노트북, LCD 모니터 등 디지털 가전제품에 사용되는 것으로서 굴곡성이 크고 경박단소화에 유리한 특성 때문에 최근 수요가 급속히 증가하고 있다.The printed circuit board may include a rigid printed circuit board, a flexible printed circuit board, a rigid-flexible printed circuit board coupled to the rigid printed circuit board, and a rigid-flexible printed circuit board similar to a multi- It is divided into printed circuit board. In particular, flexible circuit clad laminate (FCCL), which is a raw material of flexible printed circuit boards, is used in digital home appliances such as mobile phones, digital camcorders, notebooks, and LCD monitors, Demand is rapidly increasing.

연성회로 동장 적층판은 폴리머 필름층과 금속 전도층을 적층한 것으로 가요성을 갖는 것이 특징이다. 연성회로 동장 적측판은 특히 유연성이나 굴곡성이 요구되는 전자기기 또는 전자기기의 소재 부분에 이용되며, 전자기기의 소형화, 경량화에 공헌하고 있다.The flexible circuit copper-clad laminate is a laminate of a polymer film layer and a metal conductive layer, and is flexible. Flexible circuit pendant side plates are used in parts of electronic equipment or electronic equipment that require flexibility and flexibility, contributing to miniaturization and weight reduction of electronic equipment.

이와 같은 기술과 관련된 종래의 연성회로 동박 적층판은 크게 동박에 폴리이미드계 수지를 도포하는 방식과 폴리머 필름 위에 구리를 증착하는 방식으로 나뉘어진다. 특히 구리 증착 방식은 매우 얇은 두께의 구리막 형성이 가능하다. Conventional flexible circuit copper-clad laminates related to this technology are largely divided into a method of applying a polyimide resin to a copper foil and a method of depositing copper on a polymer film. Particularly, the copper deposition method can form a very thin copper film.

증착 방식의 연성회로 동박 적층판은 폴리머 필름 위에 스퍼터링(sputtering) 방식으로 타이코트(tiecoat)층을 형성한 후, 이를 구리 전해 도금조를 통해 연속적으로 통과시키면서 구리를 전해 도금하여 제조한다.The flexible circuit copper-clad laminate of the evaporation type is manufactured by forming a tie-coat layer on a polymer film by sputtering method and then electrolytically plating copper while continuously passing the tiecoat layer through a copper electrolytic plating bath.

상기 제작된 연성회로 동박 적층판은 회로 형성 후 회로상에 반도체 칩이나 전기 소자 등이 실장되어 사용되며, 드라이버 IC(Driver IC)의 소형화, 다핀화, 협 피치(pitch)화가 급속히 진행되고 있는 상황이다. 따라서, 에칭성, 박리강도, 컬(curl) 특성 등의 물성이 우수한 연성회로 동박 적층판이 요구되는 실정이다.In the fabricated flexible circuit copper-clad laminate, a semiconductor chip, an electric element, or the like is mounted on a circuit after the circuit is formed, and a miniaturization, a multi-pin, and a narrow pitch of a driver IC are rapidly proceeding . Accordingly, there is a demand for a flexible circuit copper-clad laminate having excellent physical properties such as an etching property, a peel strength, and a curl characteristic.

그러나, 타이코트 층으로서 NiCr 합금, NiMoV 합금 또는 NiMoTi 합금 등을 주로 사용하는 기존의 연성회로 동박 적층판은 이러한 요구를 충족시키지 못하는 문제점이 있다.However, the existing flexible circuit copper-clad laminate mainly using NiCr alloy, NiMoV alloy, NiMoTi alloy, or the like as the tie coat layer does not satisfy such a demand.

본 발명은 상술한 종래기술을 고려하여 창안된 것으로서, 에칭성, 고온 박리강도, 상온 박리강도 등의 물성이 우수한 연성회로 동박 적층판을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a flexible circuit copper-clad laminate which has been developed in consideration of the above-described conventional techniques and has excellent physical properties such as an etching property, a high-temperature peeling strength, and a peeling strength at room temperature.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 연성회로 동장 적층판은, 폴리머 필름, 상기 폴리머 필름의 적어도 일 면에 형성되는 타이코트(tiecoat) 층 및 상기 타이코트 층 상에 형성되는 구리(Cu) 층을 포함하는 연성회로 동장 적층판으로서, 상기 타이코트 층은 10.0wt% 내지 70.0wt% 의 몰리브덴(Mo), 0.5wt% 내지 20.0wt% 의 코발트(Co) 및 잔부의 니켈(Ni)을 함유하는 합금으로 이루어진다.According to another aspect of the present invention, there is provided a flexible circuit copper clad laminate comprising: a polymer film; a tiecoat layer formed on at least one side of the polymer film; and a copper (Cu) Wherein the tie coat layer contains 10.0 wt% to 70.0 wt% of molybdenum (Mo), 0.5 wt% to 20.0 wt% of cobalt (Co), and the balance of nickel (Ni) Alloy.

상기 타이코트 층 중 상기 폴리머 필름과 접하는 계면 영역은 2.5at% 이하의 산소 함유량을 가질 수 있다.The interface region of the tie coat layer in contact with the polymer film may have an oxygen content of 2.5at% or less.

상기 타이코트 층의 부식전류밀도는 0.6mA/cm2 이상일 수 있다.The corrosion current density of the tie coat layer may be 0.6 mA / cm 2 or more.

상기 타이코트 층의 두께는 5nm 내지 35nm 일 수 있다.The thickness of the tie coat layer may be between 5 nm and 35 nm.

상기 폴리머 필름은 열경화성 수지, 열가소성 수지, 폴리에스테르 수지, 폴리이미드 수지, 축중합체 또는 이들 중 적어도 2 이상의 혼합물 중 적어도 하나로 이루어질 수 있다.The polymer film may be made of at least one of a thermosetting resin, a thermoplastic resin, a polyester resin, a polyimide resin, a condensation polymer, or a mixture of at least two of the above.

상기 폴리머 필름은 폴리이미드 수지일 수 있다.The polymer film may be a polyimide resin.

상기 구리 층은, 상기 타이코트 층에 형성되는 구리 시드 층; 및 상기 구리 시드 층에 형성되는 구리 피막 층을 포함할 수 있다.Wherein the copper layer comprises: a copper seed layer formed on the tie coat layer; And a copper coating layer formed on the copper seed layer.

상기 구리 시드 층의 두께는 20nm 내지 100nm 일 수 있다.The thickness of the copper seed layer may be 20 nm to 100 nm.

상기 구리 피막 층의 두께는 5㎛ 내지 15㎛ 일 수 있다.The thickness of the copper coating layer may be 5 탆 to 15 탆.

한편, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 연성회로 기판은, 상기 연셩회로 동장 적층판의 구리 층에 형성된 배선 패턴을 구비한다.According to another aspect of the present invention, there is provided a flexible circuit board, including a wiring pattern formed on a copper layer of the flexible circuit copper-clad laminate.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 연성회로 동장 적층판의 제조 방법은, (a) 폴리머 필름을 준비하는 단계; (b) 상기 폴리머 필름의 적어도 일 면에 10.0wt% 내지 70.0wt% 의 몰리브덴(Mo), 0.5wt% 내지 20.0wt% 의 코발트(Co) 및 잔부의 니켈(Ni)을 함유하는 합금으로 이루어지는 타이코트 층을 형성하는 단계; 및 (c) 상기 타이코트 층 상에 구리 층을 형성하는 단계; 를 포함한다.According to an aspect of the present invention, there is provided a method of fabricating a flexible circuit copper-clad laminate, comprising: (a) preparing a polymer film; (b) a tie consisting of an alloy containing molybdenum (Mo), 0.5 wt% to 20.0 wt% of cobalt (Co) and the balance of nickel (Ni) in an amount of 10.0 wt% to 70.0 wt% Forming a coat layer; And (c) forming a copper layer on the tie coat layer; .

상기 (a)단계는, 상기 폴리머 필름을 플라즈마 처리함으로써 표면의 오염 물질의 제거와 표면의 개질을 실시하는 단계를 포함할 수 있다.The step (a) may include a step of removing the contaminants on the surface and modifying the surface by plasma-treating the polymer film.

상기 (b)단계는, 상기 폴리머 필름에 타이코트 층을 스퍼터링(sputtering)법을 사용하여 증착하는 단계일 수 있다.The step (b) may be a step of depositing a tie coat layer on the polymer film by using a sputtering method.

상기 (b)단계는, 상기 타이코트 층 중 상기 폴리머 필름과 접하는 계면 영역이 2.5at% 이하의 산소 함유량을 갖도록 하는 단계일 수 있다.In the step (b), an interface region of the tie coat layer in contact with the polymer film may have an oxygen content of 2.5at% or less.

상기 (c)단계는, 상기 타이코트 층에 구리 시드 층을 형성한 후 상기 구리 시드 층에 구리 피막 층을 형성하는 단계일 수 있다.The step (c) may be a step of forming a copper seed layer on the tie coat layer and then forming a copper coating layer on the copper seed layer.

상기 구리 시드 층은 상기 타이코트 층에 스퍼터링법에 의해 증착되며, 상기 구리 피막 층은 상기 구리 시드 층에 전해도금법에 의해 도금될 수 있다.The copper seed layer is deposited on the tie coat layer by sputtering, and the copper coating layer may be plated on the copper seed layer by electrolytic plating.

한편, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 연성회로 기판의 제조 방법은, 상기 연성회로 동장 적층판의 제조 단계; 및 상기 연성회로 동장 적층판의 구리 층에 배선 패턴을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a flexible circuit board, including: fabricating the flexible circuit copper-clad laminate; And forming a wiring pattern on the copper layer of the flexible circuit copper clad laminate.

본 발명에 따르면, 폴리머 필름 상에 형성되는 타이코트층을 이루는 합금이 니켈(Ni), 몰리브덴(Mo) 및 코발트(Co)를 포함하도록 하며, 합금에 포함되는 금속의 함량비, 타이코트 층에 존재하는 산소의 함유량 등을 조절함으로써 연성회로 동박 적층판의 물성을 향상시키는 효과를 얻는다.According to the present invention, the alloy constituting the tie-coat layer formed on the polymer film includes nickel (Ni), molybdenum (Mo), and cobalt (Co), and the content ratio of the metal contained in the alloy, The effect of improving the physical properties of the flexible circuit copper-clad laminate is obtained by controlling the content of oxygen and the like.

본 명세서에 첨부되는 다음의 도면은 본 발명의 바람직한 실시예를 예시하는 것이며, 상술한 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
도 1은 본 발명에 따른 연성회로 동박 적층판의 단면도이다.
도 2는 본 발명에 따른 연성회로 동박 적층판의 제조 방법을 나타내는 순서도이다.
BRIEF DESCRIPTION OF THE DRAWINGS The accompanying drawings, which are incorporated in and form a part of the specification, illustrate preferred embodiments of the invention and, together with the description of the invention given above, serve to further the understanding of the technical idea of the invention. And should not be construed as limiting.
1 is a sectional view of a flexible circuit copper-clad laminate according to the present invention.
2 is a flowchart showing a method of manufacturing a flexible circuit copper-clad laminate according to the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정하여 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, terms and words used in the present specification and claims should not be construed as limited to ordinary or dictionary terms, and the inventor should appropriately interpret the concept of the term appropriately in order to describe its own invention in the best way. It should be interpreted in accordance with the meaning and concept consistent with the technical idea of the present invention based on the principle that it can be defined. Therefore, the embodiments described in this specification and the configurations shown in the drawings are merely the most preferred embodiments of the present invention and do not represent all the technical ideas of the present invention. Therefore, It is to be understood that equivalents and modifications are possible.

도 1 및 도 2를 참조하여 본 발명에 따른 연성회로 동박 적층판 및 그 제조 방법을 설명하기로 한다. 1 and 2, a flexible circuit copper-clad laminate according to the present invention and a method of manufacturing the same will be described.

도 1은 본 발명에 따른 연성회로 동박 적층판의 단면도이고, 도 2는 본 발명에 따른 연성회로 동박 적층판의 제조 방법을 나타내는 순서도이다.FIG. 1 is a cross-sectional view of a flexible circuit copper-clad laminate according to the present invention, and FIG. 2 is a flowchart showing a method of manufacturing a flexible circuit copper-clad laminate according to the present invention.

도 1 및 도 2를 참조하면, 본 발명에 따른 연성회로 동박 적층판은 폴리머 필름(1), 타이코트 층(2) 및 구리 층(3)이 순차적으로 적층되어 이루어진다.1 and 2, a flexible circuit copper-clad laminate according to the present invention comprises a polymer film 1, a tie coat layer 2, and a copper layer 3 sequentially laminated.

상기 폴리머 필름(1)은 열 경화성 수지, 열 가소성 수지, 폴리에스테르 수지, 폴리이미드 수지, 축중합체 또는 이들로부터 선택된 적어도 2 이상의 혼합물 중 적어도 하나로 이루어진 단일층 또는 복합층의 필름이다. 상기 폴리머 필름(1)은 필러(filler)(또는 필러 없이), 직조 유리(woven glass), 비 직조 유리(non woven glass) 및/또는 다른 섬유재료로 만들어질 수 있다. The polymer film (1) is a film of a single layer or a multiple layer composed of at least one of a thermosetting resin, a thermoplastic resin, a polyester resin, a polyimide resin, a condensation polymer or a mixture of at least two or more thereof. The polymer film 1 may be made of a filler (or no filler), woven glass, non woven glass and / or other textile materials.

상기 열 경화성 수지로는 페놀 수지, 페놀알데하이드 수지, 푸란 수지, 아미노플라스트 수지, 알키드 수지, 알릴 수지, 에폭시 수지, 에폭시 프리프레그(prepreg), 폴리우레탄 수지, 열 경화성 폴리에스테르 수지, 실리콘 수지 등이 사용될 수 있다. 상기 열 가소성 수지로는 폴리에틸렌, 폴리프로필렌, 에틸렌/비닐 공중합체, 에틸렌 아크릴산 공중합체 등이 사용될 수 있다. 상기 폴리에스테르 수지로는 2가 지방족과 방향족 카르복실산과 디올 또는 트리올로 제조된 것들이 사용될 수 있다. 상기 폴리이미드 수지는 특히 유용한데, 이것은 4가 산 2 무수물(tetrabasic acid dianhydride)을 방향족 디아민과 접촉시켜 폴리아믹산을 산출한 후 이것이 열 또는 촉매에 의해 고분자 중량 선형 폴리이미드로 변화하는 반응을 통해서 얻을 수 있다. 상기 축중합체로는 폴리아미드, 폴리에테르 이미드, 폴리술폰, 폴리에테르술폰, 폴리벤즈아졸, 방향족 폴리술폰 등이 사용될 수 있다. 상기 폴리머 필름(1)은 타이코트 층(2)을 증착시키기 전에 전처리 공정을 거치게 된다. 즉, 상기 폴리머 필름(1)은 표면의 오염 물질을 제거하고 표면을 개질하기 위해 타이코트 층(2)의 형성에 앞서 플라즈마 처리 된다.Examples of the thermosetting resin include phenol resin, phenol aldehyde resin, furan resin, aminoplast resin, alkyd resin, allyl resin, epoxy resin, epoxy prepreg, polyurethane resin, thermosetting polyester resin, Can be used. Examples of the thermoplastic resin include polyethylene, polypropylene, ethylene / vinyl copolymer, and ethylene acrylic acid copolymer. As the polyester resin, those prepared from a dihydric aliphatic and aromatic carboxylic acid and a diol or triol can be used. The polyimide resin is particularly useful because it is obtained by bringing a tetrabasic acid dianhydride into contact with an aromatic diamine to yield a polyamic acid and then converting it into heat and / or a polymeric weight linear polyimide . As the condensation polymer, polyamide, polyether imide, polysulfone, polyethersulfone, polybenzazole, aromatic polysulfone and the like can be used. The polymer film (1) is subjected to a pretreatment process before depositing the tie coat layer (2). That is, the polymer film 1 is plasma-treated prior to the formation of the tie coat layer 2 to remove contaminants on the surface and modify the surface.

상기 타이코트 층(2)은 폴리머 필름(1)의 양 면 중 적어도 일 면에 형성되는 것으로서, 몰리브덴(Mo), 코발트(Co) 및 잔부의 니켈(Ni)을 함유하는 합금으로 이루어진다. 상기 타이코트 층(2)은 폴리머 필름(1)에 건식 도금법의 일종인 스퍼터링(sputtering)법에 의해 증착될 수 있으며, 대략 5nm 내지 35nm 의 두께로 형성되는 것이 바람직하다. 상기 타이코트 층(2)의 두께가 5nm 미만인 경우에는 배선 패턴 형성을 위한 에칭 시에 박리 강도 저하의 염려가 있으며, 35nm를 초과하는 경우에는 에칭 공정이 용이하지 않게 되는 문제점이 있다.The tie coat layer 2 is formed on at least one surface of the both surfaces of the polymer film 1 and is made of an alloy containing molybdenum (Mo), cobalt (Co), and the remainder nickel (Ni). The tie coat layer 2 may be deposited on the polymer film 1 by a sputtering method, which is a kind of dry plating method, and is preferably formed to a thickness of about 5 nm to 35 nm. When the thickness of the tie coat layer 2 is less than 5 nm, the peeling strength may be lowered at the time of etching for forming the wiring pattern. If the thickness is more than 35 nm, the etching process may not be easy.

상기 합금을 이루는 몰리브덴의 함량은 합금의 전체 중량 대비 대략 10.0wt% 내지 70.0wt% 인 것이 바람직하다. 상기 몰리브덴의 함량이 10.0wt% 미만인 경우에는 에칭성이 떨어지는 문제점, 즉 부식전류 밀도값이 지나치게 낮게 측정(0.6mA/cm2 미만)되는 문제점이 있다. 상기 부식전류 밀도가 0.6mA/cm2 미만으로 측정되는 경우 에칭 시에 잔사가 남으므로 이온 마이그레이션(ion-migration) 발생으로 인해 배선간 단락의 문제가 발생할 수 있다. 반대로, 상기 몰리브덴의 함량이 70.0wt% 를 초과하는 경우에는 타이코트 층(2)의 가공성이 떨어지는 현상이 발생될 수 있다. 여기서, 상기 타이코트 층(2)의 가공성이 떨어진다는 것은 취성이 강해진다는 것을 의미하는 것이다. 따라서, 가공성이 떨어지는 경우 스퍼터링 시에 타겟이 깨지는 현상이 발생될 수 있다. The content of molybdenum constituting the alloy is preferably about 10.0 wt% to 70.0 wt% with respect to the total weight of the alloy. When the content of the molybdenum is less than 10.0 wt%, there is a problem that the etching property is poor, that is, the corrosion current density value is measured too low (less than 0.6 mA / cm 2 ). If the corrosion current density is measured to be less than 0.6 mA / cm 2 , residues may remain at the time of etching, which may cause a short circuit between the wirings due to ion migration. On the contrary, when the content of the molybdenum exceeds 70.0 wt%, the tie coat layer 2 may be inferior in workability. Here, when the workability of the tie coat layer 2 is deteriorated, it means that the brittleness is strengthened. Therefore, when the workability is low, the target may be broken at the time of sputtering.

상기 합금 내에 존재하는 코발트의 함량은 대략 0.5wt% 내지 20wt% 인 것이 바람직하다. 상기 코발트의 함량이 0.5wt% 미만인 경우에는 연성회로 동장 적층판의 상온 박리강도가 지나치게 약해지는 문제점이 있다. 반대로, 상기 코발트의 함량이 20wt% 를 초과하는 경우에는 고온 박리강도가 지나치게 약해지는 문제점이 있다. 상기 박리 강도가 일정 수치 미만(고온: 0.4kgf/cm 미만, 상온: 0.6kgf/cm 미만)으로 떨어지는 경우에는 협피치화가 적용된 연성회로 동장 적층판에 있어서, 외부 온도 변화에 따른 박리 현상(폴리머 필름-타이코트 사이의)이 발생되는 문제점이 있다.The content of cobalt present in the alloy is preferably about 0.5 wt% to 20 wt%. When the content of the cobalt is less than 0.5 wt%, the peeling strength at room temperature of the flexible circuit copper clad laminate becomes too weak. On the contrary, when the content of the cobalt exceeds 20 wt%, there is a problem that the high-temperature peel strength becomes too weak. In the case where the peel strength falls below a certain value (high temperature: less than 0.4 kgf / cm and room temperature: less than 0.6 kgf / cm), the peeling phenomenon (polymer film- Tie coat ") occurs.

따라서, 에칭성, 고온/상온 박리강도 특성 및 가공성 등이 우수한 연성회로 동장 적층판을 얻기 위해서는 타이코트 층(2)을 이루는 합금에 함유된 몰리브덴의 함량 범위를 10wt% 내지 70wt% 로 제한하고, 코발트의 함량 범위를 0.5wt% 내지 20wt% 로 제한하는 것이 바람직하다.Therefore, in order to obtain a flexible circuit copper-clad laminate having excellent etching properties, high temperature / room temperature peel strength characteristics and workability, the content range of molybdenum contained in the alloy constituting the tie coat layer 2 is limited to 10 wt% to 70 wt% Is limited to 0.5 wt% to 20 wt%.

한편, 상기 타이코트 층(2)의 형성을 위한 스퍼터링 공정 시에 챔버의 진공도를 조절함으로써 타이코트 층(2)이 갖는 산소 함유량을 조절할 수 있는데, 타이코트 층(2)에 있어서 폴리머 필름(1)과 접하는 계면 영역에서의 산소 함유량은 2.5at%(atomic percent) 이하인 것이 바람직하다. 이는, 상기 타이코트 층(2)의 계면 영역에서의 산소 함유량이 2.5at%를 초하는 경우에는 특히 고온 박리강도 특성이 떨어지는 현상(0.4kgf/cm 미만으로)이 발생되기 때문이다. 한편, 상기 계면 영역에서의 산소 함유량이 0at%에 근접할 수록 고온 박리강도 특성은 더욱 향상될 수 있다.On the other hand, the oxygen content of the tie coat layer 2 can be controlled by controlling the degree of vacuum of the chamber during the sputtering process for forming the tie coat layer 2. In the tie coat layer 2, the polymer film 1 ) Is preferably 2.5at% (atomic percent) or less. This is because when the oxygen content in the interfacial region of the tie coat layer 2 exceeds 2.5 at%, a phenomenon (in particular, less than 0.4 kgf / cm) in which the high-temperature peel strength characteristic is lowered is generated. On the other hand, as the oxygen content in the interface region approaches 0 at%, the high-temperature peel strength characteristics can be further improved.

상기 구리 층(3)은 타이코트 층(2)의 상부에 형성되는 것으로서 구리 시드 층(3a) 및 구리 피막 층(3b)을 포함한다. 상기 구리 시드 층(3a)은 타이코트 층(2)에 스퍼터링법에 의해 증착되어 형성되는 층으로서, 대략 10nm 내지 100nm 두께로 형성된다. The copper layer 3 is formed on the tie coat layer 2 and includes a copper seed layer 3a and a copper coating layer 3b. The copper seed layer 3a is formed on the tie coat layer 2 by sputtering to have a thickness of approximately 10 nm to 100 nm.

상기 피막 층(3b)은 구리 시드 층(3a) 상에 전해 도금법에 의해 형성되는 구리 층으로서, 대략 5㎛ 내지 15㎛ 두께로 형성되는 것이 바람직하며, 더욱 바람직하게는 8㎛ 내지 8.5㎛ 두께로 형성될 수 있다. The coating layer 3b is a copper layer formed by electrolytic plating on the copper seed layer 3a and is preferably formed to a thickness of about 5 탆 to 15 탆 and more preferably a thickness of 8 탆 to 8.5 탆 .

상술한 바와 같이 본 발명에 따른 연성회로 동장 적층판은 전처리 공정을 거친 폴리머 필름(1)을 준비하는 단계(S1), 타이코트 층(2)을 형성하는 단계(S2), 구리 시드 층(3a)을 형성하는 단계(S3) 및 구리 피막 층(3b)을 형성하는 단계(S4)를 거쳐 제조된다.As described above, the flexible circuit copper-clad laminate according to the present invention includes a step S1 of preparing a pretreated polymer film 1, a step S2 of forming a tie coat layer 2, a step of forming a copper seed layer 3a, (S3) of forming a copper coating layer (3) and forming a copper coating layer (3b) (S4).

본 발명의 이러한 제조 방법에 따라 제조된 연성회로 동장 적층판은 타이코트 층(2)에 함유된 니켈, 몰리브덴 및 코발트의 함량을 일정 범위로 조절하는 것에 의해서 우수한 물성을 가질 수 있다. 뿐만 아니라, 상기 연성회로 동장 적층판은 타이코트 층(2) 중 폴리머 필름(1)과 접하는 계면 영역이 갖는 산소 함유량을 일정 범위 이하로 조절하는 것에 의해서도 우수한 물성을 가질 수 있다.The flexible circuit copper-clad laminate produced according to this manufacturing method of the present invention can have excellent physical properties by adjusting the content of nickel, molybdenum and cobalt contained in the tie coat layer 2 to a certain range. In addition, the flexible circuit copper-clad laminate can have excellent physical properties by adjusting the oxygen content of the interface region of the tie coat layer 2 in contact with the polymer film 1 to a certain range or less.

한편, 상기 공정을 통해 제조된 연성회로 동장 적층판의 구리 층을 포토 에칭 등의 공지된 방법을 사용하여 에칭함으로써 원하는 배선 패턴을 형성할 수 있으며, 이로써 인쇄회로 기판(PCB)이 얻어지게 된다.Meanwhile, a desired wiring pattern can be formed by etching the copper layer of the flexible circuit copper-clad laminate manufactured through the above process using a known method such as photoetching or the like, thereby obtaining a printed circuit board (PCB).

이하, 상기 연성회로 동장 적층판의 제조를 위한 전처리 및 성막 조건(표 1), 물성의 평가 방법 및 실험예(표 2)를 설명하기로 한다.Hereinafter, pretreatment and film forming conditions (Table 1) for evaluating the properties of the flexible circuit copper clad laminate, evaluation methods of physical properties and experimental examples (Table 2) will be described.

Figure pat00001
Figure pat00001

<물성 평가 방법>&Lt; Property evaluation method &

- 박리강도: 필강도 측정은 IPC-TM-650, NUMBER2.4.9에 준거한 방법으로 행하였음. UTM 장비를 사용하여 8개 측정 후 최대, 최소 값을 제외한 나머지 값을 평균함. 리드폭은 1㎜로 하고 필요 각도는 90도로 하였음. 내열성의 지표로써 1㎜의 리드를 형성한 필름 기재를 150℃의 오븐에 168시간 방치하고 꺼낸 후 박리강도를 평가함.- Peel strength: Peel strength was measured in accordance with IPC-TM-650, NUMBER 2.4.9. UTM equipment is used to average the remaining values except the maximum and minimum values after 8 measurements. The lead width is 1 mm and the required angle is 90 degrees. The film substrate having the lead of 1 mm as an index of heat resistance was left in an oven at 150 캜 for 168 hours, and the peel strength was evaluated.

- 산소 함류량: 샘플 50mm×50mm 를 준비, Auger 분석장비를 사용하여 O2 함유량에 대한 깊이에 따른 프로파일(depth profile)을 얻음. 분석은 박리강도 측정 후 박리된 타이코트 층의 표면에서부터 Auger 분석을 진행함. O2 함유량은 샘플 준비시 대기 노출에 따른 산화(oxidation)의 영향을 배제하기 위해 프리-스퍼터링(pre-sputtering)을 통해 표면 5nm 제거 후의 최 표층에서의 O2 함유량을 확인 하였음.Oxygen also ryuryang: Prepare a sample 50mm × 50mm, using the Auger analysis equipment obtaining the profile (depth profile) of the depth of the O 2 content. The analysis is carried out by Auger analysis from the surface of the peeled tie coat layer after measuring the peel strength. The O 2 content was determined by pre-sputtering O 2 content in the outermost layer after 5 nm of surface removal to avoid the effect of oxidation on the atmospheric exposure during sample preparation.

- 에칭성: 폴리이미드(PI)/타이코트 층(20㎚)/구리 시드 층(60㎚)을 증착하여 30㎜x30㎜ 크기로 샘플링한 후 전기화학 테스트 용액에 딥핑(dipping)하여 Potentio-Stat를 사용, 부식전류밀도 값을 측정하여 에칭 경향성을 확인 하였음. (에칭용액조건: Base 5㎖ + DI Water 1.5L /Base 용액: FeCl3·6H2O : 76.2g + DI water 152.4g 비중1.3)- Etching property: A polyimide (PI) / tie coat layer (20 nm) / copper seed layer (60 nm) was deposited and sampled at a size of 30 mm × 30 mm and dipped in an electrochemical test solution to obtain Potentio- , The etching current density value was measured to confirm the etching tendency. (Etching solution conditions: Base 5 ml + DI Water 1.5 L / Base solution: FeCl 3 .6H 2 O: 76.2 g + DI water 152.4 g Specific gravity 1.3)

Figure pat00002
Figure pat00002

상기 실험예 및 실시예를 전체적으로 비교하되, 특히 상기 실시예 1과 비교예 3에 나타난 실험 결과를 비교하고, 실시예 3과 비교예 1에 나타난 실험 결과를 비교해 보면, 타이코트 층(2)의 몰리브덴 함량이 10wt% 내지 70wt% 범위를 유지하는 경우 연성회로 동장 적층판의 물성이 우수함(특히, 에칭성 및 가공성의 측면에서)을 알 수 있다. Comparing the experimental results and the experimental results shown in the comparative example 1 with the experimental results shown in the first and third comparative examples, the tie coat layer 2 When the molybdenum content is maintained in the range of 10 wt% to 70 wt%, the properties of the flexible circuit copper-clad laminate are excellent (particularly in terms of etching property and workability).

또한, 상기 실험예 및 실시예를 전체적으로 비교하되, 특히 상기 실시예 4와 비교예 4에 나타난 실험 결과를 비교하고, 실시예 6와 비교예 6에 나타난 실험 결과를 비교해 보면, 타이코트 층(2)의 코발트 함량이 0.5wt% 내지 20wt% 범위를 유지하는 경우 연성회로 동장 적층판의 물성이 우수함(특히, 상온 박리강도 및 고온 박리강도의 측면에서)을 알 수 있다. In particular, the experimental results shown in Example 4 and Comparative Example 4 were compared and the experimental results shown in Example 6 and Comparative Example 6 were compared. As a result, the tie coat layer 2 ) Is maintained in the range of 0.5 wt% to 20 wt%, the properties of the flexible circuit copper-clad laminate are excellent (in particular, in terms of the room-temperature peel strength and the high-temperature peel strength).

즉, 상기 함량 범위에 있어서, 연성회로 동장 적층판은 0.6mA/cm2 이상의 부식전류 밀도를 유지함으로써 에칭시에 잔사가 남지 않고, 가공성이 우수하여 스퍼터링 공정에서 타겟이 깨지는 현상이 발생되지 않으며, 상온 및 고온에서의 박리강도가 각각 일정 수준 이상(고온: 0.4kgf/cm 이상, 상온: 0.6kgf/cm 이상)으로 유지됨을 알 수 있다.That is, in the above content range, the flexible circuit copper-clad laminate maintains a corrosion current density of 0.6 mA / cm 2 or more so that no residue is left during etching and the workability is excellent, so that the target is not broken in the sputtering process, And the peel strength at a high temperature are kept at a certain level or more (high temperature: 0.4 kgf / cm or more, room temperature: 0.6 kgf / cm or more), respectively.

한편, 상기 실험예 및 비교예를 전체적으로 비교하되, 특히 상기 실시예 7과 비교예 7에 나타난 실험 결과를 비교해 보면, 타이코트 층(2) 중 폴리머 필름(1)과 접하는 계면 영역이 갖는 산소 함유량이 2.5at% 이하인 경우 연성회로 동장 적층판의 물성이 우수(특히, 고온 박리강도의 측면에서)함을 알 수 있다. Comparing the experimental results and the comparative example as a whole, the experimental results shown in the seventh embodiment and the comparative example 7 are compared in particular. As a result, the oxygen content of the interface region in contact with the polymer film 1 in the tie coat layer 2 Is not more than 2.5 at%, the properties of the flexible circuit copper-clad laminate are excellent (in particular, in terms of high-temperature peel strength).

즉, 상기 범위에서 측정되는 연성회로 동장 적층판의 고온 박리강도는 0.4kgf/cm 이상으로 유지됨을 알 수 있다.
That is, the high-temperature peel strength of the flexible circuit copper-clad laminate measured in the above range is maintained at 0.4 kgf / cm or more.

이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not to be limited to the details thereof and that various changes and modifications will be apparent to those skilled in the art. And various modifications and variations are possible within the scope of the appended claims.

1: 폴리머 필름 2: 타이코트 층
3: 구리 층 3a: 구리 시드 층
3b: 구리 피막 층
1: polymer film 2: tie coat layer
3: copper layer 3a: copper seed layer
3b: Copper coating layer

Claims (17)

폴리머 필름, 상기 폴리머 필름의 적어도 일 면에 형성되는 타이코트(tiecoat) 층 및 상기 타이코트 층 상에 형성되는 구리(Cu) 층을 포함하는 연성회로 동장 적층판에 있어서,
상기 타이코트 층은 10.0wt% 내지 70.0wt% 의 몰리브덴(Mo), 0.5wt% 내지 20.0wt% 의 코발트(Co) 및 잔부의 니켈(Ni)을 함유하는 합금으로 이루어지는 것을 특징으로 하는 연성회로 동장 적층판.
A flexible circuit copper clad laminate comprising a polymer film, a tie coat layer formed on at least one side of the polymer film, and a copper (Cu) layer formed on the tie coat layer,
The tie coat layer is composed of an alloy containing 10.0wt% to 70.0wt% molybdenum (Mo), 0.5wt% to 20.0wt% cobalt (Co) and the balance nickel (Ni) alloy Laminates.
제1항에 있어서,
상기 타이코트 층 중 상기 폴리머 필름과 접하는 계면 영역은 2.5at% 이하의 산소 함유량을 갖는 것을 특징으로 하는 연성회로 동장 적층판.
The method of claim 1,
Wherein an interface region of the tie coat layer in contact with the polymer film has an oxygen content of 2.5at% or less.
제1항에 있어서,
상기 타이코트 층의 부식전류밀도는 0.6mA/cm2 이상인 것을 특징으로 하는 연성회로 동장 적층판.
The method of claim 1,
Wherein the tie coat layer has a corrosion current density of 0.6 mA / cm 2 or more.
제1항에 있어서,
상기 타이코트 층의 두께는 5nm 내지 35nm 인 것을 특징으로 하는 연성회로 동장 적층판.
The method of claim 1,
Wherein the thickness of the tie coat layer is 5 nm to 35 nm.
제1항에 있어서,
상기 폴리머 필름은 열경화성 수지, 열가소성 수지, 폴리에스테르 수지, 폴리이미드 수지, 축중합체 또는 이들 중 적어도 2 이상의 혼합물 중 적어도 하나로 이루어진 것을 특징으로 하는 연성회로 동장 적층판.
The method of claim 1,
Wherein the polymer film is made of at least one of a thermosetting resin, a thermoplastic resin, a polyester resin, a polyimide resin, a condensation polymer, or a mixture of at least two or more thereof.
제5항에 있어서,
상기 폴리머 필름은 폴리이미드 수지인 것을 특징으로 하는 연성회로 동장 적층판.
6. The method of claim 5,
Wherein the polymer film is a polyimide resin.
제1항에 있어서,
상기 구리 층은,
상기 타이코트 층에 형성되는 구리 시드 층; 및
상기 구리 시드 층에 형성되는 구리 피막 층을 포함하는 것을 특징으로 하는 연성회로 동장 적층판.
The method of claim 1,
The copper layer may be formed,
A copper seed layer formed on the tie coat layer; And
And a copper coating layer formed on the copper seed layer.
제7항에 있어서,
상기 구리 시드 층의 두께는 20nm 내지 100nm 인 것을 특징으로 하는 연성회로 동장 적층판.
8. The method of claim 7,
Wherein the copper seed layer has a thickness of 20 nm to 100 nm.
제8항에 있어서,
상기 구리 피막 층의 두께는 5㎛ 내지 15㎛ 인 것을 특징으로 하는 연성회로 동장 적층판.
9. The method of claim 8,
Wherein the thickness of the copper coating layer is 5 占 퐉 to 15 占 퐉.
제1항 내지 제9항 중 어느 한 항에 따른 연성회로 동장 적층판의 구리 층에 형성된 배선 패턴을 구비하는 인쇄회로 기판.The printed circuit board provided with the wiring pattern formed in the copper layer of the flexible circuit copper clad laminated board of any one of Claims 1-9. (a) 폴리머 필름을 준비하는 단계;
(b) 상기 폴리머 필름의 적어도 일 면에 10.0wt% 내지 70.0wt% 의 몰리브덴(Mo), 0.5wt% 내지 20.0wt% 의 코발트(Co) 및 잔부의 니켈(Ni)을 함유하는 합금으로 이루어지는 타이코트 층을 형성하는 단계; 및
(c) 상기 타이코트 층 상에 구리 층을 형성하는 단계; 를 포함하는 연성회로 동장 적층판의 제조 방법.
(a) preparing a polymer film;
(b) a tie consisting of an alloy containing molybdenum (Mo), 0.5 wt% to 20.0 wt% of cobalt (Co) and the balance of nickel (Ni) in an amount of 10.0 wt% to 70.0 wt% Forming a coat layer; And
(c) forming a copper layer on the tie coat layer; Method for producing a flexible circuit copper clad laminate comprising a.
제11항에 있어서,
상기 (a)단계는, 상기 폴리머 필름을 플라즈마 처리함으로써 표면의 오염 물질의 제거와 표면의 개질을 실시하는 단계를 포함하는 것을 특징으로 하는 연성회로 동장 적층판의 제조 방법.
12. The method of claim 11,
Wherein the step (a) includes a step of removing the contaminants on the surface and modifying the surface by plasma-treating the polymer film.
제11항에 있어서,
상기 (b)단계는, 상기 폴리머 필름에 타이코트 층을 스퍼터링(sputtering)법을 사용하여 증착하는 단계인 것을 특징으로 하는 연성회로 동장 적층판의 제조 방법.
12. The method of claim 11,
Wherein the step (b) is a step of depositing a tie coat layer on the polymer film by using a sputtering method.
제11항에 있어서,
상기 (b)단계는, 상기 타이코트 층 중 상기 폴리머 필름과 접하는 계면 영역이 2.5at% 이하의 산소 함유량을 갖도록 하는 단계인 것을 특징으로 하는 연성회로 동장 적층판의 제조 방법.
12. The method of claim 11,
The step (b) is a step of making the interface area in contact with the polymer film of the tie coat layer to have an oxygen content of 2.5 at% or less.
제11항에 있어서,
상기 (c)단계는, 상기 타이코트 층에 구리 시드 층을 형성한 후 상기 구리 시드 층에 구리 피막 층을 형성하는 단계인 것을 특징으로 하는 연성회로 동장 적층판의 제조 방법.
12. The method of claim 11,
Wherein the step (c) is a step of forming a copper seed layer on the tie coat layer and then forming a copper coating layer on the copper seed layer.
제15항에 있어서,
상기 구리 시드 층은 상기 타이코트 층에 스퍼터링법에 의해 증착되며,
상기 구리 피막 층은 상기 구리 시드 층에 전해도금법에 의해 도금되는 것을 특징으로 하는 연성회로 동장 적층판의 제조 방법.
16. The method of claim 15,
The copper seed layer is deposited on the tie coat layer by sputtering,
Wherein the copper plating layer is plated on the copper seed layer by an electrolytic plating method.
제11항 내지 제16항 중 어느 한 항에 따른 연성회로 동장 적층판의 제조 단계; 및
상기 연성회로 동장 적층판의 구리 층에 배선 패턴을 형성하는 단계를 포함하는 인쇄회로 기판의 제조 방법.
17. A method for manufacturing a flexible circuit copper clad laminate according to any one of claims 11 to 16; And
And forming a wiring pattern on the copper layer of the flexible circuit copper clad laminate.
KR1020120108008A 2012-09-27 2012-09-27 Flexible circuit clad laminate, printed circuit board using it, and method of manufacturing the same KR101421702B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120108008A KR101421702B1 (en) 2012-09-27 2012-09-27 Flexible circuit clad laminate, printed circuit board using it, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120108008A KR101421702B1 (en) 2012-09-27 2012-09-27 Flexible circuit clad laminate, printed circuit board using it, and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20140041080A true KR20140041080A (en) 2014-04-04
KR101421702B1 KR101421702B1 (en) 2014-07-22

Family

ID=50650975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120108008A KR101421702B1 (en) 2012-09-27 2012-09-27 Flexible circuit clad laminate, printed circuit board using it, and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101421702B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160060929A (en) * 2014-11-21 2016-05-31 엘에스엠트론 주식회사 Ito metal laminate having excellent adhesion and etching performance and method for forming electrode
KR20170090067A (en) * 2016-01-28 2017-08-07 엘에스엠트론 주식회사 Flexible Copper Clad Laminate of Improved Flexibility and Method for Manufacturing The Same
KR20170092072A (en) * 2016-02-02 2017-08-10 엘에스엠트론 주식회사 Metal Laminate and Method for Manufacturing The Same
KR20170099673A (en) * 2016-02-24 2017-09-01 엘에스엠트론 주식회사 Flexible circuit clad laminate, printed circuit board using it, and method of manufacturing the same
CN108136731A (en) * 2015-10-16 2018-06-08 住友金属矿山株式会社 Lamination structure base board, the manufacturing method of lamination structure base board, the manufacturing method of conductive board and conductive board
JP2020075501A (en) * 2018-11-08 2020-05-21 住友電気工業株式会社 Laminate for circuit board and manufacturing method therefor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283848A (en) * 1992-04-01 1993-10-29 Toyo Metaraijingu Kk Flexible printed wiring board
JPH0955575A (en) * 1995-08-10 1997-02-25 Mitsui Toatsu Chem Inc Laminate
JP2005129601A (en) * 2003-10-22 2005-05-19 Jsr Corp Substrate for flexible printed wiring
KR101189133B1 (en) * 2012-01-20 2012-10-10 엘에스엠트론 주식회사 Flexible circuit clad laminate, printed circuit board using it, and method of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160060929A (en) * 2014-11-21 2016-05-31 엘에스엠트론 주식회사 Ito metal laminate having excellent adhesion and etching performance and method for forming electrode
CN108136731A (en) * 2015-10-16 2018-06-08 住友金属矿山株式会社 Lamination structure base board, the manufacturing method of lamination structure base board, the manufacturing method of conductive board and conductive board
KR20170090067A (en) * 2016-01-28 2017-08-07 엘에스엠트론 주식회사 Flexible Copper Clad Laminate of Improved Flexibility and Method for Manufacturing The Same
KR20170092072A (en) * 2016-02-02 2017-08-10 엘에스엠트론 주식회사 Metal Laminate and Method for Manufacturing The Same
KR20170099673A (en) * 2016-02-24 2017-09-01 엘에스엠트론 주식회사 Flexible circuit clad laminate, printed circuit board using it, and method of manufacturing the same
JP2020075501A (en) * 2018-11-08 2020-05-21 住友電気工業株式会社 Laminate for circuit board and manufacturing method therefor

Also Published As

Publication number Publication date
KR101421702B1 (en) 2014-07-22

Similar Documents

Publication Publication Date Title
KR101421701B1 (en) Flexible circuit clad laminate, printed circuit board using it, and method of manufacturing the same
KR101421702B1 (en) Flexible circuit clad laminate, printed circuit board using it, and method of manufacturing the same
JP5178064B2 (en) Metal layer laminate having metal surface roughened layer and method for producing the same
KR101189131B1 (en) Flexible circuit clad laminate, printed circuit board using it, and method of manufacturing the same
EP2413674B1 (en) Method of manufacturing a printed circuit board
KR101421703B1 (en) Flexible circuit clad laminate, printed circuit board using it, and method of manufacturing the same
KR102470725B1 (en) Copper foil for flexible printed circuit, and copper clad laminate, flexible printed circuit and electronic device using copper foil
TWI514937B (en) Wiring circuit board
KR20190043536A (en) Wiring board and manufacturing method thereof
JP4924843B2 (en) Two-layer flexible substrate and method for manufacturing the same, printed wiring board using the two-layer flexible substrate, and method for manufacturing the same
JP5555749B2 (en) Soft circuit copper clad laminate, printed circuit board using the same, and method for manufacturing the same
KR101189132B1 (en) Flexible circuit clad laminate, printed circuit board using it, and method of manufacturing the same
KR101357141B1 (en) Flexible circuit clad laminate, printed circuit board using it, and method of manufacturing the same
KR20180037343A (en) Flexible Copper Clad Laminate of Low Rate of Dimensional Change and Method for Manufacturing The Same
CN107046763B (en) Copper foil for flexible printed board and copper-clad laminate using same
KR101189133B1 (en) Flexible circuit clad laminate, printed circuit board using it, and method of manufacturing the same
JP2004031588A (en) Flexible printed wiring board
TWI585245B (en) Method for producing single sided thin metal clad laminate
KR102514454B1 (en) Flexible circuit clad laminate, printed circuit board using it, and method of manufacturing the same
KR102313803B1 (en) Flexible circuit clad laminate, printed circuit board using it, and method of manufacturing the same
JP6477364B2 (en) Method for producing metal-clad laminate for flexible multilayer circuit board
KR102313800B1 (en) Flexible circuit clad laminate, printed circuit board using it, and method of manufacturing the same
KR101867913B1 (en) Flexible circuit clad laminate, printed circuit board using it, and method of manufacturing the same
KR102461189B1 (en) Flexible copper clad laminate, printed circuit board using the same
JP5671902B2 (en) Method for manufacturing resistive thin film element with copper conductor layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20170613

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180607

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190604

Year of fee payment: 6