KR20140040641A - 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 기록 매체 및 반도체 장치 - Google Patents

반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 기록 매체 및 반도체 장치 Download PDF

Info

Publication number
KR20140040641A
KR20140040641A KR20130111850A KR20130111850A KR20140040641A KR 20140040641 A KR20140040641 A KR 20140040641A KR 20130111850 A KR20130111850 A KR 20130111850A KR 20130111850 A KR20130111850 A KR 20130111850A KR 20140040641 A KR20140040641 A KR 20140040641A
Authority
KR
South Korea
Prior art keywords
oxide film
gas
substrate
film
concentration
Prior art date
Application number
KR20130111850A
Other languages
English (en)
Other versions
KR101520844B1 (ko
Inventor
아리토 오가와
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20140040641A publication Critical patent/KR20140040641A/ko
Application granted granted Critical
Publication of KR101520844B1 publication Critical patent/KR101520844B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

반도체 장치에서의 한계값 전압의 변동을 억제한다.
기판 상에 제1 원소를 포함하는 비정질의 제1 산화막을 형성하는 공정; 및 상기 제1 원소와는 다른 제2 원소를 상기 제1 산화막에 첨가하는 것에 의해 상기 제1 산화막을 상기 제1 원소 및 상기 제2 원소를 포함하는 비정질의 제2 산화막으로 개질하는 공정;을 포함하고, 상기 제1 원소는 알루미늄, 이트륨 및 란탄으로 이루어지는 군으로부터 선택되는 적어도 하나의 원소를 포함하고, 상기 제2 산화막 중의 상기 제2 원소의 농도는 상기 제2 산화막 중의 상기 제1 원소의 농도보다 낮아지도록 제어한다.

Description

반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 기록 매체 및 반도체 장치{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING METHOD AND APPARATUS, NON-TRANSITORY COMPUTER READABLE RECORDING MEDIUM, AND SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 기록 매체 및 반도체 장치에 관한 것이다.
최근 예컨대 반도체 장치의 일 예로서 플래시 메모리에서는 미세화에 따라 차지 트랩(charge trap, 전하 트랩)형이라고 불리는 구조의 적용이 검토되고 있다. 차지 트랩형 플래시 메모리에서는 MONOS라고 불리는 Metal/SiO2/SiN/SiO2/Si기판이라는 스택 구조를 가지는 것(MONOS 구조, MONOS형)과, TANOS라고 불리는 TaN/Al2O3/SiN/SiO2/Si기판이라는 스택 구조를 이용하는 것(TANOS 구조, TANOS형)이 대표적이다.
1. 일본 특개 2008-98641호 공보
하지만 TANOS 구조의 문제점으로서는 신뢰성의 열화가 있으며, 한계값 전압의 변동 등을 들 수 있다. 한계값 전압이 변동되면 데이터의 기입 및 삭제를 할 수 없어지는 가능성이 있어 플래시 메모리 등의 반도체 장치의 동작에 지장을 미칠 가능성이 있다.
본 발명의 주 목적은 반도체 장치에서의 한계값 전압의 변동을 억제한 차지 트랩형 플래시 메모리 등의 반도체 장치를 실현할 수 있는 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 기록 매체 및 그 반도체 장치를 제공하는 데 있다.
본 발명의 바람직한 일 형태에 의하면,
(a) 기판 상에 제1 원소를 포함하는 비정질(非晶質)의 제1 산화막을 형성하는 공정; 및
(b) 상기 제1 원소와는 다른 제2 원소를 상기 제1 산화막에 첨가하는 것에 의해 상기 제1 산화막을 상기 제1 원소 및 상기 제2 원소를 포함하는 비정질의 제2 산화막으로 개질하는 공정;
을 포함하고,
상기 제1 원소는 알루미늄, 이트륨 및 란탄으로 이루어지는 군(群)으로부터 선택되는 적어도 하나의 원소를 포함하고,
상기 제2 산화막 중의 상기 제2 원소의 농도는 상기 제2 산화막 중의 상기 제1 원소의 농도보다 낮은 반도체 장치의 제조 방법이 제공된다.
본 발명의 바람직한 다른 형태에 의하면,
(a) 기판 상에 제1 원소를 포함하는 비정질의 제1 산화막을 형성하는 공정; 및
(b) 상기 제1 원소와는 다른 제2 원소를 상기 제1 산화막에 첨가하는 것에 의해 상기 제1 산화막을 상기 제1 원소 및 상기 제2 원소를 포함하는 비정질의 제2 산화막으로 개질하는 공정;
을 포함하고,
상기 제1 원소는 알루미늄, 이트륨 및 란탄으로 이루어지는 군으로부터 선택되는 적어도 하나의 원소를 포함하고,
상기 제2 산화막 중의 상기 제2 원소의 농도는 상기 제2 산화막 중의 상기 제1 원소의 농도보다 낮은 기판 처리 방법이 제공된다.
본 발명의 바람직한 다른 형태에 의하면,
기판을 수용하는 처리실;
상기 처리실 내에 수용된 상기 기판에 알루미늄, 이트륨 및 란탄으로 이루어지는 군으로부터 선택되는 적어도 하나의 원소인 제1 원소를 포함하는 제1 원료 가스를 공급하는 제1 원료 가스 공급계;
상기 처리실 내에 수용된 상기 기판에 상기 제1 원소와는 다른 제2 원소를 포함하고 상기 제1 원료 가스와는 다른 제2 원료 가스를 공급하는 제2 원료 가스 공급계;
상기 처리실 내에 수용된 상기 기판에 산소 함유 가스를 공급하는 산소 함유 가스 공급계; 및
상기 제2 산화막 중의 상기 제2 원소의 농도가 상기 제2 산화막 중의 상기 제1 원소의 농도보다 낮아지도록, (a) 상기 처리실 내에 수용된 기판에 상기 제1 원료 가스와 상기 산소 함유 가스를 공급하여 상기 기판 상에 상기 제1 원소를 포함하는 비정질의 제1 산화막을 형성하는 처리와, (b) 상기 기판에 상기 제2 원료 가스를 공급하고 상기 제1 산화막에 상기 제2 원소를 첨가하는 것에 의해 상기 제1 산화막을 상기 제1 원소 및 상기 제2 원소를 포함하는 비정질의 제2 산화막으로 개질하는 처리를 수행하도록 상기 제1 원료 가스 공급계, 상기 제2 원료 가스 공급계 및 상기 산소 함유 가스 공급계를 제어하도록 구성되는 제어부;
를 포함하는 기판 처리 장치가 제공된다.
본 발명의 바람직한 다른 형태에 의하면,
(a) 기판 처리 장치의 처리실 내의 기판에 알루미늄, 이트륨 및 란탄으로 이루어지는 군으로부터 선택되는 적어도 하나의 원소인 제1 원소를 포함하는 제1 산화막을 형성하는 순서; 및
(b) 상기 기판 상에 형성된 상기 제1 산화막에 상기 제1 원소와는 다른 제2 원소를 상기 제1 산화막 중의 상기 제2 원소의 농도가 상기 제1 원소의 농도보다 낮아지도록 첨가하는 순서;
를 컴퓨터에 실행시키는 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체가 제공된다.
본 발명의 바람직한 다른 형태에 의하면,
게이트 전극; 및
알루미늄, 이트륨 및 란탄으로 이루어지는 군으로부터 선택되는 제1 원소를 포함하고, 상기 제1 원소와는 다른 제2 원소가 상기 제1 원소보다도 낮은 농도로 첨가된 비정질의 산화막을 포함하는 절연막;
을 포함하는 반도체 장치가 제공된다.
본 발명에 의하면, 반도체 장치에서의 한계값 전압의 변동을 억제한 차지 트랩형 플래시 메모리 등의 반도체 장치를 실현할 수 있는 기판 처리 장치, 기판 처리 방법, 반도체 장치의 제조 방법, 기록 매체 및 그 반도체 장치가 제공된다.
도 1은 본 발명의 바람직한 실시 형태에서 얻어진 막을 적용 가능한 반도체 기억 장치의 모식도를 도시하는 도면.
도 2는 본 발명의 바람직한 실시 형태에서 바람직하게 이용되는 처리로의 일 예와 그것에 부수되는 부재를 설명하기 위한 개략 구성도이며, 처리로 부분을 개략 종단면으로 도시하는 도면.
도 3은 도 2에 도시하는 처리로의 A-A선 개략 횡단면도.
도 4는 본 발명의 바람직한 실시 형태의 기판 처리 장치에서 바람직하게 이용되는 컨트롤러와 상기 컨트롤러에 의해 제어되는 각 부재를 설명하기 위한 블록도.
도 5는 본 발명의 바람직한 실시 형태의 성막 플로우를 설명하기 위한 플로우 차트.
도 6은 본 발명의 바람직한 실시 형태의 성막 시퀀스에서의 가스 공급의 타이밍을 도시하는 타이밍 차트.
도 7은 본 발명의 바람직한 실시 형태에서의 성막 공정을 수행하는 것에 의해 얻어진 막의 평가 결과를 도시하는 도면.
우선 본 발명의 바람직한 실시 형태의 배경에 대하여 설명한다.
반도체 장치의 일 예인 플래시 메모리이며, 차지 트랩형 플래시 메모리의 구조에 대하여 도 1을 이용하여 설명한다. 여기서는 차지형 플래시 메모리의 일 예인 TANOS라고 불리는 디바이스 구조를 이용하는 차지 트랩형 플래시 메모리에 대하여 설명한다. TANOS 구조를 이용하는 차지 트랩형 플래시 메모리에서는 주로 기판(701) 상에 순서대로 터널 산화막(702), 차지 트랩 막(703), 블로킹 산화막(704), 게이트 전극(705)이 형성되어 TANOS 구조를 구성한다. 예컨대 기판으로서 Si웨이퍼(실리콘 웨이퍼), 터널 산화막으로서 SiO2막(실리콘 산화막), 차지 트랩 막으로서 실리콘 질화막으로서의 SiRN막(실리콘 리치질화막), 블로킹 산화막으로서 Al2O3막(알루미늄 산화막), 게이트 전극으로서 TaN막(탄탈 질화막)이 이용된다.
TANOS 구조를 이용한 차지 트랩형 플래시 메모리 등의 반도체 장치에서의 한계값 전압의 변동은 차지 트랩형 플래시 메모리로 이용되는 절연으로서, 즉 블로킹 절연막으로서 적용되는 Al2O3막이 1000℃ 정도의 열처리에서 결정화(結晶化)를 일으키고, 그 결정 입계에서 수소와 관련된 모바일 전하의 영향인 것으로 여겨지고 있다. 이와 같이 한계값 전압의 변동에는 절연막인 Al2O3막(알루미늄 산화막)의 결정화가 기여한다고 생각할 수 있다.
본 발명자는 제1 원소로서의 Al(알루미늄)을 포함하는 블로킹 절연막으로서의 Al2O3막에 제1 원소보다 큰 원자 반경을 가지는 원소이며, 제1 원소와는 다른 제2 원소로서의 Hf(하프늄)을 소정량만 첨가(도핑)하는 것에 의해 기판에 Hf첨가 Al2O3막(Hf-doped Al2O3 film)을 형성하고, 막을 형성한 후에 1000℃ 정도의 열처리를 수행해도 Hf첨가 Al2O3막을 결정화시키지 않고 비정질(아모퍼스)로 유지할 수 있고, 반도체 장치의 한계값 전압의 변동을 억제한 차지 트랩형 플래시 메모리 등의 반도체 장치를 실현할 수 있다는 것을 발견하였다.
이하에 설명하는 본 발명의 바람직한 실시 형태는 이와 같은 지견과 고찰에 기초하는 것이며, 특히 제1 원소로서의 Al을 포함하는 절연막인 Al2O3막에 제1 원소와는 다른 제2 원소로서의 Hf를 소정량만 첨가(도핑)하는 것에 의해 막을 형성 후에 1000℃ 정도의 열처리를 수행해도 결정화시키지 않고 비정질로 유지하는 것이 가능한 Hf첨가 Al2O3막을 기판에 형성한다.
이하, 본 발명의 바람직한 실시 형태에 대하여 도면을 참조하면서 설명한다.
우선 본 발명의 각 바람직한 실시 형태에서 바람직하게 사용되는 기판 처리 장치에 대하여 설명한다. 이 기판 처리 장치는 반도체 장치의 제조에 사용되는 반도체 제조 장치의 일 예로서 구성된다.
다음 설명에서는 기판 처리 장치의 일 예로서 한 번에 복수 매의 기판에 대하여 성막 처리 등을 수행하는 뱃치(batch)식의 종형(縱型) 장치인 기판 처리 장치를 사용한 경우에 대하여 설명한다. 하지만 본 발명은 뱃치식 종형 장치의 사용을 전제로 한 것은 아니고, 예컨대 한 번에 1매 또는 수매의 기판에 대하여 성막 처리 등을 수행하는 매엽(枚葉) 장치인 기판 처리 장치를 사용해도 좋다.
도 2 및 도 3을 이용하여 적용되는 처리로(202)에 대하여 설명한다.
(프로세스 튜브)
처리로(202)는 중심선이 수직이 되도록 종(縱)방향으로 배치되고 광체(筐體)(도시되지 않음)에 의해 고정적으로 지지된 반응관으로서의 종형의 프로세스 튜브(205)를 구비한다. 프로세스 튜브(205)는 이너 튜브(204)와 아우터 튜브(203)를 구비한다. 이너 튜브(204) 및 아우터 튜브(203)는 석영(SiO2)이나 탄화규소(SiC) 등의 내열성이 높은 재료에 의해 원통 형상으로 각각 일체적으로 성형된다.
이너 튜브(204)는 상단이 폐색되고 하단이 개구된 원통 형상으로 형성된다. 이너 튜브(204) 내에는 기판 보지구로서의 보트(217)에 의해 수평 자세로 다단으로 적층된 웨이퍼(200)를 수납하여 처리하는 처리실(201)이 형성된다. 이너 튜브(204)의 하단 개구는 웨이퍼(200)군을 보지한 보트(217)를 출납하기 위한 노구(爐口)를 구성한다. 따라서 이너 튜브(204)의 내경은 웨이퍼(200)군을 보지한 보트(217)의 최대 외경보다도 크게 되도록 설정된다. 아우터 튜브(203)는 이너 튜브(204)와 유사한 형상이며, 그 내경은 이너 튜브(204)에 대하여 크고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되고, 이너 튜브(204)의 외측을 둘러싸도록 동심원으로 피복된다. 이너 튜브(204)와 아우터 튜브(203) 사이의 하단부는 원형 링 형상으로 형성된 매니폴드(209)에 의해 각각 기밀하게 봉지된다. 매니폴드(209)는 이너 튜브(204) 및 아우터 튜브(203)에 관한 보수 점검 작업이나 청소 작업을 위해서 이너 튜브(204) 및 아우터 튜브(203)에 탈착 가능하도록 설치된다. 매니폴드(209)가 광체(도시되지 않음)에 지지되는 것에 의해 프로세스 튜브(205)는 수직으로 설치된 상태가 된다.
(배기 유닛)
매니폴드(209)의 측벽의 일부에는 처리실(201) 내의 분위기를 배기하는 배기관(237)이 접속된다. 매니폴드(209)와 배기관(237)의 접속부에는 처리실(201) 내의 분위기를 배기하는 배기구가 형성된다. 배기관(237) 내는 배기구를 개재하여 이너 튜브(204)와 아우터 튜브(203) 사이에 형성된 극간으로 이루어지는 배기로 내에 연통한다. 또한 배기로의 횡단면 형상은 일정 폭의 원형 링 형상으로 이루어진다. 배기관(237)에는 상류부터 순서대로 압력 센서(245), 압력 조정 밸브로서의 APC(Auto Pressure Controller)밸브(231a), 진공 배기 장치로서의 진공 펌프(231c)가 설치된다. 진공 펌프(231c)는 처리실(201) 내의 압력이 소정의 압력(진공도)이 되도록 진공 배기할 수 있도록 구성된다. APC 밸브(231a) 및 압력 센서(245)에는 압력 제어부(636)가 전기적으로 접속된다. 압력 제어부(636)는 처리실(201) 내의 압력이 원하는 타이밍에 원하는 압력이 되도록 압력 센서(245)에 의해 검출된 압력에 기초하여 APC 밸브(231a)의 개도(開度)를 제어하도록 구성된다. 주로 배기관(237), 압력 센서(245), APC 밸브(231a)에 의해 본 실시 형태에 따른 배기 유닛(배기계)이 구성된다. 또한 진공 펌프(231c)를 배기 유닛에 포함해도 좋다.
(기판 보지구)
매니폴드(209)에는 매니폴드(209)의 하단 개구를 폐색하는 씰 캡(219)이 수직 방향 하측으로부터 당접되도록 이루어진다. 씰 캡(219)은 아우터 튜브(203)의 외경과 동등 이상의 외경을 가지는 원반 형상으로 형성되고, 프로세스 튜브(205)의 외부에 수직으로 설비된 보트 엘리베이터(115)에 의해 수평 자세로 수직 방향으로 승강되도록 구성된다.
씰 캡(219) 상에는 웨이퍼(200)를 보지하는 기판 보지구로서의 보트(217)가 수직으로 입각(立脚)되어 지지되도록 이루어진다. 보트(217)는 상하로 한 쌍의 단판(217c)과, 단판(217c) 사이에 수직으로 설치된 복수 개의 보지 부재(217a)를 구비한다. 단판(217c) 및 보지 부재(217a)는 예컨대 석영(SiO2)이나 탄화규소(SiC) 등의 내열성 재료로 이루어진다. 각 보지 부재(217a)에는 다수 개의 보지 홈[溝](217b)이 길이 방향으로 등간격으로 설치된다. 웨이퍼(200)의 원주연(圓周緣)이 복수 개의 보지 부재(217a)에서의 동일한 단(段)의 보지 홈(217b) 내에 각각 삽입되는 것에 의해, 복수 매의 웨이퍼(200)는 수평 자세 또한 서로 중심을 맞춘 상태에서 다단으로 적층되어 보지되도록 구성된다.
또한 보트(217)와 씰 캡(219) 사이에는 상하로 한 쌍의 보조 단판(217d)이 복수 개의 보조 보지 부재(218)에 의해 지지되어 설치된다. 각 보조 보지 부재(218)에는 다수 개의 보지 홈이 설치된다. 보지 홈에는 예컨대 석영(SiO2)이나 탄화규소(SiC) 등의 내열성 재료로 이루어지는 원판 형상을 한 복수 매의 단열판(216)이 수평 자세로 다단으로 장전(裝塡)되도록 구성된다. 단열판(216)에 따라서 후술하는 히터 유닛(207)으로부터의 열이 매니폴드(209)측에 전달되기 어렵도록 구성된다.
씰 캡(219)의 처리실(201)과 반대측에는 보트(217)를 회전시키는 회전 기구(254)가 설치된다. 회전 기구(254)의 회전축(255)은 씰 캡(219)을 관통하여 보트(217)를 하방으로부터 지지한다. 회전축(255)을 회전시키는 것에 의해 처리실(201) 내에서 웨이퍼(200)를 회전시키는 것이 가능하도록 구성된다. 씰 캡(219)은 전술한 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되고, 이에 의해 보트(217)를 처리실(201) 내외로 반송하는 것이 가능하도록 이루어진다.
회전 기구(254) 및 보트 엘리베이터(115)에는 구동(驅動) 제어부(237)가 전기적으로 접속된다. 구동 제어부(237)는 회전 기구(254) 및 보트 엘리베이터(115)가 원하는 타이밍에 원하는 동작을 하도록 제어하도록 구성된다.
(히터 유닛)
아우터 튜브(203)의 외부에는 프로세스 튜브(205) 내를 전체에 걸쳐 균일 또는 소정의 온도 분포로 가열하는 가열 기구로서의 히터 유닛(207)이 아우터 튜브(203)를 포위하도록 설치된다. 히터 유닛(207)은 기판 처리 장치(101)의 광체(도시되지 않음)에 지지되는 것에 의해 수직으로 설치된 상태가 되고, 예컨대 카본 히터 등의 저항 가열 히터로서 구성된다.
프로세스 튜브(205) 내에는 온도 검출기로서의 온도 센서(263)가 설치된다. 히터 유닛(207)과 온도 센서(263)에는 온도 제어부(238)가 전기적으로 접속된다. 온도 제어부(238)는 처리실(201) 내의 온도가 원하는 타이밍에 원하는 온도 분포가 되도록, 상기 온도 센서에 의해 검출된 온도 정보에 기초하여 히터 유닛(207)에 대한 통전 상태를 제어하도록 구성된다.
주로 히터 유닛(207), 온도 센서(263)에 의해 본 실시 형태에 따른 가열 유닛(가열계)이 구성된다.
(가스 공급 유닛)
이너 튜브(204)의 측벽[후술하는 배기공(204a)과는 180° 반대측의 위치]에는 채널 형상의 예비실(201a)이 이너 튜브(204)의 측벽으로부터 이너 튜브(204)의 경(徑)방향 외향으로 돌출하여 수직 방향으로 길게 연재(延在)하도록 형성된다. 예비실(201a)의 측벽(미도시)은 이너 튜브(204)의 측벽의 일부를 구성한다. 또한 예비실(201a)의 내벽은 처리실(201)의 내벽의 일부를 형성하도록 구성된다. 예비실(201a)의 내부에는 예비실(201a)의 내벽[즉 처리실(201)의 내벽]을 따르도록, 예비실(201a)의 내벽의 하부로부터 상부를 따라 웨이퍼(200)의 적층 방향으로 연재되어 처리실(201) 내에 가스를 공급하는 노즐(410, 420, 430, 440, 450)이 설치된다. 즉 노즐(410, 420, 430, 440, 450)은 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에 웨이퍼 배열 영역을 따르도록 설치된다. 노즐(410, 420, 430, 440, 450)은 L자형의 롱 노즐로서 구성되고, 그 수평부는 매니폴드(209)를 관통하도록 설치되고, 그 수직부는 적어도 웨이퍼 배열 영역의 일단측(一端側)으로부터 타단측(他端側)을 향하여 상승[立上]하도록 설치된다. 편의 상, 도 2에는 1개의 노즐을 기재하지만, 실제로는 도 3에 도시하는 바와 같이 5개의 노즐(410, 420, 430, 440, 450)이 설치된다. 노즐(410, 420, 430, 440, 450)의 측면에는 가스(원료 가스)를 공급하는 다수의 가스 공급공(410a, 420a, 430a, 440a, 450a)이 각각 설치된다. 가스 공급공(410a, 420a, 430a, 440a, 450a)은 하부로부터 상부에 걸쳐서 각각 동일하거나 크기에 경사를 둔 개구 면적을 가지고, 또한 같은 개구 피치로 설치된다.
매니폴드(209)를 관통한 노즐(410, 420, 430, 440, 450)의 수평부의 단부(端部)는 프로세스 튜브(205)의 외부에서 가스 도입구부(410b, 420b, 430b, 440b, 450b)를 개재하여 가스 공급 라인으로서의 가스 공급관(310, 320, 330, 340, 350)과 각각 접속된다.
가스 공급관(310)에는 상류측부터 순서대로 유량 제어 장치(유량 제어 수단)로서의 MFC(312)(매스 플로우 컨트롤러) 및 밸브(314)가 각각 설치되고, 예컨대 불활성 가스인 N2 등이 가스 공급관(310)을 지나서 처리실(201)에 공급된다. 주로 노즐(410), 가스 공급관(310), MFC(312), 밸브(314)에 의해 제1 불활성 가스 공급계가 구성된다.
가스 공급관(320)에는 상류측부터 순서대로 유량 제어 장치(유량 제어 수단)로서의 MFC(322)(매스 플로우 컨트롤러) 및 밸브(324)가 각각 설치되고, 제1 원소를 포함하는 제1 원료 가스로서 예컨대 제1 원소로서 알루미늄(Al)을 포함하는 Al함유 가스인 TMA[Al(CH3)3, 트리메틸알루미늄]이 가스 공급관(320)을 지나서 처리실(201) 내에 공급된다. 또한 TMA는 상온 상압 하에서 액체 상태이기 때문에, 액체 상태의 TMA를 기화기나 버블러 등의 기화 시스템에 의해 기화하여 TMA 가스로서 공급하게 된다. 주로 노즐(420), 가스 공급관(320), MFC(322), 밸브(324)에 의해 제1 원료 가스 공급계가 구성된다. 또한 기화 시스템을 제1 원료 가스 공급계에 포함해도 좋다. 또한 예컨대 가스 공급관(320)으로부터 전술한 Al함유 가스를 공급하는 경우, 제1 원료 가스 공급계에 의해 Al함유 가스 공급계가 구성된다.
또한 가스 공급관(320)의 밸브(324)의 하류에는 캐리어 가스로서의 불활성 가스인 N2 가스 등을 공급하는 캐리어 가스 공급관의 하류단이 접속되고, 가스 공급관(320)을 지나서 N2 가스 등을 처리실(201)에 공급하는 것이 가능하다.
가스 공급관(330)에는 상류측부터 순서대로 유량 제어 장치(유량 제어 수단)로서의 MFC(332)(매스 플로우 컨트롤러) 및 밸브(334)가 각각 설치되고, 반응 가스로서의 산화 가스, 즉 O(산소)함유 가스로서 예컨대 O3(오존) 가스가 가스 공급관(330)을 지나서 처리실(201)에 공급된다. 또한 O3 가스는 산화종으로서 작용한다. 또한 O3 가스는 O3(오존)을 생성하는 오존 발생 장치, 즉 오존 생성기로서의 오조나이저에 의해 생성되어 가스 공급관(330)을 지나서 처리실(201)에 공급된다. 주로 노즐(430), 가스 공급관(330), MFC(332), 밸브(334)에 의해 반응 가스 공급계로서의 산소 함유 가스 공급계가 구성된다. 또한 오조나이저를 반응 가스 공급계에 포함해도 좋다.
또한 가스 공급관(330)의 밸브(334)의 하류에는 캐리어 가스로서의 불활성 가스인 N2 가스 등을 공급하는 캐리어 가스 공급관의 하류단이 접속되고, 가스 공급관(330)을 지나서 N2 가스 등을 처리실(201)에 공급하는 것이 가능하다.
가스 공급관(340)에는 상류측부터 순서대로 유량 제어 장치(유량 제어 수단)로서의 MFC(342)(매스 플로우 컨트롤러) 및 밸브(344)가 각각 설치된다. 제3 처리 가스로서 제1 원소와는 다른 제2 원소를 포함하는 제2 원료 가스로서, 예컨대 하프늄(Hf)을 포함하는 Hf함유 가스이며 액체 원료를 기화한 TDMAH 가스[Hf(N(CH3)2]4가 가스 공급관(340)을 지나서 처리실(201)에 공급된다. 또한 TDMAH는 상온 상압 하에서 액체 상태이기 때문에 액체 상태의 TDMAH를 기화기나 버블러 등의 기화 시스템에 의해 기화하여 TDMAH 가스로서 공급하게 된다. 주로 노즐(440), 가스 공급관(340), MFC(342), 밸브(344)에 의해 제2 원료 가스 공급계가 구성된다. 또한 기화 시스템을 제2 원료 가스 공급계에 포함해도 좋다. 또한 예컨대 가스 공급관(340)으로부터 전술한 Hf함유 가스가 공급되는 경우, 제2 원료 가스 공급계에 의해 Hf함유 가스 공급계가 구성된다.
또한 가스 공급관(340)의 밸브(344)의 하류에는 캐리어 가스로서의 불활성 가스인 N2 가스 등을 공급하는 캐리어 가스 공급관의 하류단이 접속되고, 가스 공급관(340)을 지나서 N2 가스 등을 처리실(201)에 공급하는 것이 가능하다.
가스 공급관(350)에는 상류측부터 순서대로 유량 제어 장치(유량 제어 수단)로서의 MFC(352)(매스 플로우 컨트롤러) 및 밸브(354)가 각각 설치되고, 예컨대 불활성 가스인 N2 등이 가스 공급관(350)을 지나서 처리실(201)에 공급된다. 주로 노즐(450), 가스 공급관(350), MFC(352), 밸브(354)에 의해 제2 불활성 가스 공급계가 구성된다.
MFC(312, 322, 332, 342, 352) 및 밸브(314, 324, 334, 344, 354)에는 가스 공급·유량 제어부(635)가 전기적으로 접속된다. 가스 공급·유량 제어부(635)는 후술하는 각 스텝에서 처리실(201) 내에 공급하는 가스의 종류가 원하는 타이밍에 원하는 가스종이 되도록, 또한 공급하는 가스의 유량이 원하는 타이밍에 원하는 양이 되도록, 또한 불활성 가스에 대한 가스의 농도가 원하는 타이밍에 원하는 농도가 되도록, MFC(312, 322, 332, 342, 352) 및 밸브(314, 324, 334, 344, 354)를 제어하도록 구성된다.
이와 같이 본 실시 형태에서의 가스 공급의 방법은 예비실(201a) 내에 배치된 노즐(410, 420, 430, 440, 450)을 경유하여 가스를 반송하고, 노즐(410, 420, 430, 440, 4500)에 각각 개구된 가스 공급공(410a, 420a, 430a, 440a, 450a)으로부터 웨이퍼(200)의 근방에서 처음 이너 튜브(204) 내에 가스를 분출시킨다.
이너 튜브(204)의 측벽으로서 노즐(410, 420, 430, 440, 450)에 대향한 위치, 즉 예비실(201a)과는 180° 반대측의 위치에는 예컨대 슬릿 형상의 관통공인 배기공(204a)이 수직 방향으로 가늘고 길게 개설된다. 처리실(201) 내와 배기로 내는 배기공(204a)을 개재하여 연통한다. 따라서 노즐(410, 420, 430, 440, 450)의 가스 공급공(410a, 420a, 430a, 440a, 450a)으로부터 처리실(201) 내에 공급된 가스는 배기공(204a)을 개재하여 배기로 내를 흐르는 뒤, 배기구를 개재하여 배기관(237) 내를 흘러 처리로(202) 외로 배출되도록 구성된다. 또한 배기공(204a)은 슬릿 형상의 관통공으로서 구성되는 경우에 한정되지 않고, 복수 개의 공(孔)에 의해 구성되어도 좋다. 특히 가스 공급공(420a, 430a, 440a)으로부터 처리실(201) 내의 웨이퍼(200)의 근방에 공급된 가스는 수평 방향, 즉 웨이퍼(200)의 표면과 평행한 방향을 향하여 흐르는 뒤, 배기공(204a)을 개재하여 배기로 내로 흐른다.
(컨트롤러)
도 4에 도시되는 바와 같이 제어부(제어 수단)인 컨트롤러(280)는 CPU(280a) (Central Processing Unit), RAM(280b)(RandomAccess Memory), 기억 장치(280c), I/O 포트(280d)를 구비한 컴퓨터로서 구성된다. RAM(280b), 기억 장치(280c), I/O 포트(280d)는 내부 버스(280e)를 개재하여 CPU(280a)와 데이터 교환 가능하도록 구성된다. 컨트롤러(280)에는 예컨대 터치패널 등으로서 구성된 입출력 장치(282)가 접속된다.
기억 장치(280c)는 예컨대 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성된다. 기억 장치(280c) 내에는 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 순서나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하도록 격납된다. 또한 프로세스 레시피는 후술하는 기판 처리 공정에서의 각 순서를 컨트롤러(280)에 실행시켜 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 이하, 이 프로세스 레시피나 제어 프로그램 등을 총칭하여 단순히 프로그램이라고도 부른다. 또한 본 명세서에서 프로그램이라는 단어를 이용한 경우는 프로세스 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그 양방을 포함하는 경우가 있다. 또한 RAM(280b)는 CPU(280a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 저장되는 메모리 영역(work area)으로서 구성된다.
I/O 포트(280d)는 전술한 MFC(312, 322, 332, 342, 352), 밸브(314, 324, 334, 344, 354), 압력 센서(245), APC 밸브(231a), 진공 펌프(231c), 히터(207), 온도 센서(263), 회전 기구(267), 보트 엘리베이터(115) 등에 접속된다.
CPU(280a)는 기억 장치(280c)로부터 제어 프로그램을 판독하여 실행하는 것과 함께, 입출력 장치(282)로부터의 조작 커맨드의 입력 등에 따라 기억 장치(280c)로부터 프로세스 레시피를 판독하도록 구성된다. 그리고 CPU(280a)는 판독한 프로세스 레시피의 내용을 따르도록, MFC(312, 322, 332, 342, 352)에 의한 각종 가스의 유량 조정 동작, 밸브(314, 324, 334, 344, 354)의 개폐 동작, APC 밸브(231a)의 개폐 동작 및 APC 밸브(231a)에 의한 압력 센서(245)에 기초하는 압력 조정 동작, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 진공 펌프(231c)의 기동 및 정지, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작 등을 제어하도록 구성된다.
또한 컨트롤러(280)는 전용의 컴퓨터로서 구성되는 경우에 한정되지 않고, 범용의 컴퓨터로서 구성되어도 좋다. 예컨대 전술한 프로그램을 격납한 외부 기억 장치(283)[예컨대 자기(磁氣) 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광(光)디스크, MO 등의 광자기 디스크, USB메모리나 메모리 카드 등의 반도체 메모리]를 준비하고, 이와 같은 외부 기억 장치(283)를 이용하여 범용의 컴퓨터에 프로그램을 인스톨하는 것 등에 의해 본 실시 형태에 따른 컨트롤러(280)를 구성할 수 있다. 또한 컴퓨터에 프로그램을 공급하기 위한 수단은 외부 기억 장치(283)를 개재하여 공급하는 경우에 한정되지 않는다. 예컨대 인터넷이나 전용 회선 등의 통신 수단을 이용하여 외부 기억 장치(283)를 개재하지 않고 프로그램을 공급해도 좋다. 또한 기억 장치(280c)나 외부 기억 장치(283)는 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하, 이들을 총칭하여 단순히 기록 매체라고도 부른다. 또한 본 명세서에서 기록 매체라는 단어를 이용한 경우는 기억 장치(280c) 단체만을 포함하는 경우, 외부 기억 장치(283) 단체만을 포함하는 경우, 또는 그 양방을 포함하는 경우가 있다.
다음으로 전술한 기판 처리 장치를 이용하여 대규모 집적 회로(LSI: Large Scale Integration)를 제조하는 반도체 장치(디바이스)의 제조 공정의 일 예에 대하여 설명한다. 또한 이하의 설명에서 기판 처리 장치를 구성하는 각(各) 부(部)의 동작은 컨트롤러(280)에 의해 제어된다. 이하에서는 기판으로서의 웨이퍼(200) 상에 제1 원소를 포함하는 절연막을 형성하고, 얻어진 절연막에 제1 원소와는 다른 제2 원소를 첨가한다. 이하에서는 특히 반도체 장치의 일 예인 차지 트랩형 플래시 메모리로 이용되는 절연막, 즉 블로킹 절연막으로서 적용되는 절연막으로서 산화막인 Al2O3막(알루미늄 산화막, 산화알루미늄 막)에 Hf를 첨가하는 예에 대하여 설명한다.
여기서는 제1 원소로서 Al, 제2 원소로서 Hf를 이용하고, 제1 원소를 포함하는 제1 원료 가스로서 Al함유 가스인 TMA 가스를, 제2 원소를 포함하는 제2 원료 가스로서 Hf함유 가스인 TDMAH 가스를, O함유 가스로서 O3 가스를 이용하여, 기판으로서의 웨이퍼(200) 상[웨이퍼(200)의 표면, 표면에 형성된 하지막(下地膜) 등의 상]에 Hf첨가 Al2O3막(AlHfO막, 하프늄첨가 알루미늄산화막)을 형성하는 예에 대하여 설명한다.
이하, 성막 시퀀스를 도 5 및 도 6을 이용하여 구체적으로 설명한다. 도 5는 성막 플로우를 도시하는 플로우 차트이며, 도 6은 이 성막 시퀀스에서의 가스 공급의 타이밍을 도시하는 타이밍 차트다. 또한 여기서는 (1) 처리실(201) 내의 가열된 웨이퍼에 대하여 제1 원소로서의 Al을 포함하는 제1 원료 가스로서 Al함유 가스인 TMA 가스를 공급하는 것에 의해 웨이퍼(200) 상에 Al 함유층을 형성하는 공정; TMA 가스의 공급을 정지한 상태에서 처리실(201) 내에 잔류하는 TMA 가스를 배기 라인에 의해 배기하는 공정; 처리실(201) 내의 가열된 웨이퍼(200)에 대하여 제1 원료 가스와는 다른 반응 가스로서 산화 가스인 O3 가스를 공급하는 것에 의해 Al 함유층과 반응시켜서 Al2O3층을 형성하는 공정; 및 처리실(201) 내에 잔류하는 O3 가스를 배기 라인에 의해 배기하는 공정;을 포함하는 사이클을 소정 횟수(n회) 수행하는 것에 의해 웨이퍼(200) 상에 소정 막 두께의 Al2O3막(제1 산화막)을 형성한 후, (2) 처리실(201) 내의 가열된 웨이퍼에 대하여 제2 원소로서의 Hf를 포함하는 제2 원료 가스로서 Hf함유 가스인 TDMAH 가스를 공급하는 것에 의해 웨이퍼(200) 상에 Hf 함유층을 형성하는 공정; TDMAH 가스의 공급을 정지한 상태에서 처리실(201) 내에 잔류하는 TDMAH 가스를 배기 라인에 의해 배기하는 공정; 처리실(201) 내의 가열된 웨이퍼(200)에 대하여 O3 가스를 공급하는 것에 의해 Hf 함유층과 반응시켜서 HfO2층을 형성하는 공정; 및 처리실(201) 내에 잔류하는 O3 가스를 배기 라인에 의해 배기하는 공정;을 포함하는 사이클을 소정 횟수(m회) 수행하는 것에 의해, 웨이퍼(200) 상에 소정 막 두께의 HfO2막을 형성하고, (1), (2)의 처리를 소정 횟수 수행하는 것에 의해 Al2O3막에 소정 농도의 Hf를 첨가한 Hf첨가 Al2O3막(제2 산화막)을 형성하는 예에 대하여 설명한다.
(웨이퍼 차지 및 보트 로드)
복수 매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)되면, 도 2에 도시되는 바와 같이 복수 매의 웨이퍼(200)를 지지한 보트(217)는 보트 엘리베이터(115)에 의해 들어 올려져 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서 씰 캡(219)은 O링(220)을 개재하여 반응관(203)의 하단을 밀봉한 상태가 된다.
(압력 조정 및 온도 조정)
처리실(201) 내가 원하는 압력(진공도)이 되도록 진공 펌프(231c)에 의해 진공 배기된다. 이 때 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(231a)가 피드백 제어된다(압력 조정). 또한 진공 펌프(231c)는 적어도 웨이퍼(200)에 대한 처리가 완료할 때까지의 사이는 상시 작동시킨 상태를 유지한다. 또한 처리실(201) 내가 원하는 온도가 되도록 히터(207)에 의해 가열된다. 이 때 처리실(201) 내가 원하는 온도 분포가 되도록 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)로의 통전 상태가 피드백 제어된다(온도 조정). 또한 히터(207)에 의한 처리실(201) 내의 가열은 적어도 웨이퍼(200)에 대한 처리가 완료할 때까지 계속해서 수행된다. 계속해서 회전 기구(267)에 의해 보트(217) 및 웨이퍼(200)의 회전을 시작한다. 또한 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전은 적어도 웨이퍼(200)에 대한 처리가 완료할 때까지 계속해서 수행된다.
(Al2O3막 형성 공정)
그 후, 다음 4개의 스텝, 즉 스텝11∼14를 순차 실행한다.
<스텝11: TMA 가스 공급>
가스 공급관(320)의 밸브(324)를 열고, 가스 공급관(320) 내에 제1 원료 가스로서의 TMA 가스를 흘린다. 가스 공급관(320) 내를 흐르는 TMA 가스의 유량은 MFC(322)에 의해 조정된다. 유량이 조정된 TMA 가스는 노즐(420)의 가스 공급공(420a)으로부터 처리실(201) 내에 공급되고, 배기관(231)을 통하여 배기된다. 이 때 웨이퍼(200)에 대하여 TMA 가스가 공급된다. 이 때 동시에 가스 공급관(320)에 접속된 캐리어 가스 공급관을 통하여 N2 가스를 흘린다. N2 가스는 TMA 가스와 함께 처리실(201) 내에 공급되고, 배기관(231)을 통하여 배기된다. 또한 이 때 노즐(410, 430, 440, 450) 내로의 TMA 가스의 유입을 방지하기 위해서 밸브(314, 354)를 열고 N2 가스를 가스 공급관(310, 350)에 흘리는 것과 함께, 밸브(334, 344)을 열고 가스 공급관(330, 340)에 각각 접속된 캐리어 가스 공급관을 통하여 N2 가스를 흘린다. N2 가스는 가스 공급관(310, 330, 340, 350), 노즐(410, 430, 440, 450)을 개재하여 처리실(201) 내에 공급되고, 배기관(231)을 통하여 배기된다.
이 때 APC 밸브(231a)를 적절히 조정하여 처리실(201) 내의 압력을 예컨대 1∼13,300Pa, 바람직하게는 30∼500Pa의 범위 내의 압력이며, 예컨대 50Pa로 한다. MFC(322)로 제어하는 TMA 가스의 공급 유량은 예컨대 10∼200sccm의 범위 내의 유량이며, 바람직하게는 50sccm으로 한다. 캐리어 가스로서의 N2 가스의 공급 유량은 예컨대 1slm으로 한다. TMA 가스를 웨이퍼(200)에 대하여 공급하는 시간, 즉 가스 공급 시간(조사 시간)은 예컨대 1∼20초의 범위 내의 시간이며, 바람직하게는 10초로 한다. 이 때 히터(207)의 온도는 웨이퍼(200)의 온도가 예컨대 150∼250℃의 범위 내의 온도이며, 바람직하게는 250℃가 되도록 설정한다. TMA 가스의 공급에 의해 웨이퍼(200)(표면의 하지막) 상에 Al 함유층이 형성된다.
<스텝12: 잔류 가스 제거>
웨이퍼(200) 상에 Al 함유층이 형성된 후, 가스 공급관(320)의 밸브(324)를 닫고, TMA 가스의 공급을 정지한다. 이 때 배기관(231)의 APC 밸브(231a)를 연 상태로 진공 펌프(231c)에 의해 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 미반응 또는 Al 함유층 형성에 기여한 후의 TMA 가스를 처리실(201) 내로부터 배제한다. 또한 이 때 노즐(410, 420, 430, 440, 450)을 통한 N2 가스의 처리실(201) 내로의 공급을 유지한다. N2 가스는 퍼지 가스로서 작용하고, 이에 의해 처리실(201) 내에 잔류하는 미반응 또는 Al 함유층 형성에 기여한 후의 TMA 가스를 처리실(201) 내로부터 배제하는 효과를 높일 수 있다. 또한 이 때 처리실(201) 내에 잔류하는 가스를 완전히 배제하지 않아도 좋고, 처리실(201) 내를 완전히 퍼지하지 않아도 좋다. 처리실(201) 내에 잔류하는 가스가 미량이면, 그 후에 수행되는 스텝13에서 악영향이 발생하지 않는다. 이 때 처리실(201) 내에 공급하는 N2 가스의 유량도 대유량으로 할 필요는 없고, 예컨대 반응관(203)[처리실(201)]의 용적과 같은 정도의 양을 공급하는 것에 의해 스텝13에서 악영향이 발생하지 않을 정도의 퍼지를 수행할 수 있다. 이와 같이 처리실(201) 내를 완전히 퍼지하지 않는 것에 의해, 퍼지 시간을 단축하고 스루풋을 향상시킬 수 있다. 또한 N2 가스의 소비도 필요 최소한으로 억제하는 것이 가능해진다.
<스텝13: O3 가스 공급>
가스 공급관(330)의 밸브(334)를 열고, 가스 공급관(330) 내에 반응 가스로서의 O함유 가스로서 예컨대 O3 가스를 흘린다. 가스 공급관(330) 내를 흐르는 O3 가스의 유량은 MFC(332)에 의해 조정된다. 유량이 조정된 O3 가스는 노즐(430)의 가스 공급공(430a)으로부터 처리실(201) 내에 공급되고, 배기관(231)을 통하여 배기된다. 이 때 웨이퍼(200)에 대하여 O3 가스가 공급된다. 이 때 노즐(410, 420, 440, 450) 내로의 O3 가스의 유입을 방지하기 위해서 밸브(314, 354)를 열고 N2 가스를 가스 공급관(310, 350)에 흘리는 것과 함께, 밸브(324, 344)를 열고 가스 공급관(320, 340)에 각각 접속된 캐리어 가스 공급관을 통하여 N2 가스를 흘린다. N2 가스는 가스 공급관(310, 320, 340, 350), 노즐(410, 420, 440, 450)을 개재하여 처리실(201) 내에 공급되고, 배기관(231)을 통하여 배기된다.
이 때 APC 밸브(231a)를 적절히 조정하여 처리실(201) 내의 압력을 예컨대 1∼13,300Pa, 바람직하게는 30∼500Pa의 범위 내의 압력이며, 예컨대 130Pa로 한다. MFC(332)로 제어하는 O3 가스의 공급 유량은 예컨대 9∼20slm의 범위 내의 유량이며, 바람직하게는 15slm으로 한다. O3 가스를 웨이퍼(200)에 대하여 공급하는 시간, 즉 가스 공급 시간(조사 시간)은 예컨대 10∼30초의 범위 내의 시간이며, 바람직하게는 20초로 한다. 이 때 히터(207)의 온도는 웨이퍼(200)의 온도가 예컨대 150∼250℃의 범위 내의 온도이며, 바람직하게는 250℃가 되도록 설정한다. O3 가스의 공급에 의해 O3 가스가 웨이퍼(200)(표면의 하지막) 상에 형성된 Al 함유층과 반응하여 웨이퍼(200) 상에 Al2O3층이 형성된다.
<스텝14: 잔류 가스 제거>
웨이퍼(200) 상에 Al2O3층이 형성된 후, 가스 공급관(330)의 밸브(334)를 닫고, O3 가스의 공급을 정지한다. 이 때 배기관(231)의 APC 밸브(231a)를 연 상태로 진공 펌프(231c)에 의해 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 미반응 또는 Al2O3층 형성에 기여한 후의 O3 가스를 처리실(201) 내로부터 배제한다. 또한 이 때 노즐(410, 420, 440, 450)을 통한 N2 가스의 처리실(201) 내로의 공급을 유지한다. 또한 가스 공급관(330)에 접속된 캐리어 가스 공급관을 통하여 N2 가스를 가스 공급관(330), 노즐(430)을 개재하여 처리실(201) 내에 공급한다. N2 가스는 퍼지 가스로서 작용하고, 이에 의해 처리실(201) 내에 잔류하는 미반응 또는 Al2O3층 형성에 기여한 후의 O3 가스를 처리실(201) 내로부터 배제하는 효과를 높일 수 있다. 또한 이 때 처리실(201) 내에 잔류하는 가스를 완전히 배제하지 않아도 좋고, 처리실(201) 내를 완전히 퍼지하지 않아도 좋다. 처리실(201) 내에 잔류하는 가스가 미량이면, 그 후에 스텝11이 수행되는 경우에도 악영향이 발생하지 않는다. 이 때 처리실(201) 내에 공급하는 N2 가스의 유량도 대유량으로 할 필요는 없고, 예컨대 반응관(203)[처리실(201)]의 용적과 같은 정도의 양을 공급하는 것에 의해 스텝11에서 악영향이 발생하지 않을 정도의 퍼지를 수행할 수 있다. 이와 같이 처리실(201) 내를 완전히 퍼지하지 않는 것에 의해, 퍼지 시간을 단축하고 스루풋을 향상시킬 수 있다. 또한 N2 가스의 소비도 필요 최소한으로 억제하는 것이 가능해진다.
전술한 스텝11∼14를 1사이클로 하여, 이 사이클을 1회 이상(소정 횟수) 수행하는 것에 의해 웨이퍼(200) 상에 소정 막 두께의 Al2O3막(알루미늄 산화막)을 성막할 수 있다. 또한 전술한 사이클은 복수 회 반복하는 것이 바람직하다. 즉 1사이클당 형성하는 Al2O3층의 두께를 원하는 막 두께보다 작게 하여 전술한 사이클을 원하는 막 두께가 될 때까지 복수 회 반복하는 것이 바람직하다.
(HfO2막 형성 공정)
그 후, 다음 4개의 스텝, 즉 스텝21∼24를 순차 실행한다.
<스텝21: TDMAH 가스 공급>
가스 공급관(340)의 밸브(344)를 열고, 가스 공급관(340) 내에 제2 원료 가스로서의 TDMAH 가스를 흘린다. 가스 공급관(340) 내를 흐르는 TDMAH 가스의 유량은 MFC(342)에 의해 조정된다.. 유량이 조정된 TDMAH 가스는 노즐(440)의 가스 공급공(440a)으로부터 처리실(201) 내에 공급되고, 배기관(231)을 통하여 배기된다. 이 때 웨이퍼(200)에 대하여 TDMAH 가스가 공급된다. 이 때 동시에 가스 공급관(340)에 접속된 캐리어 가스 공급관을 통하여 N2 가스를 흘린다. N2 가스는 TDMAH 가스와 함께 처리실(201) 내에 공급되고, 배기관(231)을 통하여 배기된다. 또한 이 때 노즐(410, 420, 430, 450) 내로의 TDMAH 가스의 유입을 방지하기 위해서 밸브(314, 354)를 열고 N2 가스를 가스 공급관(310, 350)에 흘리는 것과 함께, 밸브(324, 334)를 열고 가스 공급관(320, 330)에 각각 접속된 캐리어 가스 공급관을 통하여 N2 가스를 흘린다. N2 가스는 가스 공급관(310, 320, 330, 350), 노즐(410, 420, 430, 450)을 개재하여 처리실(201) 내에 공급되고, 배기관(231)을 통하여 배기된다.
또한 TDMAH 가스는 기판 처리의 면내(面內) 균일성[웨이퍼(200)의 표면에 형성되는 HfO2막의 두께의 면내 균일성]에 큰 영향을 미치는 가스다. 그렇기 때문에 스텝21에서는 TDMAH 가스를 처리실(201) 내에 공급할 때, 동시에 가스 공급관(310, 350)의 밸브(314, 354)를 열어 가스 공급관 내에 불활성 가스로서의 N2 가스를 각각 공급하면 좋다. 가스 공급관(310, 350) 내를 흐르는 N2 가스의 유량은 MFC(312, 352)에 의해 조정된다. 유량이 조정된 N2 가스는 노즐(410, 450)의 가스 공급공(410a, 450a)으로부터 처리실(201) 내에 공급되고, 배기관(231)을 통하여 배기된다. 그 결과, 노즐(440)의 가스 공급공(440a)으로부터 처리실(201) 내에 공급된 TDMAH 가스의 흐름은 노즐(410, 450)의 가스 공급공(410a, 450a)으로부터 처리실(201) 내에 공급된 N2 가스 양측의 사이에 개재되어 그 유로(流路)가 제한된다. 예컨대 웨이퍼(200)의 주연과 처리실(201) 사이의 극간에 N2 가스가 공급되면, 이와 같은 영역의 압력이 상대적으로 높아져, 웨이퍼(200)의 주연과 처리실(201) 사이의 극간에 TDMAH 가스가 흘러 들어가는(누설되는) 것이 억제된다. 그 결과, 각 웨이퍼(200)의 중심 부근으로의 TDMAH 가스의 공급이 촉진되어 각 웨이퍼(200)의 외주 부근과 중심 부근에서의 TDMAH 가스의 공급량이 보다 균일화된다. 또한 웨이퍼(200)의 주연과 처리실(201) 사이의 극간에서 TDMAH 가스가 N2 가스에 의해 희석되어 웨이퍼(200)의 외주 부근에서 막이 과도하게 두껍게 형성되는 것이 억제된다. 이와 같이 스텝21에서 가스 공급관(310, 350)으로부터 공급하는 N2 가스는 처리 가스의 유로를 제한하고, 웨이퍼(200)에 대한 처리 가스의 공급량을 균일화하는 어시스트 가스로서 기능한다.
또한 노즐(410, 450)은 노즐(440)로부터 TDMAH 가스를 공급할 때에 노즐(410)로부터 공급되는 TDMAH 가스의 유량 이상의 유량으로 N2 가스를 공급하는 것이 바람직하다. 즉 노즐(410, 450)의 가스 공급공(410a, 450a)으로부터 공급되는 N2 가스의 유량이 각각 노즐(440)의 가스 공급공(440a)으로부터 공급되는 TDMAH 가스의 유량 이상이 되도록 하는 것이 바람직하다. TDMAH 가스의 유량 및 N2 가스의 유량은 MFC(312, 342, 352)에 의해 각각 제어한다. 그 결과, 각 웨이퍼(200)의 중심 부근으로의 TDMAH 가스의 공급이 더 촉진된다. 또한 웨이퍼(200)의 주연과 처리실(201) 사이의 극간에서 N2 가스에 의한 TDMAH 가스의 희석이 더 촉진된다.
스텝21의 실행 중에는 처리실(201) 내의 압력이 30∼500Pa의 범위 내이며, 예컨대 50Pa가 되도록 조정한다. 또한 노즐(440)을 통한 TDMAH 가스의 공급 유량은 20∼1,000sccm의 범위 내이며, 예컨대 200∼300sccm이 되도록 조정한다. 가스 공급관(440)에 접속된 캐리어 가스 공급관으로의 N2 가스(캐리어 가스)의 공급 유량은 예컨대 1.0slm이 되도록 조정한다. 노즐(410, 450)을 통한 N2 가스(어시스트 가스)의 공급 유량은 각각 20∼30slm의 범위 내이며, 예컨대 30slm이 되도록 조정한다. 또한 처리실(201) 내의 온도는 180∼250℃의 범위이며 예컨대 250℃가 되도록 조정한다. 또한 TDMAH 가스에 웨이퍼(200)를 노출하는 시간(스텝21의 실행 시간)은 30∼180초의 범위 내이며, 예컨대 120초로 한다. TDMAH 가스의 공급에 의해 웨이퍼(200)(표면의 하지막) 상에 Hf 함유층이 형성된다.
<스텝22: 잔류 가스 제거>
웨이퍼(200) 상에 Hf 함유층이 형성된 후, 가스 공급관(340)의 밸브(344)를 닫고, TMA 가스의 공급을 정지한다. 이 때 배기관(231)의 APC 밸브(231a)를 연 상태로 진공 펌프(231c)에 의해 처리실(201) 내를 진공 배기하여 처리실(201) 내에 잔류하는 미반응 또는 Hf 함유층 형성에 기여한 후의 TDMAH 가스를 처리실(201) 내로부터 배제한다. 또한 이 때 노즐(410, 420, 420, 430, 450)을 통한 N2 가스의 처리실(201) 내로의 공급을 유지한다. 노즐(410, 450)로부터 공급하는 N2 가스의 공급 유량은 적절히 소정의 유량까지 적게 하면 좋다. N2 가스는 퍼지 가스로서 작용하고, 이에 의해 처리실(201) 내에 잔류하는 미반응 또는 Hf 함유층 형성에 기여한 후의 TDMAH 가스를 처리실(201) 내로부터 배제하는 효과를 높일 수 있다. 또한 이 때 처리실(201) 내에 잔류하는 가스를 완전히 배제하지 않아도 좋고, 처리실(201) 내를 완전히 퍼지하지 않아도 좋다. 처리실(201) 내에 잔류하는 가스가 미량이면, 그 후에 수행되는 스텝23에서 악영향이 발생하지 않는다. 이 때 처리실(201) 내에 공급하는 N2 가스의 유량도 대유량으로 할 필요는 없고, 예컨대 반응관(203)[처리실(201)]의 용적과 같은 정도의 양을 공급하는 것에 의해 스텝23에서 악영향이 발생하지 않을 정도의 퍼지를 수행할 수 있다. 이와 같이 처리실(201) 내를 완전히 퍼지하지 않는 것에 의해, 퍼지 시간을 단축하고 스루풋을 향상시킬 수 있다. 또한 N2 가스의 소비도 필요 최소한으로 억제하는 것이 가능해진다.
<스텝3: O3 가스 공급>
가스 공급관(330)의 밸브(334)를 열고, 가스 공급관(330) 내에 반응 가스로서의 O함유 가스로서 예컨대 O3 가스를 흘린다. 가스 공급관(330) 내를 흐르는 O3 가스의 유량은 MFC(332)에 의해 조정된다. 유량이 조정된 O3 가스는 노즐(430)의 가스 공급공(430a)으로부터 처리실(201) 내에 공급되고, 배기관(231)을 통하여 배기된다. 이 때 웨이퍼(200)에 대하여 O3 가스가 공급된다. 이 때 노즐(410, 420, 440, 450) 내로의 O3 가스의 유입을 방지하기 위해서 밸브(314, 354)를 열고 N2 가스를 가스 공급관(310, 350)에 흘리는 것과 함께, 밸브(324, 344)를 열고 가스 공급관(320, 340)에 각각 접속된 캐리어 가스 공급관을 통하여 N2 가스를 흘린다. N2 가스는 가스 공급관(310, 320, 340, 350), 노즐(410, 420, 440, 450)을 개재하여 처리실(201) 내에 공급되고, 배기관(231)을 통하여 배기된다.
이 때 APC 밸브(231a)를 적절히 조정하여 처리실(201) 내의 압력을 예컨대 1∼13,300Pa, 바람직하게는 30∼500Pa의 범위 내의 압력이며, 예컨대 130Pa로 한다. MFC(332)로 제어하는 O3 가스의 공급 유량은 예컨대 9∼20slm의 범위 내의 유량이며, 바람직하게는 15slm으로 한다. O3 가스를 웨이퍼(200)에 대하여 공급하는 시간, 즉 가스 공급 시간(조사 시간)은 예컨대 50∼150초의 범위 내의 시간이며, 바람직하게는 120초로 한다. 이 때 히터(207)의 온도는 웨이퍼(200)의 온도가 예컨대 150∼250℃의 범위 내의 온도이며, 바람직하게는 250℃가 되도록 설정한다. O3 가스의 공급에 의해 O3 가스가 웨이퍼(200)(표면의 하지막) 상에 형성된 Hf 함유층과 반응하여 웨이퍼(200) 상에 HfO2층이 형성된다.
<스텝24: 잔류 가스 제거>
웨이퍼(200) 상에 HfO2층이 형성된 후, 가스 공급관(340)의 밸브(344)를 닫고, O3 가스의 공급을 정지한다. 이 때 배기관(231)의 APC 밸브(231a)를 연 상태로 진공 펌프(231c)에 의해 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 미반응 또는 HfO2층 형성에 기여한 후의 O3 가스를 처리실(201) 내로부터 배제한다. 또한 이 때 노즐(410, 420, 440, 450)을 통한 N2 가스의 처리실(201) 내로의 공급을 유지한다. 또한 가스 공급관(330)에 접속된 캐리어 가스 공급관을 통하여 N2 가스를 가스 공급관(330), 노즐(430)을 개재하여 처리실(201) 내에 공급한다. N2 가스는 퍼지 가스로서 작용하고, 이에 의해 처리실(201) 내에 잔류하는 미반응 또는 HfO2층 형성에 기여한 후의 O3 가스를 처리실(201) 내로부터 배제하는 효과를 높일 수 있다. 또한 이 때 처리실(201) 내에 잔류하는 가스를 완전히 배제하지 않아도 좋고, 처리실(201) 내를 완전히 퍼지하지 않아도 좋다. 처리실(201) 내에 잔류하는 가스가 미량이면, 그 후 스텝21 또는 스텝11이 수행되는 경우에도 악영향이 발생하지 않는다. 이 때 처리실(201) 내에 공급하는 N2 가스의 유량도 대유량으로 할 필요는 없고, 예컨대 반응관(203)[처리실(201)]의 용적과 같은 정도의 양을 공급하는 것에 의해 스텝21 또는 스텝11에서 악영향이 발생하지 않을 정도의 퍼지를 수행할 수 있다. 이와 같이 처리실(201) 내를 완전히 퍼지하지 않는 것에 의해, 퍼지 시간을 단축하고 스루풋을 향상시킬 수 있다. 또한 N2 가스의 소비도 필요 최소한으로 억제하는 것이 가능해진다.
전술한 스텝21∼24를 1사이클로 하여, 이 사이클을 1회 이상(소정 횟수, m회) 수행하는 것에 의해 웨이퍼(200) 상에 소정 막 두께의 HfO2막(하프늄 산화막)을 성막할 수 있다. 또한 전술한 사이클은 복수 회 반복하는 것이 바람직하다. 즉 1사이클당 형성하는 HfO2층의 두께를 원하는 막 두께보다도 작게 하여 전술한 사이클을 원하는 막 두께가 될 때까지 복수 회 반복하는 것이 바람직하다.
스텝11∼14에 도시하는 Al2O3막 형성 공정을 수행하는 것에 의해 웨이퍼(200) 상에 Al2O3층을 형성하고, 소정 막 두께의 Al2O3막을 형성할 때마다 스텝21∼24에 나타내는 HfO2막 형성 공정을 수행하는 것에 의해, Al2O3막에 HfO2막을 첨가(도핑)하고, 웨이퍼 상에 AlHfO막(Hf첨가 Al2O3막, 하프늄산화막첨가 알루미늄산화막)을 형성한다. 바람직하게는 Hf첨가 Al2O3막 중의 Hf의 첨가량이 Hf첨가 Al2O3막 중의 Al의 농도보다 낮은 값이며, 예컨대 Hf첨가 Al2O3막 중의 Hf의 첨가량이 40% 이하가 되도록 Hf첨가 Al2O3막 중에 포함되는 Hf의 농도를 제어한다. 보다 바람직하게는 Hf첨가량이 약 2∼38%이며, 예컨대 12%가 되도록 Hf첨가 Al2O3막에 포함되는 Hf의 농도를 제어한다. 바람직하게는 n회(n>1)의 Al2O3막 형성 공정을 수행할 때마다 m회(n>m>1)의 HfO2막 형성 공정을 수행한다.
(퍼지 및 대기압 복귀)
소정 막 두께의 AlHfO막을 형성하는 성막 처리가 이루어지면, 가스 공급관(310, 350)의 밸브(314, 354)를 열고, 노즐(410, 450)의 가스 공급공(410a, 450a)으로부터 처리실(201) 내에 N2 가스를 공급하고 배기관(231)을 통하여 배기하는 것과 함께, 가스 공급관(320, 330, 340)에 접속된 캐리어 가스 공급관을 통하여 N2 가스를 가스 공급관(320, 330, 340)에 흘리고, 노즐(420, 430, 440)의 가스 공급공(420a, 430a, 440a)으로부터 처리실(201) 내에 N2 가스를 공급하고 배기관(231)을 통하여 배기한다. N2 가스는 퍼지 가스로서 작용하고, 이에 의해 처리실(201) 내가 불활성 가스로 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
그 후, 보트 엘리베이터(115)에 의해 씰 캡(219)이 하강되어 반응관(203)의 하단이 개구되는 것과 함께, 처리 완료된 웨이퍼(200)가 보트(217)에 지지된 상태에서 반응관(203)의 하단으로부터 반응관(203)의 외부로 반출(보트 언로드)된다. 그 후, 처리 완료된 웨이퍼(200)는 보트(217)로부터 꺼내어진다(웨이퍼 디스차지).
전술한 실시 형태에 의하면, Al2O3막에 Hf를 소정량만 첨가(도핑)하는 것에 의해 막을 형성 후에 1000℃ 정도의 열처리를 수행해도 Hf첨가 Al2O3막을 결정화시키지 않고 비정질로 유지할 수 있다. 이와 같이 얻어진 Hf첨가 Al2O3막을 차지 트랩형 플래시 메모리 등의 절연막으로서, 즉 블로킹 절연막 등으로서 이용하는 것에 의해, 반도체 장치에서의 한계값 전압의 변동을 억제한 차지 트랩형 플래시 메모리 등의 반도체 장치를 실현할 수 있다.
(본 발명의 다른 실시 형태)
상기에 본 발명의 실시 형태를 구체적으로 설명하였지만, 본 발명은 전술한 실시 형태에 한정되지 않고, 그 요지를 일탈하지 않는 범위에서 갖가지 변경이 가능하다.
전술한 실시 형태에서는 제1 원소로서의 Al(알루미늄)을 포함하는 Al함유 가스를 이용하여 절연막을 기판에 형성하는 예에 대하여 설명하였지만, 본 발명은 예컨대 제1 원소로서 Al(알루미늄), 이트륨(Y), 란탄(La)로 이루어지는 군으로부터 선택되는 적어도 하나의 원소를 포함하는 가스를 이용할 수 있다.
전술한 실시 형태에서는 제2 원소로서의 Hf(하프늄)을 포함하는 Hf함유 가스를 이용하여 제2 원소로서의 Hf를 절연막에 첨가하는 예에 대하여 설명하였지만, 제2 원소는 제1 원소보다 큰 원자 반경을 가지는 원소라면 좋고, 본 발명은 예컨대 제2 원소로서 하프늄(Hf), 지르코늄(Zr), 이트륨(Y), 란탄(La), 니오브(Nb), 탄탈(Ta), 스트론튬(Sr), 티타늄(Ti), 실리콘(Si)으로 이루어지는 군으로부터 선택되는 적어도 하나의 원소를 이용할 수 있다.
전술한 실시 형태에서는 Al2O3막을 형성할 때에 Al함유 가스로서 TMA 가스를 이용하는 예에 대하여 설명하였지만, 본 발명은 예컨대 AlCl3(알루미늄트리클로라이드) 등의 Al 및 클로로기(基)를 포함하는 가스나, 알루미늄트리플로라이드(AlF3) 등의 Al 및 플루오로기를 포함하는 가스를 이용할 수 있다.
또한 전술한 실시 형태에서는 HfO2막을 형성할 때에 Hf함유 가스로서 TDMAH 가스를 이용하는 예에 대하여 설명하였지만, 본 발명은 Hf함유 가스(Hf함유 원료)로서 예컨대 TEMAH[Hf(NEtMe)4, 테트라키스에틸메틸아미노하프늄], Hf(O-tBu)4, TDEAH[Hf(NEt2)4, 테트라키스디에틸아미노하프늄], Hf(MMP)4, 하프늄4염화물(HfCl4) 등의 원료를 이용할 수 있다.
또한 전술한 실시 형태에서는 O함유 가스로서 O3 가스를 이용하는 예에 대하여 설명하였지만, 본 발명은 예컨대 O2가스, 아산화질소(N2O) 가스, 일산화질소(NO) 가스, 이산화질소(NO2) 가스, 수소(H2) 가스+산소(O2) 가스, 오존(O3) 가스, 수증기(H2O) 가스, 일산화탄소(CO) 가스, 이산화탄소(CO2) 가스 등을 이용해도 좋다.
또한 전술한 실시 형태에서는 제2 원료 가스로서 Hf함유 가스를 이용하여 HfO2막을 첨가물로서 형성하는 예에 대하여 설명하였지만, 본 발명은 예컨대 제2 원료 가스로서 Zr함유 가스를 이용하여 ZrO2막을 첨가물로서 형성해도 좋다. 그 때, Zr함유 가스(Zr함유 원료)로서는 예컨대 TDMAZ (Zr[N(CH3)2]4; 테트라키스디메틸아미노지르코늄), TEMAZ (Zr(NEtMe)4; 테트라키스에틸메틸아미노지르코늄), Zr(O-tBu)4, TDEAZ (Zr(NEt2)4; 테트라키스디에틸아미노지르코늄], Zr(MMP)4, 사염화지르코늄(ZrCl4) 등의 원료를 이용할 수 있다.
또한 전술한 실시 형태에서는 불활성 가스로서 N3가스를 이용하는 예에 대하여 설명하였지만, 본 발명은 예컨대 Ar가스, He가스, Ne가스, Xe가스 등의 희가스를 이용해도 좋다.
전술한 실시 형태에서는 절연막으로서 Al2O3막을 이용하는 예에 대하여 설명하였지만, 본 발명은 예컨대 절연막으로서는 Y2O3막(이트륨 산화막)이나 La2O3막(란탄 산화막) 등의 산화막에도 적용 가능하다.
또한 전술한 실시 형태에서는 첨가하는 막(첨가물)으로서 HfO2막을 이용하는 예에 대하여 설명하였지만, 본 발명은 예컨대 첨가물로서는 Y2O3막(이트륨 산화막), La2O3막(란탄 산화막), ZrO2막(지르코늄 산화막), NbO막(니오브 산화막), Ta2O5막(탄탈 산화막), SrO막(스트론튬 산화막), TiO2막(티타늄 산화막), SiO2막(실리콘 산화막) 등에도 적용 가능하다.
또한 전술한 실시 형태에 의해 얻어진 Hf첨가 Al2O3막은 플래시 메모리의 절연으로서, 특히 블로킹 절연막 등으로서 이용할 수 있다.
또한 전술한 실시 형태에 의해 얻어진 Hf첨가 Al2O3막은 게이트 전극을 포함하는 반도체 장치의 일부를 구성할 수 있다.
또한 전술한 실시 형태의 각 성막 시퀀스나 각 변형예나 각 응용예 등은 적절히 조합하여 이용할 수 있다.
또한 본 발명은 예컨대 기존의 기판 처리 장치의 프로세스 레시피를 변경하는 것으로도 실현된다. 프로세스 레시피를 변경하는 경우에는 본 발명에 따른 프로세스 레시피를 전기 통신 회선이나 상기 프로세스 레시피를 기록한 기록 매체를 개재하여 기존의 기판 처리 장치에 인스톨하거나, 또한 기존의 기판 처리 장치의 입출력 장치를 조작하여, 그 프로세스 레시피 자체를 본 발명에 따른 프로세스 레시피로 변경하는 것도 가능하다.
[실시예]
본 발명의 실시예로서 전술한 실시 형태에서의 기판 처리 장치를 이용하여, 전술한 실시 형태의 성막 시퀀스에 의해 웨이퍼 상에 Hf의 첨가 농도를 바꾸어서 Hf첨가 Al2O3막을 형성하여 평가 샘플을 작성하였다. 그 때의 Hf의 첨가 농도는 각각 0%, 2%, 6%, 12.5%, 38%로 변화시켰다. 그리고 그 평가 샘플을 각각 1000℃로 열처리한 후, XRD(X-ray Diffraction)법으로 결정화 평가를 수행하였다. 그 결과의 스펙트럼을 도 7에 도시한다. 도 7의 종축은 회절 강도(Intensity)를 임의 단위(arbitrary unit; a.u.)로 나타내고, 횡축은 회절각 2θ(°)를 나타낸다. 도 7에 의해 Hf첨가 Al2O3막 중에 포함되는 Hf의 농도가 0%의 경우, 즉 HfO2막을 첨가하지 않는 Al2O3막을 1000℃로 열처리를 수행하면 피크가 드러나 막이 결정화하는 것을 확인할 수 있다. 한편, Al2O3막에 Hf를 첨가하면, 결정화 정도가 변화하여 하프늄 농도 6%로는 피크가 적어지고, 12.5%로는 대부분 피크가 없어져 비정질을 유지할 수 있다는 것을 알 수 있다. 또한 하프늄 농도가 38%의 경우는 HfO2막이 결정화하였다고 생각되는 피크가 드러난다는 것을 알 수 있다. 이와 같이 Al2O3막에 약 2∼38%이며, 예컨대 12%이라는 적당한 농도가 되도록 Hf를 첨가하는 것에 의해, 얻어진 Hf첨가Al2O3막은 1000℃ 정도의 열처리를 거친 후에도 Al2O3막을 비정질로 유지할 수 있다는 것을 알 수 있다. 여기서 Al2O3막의 결정화 온도는 900℃ 정도이며, HfO2막의 결정화 온도는 400℃~500℃ 정도다. 본 발명은 Al2O3막을 베이스로 하여, 그것보다도 결정화 온도가 낮은 HfO2막을 소정 농도 첨가하는 것에 의해 Al2O3막 단체(單體)보다도 결정화 온도를 올릴 수 있다는 특징을 가진다. 또한 HfO2막을 베이스로 하여 Al2O3막을 첨가하도록 한 경우, 도 7에 도시한 하프늄 농도가 높은 경우와 마찬가지로 HfO2막의 결정화가 발생한다. 또한 Al2O3막의 밴드 갭은 8.7∼9.0eV정도인 것에 대하여 HfO2막의 밴드 갭은 5.5∼6.0eV정도이기 때문에, HfO2막을 베이스로 한 경우, Al2O3막을 베이스로 한 경우에 비해서 절연막의 밴드 갭이 좁아진다.
(본 발명의 바람직한 형태)
이하에 본 발명의 바람직한 형태에 대하여 부기(附記)한다.
(부기1)
본 발명의 바람직한 일 형태에 의하면, 기판 상에 제1 원소를 포함하는 비정질의 제1 산화막을 형성하는 공정; 및 상기 제1 원소와는 다른 제2 원소를 상기 제1 산화막에 첨가하는 것에 의해 상기 제1 산화막을 상기 제1 원소 및 상기 제2 원소를 포함하는 비정질의 제2 산화막으로 개질하는 공정;을 포함하고,
상기 제1 원소는 알루미늄, 이트륨 및 란탄으로 이루어지는 군으로부터 선택되는 적어도 하나의 원소를 포함하고, 상기 제2 산화막 중의 상기 제2 원소의 농도는 상기 제2 산화막 중의 상기 제1 원소의 농도보다 낮은 반도체 장치의 제조 방법이 제공된다.
(부기2)
부기1에 기재된 반도체 장치의 제조 방법으로서, 바람직하게는 상기 제2 산화막 중의 상기 제2 원소의 농도는 40% 이하다.
(부기3)
부기1 또는 부기2에 기재된 반도체 장치의 제조 방법으로서, 바람직하게는 상기 제2 산화막 중의 상기 제2 원소의 농도는 2%보다 높고 38%보다 낮다.
(부기4)
부기1∼부기3 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서, 바람직하게는 상기 제2 산화막 중의 상기 제2 원소의 농도는 약 12%이다.
(부기5)
부기1∼부기4 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서, 바람직하게는 상기 제1 산화막을 형성하는 공정과 상기 제1 산화막을 상기 제2 산화막으로 개질하는 공정을 소정 횟수씩 반복하는 것에 의해 소정 막 두께의 상기 제2 산화막을 형성한다.
(부기6)
부기5에 기재된 반도체 장치의 제조 방법으로서, 바람직하게는 상기 제1 산화막을 형성하는 공정을 수행하는 횟수와, 상기 제1 산화막을 상기 제2 산화막으로 개질하는 공정을 수행하는 횟수의 비율을 제어하는 것에 의해, 상기 제2 산화막 중의 상기 제2 원소의 농도가 소정의 값이 되도록 제어한다.
(부기7)
부기1∼부기6에 기재된 반도체 장치의 제조 방법으로서, 바람직하게는 상기 제2 원소는 하프늄, 지르코늄, 이트륨, 란탄, 니오브, 탄탈, 스트론튬, 티타늄 및 실리콘으로 이루어지는 군으로부터 선택되는 적어도 하나의 원소를 포함한다.
(부기8)
부기1∼부기7에 기재된 반도체 장치의 제조 방법으로서, 바람직하게는 상기 제1 원소는 알루미늄이며, 상기 제2 원소는 하프늄 또는 지르코늄이며, 상기 제1 산화막은 알루미늄 산화막이며, 상기 제2 산화막은 알루미늄하프늄 산화막 또는 알루미늄지르코늄 산화막이다.
(부기9)
부기1∼부기8에 기재된 반도체 장치의 제조 방법으로서, 바람직하게는 상기 제2 산화막은 1000℃로 가열된 후에도 비정질을 유지한다.
(부기10)
부기1∼부기9에 기재된 반도체 장치의 제조 방법으로서, 바람직하게는 상기 제2 산화막은 플래시 메모리의 블로킹 절연막으로서 이용된다.
(부기11)
부기1∼부기10에 기재된 반도체 장치의 제조 방법으로서, 바람직하게는 상기 제1 산화막을 형성하는 공정은 기판을 상기 제1 원소를 포함하는 제1 원료 가스에 노출하는 공정; 상기 기판 상으로부터 잉여의 상기 제1 원료 가스를 제거하는 공정; 상기 기판을 상기 제1 산소 함유 가스에 노출하는 공정; 및 상기 기판 상으로부터 잉여의 상기 제1 산소 함유 가스를 제거하는 공정;을 적어도 포함하고, 각 공정을 소정 횟수 수행하는 것에 의해 상기 기판 상에 소정 막 두께의 상기 제1 산화막이 형성되고, 상기 제1 산화막을 상기 제2 산화막으로 개질하는 공정은 상기 제1 산화막이 형성된 상기 기판을 상기 제2 원소를 포함하고 상기 제1 원료 가스와는 다른 상기 제2 원료 가스에 노출하는 공정; 상기 기판 상으로부터 잉여의 상기 제2 원료 가스를 제거하는 공정; 상기 기판을 상기 제2 산소 함유 가스에 노출하는 공정; 및 상기 기판 상으로부터 잉여의 상기 제2 산소 함유 가스를 제거하는 공정;을 적어도 포함하고, 각 공정을 소정 횟수 수행하는 것에 의해 상기 제1 산화막을 상기 제2 산화막으로 개질하고, 상기 제1 산화막을 형성하는 공정과 상기 제1 산화막을 상기 제2 산화막으로 개질하는 공정을 소정 횟수씩 수행하는 것에 의해 상기 제2 산화막 중의 상기 제2 원소의 농도가 소정의 값이 되도록 제어한다.
(부기12)
부기11에 기재된 반도체 장치의 제조 방법으로서, 바람직하게는 상기 제1 산소 함유 가스와 상기 제2 산소 함유 가스는 같은 산소 함유 가스다.
(부기13)
부기11∼부기12에 기재된 반도체 장치의 제조 방법으로서, 바람직하게는 상기 제1 산소 함유 가스와 상기 제2 산소 함유 가스는 각각, O2가스, N2O가스, NO가스, NO2가스, H2가스+O2가스, O3 가스, H2O가스, CO가스, CO2가스로 이루어지는 군으로부터 선택되는 산소 함유 가스다.
(부기14)
부기11∼부기13에 기재된 반도체 장치의 제조 방법으로서, 바람직하게는 상기 제2 원소는 하프늄, 지르코늄, 이트륨, 란탄, 니오브, 탄탈, 스트론튬, 티타늄 및 실리콘으로 이루어지는 군으로부터 선택되는 적어도 하나의 원소를 포함한다.
(부기15)
본 발명의 바람직한 다른 형태에 의하면, 기판 상에 제1 원소를 포함하는 비정질의 제1 산화막을 형성하는 공정; 및 상기 제1 원소와는 다른 제2 원소를 상기 제1 산화막에 첨가하는 것에 의해 상기 제1 산화막을 상기 제1 원소 및 상기 제2 원소를 포함하는 비정질의 제2 산화막으로 개질하는 공정;을 포함하고,
상기 제1 원소는 알루미늄, 이트륨 및 란탄으로 이루어지는 군으로부터 선택되는 적어도 하나의 원소를 포함하고, 상기 제2 산화막 중의 상기 제2 원소의 농도는 상기 제2 산화막 중의 상기 제1 원소의 농도보다 낮은 기판 처리 방법이 제공된다.
(부기16)
본 발명의 바람직한 다른 형태에 의하면, 기판을 수용하는 처리실;
상기 처리실 내에 수용된 기판이 대하여 알루미늄, 이트륨 및 란탄으로 이루어지는 군으로부터 선택되는 적어도 하나의 원소인 제1 원소를 포함하는 제1 원료 가스를 공급하는 제1 원료 가스 공급계;
상기 처리실 내에 수용된 기판에 상기 제1 원소와는 다른 제2 원소를 포함하는 상기 제1 원료 가스와는 다른 제2 원료 가스를 공급하는 제2 원료 가스 공급계;
상기 처리실 내에 수용된 기판에 산소 함유 가스를 공급하는 산소 함유 가스 공급계; 및
상기 처리실 내의 기판에 상기 제1 원료 가스와 상기 산소 함유 가스를 공급하여 상기 기판 상에 상기 제1 원소를 포함하는 비정질의 제1 산화막을 형성하는 처리와, 상기 기판에 상기 제2 원료 가스를 공급하여 상기 제1 산화막에 상기 제2 원소를 첨가하는 것에 의해, 상기 제1 산화막을 상기 제1 원소 및 상기 제2 원소를 포함하는 비정질의 제2 산화막으로 개질하는 처리를 수행하도록 상기 제1 원료 가스 공급계, 상기 제2 원료 가스 공급계 및 상기 산소 함유 가스 공급계를 제어하도록 구성되는 제어부;를 포함하는 기판 처리 장치가 제공된다.
(부기17)
부기16에 기재된 기판 처리 장치로서, 바람직하게는 제어부는 상기 제1 산화막 중의 상기 제2 원소의 농도가 소정의 농도가 되도록 상기 제1 원료 가스 공급계, 상기 제2 원료 가스 공급계 및 상기 산소 함유 가스 공급계를 제어하도록 구성된다.
(부기18)
부기16 또는 부기17에 기재된 기판 처리 장치로서, 바람직하게는 제어부는 상기 제1 산화막 중의 상기 제2 원소의 농도가 상기 제1 산화막 중의 상기 제1 원소의 농도보다 낮아지도록 상기 제1 원료 가스 공급계, 상기 제2 원료 가스 공급계 및 상기 산소 함유 가스 공급계를 제어하도록 구성된다.
(부기19)
본 발명의 바람직한 다른 형태에 의하면, 기판 처리 장치의 처리실 내의 기판에 알루미늄, 이트륨 및 란탄으로 이루어지는 군으로부터 선택되는 적어도 하나의 원소인 제1 원소를 포함하는 제1 산화막을 형성하는 순서와, 상기 기판 상에 형성된 상기 제1 산화막에 상기 제1 원소와는 다른 제2 원소를 상기 제1 산화막 중의 상기 제2 원소의 농도가 상기 제1 원소의 농도보다 낮은 농도가 되도록 첨가하는 순서를 컴퓨터에 실행시키는 프로그램이 제공된다.
(부기20)
본 발명의 바람직한 다른 형태에 의하면, 부기19에 기재된 상기 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체가 제공된다.
(부기21)
본 발명의 바람직한 다른 형태에 의하면, 부기20의 상기 기록 매체를 구비하는 기판 처리 장치가 제공된다.
(부기22)
본 발명의 바람직한 다른 형태에 의하면, 게이트 전극과, 알루미늄, 이트륨 및 란탄으로 이루어지는 군으로부터 선택되는 적어도 하나의 원소인 제1 원소를 포함하는 제1 산화막 중에 상기 제1 원소와는 다른 제2 원소가 소정 농도 첨가된 비정질의 제2 산화막인 절연막을 포함하는 반도체 장치가 제공된다.
(부기23)
본 발명의 바람직한 다른 형태에 의하면,
플래시 메모리 등의 절연막으로서 Al2O3막을 성막하는데 있어서 상기 Al2O3막 중에 다른 원소를 첨가하는 것에 의해 고온 가열 후에도 막이 비정질을 유지하는 반도체 제조 장치 및 제조 방법이 제공된다.
(부기24)
부기23에 기재된 반도체 제조 장치 및 제조 방법으로서,
상기 Al2O3막에 첨가하는 상기 다른 원소는 Al보다 큰 원자 반경을 가지는 원소다.
(부기25)
부기23 및 부기24 중 어느 하나에 기재된 반도체 제조 장치 및 제조 방법으로서,
상기 Al2O3막에 첨가하는 상기 다른 원소는 HfO로서 상기 Al2O3막에 첨가된다.
이상, 본 발명의 갖가지 전형적인 실시 형태를 설명하였지만, 본 발명은 그와 같은 실시 형태에 한정되지 않는다. 따라서 본 발명의 범위는 다음 특허청구의 범위에 의해서만 한정된다.
200: 웨이퍼 201: 처리실
202: 처리로 203: 아우터 튜브
204: 이너 튜브 205: 프로세스 튜브
231: 배기관 280: 컨트롤러
310, 320, 330, 340, 350: 가스 공급관
410, 420, 430, 440, 450: 노즐

Claims (15)

  1. (a) 기판 상에 제1 원소를 포함하는 비정질(非晶質)의 제1 산화막을 형성하는 공정; 및
    (b) 상기 제1 원소와는 다른 제2 원소를 상기 제1 산화막에 첨가하는 것에 의해 상기 제1 산화막을 상기 제1 원소 및 상기 제2 원소를 포함하는 비정질의 제2 산화막으로 개질하는 공정;
    을 포함하고,
    상기 제1 원소는 알루미늄, 이트륨 및 란탄으로 이루어지는 군(群)으로부터 선택되는 적어도 하나의 원소를 포함하고,
    상기 제2 산화막 중의 상기 제2 원소의 농도는 상기 제2 산화막 중의 상기 제1 원소의 농도보다 낮은 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 제2 산화막 중의 상기 제2 원소의 농도는 40% 이하인 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 제2 산화막 중의 상기 제2 원소의 농도는 2%보다 높고 38%보다 낮은 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 제2 산화막 중의 상기 제2 원소의 농도는 실질적으로 12%인 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 (a) 공정과 상기 (b) 공정을 소정 횟수씩 반복하는 것에 의해 소정 막 두께의 상기 제2 산화막을 형성하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 제2 원소는 하프늄, 지르코늄, 이트륨, 란탄, 니오브, 탄탈, 스트론튬, 티타늄 및 실리콘으로 이루어지는 군으로부터 선택되는 적어도 하나의 원소를 포함하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 제1 원소는 알루미늄이고, 상기 제2 원소는 하프늄 및 지르코늄 중 어느 하나이며, 상기 제1 산화막은 알루미늄 산화막을 포함하고, 상기 제2 산화막은 알루미늄하프늄 산화막 및 알루미늄지르코늄 산화막 중 어느 하나를 포함하는 반도체 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 제1 원소의 결정화(結晶化) 온도보다 상기 제2 원소의 결정화 온도가 낮은 반도체 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 제2 원소는 상기 제1 원소보다 큰 원자 반경을 가지는 반도체 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 제2 산화막은 1000℃로 가열된 후에도 비정질을 유지하는 반도체 장치의 제조 방법.
  11. 제1항에 있어서, 상기 (a) 공정은,
    (a-1) 상기 기판을 상기 제1 원소를 포함하는 제1 원료 가스에 노출하는 공정;
    (a-2) 상기 기판 상에 잔류하는 상기 제1 원료 가스를 제거하는 공정;
    (a-3) 상기 기판을 상기 제1 산소 함유 가스에 노출하는 공정; 및
    (a-4) 상기 기판 상에 잔류하는 상기 제1 산소 함유 가스를 제거하는 공정;
    을 적어도 포함하는 사이클을 소정 횟수 수행하는 공정을 포함하고,
    상기 (b) 공정은,
    (b-1) 상기 제1 산화막이 형성된 상기 기판을 상기 제2 원소를 포함하고 상기 제1 원료 가스와는 다른 상기 제2 원료 가스에 노출하는 공정;
    (b-2) 상기 기판 상에 잔류하는 상기 제2 원료 가스를 제거하는 공정;
    (b-3) 상기 기판을 상기 제2 산소 함유 가스에 노출하는 공정; 및
    (b-4) 상기 기판 상에 잔류하는 상기 제2 산소 함유 가스를 제거하는 공정;
    을 적어도 포함하는 사이클을 소정 횟수 수행하는 공정을 포함하며,
    상기 (a) 공정과 상기 (b) 공정을 소정 횟수씩 수행하여 상기 제2 산화막 중의 상기 제2 원소의 농도가 소정의 값이 되도록 제어되는 반도체 장치의 제조 방법.
  12. (a) 기판 상에 제1 원소를 포함하는 비정질의 제1 산화막을 형성하는 공정; 및
    (b) 상기 제1 원소와는 다른 제2 원소를 상기 제1 산화막에 첨가하는 것에 의해 상기 제1 산화막을 상기 제1 원소 및 상기 제2 원소를 포함하는 비정질의 제2 산화막으로 개질하는 공정;
    을 포함하고,
    상기 제1 원소는 알루미늄, 이트륨 및 란탄으로 이루어지는 군으로부터 선택되는 적어도 하나의 원소를 포함하고,
    상기 제2 산화막 중의 상기 제2 원소의 농도는 상기 제2 산화막 중의 상기 제1 원소의 농도보다 낮은 기판 처리 방법.
  13. 기판을 수용하는 처리실;
    상기 처리실 내에 수용된 상기 기판에 알루미늄, 이트륨 및 란탄으로 이루어지는 군으로부터 선택되는 적어도 하나의 원소인 제1 원소를 포함하는 제1 원료 가스를 공급하는 제1 원료 가스 공급계;
    상기 처리실 내에 수용된 상기 기판에 상기 제1 원소와는 다른 제2 원소를 포함하고 상기 제1 원료 가스와는 다른 제2 원료 가스를 공급하는 제2 원료 가스 공급계;
    상기 처리실 내에 수용된 상기 기판에 산소 함유 가스를 공급하는 산소 함유 가스 공급계; 및
    상기 제2 산화막 중의 상기 제2 원소의 농도가 상기 제2 산화막 중의 상기 제1 원소의 농도보다 낮아지도록, (a) 상기 처리실 내에 수용된 기판에 상기 제1 원료 가스와 상기 산소 함유 가스를 공급하여 상기 기판 상에 상기 제1 원소를 포함하는 비정질의 제1 산화막을 형성하는 처리와, (b) 상기 기판에 상기 제2 원료 가스를 공급하고 상기 제1 산화막에 상기 제2 원소를 첨가하는 것에 의해 상기 제1 산화막을 상기 제1 원소 및 상기 제2 원소를 포함하는 비정질의 제2 산화막으로 개질하는 처리를 수행하도록 상기 제1 원료 가스 공급계, 상기 제2 원료 가스 공급계 및 상기 산소 함유 가스 공급계를 제어하도록 구성되는 제어부;
    를 포함하는 기판 처리 장치.
  14. (a) 기판 처리 장치의 처리실 내의 기판에 알루미늄, 이트륨 및 란탄으로 이루어지는 군으로부터 선택되는 적어도 하나의 원소인 제1 원소를 포함하는 제1 산화막을 형성하는 순서; 및
    (b) 상기 기판 상에 형성된 상기 제1 산화막에 상기 제1 원소와는 다른 제2 원소를 상기 제1 산화막 중의 상기 제2 원소의 농도가 상기 제1 원소의 농도보다 낮아지도록 첨가하는 순서;
    를 컴퓨터에 실행시키는 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체.
  15. 게이트 전극; 및
    알루미늄, 이트륨 및 란탄으로 이루어지는 군으로부터 선택되는 제1 원소를 포함하고, 상기 제1 원소와는 다른 제2 원소가 상기 제1 원소보다도 낮은 농도로 첨가된 비정질의 산화막을 포함하는 절연막;
    을 포함하는 반도체 장치.
KR1020130111850A 2012-09-26 2013-09-17 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 기록 매체 및 반도체 장치 KR101520844B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-212464 2012-09-26
JP2012212464A JP6147480B2 (ja) 2012-09-26 2012-09-26 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
KR20140040641A true KR20140040641A (ko) 2014-04-03
KR101520844B1 KR101520844B1 (ko) 2015-05-15

Family

ID=50338038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130111850A KR101520844B1 (ko) 2012-09-26 2013-09-17 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 기록 매체 및 반도체 장치

Country Status (3)

Country Link
US (1) US9082747B2 (ko)
JP (1) JP6147480B2 (ko)
KR (1) KR101520844B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102034766B1 (ko) * 2018-04-12 2019-10-22 주식회사 유진테크 기판 처리 장치 및 기판 처리 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6202681B2 (ja) * 2014-03-26 2017-09-27 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
JP6538582B2 (ja) 2016-02-15 2019-07-03 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法およびプログラム
WO2018056346A1 (ja) 2016-09-21 2018-03-29 株式会社日立国際電気 基板処理装置、液体原料補充システム、半導体装置の製造方法、プログラム
JP6830878B2 (ja) 2017-09-28 2021-02-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラム
JP6994483B2 (ja) * 2018-09-26 2022-01-14 株式会社Kokusai Electric 半導体装置の製造方法、プログラム、及び基板処理装置
WO2020066701A1 (ja) 2018-09-26 2020-04-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法およびプログラム
CN113574640B (zh) 2019-03-15 2024-04-12 株式会社国际电气 半导体装置的制造方法、基板处理装置和记录介质
JP7236922B2 (ja) * 2019-04-26 2023-03-10 東京エレクトロン株式会社 熱処理装置、熱処理方法及び成膜方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60321271D1 (de) * 2002-06-10 2008-07-10 Imec Inter Uni Micro Electr Transistoren und Speicherkondensatoren enthaltend eine HfO2-Zusammensetzung mit erhöhter Dielektrizitätskonstante
US7550800B2 (en) * 2003-06-06 2009-06-23 Chih-Hsin Wang Method and apparatus transporting charges in semiconductor device and semiconductor memory device
US7192824B2 (en) * 2003-06-24 2007-03-20 Micron Technology, Inc. Lanthanide oxide / hafnium oxide dielectric layers
US7494939B2 (en) * 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
KR100688521B1 (ko) * 2005-01-18 2007-03-02 삼성전자주식회사 고유전율 절연막을 포함하는 반도체 소자 및 그 제조 방법
KR100690925B1 (ko) * 2005-12-01 2007-03-09 삼성전자주식회사 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법
US7615438B2 (en) * 2005-12-08 2009-11-10 Micron Technology, Inc. Lanthanide yttrium aluminum oxide dielectric films
KR100806339B1 (ko) 2006-10-11 2008-02-27 삼성전자주식회사 3차원적으로 배열된 메모리 셀들을 구비하는 낸드 플래시메모리 장치 및 그 제조 방법
JP5060110B2 (ja) * 2006-11-27 2012-10-31 株式会社東芝 不揮発性半導体メモリ装置及びその製造方法
US8686490B2 (en) * 2006-12-20 2014-04-01 Sandisk Corporation Electron blocking layers for electronic devices
KR100805018B1 (ko) * 2007-03-23 2008-02-20 주식회사 하이닉스반도체 반도체 소자의 제조 방법
WO2009089283A2 (en) * 2008-01-07 2009-07-16 The Johns Hopkins University Low-voltage, n-channel hybrid transistors
JP5295606B2 (ja) * 2008-03-28 2013-09-18 株式会社東芝 Ｎａｎｄ型不揮発性半導体メモリ装置
JP5336872B2 (ja) * 2009-02-06 2013-11-06 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2010258083A (ja) * 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
JP4988902B2 (ja) * 2009-07-31 2012-08-01 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102034766B1 (ko) * 2018-04-12 2019-10-22 주식회사 유진테크 기판 처리 장치 및 기판 처리 방법
CN110379730A (zh) * 2018-04-12 2019-10-25 株式会社尤金科技 衬底处理设备和衬底处理方法
CN110379730B (zh) * 2018-04-12 2023-06-06 株式会社尤金科技 衬底处理设备和衬底处理方法

Also Published As

Publication number Publication date
KR101520844B1 (ko) 2015-05-15
JP6147480B2 (ja) 2017-06-14
US20140084389A1 (en) 2014-03-27
JP2014067877A (ja) 2014-04-17
US9082747B2 (en) 2015-07-14

Similar Documents

Publication Publication Date Title
KR101520844B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 기록 매체 및 반도체 장치
US10297440B2 (en) Method of manufacturing semiconductor device
KR102019955B1 (ko) 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
CN107851578B (zh) 反应管、衬底处理装置及半导体器件的制造方法
JP4988902B2 (ja) 半導体デバイスの製造方法及び基板処理装置
JP6222833B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP6196833B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US20110124204A1 (en) Method of manufacturing semiconductor device, method of processing substrate, and substrate processing apparatus
US20140182515A1 (en) Substrate processing apparatus, method of manufacturing semiconductor device and vaporization system
WO2013054652A1 (ja) 基板処理装置、基板処理方法、半導体装置の製造方法、および記録媒体
WO2015045099A1 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
KR101537946B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기억 매체 및 기판 처리 장치
US20130239893A1 (en) Stabilization method of film forming apparatus and film forming apparatus
US11873555B2 (en) Vaporizer, substrate processing apparatus and method of manufacturing semiconductor device
JP5460775B2 (ja) 半導体デバイスの製造方法、半導体デバイス及び基板処理装置
US20200411330A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JPWO2020175427A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 4