KR20140031632A - 반도체 칩 패키지 및 그 제조방법 - Google Patents

반도체 칩 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20140031632A
KR20140031632A KR1020120098174A KR20120098174A KR20140031632A KR 20140031632 A KR20140031632 A KR 20140031632A KR 1020120098174 A KR1020120098174 A KR 1020120098174A KR 20120098174 A KR20120098174 A KR 20120098174A KR 20140031632 A KR20140031632 A KR 20140031632A
Authority
KR
South Korea
Prior art keywords
resin
underfill material
semiconductor chip
solder
pcb
Prior art date
Application number
KR1020120098174A
Other languages
English (en)
Inventor
김포철
황영남
우승완
이경호
함석진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120098174A priority Critical patent/KR20140031632A/ko
Publication of KR20140031632A publication Critical patent/KR20140031632A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 칩 패키지 및 그 제조방법에 관한 것이다.
본 발명에 따른 반도체 칩 패키지의 제조방법은, PCB 상에 소정 패턴의 솔더와, 그 소정 패턴의 솔더들 사이의 공간에 채워지도록 언더필 재료를 동시에 도포하는 단계; 및 상기 도포된 솔더와 언더필 재료로 형성된 층 위에 반도체 칩을 올려놓은 후, 열을 가하여 상기 솔더에 의한 상기 PCB와 반도체 칩 간의 솔더링 및 상기 언더필 재료의 경화를 동시에 수행하는 단계;를 포함한다.
이와 같은 본 발명에 의하면, PCB와 반도체 칩 사이의 공간에 언더필 재료를 채워넣음에 있어서, 솔더와 언더필 재료를 PCB 상에 동시에 도포한 후 반도체 칩을 올려 솔더링과 언더필 재료의 경화를 동시에 수행함으로써, 종래의 주입기에 의한 주입 방식에서의 언더필 재료 내부의 기포(void) 발생 및 언더필 재료의 불완전한 충전 문제를 근본적으로 해결할 수 있다.

Description

반도체 칩 패키지 및 그 제조방법{Semiconductor chip package and manufacturing method thereof}
본 발명은 반도체 칩 패키지 및 그 제조방법에 관한 것으로서, 특히 솔더 (solder)와 언더필(underfill) 재료를 PCB 상에 동시에 도포하여 후속 공정을 수행함으로써 언더필 재료 내부에의 기포 발생 및 언더필 재료의 불완전한 충전 문제를 해소할 수 있는 반도체 칩 패키지 및 그 제조방법에 관한 것이다.
전자 휴대기기의 메모리 용량이 점차 대용량화됨에 따라, 전자 휴대기기 내에 장착되는 반도체 패키지 내의 반도체 칩도 또한 점차 고집적화되고 있다. 그리고, 이로 인해 반도체 칩의 크기는 점차 대형화되고 있다. 반면에, 전자 휴대기기의 크기가 소형화됨에 따라 패키지 기판에 반도체 칩을 실장하여 제조되는 반도체 칩 패키지는 점차 소형화, 박형화 및 경량화되고 있는 추세이다.
한편, 이상과 같은 반도체 칩 패키지에 있어서 범프(bump)와 플립칩(Flip-chip) 표면을 습기, 오염 등과 같은 화학적인 요소와 낙하충격과 같은 물리적인 요소로부터 보호하기 위하여, 통상 비절연 접착물질로 언더필(underfill)을 한다.
도 1a 및 도 1b는 종래 반도체 칩 패키지 제조 방식에 따른 솔더링 및 언더필 재료 주입 과정을 보여주는 도면이다.
도 1a에 도시된 바와 같이, 종래 반도체 칩 패키지 제조 방식은 먼저 솔더 (102)가 도포된 PCB(101) 상에 반도체 칩(전자부품)(103)을 올려놓고, 리플로우 (reflow) 솔더링 공정을 수행하여 반도체 칩(전자부품)(103)을 PCB(101) 상에 솔더링한다. 그런 후, 도 1b에 도시된 바와 같이, 언더필 재료 주입기(110)를 이용하여 언더필 재료를 PCB(101)와 반도체 칩(전자부품)(103) 사이의 공간에 주입한 다음 경화시킨다.
이상과 같이, 종래 반도체 칩 패키지 제조 방식은 통상 주사기와 유사한 구조의 언더필 재료 주입기(110)를 이용하여 언더필 재료를 주입하는데, 이와 같이 주입기를 이용하여 언더필 재료를 주입할 경우, 언더필 재료의 내부에 기포(void)가 발생할 수 있고, 또한 솔더볼 피치가 작은 높은 사양의 제품의 경우에는 언더필 재료의 점성의 증가로 인해 언더필 재료가 제대로 채워지지 않는 부분이 발생할 수 있다. 이는 결국 제품의 신뢰도 저하 및 경쟁력 하락을 초래하게 된다.
한국 공개특허공보 공개번호 10-2006-0075794 한국 공개특허공보 공개번호 10-2003-0084138
본 발명은 상기와 같은 사항을 감안하여 창출된 것으로서, 솔더(solder)와 언더필(underfill) 재료를 PCB 상에 동시에 도포한 후 반도체 칩(전자부품)을 올려 솔더링과 언더필 재료의 경화를 동시에 수행함으로써, 종래의 주입기에 의한 언더필 재료의 주입에 있어서의 언더필 재료 내부에 기포(void)가 발생하고, 언더필 재료가 PCB와 반도체 칩(전자부품) 사이의 공간에 제대로 채워지지 않는 문제를 해결할 수 있는 반도체 칩 패키지 및 그 제조방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위하여 본 발명에 따른 반도체 칩 패키지는,
패키지의 베이스를 이루는 PCB;
상기 PCB 상에 소정 패턴으로 형성된 솔더;
상기 소정 패턴의 솔더들 사이의 공간에 채워진 언더필 재료; 및
상기 솔더 및 언더필 재료 위에 얹혀져 상기 솔더에 의해 상기 PCB에 솔더링된 반도체 칩을 포함하며,
상기 솔더와 상기 언더필 재료는 상기 PCB 상에 동시에 도포되어, 상기 솔더에 의한 상기 PCB 상의 상기 반도체 칩의 솔더링 및 상기 언더필 재료의 경화가 하나의 공정으로 동시에 이루어진 점에 그 특징이 있다.
여기서, 상기 언더필 재료로는 B-상태(B-stage)의 열경화성 수지 또는 열가소성 수지가 사용될 수 있다.
이때, 상기 열경화성 수지는 에폭시 수지, 페놀 수지, 아미노 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스텔 수지, 폴리우레탄 수지, 폴리이미드 수지 등을 포함할 수 있다.
또한, 상기 열가소성 수지는 폴리에틸렌, 폴리스티렌, 폴리에틸렌 테레프탈레이트, 폴리염화비닐, 폴리염화비닐리덴 등을 포함할 수 있다.
또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 반도체 칩 패키지의 제조방법은,
a) PCB 상에 소정 패턴의 솔더와, 그 소정 패턴의 솔더들 사이의 공간에 채워지도록 언더필 재료를 동시에 도포하는 단계; 및
b) 상기 도포된 솔더와 언더필 재료로 형성된 층 위에 반도체 칩을 올려놓은 후, 열을 가하여 상기 솔더에 의한 상기 PCB와 반도체 칩 간의 솔더링 및 상기 언더필 재료의 경화를 동시에 수행하는 단계;를 포함하는 점에 그 특징이 있다.
여기서, 상기 단계 a)에서 상기 솔더와 언더필 재료를 동시에 도포하기 위해 스크린 인쇄 방식 또는 디스펜서(dispenser)를 이용한 도포 방식이 사용될 수 있다.
또한, 상기 언더필 재료로는 B-상태(B-stage)의 열경화성 수지 또는 열가소성 수지가 사용될 수 있다.
이때, 상기 열경화성 수지는 에폭시 수지, 페놀 수지, 아미노 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스텔 수지, 폴리우레탄 수지, 폴리이미드 수지 등을 포함할 수 있다.
또한, 상기 열가소성 수지는 폴리에틸렌, 폴리스티렌, 폴리에틸렌 테레프탈레이트, 폴리염화비닐, 폴리염화비닐리덴 등을 포함할 수 있다.
이와 같은 본 발명에 의하면, PCB와 반도체 칩(전자부품) 사이의 공간에 언더필 재료를 채워넣음에 있어서, 솔더(solder)와 언더필(underfill) 재료를 PCB 상에 동시에 도포한 후 반도체 칩(전자부품)을 올려 솔더링과 언더필 재료의 경화를 동시에 수행함으로써, 종래의 주입기에 의한 언더필 재료의 주입에 있어서의 언더필 재료 내부에 기포(void)가 발생하고, 언더필 재료가 PCB와 반도체 칩(전자부품) 사이의 공간에 제대로 채워지지 않는 문제를 해결할 수 있는 장점이 있다.
도 1a 및 도 1b는 종래 반도체 칩 패키지 제조 방식에 따른 솔더링 및 언더필 재료 주입 과정을 보여주는 도면.
도 2는 본 발명의 실시 예에 따른 반도체 칩 패키지의 구조를 보여주는 도면.
도 3a 및 도 3b는 본 발명의 실시 예에 따른 반도체 칩 패키지의 제조방법에 따라 반도체 칩 패키지를 제조하는 과정을 보여주는 도면.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정되어 해석되지 말아야 하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈", "장치" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다.
도 2는 본 발명의 실시 예에 따른 반도체 칩 패키지의 구조를 보여주는 도면이다.
도 2를 참조하면, 본 발명에 따른 반도체 칩 패키지는 PCB(201), 솔더 (202), 언더필 재료(204) 및 반도체 칩(전자부품)(203)을 포함하여 구성된다.
상기 PCB(201)는 패키지의 베이스를 이룬다. 여기서, 이와 같은 PCB(201)는 단일층으로 구성된 구조일 수도 있고, 여러 층이 적층되어 구성된 멀티층으로 구성된 구조일 수도 있다.
상기 솔더(202)는 상기 PCB(201) 상에 소정 패턴으로 형성된다. 여기서, 이와 같은 솔더(202)는 PCB(201) 상에 다수의 원형들이 소정 간격으로 하나의 무리를 이루어 전체적으로 원형 또는 사각형 도넛츠 형태로 형성될 수도 있고, 부정형(不定形)의 어떤 특정 패턴으로 형성될 수도 있다. 또한, 이와 같은 솔더(202)로는 Pb/Sn, Pb/Sn/Au, Pb/Sn/Ag 성분으로 된 솔더 등이 사용될 수 있다.
상기 언더필 재료(204)는 상기 소정 패턴의 솔더들 사이의 공간(즉, PCB(201)와 반도체 칩(203) 사이의 공간)에 채워진다. 여기서, 이와 같은 언더필 재료(204)로는 B-상태(B-stage)의 열경화성 수지 또는 열가소성 수지가 사용될 수 있다.
이때, 상기 열경화성 수지는 에폭시 수지, 페놀 수지, 아미노 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스텔 수지, 폴리우레탄 수지, 폴리이미드 수지 등을 포함할 수 있다.
또한, 상기 열가소성 수지는 폴리에틸렌, 폴리스티렌, 폴리에틸렌 테레프탈레이트, 폴리염화비닐, 폴리염화비닐리덴 등을 포함할 수 있다.
여기서, 특히 상기와 같은 솔더(202)와 언더필 재료(204)는 상기 PCB(201) 상에 동시에 도포되어, 상기 솔더(202)에 의한 PCB(201) 상의 상기 반도체 칩(203)의 솔더링 및 상기 언더필 재료(204)의 경화가 하나의 공정으로 동시에 이루어진다.
상기 반도체 칩(203)은 상기 솔더(202) 및 언더필 재료(204) 위에 얹혀져 상기 솔더(202)에 의해 상기 PCB(201)에 솔더링된다.
그러면, 이상과 같은 구성을 갖는 본 발명에 따른 반도체 칩 패키지의 제조방법에 대하여 간략히 설명해 보기로 한다.
도 3a 및 도 3b는 본 발명의 실시 예에 따른 반도체 칩 패키지의 제조방법에 따라 반도체 칩 패키지를 제조하는 과정을 보여주는 도면이다.
도 3a를 참조하면, 본 발명에 따른 반도체 칩 패키지의 제조방법에 따라, 먼저 PCB(201) 상에 소정 패턴의 솔더(202)와, 그 소정 패턴의 솔더들 사이의 공간에 채워지도록 언더필 재료(204)를 동시에 도포한다.
여기서, 상기 솔더(202)와 언더필 재료(204)를 동시에 도포하기 위해 스크린 인쇄 방식 또는 디스펜서(dispenser)를 이용한 도포 방식이 사용될 수 있다.
또한, 상기 언더필 재료(204)로는 B-상태(B-stage)의 열경화성 수지 또는 열가소성 수지가 사용될 수 있다.
이때, 전술한 바와 같이, 상기 열경화성 수지는 에폭시 수지, 페놀 수지, 아미노 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스텔 수지, 폴리우레탄 수지, 폴리이미드 수지 등을 포함할 수 있다.
또한, 상기 열가소성 수지는 폴리에틸렌, 폴리스티렌, 폴리에틸렌 테레프탈레이트, 폴리염화비닐, 폴리염화비닐리덴 등을 포함할 수 있다.
이상에 의해, PCB(201) 상에 솔더(202)와 언더필 재료(204)의 도포가 완료되면, 도 3b에 도시된 바와 같이, 그 도포된 솔더(202)와 언더필 재료(204)로 형성된 층 위에 반도체 칩(203)을 올려놓은 후, 열을 가하여 상기 솔더(202)에 의한 상기 PCB(201)와 반도체 칩(203) 간의 솔더링 및 상기 언더필 재료(204)의 경화를 동시에 수행한다. 이후, 반도체 칩(203)을 포함한 PCB(201)의 상면을 몰딩 재료에 의해 몰딩함으로써 반도체 칩 패키지의 제조가 완료된다.
이상의 설명에서와 같이, 본 발명에 따른 반도체 칩 패키지의 제조방법은 PCB와 반도체 칩(전자부품) 사이의 공간에 언더필 재료를 채워넣음에 있어서, 솔더 (solder)와 언더필(underfill) 재료를 PCB 상에 동시에 도포한 후, 반도체 칩(전자부품)을 올려 솔더링과 언더필 재료의 경화를 동시에 수행함으로써, 종래의 주입기에 의한 언더필 재료의 주입에 있어서의 언더필 재료 내부에 기포(void)가 발생하고, 언더필 재료가 PCB와 반도체 칩(전자부품) 사이의 공간에 제대로 채워지지 않는 문제를 해결할 수 있는 장점이 있다.
그리고, 그와 같이 언더필 재료를 주입기에 의한 주입 방식이 아닌 도포 방식에 의해 일괄적으로 한꺼번에 도포하므로, 제품의 대량 생산이 가능하다. 또한, 종래 방식에서의 솔더링과 언더필 경화의 2단계 공정을 하나의 공정에서 동시에 수행하므로, 공정을 단순화할 수 있고, 그에 따른 비용 절감의 효과를 얻을 수 있다.
이상, 바람직한 실시 예를 통하여 본 발명에 관하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양하게 변경, 응용될 수 있음은 당해 기술분야의 통상의 기술자에게 자명하다. 따라서, 본 발명의 진정한 보호 범위는 다음의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
101,201...PCB 102,202...솔더
103,203...반도체 칩(전자부품) 104,204...언더필 재료
110...언더필 재료 주입기

Claims (9)

  1. 패키지의 베이스를 이루는 PCB;
    상기 PCB 상에 소정 패턴으로 형성된 솔더;
    상기 소정 패턴의 솔더들 사이의 공간에 채워진 언더필 재료; 및
    상기 솔더 및 언더필 재료 위에 얹혀져 상기 솔더에 의해 상기 PCB에 솔더링된 반도체 칩을 포함하며,
    상기 솔더와 상기 언더필 재료는 상기 PCB 상에 동시에 도포되어, 상기 솔더에 의한 상기 PCB 상의 상기 반도체 칩의 솔더링 및 상기 언더필 재료의 경화가 하나의 공정으로 동시에 이루어진, 반도체 칩 패키지.
  2. 제1항에 있어서,
    상기 언더필 재료는 B-상태(B-stage)의 열경화성 수지 또는 열가소성 수지인, 반도체 칩 패키지.
  3. 제2항에 있어서,
    상기 열경화성 수지는 에폭시 수지, 페놀 수지, 아미노 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스텔 수지, 폴리우레탄 수지, 폴리이미드 수지 중의 어느 하나인, 반도체 칩 패키지.
  4. 제2항에 있어서,
    상기 열가소성 수지는 폴리에틸렌, 폴리스티렌, 폴리에틸렌 테레프탈레이트, 폴리염화비닐, 폴리염화비닐리덴 중의 어느 하나인, 반도체 칩 패키지.
  5. a) PCB 상에 소정 패턴의 솔더와, 그 소정 패턴의 솔더들 사이의 공간에 채워지도록 언더필 재료를 동시에 도포하는 단계; 및
    b) 상기 도포된 솔더와 언더필 재료로 형성된 층 위에 반도체 칩을 올려놓은 후, 열을 가하여 상기 솔더에 의한 상기 PCB와 반도체 칩 간의 솔더링 및 상기 언더필 재료의 경화를 동시에 수행하는 단계;를 포함하는 반도체 칩 패키지의 제조방법.
  6. 제5항에 있어서,
    상기 단계 a)에서 상기 솔더와 상기 언더필 재료를 스크린 인쇄 방식 또는 디스펜서(dispenser)를 이용한 도포 방식을 이용하여 동시에 도포하는, 반도체 칩 패키지의 제조방법.
  7. 제5항에 있어서,
    상기 언더필 재료는 B-상태(B-stage)의 열경화성 수지 또는 열가소성 수지인, 반도체 칩 패키지의 제조방법.
  8. 제7항에 있어서,
    상기 열경화성 수지는 에폭시 수지, 페놀 수지, 아미노 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스텔 수지, 폴리우레탄 수지, 폴리이미드 수지 중의 어느 하나인, 반도체 칩 패키지의 제조방법.
  9. 제7항에 있어서,
    상기 열가소성 수지는 폴리에틸렌, 폴리스티렌, 폴리에틸렌 테레프탈레이트, 폴리염화비닐, 폴리염화비닐리덴 중의 어느 하나인, 반도체 칩 패키지의 제조방법.
KR1020120098174A 2012-09-05 2012-09-05 반도체 칩 패키지 및 그 제조방법 KR20140031632A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120098174A KR20140031632A (ko) 2012-09-05 2012-09-05 반도체 칩 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120098174A KR20140031632A (ko) 2012-09-05 2012-09-05 반도체 칩 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20140031632A true KR20140031632A (ko) 2014-03-13

Family

ID=50643615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120098174A KR20140031632A (ko) 2012-09-05 2012-09-05 반도체 칩 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20140031632A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9754804B2 (en) 2015-12-01 2017-09-05 Samsung Display Co., Ltd. Method of mounting electronic device and under-fill film used thereto

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9754804B2 (en) 2015-12-01 2017-09-05 Samsung Display Co., Ltd. Method of mounting electronic device and under-fill film used thereto

Similar Documents

Publication Publication Date Title
US8901732B2 (en) Semiconductor device package and method
US7148560B2 (en) IC chip package structure and underfill process
CN102903691A (zh) 半导体器件、封装方法和结构
US7824960B2 (en) Method of assembling a silicon stack semiconductor package
US20140042621A1 (en) Package on Package Devices and Methods of Forming Same
US9524931B2 (en) Wiring substrate, semiconductor package, and method for manufacturing semiconductor package
US8377745B2 (en) Method of forming a semiconductor device
US9379089B2 (en) Electrical system and core module thereof
US20180082936A1 (en) Fan-out package structure having stacked carrier substrates and method for forming the same
TWI666739B (zh) 製造半導體裝置的方法
JP2015153811A5 (ko)
US9806066B2 (en) Semiconductor package including exposed connecting stubs
JP6726309B2 (ja) 高信頼性電子パッケージ構造、回路基板及びデバイス
US20190035729A1 (en) Semiconductor package with programmable signal routing
JP5667994B2 (ja) 半導体装置の製造方法及び製造装置
US20090256268A1 (en) Partially underfilled solder grid arrays
KR20140031632A (ko) 반도체 칩 패키지 및 그 제조방법
KR102117469B1 (ko) 전자 소자 모듈 및 그 제조 방법
CN104681499A (zh) 封装堆栈结构及其制法
CN110544639A (zh) 集成电路晶粒贴装方法及半导体器件
US8420450B2 (en) Method of molding semiconductor package
US8680663B2 (en) Methods and apparatus for package on package devices with reduced strain
US20200013756A1 (en) Electronic device package
US9293404B2 (en) Pre-applying supporting materials between bonded package components
US20120168937A1 (en) Flip chip package and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
WITB Written withdrawal of application