KR20140016446A - 선택적 에미터 구조를 가진 실리콘 태양전지 및 이의 제조방법 - Google Patents

선택적 에미터 구조를 가진 실리콘 태양전지 및 이의 제조방법 Download PDF

Info

Publication number
KR20140016446A
KR20140016446A KR1020120081217A KR20120081217A KR20140016446A KR 20140016446 A KR20140016446 A KR 20140016446A KR 1020120081217 A KR1020120081217 A KR 1020120081217A KR 20120081217 A KR20120081217 A KR 20120081217A KR 20140016446 A KR20140016446 A KR 20140016446A
Authority
KR
South Korea
Prior art keywords
silicon substrate
type impurity
solar cell
heat treatment
silicon
Prior art date
Application number
KR1020120081217A
Other languages
English (en)
Other versions
KR101414570B1 (ko
Inventor
송희은
강민구
이정철
강기환
Original Assignee
한국에너지기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국에너지기술연구원 filed Critical 한국에너지기술연구원
Priority to KR1020120081217A priority Critical patent/KR101414570B1/ko
Publication of KR20140016446A publication Critical patent/KR20140016446A/ko
Application granted granted Critical
Publication of KR101414570B1 publication Critical patent/KR101414570B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 실리콘 태양전지의 제조방법에 관한 것으로, 본 발명은 (a) 제1 도전형 불순물이 도핑된 실리콘 기판의 전면에, 상기 실리콘 태양전지의 전면전극의 형성 위치에 대응하는 개구부를 가지도록 마스킹 페이스트를 이용하여 패턴을 형성하는 단계; (b) 상기 개구부를 통해 노출된 상기 실리콘 기판의 전면의 제1 영역에 제2 도전형 불순물이 함유된 도핑 페이스트를 프린팅하여 건조하는 단계; (c) 상기 패턴을 제거하는 단계; (d) 상기 실리콘 기판을 제1 열처리하여, 상기 도핑 페이스트에 함유된 제2 도전형 불순물을 상기 제1 영역을 통해 상기 실리콘 기판 내부로 제1 확산시킴으로서 제1 에미터층을 형성하는 단계; 및 (e) 제2 도전형 불순물을 도핑하기 위한 도핑가스 분위기에서 상기 실리콘 기판을 제2 열처리하여, 제2 에미터층을 형성하는 단계를 포함하는 것을 특징으로 한다. 이에 의해 본 발명은 패턴을 이용하여 증착된 도핑 페이스트의 넓게 퍼지는 현상을 억제함으로써 전면전극과 에미터층 사이의 접촉저항을 일정 수준 이하로 작게 유지할 수 있다.

Description

선택적 에미터 구조를 가진 실리콘 태양전지 및 이의 제조방법{Silicon solar cell having selective emitter structure and manufacturing method thereof}
본 발명은 실리콘 태양전지 및 이의 제조방법에 관한 것으로, 구체적으로는 선택적 에미터 구조를 가지는 실리콘 태양전지 및 이의 제조방법에 관한 것이다.
실리콘 태양전지는, p형과 n형과 같이 서로 다른 도전형(conductive type)을 가진 반도체로 각각 이루어진 실리콘 기판(substrate) 및 에미터층(emitter layer)과 실리콘 기판과 에미터층 위에 각각 형성된 전극을 구비한다.
실리콘 태양전지는, 태양광이 입사되면 반도체에서 복수의 전자 정공 쌍이 생성되고, 생성된 전자 정공 쌍은 광기전력효과(photovoltaic effect)에 의해 전자와 정공으로 각각 분리되어 각각 n형의 반도체와 p형 반도체 쪽으로 이동한다. 즉 전자는 에미터층 쪽으로, 정공은 실리콘 기판 쪽으로 이동하고, 실리콘 기판과 에미터층에 전기적으로 연결된 전극에 의해 수집된다.
실리콘 태양전지는 효율향상의 한 방법으로 전면전극과 에미터층 사이의 접촉 저항을 감소시키기 위해 선택적 에미터 구조를 채택할 수 있다. 선택적 에미터는 접촉저항을 줄이면서 접촉되지 않는 부분의 빛에 의해 생성되는 전자-정공쌍의 오제이 재결합을 줄이고자 하는 것입니다. 이와 같은 선택적 에미터 구조를 가진 실리콘 태양전지의 제조방법 중 하나는 에미터층을 형성하기 위해, p형 실리콘 기판 상에 n형 불순물이 함유된 도핑 페이스트를 프린팅하는 공정을 포함한다.
그러나, 실리콘 태양전지의 제조방법에서 실리콘 위의 도핑 페이스트의 프린팅 공정은, 도핑 페이스트(예를 들면 인(P) 페이스트)의 점도가 낮아 프린팅 후 도핑 페이스트가 퍼지는 경향이 있어, 프린팅된 패턴의 모양을 유지하기 어려운 문제를 가진다. 이와 같은 도핑 페이스트가 퍼지는 문제에 의해, 선택적 에미터 구조에 의한 접촉저항의 감소효과가 반감될 수 있다.
KR 10-2011-0010224A, 2011. 02. 01, 도면 3
본 발명의 목적은 에미터층 형성에 있어 도핑 페이스트의 퍼지는 경향을 최소화함으로써 선택적 에미터 구조에 의한 전극과 에미터층 사이의 접촉 저항의 감소 효율을 향상할 수 있는 실리콘 태양전지의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 실리콘 태양전지의 제조방법은 (a) 제1 도전형 불순물이 도핑된 실리콘 기판의 전면에, 전면전극의 형성 위치에 대응하는 개구부를 가지도록 마스킹 페이스트를 이용하여 패턴을 형성하는 단계; (b) 상기 개구부를 통해 노출된 상기 실리콘 기판의 전면의 제1 영역에 제2 도전형 불순물이 함유된 도핑 페이스트를 프린팅하여 건조하는 단계; (c) 상기 마스킹 페이스트에 의해 형성된 패턴을 제거하는 단계; (d) 상기 실리콘 기판을 제1 열처리하여, 상기 도핑 페이스트에 함유된 제2 도전형 불순물을 상기 제1 영역을 통해 상기 실리콘 기판 내부로 제1 확산시킴으로서 제1 에미터층을 형성하는 단계; 및 (e) 제2 도전형 불순물을 도핑하기 위한 도핑가스 분위기에서 상기 실리콘 기판을 제2 열처리하여, 상기 도핑가스에 포함된 제2 도전형 불순물을 상기 실리콘 기판의 전면에 제2 확산시킴으로서 제2 에미터층을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 마스킹 페이스트의 패턴은 잉크젯, 스텐실 프린팅, 에어로젯 프린팅 및 스크린 프린팅 중 어느 하나에 의해 형성될 수 있다.
상기 제1 열처리 온도는 상기 제2 열처리 온도보다 높을 수 있다. 또한 상기 제1 열처리에 의한 상기 제1 확산 깊이는 상기 제2 열처리에 의한 제2 확산 깊이보다 크게 정해질 수 있다.
상기 제1 열처리와 제2 열처리 단계 사이에는 상기 실리콘 기판의 온도를 냉각시키는 단계를 더 포함할 수 있다.
본 실리콘 태양전지의 제조방법은 상기 (e)단계 후, 상기 에미터층이 n형인 경우 상기 실리콘 기판의 전면 상에 형성된 PSG(Phosphorus Silicate Glass) 및 상기 실리콘 기판의 전면 상에 형성된 상기 도핑 페이스트를 제거하는 단계를 더 포함할 수 있다.
본 실리콘 태양전지의 제조방법은 상기 (e)단계 후, 상기 에미터층이 p형인 경우 상기 실리콘 기판의 전면 상에 형성된 BSG(Boron Silicate Glass) 및 상기 실리콘 기판의 전면 상에 형성된 상기 도핑 페이스트를 제거하는 단계를 더 포함할 수 있다.
본 실리콘 태양전지의 제조방법은 상기 (f)단계 후, 상기 실리콘 기판의 전면 상에 반사방지막을 형성하는 단계를 더 포함할 수 있다. 상기 반사방지막은 패시베이션층(passivation layer)을 구비할 수 있다.
본 실리콘 태양전지의 제조방법은 상기 (g)단계 후, 상기 실리콘 기판의 전면에 상기 전면전극을 형성하는 (h)단계를 더 포함할 수 있다.
상기 (h)단계는, 상기 전면전극의 형성과 동시에 상기 실리콘 기판의 후면에 후면전극을 형성할 수 있다.
본 실리콘 태양전지의 제조방법은 상기 (h)단계 후 상기 실리콘 기판을 제3 열처리하여, 상기 형성된 후면전극과 상기 실리콘 기판의 후면의 사이에 후면전계(Back Surface Field)층을 형성하면서 동시에 상기 전면전극을 상기 제2 에미터층에 접촉시키는 단계를 더 포함할 수 있다.
상기 전면전극은 은(Ag)으로 마련되고, 상기 후면전극은 알루미늄(Al)으로 마련될 수 있다.
상기 제1 도전형 불순물이p형 불순물인 경우 상기 제2 도전형 불순물은 n형 불순물로 마련되고, 상기 제1 도전형 불순물이 n형 불순물인 경우 상기 제2 도전형 불순물은 p형 불순물로 마련될 수 있다. 상기 에미터층이 n형인 경우 상기 도핑가스는 POCl3를 포함하고, 상기 에미층이 p형인 경우 상기 도핑가스는 BBr3 혹은 B2H6를 포함할 수 있다.
상기 목적을 달성하기 위한 본 발명의 또 다른 일 측면에 따른 실리콘 태양전지는 전술한 실리콘 태양전지의 제조방법에 의해 제조되는 것을 특징으로 한다.
이와 같이 본 발명은, 마스킹 페이스트의 패턴에 의해 형성된 도핑 페이스트의 넓게 퍼지는 현상을 억제함으로써, 전면전극과 에미터층 사이의 접촉저항을 일정 수준 이하로 작게 유지하여 선택적 에미터 구조의 장점을 극대화할 수 있다.
도 1 내지 도 8은 본 발명의 일 실시예에 따른 실리콘 태양전지의 제조방법을 설명하기 위한 공정별 단면도들이다.
이하 첨부된 도면들을 참조하여 본 발명의 일 실시예에 따른 실리콘 태양전지의 제조방법에 대해 설명한다.
도 1 내지 도 8은 본 발명의 일 실시예에 따른 실리콘 태양전지의 제조방법을 설명하기 위한 도면이다.
도 1에 도시된 바와 같이, (a)공정은 제1 도전형 불순물이 도핑된 실리콘 기판(10)의 전면에, 마스킹 페이스트를 이용하여 패턴(12)을 형성하는 공정이다. 패턴(12)은 도 8에 도시된 전면전극(40)의 형성 위치에 대응하는 개구부(a)를 포함한다. 제1 도전형 불순물(dopant)은 p형 또는 n형 불순물(dopant)로 마련될 수 있다.
실리콘 기판(10)은 단결정 실리콘 또는 다결정 실리콘과 같은 결정질 실리콘(silicon)으로 이루질 수 있다.
마스킹 페이스트는, 실리콘 기판(10)에 불순물을 확산시켜 불순물에 의한 영역을 형성하려는 경우 확산을 억제하는 마스크로서 사용될 수 있다. 마스킹 페이스트에 의한 패턴(12)은 스크린 인쇄, 스텐실 인쇄, 잉크젯 인쇄, 에어로졸 인쇄 등의 방법에 의해 형성될 수 있다. 마스킹 페이스트는 SiO2 전구체(precursor), TiO2 전구체, 폴리머 등을 포함할 수 있다.
예를 들면, 마스킹 페이스트에 의한 패턴(12)은 비진공 상태에서 프린팅 기법을 이용하여 실리콘 기판(10)의 전면 상에 미리 결정된 형태로 형성될 수 있다. 패턴(12)은 산소 분위기에서 사전에 정해진 조건의 건조나 경화에 의해 형성될 수 있다. 이것은 공지기술로서 구체적 설명은 생략한다.
도 2에 도시된 바와 같이, (b)공정은 패턴(12)의 개구부(a)를 통해 노출된 실리콘 기판(10)의 전면의 제1 영역에 제2 도전형 불순물이 함유된 도핑 페이스트(14)를 프린팅하여 건조하는 공정이다. 제1 도전형 불순물로서 p형을 이용한 경우 제2 도전형 불순물로서 n형 불순물)이 사용될 수 있고, 제1 도전형 불순물로서 n형을 이용한 경우 제2 도전형 불순물로서 p형 불순물이 사용될 수 있다. 그런데 제2 도전형 불순물이 사용된 도핑 페이스트(14)는 일반적으로 점도가 낮아 인쇄 후 넓게 퍼지는 경향이 있다.
본 실시예에 따른 실리콘 태양전지의 제조방법은, 패터닝된 마스킹 페이스트에 의해 도핑 페이스트(14)의 형성 공정시 넓게 퍼지는 현상을 억제함으로써 전면전극(40)과 에미터층(20) 사이의 접촉저항을 작게 유지할 수 있다. 이것은 형성된 도핑 페이스트(14)의 넓게 퍼지는 현상이 전면전극(40)과 에미터층(20) 사이의 접촉저항을 증가시켜 선택적 에미터 구조의 장점을 반감시키기 때문이다.
도 3에 도시된 바와 같이, (c)공정은 마스킹 페이스트에 의해 형성된 패턴(12)을 제거하는 공정이다. 예를 들면, 마스킹 페이스트에 의한 패턴(12)은 수용성 물질 또는 유기 용매 물질에 의해 제거될 수 있다. 이것은 공지기술로서 구체적 설명은 생략한다.
도 4 및 도 5는 본 실시예에 따른 실리콘 태양전지(1)의 에미터 구조를 형성하는 공정을 도시한 도면이다. 이에 의해 제1 에미터층(22) 및 제2 에미터층(24)이 형성된다.
도 4에 도시된 바와 같이, 제1 도전형 불순물로서 p형을 이용한 경우 (d)공정은 실리콘 기판(10)을 제1 열처리하여, 도핑 페이스트(14)에 함유된 n형 불순물을 개구부(a)에 의해 노출된 제1 영역(11)을 통해 실리콘 기판(10) 내부로 제1 확산시킴으로서 제1 에미터층(22)을 형성하는 공정이다.
즉, 도핑 페이스트(14)가 적층된 실리콘 기판(10)에 대하여 제1 열처리 공정이 진행된다. 이에 의해 도핑 페이스트(14) 하부의 실리콘 기판(10) 내로 도핑 페이스트(14)의 인(P) 불순물이 확산(diffusion)된다. 이러한 확산 깊이에 따라 실리콘 기판(10)의 저항이 결정될 수 있다. 본 실시예에서, 제1 열처리는 880℃에서 15분간 진행될 수 있다.
제1 도전형 불순물로서 n형을 이용한 경우 (d) 공정은 제1 열처리에 의해 실리콘 기판(10)에 노출된 제1 영역(11)을 통해 제1 에미터 층이 형성된다. 이 때 제1 에미터에는 p형 불순물이 도핑된다.
도 5에 도시된 바와 같이, (e)공정은 제2 도전형 불순물을 도핑하기 위한 도핑가스 분위기에서 실리콘 기판(10)을 제2 열처리하여, 도핑가스에 포함된 제2 도전형 불순물을 실리콘 기판(10)의 전면에 제2 확산시킴으로서 제2 에미터층(24)을 형성하는 공정이다.
제1 도전형 불순물로서 p형을 이용한 경우 제2 열처리는 POCl3와 같은 도핑가스 분위기에서 실리콘 기판(10)의 전면에 n형 불순물을 제2 확산시켜 제2 에미터층(24)을 형성시키기 위한 것이다. 제2 열처리는 810℃, 10분간 진행될 수 있다. 이것은 제1 열처리시의 온도 및 시간보다 작은 값이다. 제1 도전형 불순물로서 n형을 이용한 경우 제2 열처리는 BBr3와 같은 도핑가스 분위기에서 실리콘 기판(10)의 전면에 p형 불순물을 제2 확산시켜 제2 에미터층(24)을 형성시키기 위한 것이다. 이에 의해, 제1 열처리에 의한 제1 확산 깊이는 제2 열처리에 의한 제2 확산 깊이 보다 크게 형성된다.
그리고 제2 열처리에 의한 제2 확산은 제1 열처리에 의한 제1 확산과 구별된다. 제2 확산은 제1 확산에 의한 제1 에미터층(22)의 저항에 거의 영향을 주지 못한다. 이것은 제2 열처리의 온도가 제1 열처리의 온도보다 낮기 때문이다.
또한 본 실시예에 따른 선택적 에미터 제조방법은 낮은 저항이 요구되는 제1 에미터층(22)의 형성 공정을 가장 높은 온도인 제1 열처리로 진행하므로, 제1 에미터층(22)에서의 농도 제어가 가능하다.
도 6에 도시된 바와 같이, 제1 도전형 불순물로서 p형을 이용한 경우 (f)공정은 전술한 (e)공정의 수행 중 실리콘 기판(10)의 전면 상에 형성된 PSG(Phosphorus Silicate Glass)(16)와 실리콘 기판(10)의 전면 상에 형성된 도핑 페이스트(14)를 제거하는 공정이다. 제1 도전형 불순물로서 n형을 이용한 경우 (f)공정은 전술한 (e)공정의 수행 중 실리콘 기판(10)의 전면 상에 형성된 BSG(Boron Silicate Glass)(16)와 실리콘 기판(10)의 전면 상에 형성된 도핑 페이스트(14)를 제거하는 공정이다.
이하에서는, 도 7를 참조하여 (g)공정에 의해 형성된 반사방지막(30) 및 패시베이션층(passivation layer)에 대해 설명한다.
반사방지막(30)은 실리콘 기판(10)의 전면 상에 형성되고, 입사되는 빛의 반사도를 줄여 태양전지의 효율을 높일 수 있다.
반사방지막(30)은 패시베이션층을 구비할 수 있다. 패시베이션층은 실리콘 기판(10)의 전면 상에 위치하고, 패시베이션층에 존재하는 고정전하(fixed charge)에 의한 패시베이션 기능(passivation function)과 실리콘 기판 표면에 존재하는 댕글링 본드(dangling bond)를 제거하여 패시베이션 기능을 수행할 수 있다.
도 7에 도시된 바와 같이, (h)공정은 전술한 (g)단계 후, 실리콘 기판(10)의 전면에 전면전극(40)을 형성하는 공정이다. 또한 (g)공정은 전면전극(40)의 형성과 동시에 실리콘 기판(10)의 후면에 후면전극(50)을 형성하는 공정을 포함할 수 있다.
도 8에 도시된 바와 같이, (i)공정은 상기 (h)단계 후 실리콘 기판(10)을 제3 열처리하여, 형성된 후면전극(50)과 실리콘 기판(10)의 후면의 사이에 후면전계(Back Surface Field)층을 형성하는 공정이다. 또한, 제3 열처리 공정에 의해, 전면전극(40)이 에미터층(20)에 접촉하게 된다.
여기서 전면전극(40)은 은(Ag)으로 마련될 수 있고, 후면전극(50)은 알루미늄(Al)으로 마련될 수 있다. 이 밖에도 전면전극(40) 및 후면전극(50)은 상황에 따라 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 금속 물질로 이루어질 수 있다.
한편, 도 8를 참조하여 본 발명의 일 실시예에 따른 실리콘 태양전지(1)에 대해 설명한다.
도 8를 참조하면, 본 실시예에 따른 실리콘 태양전지(1)는 제1 도전형의 불순물이 도핑된 실리콘 기판(10), 반대 도전형인 제2 도전형의 불순물이 도핑된 에미터층(20), 전면전극(40) 및 후면전극(50)을 기본 구조로 하여, 태양광의 흡수율을 향상시키고 캐리어의 전달 저항을 감소시키기 위해 반사방지막 및 후면전계(Back Surface Field)층(60)을 구비한다.
본 실시예에 따른 실리콘 태양전지(1)는 제1 도전형 불순물로 p형 불순물을 이용하고, 제2 도전형 불순물로 n형 불순물을 이용한다. 예를 들어, p형 불순물은 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물로 마련될 수 있고, n형 불순물은 인(P), 비소(As), 안티몬(Sb) 등과 같은 5가 원소의 불순물로 마련될 수 있다. 본 실시예와 달리, 제1 도전형 불순물로 n형 불순물을 제2 도전형 불순물로 p형 불순물을 사용할 수 있다.
에미터층(20)은 제1 에미터층(22)과 제2 에미터층(24)으로 구분될 수 있으며, 제1 에미터층(22)은 도 1에 도시된 바와 같이 전면전극(40)의 하부에 위치한다.
제1 에미터층(22)은, 마스킹 페이스트에 의해 형성된 패턴(12)의 개구부(a)에 의해 노출된 실리콘 기판(10)의 영역에 도핑 페이스트(14)가 증착되고, 이 증착된 도핑 페이스트가 제1 열처리에 의해 실리콘 기판(10)의 내부로 확산됨으로써 형성된다.
이와 같이 본 실시예에 따른 실리콘 태양전지(1)는, 마스킹 페이스트의 패턴(12)을 이용하여 스크린프린트 형성 공정시 도핑 페이스트(14)의 넓게 퍼지는 현상을 억제함으로써 전면전극(40)과 에미터층(20) 사이의 접촉저항을 일정 수준 이하로 작게 유지할 수 있다. 이에 의해 본 실시예에 따른 실리콘 태양전지(1)는, 선택적 에미터 구조의 장점을 극대화할 수 있다.
1: 실리콘 태양전지
10: 실리콘 기판
11: 제1 영역
12: 패턴
14: 도핑 페이스트
16: PSG(Phosphorus Silicate Glass)
20: 에미터층
22: 제1 에미터층
24: 제2 에미터층
30: 반사방지막
40: 전면전극
50: 후면전극
60: 후면전계(Back Surface Field)층

Claims (16)

  1. (a) 제1 도전형 불순물이 도핑된 실리콘 기판의 전면에, 전면전극의 형성 위치에 대응하는 개구부를 가지도록 마스킹 페이스트를 이용하여 패턴을 형성하는 단계;
    (b) 상기 개구부를 통해 노출된 상기 실리콘 기판의 전면의 제1 영역에 제2 도전형 불순물이 함유된 도핑 페이스트를 프린팅하여 건조하는 단계;
    (c) 상기 마스킹 페이스트에 의해 형성된 패턴을 제거하는 단계;
    (d) 상기 실리콘 기판을 제1 열처리하여, 상기 도핑 페이스트에 함유된 제2 도전형 불순물을 상기 제1 영역을 통해 상기 실리콘 기판 내부로 제1 확산시킴으로서 제1 에미터층을 형성하는 단계; 및
    (e) 제2 도전형 불순물을 도핑하기 위한 도핑가스 분위기에서 상기 실리콘 기판을 제2 열처리하여, 상기 도핑가스에 포함된 제2 도전형 불순물을 상기 실리콘 기판의 전면에 제2 확산시킴으로서 제2 에미터층을 형성하는 단계를 포함하는 것을 특징으로 하는 실리콘 태양전지의 제조방법.
  2. 제1항에 있어서,
    상기 마스킹 페이스트의 패턴은 잉크젯, 스텐실 프린팅, 에어로젯 프린팅 및 스크린 프린팅 중 어느 하나에 의해 형성되는 것을 특징으로 하는 실리콘 태양전지의 제조방법.
  3. 제1항에 있어서,
    상기 제1 열처리 온도는 상기 제2 열처리 온도보다 높은 것을 특징으로 하는 실리콘 태양전지의 제조방법.
  4. 제1항에 있어서,
    상기 제1 열처리에 의한 상기 제1 확산 깊이는 상기 제2 열처리에 의한 제2 확산 깊이보다 큰 것을 특징으로 하는 실리콘 태양전지의 제조방법.
  5. 제1항에 있어서,
    상기 제1 열처리와 제2 열처리 단계 사이에는 상기 실리콘 기판의 온도를 냉각시키는 단계를 더 포함하는 것을 특징으로 하는 실리콘 태양전지의 제조방법.
  6. 제1항에 있어서,
    (f) 상기 (e)단계 후, 상기 에미터층이 n형인 경우 상기 실리콘 기판의 전면 상에 형성된 PSG(Phosphorus Silicate Glass) 및 상기 실리콘 기판의 전면 상에 형성된 상기 도핑 페이스트를 제거하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 태양전지의 제조방법.
  7. 제1항에 있어서,
    (f) 상기 (e)단계 후, 상기 에미터층이 p형인 경우 상기 실리콘 기판의 전면 상에 형성된 BSG(Boron Silicate Glass) 및 상기 실리콘 기판의 전면 상에 형성된 상기 도핑 페이스트를 제거하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 태양전지의 제조방법.
  8. 제6항에 있어서,
    (g) 상기 (f)단계 후, 상기 실리콘 기판의 전면 상에 반사방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 태양전지의 제조방법.
  9. 제8항에 있어서,
    상기 반사방지막은 패시베이션층(passivation layer)을 구비하는 것을 특징으로 하는 실리콘 태양전지의 제조방법.
  10. 제8항에 있어서,
    (h) 상기 (g)단계 후, 상기 실리콘 기판의 전면에 상기 전면전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 태양전지의 제조방법.
  11. 제10항에 있어서,
    상기 (h)단계는, 상기 전면전극의 형성과 동시에 상기 실리콘 기판의 후면에 후면전극을 형성하는 것을 특징으로 하는 실리콘 태양전지의 제조방법.
  12. 제11항에 있어서,
    (i) 상기 (h)단계 후 상기 실리콘 기판을 제3 열처리하여, 상기 형성된 후면전극과 상기 실리콘 기판의 후면의 사이에 후면전계(Back Surface Field)층을 형성하면서 동시에 상기 전면전극을 상기 제2 에미터층에 접촉시키는 단계를 더 포함하는 것을 특징으로 하는 실리콘 태양전지의 제조방법.
  13. 제11항에 있어서,
    상기 전면전극은 은(Ag)으로 마련되고, 상기 후면전극은 알루미늄(Al)으로 마련되는 것을 특징으로 하는 실리콘 태양전지의 제조방법.
  14. 제1항에 있어서,
    상기 제1 도전형 불순물이p형 불순물인 경우 상기 제2 도전형 불순물은 n형 불순물로 마련되고, 상기 제1 도전형 불순물이 n형 불순물인 경우 상기 제2 도전형 불순물은 p형 불순물로 마련되는 것을 특징으로 하는 실리콘 태양전지의 제조방법.
  15. 제14항에 있어서,
    상기 에미터층이 n형인 경우 상기 도핑가스는 POCl3를 포함하고, 상기 에미층이 p형인 경우 상기 도핑가스는 BBr3 혹은 B2H6를 포함하는 것을 특징으로 하는 실리콘 태양전지의 제조방법.
  16. 상기 제1항 내지 제15항 중 어느 하나의 항에 따른 제조방법에 의해 제조되는 것을 특징으로 하는 실리콘 태양전지.
KR1020120081217A 2012-07-25 2012-07-25 선택적 에미터 구조를 가진 실리콘 태양전지 및 이의 제조방법 KR101414570B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120081217A KR101414570B1 (ko) 2012-07-25 2012-07-25 선택적 에미터 구조를 가진 실리콘 태양전지 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120081217A KR101414570B1 (ko) 2012-07-25 2012-07-25 선택적 에미터 구조를 가진 실리콘 태양전지 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20140016446A true KR20140016446A (ko) 2014-02-10
KR101414570B1 KR101414570B1 (ko) 2014-07-03

Family

ID=50265425

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120081217A KR101414570B1 (ko) 2012-07-25 2012-07-25 선택적 에미터 구조를 가진 실리콘 태양전지 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101414570B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867991A (zh) * 2015-04-22 2015-08-26 青岛大学 一种二维硅基光子晶体太阳能电池
CN109755102A (zh) * 2017-11-01 2019-05-14 天津环鑫科技发展有限公司 一种硅片激光与碱液结合制绒工艺
CN114944436A (zh) * 2022-05-11 2022-08-26 佛山科学技术学院 一种低成本全背电极晶硅太阳电池制备用玻璃浆、电池结构及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100093279A (ko) * 2009-02-16 2010-08-25 엘지전자 주식회사 태양 전지의 제조 방법
KR101162119B1 (ko) 2009-10-23 2012-07-04 주식회사 효성 태양전지의 선택적 에미터 형성 방법 및 그 장치
KR101165915B1 (ko) * 2010-12-06 2012-07-19 주식회사 신성솔라에너지 태양전지의 제조방법
KR101181625B1 (ko) * 2010-12-31 2012-09-10 현대중공업 주식회사 국부화 에미터 태양전지 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867991A (zh) * 2015-04-22 2015-08-26 青岛大学 一种二维硅基光子晶体太阳能电池
CN109755102A (zh) * 2017-11-01 2019-05-14 天津环鑫科技发展有限公司 一种硅片激光与碱液结合制绒工艺
CN114944436A (zh) * 2022-05-11 2022-08-26 佛山科学技术学院 一种低成本全背电极晶硅太阳电池制备用玻璃浆、电池结构及其制备方法

Also Published As

Publication number Publication date
KR101414570B1 (ko) 2014-07-03

Similar Documents

Publication Publication Date Title
JP6046661B2 (ja) 太陽電池、その製造方法及び太陽電池の不純物部形成方法
US11335819B2 (en) Solar cell and methods for manufacturing the same
AU2013362916B2 (en) Hybrid emitter all back contact solar cell
KR100984700B1 (ko) 태양 전지 및 그 제조 방법
US8927313B2 (en) Method for manufacturing a solar cell
CN110265497B (zh) 一种选择性发射极的n型晶体硅太阳电池及其制备方法
US9978888B2 (en) Solar cell and method for manufacturing the same
KR101464001B1 (ko) 태양 전지의 제조 방법 및 에칭 페이스트
JP6199727B2 (ja) 太陽電池の製造方法
CN103956410A (zh) 一种n型背结太阳能电池的制备方法
US8987588B2 (en) Method for fabricating solar cell
US20140060629A1 (en) Solar cell and method for fabricating the same
US20120264253A1 (en) Method of fabricating solar cell
KR102320551B1 (ko) 태양 전지의 제조 방법
JP2015144149A (ja) 光電変換装置および光電変換装置の製造方法
KR101414570B1 (ko) 선택적 에미터 구조를 가진 실리콘 태양전지 및 이의 제조방법
KR101464002B1 (ko) 태양 전지의 제조 방법
KR101038967B1 (ko) 태양 전지 및 그 제조 방법
KR20100093279A (ko) 태양 전지의 제조 방법
JP5645734B2 (ja) 太陽電池素子
KR101406339B1 (ko) 선택적 에미터층 제조방법, 이에 의하여 제조된 선택적 에미터층 및 이를 포함하는 실리콘 태양전지
KR20140015835A (ko) 실리콘 태양전지의 제조방법 및 이에 의한 실리콘 태양전지
KR20150107070A (ko) 태양전지의 선택 에미터 구조 형성방법 및 이에 의한 태양전지
KR20140022508A (ko) 후면전극형 이종접합 태양전지의 제조방법
KR20140011459A (ko) 태양 전지 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170324

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190326

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200309

Year of fee payment: 7