KR20140013521A

KR20140013521A - 유기전계발광소자 및 그 제조방법

Info

Publication number: KR20140013521A
Application number: KR1020120080842A
Authority: KR
Inventors: 권당; 이은하; 안진현
Original assignee: 엘지디스플레이 주식회사
Priority date: 2012-07-24
Filing date: 2012-07-24
Publication date: 2014-02-05
Also published as: KR101950837B1

Abstract

본 발명은 유기전계발광소자 및 그 제조방법에 관한 것으로, 개시된 발명은, 다수의 화소영역을 포함하는 표시영역과 상기 표시영역을 둘러싸는 패널 외곽영역이 정의된 제1 기판과; 상기 제1 기판의 상기 화소영역에 형성된 박막트랜지스터 와; 상기 화소영역에 형성되며, 상기 박막트랜지스터와 연결된 제1 전극과; 상기 다수의 화소영역의 경계부에 형성된 뱅크와; 상기 패널 외곽영역에 형성된 단차보상패턴과; 상기 제1 기판 상에 형성된 유기발광층과; 상기 유기발광층을 포함한 제1 기판 전면에 형성된 제2 전극과; 상기 단차보상패턴 상부의 제2 전극 상에 폴리머층과; 폴리머층과 상기 제2 전극을 포함한 제1 기판 전면에 형성된 패시베이션막과; 상기 제1 기판과 합착되는 제2 기판과; 상기 제1 기판과 제2 기판 사이에 형성된 접착층;을 포함하여 구성된다.

Description

유기전계발광소자 및 그 제조방법{ORGANIC ELECTRO LUMINESCENCE DEVICE AND METHOD FOR FABRICATING THE SAME}

본 발명은 유기전계발광소자(Organic Electro- Euminescence Device: 이하, OLED라 약칭함)에 관한 것으로서, 보다 상세하게는 외부 수분 및 산소 등의 투습을 방지함은 물론 단차에 의한 불량 가능성도 방지할 수 있는 유기전계발광소자 및 그 제조방법에 관한 것이다.

최근까지 CRT(cathode ray tube)가 표시장치로서 주로 사용되었으나, 최근에 CRT를 대신할 수 있는 플라즈마 표시장치(plasma display panel: PDP), 액정표시장치(liquid crystal display device: LCD), 유기전계발광소자(organic electro- luminescence device: OLED)와 같은 평판표시장치가 널리 연구되며 사용되고 있는 추세이다.

위와 같은 평판표시장치 중에서, 유기전계발광소자(이하, OLED)는 자발광소자로서, 비발광소자인 액정표시장치에 사용되는 백라이트가 필요하지 않기 때문에 경량 박형이 가능하다.

그리고, 액정표시장치에 비해 시야각 및 대비비가 우수하며, 소비전력 측에서도 유리하며, 직류 저전압 구동이 가능하고, 응답 속도가 빠르며, 내부 표시소자가 고체이기 때문에 외부 충격에 강하고, 사용 온도 범위도 넓은 장점을 가지고 있다.

특히, 제조 공정이 단순하기 때문에 생산 원가를 기존의 액정표시장치보다 많이 절감할 수 있는 장점이 있다.

이러한 특성을 갖는 OLED는 크게 패시브 매트릭스 타입(passive matrix type)과 액티브 매트릭스 타입(active matrix type)으로 나뉘어지는데, 패시브 매트릭스 타입은 신호선을 교차하면서 매트릭스 형태로 소자를 구성하는 반면, 액티브 매트릭스 타입은 화소를 온/오프(on/off)하는 스위칭 소자인 박막트랜지스터가 화소 별로 위치하도록 한다.

최근에, 패시브 매트릭스 타입은 해상도나 소비전력, 수명 등에 많은 제한적인 요소를 가지고 있어, 고해상도나 대화면을 구현할 수 있는 액티브 매트릭스 타입 OLED의 연구가 활발히 진행되고 있다.

이러한 관점에서, 종래기술에 따른 유기전계발광소자의 구조에 대해 도 1 및 2를 참조하여 설명하면 다음과 같다.

도 1은 종래기술에 따른 유기전계발광소자의 개략적인 단면도이다.

도 2는 도 1의 "A"부의 확대 단면도로서, 종래기술에 따른 유기전계발광소자의 비표시영역인 패널외곽부(NA)를 확대한 단면도이다.

종래기술에 따른 유기전계발광소자(10)는, 도 2에 도시된 바와 같이, 스위칭 박막트랜지스터(미도시) 및 구동 박막트랜지스터(DTr)와, 유기전계발광 다이오드 (E)가 형성된 제1 기판(11)과, 상기 제1 기판(11)과 마주치며 인캡슐레이션을 위한 제2 기판(41)으로 구성되며, 상기 제1 및 2 기판(11, 41)은 서로 이격되어 있고, 이들의 가장자리부는 실패턴(seal pattern; 47)을 통해 봉지되어 합착된다.

여기서, 상기 제1 기판(11)의 표시영역(미도시)에는 각 화소영역(P)의 경계에 서로 교차하며 게이트배선(미도시) 및 데이터배선(미도시)이 형성되어 있으며, 게이트배선(미도시) 또는 데이터배선(미도시)과 나란하게 전원배선(미도시)이 형성되어 있다.

또한, 다수의 각 화소영역(P)에는 스위칭 박막트랜지스터(미도시) 및 구동 박막트랜지스터(DTr)가 형성되어 있다.

상기 제1 기판(11)의 표시영역(AA) 내의 각 화소영역(P)에는 구동영역(미도시) 및 스위칭영역(미도시)에 대응하여 반도체층(13)이 형성되어 있는데, 상기 반도체층(13)은 실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 액티브영역(13a) 그리고 액티브영역(13a) 양 측면으로 고농도의 불순물이 도핑된 소스영역(13b) 및 드레인영역(13c)으로 구성된다.

상기 반도체층(13)을 포함한 제1 기판(11) 상부로는 게이트절연막(15)이 형성되어 있다.

상기 표시영역(AA) 내의 각 화소영역(P)에는 상기 게이트절연막(15) 상부로 상기 반도체층(13)의 액티브영역(13a)에 대응하여 게이트전극(17)과 일방향으로 연장하는 게이트배선(미도시)이 형성되어 있다.

또한, 상기 게이트전극(17)과 게이트배선(미도시)을 포함한 게이트절연막 (15) 상부에 제1 층간절연막(19)이 형성되어 있다. 이때, 상기 제1 층간절연막 (19)과 그 하부의 게이트절연막(15)은 액티브영역(13a) 양 측면에 위치한 소스영역 (13b) 및 드레인영역(13c)을 각각 노출시키는 제1, 2 반도체층 콘택홀(미도시)을 구비한다.

그리고, 각 화소영역(P)에는 상기 제1, 2 반도체층 콘택홀(미도시)을 포함하는 제1 층간절연막(19) 상부로는 서로 이격되며, 상기 제1, 2 반도체층 콘택홀을 통해 노출된 소스영역(13b) 및 드레인영역(13c)과 각각 접촉하는 소스전극(21) 및 드레인 전극(23)이 형성되어 있다.

더욱이, 각 화소영역(P)에는 소스전극(21) 및 드레인 전극(23) 사이로 노출된 상기 제1 층간절연막(19) 상부로 드레인전극(23)을 노출시키는 드레인콘택홀 (미도시)을 갖는 제2 층간절연막(25)이 형성되어 있다.

이때, 상기 소스전극(21) 및 드레인 전극(23))과 이들 전극(21, 23)과 접촉하는 소스영역(13b) 및 드레인영역(13c)을 포함하는 반도체층(13)과 반도체층(13) 상부에 형성된 게이트절연막(15) 및 게이트전극(17)은 구동 박막트랜지스터(DTr)를 이루게 된다.

도면에는 도시하지 않았지만, 스위칭 박막트랜지스터(미도시)는 구동 박막트랜지스터(DTr)와 동일한 구조로, 구동 박막트랜지스터(DTr)와 연결된다.

또한, 상기 제2 층간절연막(25) 상부의 실질적으로 화상을 표시하는 영역에는 유기전계 발광 다이오드(E)를 구성하는 제1 전극(27)과, 유기발광층(31) 그리고 제2 전극(33)이 순차적으로 형성되어 있다.

여기서, 상기 제1, 2 전극(27, 31)과 그 사이에 형성된 유기발광층(31)은 유기전계발광 다이오드(E)를 이루게 된다.

상기 제1 전극(27)은 구동 박막트랜지스터(DTr)의 드레인전극(23)과 전기적으로 연결된다. 이때, 상기 제1 전극(27)은 애노드(anode) 전극의 역할을 하고, 상기 제2 전극(33)은 캐소드(cathode)의 역할을 한다.

따라서, 유기발광층(31)에서 발광된 빛은 제1 전극(27)을 위해 방출되는 하부 발광방식으로 구동된다.

상기 유기발광층(31)은 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층 (hole transporting layer), 발광층(emitting material layer), 전자수송층 (electron transporting layer) 및 전자주입층(electron injecting layer)의 다중층으로 구성될 수 있다.

한편, 도 1 및 2를 참조하면, 상기 제1 전극(27)은 각 화소영역(P) 별로 형성되는데, 각 화소영역 (P) 별로 형성된 제1 전극(27) 사이에는 뱅크(bank: 29)가 위치한다. 이때, 상기 뱅크(29)는 전체적으로 격자 구조의 매트릭스 타입으로 형성되어, 뱅크(29)를 각 화소영역(P) 별 경계부로 하여 제1 전극(27)이 화소영역(P) 별로 분리된 구조로 형성되어 있다.

그리고, 상기 뱅크(29)를 포함한 유기발광층(31) 전면에 형성된 제2 전극 (33) 상부로는 투습 방지를 위해 최종적으로 실리콘 질화막(SiNx)으로 이루어진 패시베이션막(35)이 형성되어 있다.

더욱이, 상기 제1 및 2 기판(11, 41)을 합착하는 과정에서, 이의 가장자리부를 실패턴(47)을 통해 봉지되어 합착된다. 이를 통해, 유기전계발광소자(OLED; 10)는 인캡슐레이션(encapsulation)된다.

상기 실패턴(47)은 표시영역(AA)을 밀봉시켜, 산소나 수분의 침투를 방지하기 위한 것으로, 표시영역(AA)의 가장자리를 두르는 비표시영역인 패널외곽부(NA)에 형성된다.

전술한 바와 같이 종래기술에 따른 유기전계발광소자(10)는 실패턴(47)을 통해 제1 및 2 기판(11, 41)을 봉지 및 합착함으로써, 제1 및 2 기판(11, 41)을 더욱 단단하게 밀봉하게 된다.

이를 통해, 제1 및 2 기판(11, 41)의 이격된 사이 공간으로 외부로부터 수분이나 가스(gas)와 같은 오염원이 제1 및 2 기판(11, 41)의 이격된 사이 공간으로 침투하는 것을 방지할 수 있다.

한편, 제1 기판(11)과 제2 기판(41)을 합착하기 위해, 비표시영역인 상기 패널외곽부(NA)와 각 화소영역(P)를 포함한 표시영역(AA)의 상기 제1 기판(11)과 제2 기판(41) 사이에 페이스 씰(face seal)로 이루어진 접착층(43)이 형성되어 있다.

따라서, 이와 같은 구성으로 이루어진 종래기술에 따른 유기전계발광소자 (10)는 선택된 색 신호에 따라 제1 전극(27)과 제2 전극(33)으로 소정의 전압이 인가되면, 제1 전극(27)으로부터 주입된 정공과 제2 전극(33)으로부터 인가된 전자가 유기발광층(31)으로 수송되어 엑시톤 (exition)을 이루고, 이러한 액시톤이 여기 상태에서 기저상태로 천이 될 때 빛이 발생되어 가시광선의 형태로 방출된다. 이때, 발광된 빛은 투명한 제1 전극(27)을 통과하여 외부로 나가게 되므로, 유기전계발광소자(10)는 임의의 화상을 구현하게 된다.

상기한 바와 같이, 종래기술에 따른 유기전계발광소자에 따르면 다음과 같은 문제점들이 있다.

종래기술에 따른 유기전계발광소자에 따르면, 단일 패시베이션막을 이용하여 유기전계발광소자(OLED)를 수분으로부터 보호하는 역할을 하도록 하는데, 도 2에서와 같이, 수 μm 크기의 이물(51)이 있는 경우에, 결함으로 작용하여 그 부분으로 수분이 침투하게 되므로 충분한 소자의 수명 확보가 어려워진다.

또한, 상기 패시베이션막으로는 주로 실리콘나이트라이드(SiNx)를 사용하는데, 증착 속도가 빠르지 않기 때문에 수 μm 이상으로 두께를 높여서 이물에 대한 영향을 줄이려면 증착 시간이 오려 걸리고, 그에 따른 비용이 증가하게 된다.

이에 본 발명은 종래기술의 제반 문제점들을 해결하기 위한 것으로, 본 발명은 외부 수분 및 산소 등의 투습을 방지함은 물론 단차에 의한 불량도 방지할 수 있는 유기전계발광소자 및 그 제조방법에 관한 것이다.

상기 목적을 달성하기 위한 본 발명에 따른 유기전계발광소자는, 다수의 화소영역을 포함하는 표시영역과 상기 표시영역을 둘러싸는 패널 외곽영역이 정의된 제1 기판과; 상기 제1 기판의 상기 화소영역에 형성된 박막트랜지스터와; 상기 화소영역에 형성되며, 상기 박막트랜지스터와 연결된 제1 전극과; 상기 다수의 화소영역의 경계부에 형성된 뱅크와; 상기 패널 외곽영역에 형성된 단차보상패턴과; 상기 제1 기판 상에 형성된 유기발광층과; 상기 유기발광층을 포함한 제1 기판 전면에 형성된 제2 전극과; 상기 단차보상패턴 상부의 제2 전극 상에 형성된 폴리머층과; 상기 폴리머층과 상기 제2 전극을 포함한 제1 기판 전면에 형성된 패시베이션막과; 상기 제1 기판과 합착되는 제2 기판과; 상기 제1 기판과 제2 기판 사이에 형성된 접착층;을 포함하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명에 따른 유기전계발광소자 제조방법은, 다수의 화소영역을 포함하는 표시영역과 상기 표시영역을 둘러싸는 패널 외곽영역이 정의된 제1 기판과 제2 기판을 제공하는 단계와; 상기 제1 기판의 상기 화소영역에 박막트랜지스터를 형성하는 단계와; 상기 제1 기판의 화소영역에 상기 박막트랜지스터와 연결되는 제1 전극을 형성하는 단계와; 상기 다수의 화소영역의 경계부에 구비되는 뱅크와, 상기 패널 외곽영역에 단차보상패턴을 형성하는 단계와; 상기 제1 전극 상에 유기발광층을 형성하는 단계와; 상기 유기발광층을 포함한 제1 기판 전면에 제2 전극을 형성하는 단계와; 상기 단차보상패턴 상부의 제2 전극 상에 폴리머층을 형성하는 단계와; 폴리머층과 제2 전극을 포함한 제1 기판 전면에 패시베이션막을 형성하는 단계와; 상기 제1 기판과 제2 기판 사이에 접착층을 형성하여 상기 제1 기판과 제2 기판을 합착시키는 단계;를 포함하는 것을 특징으로 한다.

본 발명에 따른 유기전계발광소자 및 그 제조방법에 따르면 다음과 같은 효과들이 있다.

본 발명에 따른 유기전계발광소자 및 그 제조방법에 따르면, 패널외곽부와 화소영역 사이의 부분에 패시베이션막 증착 전에 이물의 평탄화 및 투습 방지를 위한 폴리머(polymer)를 도포하여 패시베이션막의 결함을 방지하고 투습을 방지하여 소자 수명을 향상시킬 수 있다.

또한, 폴리머를 패널외곽부에 도포하기 전에, 유기막, 예를 들어 칼라필터, 오버코트층, 뱅크 등과 같은 패턴 형성시에 회절 특성을 이용한 하프톤(Half-Ton) 마스크 또는 그레이 톤(Gray Ton) 마스크를 적용하여 폴리머 도포영역에 단차를 완화시키는 패턴을 형성해 줌으로써, 폴리머를 도포하더라도 급격한 단차가 발생하지 않기 때문에 급격한 단차로 인해 발생할 수 있는 기포 불량도 억제할 수 있다.

도 1은 종래기술에 따른 유기전계발광소자의 개략적인 단면도이다.
도 2는 도 1의 "A"부의 확대 단면도로서, 종래기술에 따른 유기전계발광소자의 비표시영역인 패널외곽부(NA)를 확대한 단면도이다.
도 3은 본 발명에 따른 유기전계발광소자의 개략적인 평면도이다.
도 4는 도 3의 Ⅳ-Ⅳ선에 따른 단면도로서, 본 발명의 일 실시 예에 따른 유기전계발광소자의 개략적인 단면도이다.
도 5는 도 4의 "B"부의 확대 단면도로서, 본 발명의 일 실시 예에 따른 유기전계발광소자의 비표시영역인 패널외곽부(NA) 및 화소영역(P)의 경계 부분을 확대한 단면도이다.
도 6a 내지 6l은 본 발명의 일 실시 예에 따른 유기전계발광소자의 제조공정 단면도들이다.
도 7은 본 발명의 다른 실시 예에 따른 유기전계발광소자의 개략적인 단면도이다.
도 8은 도 7의 "C"부의 확대 단면도로서, 본 발명의 다른 실시 예에 따른 유기전계발광소자의 비표시영역인 패널외곽부(NA) 및 화소영역(P)의 경계 부분을 확대한 단면도이다.
도 9a 내지 9l은 본 발명의 다른 실시 예에 따른 유기전계발광소자의 제조공정 단면도들이다.

이하, 본 발명의 바람직한 일 실시 예에 따른 유기전계발광소자 구조에 대해 첨부된 도면을 참조하여 상세히 설명한다.

도 3은 본 발명에 따른 유기전계발광소자의 개략적인 평면도이다.

도 4는 도 3의 Ⅳ-Ⅳ선에 따른 단면도로서, 본 발명의 일 실시 예에 따른 유기전계발광소자의 개략적인 단면도이다.

도 5는 도 4의 "B"부의 확대 단면도로서, 본 발명의 일 실시 예에 따른 유기전계발광소자의 비표시영역인 패널외곽부(NA) 및 화소영역(P)의 경계 부분을 확대한 단면도이다.

본 발명에 따른 유기전계발광소자(100)는 발광된 빛의 투과방향에 따라 상부 발광방식 (top emission type)과 하부 발광방식(bottom emission type)으로 분할되는데, 하부 발광방식을 일 예로 설명하기로 한다.

본 발명의 일 실시 예에 따른 유기전계발광소자(100)는, 도 3 내지 5에 도시된 바와 같이, 스위칭 박막트랜지스터(미도시) 및 구동 박막트랜지스터(DTr)와, 유기전계발광 다이오드(E)가 형성된 제1 기판(101)과, 상기 제1 기판(101)과 마주치며 인캡슐레이션을 위한 제2 기판(141)으로 구성되며, 상기 제1 및 2 기판(101, 141)은 서로 이격되어 있고, 이의 가장자리부는 실패턴(seal pattern; 미도시)을 통해 봉지되어 합착된다.

여기서, 상기 제1 기판(101)의 표시영역(미도시)에는 각 화소영역(P)의 경계에 서로 교차하며 게이트배선(미도시) 및 데이터배선(미도시)이 형성되어 있으며, 게이트배선(미도시) 또는 데이터배선(미도시)과 나란하게 전원배선(미도시)이 형성되어 있다.

상기 제1 기판(101)의 표시영역(미도시) 내의 각 화소영역(P)에는 구동영역 (미도시) 및 스위칭영역(미도시)에 대응하여 반도체층(103)이 형성되는데, 반도체층(103)은 실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 액티브영역(103a) 그리고 액티브영역 양 측면으로 고농도의 불순물이 도핑된 소스영역(103b) 및 드레인영역(103c)으로 구성된다.

상기 반도체층(103)을 포함한 제1 기판(101) 상부로는 게이트절연막(107)이 형성되어 있다.

상기 표시영역(AA) 내의 각 화소영역(P)에는 게이트절연막(107) 상부로 상기 반도체층(103)의 액티브영역(103a)에 대응하여 게이트전극(109a)과 일방향으로 연장하는 게이트배선(미도시)이 형성되어 있다.

또한, 상기 게이트전극(109a)과 게이트배선(미도시)을 포함한 게이트절연막 (107) 상부에 제1 층간절연막(113)이 형성되어 있다. 이때, 상기 제1 층간절연막 (113)과 그 하부의 게이트절연막(107)은 액티브영역(103a) 양 측면에 위치한 소스영역(103b) 및 드레인영역(103c)을 각각 노출시키는 제1, 2 반도체층 콘택홀 (113a, 113b)을 구비한다.

그리고, 각 화소영역(P)에는 상기 제1, 2 반도체층 콘택홀(113a, 113b)을 포함하는 제1 층간절연막(113) 상부로는 서로 이격되며, 상기 제1, 2 반도체층 콘택홀(113a, 113b)을 통해 노출된 소스영역(103b) 및 드레인영역(103c)과 각각 접촉하는 소스전극(117a) 및 드레인 전극(117b)이 형성되어 있다.

더욱이, 각 화소영역(P)에는 소스전극(117a) 및 드레인 전극(117b) 사이로 노출된 상기 제1 층간절연막(113) 상부로 드레인전극(117b)을 노출시키는 드레인콘택홀(121a)을 갖는 제2 층간절연막(121)이 형성되어 있다.

이때, 상기 소스전극(117a) 및 드레인 전극(117b))과 이들 전극(117a, 117b)과 접촉하는 소스영역(103b) 및 드레인영역(103c)을 포함하는 반도체층(103)과 반도체층(103) 상부에 형성된 게이트절연막(107) 및 게이트전극(109a)은 구동 박막트랜지스터(DTr)를 이루게 된다.

이때, 도면에는 도시하지 않았지만, 스위칭 박막트랜지스터(미도시)는 구동 박막트랜지스터(DTr)와 동일한 구조로, 구동 박막트랜지스터(DTr)와 연결된다.

그리고, 스위칭 박막트랜지스터(미도시) 및 구동 박막트랜지스터(DTr)는 도면에서는 반도체층(103)이 폴리실리콘 반도체층으로 이루어진 탑 게이트(top gate) 타입을 예로써 나타내고 있다. 한편, 이의 변형 예로써 순수 및 불순물의 비정질 실리콘으로 이루어진 바텀 게이트(bottom gate) 타입으로 형성될 수도 있다.

또한, 상기 제2 층간절연막(121) 상부의 실질적으로 화상을 표시하는 영역에는 유기전계 발광 다이오드(E)를 구성하는 제1 전극(125a)과, 유기발광층(133) 그리고 제2 전극(135)이 순차적으로 형성되어 있다.

여기서, 상기 제1 전극(125a)과 제2 전극(135) 사이에 형성된 유기발광층 (133)은 유기전계발광 다이오드(E)를 이루게 된다.

상기 제1 전극(125a)은 구동 박막트랜지스터(DTr)의 드레인전극(117b)과 전기적으로 연결된다. 상기 제1 전극(125a)은 애노드(anode) 전극의 역할을 하도록 일 함수 값이 비교적 높은 물질인 인듐-틴-옥사이드(ITO)로 형성하는 것이 바림직하다.

여기서, 상기 제1 전극(125a)은 각 화소영역(P) 별로 형성되는데, 각 화소영역(P) 별로 형성된 제1 전극(125a) 사이에는 뱅크(bank: 129a)가 위치한다. 이때, 상기 뱅크(129a)는 제1 기판(101) 상에 전체적으로 격자 구조의 매트릭스 타입으로 형성되는데, 상기 뱅크(129a)를 각 화소영역(P) 별 경계부로 하여 제1 전극(125a)이 화소영역(P) 별로 분리된 구조로 형성되어 있다.

또한, 상기 제1 기판(101)에 정의된 비표시영역인 패널 외곽부(NA)에는 단차보상패턴(129)이 형성되는데, 이 단차보상패턴(129)은 두께가 다른 제1 내지 3 패턴부(129b, 129c, 129d)들로 이루어진다. 이때, 상기 제1 패턴부(129b)와 인접하는 제1 전극(125a)의 가장자리부 상면에는 각 화소영역(P) 별 경계부에 형성되는 뱅크(129a)가 형성되어 있다.

특히, 상기 제1 내지 3 패턴부(129b, 129c, 129d) 중에서, 제1 및 2 패턴부 (129b, 129c)는 패널외곽부(NA)에 위치하는 폴리머 형성영역(NA1)과 화소영역 (P) 사이의 경계부(NA2)에 형성되며, 상기 제3 패턴부(129d)는 폴리머 형성영역 (NA1)에 형성된다.

상기 제1 내지 3 패턴부(129b, 129c, 129d) 중에서, 상기 제1 및 2 패턴부 (129b, 129c)은 경사진 형태, 즉 상기 제3 패턴부(129d)로 갈수록 두께가 얇아지는 패턴 형태로 구성되는데, 상기 제2 패턴부(129b)는 상기 제1 패턴부(129b)보다 높이가 낮게 형성되어 있다. 이때, 상기 제1 및 2 패턴부(129b, 129c)는 두 개로 한정되는 것이 아니라, 필요에 따라 두 개 이상의 패턴으로 형성할 수도 있다.

또한, 상기 제3 패턴부(129d)는 상기 제2 패턴부(129c)보다 높이가 낮게 형성되어 있다. 이때, 상기 제3 패턴부(129d)는 필요에 따라 적어도 한 개 이상의 패턴으로 형성할 수 있다. 그리고, 상기 제3 패턴부(129d) 상부에는 후속 공정에서 투습 방지용으로 적용하는 폴리머층(미도시, 도 6k의 137 참조)이 위치한다.

한편, 상기 화소영역(P)에 위치하는 상기 제1 전극(125a) 상에는 유기발광층 (133)이 형성되어 있다. 이때, 상기 유기발광층(133)에서 발광된 빛은 제1 전극 (125a)을 위해 방출되는 하부 발광방식으로 구동된다.

그리고, 상기 유기발광층(133)은 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 도면에는 도시하지 않았지만, 발광 효율을 높이기 위해 정공주입층 (hole injection layer), 정공수송층 (hole transporting layer), 발광층(emitting material layer), 전자수송층 (electron transporting layer) 및 전자주입층 (electron injecting layer)의 다중층으로 구성될 수 있다.

상기 유기발광층(133)을 포함한 상기 단차보상패턴(129) 상에는 제2 전극 (135)이 형성되어 있다. 이때, 제2 전극(135)은 캐소드(cathode)의 역할을 하기 위해 비교적 일 함수 값이 낮은 금속물질인 알루미늄(Al) 또는 알루미늄합금(AlNd)으로 이루어진다.

더욱이, 상기 폴리머층 형성영역(NA1)에 해당하는 상기 제3 패턴부(129d)의 제2 전극(135) 상부에 폴리머층(polymer layer; 137)이 형성되어 있다. 이때, 상기 폴리머층(137)은 수 μm 이상 두께로 도포되는데, 가장 낮은 높이를 갖는 제3 패턴부(129d) 상부에 위치하게 됨으로써, 화소영역(P)과 패널외곽부(NA) 간의 단차가 완화되게 된다.

따라서, 상기 폴리머층(137)이 가장 낮은 높이를 갖는 제3 패턴부(129d) 상부에 위치하게 됨으로 인해, 화소영역(P)과 패널외곽부(NA) 간의 단차가 완화되기 때문에, 상기 제1 기판(101)의 화소영역(P)과 패널외곽부(NA)에 걸쳐 제2 기판 (141)을 합착하기 위해 페이스 씰(face seal)로 구성된 접착층(143)을 부착하는 경우에, 높은 두께를 가지는 폴리머층(137)에 의해 나타날 수 있는 급격한 단차에 의해 들뜨게 되어 기포가 트랩되는 불량을 방지할 수 있다. 또한, 폴리머층(137)은 μm 이상 두께로 형성하기 때문에, 기존의 수 μm 이상의 이물에 의해, 후속 공정에서 형성되는 패시베이션막(137)이 손상되는 것을 보상할 수 있다.

상기 폴리머층(137)을 포함한 제1 기판(101) 전면에 패시베이션막(139)이 형성되어 있다. 이때, 상기 패시베이션막(139)은 상기 폴리머층(137)을 형성하기 전 단계인, 상기 제1 전극(125a) 상부에 형성할 수도 있다. 이는 상기 패시베이션막을 폴리머층을 형성하기 전/후에 형성함으로써 다중 패시베이션막(Multi passivation layer) 구조를 만들어 투습에 의한 수율 저하를 최소화할 수 있기 때문이다.

또한, 상기 제1 및 2 기판(101, 141)은 이들의 가장자리부에 실패턴(미도시)을 통해 봉지되어 합착되어져 인캡슐레이션(encapsulation)된다. 이때, 상기 실패턴(미도시)은 표시영역(AA)을 밀봉시켜, 산소나 수분의 침투를 방지하기 위한 것으로, 표시영역(AA)의 가장자리를 두르는 비표시영역(AA)에 형성된다. 이러한 실패턴에 의해 상기 제1 및 2 기판(101, 141)의 이격된 사이 공간으로 외부로부터 수분이나 가스(gas)와 같은 오염원이 제1 및 2 기판(101, 141)의 이격된 사이 공간으로 침투하는 것을 방지할 수 있다.

따라서, 본 발명의 일 실시 예에 따른 유기전계발광소자(100)는 선택된 색 신호에 따라 제1 전극(125a)과 제2 전극(133)으로 소정의 전압이 인가되면, 제1 전극 (125a)으로부터 주입된 정공과 제2 전극(133)으로부터 인가된 전자가 유기발광층(133)으로 수송되어 엑시톤(exition)을 이루고, 이러한 액시톤이 여기 상태에서 기저상태로 천이 될 때 빛이 발생되어 가시광선의 형태로 방출된다. 이때, 발광된 빛은 투명한 제1 전극(125a)을 통과하여 외부로 나가게 되므로, 유기전계발광소자 (100)는 임의의 화상을 구현하게 된다.

한편, 상기 구성으로 이루어진 본 발명의 일 실시 예에 따른 유기전계발광소자 제조방법에 대해 도 6a 내지 6l를 참조하여 설명하면 다음과 같다.

도 6a 내지 6l은 본 발명의 일 실시 예에 따른 유기전계발광소자의 제조공정 단면도들이다.

본 발명의 일 실시 예에 따른 유기전계발광소자 제조방법은 발광된 빛의 투과방향에 따라 상부 발광방식 (top emission type)과 하부 발광방식(bottom emission type)으로 분할되는데, 하부 발광방식을 일 예로 설명하기로 한다.

도 6a에 도시된 바와 같이, 제1 기판(101)의 화소영역(P)에 비정질 실리콘을 증착하여 비정질 실리콘층(미도시)을 형성하고, 이에 대해 레이저 빔을 조사하거나 또는 열처리를 실시하여 상기 비정질 실리콘층을 폴리실리콘층(102)으로 결정화시킨다.

그 다음, 상기 폴리실리콘층(102) 상부에 제1 감광막(미도시)을 도포한 후, 마스크 공정을 통해 상기 제1 감광막(미도시)을 패터닝하여, 제1 감광막패턴(105)을 형성한다.

이어서, 도 6b에 도시된 바와같이, 상기 제1 감광막패턴(105)을 식각마스크로, 상기 폴리실리콘층(102)을 식각하여 순수 폴리실리콘 상태의 반도체층(103)을 형성한다. 이때, 상기 비정질 실리콘층(미도시)을 형성하기 전에 무기절연물질, 예를 들어 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)을 제1 기판(101) 전면에 증착함으로써 버퍼층(미도시)을 형성할 수도 있다.

그 다음, 상기 제1 감광막패턴(105)을 제거한 후, 상기 반도체층(103)을 포함한 제1 기판(101) 상에 산화실리콘 (SiO₂)을 증착하여 게이트절연막(107)을 형성한다.

이어서, 상기 게이트절연막(107) 위로 저저항 금속물질, 예를 들어 알루미늄 (Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 중 하나를 증착하여 제1 금속층 (109)을 형성한 후, 그 위에 제2 감광막(미도시)을 도포한다.

그 다음, 마스크 공정을 통해 상기 제2 감광막을 패터닝하여, 제2 감광막패턴(111)을 형성한다.

이어서, 도 6c에 도시된 바와 같이, 상기 제2 감광막패턴(111)을 식각 마스크로 상기 제1 금속층(109)을 식각하여, 게이트전극(109a)을 형성한다.

그 다음, 상기 제2 감광막패턴(113)을 제거한 후, 상기 게이트전극(109a)을 차단 마스크로 이용하여 제1 기판(101) 전면에 불순물, 즉 3가 원소 또는 5가 원소를 도핑함으로써 반도체층(103) 중 상기 게이트전극(109a) 외측에 위치한 부분에 불순물이 도핑된 소스영역(103b) 및 드레인영역(103c)을 이루도록 하고, 도핑이 차단된 게이트전극(109a) 하부에 대응하는 반도체층 부분은 순수 폴리실리콘의 액티브영역(103a)을 이루도록 한다.

이어서, 상기 게이트전극(109a)을 포함한 게이트절연막(107) 상에 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)과 같은 무기절연물질을 증착하여 제1 층간절연막 (113)을 형성하고, 그 위에 제3 감광막(미도시)을 도포한다.

그 다음, 마스크 공정을 통해 상기 제3 감광막을 패터닝하여, 제3 감광막패턴 (115)을 형성한다.

이어서, 도 6d에 도시된 바와 같이, 상기 제3 감광막패턴(115)을 식각 마스크로 상기 제1 층간절연막(113)과 그 하부의 게이트절연막(107)을 순차적으로 식각하여, 상기 소스영역(103b)과 드레인영역(103c)을 각각 노출시키는 제1 및 2 반도체층 콘택홀(113a, 113b)을 형성한다.

그 다음, 도 6e에 도시된 바와 같이, 상기 제3 감광막패턴(115)을 제거한 후, 상기 제1 및 2 반도체층 콘택홀(113a, 113b)이 형성된 제1 층간절연막(113) 상에 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 중 하나를 증착하여 제2 금속층(117)을 형성한 후, 그 위에 제4 감광막(미도시)을 도포한다.

이어서, 마스크 공정을 통해 상기 제4 감광막(미도시)을 패터닝하여, 제4 감광막패턴(119)을 형성한다.

그 다음, 도 6f에 도시된 바와 같이, 상기 제4 감광막패턴(119)을 식각마스크로 상기 제2 금속층(117)을 식각하여, 상기 제1 및 2 반도체층 콘택홀(113a, 113b)을 통해 상기 소스영역(103b) 및 드레인영역(103c)과 접촉하는 소스전극 (117a) 및 드레인전극(117b)을 형성한다. 이때, 상기 반도체층(103)과 게이트절연막 (107)과 게이트전극(109a)과, 제1 층간절연막(113)과 서로 이격되는 소스전극 (117a) 및 드레인전극(117b)은 구동 박막트랜지스터(DTr)를 이룬다. 도면에는 도시하지 않았지만, 스위칭 박막트랜지스터(미도시)는 구동 박막트랜지스터 (DTr)와 동일한 구조로, 구동 박막트랜지스터(DTr)와 연결된다.

이어서, 상기 제4 감광막패턴(119)을 제거한 후, 제1 기판(101) 전면에 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)과 같은 무기절연물질을 증착하여 제2 층간절연막(121)을 형성하고, 그 위에 제5 감광막(미도시)을 도포한다.

그 다음, 마스크 공정을 통해 상기 제5 감광막(미도시)을 패터닝하여, 제5 감광막패턴(123)을 형성한다.

이어서, 도 6g에 도시된 바와 같이, 상기 제5 감광막패턴(123)을 식각마스크로 상기 제2 층간절연막(121)을 식각하여, 상기 드레인전극(117b)을 노출시키는 드레인콘택홀(121a)을 형성한다.

그 다음, 상기 제5 감광막패턴(123)을 제거하고, 상기 드레인콘택홀(121a)을 구비한 제2 층간절연막(121) 상에 ITO 또는 IZO와 같은 투명 도전물질을 증착하여, 투명 도전층(125)을 형성한다.

이어서, 상기 투명 도전층(125) 상에 제6 감광막(미도시)을 도포한 후, 마스크 공정을 통해 상기 제6 감광막을 패터닝하여, 제6 감광막패턴(127)을 형성한다.

그 다음, 도 6h에 도시된 바와 같이, 상기 제6 감광막패턴(127)을 식각마스크로 상기 투명 도전층(125)을 식각하여, 제1 전극(125a)을 형성한다. 이때, 상기 제1 전극(125a)과 후속 공정에서 형성되는 제2 전극(미도시) 사이에 형성되는 유기발광층(133)은 유기전계발광 다이오드(E)를 이루게 된다.

상기 제1 전극(125a)은 구동 박막트랜지스터(DTr)의 드레인전극(117b)과 전기적으로 연결된다. 상기 제1 전극(125a)은 애노드(anode) 전극의 역할을 하도록 일 함수 값이 비교적 높은 물질인 인듐-틴-옥사이드(ITO)로 형성하는 것이 바람직하다.

이어서, 상기 제6 감광막패턴(127)을 제거한 후, 상기 제1 전극(125a)을 포함한 제2 층간절연막(121) 상에 유기절연막(128)을 도포한다. 이때, 상기 유기절연막(128) 물질로는 감광 특성을 가지는 포토레지스트(photoresist), 포토아크릴 (Photo-Acryl)과 같은 유기 절연물질을 사용한다. 여기서는 포토레지스트를 사용한 경우를 예로 들어 설명하기로 한다.

그 다음, 회절 특성을 이용하는 하프톤 마스크(Half-Ton Mask)(131)을 이용한 노광 공정을 통해 상기 유기절연막(128) 상에 자외선을 조사한다. 이때, 상기 하프톤 마스크 이외에, 그레이 톤 마스크(Gray Ton Mask) 또는 슬릿 마스크 (Slit Mask)를 사용할 수도 있다. 상기 하프톤 마스크(131)는 제1, 2, 3, 4 광차단패턴 (131a, 131b, 131c, 131d)를 구비하고 있다. 이때, 상기 제1 광차단패턴 (131a)은 각 화소영역(P) 경계부와 대응되는 위치, 즉 뱅크 영역과 대응되는 위치에 형성되어 있으며, 상기 제2, 3 광차단패턴(131b, 131c)은 패널외곽부(NA)와 최외곽에 위치하는 화소영역(P) 사이의 영역(NA2)과 대응되는 위치에 형성되어 있으며, 상기 제4 광차단패턴(131d)는 폴리머 형성영역(NA1)과 대응되는 위치에 형성되어 있다.

또한, 제1, 2, 3, 4 광차단패턴(131a, 131b, 131c, 131d)의 두께는 서로 다르게 형성되어 있는데, 패널외곽부(NA)와 최외곽에 위치하는 화소영역(P) 사이의 영역(NA2)과 대응되는 상기 제2, 3 광차단패턴(131b, 131c)은 제1 및 4 광차단패턴 (131a, 131d)보다 두껍게 형성되어 있어 노광되는 빛을 많이 차단시켜 주는 역할을 하지만, 상기 제4 광차단패턴(131d)은 상기 제1 광차단패턴(131a)에 비해 얇은 두께로 형성되어 있어, 노광되는 빛을 적게 차단시켜 주는 역할을 한다.

이어서, 도 6i에 도시된 바와 같이, 상기 하프톤 마스크(131)을 통해 자외선이 조사된 상기 유기절연막(128)의 노광된 부분을 현상 공정을 통해 제거하여, 화소영역(P)들 간의 경계부에 뱅크(129a)를 형성하고, 상기 패널외곽부(NA)에 단차보상패턴(129)을 형성한다. 이때, 상기 단차보상패턴(129)은 제1, 2, 3 패턴부 (129b, 129c, 129d)로 구성되는데, 상기 제1, 2 패턴부(129b, 129c)는 패널외곽부 (NA)와 최외곽에 위치하는 화소영역(P) 사이의 영역(NA2)에 형성되며, 상기 제3 패턴부(129d)는 폴리머 형성영역(NA)에 형성된다. 상기 제3 패턴부(129d)는 상기 제1, 2 패턴부(129b, 129c)에 비해 얇은 두께, 즉 낮은 높이로 형성되어 있으며, 상기 제1, 2 패턴부(129b, 129c)는 경사진 형태, 즉 상기 제3 패턴부(129d)로 갈수록 두께가 얇아지는 패턴 형태로 구성되며, 상기 제2 패턴부(129c)의 높이는 상기 제1 패턴부(129b)의 높이보다 낮게 형성되어 있다.

그리고, 상기 화소영역(P)들 간의 경계부에 형성되는 뱅크(129a)는 단차를 낮게 하기 위해 얇은 두께를 갖도록 형성한다. 즉, 상기 뱅크(129a)는 상기 단차보상패턴(129)의 제1, 2 패턴부(129b, 129c)보다 낮은 높이를 갖도록 형성하는 것이 바람직하다.

더욱이, 상기 제1 및 2 패턴부(129b, 129c)는 두 개로 한정되는 것이 아니라, 필요에 따라 두 개 이상의 패턴으로 형성할 수도 있다.

또한, 상기 제3 패턴부(129d)는 필요에 따라 적어도 한 개 이상의 패턴으로 형성할 수 있다. 그리고, 상기 제3 패턴부(129d) 상부에는 후속 공정에서 투습 방지용으로 적용하는 폴리머층(미도시, 도 6k의 137 참조)이 위치한다.

그 다음, 도 6j에 도시된 바와 같이, 상기 화소영역(P)에 위치하는 상기 제1 전극(125a) 상에 유기발광층(133)을 형성한다. 이때, 상기 제1 전극(125a)과 제2 전극(135) 사이에 형성된 유기발광층(133)은 유기전계발광 다이오드(E)를 이루게 된다. 이때, 상기 유기발광층(133)은 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 도면에는 도시하지 않았지만, 발광 효율을 높이기 위해 정공주입층 (hole injection layer), 정공수송층 (hole transporting layer), 발광층(emitting material layer), 전자수송층 (electron transporting layer) 및 전자주입층 (electron injecting layer)의 다중층으로 구성될 수 있다.

이어서, 상기 유기발광층(133)을 포함한 상기 단차보상패턴(129) 상에는 제2 전극(135)이 형성되어 있다. 이때, 제2 전극(135)은 캐소드(cathode)의 역할을 하기 위해 비교적 일 함수 값이 낮은 금속물질인 알루미늄(Al) 또는 알루미늄합금 (AlNd)으로 이루어진다.

그 다음, 상기 패널외곽부(NA)의 폴리머 형성영역(NA)의 제2 전극(135) 상부에 적하 방식 또는 도포 방식을 적용하여 폴리머(polymer)를 적하하여 수 μm 이상 두께의 폴리머층(137)을 형성한다. 이때, 상기 폴리머층(137)은 패널외곽부(NA)의 폴리머 형성영역(NA1) 상에 형성함으로써, 패시베이션막 증착 전에 이물의 평탄화 및 투습을 방지할 수 있어, 소자 수명을 향상시킬 수 있다.

또한, 폴리머층(137)은 단차보상패턴 중에서 가장 작은 두께를 갖는 제3 패턴부(129d)가 형성된 폴리머 형성영역(NA1)에 형성하기 때문에, 그만큼 단차가 완화되어 급격한 단차로 인해 발생할 수 있는 기포 불량도 억제할 수 있다.

이어서, 상기 폴리머층(137) 및 제2 전극(135)을 포함한 제1 기판(101) 전면에 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)과 같은 무기절연물질을 증착하여 패시배이션막(139)를 형성한다. 이때, 상기 패시배이션막(139)는 상기 폴리머층(137) 전에 추가로 형성할 수도 있다. 이는 상기 패시베이션막을 폴리머층을 형성하기 전/후에 형성함으로써 다중 패시베이션막(Multi passivation layer) 구조를 만들어 투습에 의한 수율 저하를 최소화할 수 있기 때문이다.

그 다음, 도면에는 도시하지 않았지만, 상기 제1 및 2 기판(101, 141) 사이에 페이스 씰(face seal)로 구성된 접착층(143)을 부착하여 합착함으로써 인캡슐레이션(encapsulation)된다.

상기한 바와 같이,본 발명의 일 실시 예에 따른 유기전계발광소자 및 그 제조방법에 따르면, 패널외곽부와 화소영역 사이의 부분에 패시베이션막 증착 전에 이물의 평탄화 및 투습 방지를 위한 폴리머(polymer)를 도포하여 패시베이션막의 결함을 방지하고 투습을 방지하여 소자 수명을 향상시킬 수 있다.

한편, 본 발명의 다른 실시 예에 따른 유기전계발광소자 구조에 대해 첨부된 도면을 참조하여 상세히 설명한다.

도 7은 본 발명의 다른 실시 예에 따른 유기전계발광소자의 개략적인 단면도이다.

도 8은 도 7의 "C"부의 확대 단면도로서, 본 발명의 다른 실시 예에 따른 유기전계발광소자의 비표시영역인 패널외곽부(NA) 및 화소영역(P)의 경계 부분을 확대한 단면도이다.

본 발명의 다른 실시 예에 따른 유기전계발광소자(100)는 발광된 빛의 투과방향에 따라 상부 발광방식(top emission type)과 하부 발광방식(bottom emission type)으로 분할되는데, 하부 발광방식을 일 예로 설명하기로 한다.

본 발명의 다른 실시 예에 따른 유기전계발광소자(200)는, 도 7 및 8에 도시된 바와 같이, 스위칭 박막트랜지스터(미도시) 및 구동 박막트랜지스터(DTr)와, 유기전계발광 다이오드(E)가 형성된 제2 기판(241)으로 구성되며, 상기 제1 및 2 기판(201, 241)은 서로 이격되어 있고, 이의 가장자리부는 실패턴(seal pattern; 미도시)을 통해 봉지되어 합착된다.

여기서, 상기 제1 기판(201)의 표시영역(미도시)에는 각 화소영역(P)의 경계에 서로 교차하며 게이트배선(미도시) 및 데이터배선(미도시)이 형성되어 있으며, 게이트배선(미도시) 또는 데이터배선(미도시)과 나란하게 전원배선(미도시)이 형성되어 있다.

상기 제1 기판(201)의 표시영역(미도시) 내의 각 화소영역(P)에는 구동영역 (미도시) 및 스위칭영역(미도시)에 대응하여 반도체층(203)이 형성되는데, 반도체층(203)은 실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 액티브영역(203a) 그리고 액티브영역 양 측면으로 고농도의 불순물이 도핑된 소스영역(203b) 및 드레인영역(203c)으로 구성된다.

상기 반도체층(203)을 포함한 제1 기판(201) 상부로는 게이트절연막(207)이 형성되어 있다.

상기 표시영역(AA) 내의 각 화소영역(P)에는 게이트절연막(207) 상부로 상기 반도체층(203)의 액티브영역(203a)에 대응하여 게이트전극(209a)과 일방향으로 연장하는 게이트배선(미도시)이 형성되어 있다.

또한, 상기 게이트전극(209a)과 게이트배선(미도시)을 포함한 게이트절연막 (207) 상부에 제1 층간절연막(213)이 형성되어 있다. 이때, 상기 제1 층간절연막 (213)과 그 하부의 게이트절연막(207)은 액티브영역(203a) 양 측면에 위치한 소스영역(203b) 및 드레인영역(203c)을 각각 노출시키는 제1, 2 반도체층 콘택홀 (213a, 213b)을 구비한다.

그리고, 각 화소영역(P)에는 상기 제1, 2 반도체층 콘택홀(213a, 213b)을 포함하는 제1 층간절연막(213) 상부로는 서로 이격되며, 상기 제1, 2 반도체층 콘택홀(213a, 213b)을 통해 노출된 소스영역(203b) 및 드레인영역(203c)과 각각 접촉하는 소스전극(217a) 및 드레인 전극(217b)이 형성되어 있다.

더욱이, 각 화소영역(P)에는 소스전극(217a) 및 드레인 전극(217b) 사이로 노출된 상기 제1 층간절연막(213) 상부로 드레인전극(217b)을 노출시키는 드레인콘택홀(221a)을 갖는 제2 층간절연막(221)이 형성되어 있다.

이때, 상기 소스전극(217a) 및 드레인 전극(217b))과 이들 전극(217a, 217b)과 접촉하는 소스영역(203b) 및 드레인영역(203c)을 포함하는 반도체층(203)과 반도체층(203) 상부에 형성된 게이트절연막(207) 및 게이트전극(209a)은 구동 박막트랜지스터(DTr)를 이루게 된다.

그리고, 스위칭 박막트랜지스터(미도시) 및 구동 박막트랜지스터(DTr)는 도면에서는 반도체층(203)이 폴리실리콘 반도체층으로 이루어진 탑 게이트(top gate) 타입을 예로써 나타내고 있다. 한편, 이의 변형 예로써 순수 및 불순물의 비정질 실리콘으로 이루어진 바텀 게이트(bottom gate) 타입으로 형성될 수도 있다.

또한, 상기 제2 층간절연막(221) 상부의 실질적으로 화상을 표시하는 영역에는 유기전계 발광 다이오드(E)를 구성하는 제1 전극(225a)과, 유기발광층(233) 그리고 제2 전극(235)이 순차적으로 형성되어 있다.

여기서, 상기 제1 전극(225a)과 제2 전극(235) 사이에 형성된 유기발광층 (233)은 유기전계발광 다이오드(E)를 이루게 된다.

상기 제1 전극(225a)은 구동 박막트랜지스터(DTr)의 드레인전극(217b)과 전기적으로 연결된다. 상기 제1 전극(225a)은 애노드(anode) 전극의 역할을 하도록 일 함수 값이 비교적 높은 물질인 인듐-틴-옥사이드(ITO)로 형성하는 것이 바림직하다.

여기서, 상기 제1 전극(225a)은 각 화소영역(P) 별로 형성되는데, 각 화소영역(P) 별로 형성된 제1 전극(225a) 사이에는 뱅크(bank: 229a)가 위치한다. 이때, 상기 뱅크(229a)는 제1 기판(201) 상에 전체적으로 격자 구조의 매트릭스 타입으로 형성되는데, 상기 뱅크(229a)를 각 화소영역(P) 별 경계부로 하여 제1 전극(225a)이 화소영역(P) 별로 분리된 구조로 형성되어 있다.

또한, 상기 제1 기판(201)에 정의된 비표시영역인 패널 외곽부(NA)에는 단차보상패턴(229)이 형성되는데, 이 단차보상패턴(229)은 두께가 다른 제1 내지 2 패턴부(229b, 229c)들로 이루어진다. 이때, 상기 제1 패턴부(229b)과 인접하는 제1 전극(225a)의 가장자리부 상면에는 각 화소영역(P) 별 경계부에 형성되는 뱅크 (229a)가 형성되어 있다.

특히, 상기 제1 내지 2 패턴부(229b, 229c)들 중에서, 제1 패턴부(229b)는 패널외곽부(NA)에 위치하는 폴리머 형성영역(NA1)과 화소영역(P) 사이의 경계부 (NA2)에 형성되며, 상기 제3 패턴부(229c)는 폴리머 형성영역(NA1)에 형성된다.

상기 제1 내지 2 패턴부(229b, 229c)들 중에서, 상기 다수의 제1 패턴부 (229b)은 동일한 높이를 갖는 패턴 형태로 구성되어 있다. 이때, 상기 제1 패턴부 (229b)는 두 개로 한정되는 것이 아니라, 필요에 따라 두 개 이상의 패턴으로 형성할 수도 있다.

또한, 상기 제2 패턴부(229c)는 상기 제1 패턴부(229b)보다 높이가 낮게 형성되어 있다. 이때, 상기 제2 패턴부(229c)는 필요에 따라 적어도 한 개 이상의 패턴으로 형성할 수 있다. 그리고, 상기 제2 패턴부(229c) 상부에는 후속 공정에서 투습 방지용으로 적용하는 폴리머층(미도시, 도 9k의 237 참조)이 위치한다.

한편, 상기 화소영역(P)에 위치하는 상기 제1 전극(225a) 상에는 유기발광층 (233)이 형성되어 있다. 이때, 상기 유기발광층(233)에서 발광된 빛은 제1 전극 (225a)을 위해 방출되는 하부 발광방식으로 구동된다.

그리고, 상기 유기발광층(233)은 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 도면에는 도시하지 않았지만, 발광 효율을 높이기 위해 정공주입층 (hole injection layer), 정공수송층 (hole transporting layer), 발광층(emitting material layer), 전자수송층 (electron transporting layer) 및 전자주입층 (electron injecting layer)의 다중층으로 구성될 수 있다.

상기 유기발광층(233)을 포함한 상기 단차보상패턴(229) 상에는 제2 전극 (235)이 형성되어 있다. 이때, 제2 전극(235)은 캐소드(cathode)의 역할을 하기 위해 비교적 일 함수 값이 낮은 금속물질인 알루미늄(Al) 또는 알루미늄합금(AlNd)으로 이루어진다.

더욱이, 상기 폴리머층 형성영역(NA1)에 해당하는 상기 제2 패턴부(229c)의 제2 전극(235) 상부에 폴리머층(polymer layer; 237)이 형성되어 있다. 이때, 상기 폴리머층(237)은 수 μm 이상 두께로 도포되는데, 가장 낮은 높이를 갖는 제2 패턴부(229c) 상부에 위치하게 됨으로써, 화소영역(P)과 패널외곽부(NA) 간의 단차가 완화되게 된다.

따라서, 상기 폴리머층(237)이 가장 낮은 높이를 갖는 제2 패턴부(229c) 상부에 위치하게 됨으로 인해, 화소영역(P)과 패널외곽부(NA) 간의 단차가 완화되기 때문에, 상기 제1 기판(201)의 화소영역(P)과 패널외곽부(NA)에 걸쳐 제2 기판 (241)을 합착하기 위해 페이스 씰(face seal)로 구성된 접착층(243)을 부착하는 경우에, 높은 두께를 가지는 폴리머층(237)에 의해 나타날 수 있는 급격한 단차에 의해 들뜨게 되어 기포가 트랩되는 불량을 방지할 수 있다. 또한, 폴리머층(237)은 μm 이상 두께로 형성하기 때문에, 기존의 수 μm 이상의 이물에 의해, 후속 공정에서 형성되는 패시베이션막(237)이 손상되는 것을 보상할 수 있다.

상기 폴리머층(237)을 포함한 제1 기판(201) 전면에 패시베이션막(239)이 형성되어 있다. 이때, 상기 패시베이션막(239)은 상기 폴리머층(237)을 형성하기 전 단계인, 상기 제1 전극(225a) 상부에 형성할 수도 있다. 이는 상기 패시베이션막을 폴리머층을 형성하기 전/후에 형성함으로써 다중 패시베이션막(Multi passivation layer) 구조를 만들어 투습에 의한 수율 저하를 최소화할 수 있기 때문이다.

따라서, 본 발명의 다른 실시 예에 따른 유기전계발광소자(200)는 선택된 색 신호에 따라 제1 전극(225a)과 제2 전극(235)으로 소정의 전압이 인가되면, 제1 전극(225a)으로부터 주입된 정공과 제2 전극(235)으로부터 인가된 전자가 유기발광 층 (233)으로 수송되어 엑시톤(exition)을 이루고, 이러한 액시톤이 여기 상태에서 기저상태로 천이 될 때 빛이 발생되어 가시광선의 형태로 방출된다. 이때, 발광된 빛은 투명한 제1 전극(225a)을 통과하여 외부로 나가게 되므로, 유기전계발광소자 (200)는 임의의 화상을 구현하게 된다.

한편, 상기 구성으로 이루어진 본 발명의 다른 실시 예에 따른 유기전계발광소자 제조방법에 대해 도 9a 내지 9l를 참조하여 설명하면 다음과 같다.

도 9a 내지 9l은 본 발명의 다른 실시 예에 따른 유기전계발광소자의 제조공정 단면도들이다.

본 발명의 다른 실시 예에 따른 유기전계발광소자 제조방법은 발광된 빛의 투과방향에 따라 상부 발광방식 (top emission type)과 하부 발광방식(bottom emission type)으로 분할되는데, 하부 발광방식을 일 예로 설명하기로 한다.

도 9a에 도시된 바와 같이, 제1 기판(201)의 화소영역(P)에 비정질 실리콘을 증착하여 비정질 실리콘층(미도시)을 형성하고, 이에 대해 레이저 빔을 조사하거나 또는 열처리를 실시하여 상기 비정질 실리콘층을 폴리실리콘층(202)으로 결정화시킨다.

그 다음, 상기 폴리실리콘층(202) 상부에 제1 감광막(미도시)을 도포한 후, 마스크 공정을 통해 상기 제1 감광막(미도시)을 패터닝하여, 제1 감광막패턴(205)을 형성한다.

이어서, 도 9b에 도시된 바와같이, 상기 제1 감광막패턴(205)을 식각마스크로, 상기 폴리실리콘층(202)을 식각하여 순수 폴리실리콘 상태의 반도체층(203)을 형성한다. 이때, 상기 비정질 실리콘층(미도시)을 형성하기 전에 무기절연물질, 예를 들어 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)을 제1 기판(201) 전면에 증착함으로써 버퍼층(미도시)을 형성할 수도 있다.

그 다음, 상기 제1 감광막패턴(205)을 제거한 후, 상기 반도체층(203)을 포함한 제1 기판(201) 상에 산화실리콘 (SiO₂)을 증착하여 게이트절연막(207)을 형성한다.

이어서, 상기 게이트절연막(207) 위로 저저항 금속물질, 예를 들어 알루미늄 (Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 중 하나를 증착하여 제1 금속층 (209)을 형성한 후, 그 위에 제2 감광막(미도시)을 도포한다.

그 다음, 마스크 공정을 통해 상기 제2 감광막을 패터닝하여, 제2 감광막패턴(211)을 형성한다.

이어서, 도 9c에 도시된 바와 같이, 상기 제2 감광막패턴(211)을 식각 마스크로 상기 제1 금속층(209)을 식각하여, 게이트전극(209a)을 형성한다.

그 다음, 상기 제2 감광막패턴(213)을 제거한 후, 상기 게이트전극(209a)을 차단 마스크로 이용하여 제1 기판(201) 전면에 불순물, 즉 3가 원소 또는 5가 원소를 도핑함으로써 반도체층(203) 중 상기 게이트전극(209a) 외측에 위치한 부분에 불순물이 도핑된 소스영역(203b) 및 드레인영역(203c)을 이루도록 하고, 도핑이 차단된 게이트전극(209a) 하부에 대응하는 반도체층 부분은 순수 폴리실리콘의 액티브영역(203a)을 이루도록 한다.

이어서, 상기 게이트전극(209a)을 포함한 게이트절연막(207) 상에 산화실리콘 (SiO₂) 또는 질화실리콘(SiNx)과 같은 무기절연물질을 증착하여 제1 층간절연막 (213)을 형성하고, 그 위에 제3 감광막(미도시)을 도포한다.

그 다음, 마스크 공정을 통해 상기 제3 감광막을 패터닝하여, 제3 감광막패턴 (215)을 형성한다.

이어서, 도 9d에 도시된 바와 같이, 상기 제3 감광막패턴(215)을 식각 마스크로 상기 제1 층간절연막(213)과 그 하부의 게이트절연막(207)을 순차적으로 식각하여, 상기 소스영역(103b)과 드레인영역(103c)을 각각 노출시키는 제1 및 2 반도체층 콘택홀(213a, 213b)을 형성한다.

그 다음, 도 9e에 도시된 바와 같이, 상기 제3 감광막패턴(215)을 제거한 후, 상기 제1 및 2 반도체층 콘택홀(213a, 213b)이 형성된 제1 층간절연막(213) 상에 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 중 하나를 증착하여 제2 금속층(217)을 형성한 후, 그 위에 제4 감광막(미도시)을 도포한다.

이어서, 마스크 공정을 통해 상기 제4 감광막(미도시)을 패터닝하여, 제4 감광막패턴(219)을 형성한다.

그 다음, 도 9f에 도시된 바와 같이, 상기 제4 감광막패턴(219)을 식각마스크로 상기 제2 금속층(217)을 식각하여, 상기 제1 및 2 반도체층 콘택홀(213a, 213b)을 통해 상기 소스영역(203b) 및 드레인영역(203c)과 접촉하는 소스전극 (217a) 및 드레인전극(217b)을 형성한다. 이때, 상기 반도체층(203)과 게이트절연막(207)과 게이트전극(209a)과, 제1 층간절연막(213)과 서로 이격되는 소스전극 (217a) 및 드레인전극(217b)은 구동 박막트랜지스터(DTr)를 이룬다. 도면에는 도시하지 않았지만, 스위칭 박막트랜지스터(미도시)는 구동 박막트랜지스터 (DTr)와 동일한 구조로, 구동 박막트랜지스터(DTr)와 연결된다.

이어서, 상기 제4 감광막패턴(219)을 제거한 후, 제1 기판(201) 전면에 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)과 같은 무기절연물질을 증착하여 제2 층간절연막(221)을 형성하고, 그 위에 제5 감광막(미도시)을 도포한다.

그 다음, 마스크 공정을 통해 상기 제5 감광막(미도시)을 패터닝하여, 제5 감광막패턴(223)을 형성한다.

이어서, 도 9g에 도시된 바와 같이, 상기 제5 감광막패턴(223)을 식각마스크로 상기 제2 층간절연막(221)을 식각하여, 상기 드레인전극(217b)을 노출시키는 드레인콘택홀(221a)을 형성한다.

그 다음, 상기 제5 감광막패턴(223)을 제거하고, 상기 드레인콘택홀(221a)을 구비한 제2 층간절연막(221) 상에 ITO 또는 IZO와 같은 투명 도전물질을 증착하여, 투명 도전층(225)을 형성한다.

이어서, 상기 투명 도전층(225) 상에 제6 감광막(미도시)을 도포한 후, 마스크 공정을 통해 상기 제6 감광막을 패터닝하여, 제6 감광막패턴(227)을 형성한다.

그 다음, 도 9h에 도시된 바와 같이, 상기 제6 감광막패턴(227)을 식각마스크로 상기 투명 도전층(225)을 식각하여, 제1 전극(225a)을 형성한다. 이때, 상기 제1 전극(225a)과 후속 공정에서 형성되는 제2 전극(235) 사이에 형성되는 유기발광층(233)은 유기전계발광 다이오드(E)를 이루게 된다.

상기 제1 전극(225a)은 구동 박막트랜지스터(DTr)의 드레인전극(217b)과 전기적으로 연결된다. 상기 제1 전극(225a)은 애노드(anode) 전극의 역할을 하도록 일 함수 값이 비교적 높은 물질인 인듐-틴-옥사이드(ITO)로 형성하는 것이 바람직하다.

이어서, 상기 제6 감광막패턴(227)을 제거한 후, 상기 제1 전극(225a)을 포함한 제2 층간절연막(221) 상에 유기절연막(228)을 도포한다. 이때, 상기 유기절연막(228) 물질로는 감광 특성을 가지는 포토레지스트(photoresist), 포토아크릴 (Photo-Acryl)과 같은 유기 절연물질을 사용한다. 여기서는 포토레지스트를 사용한 경우를 예로 들어 설명하기로 한다.

그 다음, 회절 특성을 이용하는 하프톤 마스크(Half-Ton Mask)(231)을 이용한 노광 공정을 통해 상기 유기절연막(228) 상에 자외선을 조사한다. 이때, 상기 하프톤 마스크 이외에, 그레이 톤 마스크(Gray Ton Mask) 또는 슬릿 마스크 (Slit Mask)를 사용할 수도 있다. 상기 하프톤 마스크(131)는 제1, 2, 3 광차단패턴 (231a, 231b, 231c)를 구비하고 있다. 이때, 상기 제1 광차단패턴(231a)은 각 화소영역(P) 경계부와 대응되는 위치, 즉 뱅크 영역과 대응되는 위치에 형성되어 있으며, 상기 제2, 3 광차단패턴(231b)은 패널외곽부(NA)와 최외곽에 위치하는 화소영역(P) 사이의 영역(NA2)과 대응되는 위치에 형성되어 있으며, 상기 제3 광차단패턴 (231c)는 폴리머 형성영역(NA1)과 대응되는 위치에 형성되어 있다.

또한, 제1, 2, 3 광차단패턴(231a, 231b, 231c)의 두께는 서로 다르게 형성되어 있는데, 패널외곽부(NA)와 최외곽에 위치하는 화소영역(P) 사이의 영역(NA2)과 대응되는 상기 제2 광차단패턴(231b)은 제1 및 3 광차단패턴(231a, 231c)보다 두껍게 형성되어 있어 노광되는 빛을 많이 차단시켜 주는 역할을 하지만, 상기 제3 광차단패턴(231c)은 상기 제1 광차단패턴(231a)에 비해 얇은 두께로 형성되어 있어, 노광되는 빛을 적게 차단시켜 주는 역할을 한다.

이어서, 도 9i에 도시된 바와 같이, 상기 하프톤 마스크(231)을 통해 자외선이 조사된 상기 유기절연막(228)의 노광된 부분을 현상 공정을 통해 제거하여, 화소영역(P)들 간의 경계부에 뱅크(229a)를 형성하고, 상기 패널외곽부(NA)에 단차보상패턴(229)을 형성한다. 이때, 상기 단차보상패턴(229)은 제1, 2 패턴부 (229b, 229c)로 구성되는데, 상기 제1 패턴부(229b)는 패널외곽부(NA)와 최외곽에 위치하는 화소영역(P) 사이의 영역(NA2)에 형성되며, 상기 제2 패턴부(229c)는 폴리머 형성영역(NA)에 형성된다. 상기 제2 패턴부(229c)는 상기 제1 패턴부(229b)에 비해 얇은 두께, 즉 낮은 높이로 형성되어 있으며, 상기 다수의 제1 패턴부(229b)들의 두께는 동일한 높이로 형성되어 있다.

그리고, 상기 화소영역(P)들 간의 경계부에 형성되는 뱅크(229a)는 단차를 낮게 하기 위해 얇은 두께를 갖도록 형성한다. 즉, 상기 뱅크(229a)는 상기 단차보상패턴(229)의 제1 패턴부(229b)보다 낮은 높이를 갖도록 형성하는 것이 바람직하다.

더욱이, 상기 제1 패턴부(229b, 229c)는 두 개로 한정되는 것이 아니라, 필요에 따라 두 개 이상의 패턴으로 형성할 수도 있다.

또한, 상기 제2 패턴부(229c)는 필요에 따라 적어도 한 개 이상의 패턴으로 형성할 수 있다. 그리고, 상기 제2 패턴부(229c) 상부에는 후속 공정에서 투습 방지용으로 적용하는 폴리머층(미도시, 도 9k의 237 참조)이 위치한다.

그 다음, 도 9j에 도시된 바와 같이, 상기 화소영역(P)에 위치하는 상기 제1 전극(225a) 상에 유기발광층(233)을 형성한다. 이때, 상기 제1 전극(225a)과 제2 전극(235) 사이에 형성된 유기발광층(233)은 유기전계발광 다이오드(E)를 이루게 된다. 이때, 상기 유기발광층(233)은 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 도면에는 도시하지 않았지만, 발광 효율을 높이기 위해 정공주입층 (hole injection layer), 정공수송층 (hole transporting layer), 발광층(emitting material layer), 전자수송층 (electron transporting layer) 및 전자주입층 (electron injecting layer)의 다중층으로 구성될 수 있다.

이어서, 상기 유기발광층(233)을 포함한 상기 단차보상패턴(229) 상에는 제2 전극(235)이 형성되어 있다. 이때, 제2 전극(235)은 캐소드(cathode)의 역할을 하기 위해 비교적 일 함수 값이 낮은 금속물질인 알루미늄(Al) 또는 알루미늄합금 (AlNd)으로 이루어진다.

그 다음, 상기 패널외곽부(NA)의 폴리머 형성영역(NA)의 제2 전극(235) 상부에 적하 방식 또는 도포 방식을 적용하여 폴리머(polymer)를 적하하여 수 μm 이상 두께의 폴리머층(237)을 형성한다. 이때, 상기 폴리머층(237)은 패널외곽부(NA)의 폴리머 형성영역(NA1) 상에 형성함으로써, 패시베이션막 증착 전에 이물의 평탄화 및 투습을 방지할 수 있어, 소자 수명을 향상시킬 수 있다.

또한, 폴리머층(237)은 단차보상패턴 중에서 가장 작은 두께를 갖는 제2 패턴부(229c)가 형성된 폴리머 형성영역(NA1)에 형성하기 때문에, 그만큼 단차가 완화되어 급격한 단차로 인해 발생할 수 있는 기포 불량도 억제할 수 있다.

이어서, 상기 폴리머층(237) 및 제2 전극(235)을 포함한 제1 기판(201) 전면에 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)과 같은 무기절연물질을 증착하여 패시배이션막(239)를 형성한다. 이때, 상기 패시배이션막(239)는 상기 폴리머층(237) 전에 추가로 형성할 수도 있다. 이는 상기 패시베이션막을 폴리머층을 형성하기 전/후에 형성함으로써 다중 패시베이션막(Multi passivation layer) 구조를 만들어 투습에 의한 수율 저하를 최소화할 수 있기 때문이다.

그 다음, 도면에는 도시하지 않았지만, 상기 제1 및 2 기판(201, 241) 사이에 페이스 씰(face seal)로 구성된 접착층(243)을 부착하여 합착함으로써 인캡슐레이션(encapsulation)된다.

상기한 바와 같이,본 발명의 다른 실시 예에 따른 유기전계발광소자 및 그 제조방법에 따르면, 패널외곽부와 화소영역 사이의 부분에 패시베이션막 증착 전에 이물의 평탄화 및 투습 방지를 위한 폴리머(polymer)를 도포하여 패시베이션막의 결함을 방지하고 투습을 방지하여 소자 수명을 향상시킬 수 있다.

101: 제1 기판 103: 반도체층
107: 게이트절연막 109a: 게이트전극
113: 제1 층간절연막 117a: 소스전극
117b: 드레인전극 121: 제2 층간절연막
125a: 제1 전극 129: 단차보상패턴
129a: 뱅크 129b, 129c, 129d: 패턴부
133: 유기발광층 135: 제2 전극
137: 폴리머층 139: 패시베이션막
141: 제2 기판 143: 접착층

Claims

다수의 화소영역을 포함하는 표시영역과 상기 표시영역을 둘러싸는 패널 외곽영역이 정의된 제1 기판과;
상기 제1 기판의 상기 화소영역에 형성된 박막트랜지스터와;
상기 화소영역에 형성되며, 상기 박막트랜지스터와 연결된 제1 전극과;
상기 다수의 화소영역의 경계부에 형성된 뱅크와;
상기 패널 외곽영역에 형성된 단차보상패턴과;
상기 제1 기판상에 형성된 유기발광층과;
상기 유기발광층을 포함한 제1 기판 전면에 형성된 제2 전극과;
상기 단차보상패턴 상부의 제2 전극 상에 형성된 폴리머층과;
상기 폴리머층과 상기 제2 전극을 포함한 제1 기판 전면에 형성된 패시베이션막과;
상기 제1 기판과 합착되는 제2 기판과; 상기 제1 기판과 제2 기판 사이에 형성된 접착층;을 포함하여 구성되는 유기전계발광소자.
제1 항에 있어서, 상기 단차보상패턴은 두께가 다른 제1, 2 패턴부들로 구성된 것을 특징으로 하는 유기전계발광소자.
제2 항에 있어서, 상기 제2 패턴부는 상기 제1 패턴부보다 얇은 두께로 형성된 것을 특징으로 하는 유기전계발광소자.
제2 항에 있어서, 상기 제1 패턴부는 동일한 두께를 갖는 패턴들로 구성되거나, 또는 상기 제2 패턴부로 갈수록 두께가 얇아지는 패턴들로 구성된 것을 특징으로 하는 유기전계발광소자.
제2 항에 있어서, 상기 제2 패턴부는 동일한 두께를 갖는 패턴들로 구성된 것을 특징으로 하는 유기전계발광소자.
제2 항에 있어서, 상기 제2 패턴부는 상기 패널외곽영역에 형성되는 상기 폴리머층 하부에 위치하는 것을 특징으로 하는 유기전계발광소자.
제2 항에 있어서, 상기 제1 패턴부는 상기 폴리머층이 형성된 패널외곽영역과 화소영역 사이에 위치하는 것을 특징으로 하는 유기전계발광소자.
제1 항에 있어서, 상기 폴리머층과 제2 전극 사이에 패시베이션막이 더 구비된 것을 특징으로 하는 유기전계발광소자.
다수의 화소영역을 포함하는 표시영역과 상기 표시영역을 둘러싸는 패널 외곽영역이 정의된 제1 기판과 제2 기판을 제공하는 단계와;
상기 제1 기판의 상기 화소영역에 박막트랜지스터를 형성하는 단계와;
상기 제1 기판의 화소영역에 상기 박막트랜지스터와 연결되는 제1 전극을 형성하는 단계와;
상기 다수의 화소영역의 경계부에 구비되는 뱅크와, 상기 패널 외곽영역에 단차보상패턴을 형성하는 단계와;
상기 제1 전극 상에 유기발광층을 형성하는 단계와;
상기 유기발광층을 포함한 제1 기판 전면에 제2 전극을 형성하는 단계와;
상기 단차보상패턴 상부의 제2 전극 상에 폴리머층을 형성하는 단계와;
폴리머층과 제2 전극을 포함한 제1 기판 전면에 패시베이션막을 형성하는 단계와;
상기 제1 기판과 제2 기판 사이에 접착층을 형성하여 상기 제1 기판과 제2 기판을 합착시키는 단계;를 포함하여 구성되는 유기전계발광소자 제조방법.
제9 항에 있어서, 상기 단차보상패턴은 두께가 다른 제1, 2 패턴부들로 구성된 것을 특징으로 하는 유기전계발광소자 제조방법.
제10 항에 있어서, 상기 제2 패턴부는 상기 제1 패턴부보다 얇은 두께로 형성된 것을 특징으로 하는 유기전계발광소자 제조방법.
제10 항에 있어서, 상기 제1 패턴부는 동일한 두께를 갖는 패턴들로 구성되거나, 또는 상기 제2 패턴부로 갈수록 두께가 얇아지는 패턴들로 구성된 것을 특징으로 하는 유기전계발광소자 제조방법.
제10 항에 있어서, 상기 제2 패턴부는 동일한 두께를 갖는 패턴들로 구성된 것을 특징으로 하는 유기전계발광소자 제조방법.
제10 항에 있어서, 상기 제2 패턴부는 상기 패널외곽영역에 형성되는 상기 폴리머층 하부에 위치하는 것을 특징으로 하는 유기전계발광소자 제조방법.
제10 항에 있어서, 상기 제1 패턴부는 상기 폴리머층이 형성된 패널외곽영역과 화소영역 사이에 위치하는 것을 특징으로 하는 유기전계발광소자 제조방법.
제9 항에 있어서, 상기 폴리머층과 제2 전극 사이에 패시베이션막이 더 구비된 것을 특징으로 하는 유기전계발광소자 제조방법.