KR20140012319A - 반도체 메모리 장치 및 그 동작 방법 - Google Patents

반도체 메모리 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20140012319A
KR20140012319A KR1020120078844A KR20120078844A KR20140012319A KR 20140012319 A KR20140012319 A KR 20140012319A KR 1020120078844 A KR1020120078844 A KR 1020120078844A KR 20120078844 A KR20120078844 A KR 20120078844A KR 20140012319 A KR20140012319 A KR 20140012319A
Authority
KR
South Korea
Prior art keywords
voltage
determination voltage
ecc
determination
adjusting
Prior art date
Application number
KR1020120078844A
Other languages
English (en)
Inventor
김지현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120078844A priority Critical patent/KR20140012319A/ko
Priority to US13/602,413 priority patent/US20140026012A1/en
Publication of KR20140012319A publication Critical patent/KR20140012319A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

ECC 동작을 수행하는 반도체 메모리 장치에 관한 것으로, 판단 전압을 입력받아 ECC 동작을 수행하여 ECC 정보를 출력하기 위한 ECC 결과 생성부, 및 상기 ECC 정보에 응답하여 상기 판단 전압의 전압 레벨 폭을 조절하기 위한 판단 전압 제어부를 구비하는 반도체 메모리 장치가 제공된다.

Description

반도체 메모리 장치 및 그 동작 방법{SEMICONDUCTOR MEMORY DEVICE AND OPERATING METHOD THEREOF}
본 발명은 반도체 설계 기술에 관한 것으로, 보다 구체적으로는 ECC 동작을 수행하는 반도체 메모리 장치에 관한 것이다.
일반적으로 반도체 메모리 장치는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory) 등과 같은 휘발성 메모리 장치(volatile memory device)와 PROM(Programmable Read Only Memory), EPROM(Erasable PROM), EEPROM(Electrically EPROM), 플래시 메모리 장치(flash memory device) 등과 같은 비휘발성 메모리 장치(nonvolatile memory device)로 구분된다. 휘발성 메모리 장치와 비휘발성 메모리 장치를 구분하는 가장 큰 특징은 일정 시간 이후 메모리 셀에 저장된 데이터의 보존 여부이다.
다시 말하면, 휘발성 메모리 장치는 일정 시간 이후 메모리 셀에 저장된 데이터가 보존되지 않지만, 비휘발성 메모리 장치는 일정 시간 이후 메모리 셀에 저장된 데이터가 보존된다. 따라서, 휘발성 메모리 장치의 경우 데이터를 보존하기 위하여 리플레쉬 동작이 필수로 이루어져야 하며, 비휘발성 메모리 장치의 경우 이러한 리플레쉬 동작이 필요 없다. 비휘발성 메모리 장치의 이러한 특징은 저전력화 및 고집적화에 적합하기 때문에 요즈음 휴대용 장치의 저장 매체로 널리 사용되고 있다.
한편, 비휘발성 메모리 장치 중 플래시 메모리 장치는 프로그래밍 동작(programming operation)과 소거 동작(erasing operation)을 통해 메모리 셀에 데이터를 저장한다. 여기서, 프로그램 동작은 메모리 셀을 구성하는 트랜지스터의 플로팅 게이트(floating gate)에 전자를 축적하기 위한 동작을 의미하며, 소거 동작은 트랜지스터의 플로팅 게이트에 축적된 전자를 기판으로 방출하기 위한 동작을 의미한다. 플래시 메모리 장치는 이러한 동작을 통해 메모리 셀에 '0' 또는 '1' 의 데이터를 저장하고, 읽기 동작시 플로팅 게이트에 축적된 전자의 양을 감지하여 그 결과에 따라 메모리 셀에 저장된 데이터가 '0' 데이터 인지 '1' 데이터 인지를 판단한다.
위에서 설명하였듯이 하나의 메모리 셀에는 '0' 또는 '1' 의 데이터가 저장된다. 즉, 하나의 메모리 셀에는 하나의 비트 데이터가 저장되며, 이 메모리 셀을싱글 레벨 셀(single level cell)이라 한다. 요즘에는 하나의 메모리 셀에 하나 이상의 비트 데이터를 저장하는 방식이 채택되고 있으며, 이 메모리 셀을 멀티 레벨 셀(multi level cell)이라 한다. 싱글 레벨 셀의 경우 메모리 셀에 저장된 '0', '1' 의 데이터를 판단하기 위하여 하나의 판단 전압인 싱글 문턱 전압(single threshold voltage)이 필요하며, 멀티 레벨 셀의 경우 메모리 셀에 저장된 예컨대, '00', '01', '10', '11' 의 데이터를 판단하기 위하여 적어도 3 개의 판단하기 위하여 적어도 3 개의 판단 전압이 필요하다.
한편, 플래시 메모리 장치에 저장되는 데이터는 해당 데이터 값에 따라 예정된 데이터 분포를 가진다. 데이터 분포는 인접한 데이터 분포와 중첩될 수 있으며, 이로 인하여 읽기 동작시 판단 전압에 의하여 출력되는 데이터와 실질적으로 저장되어 있는 데이터가 서로 다른 경우가 발생한다. 플래시 메모리 장치는 이를 보완하기 위한 방법이 제공되고 있으며, 이중 하나가 에러 수정 코드(Error Correction Code : ECC)의 이용이다. 에러 수정 코드는 데이터와 함께 입력되는 추가적인 코드로써, 플래시 메모리 장치는 에러 수정 코드를 이용한 'ECC 동작'을 통해 잘못 판단된 데이터에 대한 검출 동작 및 수정 동작을 수행한다.
요즈음 기술 발달에 따라 데이터 분포의 폭이 점점 좁아지고 있으며, 이는 각각의 데이터를 구분하기 쉬워진다는 것을 의미한다. 하지만, 저전력 소모에 따른 동작에 의하여 서로 인접한 데이터 분포의 간격이 좁아지고 있으며, 이는 인접한 데이터 분포와 중첩되는 부분이 많다는 것을 의미한다. 따라서, ECC 동작의 중요성은 여전히 크다.
도 1 은 일반적인 반도체 메모리 장치의 에러 수정 동작을 설명하기 위한 동작 순서도이다.
도 1 을 참조하면, 반도체 메모리 장치의 에러 수정 동작은 읽기 단계(S110)와, ECC 동작 결과 보정이 가능한가를 판단하는 단계(S120)와, 데이터를 보정하는 단계(S130), 및 판단 전압을 Vt 만큼 상승하는 단계(S140)를 포함한다.
'S110' 단계에서는 초기 설정된 판단 전압을 기준으로 메모리 셀에 저장된 데이터를 읽는다. 그리고, 'S120' 단계에서는 'S110' 단계에서 읽어진 데이터에 ECC 동작을 수행하고 ECC 동작 결과 보정이 가능한가를 판단한다. 만약, 'S120' 단계에서 보정 가능하다면(예) 'S130' 단계에서 데이터를 보정하고 ECC 동작을 마침한다. 그리고, 'S120' 단계에서 보정 가능하지 않다면(아니오) 'S140' 단계에서 초기 설정된 판단 전압을 예정된 전압 레벨(Vt)만큼 상승하고, 다시 'S110' 단계를 수행한다. 이때 'S110' 단계는 초기 설정된 판단 전압보다 예정된 전압 레벨(Vt)만큼 상승한 판단 전압을 이용하여 읽기 동작을 수행한다.
위에서 살펴본 바와 같이, 판단 전압은 'S120' 단계의 결과에 따라 예정된 전압 레벨(Vt)만큼씩 상승한다. 도면에 도시되지는 않았지만, 반도체 메모리 장치는 판단 전압의 전압 레벨이 예정된 한계치에 도달하게 되면 ECC 동작으로 보정이 불가능하다는 정보를 생성한다. 따라서, 판단 전압의 상승치인 예정된 전압 레벨(Vt)을 어떤 값으로 설정하느냐에 따라서 ECC 동작 횟수가 결정된다. 다시 말하면, 예정된 전압 레벨(Vt)을 너무 크게 설정하면 ECC 동작 횟수가 너무 적어 원하는 보정 동작을 수행하지 못하는 경우가 발생하며, 반대로 예정된 전압 레벨(Vt)을 너무 작게 설정하면 ECC 동작 시간이 너무 길어지는 문제가 발생한다. 따라서, 이 예정된 전압 레벨(Vt)을 어떤 값으로 설정하느냐에 따라서 반도체 메모리 장치의 퍼포먼스가 달라지게 된다.
본 발명의 실시예는 ECC 동작시 사용되는 판단 전압의 전압 레벨 조절 폭을 제어할 수 있는 반도체 메모리 장치를 제공한다.
본 발명의 실시예에 따른 반도체 메모리 장치는, 판단 전압을 입력받아 ECC 동작을 수행하여 ECC 정보를 출력하기 위한 ECC 결과 생성부; 및 상기 ECC 정보에 응답하여 상기 판단 전압의 전압 레벨 폭을 조절하기 위한 판단 전압 제어부를 구비할 수 있다.
바람직하게, 상기 판단 전압 제어부는, 상기 ECC 정보에 응답하여 상기 판단 전압의 전압 레벨 폭을 조절하기 위한 제어 신호를 생성하는 제어 신호 생성부; 및 상기 제어 신호에 대응하는 전압 레벨을 가지는 상기 판단 전압을 생성하는 판단 전압 생성부를 구비하는 것을 특징으로 할 수 있다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치의 동작 방법은, 판단 전압을 기준으로 ECC 동작을 수행하여 불량 데이터 개수를 판단하는 단계; 상기 불량 데이터의 개수에 대응하는 전압만큼 상기 판단 전압을 조절하는 단계; 및 조절된 판단 전압을 기준으로 상기 ECC 동작을 다시 수행하는 단계를 포함할 수 있다.
바람직하게, 상기 판단 전압을 조절하는 단계는, 상기 판단 전압을 제1 전압만큼 조절하는 단계; 및 상기 판단 전압을 상기 제1 전압과 다른 전압 레벨의 제2 전압만큼 조절하는 단계를 포함하는 것을 특징으로 할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 메모리 장치의 동작 방법은, 판단 전압을 기준으로 ECC 동작을 수행하여 불량 데이터 개수를 판단하는 단계; 상기 불량 데이터의 개수에 대응하는 프로파일을 상기 판단 전압에 적용하는 단계; 및 조절된 판단 전압을 기준으로 상기 ECC 동작을 다시 수행하는 단계를 포함할 수 있다.
바람직하게, 상기 프로파일을 상기 판단 전압에 적용하는 단계는, 상기 판단 전압을 상기 프로파일에 대응하여 순차적으로 전압을 조절하는 단계; 및 상기 전압을 조절하는 단계에서 조절된 상기 판단 전압을 기준으로 상기 ECC 동작 결과 보정 가능 여부를 판단하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 반도체 메모리 장치는 불량 데이터의 개수에 따라 ECC 동작시 사용되는 판단 전압의 전압 레벨 조절 폭을 제어하는 것이 가능하다.
ECC 동작시 사용되는 판단 전압의 전압 레벨 폭을 조절하여 다양한 ECC 동작을 확보함으로써, ECC 동작에 따른 여러 가지 퍼포먼스를 높여 줄 수 있는 효과를 얻을 수 있다.
도 1 은 일반적인 에러 수정 동작을 설명하기 위한 회로 순서도이다.
도 2 는 본 발명의 실시예에 따른 반도체 메모리 장치의 일부 구성을 설명하기 위한 블록도이다.
도 3 은 도 2 의 판단 전압 생성부(222)를 설명하기 위한 회로도이다.
도 4 는 본 발명의 실시예에 따른 반도체 메모리 장치의 에러 수정 동작을 설명하기 위한 순서도이다.
도 5 는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 에러 수정 동작을 설명하기 위한 순서도이다.
도 6 은 도 5 의 'S560' 단계를 설명하기 위한 순서도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2 는 본 발명의 실시예에 따른 반도체 메모리 장치의 일부 구성을 설명하기 위한 블록도이다.
도 2 를 참조하면, 반도체 메모리 장치는 ECC 결과 생성부(210)와, 판단 전압 조절부(220)를 구비한다.
ECC 결과 출력부(210)는 ECC 동작 결과 불량 데이터의 개수에 대응하는 ECC 정보(INF_ECC)를 생성하기 위한 것으로, 판단 전압(VR)을 입력받아 ECC 동작을 수행한다.
판단 전압 조절부(220)는 ECC 정보(INF_ECC)에 응답하여 판단 전압(VR)의 전압 레벨 폭을 조절하기 위한 것으로, 제어 신호 생성부(221), 및 판단 전압 생성부(222)를 구비한다. 여기서, 제어 신호 생성부(221)는 ECC 정보(INF_ECC)에 대응하여 판단 전압(VR)의 전압 레벨 폭을 제어하기 위한 제어 신호(CTR)를 생성하고, 판단 전압 생성부(222)는 제어 신호(CTR)에 대응하는 전압 레벨을 갖는 판단 전압(VR)을 생성한다.
이하, 본 발명의 실시예에 따른 ECC 정보(INF_ECC)와 제어 신호(CTR)와 판단 전압(VR)의 관계를 간단히 살펴보기로 한다.
ECC 결과 생성부(210)는 초기 설정된 판단 전압(VR)을 이용하여 ECC 동작을 수행하고, 이후 제어 신호(CTR)에 따라 조절되는 판단 전압(VR)을 이용하여 ECC 동작을 수행한다. 초기 설정된 판단 전압(VR)과 이후 조절된 판단 전압(VR)은 전압 레벨 차이가 있으며, 제어 신호 생성부(221)에서 생성되는 제어 신호(CTR)는 이 전압 레벨 차이 즉, 전압 레벨 폭을 조절하는데 사용된다. 여기서, 제어 신호(CTR)는 ECC 정보(INF_ECC)에 대응하며, 이 ECC 정보(INF_ECC)는 판단 전압(VR)에 따른 ECC 동작시 발생하는 불량 데이터의 개수에 대응하는 정보이다. 결국, 본 발명의 실시예에 따른 반도체 메모리 장치는 ECC 정보(INF_ECC)인 불량 데이터의 개수에 따라 판단 전압(VR)의 전압 레벨 폭을 조절하는 것이 가능하다.
도 3 은 도 2 의 판단 전압 생성부(222)를 설명하기 위한 회로도이다.
도 3 을 참조하면, 판단 전압 생성부(222)는 전압 분배부(310), 및 선택 출력부(320)를 구비한다.
전압 분배부(310)는 전원 전압(VDD)의 전압 레벨을 분배하여 다수의 분배 전압(V1, V2, ... , V25)를 생성하기 위한 것으로, 직렬 연결된 다수의 저항을 구비한다. 선택 출력부(320)는 다수의 분배 전압(V1, V2, ... V25) 중 제어 신호(CTR<1:25>)에 대응하는 분배 전압을 판단 전압(VR)으로 출력하기 위한 것으로, 다수의 분배 전압(V1, V2, ... , V25) 각각에 대응하여 연결된 MOS 트랜지스터를 구비한다.
설명의 편의를 위하여, 전압 분배부(310)에서 25 개의 분배 전압(V1, V2, ... V25)을 생성하는 경우를 일례로 하였으며, 이에 대응하는 제어 신호(CTR<1:25>) 역시 25 개인 것을 일례로 하였다.
이하, 판단 전압 생성부(222)의 간단한 회로 동작을 살펴보기로 한다. 설명의 편의를 위하여, ECC 동작시 초기 설정된 판단 전압(VR)은 제1 분배 전압(V1)이라 가정하기로 한다.
도 2 및 도 3 을 참조하면, ECC 결과 생성부(210)는 초기 설정된 판단 전압(VR)인 제1 분배 전압(V1)을 입력받아 ECC 동작을 수행하고, ECC 동작을 통해 검출되는 불량 데이터의 개수를 ECC 정보(INF_ECC)로 출력한다. 제어 신호 생성부(221)는 ECC 정보(INF_ECC)에 따라 제2 내지 제25 제어 신호(CTR<2:25>)를 활성화시키는데, 이때 활성화되는 제2 내지 제25 제어 신호(CTR<2:25>)가 불량 데이터의 개수에 따라 결정된다.
우선, 불량 데이터의 개수가 비교적 많은 경우를 살펴보기로 한다.
제어 신호 생성부(221)는 ECC 동작시 초기 설정된 판단 전압(VR)인 제1 분배 전압(V1)을 출력하기 위하여 제1 제어 신호(CTR<1>)를 활성화시킨다. 이후 제어 신호 생성부(221)는 불량 데이터의 개수가 많다는 ECC 정보(INF_ECC)에 따라 제1 분배 전압(V1)과 전압 레벨 폭이 비교적 큰 예컨대, 제9 분배 전압(V9)을 판단 전압(VR)으로 출력하기 위하여 제9 제어 신호(CTR<9>)를 활성화시킨다. 다시 말하면, 불량 데이터의 개수가 많은 경우 판단 전압(VR)은 초기 설정된 제1 분배 전압(V1) 다음에 8 단계 전압 레벨이 높은 제9 분배 전압(V9)으로 결정된다.
다음으로, 불량 데이터의 개수가 비교적 적은 경우를 살펴보기로 한다.
제어 신호 생성부(221)는 불량 데이터의 개수가 적다는 ECC 정보(INF_ECC)에 따라 제1 분배 전압(V1)과 전압 레벨 폭이 비교적 적은 예컨대, 제4 분배 전압을 판단 전압(VR)으로 출력하기 위하여 제4 제어 신호(CTR<4>)를 활성화시킨다. 다시 말하면, 불량 데이터의 개수가 적은 경우 판단 전압(VR)은 초기 설정된 제1 분배 전압(V1) 다음에 3 단계 전압 레벨이 높은 제4 분배 전압(V4)으로 결정된다.
본 발명의 실시예에 따른 반도체 메모리 장치는 ECC 동작시 검출되는 불량 데이터의 개수에 따라 위와 같이 판단 전압(VR)의 전압 레벨 조절 폭을 제어하는 것이 가능하며, 본 실시예에서는 그 전압 레벨 조절 폭이 3 단계와 8 단계로 조절되는 것을 일례로 하였지만, 설계에 따라 그 이상 또는 그 이하로 조절되는 것도 가능하다.
도 4 는 본 발명의 실시예에 따른 반도체 메모리 장치의 에러 수정 동작을 설명하기 위한 순서도이다.
도 4 를 참조하면, 에러 수정 동작은 읽기 단계(S410)와, ECC 동작 결과 보정이 가능한가를 판단하는 단계(S420)와, 데이터를 보정하는 단계(S430)와, 불량 데이터의 개수를 판단하는 단계(S440)와, 판단 전압(VR)을 제1 전압(Vt1) 만큼 조절하는 단계(S450), 및 판단 전압(VR)을 제2 전압(Vt2) 만큼 조절하는 단계(S460)를 포함한다.
'S410' 단계에서는 초기 설정된 판단 전압(VR)을 기준으로 메모리 셀에 저장된 데이터를 읽는다. 그리고, 'S420' 단계에서는 'S410' 단계에서 읽어진 데이터에 ECC 동작을 수행하고 ECC 동작 결과 보정이 가능한가를 판단한다. 만약 'S420' 단계에서 보정 가능하다면(예) 'S430' 단계에서 데이터를 보정하고 ECC 동작을 마침한다. 그리고, 'S420' 단계에서 보정 가능하지 않다면(아니오) 'S440' 단계에서 초기 설정된 판단 전압(VR)을 기준으로 불량 데이터의 개수가 어느 정도 인지를 판단한다. 만약, 'S440' 단계에서 불량 데이터의 개수가 많다면(많음) 'S450' 단계에서 판단 전압(VR)을 제1 전압(Vt1) 만큼 조절하고, 'S410' 단계에서 읽기 동작을 다시 수행한다. 그리고, 만약 'S440' 단계에서 불량 데이터의 개수가 적다면(적음) 'S460' 단계에서 판단 전압(VR)을 제2 전압(Vt2) 만큼 조절하고 'S410' 단계에서 읽기 동작을 다시 수행한다. 여기서, 제1 전압(Vt1)은 제2 전압(Vt2)과 다른 전압 레벨을 가지며, 예컨대, 제1 전압(Vt1)은 제2 전압(Vt2) 보다 높은 전압 레벨을 가질 수 있다.
본 발명의 실시예에 따른 반도체 메모리 장치는 ECC 동작을 통해 불량 데이터의 개수를 검출하고, 이 개수에 따라 판단 전압(VR)을 제1 전압(Vt1) 또는 제2 전압(Vt2) 만큼 조절하는 것이 가능하다. 판단 전압(VR)이 제1 및 제2 전압(Vt1, Vt2)으로 조절될 수 있다는 것은 그만큼 ECC 동작의 다양성을 확보할 수 있음을 의미한다.
도 5 는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 에러 수정 동작을 설명하기 위한 순서도이다. 참고로, 도 5 의 실시예는 판단 전압(VR)이 예정된 프로파일(profile)에 따라 조절되며, 여기서 프로파일은 판단 전압(VR)의 변화 값을 의미한다. 이에 대한 보다 자세한 설명은 아래 [표 1]에서 다시 살펴보기로 한다.
도 5 를 참조하면, 에러 수정 동작은 읽기 단계(S510)와, ECC 동작 결과 보정이 가능한가를 판단하는 단계(S520)와, 데이터를 보정하는 단계(S530)와, 불량 데이터의 개수를 판단하는 단계(S540)와, 판단 전압(VR)에 제1 프로파일을 적용하는 단계(S550)와, 판단 전압(VR)에 제2 프로파일을 적용하는 단계(S560), 및 판단 전압(VR)에 제3 프로파일을 적용하는 단계(S470)를 포함한다. 도 4 의 실시예와 비교하여 도 5 는 판단 전압(VR)에 제1 내지 제3 프로파일을 적용하는 단계(S550, S560, S570)가 달라졌으며, 설명의 편의를 위하여 이외 동작 설명은 생략하기로 한다.
설명에 앞서, 본 발명의 실시예에서는 판단 전압(VR)에 3 가지 프로파일인 제1 내지 제3 프로파일을 적용한 것을 일례로 하였지만, 설계에 따라 적어도 1 가지 이상의 프로파일을 적용한 구성 역시 본 발명에 포함된다.
'S550' 단계에서는 제1 프로파일을 판단 전압(VR)에 적용하고, 'S560' 단계에서는 제1 프로파일과 다른 제2 프로파일을 판단 전압(VR)에 적용하며, 'S570' 단계에서는 제1 및 제2 프로파일과 다른 제3 프로파일을 판단 전압(VR)에 적용한다.
아래 [표 1]은 제1 내지 제3 프로파일의 일례로써, [표 1]에 개시된 전압 값은 판단 전압(VR)에 누적되는 전압 값을 의미한다.
Vt1 Vt2 Vt3 Vt4 Vt5 Vt6
제1 프로파일 +300mV +300mV +40mV +20mV · ·
제2 프로파일 +150mV +150mV +40mV +40mV +20mV ·
제3 프로파일 +10mV -20mV +30mV -40mV +50mV -60mV
[표 1]에서 볼 수 있듯이, 제1 내지 제3 프로파일 각각은 적어도 하나 이상의 서로 다른 전압 값이 설정되어 있으며, 이는 설계에 따라 달라질 수 있다. 본 발명의 실시예에 따른 판단 전압(VR)은 제1 내지 제3 프로파일에 따라 전압 레벨이 순차적으로 바뀌는데 아래 도 6 을 참조하여 판단 전압(VR)과 프로파일의 관계를 보다 자세히 살펴보기로 한다.
도 6 은 도 5 의 'S560' 단계를 설명하기 위한 순서도로써, 제1 내지 제3 프로파일 중 제1 프로파일을 판단 전압(VR)에 적용한 경우를 대표로 설명하기로 한다.
도 6 을 참조하면, 'S560' 단계는 제1 프로파일에 따라 판단 전압(VR)을 제1 전압(Vt1)만큼 조절하는 단계(S610)와, 제1 읽기 단계(S620)와, ECC 동작 결과 보정이 가능한가를 판단하는 단계(S630)와, 제1 프로파일에 따라 판단 전압(VR)을 제2 전압(Vt2)만큼 조절하는 단계(S640)와, 제2 읽기 단계(S650)와, ECC 동작 결과 보정이 가능한가를 판단하는 단계(S660)와, 제1 프로파일에 따라 판단 전압(VR)을 제3 전압(Vt3)만큼 조절하는 단계(S670), 및 ECC 동작 결과 보정이 가능한가를 판단하는 단계(S680)를 포함한다.
[표 1] 및 도 6 을 참조하면, 'S610' 단계에서 판단 전압(VR)에 제1 프로파일에 따른 제1 전압(Vt1)를 적용한다. 즉, 제1 전압(Vt1)은 제1 프로파일에 따라 +300mV 가 되며, 판단 전압(VR)에 +300mV 가 반영된다. 'S620' 단계에서는 제1 전압(Vt1)이 적용된 판단 전압(VR)을 이용하여 제1 읽기 동작을 수행하고, 'S630' 단계에서는 ECC 동작 결과 보정이 가능한가를 판단한다. 만약, 'S630' 단계에서 보정 가능하다면(예) 'A' 단계, 즉 도 5 의 'S530' 단계에서 데이터를 보정하고 ECC 동작을 마침한다. 그리고, 'S630' 단계에서 보정 가능하지 않다면(아니오), 'S640' 단계에서 'S610' 단계에서 변경된 판단 전압(VR)에 제1 프로파일에 따른 제2 전압(Vt2), 즉 +300mV 를 반영한다. 이와 같은 동작을 통해 판단 전압(VR)에 제1 프로파일의 각 전압이 순차적으로 반영된다.
참고로, 'B' 단계는 제1 프로파일이 종료되는 시점으로써, 도면에는 도시되지 않았지만, 제1 프로파일 이외에 다른 프로파일을 적용하는 단계를 수행하는 것이 가능하며, 설계에 따라 ECC 동작으로 보정이 불가능하다는 정보를 생성하는 것도 가능할 것이다.
본 발명의 실시예에 따른 반도체 메모리 장치는 불량 데이터의 개수에 대응하는 프로파일을 판단 전압(VR)에 적용하여 ECC 동작을 수행하는 것이 가능하다. 또한, 도 5 의 실시예에서는 판단 전압(VR)에 제1 내지 제3 프로파일을 적용하는 단계(S550, S560, S570) 각각에 도 6 과 같이 ECC 동작 결과 보정이 가능한가를 판단하는 단계(S630, S660, S680)가 포함된다. 도 5 와 같은 이러한 구성의 경우 도 4 의 실시예와 다르게 ECC 동작 중 불량 데이터의 개수를 판단하는 단계(S540)가 한번만 수행되기 때문에 그만큼 ECC 동작 시간을 줄여주는 것이 가능하다.
전술한 바와 같이, 본 발명의 실시예에 따른 반도체 메모리 장치는 ECC 동작시 사용되는 판단 전압(VR)의 전압 레벨 폭을 조절하여 다양한 ECC 동작을 확보하는 것이 가능하며, 이를 통해 ECC 동작을 수행하는 시간을 단축할 수 있으며 ECC 동작 효율을 높여줄 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
한편, 본 발명의 실시예에서는 최초 설정된 판단 전압(VR)에 [표 1]의 전압 값을 순차적으로 누적하여 판단 전압(VR)을 생성하는 것을 일례로 하였다. 하지만, 본 발명은 최초 설정된 판단 전압(VR)에 서로 다른 전압 값을 반영하여 해당 판단 전압(VR)을 생성하는 것도 가능하며, 이는 설계에 따라 달라질 수 있다.
전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
210 : ECC 결과 생성부
220 : 판단 전압 조절부
221 : 제어 신호 생성부
222 : 판단 전압 생성부

Claims (12)

  1. 판단 전압을 입력받아 ECC 동작을 수행하여 ECC 정보를 출력하기 위한 ECC 결과 생성부; 및
    상기 ECC 정보에 응답하여 상기 판단 전압의 전압 레벨 폭을 조절하기 위한 판단 전압 제어부
    를 구비하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 판단 전압 제어부는,
    상기 ECC 정보에 응답하여 상기 판단 전압의 전압 레벨 폭을 조절하기 위한 제어 신호를 생성하는 제어 신호 생성부; 및
    상기 제어 신호에 대응하는 전압 레벨을 가지는 상기 판단 전압을 생성하는 판단 전압 생성부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서,
    상기 ECC 정보는 상기 판단 전압에 따른 ECC 동작시 검출되는 불량 데이터 개수에 대응하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제2항에 있어서,
    상기 판단 전압 생성부는,
    전원 전압을 분배하여 다수의 분배 전압을 생성하기 위한 전압 분배부; 및
    상기 다수의 분배 전압 중 상기 제어 신호에 대응하는 분배 전압을 상기 판단 전압으로 출력하기 위한 선택 출력부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 판단 전압을 기준으로 ECC 동작을 수행하여 불량 데이터 개수를 판단하는 단계;
    상기 불량 데이터의 개수에 대응하는 전압만큼 상기 판단 전압을 조절하는 단계; 및
    조절된 판단 전압을 기준으로 상기 ECC 동작을 다시 수행하는 단계
    를 포함하는 반도체 메모리 장치의 동작 방법.
  6. 제5항에 있어서,
    상기 판단 전압을 조절하는 단계는,
    상기 판단 전압을 제1 전압만큼 조절하는 단계; 및
    상기 판단 전압을 상기 제1 전압과 다른 전압 레벨의 제2 전압만큼 조절하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  7. 제5항에 있어서,
    상기 판단 전압을 조절하는 단계는 상기 불량 데이터의 개수가 많은 경우 상기 판단 전압을 제1 전압만큼 조절하고, 상기 불량 데이터의 개수가 적은 경우 상기 판단 전압을 상기 제1 전압보다 전압 레벨이 작은 제2 전압만큼 조절하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  8. 제5항에 있어서,
    상기 ECC 동작 결과 보정 가능 여부를 판단하는 단계; 및
    상기 보정 가능 여부를 판단하는 단계의 출력 결과에 따라 데이터를 보정하는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법.
  9. 판단 전압을 기준으로 ECC 동작을 수행하여 불량 데이터 개수를 판단하는 단계;
    상기 불량 데이터의 개수에 대응하는 프로파일을 상기 판단 전압에 적용하는 단계; 및
    조절된 판단 전압을 기준으로 상기 ECC 동작을 다시 수행하는 단계
    를 포함하는 반도체 메모리 장치의 동작 방법.
  10. 제9항에 있어서,
    상기 프로파일을 상기 판단 전압에 적용하는 단계는,
    상기 판단 전압을 상기 프로파일에 대응하여 순차적으로 전압을 조절하는 단계; 및
    상기 전압을 조절하는 단계에서 조절된 상기 판단 전압을 기준으로 상기 ECC 동작 결과 보정 가능 여부를 판단하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  11. 제9항에 있어서,
    상기 보정 가능 여부를 판단하는 단계의 출력 결과에 따라 데이터를 보정하는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법.
  12. 제9항에 있어서,
    상기 프로파일은 상기 불량 데이터에 대응하는 다수 개의 프로파일을 포함하며, 상기 다수 개의 프로파일 각각은 적어도 하나 이상의 서로 다른 전압 값이 설정되는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
KR1020120078844A 2012-07-19 2012-07-19 반도체 메모리 장치 및 그 동작 방법 KR20140012319A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120078844A KR20140012319A (ko) 2012-07-19 2012-07-19 반도체 메모리 장치 및 그 동작 방법
US13/602,413 US20140026012A1 (en) 2012-07-19 2012-09-04 Semiconductor memory device and method for operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120078844A KR20140012319A (ko) 2012-07-19 2012-07-19 반도체 메모리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20140012319A true KR20140012319A (ko) 2014-02-03

Family

ID=49947612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120078844A KR20140012319A (ko) 2012-07-19 2012-07-19 반도체 메모리 장치 및 그 동작 방법

Country Status (2)

Country Link
US (1) US20140026012A1 (ko)
KR (1) KR20140012319A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10558518B2 (en) * 2017-11-13 2020-02-11 International Business Machines Corporation Dynamic adjustments within memory systems

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101267798B1 (ko) * 2007-08-09 2013-06-04 삼성전자주식회사 읽기 레벨 제어 장치 및 그 방법
KR101506655B1 (ko) * 2008-05-15 2015-03-30 삼성전자주식회사 메모리 장치 및 메모리 데이터 오류 관리 방법
KR101518199B1 (ko) * 2008-05-23 2015-05-06 삼성전자주식회사 오류 정정 장치, 그 방법 및 상기 장치를 포함하는 메모리장치
KR101504339B1 (ko) * 2008-11-03 2015-03-24 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함하는 메모리 시스템
KR101588293B1 (ko) * 2009-02-17 2016-01-26 삼성전자주식회사 비휘발성 메모리 장치의 읽기 방법

Also Published As

Publication number Publication date
US20140026012A1 (en) 2014-01-23

Similar Documents

Publication Publication Date Title
US8238161B2 (en) Nonvolatile memory device
US9892040B2 (en) Semiconductor memory device
US8117375B2 (en) Memory device program window adjustment
JP4674239B2 (ja) 閾値幅調節のためのマルチレベルｏｎｏフラッシュプログラムアルゴリズム
US9508436B2 (en) Method for reading data stored in a flash memory according to a physical characteristic and memory controller and system thereof
US8793558B2 (en) Adaptive error correction for non-volatile memories
US7450432B2 (en) Method of programming data in a flash memory device
US10468096B2 (en) Accelerated soft read for multi-level cell nonvolatile memories
US20120250412A1 (en) Flash memory apparatus and method for generating read voltage thereof
US9990998B2 (en) Semiconductor memory device and memory system
US20120275222A1 (en) Nonvolatile memory apparatus and verification method thereof
US7782666B2 (en) Apparatus and method of multi-bit programming
US8031520B2 (en) Method for reading and programming a charge-trap memory device compensated for an array/second-bit/neighbor-bit effect
US20090285020A1 (en) Method of programming a multi level cell in a non-volatile memory device
US20110267893A1 (en) Non-volatile semiconductor memory and memory system
JP2007035179A (ja) 不揮発性半導体記憶装置
TWI717781B (zh) 對多級單元nand快閃記憶體裝置和mlc nand快閃記憶體裝置進行編程的方法
US11502680B2 (en) Power down detection circuit and semiconductor storage apparatus
KR20170022633A (ko) 메모리 시스템
KR20140012319A (ko) 반도체 메모리 장치 및 그 동작 방법
US8164953B2 (en) Memory and boundary searching method thereof
US8953375B2 (en) Semiconductor memory device and operation method thereof
KR20160108000A (ko) 복수의 전압 상태들을 갖는 메모리 셀들을 포함하는 메모리 시스템 및 그것의 동작 방법
KR20100137896A (ko) 불휘발성 메모리 장치
KR102618534B1 (ko) 레귤레이터 및 이를 포함하는 메모리 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid