KR20140012229A

KR20140012229A - Apparatus for testing semiconductor device

Info

Publication number: KR20140012229A
Application number: KR1020120078283A
Authority: KR
Inventors: 장언수; 박종우; 신상철
Original assignee: 삼성전자주식회사
Priority date: 2012-07-18
Filing date: 2012-07-18
Publication date: 2014-02-03

Abstract

The present invention provides a semiconductor element test device which easily tests the electrical property and reliability of a POP structure and a lower semiconductor package structure using a pusher having a double-sided structure. The semiconductor element test device comprises: a body unit of a polygonal pillar shape; a first pattern formed on a first side of the body unit; a second pattern which is formed on a second side of the body unit and is different with the first pattern; a pusher block including a first combination unit formed on top and bottom of the body unit; a socket pin connected with an external terminal of a semiconductor element; a socket which is arrange to be faced with the pusher block; a first opening in which the pusher block is inserted; and a socket cover which is combined with the socket by a hinge.

Description

Apparatus for testing semiconductor device

본 발명은 반도체 소자 테스트 장치에 관한 것이다.The present invention relates to a semiconductor device test apparatus.

최근 고성능의 소자 구현이 요구되면서, 반도체 칩 사이즈는 증가되지만, 전자 장치의 슬림화 경향에 따라 반도체 패키지의 사이즈와 두께는 오히려 감소하고 있다. With the recent demand for high performance device implementations, semiconductor chip sizes have increased, but the size and thickness of semiconductor packages have been decreasing due to the slimming trend of electronic devices.

따라서, 반도체 패키지는 다기능화, 고용량화 및 소형화 요구를 만족시키는 방향으로 개발되고 있다. 이를 위하여 여러 개의 반도체 칩을 하나의 반도체 패키지 안에 통합함 또는 패키지 위에 패키지를 쌓음으로써, 반도체 패키지의 크기를 획기적으로 감소시키면서도 고용량화 및 다기능 수행할 수 있게 되었다.Therefore, semiconductor packages have been developed in a direction that satisfies the demands for multifunction, high capacity, and miniaturization. To this end, by integrating a plurality of semiconductor chips in a single semiconductor package or by stacking the packages on the package, it is possible to perform a high capacity and multifunction while significantly reducing the size of the semiconductor package.

여러 가지 기능을 제공하는 반도체 패키지를 구현하기 위해서, 반도체 패키지 위에 반도체 패키지를 다시 적층하는 패키지 온 패키지(Package On Package, POP)가 개발되었다. 이와 같은 POP의 성능을 측정함에 있어서, POP 자체의 전기적 특성을 테스트하거나 신뢰성 평가를 하는 경우도 있다. 하지만, POP 자체가 아닌 하부 패키지만의 전기적 특성 또는 신뢰성을 평가해야 하는 경우가 있다. POP 패키지와 하부 패키지 사이에는 두께 차이가 존재하여, 이를 동일한 테스트 장치로 측정할 경우, 많은 어려움이 발생한다 In order to implement a semiconductor package that provides various functions, a package on package (POP) has been developed, in which a semiconductor package is stacked again on the semiconductor package. In measuring the performance of such a POP, the electrical characteristics of the POP itself may be tested or reliability may be evaluated. However, there are cases where the electrical characteristics or reliability of the bottom package, not the POP itself, must be evaluated. There is a difference in thickness between the POP package and the sub-package, which leads to many difficulties when measured with the same test device.

본 발명이 해결하려는 과제는, 양면 구조를 갖는 푸셔 블록을 사용하여, POP 구조와 하부 반도체 패키지 구조의 전기적 특성 및 신뢰성을 쉽게 측정할 수 있는 반도체 소자 테스트 장치를 제공하는 것이다. SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device test apparatus that can easily measure electrical characteristics and reliability of a POP structure and a lower semiconductor package structure by using a pusher block having a double-sided structure.

본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다. The problems to be solved by the present invention are not limited to the above-mentioned problems, and other matters not mentioned can be clearly understood by those skilled in the art from the following description.

상기 과제를 해결하기 위한 본 발명의 반도체 소자 테스트 장치의 일 태양(aspect)은 다각기둥 형태의 바디부와, 상기 바디부의 제1 측면에 형성되는 제1 패턴과, 상기 바디부의 제2 측면에 형성되고 상기 제1 패턴과 다른 제2 패턴과, 상기 바디부의 상면 및 하면에 각각 형성되는 제1 결합부를 포함하는 푸셔 블록, 반도체 소자의 외부 단자와 연결되는 소켓 핀을 포함하고, 상기 푸셔 블록과 대응되어 배치되는 소켓, 및 상기 푸셔 블록이 삽입되는 제1 개구부를 포함하고, 상기 소켓과 힌지 결합을 하는 소켓 커버를 포함한다. An aspect of a semiconductor device test apparatus of the present invention for solving the above problems is a body portion having a polygonal pillar shape, a first pattern formed on a first side of the body portion, and a second side formed on the body portion. And a pusher block including a second pattern different from the first pattern, a first coupling part formed on upper and lower surfaces of the body part, and a socket pin connected to an external terminal of a semiconductor device. And a socket disposed to be disposed, and a first opening into which the pusher block is inserted, and a socket cover hinged to the socket.

본 발명의 실시예에서, 상기 제1 패턴 및 상기 제2 패턴은 각각 상기 바디부의 측면으로부터 돌출된 제1 돌출 패턴 및 제2 돌출 패턴이고, 상기 제1 돌출 패턴의 높이와 상기 제2 돌출 패턴의 높이는 서로 다르다.In an embodiment of the present invention, the first pattern and the second pattern are respectively a first protruding pattern and a second protruding pattern protruding from the side surface of the body portion, the height of the first protruding pattern and the second protruding pattern The heights are different.

본 발명의 실시예에서, 상기 제1 측면과 상기 제2 측면은 서로 마주보는 면이다.In an embodiment of the present invention, the first side and the second side are faces facing each other.

본 발명의 실시예에서, 상기 제1 패턴 및 상기 제2 패턴은 각각 상기 바디부의 측면으로부터 만입된 제1 트렌치 패턴 및 제2 트렌치 패턴이고, 상기 제1 트렌치 패턴의 깊이와 상기 제2 트렌치 패턴의 깊이는 서로 다르다.In an embodiment of the present disclosure, the first pattern and the second pattern may be first trench patterns and second trench patterns indented from side surfaces of the body portion, respectively, and the depth of the first trench patterns and the second trench patterns may be different from each other. The depths are different.

본 발명의 실시예에서, 상기 소켓 커버는 상기 제1 결합부와 대응되는 상기 제1 개구부의 측벽에 제2 결합부를 포함하고, 상기 제1 결합부 및 상기 제2 결합부에 의해 상기 푸셔 블록 및 상기 소켓 커버가 결합한다.In an embodiment of the present disclosure, the socket cover may include a second coupling portion on a sidewall of the first opening portion corresponding to the first coupling portion, and the pusher block may be formed by the first coupling portion and the second coupling portion. The socket cover is coupled.

본 발명의 실시예에서, 상기 제1 결합부 및 상기 제2 결합부가 결합되는 위치를 중심으로 상기 푸셔 블록은 회전한다.In an embodiment of the present invention, the pusher block is rotated about a position where the first coupling portion and the second coupling portion are coupled.

본 발명의 실시예에서, 상기 제2 결합부는 가이드 레일이고, 상기 제1 결합부는 슬라이딩 부재이고, 상기 제1 결합부 및 상기 제2 결합부는 슬라이딩 결합한다.In an embodiment of the present invention, the second coupling portion is a guide rail, the first coupling portion is a sliding member, and the first coupling portion and the second coupling portion are slidingly coupled.

본 발명의 실시예에서, 상기 푸셔 블록과 상기 소켓 커버의 결합을 매개하는 연결 부재를 더 포함하고, 상기 연결 부재는 상기 제2 개구부 및 걸쇠(latch)를 포함하고, 상기 연결 부재는 상기 제1 개구부 내에 삽입되고, 평면적으로 볼 때, 상기 제1 패턴 또는 상기 제2 패턴은 상기 제2 개구부 내에 위치하고, 상기 걸쇠는 상기 제1 결합부와 결합되어, 상기 연결 부재에 상기 푸셔 블록을 고정시킨다.In an embodiment of the invention, further comprising a connecting member for mediating the coupling of the pusher block and the socket cover, wherein the connecting member includes the second opening and a latch, and the connecting member comprises the first Inserted into the opening and viewed in plan view, the first pattern or the second pattern is located in the second opening and the latch is engaged with the first engaging portion to secure the pusher block to the connecting member.

본 발명의 실시예에서, 상기 소켓 커버는 상기 제1 개구부의 측벽에 제1 관통홀을 포함하고, 상기 연결 부재는 상기 제1 관통홀과 대응되는 상기 제2 개구부의 측벽에 제2 관통홀을 포함하고, 상기 제1 관통홀과 상기 제2 관통홀을 가로지르는 결합 핀에 의해, 상기 소켓 커버 및 상기 연결 부재는 결합된다.In an embodiment of the present invention, the socket cover may include a first through hole in the side wall of the first opening, and the connection member may include a second through hole in the side wall of the second opening corresponding to the first through hole. The socket cover and the connection member are coupled to each other by coupling pins intersecting the first through hole and the second through hole.

본 발명의 실시예에서, 상기 제1 패턴 또는 상기 제2 패턴과 결합되는 히트 싱크를 더 포함한다.In an embodiment of the present invention, the method may further include a heat sink coupled to the first pattern or the second pattern.

본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. Other specific details of the invention are included in the detailed description and drawings.

도 1은 본 발명의 일 실시예에 따른 반도체 소자 테스트 장치의 측면도이다.
도 2a는 도 1의 푸셔 블록을 나타내는 사시도이다.
도 2b는 도 1의 푸셔 블록의 측면도이다.
도 3은 도 1의 푸셔 블록의 변형예를 나타내는 측면도이다.
도 4는 도 1의 푸셔 블록과 소켓 커버가 결합된 구조를 나타내는 평면도이다.
도 5는 본 발명의 다른 실시예에 따른 반도체 소자 테스트 장치에서, 푸셔 블록과 소켓 커버가 결합된 구조를 나타내는 평면도이다.
도 6a는 본 발명의 또 다른 실시예에 따른 반도체 소자 테스트 장치에 사용되는 연결 부재를 나타내는 도면이다.
도 6b는 본 발명의 또 다른 실시예에 따른 반도체 소자 테스트 장치에 사용되는 푸셔 블록을 나타내는 도면이다.
도 6c는 본 발명의 또 다른 실시예에 따른 반도체 소자 테스트 장치에서 소켓을 제외한 부분이 결합되는 모양을 나타내는 도면이다.
도 7a 및 도 7b는 본 발명의 또 다른 실시예에 따른 반도체 소자 테스트 장치에서 히트 싱크를 결합시킨 측면도를 나타내는 도면이다. 1 is a side view of a semiconductor device test apparatus according to an embodiment of the present invention.
FIG. 2A is a perspective view illustrating the pusher block of FIG. 1. FIG.
2B is a side view of the pusher block of FIG. 1.
3 is a side view illustrating a modification of the pusher block of FIG. 1.
4 is a plan view illustrating a structure in which the pusher block and the socket cover of FIG. 1 are combined.
5 is a plan view illustrating a structure in which a pusher block and a socket cover are coupled in a semiconductor device test apparatus according to another exemplary embodiment of the present disclosure.
6A is a view illustrating a connection member used in a semiconductor device test apparatus according to still another embodiment of the present invention.
6B is a view illustrating a pusher block used in a semiconductor device test apparatus according to another embodiment of the present invention.
FIG. 6C is a view illustrating a portion in which a portion except for a socket is coupled in a semiconductor device test apparatus according to another exemplary embodiment of the present disclosure.
7A and 7B are views illustrating side views in which a heat sink is coupled in a semiconductor device test apparatus according to still another embodiment of the inventive concept.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. The relative sizes of layers and regions in the figures may be exaggerated for clarity of illustration. Like reference numerals refer to like elements throughout.

하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다. One element is referred to as being "connected to " or" coupled to "another element, either directly connected or coupled to another element, One case. On the other hand, when one element is referred to as being "directly connected to" or "directly coupled to " another element, it does not intervene another element in the middle. Like reference numerals refer to like elements throughout. "And / or" include each and every combination of one or more of the mentioned items.

비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다. Although the first, second, etc. are used to describe various elements, components and / or sections, it is needless to say that these elements, components and / or sections are not limited by these terms. These terms are only used to distinguish one element, element or section from another element, element or section. Therefore, it goes without saying that the first element, the first element or the first section mentioned below may be the second element, the second element or the second section within the technical spirit of the present invention.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. It is noted that the terms "comprises" and / or "comprising" used in the specification are intended to be inclusive in a manner similar to the components, steps, operations, and / Or additions.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다. Unless otherwise defined, all terms (including technical and scientific terms) used in the present specification may be used in a sense that can be commonly understood by those skilled in the art. Also, commonly used predefined terms are not ideally or excessively interpreted unless explicitly defined otherwise.

이하에서, 도 1 내지 도 4를 참조하여, 본 발명의 일 실시예에 따른 반도체 소자 테스트 장치에 대해 설명한다. Hereinafter, a semiconductor device test apparatus according to an exemplary embodiment of the present invention will be described with reference to FIGS. 1 to 4.

도 1은 본 발명의 일 실시예에 따른 반도체 소자 테스트 장치의 측면도이다. 도 2a는 도 1의 푸셔 블록을 나타내는 사시도이고, 도 2b는 도 1의 푸셔 블록의 측면도이다. 도 3은 도 1의 푸셔 블록의 변형예를 나타내는 측면도이다. 도 4는 도 1의 푸셔 블록과 소켓 커버가 결합된 구조를 나타내는 평면도이다.1 is a side view of a semiconductor device test apparatus according to an embodiment of the present invention. 2A is a perspective view illustrating the pusher block of FIG. 1, and FIG. 2B is a side view of the pusher block of FIG. 1. 3 is a side view illustrating a modification of the pusher block of FIG. 1. 4 is a plan view illustrating a structure in which the pusher block and the socket cover of FIG. 1 are combined.

먼저, 도 1을 참조하여, 반도체 소자 테스트 장치(10)는 푸셔 블록(100), 소켓(300) 및 소켓 커버(200)를 포함할 수 있다. 소켓 커버(200)는 푸셔 블록과 결합하고, 소켓(300)과 힌지 결합(202a)을 할 수 있다. 소켓(300)은 전기적 신호를 주고 받을 수 있는 소켓 핀(310)을 포함한다. 소켓(300)은 피테스트 반도체 소자를 측정할 때, 푸셔 블록(100)과 대응되는 위치에 배치된다. 푸셔 블록(100)은 소켓 커버(200)의 제1 개구부(210)에 삽입되어 결합되고, 피테스트 반도체 소자와 소켓 핀(310) 사이에 접촉력을 작용한다. First, referring to FIG. 1, the semiconductor device test apparatus 10 may include a pusher block 100, a socket 300, and a socket cover 200. The socket cover 200 may be coupled to the pusher block and may have a hinge coupling 202a with the socket 300. The socket 300 includes a socket pin 310 capable of transmitting and receiving electrical signals. The socket 300 is disposed at a position corresponding to the pusher block 100 when measuring the semiconductor device under test. The pusher block 100 is inserted into and coupled to the first opening 210 of the socket cover 200 and exerts a contact force between the semiconductor device under test and the socket pin 310.

구체적으로, 푸셔 블록(100)은 바디부(110), 제1 패턴(120), 제2 패턴(130) 및 제1 결합부(140)를 포함할 수 있다. 바디부(110)는 다각기둥 형태를 가지고 있을 수 있고, 예를 들어, 삼각 기둥, 사각 기둥, 육각 기둥 등의 형태를 가질 수 있으나, 이에 제한되는 것은 아니다. 제1 결합부(140)는 예를 들어, 서로 마주보는 바디부의 상면 및 바닥면에 동일한 형태로 각각 형성될 수 있다. 제1 패턴(120) 및 제2 패턴(130)은 바디부(110)의 제1 측면 및 제2 측면에 각각 형성될 수 있다. 바디부(110)의 제1 측면 및 제2 측면은 서로 마주보는 바디부의 상면 및 바닥면과 연결된다. 제1 패턴(120) 및 제2 패턴(130)은 유사한 형태 예를 들어, 육면체의 형태를 가질 수 있으나, 높이 또는 폭 등이 상이하므로 서로 다른 패턴이다. 본 발명의 실시예들에서, 바디부(110)는 사각 기둥인 경우로 설명을 한다. 푸셔 블록(100)에 관한 설명은 도 2 및 도 3을 이용하여 자세하게 설명한다. In detail, the pusher block 100 may include a body part 110, a first pattern 120, a second pattern 130, and a first coupling part 140. The body unit 110 may have a polygonal pillar shape, and for example, may have a triangular pillar, a square pillar, a hexagonal pillar, or the like, but is not limited thereto. The first coupling part 140 may be formed in the same shape, for example, on the top and bottom surfaces of the body parts facing each other. The first pattern 120 and the second pattern 130 may be formed on the first side and the second side of the body part 110, respectively. The first side and the second side of the body portion 110 are connected to the top and bottom surfaces of the body portion facing each other. The first pattern 120 and the second pattern 130 may have a similar shape, for example, a hexahedron, but different patterns because they have different heights or widths. In the embodiments of the present invention, the body portion 110 will be described as a case of a square pillar. A description of the pusher block 100 will be described in detail with reference to FIGS. 2 and 3.

소켓 커버(200)는 힌지부(202)와 덮개부(204)와 삽입부(206)를 포함할 수 있다. 힌지부(202)는 소켓(300)과 힌지 결합(202a)를 하는 부분으로, 소켓 커버(200)와 소켓(300)을 연결하는 부분이다. 덮개부(204)는 제1 개구부(210)를 포함할 수 있다. 제1 개구부(210)는 푸셔 블록(100)과 장착될 수 있는 부분이다. 삽입부(206)와 덮개부(204)가 결합됨으로써, 제1 개구부(210)에 장착된 푸셔 블록(100)은 고정될 수 있다. 덮개부(204)는 예를 들어 "ㄷ" 형태일 수 있다. The socket cover 200 may include a hinge portion 202, a cover portion 204, and an insertion portion 206. The hinge part 202 is a part for connecting the socket 300 and the hinge coupling 202a, and is a part for connecting the socket cover 200 and the socket 300. The cover part 204 may include the first opening 210. The first opening 210 is a portion that can be mounted with the pusher block 100. As the inserting portion 206 and the cover portion 204 are coupled, the pusher block 100 mounted in the first opening 210 may be fixed. The cover part 204 may be, for example, a "c" shape.

제1 개구부(210) 내에 장착되는 푸셔 블록(100)은 제1 개구부(210) 내에서, 소켓 커버(200)와 다양한 방식으로 결합할 수 있다. 제1 개구부(210)는 예를 들어, 평면적으로 세 개의 면은 덮개부(204)에 의해 둘러싸여 있는 개방형의 형태를 가질 수 있으나, 이에 제한되는 것은 아니다. 즉, 제1 개구부(210)가 덮개부(204)에 의해서 평면적으로 둘러싸이는 면수는 예를 들어, 푸셔 블록(100)의 형태에 따라 다양하게 변할 수 있음은 물론이다. The pusher block 100 mounted in the first opening 210 may be coupled to the socket cover 200 in various ways within the first opening 210. For example, the first opening 210 may have an open shape in which three surfaces of the first opening 210 are surrounded by the cover part 204, but is not limited thereto. That is, the number of planes in which the first opening portion 210 is planarly surrounded by the cover portion 204 may vary, for example, according to the shape of the pusher block 100.

소켓(300)은 푸셔 블록(100)과 대응되는 위치에 배치되고, 구체적으로, 푸셔 블록(100)과 대응되는 위치에 홈(300t)를 포함할 수 있다. 홈(300t)는 예를 들어, 푸셔 블록(100)에 형성되는 제1 및 제2 패턴(120, 130)의 모양 또는 피테스트 반도체 소자의 모양에 따라 달라질 수 있다. 반도체 소자의 외부 단자와 전기적으로 연결되어, 전기 신호를 주고 받을 수 있는 소켓 핀(310)은 홈(300t) 내에 배치될 수 있다. 소켓 핀(310)은 소켓(300)의 상면보다 돌출되어 있는 것으로 도시되어 있으나, 이에 제한되는 것은 아니다. The socket 300 may be disposed at a position corresponding to the pusher block 100, and specifically, may include a groove 300t at a position corresponding to the pusher block 100. The groove 300t may vary depending on, for example, the shape of the first and second patterns 120 and 130 formed in the pusher block 100 or the shape of the semiconductor device under test. The socket pin 310, which is electrically connected to an external terminal of the semiconductor device and may transmit and receive an electrical signal, may be disposed in the groove 300t. The socket pin 310 is shown to protrude from the upper surface of the socket 300, but is not limited thereto.

도 1을 참조하여, 소켓 커버(200)과 소켓(300) 사이에는 거리 d만큼의 유격이 형성되어 있다. 본 발명의 일 실시예에 따른 반도체 소자 테스트 장치는 예를 들어, 반도체 패키지 등을 측정하는 장치이므로, 반도체 패키지 등이 삽입될 수 있는 공간이 필요하다. 따라서, 소켓 커버(200)과 소켓(300) 사이의 거리 d는 예를 들어, 측정을 위해 삽입되는 반도체 패키지를 위한 공간일 수 있다.Referring to FIG. 1, a clearance equal to the distance d is formed between the socket cover 200 and the socket 300. Since the semiconductor device test apparatus according to the exemplary embodiment of the present invention is a device for measuring a semiconductor package or the like, for example, a space in which the semiconductor package or the like may be inserted is required. Thus, the distance d between the socket cover 200 and the socket 300 may be, for example, a space for a semiconductor package to be inserted for measurement.

도 2a를 참조하여, 푸셔 블록(100)은 사각기둥 형태의 바디부(110)와 육면체 형태의 제1 패턴(120)과 바디부의 측면, 즉 사각기둥의 상면(110t) 상에 돌출되어 있는 제1 결합부(140)를 포함한다. 제1 패턴(120)은 바디부의 제1 측면(110a) 상에 형성되어 있다. 물론, 바디부(110)의 다른 측면(110c) 상에도 패턴이 형성될 수 있다. 하지만, 본 발명의 실시예에 따른 설명에서는, 바디부(110)의 마주보는 측면 상에만 제1 패턴(120) 및 제2 패턴(130)이 형성된 것으로 설명한다. 푸셔 블록(100) 상에 형성되는 제1 패턴(120) 및 제2 패턴(130)은 육면체 형태를 가지고 있으나, 이는 설명을 위한 것일 뿐, 이에 제한되는 것은 아니다.Referring to FIG. 2A, the pusher block 100 may include a first protruding body 110 having a rectangular pillar shape, a first pattern 120 having a hexahedron shape, and a side surface of the body portion, ie, an upper surface 110t of the rectangular pillar. It includes a coupling unit 140. The first pattern 120 is formed on the first side surface 110a of the body portion. Of course, a pattern may be formed on the other side 110c of the body 110. However, in the description according to the embodiment of the present invention, it will be described that the first pattern 120 and the second pattern 130 are formed only on opposite sides of the body part 110. The first pattern 120 and the second pattern 130 formed on the pusher block 100 have a hexahedron shape, but this is for illustrative purposes only and is not limited thereto.

바디부의 상면(110t) 및 그의 반대면는 도면과 동일한 형태의 제1 결합부(140)가 형성될 수 있다. 제1 결합부(140)은 서로 마주보는 상면(110t) 상에 형성되는 것으로 도시되어 있으나, 이에 제한되는 것은 아니다. 다시 말하면, 푸셔 블록(100)과 소켓 커버(도 1의 200)의 결합력을 증가시키기 위해, 제1 패턴(120) 및 제2 패턴(130)이 형성되지 않은 다른 측면(110c) 및 그의 반대면에도 제1 결합부(140)가 형성될 수 있음은 물론이다. An upper surface 110t of the body portion and an opposite surface thereof may have a first coupling portion 140 having the same shape as that of the drawing. The first coupling part 140 is illustrated as being formed on the upper surface 110t facing each other, but is not limited thereto. In other words, in order to increase the coupling force of the pusher block 100 and the socket cover (200 in FIG. 1), the other side 110c and the opposite side on which the first pattern 120 and the second pattern 130 are not formed. Of course, the first coupling portion 140 may be formed.

도 2b를 참조하여, 제1 패턴(120)은 바디부의 제1 측면(110a)에 형성되고, 예를 들어, 제1 측면(110a)으로부터 돌출된 돌출 패턴일 수 있다. 제2 패턴(130)은 바디부의 제2 측면(110b)에 형성되고, 예를 들어, 제2 측면(110b)으로부터 돌출된 돌출 패턴일 수 있다. 제1 패턴(120)의 높이는 d1일 수 있고, 제2 패턴(130)의 높이는 d2일 수 있다. 제1 패턴(120)의 높이 d1과 제2 패턴(130)의 높이 d2는 서로 다른 높이로 돌출되어 있다. 제1 패턴(120) 및 제2 패턴(130)이 각각 배치되어 있는 바디부(110)의 제1 측면(110a) 및 제2 측면(110b)은 예를 들어, 서로 마주보는 면일 수 있다. 하지만, 도 2a에서 설명했던 것과 같이 이는 본 발명의 설명을 위한 것일 뿐, 다각기둥 형태의 바디부(110)에 포함되는 어떤 측면에 제1 패턴(120) 및 제2 패턴(130)이 형성되어도 무관하다. 구체적으로, 사각기둥 형태의 바디부에는 4개의 측면이 존재하고, 이 4개의 측면 중 적어도 2면 이상에 제1 패턴 및 제2 패턴이 형성되어도 무관하다. 제1 결합부(140)는 바디부(110)의 상면 및 하면(110t)에 돌출되어 배치될 수 있다. 제1 결합부(140)는 제1 패턴(120) 및 제2 패턴(130)이 형성된 제1 측면(110a) 및 제2 측면(110b)과 나란하게 형성될 수 있다. Referring to FIG. 2B, the first pattern 120 may be formed on the first side surface 110a of the body portion and may be, for example, a protruding pattern protruding from the first side surface 110a. The second pattern 130 may be formed on the second side surface 110b of the body portion and may be, for example, a protruding pattern protruding from the second side surface 110b. The height of the first pattern 120 may be d1, and the height of the second pattern 130 may be d2. The height d1 of the first pattern 120 and the height d2 of the second pattern 130 protrude to different heights. For example, the first side surface 110a and the second side surface 110b of the body part 110 on which the first pattern 120 and the second pattern 130 are disposed may be, for example, faces that face each other. However, as described with reference to FIG. 2A, this is only for the purpose of describing the present invention, and the first pattern 120 and the second pattern 130 may be formed on any side of the body portion 110 having a polygonal pillar shape. Irrelevant Specifically, four side surfaces are present in the body of the rectangular pillar shape, and the first pattern and the second pattern may be formed on at least two surfaces of the four side surfaces. The first coupling part 140 may protrude from the upper and lower surfaces 110t of the body part 110. The first coupling part 140 may be formed to be parallel to the first side surface 110a and the second side surface 110b on which the first pattern 120 and the second pattern 130 are formed.

도 3을 참조하여, 제1 패턴(120) 및 제2 패턴(130)은 예를 들어, 만입된 트렌치의 형태를 가질 수 있다. 제1 패턴(120)은 바디부의 제1 측면(110a)으로부터 깊이 t1을 갖는 트렌치일 수 있고, 제2 패턴(130)은 바디부의 제2 측면(110b)으로부터 깊이 t2를 갖는 트렌치일 수 있다. 제1 패턴(120) 및 제2 패턴(130)의 깊이인 t1 및 t2는 서로 다른 깊이를 갖는다. 또한, 평면적으로 볼 때, 트렌치 형태의 제1 패턴(120) 및 제2 패턴(130)의 모양은 도 2a와 같이 사각형의 모양일 수 있으나, 이에 제한되는 것은 아니다. 즉, 트렌치의 형태는 측정되는 피테스트 반도체 소자의 모양에 따라 다양하게 변형될 수 있다. Referring to FIG. 3, the first pattern 120 and the second pattern 130 may have a form of, for example, an indented trench. The first pattern 120 may be a trench having a depth t1 from the first side surface 110a of the body portion, and the second pattern 130 may be a trench having a depth t2 from the second side surface 110b of the body portion. The depths t1 and t2 of the first pattern 120 and the second pattern 130 have different depths. In addition, when viewed in plan, the shape of the trench-shaped first pattern 120 and the second pattern 130 may be a rectangular shape as shown in Figure 2a, but is not limited thereto. That is, the shape of the trench may be variously modified according to the shape of the semiconductor device under test to be measured.

도 2b 및 도 3을 참조하여, 바디부의 제1 측면(110a)에 배치되는 제1 패턴(120)과 바디부의 제2 측면(110b)에 배치되는 제2 패턴(130)는 서로 다른 형태의 패턴일 수 있다. 예를 들어, 제1 패턴(120)은 돌출 패턴이고, 제2 패턴(130)은 트렌치 패턴일 수 있다. 또는, 제1 측면(110a)에만 제1 패턴(120)이 형성되고, 제2 측면(110b)에는 아무런 패턴이 형성되지 않을 수 있음은 물론이다. 2B and 3, the first pattern 120 disposed on the first side surface 110a of the body portion and the second pattern 130 disposed on the second side surface 110b of the body portion have different patterns. Can be. For example, the first pattern 120 may be a protruding pattern, and the second pattern 130 may be a trench pattern. Alternatively, the first pattern 120 may be formed only on the first side surface 110a, and no pattern may be formed on the second side surface 110b.

이하에서, 하나의 푸셔 블록에 서로 다른 패턴을 포함함으로써, 얻을 수 있는 효과에 대해서 기술한다. In the following, effects obtained by including different patterns in one pusher block will be described.

반도체 소자의 전기적 테스트 또는 신뢰성 평가를 진행하기 위해 측정 보드를 통해 반도체 소자에 전기적 신호를 입력할 때, 측정 보드와 반도체 소자를 연결하기 위해 소켓을 사용한다. POP의 경우 하부 패키지와 상부 패키지를 같이 평가하는 경우도 있지만, 하부 패키지만 평가하는 경우도 있다. POP 패키지의 경우 소켓 핀과 연결되는 부분은 하부 패키지이므로 반도체 소자의 외부 단자, 예를 들어 솔더 볼의 배열은 동일하지만, 상부 패키지의 두께만큼 하부 패키지와 POP의 높이 차이가 있다. 이와 같은 점을 해결하기 위해, POP형과 바닥형의 소켓을 각각 준비하거나 푸셔 블록을 POP형과 바닥형으로 2가지 준비하여 필요에 따라 교체하여 사용한다. 2개의 소켓을 준비하는 경우 측정 보드도 2개를 준비하거나 혹은 측정 보드에 소켓을 변경하여 결합해야 한다. 이럴 경우, 소켓과 측정 보드를 2개씩 준비할 경우 소켓과 보드 비용을 이중으로 지불하게 되고, 소켓을 변경할 경우 소켓의 가격을 이중으로 지불하고 사용하지 않는 소켓을 따로 보관할 필요가 있다. 또한, 푸셔 블록을 2가지 준비하는 경우, 부셔 블록의 교체를 고려하지 않은 구조여서, 푸셔 블록의 교체를 위해 소켓을 분해하고 재조립해야 하는 어려움이 있었다. 하지만, 여러 형태의 패턴을 포함하는 다면 푸셔를 사용함으로써, 비용의 이중 지출을 막을 수 있고, 사용하지 않는 소켓의 보관 및 관리 문제가 발생하지 않게 된다. 또한, 손쉽게 POP 측정과 하부 패키지 측정을 변환할 수 있어, 신속한 반도체 소자의 테스트를 가능하게 해준다. When an electrical signal is input to the semiconductor device through the measurement board to conduct electrical test or reliability evaluation of the semiconductor device, a socket is used to connect the measurement board and the semiconductor device. In the case of POP, the bottom package and the top package are sometimes evaluated together, but in some cases, only the bottom package is evaluated. In the case of the POP package, since the socket pin is connected to the lower package, the arrangement of the external terminals of the semiconductor device, for example, solder balls, is the same, but there is a difference in height between the lower package and the POP by the thickness of the upper package. To solve this point, prepare a socket of POP type and a floor type, or prepare two types of pusher blocks, POP type and floor type, and replace them as necessary. If you prepare two sockets, you also need to prepare two measuring boards or change the sockets on the measuring board. In this case, if you prepare two sockets and two measuring boards, you pay double the cost of the socket and board, and if you change the socket, you need to pay double the price of the socket and keep the unused socket separately. In addition, in the case of preparing two pusher blocks, there is a difficulty in disassembling and reassembling the socket for replacing the pusher block because the structure does not consider replacement of the pusher block. However, the use of a multiplier with multiple types of patterns prevents double spending of costs and avoids storage and management of unused sockets. In addition, POP measurements and bottom package measurements can be easily converted, enabling rapid semiconductor device testing.

도 4를 참조하여, 소켓 커버(200)의 덮개부(204)에 제1 개구부(210)가 형성되어 있고, 제1 개구부(210) 내에 푸셔 블록(100)이 삽입되어 있다. 삽입부(206)은 덮개부(204)와 결합하여, 푸셔 블록(100)을 고정시킬 수 있다. 제1 개구부(210)의 측벽 상에 제2 결합부(220)가 형성되어 있고, 제1 결합부(140) 및 제2 결합부(220)가 결합되어 푸셔 블록(100)과 덮개부(204)를 결합시킬 수 있다. 또한, 삽입부(206)에 형성되어 있는 제3 결합부(206-1)도 제2 결합부(220)에 삽입되어, 삽입부(206)를 고정시킬 수 있다. 제2 결합부(220)는 푸셔 블록(100)에 배치되는 제1 결합부(140)와 대응되는 위치에 형성된다. Referring to FIG. 4, the first opening 210 is formed in the cover 204 of the socket cover 200, and the pusher block 100 is inserted into the first opening 210. The insertion part 206 may be combined with the cover part 204 to fix the pusher block 100. The second coupling part 220 is formed on the sidewall of the first opening 210, and the first coupling part 140 and the second coupling part 220 are coupled to each other to pusher block 100 and cover part 204. ) Can be combined. In addition, the third coupling part 206-1 formed in the insertion part 206 may also be inserted into the second coupling part 220 to fix the insertion part 206. The second coupling part 220 is formed at a position corresponding to the first coupling part 140 disposed in the pusher block 100.

본 발명의 일 실시예에 따른 반도체 소자 테스트 장치에서, 제1 결합부(140)는 바디부(110)로부터 돌출되어 있는 슬라이딩 부재이고, 제2 결합부(220)는 제1 개구부(210)의 측면으로부터 만입되어 있는 가이드 레일일 수 있다. 슬라이딩 부재인 제1 결합부(140)가 가이드 레일 형태인 제2 결합부(220)에 삽입이 되어 슬라이딩 결합을 하고, 이를 통해 소켓 커버(200)와 푸셔 블록(100)은 결합되게 된다.In the semiconductor device test apparatus according to the exemplary embodiment, the first coupling part 140 is a sliding member protruding from the body part 110, and the second coupling part 220 is formed in the first opening 210. It may be a guide rail indented from the side. The first coupling part 140, which is a sliding member, is inserted into the second coupling part 220, which is a guide rail, to perform sliding coupling, and the socket cover 200 and the pusher block 100 are coupled thereto.

도 5를 참조하여, 본 발명의 다른 실시예에 따른 반도체 소자 테스트 장치에 대해 설명한다. 본 실시예는 제1 결합부와 제2 결합부의 결합 방법을 제외하고는 전술한 실시예와 실질적으로 동일하므로, 전술한 실시예와 중복되는 부분에 대하여는 동일한 도면부호를 기재하고 그에 대한 설명은 간략히 하거나 생략하기로 한다.Referring to FIG. 5, a semiconductor device test apparatus according to another exemplary embodiment will be described. Since the present embodiment is substantially the same as the above-described embodiment except for the method of joining the first coupling portion and the second coupling portion, the same reference numerals are used for the portions overlapping the above-described embodiments, and the description thereof will be briefly described. Or omit it.

도 5는 본 발명의 다른 실시예에 따른 반도체 소자 테스트 장치에서, 푸셔 블록과 소켓 커버가 결합된 구조를 나타내는 평면도이다. 5 is a plan view illustrating a structure in which a pusher block and a socket cover are coupled in a semiconductor device test apparatus according to another exemplary embodiment of the present disclosure.

도 5의 소켓 커버와 도 1의 소켓 커버의 차이는 삽입부의 포함여부에 있다. 즉, 도 5의 소켓 커버(200)의 덮개부는 삽입부를 포함하고 있어, 소켓 거버는 별도의 삽입부를 포함하지 않는다. 덮개부(204)는 예를 들어, "ㅁ" 형태를 가질 수 있다.도 5를 참조하여, 소켓 커버(200)의 덮개부(204)는 제1 개구부(210)를 포함하고, 푸셔 블록(100)은 제1 개구부(210) 내에 삽입된다. 푸셔 블록(100)의 크기는 제1 개구부(210)의 크기보다 작을 수 있다. 이는 푸셔 블록(100)이 제1 개구부(210) 내에서 회전할 수 있기 때문이다. 제1 결합부(140)는 예를 들어, 바디부(110) 내부로 만입된 구멍일 수 있다. 제2 결합부(220)는 제1 결합부(140)와 대응되는 제1 개구부(210)의 측면에 형성된다. 제2 결합부(220)는 예를 들어, 제1 개구부(210)의 측벽을 관통하여, 소켓 커버(200)의 외주면과 연결하는 관통홀일 수 있다. 예를 들어, 제2 결합부(220)를 통과하여, 제1 결합부(140)에 삽입되는 결합 핀(230)을 더 포함할 수 있다. 이를 통해, 제1 결합부(140)와 제2 결합부(220)가 결합된 위치를 중심으로 푸셔 블록(100)은 회전할 수 있다. 본 발명의 실시예를 설명하기 위해, 결합 핀(230)을 이용하였으나, 이에 제한되는 것은 아니다. 따라서, 푸셔 블록(100)이 소켓 커버(200)와 결합되어 회전할 수 있는 방식에는 제한이 되지 않는다. The difference between the socket cover of FIG. 5 and the socket cover of FIG. 1 lies in the inclusion of the insert. That is, the cover part of the socket cover 200 of FIG. 5 includes an insertion part, and the socket gerber does not include a separate insertion part. For example, the cover 204 may have a shape of “”. Referring to FIG. 5, the cover 204 of the socket cover 200 includes a first opening 210 and a pusher block ( 100 is inserted into the first opening 210. The size of the pusher block 100 may be smaller than the size of the first opening 210. This is because the pusher block 100 may rotate in the first opening 210. The first coupling part 140 may be, for example, a hole indented into the body part 110. The second coupling part 220 is formed on the side surface of the first opening 210 corresponding to the first coupling part 140. The second coupling part 220 may be, for example, a through hole penetrating the side wall of the first opening 210 and connecting to the outer circumferential surface of the socket cover 200. For example, the second coupling part 220 may further include a coupling pin 230 inserted into the first coupling part 140. Through this, the pusher block 100 may rotate around the position at which the first coupling part 140 and the second coupling part 220 are coupled to each other. In order to describe an embodiment of the present invention, the coupling pin 230 is used, but the present invention is not limited thereto. Thus, the pusher block 100 is not limited to the manner in which the pusher block 100 can rotate in combination with the socket cover 200.

도 6a 내지 도 6c를 참조하여, 본 발명의 또 다른 실시예에 따른 반도체 소자 테스트 장치에 대해 설명한다. 본 실시예는 소켓 커버와 푸셔 블록의 결합을 매개하는 연결 부재를 더 포함하는 것을 제외하고, 도 1 내지 도 4를 통해 기술한 실시예와 실질적으로 동일하므로, 중복되는 부분에 대하여는 동일한 도면부호를 기재하고 그에 대한 설명은 간략히 하거나 생략하기로 한다. 6A to 6C, a semiconductor device test apparatus according to still another embodiment of the present invention will be described. Since the present embodiment is substantially the same as the embodiment described with reference to FIGS. 1 to 4 except for further including a connection member for interfacing the socket cover and the pusher block, the same reference numerals are used for overlapping portions. The description will be briefly or omitted.

도 6a는 본 발명의 또 다른 실시예에 따른 반도체 소자 테스트 장치에 사용되는 연결 부재를 나타내는 도면이다. 도 6b는 본 발명의 또 다른 실시예에 따른 반도체 소자 테스트 장치에 사용되는 푸셔 블록을 나타내는 도면이다. 도 6c는 본 발명의 또 다른 실시예에 따른 반도체 소자 테스트 장치에서 소켓을 제외한 부분이 결합되는 모양을 나타내는 도면이다. 6A is a view illustrating a connection member used in a semiconductor device test apparatus according to still another embodiment of the present invention. 6B is a view illustrating a pusher block used in a semiconductor device test apparatus according to another embodiment of the present invention. FIG. 6C is a view illustrating a portion in which a portion except for a socket is coupled in a semiconductor device test apparatus according to another exemplary embodiment of the present disclosure.

도 6a를 참조하여, 연결 부재(400)는 예를 들어, 마주보는 제1 막대(402)와 제2 막대(404)가 연결되는 사각형 모양일 수 있고, 내부에 제2 개구부(405)를 포함할 수 있다. 연결 부재(400)의 모양은 연결 부재(400)가 삽입되는 소켓 커버의 제1 개구부(210)의 형태에 따라 달라질 수 있다. 사각형 모양의 연결 부재(400)에서, 제1 막대(402)에는 걸쇠(410)가 형성되어 있을 수 있고, 제2 막대(404)에는 제2 관통홀(420)이 형성되어 있을 수 있다. 걸쇠(410)는 푸셔 블록의 제1 결합부(140)와 결합되는 부위이고, 제2 관통홀(420)은 소켓 커버에 형성된 제1 관통홀(200h)과 연결되는 부위일 수 있다. Referring to FIG. 6A, the connecting member 400 may be, for example, a quadrangular shape in which an opposing first bar 402 and a second bar 404 are connected, and include a second opening 405 therein. can do. The shape of the connection member 400 may vary depending on the shape of the first opening 210 of the socket cover into which the connection member 400 is inserted. In the quadrangular connecting member 400, the clasp 410 may be formed in the first bar 402, and the second through hole 420 may be formed in the second bar 404. The clasp 410 may be a portion that is coupled to the first coupling portion 140 of the pusher block, and the second through hole 420 may be a portion that is connected to the first through hole 200h formed in the socket cover.

도 6b를 참조하여, 바디부의 상면 및 하면(110t)에는 제1 결합부(140)가 배치된다. 제1 결합부(140)는 예를 들어, 손잡이 형태를 가질 수 있다. Referring to FIG. 6B, the first coupling part 140 is disposed on the top and bottom surfaces 110t of the body part. The first coupling part 140 may have, for example, a handle shape.

도 6c를 참조하여, 소켓 커버의 제1 개구부(210) 내에 연결 부재(400)가 삽입된다. 연결 부재(400)에 포함되는 제2 개구부(405) 및 제1 개구부(210)는 공간적으로 오버랩될 수 있다. 푸셔 블록(100) 중 적어도 제1 패턴(120)은 제2 개구부(405)에 삽입되어, 제2 개구부(405)내에 위치하고, 연결 부재(400)로 둘러싸일 수 있다. 연결 부재(400)의 걸쇠(410)는 푸셔 블록의 제1 결합부(140)와 결합될 수 있고, 이를 통해, 푸셔 블록(100)과 연결 부재(400)를 고정시킬 수 있다. Referring to FIG. 6C, the connecting member 400 is inserted into the first opening 210 of the socket cover. The second opening 405 and the first opening 210 included in the connection member 400 may be spatially overlapped. At least the first pattern 120 of the pusher block 100 may be inserted into the second opening 405, positioned in the second opening 405, and surrounded by the connecting member 400. The clasp 410 of the connection member 400 may be coupled to the first coupling portion 140 of the pusher block, thereby fixing the pusher block 100 and the connection member 400.

도 6c를 참조하여, 소켓 커버(200)는 제1 관통홀(200h)을 포함할 수 있다. 제1 관통홀(200h)은 소켓 커버의 외주면(204s)와 제1 개구부(210)의 측벽을 연결하고, 제1 관통홀(200h)은 연결 부재(400)의 제2 관통홀(420)과 대응되는 위치에 형성될 수 있다. 소켓 커버의 외주면(204s)로부터 제1 관통홀(200h)을 통과하여 제2 관통홀(420)에 삽입되는 결합 핀에 의해, 소켓 커버(200)는 연결 부재(400)와 결합될 수 있다. 따라서, 소켓 커버(200), 연결 부재(400) 및 푸셔 블록(100)은 하나의 구조체로 연결될 수 있다. Referring to FIG. 6C, the socket cover 200 may include a first through hole 200h. The first through hole 200h connects the outer circumferential surface 204s of the socket cover and the side wall of the first opening 210, and the first through hole 200h is connected to the second through hole 420 of the connection member 400. It may be formed at a corresponding position. The socket cover 200 may be coupled to the connection member 400 by a coupling pin inserted through the first through hole 200h from the outer circumferential surface 204s of the socket cover and inserted into the second through hole 420. Therefore, the socket cover 200, the connection member 400 and the pusher block 100 may be connected in one structure.

도 7a 및 도 7b를 참조하여, 본 발명의 또 다른 실시예에 따른 반도체 소자 테스트 장치에 대해 설명한다. 7A and 7B, a semiconductor device test apparatus according to still another embodiment of the present invention will be described.

도 7a 및 도 7b는 도 2b에 본 발명의 또 다른 실시예에 따른 반도체 소자 테스트 장치에서 히트 싱크를 결합시킨 측면도를 나타내는 도면이다. 7A and 7B illustrate side views of a heat sink coupled to a semiconductor device test apparatus according to still another embodiment of the inventive concept.

도 7a 및 도 7b를 참조하여, 푸셔 블록(100)에 결합되는 히트 싱크(160a, 160b)를 더 포함할 수 있다. 즉, 제1 패턴(120) 또는 제2 패턴(130)과 결합되는 히트 싱크(160a, 160b)를 더 포함할 수 있다. 7A and 7B, heat sinks 160a and 160b coupled to the pusher block 100 may be further included. That is, the semiconductor device may further include heat sinks 160a and 160b coupled to the first pattern 120 or the second pattern 130.

도 7a를 참조하여, 히트 싱크(160a)는 피테스트 반도체 소자와 직접 접하지 않는 제1 패턴(120)과 결합할 수 있다. 도면에서 화살표는 소켓과 마주보는 면을 나타낸다. 제1 패턴(120)이 예를 들어 돌출 패턴이면, 히트 싱크(160a)는 제1 패턴(120)과 대응되는 트렌치 패턴을 포함할 수 있다. 다시 말하면, 제1 패턴(120)이 예를 들어, 양각의 형태이면, 히트 싱크(160a)는 음각의 형태일 수 있고, 그 반대의 경우일 수도 있다. Referring to FIG. 7A, the heat sink 160a may be coupled to the first pattern 120 which is not in direct contact with the semiconductor device under test. Arrows in the figures indicate the side facing the socket. If the first pattern 120 is a protruding pattern, for example, the heat sink 160a may include a trench pattern corresponding to the first pattern 120. In other words, if the first pattern 120 is embossed, for example, the heat sink 160a may be intaglio, or vice versa.

도 7b를 참조하여, 히트 싱크(160b)는 피테스트 반도체 소자와 직접 접하는 제2 패턴(130)과 결합할 수 있다. 히트 싱크(160b)는 제2 패턴(130)을 둘러싸는 구조를 가질 수 있고, 히트 싱크(160b)의 높이는 제2 패턴(130)의 높이와 같거나 작을 수 있다. Referring to FIG. 7B, the heat sink 160b may be coupled to the second pattern 130 directly contacting the semiconductor device under test. The heat sink 160b may have a structure surrounding the second pattern 130, and the height of the heat sink 160b may be equal to or smaller than the height of the second pattern 130.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, You will understand. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.

10: 반도체 소자 테스트 장치 100: 푸셔 블록
110: 바디부 120: 제1 패턴
130: 제2 패턴 140: 제1 결합부
200: 소켓 커버 300: 소켓
400: 연결 부재10: semiconductor device test apparatus 100: pusher block
110: body portion 120: the first pattern
130: second pattern 140: first coupling portion
200: socket cover 300: socket
400: connecting member

Claims

A body portion having a polygonal pillar shape, a first pattern formed on the first side surface of the body portion, a second pattern formed on the second side surface of the body portion and different from the first pattern, and on the top and bottom surfaces of the body portion, respectively. A pusher block including a first coupling part formed;
A socket including a socket pin connected to an external terminal of the semiconductor device, the socket being disposed corresponding to the pusher block; And
And a socket cover configured to hinge-connect with the socket, the first opening having the pusher block inserted therein.

The method according to claim 1,
The first pattern and the second pattern are first protrusion patterns and second protrusion patterns protruding from side surfaces of the body, respectively, and the height of the first protrusion pattern and the height of the second protrusion pattern are different from each other. .

The method of claim 2,
The first side and the second side is a semiconductor device test device facing each other.

The method according to claim 1,
The first pattern and the second pattern are first trench patterns and second trench patterns respectively recessed from side surfaces of the body portion, and the depths of the first trench patterns and the depths of the second trench patterns are different from each other. Device.

The method according to claim 1,
The socket cover includes a second coupling portion on a sidewall of the first opening corresponding to the first coupling portion,
And the pusher block and the socket cover are coupled by the first coupling part and the second coupling part.

6. The method of claim 5,
The pusher block is rotated about a position where the first coupling portion and the second coupling portion are coupled.

6. The method of claim 5,
And the second coupling part is a guide rail, the first coupling part is a sliding member, and the first coupling part and the second coupling part are slidingly coupled to each other.

The method according to claim 1,
Further comprising a connection member for mediating the coupling of the pusher block and the socket cover,
The connecting member includes the second opening and a latch;
The connecting member is inserted into the first opening,
In plan view, the first pattern or the second pattern is located in the second opening,
The clasp is coupled to the first coupling portion, the semiconductor device test device for fixing the pusher block to the connection member.

The method of claim 8,
The socket cover may include a first through hole in the side wall of the first opening, and the connection member may include a second through hole in the side wall of the second opening corresponding to the first through hole.
The semiconductor device test apparatus is coupled to the socket cover and the connection member by coupling pins intersecting the first through hole and the second through hole.

The method according to claim 1,
The apparatus of claim 1, further comprising a heat sink coupled to the first pattern or the second pattern.