KR20140011071A - Method for separating epitaxial growth layer from growth substrate - Google Patents
Method for separating epitaxial growth layer from growth substrate Download PDFInfo
- Publication number
- KR20140011071A KR20140011071A KR1020120077658A KR20120077658A KR20140011071A KR 20140011071 A KR20140011071 A KR 20140011071A KR 1020120077658 A KR1020120077658 A KR 1020120077658A KR 20120077658 A KR20120077658 A KR 20120077658A KR 20140011071 A KR20140011071 A KR 20140011071A
- Authority
- KR
- South Korea
- Prior art keywords
- nitride semiconductor
- growth substrate
- layer
- substrate
- sacrificial layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 246
- 238000000034 method Methods 0.000 title claims abstract description 114
- 239000004065 semiconductor Substances 0.000 claims abstract description 268
- 150000004767 nitrides Chemical class 0.000 claims abstract description 227
- 239000011148 porous material Substances 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims description 66
- 238000000926 separation method Methods 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 17
- 229910052594 sapphire Inorganic materials 0.000 claims description 15
- 239000010980 sapphire Substances 0.000 claims description 15
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 11
- 206010053759 Growth retardation Diseases 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 4
- 235000019592 roughness Nutrition 0.000 claims 3
- 239000010410 layer Substances 0.000 description 446
- 239000000243 solution Substances 0.000 description 33
- 239000011229 interlayer Substances 0.000 description 23
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000000919 ceramic Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000000605 extraction Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000007598 dipping method Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000008151 electrolyte solution Substances 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
Description
본 발명은 질화물 반도체층과 성장 기판 분리 방법에 관한 것이다.
The present invention relates to a nitride semiconductor layer and a growth substrate separation method.
발광 다이오드는 기본적으로 P형 반도체와 N형 반도체의 접합인 PN 접합 다이오드이다.The light emitting diode is basically a PN junction diode which is a junction between a P-type semiconductor and an N-type semiconductor.
상기 발광 다이오드(Light Emitting Diode; LED)는 P형 반도체와 N형 반도체를 접합한 뒤, 상기 P형 반도체와 N형 반도체에 전압을 인가하여 전류를 흘려주면, 상기 P형 반도체의 정공은 상기 N형 반도체 쪽으로 이동하고, 이와는 반대로 상기 N형 반도체의 전자는 상기 P형 반도체 쪽으로 이동하여 상기 전자 및 정공은 상기 PN 접합부로 이동하게 된다.When the P-type semiconductor and the N-type semiconductor are bonded to each other by applying a voltage to the P-type semiconductor and the N-type semiconductor, the light emitting diode (LED) Type semiconductor and the electrons of the N type semiconductor migrate toward the P type semiconductor, and the electrons and the holes move to the PN junction.
상기 PN 접합부로 이동된 전자는 전도대(conduction band)에서 가전대(valence band)로 떨어지면서 정공과 결합하게 된다. 이때, 상기 전도대와 가전대의 높이 차이 즉, 에너지 차이에 해당하는 만큼의 에너지를 발산하는데, 상기 에너지가 광의 형태로 방출된다.The electrons moved to the PN junction are combined with holes as they fall from the conduction band to the valence band. At this time, energy corresponding to a height difference between the conduction band and the electromotive band, that is, an energy difference, is emitted, and the energy is emitted in the form of light.
이러한 발광 다이오드는 광을 발하는 반도체 소자로서 친환경, 저 전압, 긴 수명 및 저 가격 등의 특징이 있으며, 종래에는 표시용 램프나 숫자와 같은 단순 정보표시에 많이 응용되어 왔으나, 최근에는 산업기술의 발전, 특히 정보표시 기술과 반도체 기술의 발전으로 디스플레이 분야, 자동차 헤드램프, 프로젝터 등 다방면에 걸쳐서 사용되기에 이르렀다.Such a light emitting diode is a semiconductor device that emits light and has characteristics such as eco-friendliness, low voltage, long lifespan, and low cost. In the past, light emitting diodes have been widely applied to simple information display such as display lamps and numbers. In particular, with the development of information display technology and semiconductor technology, it has been used in various fields such as display fields, automobile headlamps and projectors.
일반적인 발광 다이오드, 예컨대, 수평형 발광 다이오드(lateral LED)는 성장 기판, 예컨대, 사파이어 기판 상에 n형 반도체층, 활성층 및 p형 반도체층을 포함하는 복수의 반도체층, 즉 질화물 반도체층을 순차적으로 성장시킨 후, p형 반도체층과 활성층의 일부를 식각하여 n형 전극을 형성하고, 상기 p형 반도체층 상에는 p형 전극을 형성한 후, 전압을 인가하여 발광다이오드를 구동한다.A general light emitting diode, such as a lateral LED, is sequentially formed of a plurality of semiconductor layers including an n-type semiconductor layer, an active layer, and a p-type semiconductor layer on a growth substrate, for example, a sapphire substrate. After growth, a portion of the p-type semiconductor layer and the active layer are etched to form an n-type electrode, and a p-type electrode is formed on the p-type semiconductor layer, and then a voltage is applied to drive the light emitting diode.
이러한 수평형 발광 다이오드의 제작방법은 간단하나, 상기 n형 전극에서 인가된 전류가 활성층으로 진행 시, 수평형으로 주입되기 때문에 공간에 대한 제약을 받으며, 전류 확산(current spreading)이 협소하여 전류효율이 저하된다.The manufacturing method of such a horizontal type light emitting diode is simple, but the current is applied to the n-type electrode when the current flows into the active layer is injected horizontally, it is limited by the space, the current spreading (current spreading) narrow current efficiency Is lowered.
또한, 상기 활성층의 일부를 식각함에 따라 상기 활성층에서 생성되는 광의 일부가 소모되며, 이로 인하여 광 추출효율이 다소 저하된다.In addition, as part of the active layer is etched, a part of the light generated in the active layer is consumed, and thus the light extraction efficiency is slightly reduced.
또한, 열전도성이 낮은 성장 기판을 사용함에 따라, 발광 다이오드에서 발생된 열에너지를 외부로 방출하기 어렵기 때문에 잔류 열에너지에 의해 발생하는 응력집중 현상이 현저히 높아진다.In addition, as the growth substrate having low thermal conductivity is used, it is difficult to release the heat energy generated from the light emitting diode to the outside, and the stress concentration phenomenon caused by the residual heat energy is significantly increased.
이러한 수평형 발광 다이오드의 문제점을 해결하기 위하여, 다양한 종류의 수직형 발광 다이오드가 개발되고 있다. 상기 수직형 발광 다이오드는 앞서 언급한 수평형 발광다이오드에 비해, 다소 복잡한 공정 및 제작비용이 소모되나, 광효율이나 전류효율이 높으며, 레이저에 의한 기판 제거법(Laser Lift-Off ; LLO)을 이용하여 사파이어 기판을 선택적으로 제거하기 때문에 열에 의한 발광 다이오드의 효율 저하를 방지할 수 있다.In order to solve such a problem of the horizontal type light emitting diode, various kinds of vertical type light emitting diodes have been developed. The vertical light emitting diode consumes a more complicated process and manufacturing cost than the aforementioned horizontal light emitting diode, but has high light efficiency and current efficiency, and sapphire using laser lift-off (LLO). Since the substrate is selectively removed, the efficiency of the light emitting diode due to heat can be prevented.
상기 수직형 발광 다이오드에서 가장 중요한 공정 기술은 레이저에 의한 기판과 질화물 반도체층을 효율적으로 분리하는 기술이다.The most important process technology in the vertical light emitting diode is a technology for efficiently separating the substrate and the nitride semiconductor layer by a laser.
그러나, 상기 레이저에 의해 사파이어 기판을 분리 시, 상기 수직형 발광 다이오드, 즉, 복수의 반도체층에 주입되는 레이저의 강한 에너지에 의해 표면 크랙(crack)이 발생하며, 레이저의 강한 열 에너지 및 열 전달에 의해 활성층의 손상 및 열 손상(thermal damage)을 입을 수 있다.However, when the sapphire substrate is separated by the laser, surface cracks are generated by the strong energy of the vertical light emitting diode, that is, the laser injected into the plurality of semiconductor layers. This can result in damage to the active layer and thermal damage.
또한, 고가의 레이저를 사용함에 있어 복잡한 공정이 요구되며, 수율이 낮음과 동시에 대면적에 어려움을 지니고 있는 기술이다.In addition, a complicated process is required in using an expensive laser, and a technology having low yield and difficulty in large area.
따라서, 보다 효과적이고 간단하며 저비용으로 성장 기판과 질화물 반도체층을 분리하는 기술이 요구된다.
Therefore, a technique for separating the growth substrate and the nitride semiconductor layer at a more effective, simple and low cost is required.
본 발명의 목적은 보다 효과적이고, 간단하면서 저비용으로 분리 가능하며 분리 시 질화물 반도체층의 손상을 최소화하는 성장 기판과 질화물 반도체층을 분리하는 방법을 제공하는 것이다.It is an object of the present invention to provide a method for separating a growth substrate from a nitride semiconductor layer which is more effective, simpler and less costly detachable and minimizes damage to the nitride semiconductor layer upon separation.
또한, 본 발명의 다른 목적은 ECE 공정을 이용하여 미세 기공들을 형성하고, 메사 식각을 이용하여 상기 미세 기공들에 식각 용액을 효율적으로 침투시켜 대면적의 성장 기판과 질화물 반도체층을 용이하게 분리하는 방법을 제공하는 것이다.In addition, another object of the present invention is to form fine pores using an ECE process, and to effectively infiltrate an etching solution into the fine pores using mesa etching to easily separate the large-area growth substrate and the nitride semiconductor layer. To provide a way.
또한, 본 발명의 또 다른 목적은 미세 기공을 선택적으로 형성하여 성장 기판 제거 시 균일하게 제거하여 공정 효율을 높이는 방법을 제공하는 것이다.
In addition, another object of the present invention is to provide a method of selectively forming fine pores to uniformly remove the growth substrate to increase process efficiency.
상기 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 성장 기판을 준비하는 단계; 상기 성장 기판의 일측 표면 상에 희생층을 성장시키는 단계; 상기 희생층 내에는 복수의 미세 기공을 형성하는 단계; 상기 복수의 미세 기공으로부터 복수의 공동을 형성하는 단계; 및 상기 복수의 공동을 이용하여 상기 성장 기판을 분리하는 단계를 포함하는 질화물 반도체층과 성장 기판 분리 방법이 제공된다.In order to achieve the above object, according to an aspect of the present invention, preparing a growth substrate; Growing a sacrificial layer on one surface of the growth substrate; Forming a plurality of fine pores in the sacrificial layer; Forming a plurality of cavities from the plurality of micropores; And separating the growth substrate by using the plurality of cavities.
상기 질화물 반도체층과 성장 기판 분리 방법은 상기 복수의 미세 기공을 형성하기 이전 또는 이후에, 상기 희생층의 표면 상에는 절연 패턴을 형성하는 단계를 더 포함할 수 있다.The method of separating the nitride semiconductor layer from the growth substrate may further include forming an insulating pattern on a surface of the sacrificial layer before or after forming the plurality of micropores.
상기 복수의 미세 기공으로부터 복수의 공동을 형성하는 단계는 상기 희생층 상에 복수의 질화물 반도체층을 성장시키고, 상기 질화물 반도체층들이 성장되는 동안 상기 복수의 미세 기공으로부터 복수의 공동이 형성되는 단계일 수 있다.The forming of the plurality of cavities from the plurality of micropores may include growing a plurality of nitride semiconductor layers on the sacrificial layer, and forming a plurality of cavities from the plurality of micropores while the nitride semiconductor layers are grown. Can be.
상기 성장 기판을 준비하는 단계는 상기 성장 기판의 일측 표면에 스트라이프 패턴을 형성하는 단계를 포함할 수 있다.Preparing the growth substrate may include forming a stripe pattern on one surface of the growth substrate.
상기 스트라이프 패턴은 상기 성장 기판의 일측 표면을 건식 식각 또는 습식 식각으로 식각하여 형성하는 것일 수 있다.The stripe pattern may be formed by etching one surface of the growth substrate by dry etching or wet etching.
상기 스트라이프 패턴을 형성하는 단계는 상기 성장 기판의 일측 표면을 건식 식각하여 상기 성장 기판의 일측 표면에 상기 스트라이프 패턴을 형성한 후, 상기 스트라이프 패턴의 바닥면 상에 성장 억제층을 형성하는 단계를 포함할 수 있다.The forming of the stripe pattern includes dry etching the surface of one side of the growth substrate to form the stripe pattern on one surface of the growth substrate, and then forming a growth suppression layer on the bottom surface of the stripe pattern. can do.
상기 성장 기판이 사파이어 기판인 경우, 상기 스트라이프 패턴은 상기 사파이어 기판의 방향과 60 내지 90도 방향으로 형성되고, 상기 성장 기판이 GaN 기판인 경우, 상기 스트라이프 패턴은 상기 GaN 기판의 방향과 60도 방향으로 형성되는 것일 수 있다.When the growth substrate is a sapphire substrate, the stripe pattern is formed of the sapphire substrate. Direction and 60 to 90 degrees, and when the growth substrate is a GaN substrate, the stripe pattern is formed of the GaN substrate. Direction and may be formed in a 60 degree direction.
상기 희생층은 n-GaN을 포함할 수 있다.The sacrificial layer may include n-GaN.
상기 희생층은 n의 불순물 농도가 서로 다른 적어도 두 층으로 이루어질 수 있다.The sacrificial layer may be formed of at least two layers having different impurity concentrations of n.
상기 복수의 미세 기공은 ECE(electro chemical etching) 공정으로 형성되는 것일 수 있다.The plurality of micropores may be formed by an ECE (electro chemical etching) process.
상기 복수의 미세 기공은 적어도 두 단계의 전압이 인가되어 형성되며, 먼저 인가된 전압이 나중에 인가된 전압에 비해 낮을 수 있다.The plurality of micropores may be formed by applying at least two voltages, and the first applied voltage may be lower than the voltage applied later.
상기 복수의 공동을 이용하여 상기 성장 기판을 분리하는 단계:는 상기 희생층 상에 질화물 반도체층들을 형성하는 단계; 상기 질화물 반도체층들 상에 지지 기판을 부착하는 단계; 및 상기 희생층에 기계적 스트레스를 인가하여 상기 성장 기판과 상기 질화물 반도체층들을 분리하는 단계를 포함할 수 있다.Separating the growth substrate using the plurality of cavities: forming nitride semiconductor layers on the sacrificial layer; Attaching a support substrate on the nitride semiconductor layers; And separating the growth substrate and the nitride semiconductor layers by applying mechanical stress to the sacrificial layer.
상기 복수의 공동을 이용하여 상기 성장 기판을 분리하는 단계:는 상기 희생층 상에 질화물 반도체층들을 형성하는 단계; 상기 질화물 반도체층들 및 희생층을 메사 식각으로 식각하여 적어도 상기 공동들과 연결된 메사 라인을 형성하는 단계; 상기 질화물 반도체층들 상에 지지 기판을 부착하는 단계; 및 상기 메사 라인으로 식각 용액을 주입하여 상기 희생층을 식각하여 상기 성장 기판과 상기 질화물 반도체층들을 분리하는 단계를 포함할 수 있다.Separating the growth substrate using the plurality of cavities: forming nitride semiconductor layers on the sacrificial layer; Etching the nitride semiconductor layers and the sacrificial layer by mesa etching to form mesa lines connected to at least the cavities; Attaching a support substrate on the nitride semiconductor layers; And injecting an etching solution into the mesa line to etch the sacrificial layer to separate the growth substrate and the nitride semiconductor layers.
상기 성장 기판은 그 일측 표면에 스트라이프 패턴을 포함하며, 상기 메사 라인은 상기 스트라이프 패턴과 연결될 수 있다.The growth substrate may include a stripe pattern on one surface thereof, and the mesa line may be connected to the stripe pattern.
상기 메사 라인과 상기 스트라이프 패턴은 서로 교차하도록 상기 메사 라인의 방향과 상기 스트라이프 패턴의 방향은 평행하지 않을 수 있다.The mesa line and the stripe pattern may not be parallel to each other so that the mesa line and the stripe pattern cross each other.
상기 질화물 반도체층과 성장 기판 분리 방법은 상기 성장 기판과 질화물 반도체층들을 분리하는 단계 이후, 상기 절연 패턴을 제거하는 단계를 더 포함할 수 있다.The method of separating the nitride semiconductor layer and the growth substrate may further include removing the insulating pattern after separating the growth substrate and the nitride semiconductor layers.
본 발명의 다른 측면에 따르면, 지지 기판; 및 상기 지지 기판 상에 구비된 복수의 반도체층을 포함하며, 상기 복수의 반도체층들의 최상부는 요철 및 거친 표면을 구비하는 발광 다이오드 소자를 제공한다.According to another aspect of the invention, the support substrate; And a plurality of semiconductor layers provided on the support substrate, and an uppermost portion of the plurality of semiconductor layers provides a light emitting diode device having irregularities and a rough surface.
상기 거친 표면은 거칠기가 다른 두 개의 표면을 포함할 수 있다.The rough surface may include two surfaces having different roughness.
상기 거칠기가 다른 두 개의 표면 중 하나의 표면은 상기 요철의 표면일 수 있다.One of two surfaces having different roughness may be a surface of the unevenness.
상기 거칠기가 다른 두 개의 표면 중 하나의 표면은 공동을 포함하는 층이 파단되어 형성된 표면일 수 있다.
One of two surfaces having different roughness may be a surface formed by breaking of a layer including a cavity.
본 발명에 의하면, 보다 효과적이고, 간단하면서 저비용으로 분리 가능하며 분리 시 질화물 반도체층의 손상을 최소화하는 성장 기판과 질화물 반도체층을 분리하는 방법을 제공하는 효과가 있다.According to the present invention, there is an effect of providing a method of separating the growth substrate and the nitride semiconductor layer which is more effective, simple and can be separated at low cost and minimizes damage of the nitride semiconductor layer at the time of separation.
또한, 본 발명에 의하면 ECE 공정을 이용하여 미세 기공들을 형성하고, 메사 식각을 이용하여 상기 미세 기공들에 식각 용액을 효율적으로 침투시켜 대면적의 성장 기판과 질화물 반도체층을 용이하게 분리하는 방법을 제공하는 효과가 있다.In addition, according to the present invention, a method of forming fine pores using an ECE process and efficiently infiltrating an etching solution into the fine pores using mesa etching to easily separate a large-area growth substrate from a nitride semiconductor layer. It is effective to provide.
또한, 본 발명에 의하면 미세 기공을 선택적으로 형성하여 성장 기판 제거 시 균일하게 제거하여 공정 효율을 높이는 방법을 제공하는 효과가 있다.
In addition, according to the present invention there is an effect of providing a method of selectively forming fine pores to uniformly remove the growth substrate to increase the process efficiency.
도 1 내지 도 6은 본 발명의 일 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법을 보여주는 단면도들이다.
도 7은 본 발명의 일 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법에 의해 분리된 질화물 반도체층을 포함하는 발광 다이오드 소자의 일 실시 예를 도시한 단면도이다.
도 8은 ECE 공정의 개념도이다.
도 9 및 도 10은 ECE 공정으로 형성된 미세 기공들의 실시 예들을 보여주는 단면도들이다.
도 11 내지 도 13은 본 발명의 일 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법에 의해 분리된 질화물 반도체층을 포함하는 발광 다이오드 소자의 다른 실시 예를 도시한 사시도 및 단면도들이다.
도 14 내지 21은 본 발명의 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법을 보여주는 단면도들이다.
도 22는 본 발명의 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법에 의해 분리된 질화물 반도체층을 포함하는 발광 다이오드 소자의 일 실시 예를 도시한 단면도이다.
도 23은 성장 기판의 일측 표면에 스트라이프 패턴이 형성된 실시 예들을 보여주는 개념도이다.
도 24 내지 도 26은 본 발명의 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법에 의해 분리된 질화물 반도체층을 포함하는 발광 다이오드 소자의 다른 실시 예를 도시한 사시도 및 단면도들이다.
도 27은 본 발명의 또 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법을 보여주는 단면도이다.
도 28 내지 도 33은 본 발명의 또 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법을 보여주는 단면도이다.
도 34는 본 발명의 또 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법에 의해 분리된 질화물 반도체층을 포함하는 발광 다이오드 소자의 일 실시 예를 도시한 단면도이다.
도 35 내지 도 37은 본 발명의 또 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법에 의해 분리된 질화물 반도체층을 포함하는 발광 다이오드 소자의 다른 실시 예를 도시한 사시도 및 단면도들이다.1 to 6 are cross-sectional views illustrating a method of separating a growth substrate and a nitride semiconductor layer according to an embodiment of the present invention.
7 is a cross-sectional view of an LED device including a nitride semiconductor layer separated by a method of separating a growth substrate and a nitride semiconductor layer according to an embodiment of the present disclosure.
8 is a conceptual diagram of an ECE process.
9 and 10 are cross-sectional views illustrating embodiments of micropores formed by an ECE process.
11 to 13 are perspective views and cross-sectional views illustrating another embodiment of a light emitting diode device including a nitride semiconductor layer separated by a method of separating a growth substrate and a nitride semiconductor layer according to an embodiment of the present disclosure.
14 to 21 are cross-sectional views illustrating a method of separating a growth substrate from a nitride semiconductor layer according to another embodiment of the present invention.
FIG. 22 is a cross-sectional view of a light emitting diode device including a nitride semiconductor layer separated by a method of separating a growth substrate and a nitride semiconductor layer according to another embodiment of the present disclosure.
23 is a conceptual diagram illustrating an embodiment in which a stripe pattern is formed on one surface of a growth substrate.
24 to 26 are perspective views and cross-sectional views illustrating another embodiment of a light emitting diode device including a nitride semiconductor layer separated by a method of separating a growth substrate and a nitride semiconductor layer according to another embodiment of the present invention.
27 is a cross-sectional view illustrating a method of separating a growth substrate from a nitride semiconductor layer according to another embodiment of the present invention.
28 to 33 are cross-sectional views illustrating a method of separating a growth substrate from a nitride semiconductor layer according to another embodiment of the present invention.
34 is a cross-sectional view illustrating an LED device including a nitride semiconductor layer separated by a method of separating a growth substrate and a nitride semiconductor layer according to another exemplary embodiment of the present disclosure.
35 to 37 are perspective views and cross-sectional views showing another embodiment of a light emitting diode device including a nitride semiconductor layer separated by a method of separating a growth substrate and a nitride semiconductor layer according to another embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예들을 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1 내지 도 6은 본 발명의 일 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법을 보여주는 단면도들이다.1 to 6 are cross-sectional views illustrating a method of separating a growth substrate and a nitride semiconductor layer according to an embodiment of the present invention.
도 7은 본 발명의 일 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법에 의해 분리된 질화물 반도체층을 포함하는 발광 다이오드 소자를 도시한 단면도이다.7 is a cross-sectional view illustrating a light emitting diode device including a nitride semiconductor layer separated by a method of separating a growth substrate and a nitride semiconductor layer according to an exemplary embodiment of the present disclosure.
도 8은 ECE 공정의 개념도이다.8 is a conceptual diagram of an ECE process.
도 9 및 도 10은 ECE 공정으로 형성된 미세 기공들의 실시 예들을 보여주는 단면도들이다.9 and 10 are cross-sectional views illustrating embodiments of micropores formed by an ECE process.
도 1을 참조하여 설명하면, 본 발명의 일 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법은 우선, 성장 기판(110)을 준비한다.Referring to FIG. 1, in the method of separating the growth substrate and the nitride semiconductor layer according to an exemplary embodiment, first, the
상기 성장 기판(110)은 사파이어 기판, GaN 기판, 유리 기판, 실리콘 카바이드(SiC) 기판 또는 실리콘(Si) 기판 등일 수 있으나, 바람직하게는 상기 성장 기판(110)은 사파이어 기판 또는 GaN 기판일 수 있다.The
상기 성장 기판(110)을 MOCVD(metalorganic chemical vapour deposition) 등과 같은 에피 성장 장치의 챔버 내에 장입한 후, 상기 성장 기판(110) 상에 희생층(120)을 성장시킨다. 상기 희생층(120)은 불순물이 도핑된 GaN, 바람직하게는 n형 불순물이 고농도로 도핑된 n-GaN을 포함하여 이루어질 수 있다.The
도 2를 참조하여 설명하면, 상기 희생층(120) 내에 복수의 미세 기공(130)을 형성한다.Referring to FIG. 2, a plurality of
상기 미세 기공(130)들은 ECE(electro chemical etching)공정으로 형성할 수 있다.The fine pores 130 may be formed by an electro chemical etching (ESE) process.
이때, 상기 ECE 공정은 도 8에 도시된 바와 같이 상기 희생층(120)이 형성된 성장 기판(110)을 ECE 용액(112)에 담근 후, 전압을 인가하여 형성된 전기장에 의해 상기 미세 기공(130)들을 형성하는 공정일 수 있다.In this case, in the ECE process, as shown in FIG. 8, the
상기 ECE 용액(112)은 전해질 용액일 수 있으며, 바람직하게는 옥산살(oxalic acid), HF 또는 NaOH을 포함하는 전해질 용액일 수 있다.The
상기 ECE 공정은 상기 ECE 용액(112) 내에 음극 전극(114)을 구비하며, 상기 음극 전극(114)은 상기 ECE 용액(112) 내에 상기 희생층(120)을 담글 때 상기 희생층(120) 상에 구비되되, 일정 간격으로 이격되어 구비될 수 있도록 한다.The ECE process includes a
상기 ECE 공정은 상기 희생층(120)에 상기 ECE 용액(112)에 담근 후, 상기 희생층(120)에는 (+) 전원을 인가하고, 상기 음극 전극(114)에는 (-) 전원을 인가하여 진행할 수 있다.In the ECE process, after immersing the
상기 미세 기공(130)들은 상기 희생층(120)의 표면으로부터 상기 희생층(120)의 내부로 일정 깊이까지 형성될 수 있다. 상기 미세 기공(130)들의 형성 깊이 및 직경 등은 인가 전압, 공정 시간, 상기 희생층(120)의 도핑 농도 또는 ECE 용액의 온도를 조절함으로써 조절할 수 있다.The
이때, 상기 미세 기공(130)들은 도 8 및 도 9에 도시된 바와 같이 적어도 두 영역, 즉, 제1 미세 기공(132) 및 제2 미세 기공(134)을 포함하여 이루어질 수 있다. 상기 제2 미세 기공(134)은 상기 제1 미세 기공(132)에 비해 그 직경을 크게 하여 형성할 수 있다.In this case, the
상기 미세 기공(130)들을 상기 제1 미세 기공(132) 및 제2 미세 기공(134)으로 형성하는 이유는 상기 희생층(120)의 표면에 가까운 영역, 즉 상기 제1 미세 기공(132)은 직경이 작은 미세 기공들로 형성하고, 상기 희생층(120) 내부, 즉, 상기 제2 미세 기공(134)은 직경이 큰 미세 기공들로 형성하여, 이후, 상기 희생층(120) 상에 질화물 반도체층(150)을 재성장할 때, 상기 질화물 반도체층(150)에는 손상을 적게 주는 동시에 상기 희생층(120) 내부에는 그 크기가 큰 공동(160)을 형성하거나 공동(160)의 수가 많아지도록 하기 위해서이다.The reason for forming the
도 9에 도시된 미세 기공(130)들의 제조 방법은 상기 희생층(120)을 ECE 용액을 담근 후, 적어도 두 단계의 전압으로 상기 미세 기공(130)들을 형성함으로써 제1 미세 기공(132) 및 제2 미세 기공(134)을 형성할 수 있다.In the method of manufacturing the
즉, 상기 제1 미세 기공(132)을 제1 전압으로 형성한 후, 상기 제1 전압 보다 높은 전압인 제2 전압으로 상기 제2 미세 기공(134)을 형성함으로써 형성될 수 있다.That is, the
따라서, 도 9에 도시된 미세 기공(130)들의 제조 방법은 미세 기공(130)들을 형성함에 있어 인가 전압을 적어도 두 단계로 나누어 다르게 인가함으로써 형성될 수 있다.Therefore, the method of manufacturing the
도 10에 도시된 미세 기공(130)들의 제조 방법은 상기 희생층(120)을 형성함에 있어, 불순물의 농도가 상이한 제1 희생층(122) 및 제2 희생층(124)을 형성한 후, 상기 제1 희생층(122) 및 제2 희생층(124)이 형성된 성장 기판(110)을 ECE 용액에 담근 후 전원을 인가함으로써 제1 미세 기공(132) 및 제2 미세 기공(134)을 형성할 수 있다. 이때 상기 제1 희생층(122)은 상기 제2 희생층(124)에 비해 불순물의 농도가 더 높게 하여 형성하는 것이 바람직하다.In the method of manufacturing the
따라서, 도 10에 도시된 미세 기공(130)들의 제조 방법은 희생층(120)을 형성함에 있어, 불순물의 농도가 상이한 적어도 두 층의 희생층(120)을 형성하고, ECE 공정을 실시함으로써 형성될 수 있다.Therefore, in the method of manufacturing the
이때, 도 10에 도시된 미세 기공(130)들의 제조 방법은 상기 ECE 공정을 실시함에 있어, 인가 전압을 한 단계로 진행하는 것을 기본으로 하나, 인가 전압을 두 단계 이상으로 하여 진행할 수 있고, 또한, 상기 제1 미세 기공(132)의 크기를 더 크게 할 수도 있다.At this time, the method of manufacturing the
도 3을 참조하여 설명하면, 상기 미세 기공이 형성된 희생층(120) 상에 절연 패턴(140)을 형성한다.Referring to FIG. 3, an insulating
상기 절연 패턴(140)은 실리콘 산화물 또는 실리콘 질화물 등과 같은 절연 물질로 형성될 수 있다.The insulating
상기 절연 패턴(140)은 스트라이프 형태 또는 메쉬 형태로 오픈 영역을 구비할 수 있다.The insulating
상기 절연 패턴(140)은 그 너비, 두께 및 형태 등은 본 발명의 일 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법에 의해 분리된 질화물 반도체층을 이용하여 발광 다이오드 소자를 형성할 때, 다이싱을 고려하여 형성하고, 또한, 광 추출 효율을 고려하여 형성할 수 있다.The insulating
상기 절연 패턴(140)은 240㎚의 두께로 형성될 수 있다.The insulating
도 4를 참조하여 설명하면, 상기 절연 패턴(140)이 형성된 희생층(120) 상에 복수의 질화물 반도체층(150)을 형성한다. Referring to FIG. 4, a plurality of nitride semiconductor layers 150 are formed on the
상기 복수의 질화물 반도체층(150)은 상기 성장 기판(110)을 MOCVD 등과 같은 에피 성장 장치의 챔버 내에 재장입한 후, 재성장함으로써 이루어질 수 있다.The plurality of nitride semiconductor layers 150 may be made by re-growing the
즉, 상기 복수의 질화물 반도체층(150)은 상기 절연 패턴(140)의 오픈 영역에 의해 노출된 상기 희생층(120)의 표면으로부터 에피 성장하여 형성될 수 있다.That is, the plurality of nitride semiconductor layers 150 may be formed by epitaxial growth from the surface of the
이때, 상기 희생층(120)의 미세 기공(130)들은 상기 복수의 질화물 반도체층(150)이 에피 성장될 때, 복수의 공동(160)으로 형성될 수 있다.In this case, the
상기 복수의 공동(160)은 복수의 미세 기공(130)이 하나로 합쳐짐으로써 형성될 수도 있고, 하나의 미세 기공(130)이 확장되어 형성될 수도 있다.The plurality of cavities 160 may be formed by combining a plurality of
이때, 상기 복수의 질화물 반도체층(150)을 에피 성장시킬 때, 상기 에피 성장의 성장 온도 또는 주입되는 가스의 종류 및 유량을 조절하여 상기 공동(160)들의 크기, 위치 및 갯수 등을 조절할 수 있다. At this time, when epitaxially growing the plurality of nitride semiconductor layers 150, the size, position and number of the cavity 160 may be controlled by controlling the growth temperature of the epitaxial growth or the type and flow rate of the injected gas. .
상기 공동(160)들은 상기 희생층(120)의 상부 영역(이때, 상기 희생층(120)의 상부 영역은 상기 복수의 질화물 반도체층(150)과 접하는 계면에 가까운 영역을 의미함)에 주로 형성될 수 있다.The cavities 160 are mainly formed in an upper region of the sacrificial layer 120 (in this case, an upper region of the
상기 공동(160)들은 상기 희생층(120)의 영역 중 상기 복수의 질화물 반도체층(150)과 가까운 영역에 존재하는 것에 비해 먼 곳에 존재하는 것이 그 크기가 더 크며, 상기 복수의 질화물 반도체층(150)과 멀어질 수 록 그 크기는 커지는 형태로 구비될 수 있다.The cavities 160 are larger in size than those in the region of the
한편, 도 4에서는 상기 복수의 질화물 반도체층(150)이 제1 질화물 반도체층(152) 및 제2 질화물 반도체층(154)을 포함하여 이루어진 것으로 도시하고 있으나, 단일층일 수도 있으며, 셋 층 이상의 복수 층으로 이루어질 수 있다.In FIG. 4, the plurality of nitride semiconductor layers 150 includes the first
상기 제1 질화물 반도체층(152)은 버퍼층일 수 있고, 상기 제2 질화물 반도체층(154)은 적어도 활성층을 포함하는 반도체층일 수 있다.The first
즉, 상기 제1 질화물 반도체층(152)은 n형 불순물이 도핑된 n-GaN층 또는 불순물이 도핑되지 않은 μ-GaN층일 수 있다.That is, the first
상기 제2 질화물 반도체층(154)은 제1형 반도체층(미도시), 활성층(미도시) 및 제2형 반도체층(미도시)을 포함하여 이루어질 수 있다.The second
이때, 상기 제1형 반도체층(미도시)은 제1형 불순물, 예컨대, N형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체층, 즉, N-GaN층일 수 있다.In this case, the first type semiconductor layer (not shown) is a III-N-based compound semiconductor doped with a first-type impurity, for example, an N-type impurity, such as (Al, In, Ga) N-based group III nitride semiconductor layer. That is, it may be an N-GaN layer.
상기 활성층(미도시)은 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체층으로 이루어질 수 있으며, 단일 층 또는 복수 층으로 이루어질 수 있고, 적어도 일정 파장의 광을 발광할 수 있다. 또한, 상기 활성층(미도시)은 하나의 웰층(미도시)을 포함하는 단일 양자웰 구조일 수도 있고, 웰층(미도시)과 장벽층(미도시)이 교대로 반복되어 적층된 구조인 다중 양자웰 구조로 구비될 수 있다. 이때, 상기 웰층(미도시) 또는 장벽층(미도시)은 각각 또는 둘 다 초격자 구조로 이루어질 수 있다.The active layer (not shown) may be formed of a III-N-based compound semiconductor, such as (Al, Ga, In) N semiconductor layer, may be formed of a single layer or a plurality of layers, and may emit light of at least a predetermined wavelength. have. In addition, the active layer (not shown) may be a single quantum well structure including one well layer (not shown), or a multiple quantum structure in which a well layer (not shown) and a barrier layer (not shown) are alternately stacked. It may be provided in a well structure. In this case, the well layer (not shown) or the barrier layer (not shown) may be formed of a superlattice structure, respectively or both.
상기 제2형 반도체층(미도시)은 제2형 불순물, 예컨대, P형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 계열의 Ⅲ족 질화물 반도체층, 즉, P-GaN층일 수 있다.The second type semiconductor layer (not shown) may be a III-N type compound semiconductor doped with a second type impurity, for example, a P type impurity, such as a (Al, Ga, In) N type III nitride semiconductor layer, that is, , P-GaN layer.
상기 제2 질화물 반도체층(154)은 초격자층(미도시) 또는 전자 브로킹층(미도시)를 더 포함할 수 있다.The second
이어서, 상기 복수의 질화물 반도체층(150) 상에 지지 기판(170)을 부착한다.Subsequently, the
상기 지지 기판(170)은 사파이어 기판, GaN 기판, 유리 기판, 실리콘카바이드 기판 또는 실리콘 기판일 수도 있고, 금속 물질로 이루어진 도전성 기판일 수도 있고, PCB 등과 같은 회로 기판일 수도 있으며, 세라믹을 포함하는 세라믹 기판일 수도 있다.The
이때, 도 4에서 도시하고 있지 않지만, 상기 복수의 질화물 반도체층(150)과 지지 기판(170) 사이에 본딩층(미도시)을 구비하여 상기 복수의 질화물 반도체층(150)과 지지 기판(170)을 접합할 수도 있다.Although not shown in FIG. 4, a bonding layer (not shown) is provided between the plurality of nitride semiconductor layers 150 and the
도 5를 참조하여 설명하면, 상기 성장 기판(110)과 질화물 반도체층(150)들을 분리하는 공정을 진행한다.Referring to FIG. 5, a process of separating the
본 실시 예에서는 상기 복수의 공동(160)이 구비된 상기 희생층(120)에 기계적 스트레스를 가해 상기 공동(160)들을 따라 파괴가 전파되어 상기 희생층(120)이 도 5에 도시된 바와 같이 분리됨으로써 상기 성장 기판(110)과 상기 질화물 반도체층(150)들이 구비된 지지 기판(170)이 분리될 수 있다.In the present embodiment, mechanical stress is applied to the
도 6을 참조하여 설명하면, 상기 성장 기판(110)이 분리된 상기 질화물 반도체층(150)들이 구비된 지지 기판(170)에서 상기 절연 패턴(140)을 제거하는 공정을 진행할 수 있다.Referring to FIG. 6, the process of removing the insulating
이때, 상기 성장 기판(110)이 분리되면서 상기 질화물 반도체층(150), 정확하게는 상기 질화물 반도체층(150)과 절연 패턴(140) 상에 상기 희생층(120)의 일부가 잔류하고, 상기 절연 패턴(140)을 제거하는 공정으로 상기 절연 패턴(140)을 제거할 때, 도 6에 도시된 바와 같이 상기 질화물 반도체층(150) 상에 성장된 상기 희생층(120)의 일부는 잔류할 수 있다.In this case, as the
상기 잔류하는 희생층(120)의 일부의 표면인 제1 표면(126)은 도 5 및 도 6에 도시된 바와 같이 거칠기가 거칠게 형성될 수 있다. 이는 상기 제1 표면(126)은 상기 공동(160)들의 내부 표면 또는 파괴가 전파되어 파단된 상기 희생층(120)의 표면이 노출되어 형성되기 때문이다.The
또한, 상기 절연 패턴(140)이 제거되어 노출된 제1 질화물 반도체층(152)의 표면인 제2 표면(156) 역시 도 6에 도시된 바와 같이 거칠기가 거칠게 형성될 수 있다. 이는 상기 제2 표면(156)이 상기 절연 패턴(140)의 제거에 의해 노출된 표면이므로 상기 절연 패턴(140)을 식각하는 식각 용액 등에 의해 그 표면이 거칠게 형성되기 때문이다.In addition, the
이때, 상기 제1 표면(126)과 제2 표면(156)은 서로 다른 거칠기를 가질 수 있데, 이는 상기 제1 표면(126)과 제2 표면(156)이 서로 다른 층에서 형성되고, 다른 공정으로 형성되기 때문이다. At this time, the
도 7을 참조하여 설명하면, 도 1 내지 도 6을 참조하여 설명한 본 발명의 일 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법에 의해 상기 지지 기판(170) 상에 상기 질화물 반도체층(150)들 및 상기 질화물 반도체층(150) 상에 구비된 상기 잔류하는 희생층(120)의 일부를 이용하여 발광 다이오드 소자를 제조할 수 있다.Referring to FIG. 7, the nitride semiconductor layer (on the support substrate 170) is formed on the
즉, 상기 잔류하는 희생층(120)의 일부 및 상기 질화물 반도체층(150)들을 메사 식각하여 상기 질화물 반도체층(150)들의 일부, 예컨대, 상기 제2 질화물 반도체층(154)의 제1형 반도체층(미도시)의 일부가 노출되도록 하는 메사 식각 공정, 상기 노출된 상기 제2 질화물 반도체층(154)의 제1형 반도체층(미도시)의 일부 상에 제1 전극(182)과 상기 질화물 반도체층(150)들 상에 제2 전극(184)을 형성하는 전극 형성 공정 및 상기 지지 기판(170)을 다이싱하여 개별의 발광 다이오드 소자를 제조하는 지지 기판 다이싱 공정 등을 실시하여 발광 다이오드 소자를 제조할 수 있다.In other words, a portion of the remaining
이때, 상기 발광 다이오드 소자는 상기 성장 기판(110)의 분리 또는 상기 절연 패턴(140)의 제거 공정 등에 의해 상기 질화물 반도체층(150)들의 표면 또는 상기 잔류하는 희생층(120)의 일부의 표면은 요철(186)을 형성하고, 그 표면이 거칠게 형성되어 있어, 상기 지지 기판(170) 상의 상기 질화물 반도체층(150)들 최상부의 표면은 요철(186) 및 거칠기가 거친 표면(126,156)을 구비하게 된다.In this case, the light emitting diode device may have a surface of the nitride semiconductor layers 150 or a part of the remaining
이로 인해, 상기 질화물 반도체층(150)들 상부의 표면으로 광이 추출되는 경우 광 추출 효율이 높아질 수 있다.Therefore, when light is extracted to the surfaces of the nitride semiconductor layers 150, the light extraction efficiency may be increased.
한편, 분리된 상기 성장 기판(110)은 그 표면에 잔류하는 희생층(120)의 일부 등을 제거하는 세정 공정을 진행한 후, 재사용될 수 있다.Meanwhile, the separated
도 11 내지 도 13은 본 발명의 일 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법에 의해 분리된 질화물 반도체층을 포함하는 발광 다이오드 소자의 다른 실시 예를 도시한 사시도 및 단면도들이다.11 to 13 are perspective views and cross-sectional views illustrating another embodiment of a light emitting diode device including a nitride semiconductor layer separated by a method of separating a growth substrate and a nitride semiconductor layer according to an embodiment of the present disclosure.
이때, 도 11은 도 12의 A-A'선을 따라 절취한 단면도이고, 도 13은 도 12의 B-B'선을 따라 절취한 단면도이다.11 is a cross-sectional view taken along the line AA ′ of FIG. 12, and FIG. 13 is a cross-sectional view taken along the line B-B ′ of FIG. 12.
도 11을 참조하여 설명하면, 도 1 내지 도 6을 참조하여 설명한 본 발명의 일 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법에 의해 상기 지지 기판(170) 상에 상기 질화물 반도체층(150)들 및 상기 질화물 반도체층(150) 상에 구비된 상기 잔류하는 희생층(120)의 일부를 이용하여 발광 다이오드 소자를 제조할 수 있다.Referring to FIG. 11, the nitride semiconductor layer (on the support substrate 170) is formed on the
즉, 상기 질화물 반도체층(150)을 구비한 상기 지지 기판(170) 상에 층간 절연막(142)을 형성한다.That is, an
이때, 상기 질화물 반도체층(150)은 복수 개로 분리될 수 있다. 상기 질화물 반도체층(150)의 분리는 상기 메사 식각 등을 이용하여 상기 질화물 반도체층(150)의 일부를 식각하여 상기 지지 기판(170)을 노출시켜 이룰 수 있다.In this case, the
도 11에서는 메사 식각 등에 의해 상기 질화물 반도체층(150)의 측면이 노출되어 상기 층간 절연막(142)이 이를 덮는 형태로 구비되어 있으나, 상기 질화물 반도체층(150)을 분리하지 않은 경우에는 상기 층간 절연막(142)은 상기 질화물 반도체층(150)의 상부를 덮는 형태로 구비될 수 있다.In FIG. 11, the side surface of the
상기 층간 절연막(142)은 개구부(144)를 구비할 수 있다. 상기 개구부(144)는 이후 설명되는 전극 연장부(188b)가 형성될 영역에만 구비될 수 있다. The interlayer insulating
상기 층간 절연막(142)은 하부의 질화물 반도체층(150), 특히 최상부의 상기 제1 질화물 반도체층(152)을 보호하기 위해 구비될 수 있다. 물론 상기 층간 절연막(142)은 필요에 따라 생략될 수 있다.The interlayer insulating
도 12 및 도 13을 참조하여 설명하면, 상기 개구부(144)를 구비한 상기 층간 절연막(142)이 형성된 상기 지지 기판(170) 상에 상기 상부 전극부(188)를 형성한다.12 and 13, the
상기 상부 전극부(188)의 상부 전극(188a)은 상기 층간 절연막(142) 상에 형성하고, 상기 전극 연장부(188b)는 상기 층간 절연막(142)의 개구부(144) 내에 형성한다.The
따라서, 상기 전극 연장부(188b)는 제1 질화물 반도체층(152)과 직접 접촉하여 전기적으로 연결되고, 상기 상부 전극(188a)은 상기 제1 질화물 반도체층(152)과 직접 접촉하지 않고, 상기 전극 연장부(188b)를 통해 전기적으로 연결될 수 있다.Accordingly, the
이때, 상기 전극 연장부(188b)는 하나 또는 복수 개 형성될 수 있다. 즉, 본 실시 예에서는 두 개의 전극 연장부(188b)를 구비하는 것으로 도시하고 있으나, 하나만 구비될 수 있고, 또한 셋 이상의 전극 연장부(188b)를 구비할 수도 있다.In this case, one or
이어서, 상기 지지 기판(170)을 분리하는 지지 기판 분리 공정 또는 상기 지지 기판(170)과 그 상부에 구비된 상기 질화물 반도체층(150)을 분리하는 분리 공정 등을 진행하여 도 12에 도시된 바와 같은 발광 다이오드 칩을 복수 개 제조할 수 있다.Subsequently, as shown in FIG. 12, a support substrate separation process for separating the
도 14 내지 21은 본 발명의 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법을 보여주는 단면도들이다.14 to 21 are cross-sectional views illustrating a method of separating a growth substrate from a nitride semiconductor layer according to another embodiment of the present invention.
도 22는 본 발명의 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법에 의해 분리된 질화물 반도체층을 포함하는 발광 다이오드 소자를 도시한 단면도이다.FIG. 22 is a cross-sectional view illustrating a light emitting diode device including a nitride semiconductor layer separated by a method of separating a growth substrate and a nitride semiconductor layer according to another exemplary embodiment of the present disclosure.
도 23은 성장 기판의 일측 표면에 스트라이프 패턴이 형성된 실시 예들을 보여주는 개념도이다.23 is a conceptual diagram illustrating an embodiment in which a stripe pattern is formed on one surface of a growth substrate.
도 14를 참조하여 설명하면, 본 발명의 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법은 우선, 성장 기판(210)을 준비한다.Referring to FIG. 14, in the method of separating the growth substrate and the nitride semiconductor layer according to another embodiment of the present disclosure, first, the
이어서, 상기 성장 기판(210)의 일측 표면에 스트라이프 패턴(212)을 형성한다.Subsequently, a
상기 스트라이프 패턴(212)은 상기 성장 기판(210)의 일측 표면을 일정 깊이로 식각하여 바닥면(212a) 및 경사면(212b)을 포함하는 홈을 형성함으로써 형성될 수 있다.The
상기 스트라이프 패턴(212)은 상기 성장 기판(210)의 일측 표면 상에 마스크 패턴을 형성하고, 건식 식각함으로써 형성될 수 있다.The
이때, 상기 스트라이프 패턴(212)은, 도 23의 (a)에 도시된 바와 같이, 상기 성장 기판(210)이 사파이어 기판인 경우, 상기 사파이어 기판의 방향과 60 내지 90도 방향(도 23의 (a)에서는 90도 방향인 것을 도시)이 되도록 형성한다.In this case, as illustrated in FIG. 23A, when the
또한, 상기 스트라이프 패턴(212)은, 도 23의 (b)에 도시된 바와 같이, 상기 성장 기판(210)이 GaN 기판인 경우, 상기 GaN 기판의 방향과 60도 방향이 되도록 형성한다.In addition, as shown in FIG. 23B, when the
이는 상기 스트라이프 패턴(212)이 형성된 상기 성장 기판(210)에 희생층(220)이 에피 성장할 때, 상기 스트라이프 패턴(212)의 양측의 상기 성장 기판(210)의 표면으로부터 상기 희생층(220)의 일부분이 성장하고, 상기 성장된 상기 희생층(220)의 일부분들이 각각 측면 성장하여 하나의 층으로 합쳐져 희생층(220)을 형성하기 때문이다. 즉, 상기에서 상술한 바와 같은 방향으로 상기 스트라이프 패턴(212)을 형성하는 경우, 상기 희생층(220)이 잘 머지(merge)되기 때문이다.This is because when the
이어서, 상기 스트라이프 패턴(212)의 바닥면(212a) 상에 성장 억제층(214)을 형성한다. 이는 이후, 상기 성장 기판(210) 상에 희생층(220)을 성장시킬 때, 상기 스트라이프 패턴(212)의 경사면(212b) 상에서는 상기 희생층(220)이 성장되지 않으나, 상기 스트라이프 패턴(212)의 바닥면(212a) 상에는 성장이 이루어질 수 있기 때문에 이를 방지하기 위해서이다.Next, a
상기 성장 억제층(214)은 실리콘 산화물 또는 실리콘 질화물 등과 같은 절연 물질로 형성될 수 있다The
도 15를 참조하여 설명하면, 상기 스트라이프 패턴(212)이 형성된 상기 성장 기판(210) 상에 희생층(220)을 성장시킨다.Referring to FIG. 15, the
상기 희생층(220)은 상기 성장 기판(210)을 MOCVD 등과 같은 에피 성장 장치의 챔버 내에 장입한 후, 에피 성장으로 성장시킨다. 상기 희생층(220)은 불순물이 도핑된 GaN, 바람직하게는 n형 불순물이 고농도로 도핑된 n-GaN을 포함하여 이루어질 수 있다.The
상기 희생층(220)을 형성할 때, 상기 희생층(220)의 성장 조건, 즉, 주입되는 가스들의 유량, 성장 온도 또는 성장 압력 등을 조절하여 상기 성장 억제층(214) 상에 형성된 희생층(220)의 일부 면(222)이 균일하도록 형성한다. 이는 상기 희생층(220)이 측면 성장하는 동안 상기 희생층(220)의 일부 면(222)이 균일하지 않으면, 식각이 상기 희생층(220)의 식각이 불균일하게 되어 상기 성장 기판(210)의 분리가 용이하지 않을 수 있기 때문이다.When the
본 실시 예에서는 상기 스트라이프 패턴(212)을 건식 식각하여 형성할 때, 상기 스트라이프 패턴(212)의 바닥면(212a) 상에서의 성장을 억제하기 위해 상기 성장 억제층(214)이 필요한 것으로 설명하고 있으나, 상기 바닥면(212a)에 요철이 형성되어 있거나, 상기 스트라이프 패턴(212)의 바닥면(212a)의 깊이가 깊은 경우에는 상기 성장 억제층(214)을 형성할 필요가 없을 수 있다.In the present embodiment, when the
이는 상기 희생층(220)을 형성할 때, 상기 바닥면(212a)에 요철이 형성된 경우에는 상기 바닥면(212a) 상에 성장이 발생하지 않고, 상기 바닥면(212a)의 깊이가 깊은 경우에는 성장이 잘 일어 나지 않을 뿐만 아니라 성장이 일어나도 상기 희생층(220)에는 영향을 주지 못하기 때문이다.When the
도 16을 참조하여 설명하면, 상기 희생층(220) 내에 복수의 미세 기공(230)을 형성한다.Referring to FIG. 16, a plurality of
상기 미세 기공(230)들은 도 2, 도 8 및 도 9를 참조하여 설명한 제1 미세 기공(132) 및 제2 미세 기공(134)을 포함하는 미세 기공(130)과 동일한 형태로 이루어질 수 있다. 그러므로 상기 미세 기공(230)을 형성하는 자세한 설명을 생략한다.The
도 17을 참조하여 설명하면, 상기 희생층(220) 상에 절연 패턴(240)을 형성한다.Referring to FIG. 17, an insulating
상기 절연 패턴(240)은 실리콘 산화물 또는 실리콘 질화물 등과 같은 절연 물질로 형성될 수 있다.The insulating
상기 절연 패턴(240)은 스트라이프 형태 또는 메쉬 형태로 오픈 영역을 구비할 수 있다.The insulating
이어서, 상기 절연 패턴(240)이 형성된 희생층(220) 상에 복수의 질화물 반도체층(250)을 형성한다. Subsequently, a plurality of nitride semiconductor layers 250 are formed on the
상기 복수의 질화물 반도체층(250)은 상기 성장 기판(210)을 MOCVD 등과 같은 에피 성장 장치의 챔버 내에 재장입한 후, 재성장함으로써 이루어질 수 있다.The plurality of nitride semiconductor layers 250 may be formed by remounting the
즉, 상기 복수의 질화물 반도체층(250)은 상기 절연 패턴(240)의 오픈 영역에 의해 노출된 상기 희생층(220)의 표면으로부터 에피 성장하여 형성될 수 있다.That is, the plurality of nitride semiconductor layers 250 may be formed by epitaxially growing from the surface of the
이때, 상기 희생층(220)의 미세 기공(230)들은 상기 복수의 질화물 반도체층(250)이 에피 성장될 때, 복수의 공동(260)으로 형성될 수 있다.In this case, the
상기 복수의 공동(260)은 복수의 미세 기공(230)이 하나로 합쳐짐으로써 형성될 수도 있고, 하나의 미세 기공(230)이 확장되어 형성될 수도 있다.The plurality of
이때, 상기 복수의 질화물 반도체층(250)을 에피 성장시킬 때, 상기 에피 성장의 성장 온도 또는 주입되는 가스의 종류 및 유량을 조절하여 상기 공동(260)들의 크기, 위치 및 갯수 등을 조절할 수 있다. At this time, when epitaxially growing the plurality of nitride semiconductor layers 250, the size, position and number of the
상기 공동(260)들은 상기 희생층(220)의 상부 영역(이때, 상기 희생층(220)의 상부 영역은 상기 복수의 질화물 반도체층(250)과 접하는 계면에 가까운 영역을 의미함)에 주로 형성될 수 있다.The
상기 공동(260)들은 상기 희생층(220)의 영역 중 상기 복수의 질화물 반도체층(250)과 가까운 영역에 존재하는 것에 비해 먼 곳에 존재하는 것이 그 크기가 더 크며, 상기 복수의 질화물 반도체층(250)과 멀어질 수 록 그 크기는 커지는 형태로 구비될 수 있다.The
한편, 도 17에서는 상기 복수의 질화물 반도체층(250)이 제1 질화물 반도체층(252) 및 제2 질화물 반도체층(254)을 포함하여 이루어진 것으로 도시하고 있으나, 단일 층일 수도 있으며, 셋 층 이상의 복수 층으로 이루어질 수 있다.Meanwhile, although FIG. 17 illustrates that the plurality of nitride semiconductor layers 250 include the first
상기 제1 질화물 반도체층(252)은 버퍼층일 수 있고, 상기 제2 질화물 반도체층(254)은 적어도 활성층을 포함하는 반도체층일 수 있다.The first
즉, 상기 제1 질화물 반도체층(252)은 n형 불순물도 도핑된 n-GaN층 또는 불순물이 도핑되지 않은 μ-GaN층일 수 있다.That is, the first
상기 제2 질화물 반도체층(254)은 제1형 반도체층(미도시), 활성층(미도시) 및 제2형 반도체층(미도시)을 포함하여 이루어질 수 있다. 또한, 상기 제2 질화물 반도체층(154)은 초격자층(미도시) 또는 전자 브로킹층(미도시)를 더 포함할 수 있다.The second
상기 제1형 반도체층(미도시), 활성층(미도시), 제2형 반도체층(미도시), 초격자층(미도시) 및 전자 브로킹층(미도시)은 본 발명의 일 실시 예에서 자세히 설명하고 있음으로 자세한 설명은 생략한다.The first type semiconductor layer (not shown), the active layer (not shown), the second type semiconductor layer (not shown), the superlattice layer (not shown), and the electronic blocking layer (not shown) may be used in an embodiment of the present invention. Detailed description is omitted since it is described in detail.
도 18 및 도 19를 참조하여 설명하면, 적어도 상기 질화물 반도체층(250)을 메사 식각을 실시하여 메사 라인(270)을 형성한다.Referring to FIGS. 18 and 19, at least the
상기 메사 라인(270)은 상기 희생층(220)을 식각하는 식각 용액을 주입하기 위한 것으로 적어도 상기 희생층(220)에 연결되도록 형성하는 것이 바람직하다.The
이때, 본 실시 예에서는 상기 성장 기판(210)의 일측 표면에 스트라이프 패턴(212)이 형성되어 있음으로 상기 메사 라인(270)은 상기 질화물 반도체층(250) 및 희생층(220)을 식각하여 상기 공동(260)들과 상기 스트라이프 패턴(212)까지 연결된 형태로 구비될 수 있다.In this embodiment, since the
본 실시의 변형으로 상기 성장 기판(210)에 상기 스트라이프 패턴(212)이 형성되지 않은 경우에는 상기 메사 라인(270)은 상기 희생층(220)의 공동(260)들까지 연결된 형태로 구비될 수도 있다.When the
상기 메사 라인(270)은, 도 19에 개시하고 있는 바와 같이, 상기 성장 기판(210) 전체에 걸쳐 형성될 수 있다.As shown in FIG. 19, the
즉, 상기 성장 기판(210)을 평면으로 보았을 때, 일측 끝단에서 타측 끝단으로 상기 메사 라인(270)이 형성될 수 있다. 상기 메사 라인(270)은 상기 성장 기판(210) 상에 수직 또는 수평 방향으로 반복하여 배치되어 구비된 스트라이프 형태로 구비될 수 있다.That is, when the
또한, 상기 메사 라인(270)이 상기 성장 기판(210) 상에 수직 방향과 수평 방향으로 반복하여 배치되어 구비되어 수직 방향의 메사 라인(270)들과 수평 방향의 메사 라인(270)들이 서로 교차되어 구비되는 메쉬(mesh) 형태(도 19 참조)로 구비될 수 있다.In addition, the
한편, 상기 메사 라인(270)들은 상기 스트라이프 패턴(212)과 서로 교차하도록 형성될 수 있다. 즉, 상기 메사 라인(270)의 형성 방향과 상기 스트라이프 패턴(212)의 형성 방향이 서로 평행하지 않도록 형성할 수 있다.The mesa lines 270 may be formed to cross the
이는 상기 메사 라인(270)들이 상기 스트라이프 패턴(212)과 보다 많이 연결되도록 하여 상기 메사 라인(270)을 통해 주입되는 식각 용액이 상기 성장 기판(210)의 표면에 골고루 주입될 수 있도록 하기 위해서이다.This is to allow the
도 20을 참조하여 설명하면, 상기 복수의 질화물 반도체층(250) 상에 지지 기판(280)을 부착한다.Referring to FIG. 20, the
상기 지지 기판(280)은 사파이어 기판, GaN 기판, 유리 기판, 실리콘카바이드 기판 또는 실리콘 기판일 수도 있고, 금속 물질로 이루어진 도전성 기판일 수도 있고, PCB 등과 같은 회로 기판일 수도 있으며, 세라믹을 포함하는 세라믹 기판일 수도 있다.The
이때, 도 20에서 도시하고 있지 않지만, 상기 복수의 질화물 반도체층(250)과 지지 기판(280) 사이에 본딩층(미도시)을 구비하여 상기 복수의 질화물 반도체층(250)과 지지 기판(280)을 체결하는 역할을 할 수도 있다.In this case, although not illustrated in FIG. 20, a bonding layer (not shown) is provided between the plurality of nitride semiconductor layers 250 and the
이어서, 상기 성장 기판(210)과 질화물 반도체층(250)들을 분리하는 공정을 진행한다.Subsequently, a process of separating the
상기 분리 공정은 상기 메사 라인(270)을 통해 식각 용액을 주입하여 상기 희생층(220)을 식각함으로써 이루어질 수 있다.The separation process may be performed by etching the
상기 식각 용액은 상기 메사 라인(270)을 통해 상기 스트라이프 패턴(212)으로 주입됨으로써, 상기 스트라이프 패턴(212) 상에 위치한 상기 희생층(220)의 일정 영역(224)이 먼저 식각된다. 이때, 식각되는 상기 희생층(220)의 일정 영역(224)은 그 단면이 사다리꼴 형태일 수 있다. 그러므로 상기 절연 패턴(240)을 형성할 때, 상기 희생층(220)의 사다리꼴 형태의 식각 영역을 감안하여 적절한 오픈 영역을 구비하도록 형성할 수 있다.The etching solution is injected into the
이때, 상기 식각 용액은 NaOH 및 H2O2를 포함하여 이루어질 수 있으며, 상기 식각 용액은 NaOH : H2O2 : 초순수가 80 : 80 : 300(단위는 cc)의 비율로 포함되어 이루어질 수 있다.In this case, the etching solution may be made of NaOH and H 2 O 2 , the etching solution may be made of NaOH: H 2 O 2 : ultrapure water is included in the ratio of 80: 80: 300 (unit cc). .
상기 식각 공정은 60도에서 30분 동안 진행함으로써 상기 희생층(220)이 식각되어 분리된다. 이때, 상기 희생층(220)은 상기 공동(260)들을 구비하고 있고, 이로 인해 상기 희생층(220)이 보다 용이하게 식각 용액에 의해 식각됨으로써 상기 분리 공정이 손쉽게 이루어질 수 있다The etching process is performed at 60 degrees for 30 minutes to etch and separate the
상기 분리 공정을 변형될 수 있다. 즉, 상기 식각 공정의 식각 시간을 줄이는 등의 방법으로 상기 희생층(220)을 완전히 분리하지 않은 상태로 식각 공정을 완료하고, 상기 희생층(220)에 기계적 스트레스를 인가하는 공정을 더 진행하여 상기 성장 기판(210)을 분리하는 방법으로 분리 공정을 진행할 수도 있다.The separation process can be modified. That is, the etching process is completed in a state in which the
도 21을 참조하여 설명하면, 상기 성장 기판(210)을 상기 질화물 반도체층(250)으로부터 분리한 후, 상기 절연 패턴(240)을 제거하는 공정을 진행할 수 있다.Referring to FIG. 21, after removing the
이때, 상기 절연 패턴(240)이 실리콘 산화물로 이루어진 경우에는 BOE(buffered oxide etchant)을 이용하여 제거할 수 있다.In this case, when the insulating
상기 질화물 반도체층(150)의 표면은 상기 절연 패턴(240)의 제거에 의해 요철을 형성하고, 상기 희생층(220)을 식각하는 식각 용액 및 상기 절연 패턴(240)을 식각하는 BOE 등에 의해 거칠게 형성될 수 있다.The surface of the
상기 절연 패턴(240)을 제거한 후, 상기 분리된 표면에 금속성 물질, 예컨대 금속성 Ga을 제거하기 위해 HCl, NaOH 또는 H3SO4와 H2O2의 혼합물 중 어느 하나를 포함하는 용액에 담그는 공정을 더 진행할 수도 있다.After removing the insulating
이때, 도 20 및 도 21에서는 상기 희생층(220)은 상기 식각 용액으로 식각하고, 상기 성장 기판(210)을 분리한 후, 상기 절연 패턴(240)은 BOE로 식각하여 제거하는 것으로 도시하고 설명하고 있으나, 상기 메사 라인(270)에 식각 용액을 주입하지 않고, 상기 BOE를 주입하여 상기 스트라이프 패턴(212) 및 공동(260)을 통해 상기 절연 패턴(240)을 식각하여 상기 지지 기판(210)을 상기 질화물 반도체층(250)으로부터 분리하는 동시에 상기 절연 패턴(240)을 제거하는 공정을 진행할 수 있다.20 and 21 illustrate that the
상기 식각 용액에 의해 상기 희생층(220)의 일정 영역(224)이 식각됨으로써 노출되는 상기 제1 질화물 반도체층(252)의 표면인 제3 표면(256)은 도 21에 도시된 바와 같이 거칠기가 거칠게 형성될 수 있다. 이는 상기 제3 표면(256)은 상기 식각 용액에 의해 상기 제1 질화물 반도체층(252)의 표면이 일부 식각되기 때문이다.As shown in FIG. 21, the
또한, 상기 절연 패턴(240)이 제거되어 노출된 제1 질화물 반도체층(252)의 표면인 제4 표면(258) 역시 도 21에 도시된 바와 같이 거칠기가 거칠게 형성될 수 있다. 이는 상기 제4 표면(258)이 상기 절연 패턴(240)의 제거에 의해 노출된 표면이므로 상기 절연 패턴(240)을 식각하는 식각 용액 등에 의해 그 표면이 거칠게 형성되기 때문이다.In addition, the
이때, 상기 제3 표면(256)과 제4 표면(258)은 서로 다른 거칠기를 가질 수 있는데, 이는 상기 제3 표면(256)과 제4 표면(258)이 서로 다른 공정으로 형성되기 때문이다. In this case, the
도 22를 참조하여 설명하면, 도 14 내지 도 21을 참조하여 설명한 본 발명의 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법에 의해 상기 지지 기판(280) 상에 구비된 상기 질화물 반도체층(250)들을 이용하여 발광 다이오드 소자를 제조할 수 있다.Referring to FIG. 22, the nitride semiconductor provided on the
즉, 상기 질화물 반도체층(250)들을 메사 식각하여 상기 질화물 반도체층(250)들의 일부, 예컨대, 상기 제2 질화물 반도체층(254)의 제1형 반도체층(미도시)의 일부가 노출되도록 하는 메사 식각 공정, 상기 노출된 상기 제2 질화물 반도체층(254)의 제1형 반도체층(미도시)의 일부 상에 제1 전극(292)과 상기 질화물 반도체층(250)들 상에 제2 전극(294)을 형성하는 전극 형성 공정 및 상기 지지 기판(280)을 다이싱하여 개별의 발광 다이오드 소자를 제조하는 지지 기판 다이싱 공정 등을 실시하여 발광 다이오드 소자를 제조할 수 있다.That is, the nitride semiconductor layers 250 may be mesa-etched to expose a portion of the nitride semiconductor layers 250, for example, a portion of the first type semiconductor layer (not shown) of the second
이때, 상기 발광 다이오드 소자는 상기 성장 기판(210)의 분리 또는 상기 절연 패턴(240)의 제거 공정 등에 의해 상기 질화물 반도체층(250)들의 표면은 요철(296)을 형성하고 그 표면이 거칠게 형성되어 있어, 상기 지지 기판(280) 상의 상기 질화물 반도체층(250)들 상부의 표면은 요철(296) 및 거칠기가 거친 표면(256, 258)을 구비하게 된다. 이로 인해, 상기 질화물 반도체층(250)들 최상부의 표면으로 광이 추출되는 경우 광 추출 효율이 높아질 수 있다.In this case, in the light emitting diode device, the surfaces of the nitride semiconductor layers 250 are formed with
한편, 분리된 상기 성장 기판(210)은 그 표면에 잔류하는 희생층(220)의 일부 등을 제거하는 세정 공정을 진행한 후, 재사용될 수 있다.Meanwhile, the separated
도 24 내지 도 26은 본 발명의 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법에 의해 분리된 질화물 반도체층을 포함하는 발광 다이오드 소자의 다른 실시 예를 도시한 사시도 및 단면도들이다.24 to 26 are perspective views and cross-sectional views illustrating another embodiment of a light emitting diode device including a nitride semiconductor layer separated by a method of separating a growth substrate and a nitride semiconductor layer according to another embodiment of the present invention.
이때, 도 24는 도 25의 A-A'선을 따라 절취한 단면도이고, 도 26은 도 25의 B-B'선을 따라 절취한 단면도이다.24 is a cross-sectional view taken along the line AA ′ of FIG. 25, and FIG. 26 is a cross-sectional view taken along the line B-B ′ of FIG. 25.
도 24를 참조하여 설명하면, 도 14 내지 도 21을 참조하여 설명한 본 발명의 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법에 의해 상기 지지 기판(280) 상에 구비된 상기 질화물 반도체층(250)들을 이용하여 발광 다이오드 소자를 제조할 수 있다.Referring to FIG. 24, the nitride semiconductor provided on the
즉, 상기 질화물 반도체층(250)을 구비한 상기 지지 기판(280) 상에 층간 절연막(242)을 형성한다.In other words, an
이때, 상기 질화물 반도체층(250)은 상기 메사 라인(270)에 의해 복수 개로 분리된 채로 상기 지지 기판(280) 상에 구비될 수 있다.In this case, the
상기 층간 절연막(242)은 개구부(244)를 구비할 수 있다. 상기 개구부(144)는 이후 설명되는 전극 연장부(298b)가 형성될 영역에만 구비될 수 있다.The interlayer insulating
상기 층간 절연막(242)은 하부의 질화물 반도체층(250), 특히 최상부의 상기 제1 질화물 반도체층(252)을 보호하기 위해 구비될 수 있다. 물론 상기 층간 절연막(242)은 필요에 따라 생략될 수 있다.The interlayer insulating
도 25 및 도 26을 참조하여 설명하면, 상기 개구부(244)를 구비한 상기 층간 절연막(242)이 형성된 상기 지지 기판(280) 상에 상기 상부 전극부(298)를 형성한다.Referring to FIGS. 25 and 26, the
상기 상부 전극부(298)의 상부 전극(298a)은 상기 층간 절연막(242) 상에 형성하고, 상기 전극 연장부(298b)는 상기 층간 절연막(242)의 개구부(244) 내에 형성한다.The
따라서, 상기 전극 연장부(298b)는 제1 질화물 반도체층(252)과 직접 접촉하여 전기적으로 연결되고, 상기 상부 전극(298a)은 상기 제1 질화물 반도체층(252)과 직접 접촉하지 않고, 상기 전극 연장부(298b)를 통해 전기적으로 연결될 수 있다.Therefore, the
이때, 상기 전극 연장부(298b)는 하나 또는 복수 개 형성될 수 있다. 즉, 본 실시 예에서는 두 개의 전극 연장부(298b)를 구비하는 것으로 도시하고 있으나, 하나만 구비될 수 있고, 또한 셋 이상의 전극 연장부(298b)를 구비할 수도 있다.In this case, one or
이어서, 상기 지지 기판(280)을 분리하는 지지 기판 분리 공정 등을 진행하여 도 25에 도시된 바와 같은 발광 다이오드 칩을 복수 개 제조할 수 있다.Subsequently, a plurality of light emitting diode chips as illustrated in FIG. 25 may be manufactured by performing a support substrate separation process of separating the
도 27은 본 발명의 또 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법을 보여주는 단면도이다.27 is a cross-sectional view illustrating a method of separating a growth substrate from a nitride semiconductor layer according to another embodiment of the present invention.
도 27을 참조하여 설명하면, 본 발명의 또 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법은 도 14 내지 도 21을 참조하여 설명한 본 발명의 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법과 비교하여 상기 성장 기판(210)의 일측 표면에 스트라이프 패턴(212')을 구비하되, 그 단면 형상이 다르다는 점에서 차이가 있다. Referring to FIG. 27, a method of separating the growth substrate and the nitride semiconductor layer according to another embodiment of the present invention is the growth substrate and the nitride semiconductor according to another embodiment of the present invention described with reference to FIGS. 14 to 21. Compared to the method of separating the layers, the
이때, 상기 스트라이프 패턴(212')의 단면 형상은 대략 V자형이되, 한 쪽의 경사면이 덜 경사져 경사면의 길이가 길다는 특징이 있다.At this time, the cross-sectional shape of the
상기 스트라이프 패턴(212')은 상기 성장 기판(210)을 습식 식각으로 에칭하여 형성할 수 있다. 즉, 상기 스트라이프 패턴(212')은 상기 성장 기판(210)의 결정학적 특징에 따라 형성될 수 있다.The
상기 성장 기판(210)이 c-면(0001) 사파이어 기판일 경우, 상기 성장 기판(210)을 습식 식각하여 상기 스트라이프 패턴(212')을 형성하는 경우, 상기 스트라이프 패턴(212')은 희생층(220)이 성장되는 면인 c-면, 즉 (0001) 면은 노출되지 않고, 다른 면들이 노출된다.When the
또한, 본 실시 예와 도 14 내지 도 21을 참조하여 설명한 본 발명의 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법은 상기 스트라이프 패턴(212')의 경사면들은 c-면이 노출되지 않음으로 상기 스트라이프 패턴(212')의 경사면 상에는 성장이 이루어지지 않아 상기 스트라이프 패턴(212') 내부에는 성장 방지층을 구비하지 않아도 무방하다는 차이가 있다.In addition, in the method of separating the growth substrate and the nitride semiconductor layer according to the present embodiment and another embodiment of the present invention described with reference to FIGS. 14 to 21, the inclined surfaces of the
그러므로 본 실시 예에 따른 성장 기판과 질화물 반도체층 분리 방법은 상기 성장 기판(210)의 일측 표면에 스트라이프 패턴(212')을 형성하는 방법을 제외하고, 상기 성장 기판(210) 상에 상기 희생층(220)을 성장시키는 공정을 포함한 이후 공정은 도 14 내지 도 21을 참조하여 설명한 본 발명의 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법과 동일하므로 자세한 설명은 생략한다.Therefore, in the method of separating the growth substrate and the nitride semiconductor layer according to the present embodiment, except for the method of forming the
도 28 내지 도 33은 본 발명의 또 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법을 보여주는 단면도이다.28 to 33 are cross-sectional views illustrating a method of separating a growth substrate from a nitride semiconductor layer according to another embodiment of the present invention.
도 34는 본 발명의 또 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법에 의해 분리된 질화물 반도체층을 포함하는 발광 다이오드 소자를 도시한 단면도이다.34 is a cross-sectional view illustrating a light emitting diode device including a nitride semiconductor layer separated by a method of separating a growth substrate and a nitride semiconductor layer according to another exemplary embodiment of the present disclosure.
도 28을 참조하여 설명하면, 본 발명의 또 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법은 우선, 성장 기판(310)을 준비한다.Referring to FIG. 28, in the method of separating the growth substrate and the nitride semiconductor layer according to another embodiment of the present invention, first, the
이어서, 상기 성장 기판(310)의 일측 표면에 스트라이프 패턴(312)을 형성한다.Subsequently, a
상기 스트라이프 패턴(312)은 상기 성장 기판(310)의 일측 표면을 일정 깊이로 식각하여 바닥면(312a) 및 경사면(312b)을 포함하는 홈을 형성함으로써 형성될 수 있다.The
상기 스트라이프 패턴(312)은 상기 성장 기판(310)의 일측 표면 상에 마스크 패턴을 형성하고, 건식 식각함으로써 형성될 수 있다.The
이때, 도 28에서 도시하고 있지 않지만, 상기 스트라이프 패턴(312)은 도 27을 참조하여 설명한 습식 식각으로 식각한 상기 스트라이프 패턴(212')으로 형성할 수도 있다.Although not illustrated in FIG. 28, the
이때, 상기 스트라이프 패턴(312)은 본 발명의 다른 실시 예에서 상술한 상기 스트라이프 패턴(212)과 동일하므로 자세한 설명은 생략한다.In this case, since the
이어서, 상기 스트라이프 패턴(312)의 바닥면(312a) 상에 성장 억제층(314)을 형성한다. 상기 성장 억제층(314)은 본 발명의 다른 실시 예에서 상술한 상기 성장 억제층(214)과 동일하므로 자세한 설명은 생략한다.Next, a
이어서, 상기 스트라이프 패턴(312)이 형성된 상기 성장 기판(310) 상에 희생층(320)을 성장시킨다.Subsequently, the
상기 희생층(320)을 형성할 때, 상기 희생층(320)의 성장 조건, 즉, 주입되는 가스들의 유량, 성장 온도 또는 성장 압력 등을 조절하여 상기 성장 억제층(314) 상에 형성된 희생층(320)의 일부 면(322)이 균일하도록 형성한다. 이는 상기 희생층(320)이 측면 성장하는 동안 상기 희생층(320)의 일부 면(322)이 균일하지 않으면, 식각이 상기 희생층(320)의 식각이 불균일하게 되어 상기 성장 기판(310)의 분리가 용이하지 않을 수 있기 때문이다.When the
그외 상기 희생층(320)은 본 발명의 다른 실시 예에서 상술한 상기 희생층(220)과 동일하므로 자세한 설명은 생략한다.Since the
이어서, 상기 희생층(320) 상에 절연 패턴(340)을 형성한다.Subsequently, an insulating
상기 절연 패턴(340)은 이후 설명되는 바와 같이 미세 기공(330)을 형성함에 있어 상기 미세 기공(330)의 형성 위치 또는 형성 방향 등을 제어하는 역할을 할 수 있다.The insulating
상기 절연 패턴(340)은 그 표면을 적절하게 형성함으로써, 그 상부에 형성되는 질화물 반도체층(352)의 표면 개질이 좋게 형성될 수 있도록 하는 역할을 할 수 있다.The insulating
상기 절연 패턴(340)은 실리콘 산화물 또는 실리콘 질화물 등과 같은 절연 물질로 형성될 수 있다.The insulating
상기 절연 패턴(340)은 스트라이프 형태 또는 메쉬 형태로 오픈 영역을 구비할 수 있다.The insulating
도 29를 참조하여 설명하면, 상기 희생층(320) 내에 복수의 미세 기공(330)을 형성한다.Referring to FIG. 29, a plurality of
이때, 상기 미세 기공(330)은 상기 절연 패턴(340)에 의해 노출된 상기 희생층(320)의 표면으로부터 일정 깊이로 형성될 수 있다. 즉, 도 29에 도시된 바와 같이 상기 희생층(320)이 노출된 영역의 하부뿐만 아니라 상기 절연 패턴(340)의 가장 자리 하부에도 형성될 수 있다.In this case, the
이는 상기 미세 기공(330)이 상기 희생층(320)의 표면과 수직하는 방향뿐만 아니라 상기 희생층(320)의 표면에 대해 수직하지 않는 방향, 즉 비스듬한 방향으로도 형성되기 때문이다.This is because the
상기 미세 기공(330)들은 도 2, 도 9 및 도 10을 참조하여 설명한 제1 미세 기공(132) 및 제2 미세 기공(134)을 포함하는 미세 기공(130)과 동일한 형태로 이루어질 수 있다.The
그러므로 상기 미세 기공(330)을 형성하는 자세한 설명을 생략한다.Therefore, detailed description of forming the
도 30을 참조하여 설명하면, 상기 절연 패턴(340)이 형성된 희생층(320) 상에 복수의 질화물 반도체층(350)을 형성한다. Referring to FIG. 30, a plurality of nitride semiconductor layers 350 are formed on the
상기 복수의 질화물 반도체층(350)은 상기 성장 기판(310)을 MOCVD 등과 같은 에피 성장 장치의 챔버 내에 재장입한 후, 재성장함으로써 이루어질 수 있다.The plurality of nitride semiconductor layers 350 may be formed by re-growing the
즉, 상기 복수의 질화물 반도체층(350)은 상기 절연 패턴(340)의 오픈 영역에 의해 노출된 상기 희생층(320)의 표면으로부터 성장하여 형성될 수 있다.That is, the plurality of nitride semiconductor layers 350 may be formed by growing from the surface of the
이때, 상기 희생층(320)의 미세 기공(330)들은 상기 복수의 질화물 반도체층(350)이 성장될 때, 복수의 공동(360)으로 확장하여 형성될 수 있다.In this case, the
상기 복수의 공동(360)은 복수의 미세 기공(330)이 하나로 합쳐짐으로써 형성될 수도 있고, 하나의 미세 기공(330)이 성장되어 형성될 수도 있다.The plurality of
이때, 상기 복수의 질화물 반도체층(350)을 에피 성장시킬 때, 상기 에피 성장의 성장 온도 또는 주입되는 가스의 종류 및 유량을 조절하여 상기 공동(360)들의 크기, 위치 및 갯수 등을 조절할 수 있다.At this time, when epitaxially growing the plurality of nitride semiconductor layers 350, the size, position and number of the
상기 공동(360)들은 도 30에서 도시하고 있는 바와 같이 상기 절연 패턴(340)에 의해 노출된 상기 희생층(320)의 일정 영역과 상기 절연 패턴(340) 가장자리 하부의 상기 희생층(320)의 일정 영역에 걸쳐 대략 'U'자형으로 배치되어 구비될 수 있다. 이는 상기 미세 기공(330)이 상기 희생층(320)의 일측 표면에서 수직하는 방향뿐만 아니라 비스듬한 방향으로도 형성되어있기 때문에 상기 공동(360)들도 유사한 형태로 형성되었기 때문이다.As shown in FIG. 30, the
한편, 도 30에서는 상기 복수의 질화물 반도체층(350)이 제1 질화물 반도체층(352) 및 제2 질화물 반도체층(354)을 포함하여 이루어진 것으로 도시하고 있으나, 단일 층일 수도 있으며, 셋 층 이상의 복수 층으로 이루어질 수 있다.In FIG. 30, the plurality of nitride semiconductor layers 350 include the first
상기 제1 질화물 반도체층(352)과 제2 질화물 반도체층(354)을 포함하는 복수의 질화물 반도체층(350)은 본 발명의 다른 실시 예에서 상술한 상기 제1 질화물 반도체층(252)과 제2 질화물 반도체층(254)을 포함하는 복수의 질화물 반도체층(250)과 동일하므로 자세한 설명은 생략한다.The plurality of nitride semiconductor layers 350 including the first
도 31을 참조하여 설명하면, 적어도 상기 질화물 반도체층(350)을 메사 식각을 실시하여 메사 라인(370)을 형성한다.Referring to FIG. 31, mesa etching is performed on at least the
상기 메사 라인(370)은 상기 희생층(320)을 식각하는 식각 용액을 주입하기 위한 것으로 적어도 상기 희생층(320)에 연결되도록 형성하는 것이 바람직하다.The
이때, 본 실시 예에서는 상기 성장 기판(310)의 일측 표면에 스트라이프 패턴(312)이 형성되어 있음으로 상기 메사 라인(370)은 상기 질화물 반도체층(350) 및 희생층(320)을 식각하여 상기 공동(360)들과 상기 스트라이프 패턴(312)까지 연결된 형태로 구비될 수 있다. In this embodiment, since the
본 실시의 변형으로 상기 성장 기판(310)에 상기 스트라이프 패턴(312)이 형성되지 않은 경우에는 상기 메사 라인(370)은 상기 희생층(320)의 공동(360)들까지 연결된 형태로 구비될 수도 있다.When the
상기 메사 라인(370)은 본 발명의 다른 실시 예에서 상술한 상기 메사 라인(270)과 동일하므로 자세한 설명은 생략한다.Since the
이어서, 상기 복수의 질화물 반도체층(350) 상에 지지 기판(380)을 부착한다.Subsequently, the
상기 지지 기판(380)은 사파이어 기판, GaN 기판, 유리 기판, 실리콘카바이드 기판 또는 실리콘 기판일 수도 있고, 금속 물질로 이루어진 도전성 기판일 수도 있고, PCB 등과 같은 회로 기판일 수도 있으며, 세라믹을 포함하는 세라믹 기판일 수도 있다.The
이때, 도 31에서 도시하고 있지 않지만, 상기 복수의 질화물 반도체층(350)과 지지 기판(380) 사이에 본딩층(미도시)을 구비하여 상기 복수의 질화물 반도체층(350)과 지지 기판(380)을 체결하는 역할을 할 수도 있다.Although not illustrated in FIG. 31, a bonding layer (not shown) is provided between the plurality of nitride semiconductor layers 350 and the
도 32를 참조하여 설명하면, 상기 성장 기판(310)과 질화물 반도체층(350)들을 분리하는 공정을 진행한다.Referring to FIG. 32, a process of separating the
상기 분리 공정은 상기 메사 라인(370)을 통해 식각 용액을 주입하여 상기 희생층(320)을 식각함으로써 이루어질 수 있다.The separation process may be performed by etching the
상기 식각 용액은 상기 메사 라인(370)을 통해 상기 스트라이프 패턴(312)으로 주입됨으로써, 상기 스트라이프 패턴(312) 상에 위치한 상기 희생층(320)의 일정 영역(324)이 먼저 식각된다. 이때, 식각되는 상기 희생층(320)의 일정 영역(324)은 그 단면이 사다리꼴 형태일 수 있다. 그러므로 상기 절연 패턴(340)을 형성할 때, 상기 희생층(320)의 사다리꼴 형태의 식각 영역을 감안하여 적절한 오픈 영역을 구비하도록 형성할 수 있다.The etching solution is injected into the
상기 식각 용액을 이용하여 상기 희생층(320)을 식각함으로써 상기 성장 기판(310)을 분리하는 공정은 본 발명의 다른 실시 예에서 도 20을 참조하여 자세히 상술하고 있으므로 자세한 설명은 생략한다.The process of separating the
도 33을 참조하여 설명하면, 상기 성장 기판(310)을 상기 질화물 반도체층(350)으로부터 분리한 후, 상기 절연 패턴(340)을 제거하는 공정을 진행할 수 있다.Referring to FIG. 33, after removing the
이때, 상기 절연 패턴(340)을 제거하는 공정과 상기 희생층(320)의 제거 및 상기 절연 패턴(340)의 제거의 변형 예들은 본 발명의 다른 실시 예에서 도 21을 참조하여 자세히 상술하고 있으므로 자세한 설명은 생략한다.In this case, the process of removing the insulating
상기 절연 패턴(340)을 제거한 후, 상기 분리된 표면에 금속성 물질, 예컨대 금속성 Ga을 제거하기 위해 HCl, NaOH 또는 H3SO4와 H2O2의 혼합물 중 어느 하나를 포함하는 용액에 담그는 공정을 더 진행할 수도 있다.After removing the insulating
상기 식각 용액에 의해 상기 희생층(320)의 일정 영역(324)이 식각됨으로써 노출되는 상기 제1 질화물 반도체층(352)의 표면인 제5 표면(356)은 도 32에 도시된 바와 같이 거칠기가 거칠게 형성될 수 있다. 이는 상기 제5 표면(356)은 상기 식각 용액에 의해 상기 제1 질화물 반도체층(352)의 표면이 일부 식각되기 때문이다.The
또한, 상기 절연 패턴(340)이 제거되어 노출된 제1 질화물 반도체층(352)의 표면인 제6 표면(358) 역시 도 33에 도시된 바와 같이 거칠기가 거칠게 형성될 수 있다. 이는 상기 제6 표면(358)이 상기 절연 패턴(340)의 제거에 의해 노출된 표면이므로 상기 절연 패턴(340)을 식각하는 식각 용액 등에 의해 그 표면이 거칠게 형성되기 때문이다.In addition, the
이때, 상기 제5 표면(356)과 제6 표면(358)은 서로 다른 거칠기를 가질 수 있는데, 이는 상기 제5 표면(356)과 제6 표면(358)이 서로 다른 공정으로 형성되기 때문이다. In this case, the
도 34를 참조하여 설명하면, 도 28 내지 도 33을 참조하여 설명한 본 발명의 또 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법에 의해 상기 지지 기판(380) 상에 구비된 상기 질화물 반도체층(350)들을 이용하여 발광 다이오드 소자를 제조할 수 있다.Referring to FIG. 34, the nitride provided on the
즉, 상기 질화물 반도체층(350)들을 메사 식각하여 상기 질화물 반도체층(350)들의 일부, 예컨대, 상기 제2 질화물 반도체층(354)의 제1형 반도체층(미도시)의 일부가 노출되도록 하는 메사 식각 공정, 상기 노출된 상기 제2 질화물 반도체층(354)의 제1형 반도체층(미도시)의 일부 상에 제1 전극(392)과 상기 질화물 반도체층(350)들 상에 제2 전극(394)을 형성하는 전극 형성 공정 및 상기 지지 기판(380)을 다이싱하여 개별의 발광 다이오드 소자를 제조하는 지지 기판 다이싱 공정 등을 실시하여 발광 다이오드 소자를 제조할 수 있다.That is, the nitride semiconductor layers 350 are mesa-etched to expose a portion of the nitride semiconductor layers 350, for example, a portion of the first type semiconductor layer (not shown) of the second
이때, 상기 발광 다이오드 소자는 상기 성장 기판(310)의 분리 또는 상기 절연 패턴(340)의 제거 공정 등에 의해 상기 질화물 반도체층(3350)들의 표면은 요철(396)을 형성하고 그 표면이 거칠게 형성되어 있어, 상기 지지 기판(380) 상의 상기 질화물 반도체층(350)들 상부의 표면은 요철(396) 및 거칠기가 거친 표면(356, 358)을 구비하게 된다. 이로 인해, 상기 질화물 반도체층(350)들 최상부의 표면으로 광이 추출되는 경우 광 추출 효율이 높아질 수 있다.In this case, in the light emitting diode device, the surfaces of the nitride semiconductor layers 3350 are formed with
한편, 분리된 상기 성장 기판(310)은 그 표면에 잔류하는 희생층(320)의 일부 등을 제거하는 세정 공정을 진행한 후, 재사용될 수 있다.Meanwhile, the separated
도 35 내지 도 37은 본 발명의 또 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법에 의해 분리된 질화물 반도체층을 포함하는 발광 다이오드 소자의 다른 실시 예를 도시한 사시도 및 단면도들이다.35 to 37 are perspective views and cross-sectional views showing another embodiment of a light emitting diode device including a nitride semiconductor layer separated by a method of separating a growth substrate and a nitride semiconductor layer according to another embodiment of the present invention.
이때, 도 35는 도 36의 A-A'선을 따라 절취한 단면도이고, 도 37은 도 36의 B-B'선을 따라 절취한 단면도이다.35 is a cross-sectional view taken along the line AA ′ of FIG. 36, and FIG. 37 is a cross-sectional view taken along the line B-B ′ of FIG. 36.
도 35를 참조하여 설명하면, 도 28 내지 도 33을 참조하여 설명한 본 발명의 또 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법에 의해 상기 지지 기판(380) 상에 구비된 상기 질화물 반도체층(350)들을 이용하여 발광 다이오드 소자를 제조할 수 있다.Referring to FIG. 35, the nitride provided on the
즉, 상기 질화물 반도체층(350)을 구비한 상기 지지 기판(380) 상에 층간 절연막(342)을 형성한다.In other words, an
이때, 상기 질화물 반도체층(350)은 상기 메사 라인(370)에 의해 복수 개로 분리된 채로 상기 지지 기판(380) 상에 구비될 수 있다.In this case, the
상기 층간 절연막(342)은 개구부(344)를 구비할 수 있다. 상기 개구부(344)는 이후 설명되는 전극 연장부(298b)가 형성될 영역에만 구비될 수 있다.The interlayer insulating
상기 층간 절연막(342)은 하부의 질화물 반도체층(350), 특히 최상부의 상기 제1 질화물 반도체층(352)을 보호하기 위해 구비될 수 있다. 물론 상기 층간 절연막(342)은 필요에 따라 생략될 수 있다.The interlayer insulating
도 36 및 도 37을 참조하여 설명하면, 상기 개구부(344)를 구비한 상기 층간 절연막(342)이 형성된 상기 지지 기판(380) 상에 상기 상부 전극부(398)를 형성한다.Referring to FIGS. 36 and 37, the
상기 상부 전극부(398)의 상부 전극(398a)은 상기 층간 절연막(342) 상에 형성하고, 상기 전극 연장부(398b)는 상기 층간 절연막(342)의 개구부(344) 내에 형성한다.An
따라서, 상기 전극 연장부(398b)는 제1 질화물 반도체층(352)과 직접 접촉하여 전기적으로 연결되고, 상기 상부 전극(398a)은 상기 제1 질화물 반도체층(352)과 직접 접촉하지 않고, 상기 전극 연장부(398b)를 통해 전기적으로 연결될 수 있다.Accordingly, the
이때, 상기 전극 연장부(398b)는 하나 또는 복수 개 형성될 수 있다. 즉, 본 실시 예에서는 두 개의 전극 연장부(398b)를 구비하는 것으로 도시하고 있으나, 하나만 구비될 수 있고, 또한 셋 이상의 전극 연장부(398b)를 구비할 수도 있다.In this case, one or
이어서, 상기 지지 기판(380)을 분리하는 지지 기판 분리 공정 등을 진행하여 도 36에 도시된 바와 같은 발광 다이오드 칩을 복수 개 제조할 수 있다.Subsequently, a plurality of light emitting diode chips as illustrated in FIG. 36 may be manufactured by performing a support substrate separation process of separating the
이상 본 발명을 상기 실시 예들을 들어 설명하였으나, 본 발명은 이에 제한되는 것이 아니다. 당업자라면, 본 발명의 취지 및 범위를 벗어나지 않고 수정, 변경을 할 수 있으며 이러한 수정과 변경 또한 본 발명에 속하는 것임을 알 수 있을 것이다.
The present invention has been described above with reference to the above embodiments, but the present invention is not limited thereto. Those skilled in the art will appreciate that modifications and variations can be made without departing from the spirit and scope of the present invention and that such modifications and variations also fall within the present invention.
110, 210, 310 : 성장 기판 120, 220, 320 : 희생층
130, 230, 330 : 복수의 미세 기공 140, 240, 340 : 절연 패턴
150, 250, 350 : 복수의 질화물 반도체층 160, 260, 360 : 복수의 공동
270, 370 : 메사 라인 170, 280, 380 : 지지 기판110, 210, 310:
130, 230, 330: a plurality of
150, 250, 350: a plurality of nitride semiconductor layers 160, 260, 360: a plurality of cavities
270, 370:
Claims (20)
상기 성장 기판의 일측 표면 상에 희생층을 성장시키는 단계;
상기 희생층 내에는 복수의 미세 기공을 형성하는 단계;
상기 복수의 미세 기공으로부터 복수의 공동을 형성하는 단계; 및
상기 복수의 공동을 이용하여 상기 성장 기판을 분리하는 단계를 포함하는 질화물 반도체층과 성장 기판 분리 방법.
Preparing a growth substrate;
Growing a sacrificial layer on one surface of the growth substrate;
Forming a plurality of fine pores in the sacrificial layer;
Forming a plurality of cavities from the plurality of micropores; And
And separating the growth substrate using the plurality of cavities.
상기 희생층의 표면 상에는 절연 패턴을 형성하는 단계를 더 포함하는 질화물 반도체층과 성장 기판 분리 방법.
The method according to claim 1, before or after forming the plurality of micropores,
And forming an insulating pattern on the surface of the sacrificial layer.
The method of claim 1, wherein the forming of the plurality of cavities from the plurality of micropores comprises: growing a plurality of nitride semiconductor layers on the sacrificial layer, and forming a plurality of cavities from the plurality of micropores while the nitride semiconductor layers are grown. The method of separating the nitride semiconductor layer and the growth substrate is formed.
The method of claim 1, wherein preparing the growth substrate comprises forming a stripe pattern on one surface of the growth substrate.
The method of claim 4, wherein the stripe pattern is formed by etching one surface of the growth substrate by dry etching or wet etching.
The method of claim 5, wherein the forming of the stripe pattern comprises dry etching one surface of the growth substrate to form the stripe pattern on one surface of the growth substrate, and then forming a growth suppression layer on a bottom surface of the stripe pattern. A nitride semiconductor layer and a growth substrate separation method comprising the step of forming.
상기 성장 기판이 GaN 기판인 경우, 상기 스트라이프 패턴은 상기 GaN 기판의 방향과 60도 방향으로 형성되는 질화물 반도체층과 성장 기판 분리 방법.
The method of claim 4, wherein when the growth substrate is a sapphire substrate, the stripe pattern is formed of the sapphire substrate. Direction and in the 60-90 degree direction,
When the growth substrate is a GaN substrate, the stripe pattern is formed of the GaN substrate. Direction and a nitride semiconductor layer and a growth substrate separation method formed in a 60 degree direction.
The method of claim 1, wherein the sacrificial layer comprises n-GaN.
The method of claim 8, wherein the sacrificial layer comprises at least two layers having n impurity concentrations different from each other.
The method of claim 1, wherein the plurality of micropores are formed by an electrochemical etching (ECE) process.
The method of claim 10, wherein the plurality of micropores are formed by applying at least two steps of voltage, and the first applied voltage is lower than the voltage applied later.
상기 희생층 상에 질화물 반도체층들을 형성하는 단계;
상기 질화물 반도체층들 상에 지지 기판을 부착하는 단계; 및
상기 희생층에 기계적 스트레스를 인가하여 상기 성장 기판과 상기 질화물 반도체층들을 분리하는 단계를 포함하는 질화물 반도체층과 성장 기판 분리 방법.
The method of claim 1, wherein separating the growth substrate using the plurality of cavities:
Forming nitride semiconductor layers on the sacrificial layer;
Attaching a support substrate on the nitride semiconductor layers; And
And separating the growth substrate and the nitride semiconductor layers by applying mechanical stress to the sacrificial layer.
상기 희생층 상에 질화물 반도체층들을 형성하는 단계;
상기 질화물 반도체층들 및 희생층을 메사 식각으로 식각하여 적어도 상기 공동들과 연결된 메사 라인을 형성하는 단계;
상기 질화물 반도체층들 상에 지지 기판을 부착하는 단계; 및
상기 메사 라인으로 식각 용액을 주입하여 상기 희생층을 식각하여 상기 성장 기판과 상기 질화물 반도체층들을 분리하는 단계를 포함하는 질화물 반도체층과 성장 기판 분리 방법.
The method of claim 1, wherein separating the growth substrate using the plurality of cavities:
Forming nitride semiconductor layers on the sacrificial layer;
Etching the nitride semiconductor layers and the sacrificial layer by mesa etching to form mesa lines connected to at least the cavities;
Attaching a support substrate on the nitride semiconductor layers; And
And injecting an etching solution into the mesa line to etch the sacrificial layer to separate the growth substrate and the nitride semiconductor layers.
The method of claim 13, wherein the growth substrate includes a stripe pattern on one surface thereof, and the mesa line is connected to the stripe pattern.
The method of claim 14, wherein the mesa line and the stripe pattern cross each other so that the direction of the mesa line and the stripe pattern are not parallel to each other.
상기 절연 패턴을 제거하는 단계를 더 포함하는 질화물 반도체층과 성장 기판 분리 방법.
The method of claim 12 or 13, after separating the growth substrate and nitride semiconductor layers,
Removing the insulating pattern; and separating the nitride semiconductor layer and the growth substrate.
상기 지지 기판 상에 구비된 복수의 반도체층을 포함하며,
상기 복수의 반도체층들의 최상부는 요철 및 거친 표면을 구비하는 발광 다이오드 소자.
A support substrate; And
It includes a plurality of semiconductor layers provided on the support substrate,
The top of the plurality of semiconductor layers has a light emitting diode device having an uneven and rough surface.
The light emitting diode device of claim 17, wherein the rough surface includes two surfaces having different roughnesses.
The light emitting diode device according to claim 18, wherein one of two surfaces having different roughness is a surface of the unevenness.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120077658A KR20140011071A (en) | 2012-07-17 | 2012-07-17 | Method for separating epitaxial growth layer from growth substrate |
US14/386,775 US9263255B2 (en) | 2012-03-19 | 2013-03-19 | Method for separating epitaxial layers from growth substrates, and semiconductor device using same |
CN201380015444.6A CN104221170B (en) | 2012-03-19 | 2013-03-19 | Method for separating epitaxial layers and growth substrates, and semiconductor device using same |
PCT/KR2013/002227 WO2013141561A1 (en) | 2012-03-19 | 2013-03-19 | Method for separating epitaxial layers and growth substrates, and semiconductor device using same |
US15/040,969 US9882085B2 (en) | 2012-03-19 | 2016-02-10 | Method for separating epitaxial layers from growth substrates, and semiconductor device using same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120077658A KR20140011071A (en) | 2012-07-17 | 2012-07-17 | Method for separating epitaxial growth layer from growth substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20140011071A true KR20140011071A (en) | 2014-01-28 |
Family
ID=50143451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120077658A KR20140011071A (en) | 2012-03-19 | 2012-07-17 | Method for separating epitaxial growth layer from growth substrate |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20140011071A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160123224A (en) * | 2015-04-15 | 2016-10-25 | 가부시기가이샤 디스코 | Method of separating thin plate |
KR20200053860A (en) * | 2018-11-09 | 2020-05-19 | 전남대학교산학협력단 | Semiconductor substrate having a GaN-based thin film layer connected by fine pillar AND method for manufacturing the same |
CN114497293A (en) * | 2021-12-29 | 2022-05-13 | 西安电子科技大学芜湖研究院 | Preparation stripping method of epitaxial layer and preparation method of semiconductor device |
-
2012
- 2012-07-17 KR KR1020120077658A patent/KR20140011071A/en not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160123224A (en) * | 2015-04-15 | 2016-10-25 | 가부시기가이샤 디스코 | Method of separating thin plate |
KR20200053860A (en) * | 2018-11-09 | 2020-05-19 | 전남대학교산학협력단 | Semiconductor substrate having a GaN-based thin film layer connected by fine pillar AND method for manufacturing the same |
CN114497293A (en) * | 2021-12-29 | 2022-05-13 | 西安电子科技大学芜湖研究院 | Preparation stripping method of epitaxial layer and preparation method of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9882085B2 (en) | Method for separating epitaxial layers from growth substrates, and semiconductor device using same | |
TWI504020B (en) | Method of separating growth substrate from epitaxial layer, method of fabricating light emitting diode using the same and light emitting diode fabricated by the same | |
JP2007053381A (en) | Method for manufacturing vertical gallium nitride based led device | |
JP6234787B2 (en) | Substrate recycling method and recycled substrate | |
KR102116828B1 (en) | Method of recycling a substrate | |
KR20140121070A (en) | Deep ultraviolet light emitting device separated from growth substrate and method for fabricating the same | |
KR101475509B1 (en) | Light emitting device and method for manufacturing thereof | |
KR20130035685A (en) | Method of fabricating nitride semiconductor device | |
KR20140011071A (en) | Method for separating epitaxial growth layer from growth substrate | |
KR20130061513A (en) | Jig for using etching, and chemical lift off apparatus comprising the same | |
KR20100114493A (en) | Separation method of semiconductor device from substrate | |
KR101843154B1 (en) | Method for separating epitaxial growth layer from growth substrate | |
KR101923671B1 (en) | Method for separating epitaxial growth layer from growth substrate and semiconductor device using the same | |
KR20140047870A (en) | Method of separating growth substrate from epitaxial layer, method of fabricating ligh emitting diode using the same and ligh emitting diode fabricated by the same | |
KR101984934B1 (en) | Method of recycling a substrate and recycled substrate | |
KR20140008012A (en) | Method for separating nitride-based semiconductor layer from growth substrate | |
KR20140047869A (en) | Method of separating growth substrate from epitaxial layer and method of fabricationg ligh emitting diode using the same | |
KR20130034480A (en) | Method for separating epitaxial growth layer from growth substrate | |
WO2022099501A1 (en) | Vertical structure light emitting diode and preparation method therefor | |
KR101116067B1 (en) | Manufacturing Method of Horizontal Structure LED Device | |
KR101012638B1 (en) | Method for fabricating vertical GaN-based light emitting diode | |
KR20100020936A (en) | Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate | |
KR101910568B1 (en) | Method for separating epitaxial growth layer from growth substrate and semiconductor device using the same | |
KR101533747B1 (en) | Light emitting diode and method of fabricating the same | |
KR20140081068A (en) | Method of separating substrate from epitaxial layer, method of fabricating semiconductor device using the same and semiconductor device fabricated by the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |