KR101984934B1 - Method of recycling a substrate and recycled substrate - Google Patents

Method of recycling a substrate and recycled substrate Download PDF

Info

Publication number
KR101984934B1
KR101984934B1 KR1020120132379A KR20120132379A KR101984934B1 KR 101984934 B1 KR101984934 B1 KR 101984934B1 KR 1020120132379 A KR1020120132379 A KR 1020120132379A KR 20120132379 A KR20120132379 A KR 20120132379A KR 101984934 B1 KR101984934 B1 KR 101984934B1
Authority
KR
South Korea
Prior art keywords
substrate
gallium nitride
semiconductor layer
based semiconductor
layer
Prior art date
Application number
KR1020120132379A
Other languages
Korean (ko)
Other versions
KR20140065167A (en
Inventor
허정훈
최주원
김창연
김영욱
류상완
Original Assignee
서울바이오시스 주식회사
전남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사, 전남대학교산학협력단 filed Critical 서울바이오시스 주식회사
Priority to KR1020120132379A priority Critical patent/KR101984934B1/en
Priority to EP13193574.4A priority patent/EP2736068B1/en
Priority to JP2013238523A priority patent/JP6234787B2/en
Priority to US14/085,876 priority patent/US9373496B2/en
Publication of KR20140065167A publication Critical patent/KR20140065167A/en
Application granted granted Critical
Publication of KR101984934B1 publication Critical patent/KR101984934B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Led Devices (AREA)

Abstract

기판 재생 방법 및 재생 기판이 개시된다. 이 방법은, 에피층으로부터 분리된 표면을 갖는 기판을 준비하고, 기판 표면을 전기화학식각 기술을 이용하여 식각하고, 전기화학식각 기술을 이용하여 식각된 표면을 화학식각 기술을 이용하여 식각하는 것을 포함한다. 이에 따라, 양호한 성장 표면을 갖도록 기판을 재생할 수 있다.A substrate regeneration method and a regeneration substrate are disclosed. This method comprises preparing a substrate having a surface separated from the epi layer, etching the substrate surface using an electrochemical etching technique, and etching the surface etched using an electrochemical etching technique using an etching technique. Include. Thus, the substrate can be regenerated to have a good growth surface.

Description

기판 재생 방법 및 재생 기판{METHOD OF RECYCLING A SUBSTRATE AND RECYCLED SUBSTRATE}Substrate Recycling Method and Recycling Substrate {METHOD OF RECYCLING A SUBSTRATE AND RECYCLED SUBSTRATE}

본 발명은 기판 재생 방법 및 재생 기판에 관한 것으로, 특히 질화물계 에피층으로부터 분리된 성장 기판 재생 방법 및 재생된 성장 기판에 관한 것이다.The present invention relates to a substrate regeneration method and a regeneration substrate, and more particularly to a growth substrate regeneration method and a regenerated growth substrate separated from the nitride based epilayer.

기판 상에 에피층을 성장한 후, 기판을 에피층으로부터 분리하는 기술이 이용되고 있다. 예를 들어, 질화갈륨계 수직형 발광 다이오드는 성장 기판 상에 n형 및 p형 반도체층들을 포함하는 에피층을 성장한 후, 성장 기판을 분리하여 제조될 수 있다. 성장 기판보다 열 전도율이 높은 지지 기판을 에피층에 부착함으로써 발광 효율을 개선할 수 있다.After growing an epi layer on a substrate, a technique of separating the substrate from the epi layer is used. For example, a gallium nitride-based vertical light emitting diode may be manufactured by growing an epitaxial layer including n-type and p-type semiconductor layers on a growth substrate, and then separating the growth substrate. The luminous efficiency can be improved by attaching a support substrate having a higher thermal conductivity than the growth substrate to the epi layer.

이와 같이, 에피층 성장을 위해 성장 기판을 사용하고, 그 후, 소자의 동작특성을 고려하여 성장 기판과 다른 지지 기판을 에피층에 부착하고 성장 기판을 에피층으로부터 분리하는 기술이 이용될 수 있다. 상기 성장 기판은 예컨대 레이저 리프트 오프, 케미컬 리프트 오프 또는 열적 또는 기계적 스트레스를 이용한 리프트 오프 등의 기술을 이용하여 에피층으로 분리될 수 있다.As such, a technique of using a growth substrate for epi layer growth, and then attaching the growth substrate and another supporting substrate to the epi layer and separating the growth substrate from the epi layer in consideration of the operating characteristics of the device may be used. . The growth substrate may be separated into an epi layer using techniques such as laser lift off, chemical lift off or lift off using thermal or mechanical stress.

이때, 분리된 성장 기판은 다시 에피층을 성장하기 위한 기판으로 재사용될 수 있으며, 따라서 기판 제조 비용을 절감할 수 있다.In this case, the separated growth substrate may be reused as a substrate for growing the epitaxial layer, thereby reducing the substrate manufacturing cost.

그런데, 에피층으로부터 분리된 기판을 재사용하기 위해서는 분리된 표면을 평탄하게 처리해야 한다. 이를 위해 일반적으로 화학기계적 연마 방법을 생각할 수 있다. 그러나 질화갈륨계 반도체층을 성장시키기 위해 사용되는 기판이나 그 위에 성장된 질화갈륨계 반도체층은 상대적으로 경도가 매우 높기 때문에, 화학기계적 연마 방법을 이용하여 표면을 평탄하게 만드는 것이 대단히 어렵다. 이에 따라, 화학기계적 연마에 의해 연마된 표면은 많은 스크래치를 포함하며 나아가 크랙이 발생될 수도 있다.However, in order to reuse the substrate separated from the epi layer, the separated surface must be treated flat. For this purpose, a chemical mechanical polishing method can be generally considered. However, since the substrate used for growing the gallium nitride semiconductor layer or the gallium nitride semiconductor layer grown thereon has a relatively high hardness, it is very difficult to flatten the surface using a chemical mechanical polishing method. Accordingly, the surface polished by chemical mechanical polishing may contain many scratches and further cracks may occur.

더욱이, 성장 기판으로 사용된 초기 기판 상에 질화갈륨계 반도체층이 잔류하는 경우, 이 잔류하는 질화갈륨계 반도체층은 화학기계적 연마에 의해 깨지기 쉬워 적합한 공정 조건을 찾기 어렵다.Furthermore, when a gallium nitride based semiconductor layer remains on the initial substrate used as the growth substrate, the remaining gallium nitride based semiconductor layer is easily broken by chemical mechanical polishing, and therefore, it is difficult to find suitable process conditions.

한편, 기판 상에 잔류하는 질화갈륨계 반도체층을 고온에서 가열하여 분해함으로써 완전히 제거하는 기술이 사용될 수 있다. 그러나 이미 성장된 질화갈륨계 반도체층을 고온 가열하여 제거하는 것은 비용이 많이 들며 나아가 특정 조건, 예를 들어 초기 기판이 질화갈륨 기판인 경우, 초기 기판에 손상을 줄 수 있어 적용하기 어렵다.On the other hand, a technique of completely removing the gallium nitride based semiconductor layer remaining on the substrate by heating at high temperature to decompose. However, it is expensive to remove the already grown gallium nitride based semiconductor layer by heating at a high temperature, and it is difficult to apply the specific substrate, for example, when the initial substrate is a gallium nitride substrate, which may damage the initial substrate.

본 발명이 해결하고자 하는 과제는, 기판을 재생할 수 있는 개선된 기판 재생 방법 및 그것에 의해 제조된 재생 기판을 제공하는 것이다.The problem to be solved by the present invention is to provide an improved substrate regeneration method capable of regenerating a substrate and a regenerated substrate produced thereby.

본 발명이 해결하고자 하는 또 다른 과제는, 초기 성장 기판 상에 성장된 질화갈륨계 반도체층을 재사용할 수 있는 기판 재생 방법 및 그것에 의해 제조된 재생 기판을 제공하는 것이다.Another object of the present invention is to provide a substrate regeneration method that can reuse a gallium nitride based semiconductor layer grown on an initial growth substrate, and a regenerated substrate manufactured thereby.

본 발명의 일 태양에 따른 기판 재생 방법은, 에피층으로부터 분리된 표면을 갖는 기판을 준비하고; 상기 기판 표면을 전기화학식각 기술을 이용하여 식각하고; 상기 전기화학식각 기술을 이용하여 식각된 표면을 화학식각 기술을 이용하여 식각하는 것을 포함한다.According to one aspect of the present invention, there is provided a substrate regeneration method, comprising: preparing a substrate having a surface separated from an epi layer; Etching the substrate surface using an electrochemical etching technique; And etching the surface etched using the electrochemical etching technique.

전기화학식각 및 화학식각을 함께 이용함으로써 에피층으로부터 분리된 표면을 평탄화할 수 있으며, 따라서 에피층으로부터 분리된 기판을 에피층 성장을 위한 성장 기판으로 재사용할 수 있다.By using the electrochemical etching and chemical angle together, the surface separated from the epi layer can be planarized, and thus the substrate separated from the epi layer can be reused as a growth substrate for epi layer growth.

상기 분리된 표면을 갖는 기판은 표면에 희생층을 가질 수 있다. 상기 희생층은 n형 질화갈륨계 반도체층을 포함할 수 있다. 나아가, 상기 분리된 표면을 갖는 기판은 상기 희생층 하부에 식각 방지층을 더 포함할 수 있다. 상기 식각 방지층은 언도프트 질화갈륨계 반도체층을 포함할 수 있다. 상기 전기화학식각에 의해 상기 희생층에 미세 기공들이 형성될 수 있다. 또한, 상기 화학식각에 의해 상기 희생층이 식각되어 제거되고 상기 식각 방지층이 노출된다. 상기 식각 방지층은 전기화학식각에 내성을 가지며 또한 화학 식각에 의한 식각을 정지시킨다.The substrate having the separated surface may have a sacrificial layer on the surface. The sacrificial layer may include an n-type gallium nitride based semiconductor layer. In addition, the substrate having the separated surface may further include an etch stop layer under the sacrificial layer. The etch stop layer may include an undoped gallium nitride based semiconductor layer. Fine pores may be formed in the sacrificial layer by the electrochemical etching. In addition, the sacrificial layer is etched and removed by the chemical angle, and the etch stop layer is exposed. The etch stop layer is resistant to electrochemical etching and stops etching by chemical etching.

한편, 상기 분리된 표면은 돌출부와 오목부를 포함하고, 상기 돌출부는 상기 오목부에 비해 상대적으로 평탄한 표면을 가질 수 있다. 상기 돌출부는 스트라이프 형상, 아일랜드 형상 또는 메쉬 형상으로 형성될 수 있다. 상기 돌출부와 오목부는 화학적 리프트 오프 기술을 이용하여 기판을 에피층으로부터 분리할 때 형성될 수 있다.Meanwhile, the separated surface may include a protrusion and a recess, and the protrusion may have a surface that is relatively flat compared to the recess. The protrusion may be formed in a stripe shape, an island shape or a mesh shape. The protrusions and recesses may be formed when the substrate is separated from the epi layer using chemical lift off techniques.

상기 방법은, 상기 화학식각을 수행하기 전에, 상기 분리된 표면을 갖는 기판의 측면을 덮는 측면 식각 방지막을 형성하는 것을 더 포함할 수 있다. 상기 측면 식각 방지막에 의해 기판 측면이 식각되는 것을 방지할 수 있다.The method may further include forming a side etch stop layer covering a side of the substrate having the separated surface before performing the chemical etching. The side surface of the substrate may be prevented from being etched by the side etch stop layer.

상기 분리된 표면을 갖는 기판은 초기 기판을 포함할 수 있다. 상기 초기 기판은 질화갈륨계 반도체층을 성장시키기 위한 기판으로서, 사파이어 기판 또는 질화갈륨 기판일 수 있다.The substrate with the separated surface may comprise an initial substrate. The initial substrate is a substrate for growing a gallium nitride-based semiconductor layer, it may be a sapphire substrate or gallium nitride substrate.

한편, 상기 전기화학식각은 옥살산 용액을 이용하여 10 내지 100V의 전압을 인가하여 수행될 수 있다. 또한, 상기 화학식각은 NaOH 또는 KOH를 포함하는 용액을 이용하여 수행될 수 있다.On the other hand, the electrochemical etching may be performed by applying a voltage of 10 to 100V using an oxalic acid solution. In addition, the chemical angle may be performed using a solution containing NaOH or KOH.

본 발명의 또 다른 태양에 따른 기판 재생 방법은, 상대적으로 평탄한 표면 및 상대적으로 거친 표면이 규칙적으로 정렬된 표면을 갖는 기판을 준비하고; 상기 기판 표면을 전기화학식각 기술을 이용하여 식각하고; 상기 전기화학식각 기술을 이용하여 식각된 표면을 화학식각 기술을 이용하여 식각하는 것을 포함한다.According to still another aspect of the present invention, there is provided a method of regenerating a substrate, comprising: preparing a substrate having a surface having a relatively flat surface and a surface where the relatively rough surface is regularly aligned; Etching the substrate surface using an electrochemical etching technique; And etching the surface etched using the electrochemical etching technique.

상기 평탄한 표면은 스트라이프 형상, 아일랜드 형상 또는 메쉬 형상으로 정렬될 수 있다.The flat surfaces may be arranged in a stripe shape, island shape or mesh shape.

나아가, 상기 기판 표면은 n형 질화갈륨계 반도체층의 표면일 수 있다. 또한, 상기 기판은 n형 질화갈륨계 반도체층 하부에 언도프트 질화갈륨계 반도체층을 더 포함할 수 있다.Further, the substrate surface may be a surface of an n-type gallium nitride based semiconductor layer. The substrate may further include an undoped gallium nitride based semiconductor layer under the n-type gallium nitride based semiconductor layer.

본 발명의 또 다른 태양에 따른 기판 재생 방법은, 상부에 n형 질화갈륨계 반도체층을 포함하는 기판을 준비하고; 상기 n형 질화갈륨계 반도체층을 전기화학식각 기술을 이용하여 식각하고; 상기 전기화학식각 기술을 이용하여 식각된 상기 n형 질화갈륨계 반도체층을 화학식각 기술을 이용하여 식각하는 것을 포함한다.According to still another aspect of the present invention, there is provided a substrate regeneration method, comprising: preparing a substrate including an n-type gallium nitride based semiconductor layer thereon; Etching the n-type gallium nitride based semiconductor layer using an electrochemical etching technique; And etching the n-type gallium nitride based semiconductor layer etched by using the electrochemical etching technique.

상기 기판은 상기 n형 질화갈륨계 반도체층 하부에 위치하는 언도프트 질화갈륨계 반도체층을 더 포함할 수 있으며, 상기 언도프트 질화갈륨계 반도체층은 상기 화학식각에 의해 노출된다.The substrate may further include an undoped gallium nitride based semiconductor layer positioned below the n-type gallium nitride based semiconductor layer, wherein the undoped gallium nitride based semiconductor layer is exposed by the chemical angle.

상기 언도프트 질화갈륨계 반도체층은 전기화학식각을 이용하여 상기 n형 질화갈륨계 반도체층을 식각하는 동안 전기화학식각에 대한 식각 방지층으로 기능할 수 있다. 따라서, 언도프트 질화갈륨계 반도체층 하부의 초기 기판 표면이 전기화학식각 또는 화학식각에 의해 손상되는 것을 방지할 수 있다.The undoped gallium nitride based semiconductor layer may function as an etch stop layer for electrochemical etching while etching the n-type gallium nitride based semiconductor layer by using electrochemical etching. Thus, the initial substrate surface under the undoped gallium nitride based semiconductor layer can be prevented from being damaged by electrochemical etching or chemical angle.

상기 n형 질화갈륨계 반도체층은 평탄한 표면 및 거친 표면을 포함할 수 있으며, 상기 평탄한 표면이 상기 거친 표면보다 위로 돌출될 수 있다.The n-type gallium nitride based semiconductor layer may include a flat surface and a rough surface, and the flat surface may protrude above the rough surface.

본 발명의 또 다른 태양에 따른 재생 기판은, 초기 기판; 및 상기 초기 기판 상에 위치하는 언도프트 질화갈륨계 반도체층을 포함한다. 상기 초기 기판과 상기 언도프트 질화갈륨계 반도체층은 불순물 농도 또는 캐리어 농도에서 구별될 수 있다.According to another aspect of the present invention, a regeneration substrate includes: an initial substrate; And an undoped gallium nitride based semiconductor layer on the initial substrate. The initial substrate and the undoped gallium nitride based semiconductor layer may be distinguished in an impurity concentration or a carrier concentration.

상기 초기 기판은 질화갈륨계 반도체층을 성장시키기 위한 성장 기판으로서, 사파이어 기판 또는 질화갈륨 기판일 수 있다.The initial substrate may be a growth substrate for growing a gallium nitride based semiconductor layer, and may be a sapphire substrate or a gallium nitride substrate.

상기 언도프트 질화갈륨계 반도체층은 화학식각에 의해 부분적으로 식각된 표면을 갖는다. 상기 화학 식각은 NaOH 또는 KOH를 포함하는 용액에서 수행된 것일 수 있다.The undoped gallium nitride based semiconductor layer has a surface partially etched by the chemical angle. The chemical etching may be performed in a solution containing NaOH or KOH.

본 발명의 실시예들에 따르면, 상대적으로 평탄한 표면을 가지어 질화갈륨계 반도체층을 성장시키기에 적합한 재생 기판을 제공할 수 있다. 나아가, 언도프트 질화갈륨계 반도체층을 상부에 포함하는 재생 기판을 제공할 수 있다.According to embodiments of the present invention, it is possible to provide a regeneration substrate suitable for growing a gallium nitride based semiconductor layer having a relatively flat surface. Furthermore, a regenerated substrate including an undoped gallium nitride based semiconductor layer can be provided.

도 1 내지 도 3은 일 실시예에 따른 성장 기판 분리 기술을 이용하여 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도들이다.
도 4 내지 도 6은 성장 기판을 분리하기 위해 사용되는 마스크 패턴을 설명하기 위한 평면도들이다.
도 7은 에피층으로부터 분리된 기판을 설명하기 위한 단면도이다.
도 8은 에피층으로부터 분리된 기판의 표면을 보여주는 평면 SEM 이미지이다.
도 9는 본 발명의 일 실시예에 따른 기판 재생 방법을 설명하기 위한 개략적인 공정 순서도이다.
도 10은 본 발명의 일 실시예에 따른 전기화학식각기술을 이용하여 기판 표면을 식각하는 것을 설명하기 위한 개략적인 단면도이다.
도 11은 전기화학식각 기술을 이용하여 기판 표면을 식각한 후의 평면 SEM 이미지이다.
도 12는 화학식각 기술을 이용한 기판 표면 식각을 설명하기 위한 개략적인 단면도이다.
도 13은 화학식각 기술을 이용하여 기판 표면을 식각한 후의 평면 SEM 사진이다.
도 14는 재생 기판 상에 성장된 질화갈륨층의 표면을 보여주는 광학 사진이다.1 to 3 are cross-sectional views illustrating a method of manufacturing a light emitting diode using the growth substrate separation technology according to an embodiment.
4 to 6 are plan views illustrating a mask pattern used to separate the growth substrate.
7 is a cross-sectional view illustrating a substrate separated from an epitaxial layer.
8 is a planar SEM image showing the surface of the substrate separated from the epi layer.
9 is a schematic process flowchart illustrating a substrate regeneration method according to an embodiment of the present invention.
FIG. 10 is a schematic cross-sectional view illustrating etching of a substrate surface using an electrochemical etching technique according to an embodiment of the present invention.
FIG. 11 is a planar SEM image after etching a substrate surface using an electrochemical etching technique. FIG.
12 is a schematic cross-sectional view for describing substrate surface etching using a chemical etching technique.
FIG. 13 is a planar SEM photograph after etching a substrate surface using chemical angle technique. FIG.
14 is an optical photograph showing the surface of a gallium nitride layer grown on a recycled substrate.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 동일한 참조번호는 동일한 구성요소를 나타내며, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples to ensure that the spirit of the present invention can be fully conveyed to those skilled in the art. Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms. In the drawings, the same reference numerals denote the same components, and the width, length, thickness, etc. of the components may be exaggerated for convenience.

본 발명의 실시예들은 성장 기판 상에 질화물 반도체층들(에피층)을 성장시킨 후, 에피층으로부터 성장 기판을 분리하여 분리된 기판을 제공하는 것을 포함한다. 상기 성장 기판에서 분리된 에피층은 발광 다이오드와 같은 반도체 소자를 제조하기 위해 사용될 수 있다. 여기서는 성장 기판을 분리하여 발광 다이오드를 제조하는 기술을 먼저 소개하고, 이어서, 분리된 기판을 재생하는 방법에 대해 설명한다.Embodiments of the present invention include growing nitride semiconductor layers (epi layer) on a growth substrate, and then separating the growth substrate from the epi layer to provide a separated substrate. The epi layer separated from the growth substrate may be used to manufacture a semiconductor device such as a light emitting diode. Here, a technique of manufacturing a light emitting diode by separating the growth substrate is first introduced, followed by a method of regenerating the separated substrate.

(발광 다이오드 제조 방법)(Light Emitting Diode Manufacturing Method)

도 1 내지 도 3은 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 단면도들이다.1 to 3 are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.

우선, 도 1(a)를 참조하면, 성장 기판(110)이 준비된다. 성장 기판(110)은 사파이어 기판, GaN 기판, 실리콘 카바이드(SiC) 기판 또는 실리콘(Si) 기판 등일 수 있으며, 특히, 성장 기판(110)은 사파이어 기판 또는 GaN 기판일 수 있으며, 극성, 비극성 또는 반극성 기판을 포함할 수 있다.First, referring to FIG. 1A, a growth substrate 110 is prepared. The growth substrate 110 may be a sapphire substrate, a GaN substrate, a silicon carbide (SiC) substrate, a silicon (Si) substrate, or the like. In particular, the growth substrate 110 may be a sapphire substrate or a GaN substrate, and may be polar, nonpolar, or semi-polar. It can include a polar substrate.

상기 성장 기판(110) 상에 식각 방지층(120) 및 희생층(125)이 형성된다. 상기 식각 방지층(120)은 언도프트 질화갈륨계 반도체층, 예컨대 언도프트 GaN을 포함할 수 있으며, 상기 희생층(125)은 n형 질화갈륨계 반도체층(120)을 포함할 수 있다. 언도프트 질화갈륨계 반도체층(120) 및 n형 질화갈륨계 반도체층(125)은 예컨대 MOCVD(metalorganic chemical vapour deposition)나 MBE(molecular beam epitaxy) 등의 기술을 이용하여 성장 기판(110) 상에 성장될 수 있다. 상기 언도프트 질화갈륨계 반도체층(120)은 의도적인 불순물 도핑없이 성장되며, n형 질화갈륨계 반도체층(125)은 상대적으로 높은 불순물 농도 예컨대 1E17~1E19/cm3 의 Si이 도핑된 질화갈륨계, 예컨대 GaN층으로 형성될 수 있다. 이하에 설명하는 질화물 계열의 반도체층들은 상기 언도프트 질화갈륨계 반도체층(120) 및 n형 질화갈륨계 반도체층(125)과 같이 MOCVD 또는 MBE 기술을 이용하여 성장될 수 있으며, 이에 대해 별도의 언급은 하지 않는다.An etch stop layer 120 and a sacrificial layer 125 are formed on the growth substrate 110. The etch stop layer 120 may include an undoped gallium nitride based semiconductor layer, for example, undoped GaN, and the sacrificial layer 125 may include an n type gallium nitride based semiconductor layer 120. The undoped gallium nitride based semiconductor layer 120 and the n-type gallium nitride based semiconductor layer 125 may be formed on the growth substrate 110 using, for example, metalorganic chemical vapor deposition (MOCVD) or molecular beam epitaxy (MBE). Can be grown. The undoped gallium nitride based semiconductor layer 120 is grown without intentional impurity doping, and the n-type gallium nitride based semiconductor layer 125 has a relatively high impurity concentration such as 1E17 to 1E19 / cm 3 doped with gallium nitride. System, such as a GaN layer. The nitride-based semiconductor layers described below may be grown using MOCVD or MBE technology, such as the undoped gallium nitride-based semiconductor layer 120 and the n-type gallium nitride-based semiconductor layer 125. No mention is made.

도 1(b)를 참조하면, 상기 희생층(125) 상에 마스크 패턴(130)이 형성된다. 상기 마스크 패턴(130)은 예컨대 SiN 또는 SiO2로 약 5nm~10㎛ 범위 내의 두께로 형성될 수 있다. 마스크 패턴(130)은 도 4(a)에 도시한 바와 같이 각 마스크 영역이 스트라이프 형상을 가질 수 있으며, 또한, 도 4(b)에 도시한 바와 같이 서로 다른 방향으로 연장하는 스트라이프들이 교차하는 형상을 가질 수 있다. 이와 달리, 상기 마스크 패턴(130)은 양각 패턴으로서, 도 5(a)에 도시한 바와 같이, 마스크 영역이 육각형 형상을 가질 수 있으며, 또는 도 6(a)에 도시한 바와 같이, 마스크 영역이 마름모 형상을 가질 수 있다. 이와 달리, 상기 마스크 패턴(130)은 음각 패턴으로서, 도 5(b)에 도시한 바와 같이, 개구부 영역이 육각형 형상을 가질 수 있으며, 또는 도 6(b)에 도시한 바와 같이, 개구부 영역이 마름모 형상을 가질 수 있다. 상기 마스크 패턴(130)은 또한 마스크 영역이 원형 형상인 양각 패턴 또는 개구부 영역이 원형 형상인 음각 패턴일 수도 있다. 상기 마스크 패턴(130)의 규칙적인 패턴의 크기는 약 5nm~20㎛ 범위 내일 수 있다. Referring to FIG. 1B, a mask pattern 130 is formed on the sacrificial layer 125. The mask pattern 130 may be formed of, for example, SiN or SiO 2 to a thickness within a range of about 5 nm to 10 μm. As shown in FIG. 4A, the mask pattern 130 may have a stripe shape, and as shown in FIG. 4B, stripes extending in different directions may cross each other. Can have In contrast, the mask pattern 130 is an embossed pattern, and as shown in FIG. 5A, the mask region may have a hexagonal shape, or as shown in FIG. 6A, the mask region may be It may have a rhombus shape. Alternatively, the mask pattern 130 is an intaglio pattern, and as shown in FIG. 5B, the opening region may have a hexagonal shape, or as shown in FIG. 6B, the opening region may be formed. It may have a rhombus shape. The mask pattern 130 may also be an embossed pattern in which the mask area is circular, or an intaglio pattern in which the opening area is circular. The size of the regular pattern of the mask pattern 130 may be in the range of about 5nm ~ 20㎛.

도 1(c)를 참조하면, 전기화학 식각(electro chemical etching; ECE)을 이용하여 상기 희생층(125)을 부분적으로 식각하여 희생층(125) 내에 미세기공들(150)을 형성한다.Referring to FIG. 1C, the sacrificial layer 125 is partially etched using electrochemical etching (ECE) to form micropores 150 in the sacrificial layer 125.

상기 전기화학 식각 공정은 희생층(125)이 형성된 성장 기판(110)과 음극 전극(예, Pt 전극)을 ECE 용액에 담근 후, 희생층(125)에 양의 전압을 인가하고 음극 전극에 음의 전압을 인가하여 수행되며, ECE 용액의 몰농도, 공정 시간 및 인가 전압을 조절하여 미세 기공들(150)의 크기를 조절할 수 있다.In the electrochemical etching process, the growth substrate 110 and the cathode electrode (eg, Pt electrode) on which the sacrificial layer 125 is formed are immersed in an ECE solution, and then a positive voltage is applied to the sacrificial layer 125 and a negative electrode is applied to the cathode electrode. It is performed by applying a voltage of the, it is possible to adjust the size of the micro-pores 150 by adjusting the molar concentration, the process time and the applied voltage of the ECE solution.

상기 ECE 용액은 전해질 용액일 수 있으며, 예컨대, 옥살산(oxalic acid), HF 또는 NaOH를 포함하는 전해질 용액일 수 있다.The ECE solution may be an electrolyte solution, for example, an electrolyte solution including oxalic acid, HF or NaOH.

본 실시예에 있어서, 희생층(125)은 동일 전압, 예컨대 10~60V 범위의 전압을 연속하여 인가하는 1단계 전기화학 식각(ECE)에 의해 부분적으로 식각될 수 있다. 그러나, 이에 한정되는 것은 아니며, 초기에 상대적으로 낮은 전압을 인가하고, 그 후, 상대적으로 높은 전압을 인가하는 2단계 전기화학 식각(ECE)에 의해 부분적으로 식각될 수 있다. 도 1(c)는 2단계 전기화학 식각에 의해 형성된 미세기공들(152, 154)을 나타내고 있으며, 미세기공(152)은 상대적으로 낮은 전압을 인가하는 1단계에서 형성되고, 상대적으로 큰 미세기공(154)은 상대적으로 높은 전압을 인가하는 2단계에서 형성된다. 예를 들어, 20℃의 0.3M 옥살산 용액을 이용하여 6E18/cm3의 Si 도핑 농도를 갖는 n형 질화갈륨계 반도체층(125)에 대해, 1단계는 8~9V의 전압을 인가하고, 2단계는 15~17V의 전압을 인가하여 전기화학 식각이 수행될 수 있다.In the present embodiment, the sacrificial layer 125 may be partially etched by one-step electrochemical etching (ECE) that continuously applies the same voltage, for example, a voltage in the range of 10 to 60V. However, the present invention is not limited thereto, and may be partially etched by two-step electrochemical etching (ECE) that initially applies a relatively low voltage and then applies a relatively high voltage. 1 (c) shows micropores 152 and 154 formed by two-step electrochemical etching, and micropores 152 are formed in one step of applying a relatively low voltage, and relatively large micropores. 154 is formed in two steps of applying a relatively high voltage. For example, for the n-type gallium nitride based semiconductor layer 125 having a Si doping concentration of 6E18 / cm 3 using a 0.3M oxalic acid solution at 20 ° C, step 1 applies a voltage of 8 to 9V, and 2 In the step, electrochemical etching may be performed by applying a voltage of 15 to 17V.

2단계 전기화학 식각을 이용함으로써, n형 질화갈륨계 반도체층(125)의 표면은 상대적으로 양호한 결정성을 유지할 수 있으며, 아울러, n형 질화갈륨계 반도체층(125)의 내부에 상대적으로 큰 미세 기공들(154)을 형성할 수 있어 후속 공정에 유리하다.By using a two-step electrochemical etching, the surface of the n-type gallium nitride-based semiconductor layer 125 can maintain a relatively good crystallinity, and also relatively large inside the n-type gallium nitride-based semiconductor layer 125 Fine pores 154 may be formed, which is advantageous for subsequent processing.

도 1(d)를 참조하면, 상기 n형 질화갈륨계 반도체층(125)을 씨드로 사용하여 제1 질화물 반도체층(160), 활성층(170) 및 제2 질화물 반도체층(180) 등의 에피층을 포함하는 질화물 반도체 적층 구조(200)가 성장된다. 질화물 반도체 적층 구조(200)는 수평 성장에 의해 희생층(125) 뿐만 아니라 마스크 패턴(130)을 덮는다.Referring to FIG. 1D, an epitaxial layer of the first nitride semiconductor layer 160, the active layer 170, and the second nitride semiconductor layer 180 may be formed using the n-type gallium nitride based semiconductor layer 125 as a seed. The nitride semiconductor laminate structure 200 including the layer is grown. The nitride semiconductor stacked structure 200 covers the mask pattern 130 as well as the sacrificial layer 125 by horizontal growth.

상기 제1 질화물 반도체층(160)은 단일층일 수도 있으나, 이에 한정되는 것은 아니며, 다중층일 수도 있다. 이러한 다중층은 언도프트 층과 도핑 층을 포함할 수 있다.The first nitride semiconductor layer 160 may be a single layer, but is not limited thereto and may be a multilayer. Such multilayers may include an undoped layer and a doped layer.

한편, 상기 반도체 적층 구조(200)를 성장하는 동안, 미세기공들(152, 154)이 서로 합쳐지고 또한 성장하여 공동(150a)이 형성된다. 상기 공동(150a)은 상기 마스크 패턴(130)의 인접한 마스크 영역들을 서로 연결하도록 형성된다. 도 1(d)에 있어서, 희생층(125)과 제1 질화물 반도체층(160) 사이의 계면이 잔류하는 것으로 표시하였으나, 상기 공동(150a)이 희생층(125)과 제1 질화물 반도체층(160)의 계면이 될 수 있다.Meanwhile, during the growth of the semiconductor stacked structure 200, the micropores 152 and 154 merge with each other and grow to form a cavity 150a. The cavity 150a is formed to connect adjacent mask regions of the mask pattern 130 with each other. In FIG. 1D, the interface between the sacrificial layer 125 and the first nitride semiconductor layer 160 remains, but the cavity 150a is formed of the sacrificial layer 125 and the first nitride semiconductor layer ( 160 may be an interface.

도 2(a)를 참조하면, 희생층(125) 상에 제1 질화물 반도체층(160), 활성층(170) 및 제2 질화물 반도체층(180)을 포함하는 질화물 반도체 적층 구조(200)가 형성되어 있다. 앞에서 설명한 바와 같이, 상기 반도체 적층 구조(200)를 형성하는 동안, 희생층(125) 내의 미세기공들(152, 154)에 의해 n형 질화갈륨계 반도체층(125)에 공동(150a)이 형성된다. 여기서, 도 2(a)는 도 1(d)와 동일한 공정단계를 나타내며, 단순히 스케일만을 달리하여 표현한 것이다.Referring to FIG. 2A, a nitride semiconductor stack structure 200 including a first nitride semiconductor layer 160, an active layer 170, and a second nitride semiconductor layer 180 is formed on the sacrificial layer 125. It is. As described above, the cavity 150a is formed in the n-type gallium nitride based semiconductor layer 125 by the micropores 152 and 154 in the sacrificial layer 125 while forming the semiconductor stack 200. do. Here, FIG. 2 (a) shows the same process steps as FIG. 1 (d) and is simply expressed by different scales.

상기 제1 질화물 반도체층(160)은 제1 도전형의 불순물이 도핑된 질화물 반도체층, 예컨대 n형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, In, Ga)N 계열의 질화물 반도체층으로 형성될 수 있으며, 질화갈륨층을 포함할 수 있다. 또한, 상기 제1 질화물 반도체층(160)은 의도적으로 불순물이 도핑되지 않은 언도프트 층을 포함할 수도 있다. The first nitride semiconductor layer 160 is a nitride semiconductor layer doped with a first conductivity type impurity, for example, a III-N type compound semiconductor doped with n-type impurity, such as (Al, In, Ga) N-based nitride It may be formed of a semiconductor layer, it may include a gallium nitride layer. In addition, the first nitride semiconductor layer 160 may include an undoped layer that is not intentionally doped with impurities.

상기 활성층(170)은 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체층으로 형성될 수 있으며, 단일 양자웰 구조 또는 웰층(미도시)과 장벽층(미도시)이 교대로 적층된 다중 양자웰 구조일 수 있다.The active layer 170 may be formed of a III-N-based compound semiconductor, for example, an (Al, Ga, In) N semiconductor layer, and a single quantum well structure or a well layer (not shown) and a barrier layer (not shown) are alternated. It may be a multi-quantum well structure stacked with.

상기 제2 질화물 반도체층(180)은 제2 도전형 불순물, 예컨대, P형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 계열의 Ⅲ족 질화물 반도체층을 포함하며, 예컨대 GaN층을 포함할 수 있다.The second nitride semiconductor layer 180 includes a III-N-based compound semiconductor doped with a second conductivity type impurity, such as a P-type impurity, for example, an (Al, Ga, In) N-based group III nitride semiconductor layer. For example, it may include a GaN layer.

도 2(b)를 참조하면, 상기 질화물 반도체 적층 구조(200)를 패터닝하여 소자 분리 영역(200a)이 형성될 수 있다. 소자 분리 영역(200a)은 사진 및 식각 공정을 사용하여 형성될 수 있다. 소자 분리 영역(200a)에 의해 개별 소자 영역으로 분리된 복수의 질화물 반도체 적층 구조(200)가 형성될 수 있다.Referring to FIG. 2B, the device isolation region 200a may be formed by patterning the nitride semiconductor stack 200. The device isolation region 200a may be formed using a photolithography and an etching process. A plurality of nitride semiconductor stacked structures 200 separated into individual device regions may be formed by the device isolation region 200a.

한편, 도시한 바와 같이, 상기 소자 분리 영역(200a)에 의해 희생층(125) 및 마스크 패턴(130)이 노출된다.As illustrated, the sacrificial layer 125 and the mask pattern 130 are exposed by the device isolation region 200a.

도 2(c)를 참조하면, 질화물 반도체 적층 구조(200) 상에 지지 기판(210)이 부착된다. 지지 기판(210)은 금속층(190)을 통해 질화물 반도체 적층 구조(200)에 본딩될 수 있다. 상기 금속층(190)은 예컨대, 반사 금속층(192), 장벽 금속층(194) 및 본딩 금속층(196)을 포함할 수 있다. 장벽 금속층(194)은 반사 금속층(192)을 덮고, 본딩 금속층(196)은 식각 용액으로부터 반사 금속층(192)과 장벽 금속층(194)을 보호하도록 이들을 감싼다. 상기 반사 금속층(192) 제2 질화물 반도체층(180)에 전기적으로 접속된다.Referring to FIG. 2C, the support substrate 210 is attached to the nitride semiconductor stack 200. The support substrate 210 may be bonded to the nitride semiconductor stack 200 through the metal layer 190. The metal layer 190 may include, for example, a reflective metal layer 192, a barrier metal layer 194, and a bonding metal layer 196. The barrier metal layer 194 covers the reflective metal layer 192, and the bonding metal layer 196 covers them to protect the reflective metal layer 192 and the barrier metal layer 194 from the etching solution. The reflective metal layer 192 is electrically connected to the second nitride semiconductor layer 180.

본 실시예에 있어서, 상기 금속층(190)이 소자 분리 영역(200a)을 형성한 후에 형성되는 것으로 설명하지만, 이에 한정되는 것은 아니다. 즉, 상기 반사 금속층(192) 및 장벽 금속층(194)은 소자 분리 영역(200a)을 형성하기 전에 형성될 수도 있다. 나아가, 상기 본딩 금속층(196) 또한 소자 분리 영역(200a)을 형성하기 전에 형성될 수 있다.In the present exemplary embodiment, the metal layer 190 is formed after the device isolation region 200a is formed, but is not limited thereto. That is, the reflective metal layer 192 and the barrier metal layer 194 may be formed before forming the device isolation region 200a. Further, the bonding metal layer 196 may also be formed before forming the device isolation region 200a.

한편, 지지 기판(210)은 도시한 바와 같이 관통홀들(210a)을 가질 수 있다. 특별히 한정되는 것은 아니지만, 이 관통홀들(210a)은 소자 분리 영역(200a) 내에 위치하도록 정렬될 수 있다. 예컨대, 하나의 소자 영역 내에 위치하는 질화물 반도체 적층 구조(200)의 네 모서리 근처에 각각 관통홀(210a)이 위치할 수 있다. 상기 관통홀들(210a)은 케미컬 리프트 오프(CLO)를 위해 수행되는 화학 식각 동안 식각 용액이 소자 분리 영역(200a)으로 침투하는 것을 도와 성장 기판(110)을 분리하는 시간을 단축시킨다.Meanwhile, the support substrate 210 may have through holes 210a as shown. Although not particularly limited, the through holes 210a may be aligned to be located in the device isolation region 200a. For example, the through holes 210a may be positioned near four corners of the nitride semiconductor stack 200 positioned in one device region. The through holes 210a may help the etching solution penetrate into the device isolation region 200a during the chemical etching performed for the chemical lift off (CLO) to shorten the time for separating the growth substrate 110.

다시 도 2(c)를 참조하면, 상기 지지 기판(210)은 사파이어 기판, GaN 기판, 유리 기판, 실리콘카바이드 기판 또는 실리콘 기판일 수도 있고, 금속 물질로 이루어진 도전성 기판일 수도 있고, PCB 등과 같은 회로 기판일 수도 있으며, 세라믹 기판일 수도 있다.Referring back to FIG. 2C, the support substrate 210 may be a sapphire substrate, a GaN substrate, a glass substrate, a silicon carbide substrate, or a silicon substrate, a conductive substrate made of a metal material, or a circuit such as a PCB. It may be a substrate or a ceramic substrate.

또한, 상기 지지 기판(210) 측에 본딩 금속층(196)에 대응하는 본딩 금속층(도시하지 않음)이 제공되고, 지지 기판(210) 측의 본딩 금속층과 질화물 반도체 적층 구조체(200)측의 본딩 금속층(196)이 공융(eutetic) 본딩하여 지지 기판(210)이 질화물 반도체 적층 구조(200)에 부착될 수 있다.In addition, a bonding metal layer (not shown) corresponding to the bonding metal layer 196 is provided on the support substrate 210 side, and a bonding metal layer on the support substrate 210 side and a bonding metal layer on the nitride semiconductor laminate structure 200 side. The support substrate 210 may be attached to the nitride semiconductor stack 200 by eutectic bonding 196.

도 2(d)를 참조하면, 지지기판(210)이 부착된 후, NaOH, BOE 또는 HF 등의 식각 용액을 이용하여 화학식각에 의해 성장 기판(110)을 반도체 적층 구조체(200)로부터 분리한다. 식각 용액은 마스크 패턴(130)을 식각하거나, 마스크 패턴(130)과 질화물 반도체 적층 구조체(200)의 계면에서 GaN을 식각하여 성장 기판(110)을 질화물 반도체 적층 구조(200)로부터 분리할 수 있다. 분리된 성장 기판(110) 상에는 식각 방지층(120) 및 희생층(125)이 잔류할 수 있으며, 이에 대해서는 도 7을 참조하여 뒤에서 상세히 설명한다.Referring to Figure 2 (d), after the support substrate 210 is attached, the etching solution such as NaOH, BOE or HF The growth substrate 110 is separated from the semiconductor stack 200 by chemical angles. The etching solution may separate the growth substrate 110 from the nitride semiconductor stack 200 by etching the mask pattern 130 or etching GaN at an interface between the mask pattern 130 and the nitride semiconductor stack 200. . The etch stop layer 120 and the sacrificial layer 125 may remain on the separated growth substrate 110, which will be described in detail later with reference to FIG. 7.

마스크 패턴(130)이 제거됨에 따라, 질화물 반도체 적층 구조(200) 표면, 특히 제1 질화물 반도체층(160) 표면에 리세스 영역(130a)과 돌출 영역(160a)을 갖는 요철구조가 형성된다.As the mask pattern 130 is removed, an uneven structure having a recessed region 130a and a protruding region 160a is formed on the surface of the nitride semiconductor stacked structure 200, particularly, the surface of the first nitride semiconductor layer 160.

본 실시예에 있어서, 화학 식각에 의해 성장 기판(110)을 분리하는 것에 대해 설명하지만, 물리적 스트레스를 이용하여 성장 기판(110)을 질화물 반도체 적층 구조(200)로부터 분리할 수도 있다. 예를 들어, 상기 복수의 공동(150a)이 형성된 후, 마스크 패턴(130)에 스트레스를 인가하여 상기 성장 기판(110)과 상기 질화물 반도체 적층 구조(200)가 분리될 수 있다.In the present embodiment, the growth substrate 110 is separated by chemical etching, but the growth substrate 110 may be separated from the nitride semiconductor stack 200 using physical stress. For example, after the plurality of cavities 150a are formed, the growth substrate 110 and the nitride semiconductor stack 200 may be separated by applying a stress to the mask pattern 130.

도 3(a)는 성장 기판(110)이 분리된 도 2(d)의 도면을 뒤집어 나타내었다. 도 3(a)를 참조하면, 성장 기판(110)이 분리된 후, Ga 잔류물(droplet)을 제거하기 위해 염산 등을 이용하여 표면을 세정할 수 있다. 또한, 표면 측에 잔류하는 고저항 질화물 반도체층을 제거하기 위해 건식 식각을 이용하여 질화물 반도체 적층 구조(200)의 일부를 제거할 수 있다.FIG. 3 (a) is an inverted view of FIG. 2 (d) with the growth substrate 110 separated. Referring to FIG. 3A, after the growth substrate 110 is separated, the surface may be cleaned using hydrochloric acid or the like to remove Ga residue. In addition, a portion of the nitride semiconductor stacked structure 200 may be removed using dry etching to remove the high resistance nitride semiconductor layer remaining on the surface side.

도 3(b)를 참조하면, 광전 화학(PEC) 식각 기술 등을 이용하여 질화물 반도체 적층 구조(200)의 표면에 거칠어진 표면(R)을 형성할 수 있다. 거칠어진 표면(R)은 리세스 영역(130a)의 바닥면 및 돌출 영역(160a)의 표면에 형성된다. 리세스 영역(130a) 및 돌출 영역(160a)에 더하여 거칠어진 표면(R)이 형성됨으로써 활성층(170)에서 생성된 광의 광 추출 효율이 개선된다.Referring to FIG. 3B, a roughened surface R may be formed on the surface of the nitride semiconductor stacked structure 200 using a photoelectric chemical (PEC) etching technique. The roughened surface R is formed on the bottom surface of the recessed region 130a and the surface of the protruding region 160a. In addition to the recessed region 130a and the protruding region 160a, a roughened surface R is formed to improve light extraction efficiency of light generated in the active layer 170.

도 3(c)를 참조하면, 이어서, 상기 질화물 반도체 적층 구조(200) 상에 전극 (220)이 형성된다. 전극(220)은 와이어를 연결할 수 있는 전극 패드와, 전극 패드로부터 연장하는 연장부를 가질 수 있다. 전극(220)은 제1 질화물 반도체층(160)에 전기적으로 접속된다. 한편, 상기 지지 기판(210)이 도전성인 경우, 지지 기판(210)이 제2 질화물 반도체층(180)에 전기적으로 접속되어 전극으로서 기능할 수 있으며, 또는 지지 기판(210) 하부에 별도의 전극 패드가 추가로 형성될 수 있다. 상기 지지 기판(210)이 절연성인 경우, 상기 금속층(190)이 외부로 연장하여 전극 패드가 형성될 수 있다.Referring to FIG. 3C, an electrode 220 is formed on the nitride semiconductor stack 200. The electrode 220 may have an electrode pad capable of connecting wires and an extension part extending from the electrode pad. The electrode 220 is electrically connected to the first nitride semiconductor layer 160. On the other hand, when the support substrate 210 is conductive, the support substrate 210 may be electrically connected to the second nitride semiconductor layer 180 to function as an electrode, or a separate electrode under the support substrate 210. Pads may be further formed. When the support substrate 210 is insulative, the metal layer 190 may extend to the outside to form an electrode pad.

상기 전극(220)을 형성하기 전 또는 후에 질화물 반도체 적층 구조(200)를 덮는 절연층(도시하지 않음)이 추가로 형성될 수 있다.An insulating layer (not shown) covering the nitride semiconductor stack 200 may be further formed before or after forming the electrode 220.

도 3(d)를 참조하면, 상기 지지 기판(210)을 개별 소자 단위로 분할하여 발광 다이오드가 완성된다. 상지 지지 기판(210)은 소자 분리 영역을 따라 스크라이빙을 수행함으로써 분할될 수 있다.Referring to FIG. 3 (d), the light emitting diode is completed by dividing the support substrate 210 into individual device units. The upper limb support substrate 210 may be divided by performing scribing along the device isolation region.

본 실시예에 따르면, 질화물 반도체 적층 구조(200)를 손상시키지 않으면서 성장 기판(110)을 분리할 수 있다. 더욱이 성장 기판(110)과 반도체 적층 구조(200) 사이에 형성된 공동(150a)을 이용하여 성장 기판(110)을 분리하기 때문에, 물리적 스트레스 또는 화학 식각을 이용하여 성장 기판(110)을 쉽게 분리할 수 있다. According to the present exemplary embodiment, the growth substrate 110 may be separated without damaging the nitride semiconductor stack 200. Furthermore, since the growth substrate 110 is separated using the cavity 150a formed between the growth substrate 110 and the semiconductor stack 200, the growth substrate 110 may be easily separated using physical stress or chemical etching. Can be.

더욱이, 소자 분리 영역과 함께 관통홀들(210a)을 형성함으로써 식각 용액의 침투를 더 빠르게 하여 공정 시간을 더욱 단축할 수 있다. 또한, 분리된 성장 기판(110)은 성장 기판으로서 다시 사용될 수 있다.Furthermore, by forming the through holes 210a together with the device isolation region, the penetration time of the etching solution may be faster, thereby further reducing the process time. In addition, the separated growth substrate 110 may be used again as a growth substrate.

이상에서, 케미컬 리프트 오프 또는 스트레스 리프트 오프를 기용하여 성장 기판을 분리하고 발광 다이오드를 제조하는 것에 대해 설명하였지만, 본 발명은 이들 기판 분리 방법에 한정되는 것은 아니며 다른 가능한 기판 분리 방법 에컨대 레이저 리프트 오프가 적용될 수도 있다.In the above, although the growth substrate is separated and the light emitting diode is manufactured using chemical lift off or stress lift off, the present invention is not limited to these substrate separation methods, and other possible substrate separation methods, such as laser lift off. May be applied.

(기판 재생 방법)(Substrate playback method)

이하에서는 기판 분리 기술을 이용하여 분리된 기판을 재생하는 방법에 대해 설명한다.Hereinafter, a method of regenerating a separated substrate using a substrate separation technique will be described.

도 7은 위에서 설명한 기술을 통해 분리된 기판(300)을 설명하기 위한 단면도이며, 도 8은 케미컬 리프트 오프를 통해 분리된 기판 표면을 보여주는 SEM 사진이다.FIG. 7 is a cross-sectional view illustrating the substrate 300 separated through the above-described technique, and FIG. 8 is a SEM photograph showing the surface of the substrate separated through chemical lift-off.

도 7 및 도 8을 참조하면, 분리된 기판(300)은 식각 방지층(120) 및 희생층(125)을 포함할 수 있다. 분리된 기판(300) 표면은 돌출부(125a)와 오목부(125b)를 포함할 수 있으며, 돌출부(125a)는 오목부(125b)에 비해 상대적으로 평탄한 표면을 갖는다. 도 8에 도시되듯이, 오목부(125b)는 매우 거친 표면을 갖는다. 따라서, 상대적으로 평탄한 표면이 상대적으로 거친 표면에 비해 위로 돌출된다.Referring to FIGS. 7 and 8, the separated substrate 300 may include an etch stop layer 120 and a sacrificial layer 125. The separated substrate 300 surface may include a protrusion 125a and a recess 125b, and the protrusion 125a may have a relatively flat surface than the recess 125b. As shown in FIG. 8, the recess 125b has a very rough surface. Thus, relatively flat surfaces protrude upward compared to relatively rough surfaces.

본 실시예에 있어서, 상기 돌출부(125a)는 마스크 패턴(130)의 마스킹 영역에 대응되며, 상기 오목부(125b)는 공동(150a)에 대응된다. 이에 따라, 상기 돌출부(125a) 또는 평탄한 표면은 상기 마스크 패턴(130)과 같은 규칙적인 형상, 예컨대 스트라이프 형상, 아일랜드 형상, 또는 메쉬 형상으로 정렬될 수 있다. 돌출부(125a) 및 오목부(125b)는 희생층(125)에 형성된다. 나아가, 상기 오목부(125b)에 식각 방지층(120)이 노출될 수도 있다.In the present embodiment, the protrusion 125a corresponds to the masking area of the mask pattern 130, and the recess 125b corresponds to the cavity 150a. Accordingly, the protrusion 125a or the flat surface may be aligned in a regular shape such as the mask pattern 130, for example, a stripe shape, an island shape, or a mesh shape. The protrusion 125a and the recess 125b are formed in the sacrificial layer 125. In addition, the etch stop layer 120 may be exposed to the recess 125b.

앞에서 설명한 바와 같이, 상기 희생층(125)은 n형 질화갈륨계 반도체층을 포함할 수 있으며, 상기 식각 방지층(120)은 언도프트 질화갈륨계 반도체층을 포함할 수 있다. 따라서, 분리된 기판(300)은 표면에 n형 질화갈륨계 반도체층(125)을 가질 수 있으며, 돌출부(125a) 및 오목부(125b)는 n형 질화갈륨계 반도체층(125) 표면에 형성될 수 있다.As described above, the sacrificial layer 125 may include an n-type gallium nitride based semiconductor layer, and the etch stop layer 120 may include an undoped gallium nitride based semiconductor layer. Therefore, the separated substrate 300 may have an n-type gallium nitride-based semiconductor layer 125 on the surface, and the protrusions 125a and the recesses 125b are formed on the n-type gallium nitride-based semiconductor layer 125 surface. Can be.

도 7 및 도 8에 도시되듯이, 분리된 기판(300)은 매운 거친 표면을 가지며 또한 돌출부(125a)와 오목부(125b)를 가질 수 있다. 이러한 거친 표면은 케미컬 리프트 오프에 한정되는 것은 아니며, 스트레스 리프트 오프(SOL) 또는 레이저 리프트 오프(LLO)를 통한 기판 분리 기술에서도 발생된다. 이들 거친 표면을 갖는 기판을 성장 기판으로 재사용하기 위해서는 표면을 평탄화하는 공정이 요구된다.As shown in FIGS. 7 and 8, the separated substrate 300 may have a very rough surface and may have protrusions 125a and recesses 125b. Such rough surfaces are not limited to chemical lift off, but also occur in substrate separation techniques through stress lift off (SOL) or laser lift off (LLO). In order to reuse the substrate having these rough surfaces as a growth substrate, a process of planarizing the surface is required.

이하에서는 분리된 기판을 재생하는 방법에 대해 구체적으로 설명한다.Hereinafter, a method of regenerating the separated substrate will be described in detail.

도 9는 본 발명의 일 실시예에 따른 기판 재생 방법을 설명하기 위한 개략적인 공정 순서도이고, 도 10 및 도 12는 본 발명의 일 실시예에 따른 기판 재생 방법을 수행하는 각 공정 단계를 설명하기 위한 단면도들이고, 도 11 및 도 13은 각 공정 단계에서의 평면 SEM 이미지를 보여준다.9 is a schematic process flowchart illustrating a substrate regeneration method according to an embodiment of the present invention, Figures 10 and 12 illustrate each process step of performing a substrate regeneration method according to an embodiment of the present invention. 11 and 13 show planar SEM images at each process step.

도 9를 참조하면, 앞서 도 7을 참조하여 설명한 바와 같은 분리된 기판(300)이 준비된다(S100). 분리된 기판(300)은 에피층, 예컨대 반도체 적층 구조(200)로부터 분리된 표면을 갖는다. 분리된 기판(300)은 초기 기판(110)을 포함하며, 도 7을 참조하여 설명한 바와 같이, 희생층(125) 및 희생층(125) 하부에 위치하는 식각 방지층(120)을 포함할 수 있다. 상기 초기 기판(110)은 질화갈륨계 반도체층을 성장시키기 위한 성장기판으로서, 예컨대 사파이어 기판 또는 질화갈륨 기판일 수 있으며, 극성, 비극성 또는 반극성 기판을 포함할 수 있다.Referring to FIG. 9, a separated substrate 300 as described above with reference to FIG. 7 is prepared (S100). The separated substrate 300 has a surface separated from an epi layer, such as the semiconductor stack 200. The separated substrate 300 may include an initial substrate 110, and as described with reference to FIG. 7, the substrate 300 may include a sacrificial layer 125 and an etch stop layer 120 disposed under the sacrificial layer 125. . The initial substrate 110 may be a growth substrate for growing a gallium nitride based semiconductor layer, for example, a sapphire substrate or a gallium nitride substrate, and may include a polar, nonpolar, or semipolar substrate.

도 9 및 도 10을 참조하면, 전기화학식각(ECE) 기술을 이용하여 분리된 기판(300) 표면이 식각된다(S200). 전기화학식각(ECE) 기술에 의해 기판(300) 상부 영역, 예컨대 희생층(125)에 미세 기공들(252)이 형성될 수 있다. 한편, 식각 방지층(120)은 미세 기공들(252)이 초기 기판(110) 표면에 형성되는 것을 방지한다.9 and 10, the surface of the separated substrate 300 is etched using the electrochemical etching (ECE) technique (S200). Micropores 252 may be formed in an upper region of the substrate 300, for example, the sacrificial layer 125, by an electrochemical etching (ECE) technique. Meanwhile, the etch stop layer 120 prevents the micropores 252 from being formed on the surface of the initial substrate 110.

상기 전기화학식각(ECE) 공정은 분리된 기판(300)과 음극 전극(예, Pt 전극)을 ECE 용액에 담근 후, 희생층(125)에 양의 전압을 인가하고 음극 전극에 음의 전압을 인가하여 수행되며, ECE 용액의 몰농도, 공정 시간 및 인가 전압을 조절하여 미세 기공들(252)의 크기를 조절할 수 있다. 상기 ECE 용액은 옥살산(oxalic acid)을 포함하는 전해질 용액일 수 있다. 예컨대, 상기 전기화학식각은 옥살산 용액에서 10~100V 범위의 전압을 가하여 수행될 수 있다. In the electrochemical etching (ECE) process, the substrate 300 and the cathode electrode (eg, Pt electrode) are immersed in an ECE solution, and then a positive voltage is applied to the sacrificial layer 125 and a negative voltage is applied to the cathode electrode. It is performed by applying, the size of the fine pores 252 can be adjusted by adjusting the molarity, the process time and the applied voltage of the ECE solution. The ECE solution may be an electrolyte solution containing oxalic acid. For example, the electrochemical etching can be performed by applying a voltage in the range of 10 ~ 100V in oxalic acid solution.

도 11의 SEM 이미지는 20℃의 0.3M 옥살산 용액을 이용하여 약 6E18/cm3의 Si 도핑 농도를 갖는 n형 질화갈륨계 반도체층(125)에 대해, 40V의 전압을 인가하여 10분 동안 전기화학식각을 수행한 후의 표면을 보여준다.The SEM image of FIG. 11 shows that the n-type gallium nitride based semiconductor layer 125 having a Si doping concentration of about 6E18 / cm 3 using a 0.3M oxalic acid solution at 20 ° C was applied for 10 minutes by applying a voltage of 40V. The surface after performing the chemical angle is shown.

도 11에서 알 수 있듯이, 전기화학식각을 수행한 후, n형 질화갈륨계 반도체층(125)의 표면은 평탄한 면과 거친 면을 구별하기 어렵게 변한다.As can be seen in Figure 11, after performing the electrochemical etching, the surface of the n-type gallium nitride based semiconductor layer 125 is changed to be difficult to distinguish between the flat surface and the rough surface.

도 9 및 도 12를 참조하면, 화학 식각 기술을 이용하여 분리된 기판(300) 표면을 식각한다(S300). 화학 식각에 의해 앞서 전기화학식각에 의해 식각된 부분이 제거되고 재생 기판(400)이 제공된다. 본 실시예에 있어서, 상기 화학 식각에 의해 희생층(125)이 제거되며 식각 방지층(120a)이 잔류하는 재생 기판(400)이 제공될 수 있다. 식각 방지층(120a)은 화학 식각에 의해 표면 일부가 식각된 식각 방지층(120)일 수 있다. 식각 방지층(120)이 상기 화학 식각에 대해 내성이 클수록 표면의 식각은 방지된다.9 and 12, the surface of the separated substrate 300 is etched using chemical etching (S300). The chemically etched portion previously removed by the electrochemical etching is removed and the regenerated substrate 400 is provided. In the present exemplary embodiment, the sacrificial layer 125 may be removed by the chemical etching, and the regeneration substrate 400 in which the etch stop layer 120a remains may be provided. The etch stop layer 120a may be an etch stop layer 120 having a portion of a surface etched by chemical etching. As the etch stop layer 120 is more resistant to the chemical etching, etching of the surface is prevented.

상기 화학 식각은 예컨대 NaOH 또는 KOH를 포함하는 용액에서 수행될 수 있다. 또한, 식각을 돕기 위해 상기 용액은 약 50℃ 이상으로 가열될 수 있다.The chemical etching may be performed in a solution containing NaOH or KOH, for example. In addition, the solution may be heated to about 50 ° C or more to aid in etching.

한편, 상기 화학 식각에 의해 기판(300)의 측면이 식각될 수 있다. 따라서, 기판(300)의 측면이 식각되는 것을 방지하기 위해 식각 방지막(도시하지 않음)을 이용하여 기판(300) 측면을 덮을 수 있다. 식각 방지막의 재료는 화학 식각으로부터 기판(300)의 측면이 식각되는 것을 방지할 수 있는 것이면 특별히 한정되지 않으며, 공정의 편의를 위해 테이프 등이 사용될 수 있다.Meanwhile, the side surface of the substrate 300 may be etched by the chemical etching. Therefore, in order to prevent the side surface of the substrate 300 from being etched, the side surface of the substrate 300 may be covered using an etch stop layer (not shown). The material of the etch stop layer is not particularly limited as long as it can prevent the side surface of the substrate 300 from being etched from chemical etching, and a tape or the like may be used for the convenience of the process.

도 13은 NaOH와 H2O2 및 순수(deionized water)의 수용액에서 화학식각을 수행한 후의 표면을 보여주는 SEM 이미지이다. 도 13에서 알 수 있듯이, 전기 화학 식각 및 화학 식각을 함께 이용함으로써 표면이 평탄한 재생 기판(400)을 제조할 수 있다.FIG. 13 is an SEM image showing the surface after performing the chemical angle in an aqueous solution of NaOH, H 2 O 2 and deionized water. As can be seen in FIG. 13, the regeneration substrate 400 having a flat surface can be manufactured by using electrochemical etching and chemical etching together.

본 실시예에 따라 제조된 재생 기판(400)이 성장 기판으로서 사용 가능한지를 확인하기 위해 재생 기판(400) 상에 질화갈륨층을 성장시켰다. 도 14는 재생 기판 상에 성장된 질화갈륨층의 표면을 보여주는 광학 사진이다.The gallium nitride layer was grown on the recycled substrate 400 to confirm whether the recycled substrate 400 manufactured according to this embodiment can be used as a growth substrate. 14 is an optical photograph showing the surface of a gallium nitride layer grown on a recycled substrate.

도 14를 통해 알 수 있듯이, 재생 기판(400) 상에 성장된 질화갈륨층은 표면에 힐록(hillrock)을 포함하기는 하나 상당히 양호한 표면을 갖는다. 따라서, 본 발명에 따라 제조된 재생 기판(400)은 에피층을 성장하기 위한 성장 기판으로서 재사용될 수 있다.As can be seen from FIG. 14, the gallium nitride layer grown on the recycled substrate 400 has a fairly good surface although it includes a hillrock on the surface. Therefore, the recycled substrate 400 manufactured according to the present invention can be reused as a growth substrate for growing the epi layer.

나아가, 재생 기판(400) 상에 언도프트 질화갈륨계 반도체층을 추가로 성장시키고 다시 n형 질화갈륨계 반도체층의 희생층(125)을 성장시킨 후, 앞서 도 1 내지 도 3을 참조하여 설명한 바와 같은 공정을 적용하여 발광 다이오드를 제조하였으며, 이때, 재생 기판(400) 상에서 제조된 발광 다이오드의 수율은 초기 기판(110) 상에서 제조된 발광 다이오드의 수율에 대비하여 약 90% 이상의 수율을 보여주었다.Further, after further growing the undoped gallium nitride-based semiconductor layer on the regeneration substrate 400 and again growing the sacrificial layer 125 of the n-type gallium nitride-based semiconductor layer, as described above with reference to FIGS. A light emitting diode was manufactured by applying the same process as described above, wherein the yield of the light emitting diode manufactured on the reproduction substrate 400 was about 90% higher than the yield of the light emitting diode manufactured on the initial substrate 110. .

본 실시예들에 따른 기판 재생 방법은 전기화학식각 및 화학식각을 함께 이용함으로써 상대적으로 평탄한 표면을 갖는 재생 기판을 제공할 수 있다. 나아가, 상기 기판 재생 방법은 초기 기판(110) 상에 성장된 질화갈륨계 반도체층을 모두 제거할 필요가 없으며, 표면의 일부 질화갈륨계 반도체층만을 제거한다. 따라서, 이미 성장된 반도체층을 모두 제거하는 종래 기술에 비해 재료 활용 효율을 높일 수 있어 기판 재생에 더 적합하다.The substrate regeneration method according to the present embodiments may provide a regenerated substrate having a relatively flat surface by using electrochemical etching and chemical angle together. Further, the substrate regeneration method does not need to remove all of the gallium nitride based semiconductor layers grown on the initial substrate 110, and removes only part of the gallium nitride based semiconductor layers on the surface. Therefore, the material utilization efficiency can be improved as compared with the conventional technique of removing all the grown semiconductor layers, which is more suitable for substrate regeneration.

본 실시예에 따라 재조된 재생 기판(400)은 에피층을 성장하기 위한 성장 기판으로 재사용될 수 있다. 또한, 도 1 내지 도 3을 참조하여 설명한 바와 같은 공정을 거쳐 발광 다이오드를 제조할 수 있으며, 이에 대한 상세한 설명은 생략한다.The recycled substrate 400 fabricated according to the present embodiment may be reused as a growth substrate for growing an epitaxial layer. In addition, a light emitting diode may be manufactured through the process as described with reference to FIGS. 1 to 3, and a detailed description thereof will be omitted.

앞서, 다양한 실시예들에 대해 설명하였지만, 본 발명은 특정 실시예에 한정되는 것으로 이해되어서는 안 된다. 또한, 특정 실시예에서 설명된 구성요소는 본 발명의 기술적 사상을 벗어나지 않는 한 다른 실시예에도 적용될 수 있다.While various embodiments have been described above, the invention should not be construed as limited to the specific embodiments. In addition, the components described in a specific embodiment may be applied to other embodiments without departing from the spirit of the present invention.

Claims (22)

에피층으로부터 분리된 표면을 갖는 기판을 준비하고;
상기 기판 표면을 전기화학식각 기술을 이용하여 식각하고;
상기 전기화학식각 기술을 이용하여 식각된 표면을 화학식각 기술을 이용하여 식각하는 것을 포함하되,
상기 분리된 표면을 갖는 기판은 표면에 희생층을 가지며, 상기 희생층 하부에 식각 방지층을 포함하고,
상기 희생층은 n형 질화갈륨계 반도체층을 포함하고, 상기 식각 방지층은 언도프트 질화갈륨계 반도체층을 포함하는 기판 재생 방법.Preparing a substrate having a surface separated from the epi layer;
Etching the substrate surface using an electrochemical etching technique;
Including etching the surface etched using the electrochemical etching technique using a chemical etching technique,
The substrate having the separated surface has a sacrificial layer on the surface, and includes an etch stop layer below the sacrificial layer,
The sacrificial layer includes an n-type gallium nitride based semiconductor layer, and the etch stop layer comprises an undoped gallium nitride based semiconductor layer. 삭제delete 삭제delete 삭제delete 청구항 1에 있어서, 상기 화학식각에 의해 상기 n형 질화갈륨계 반도체층이 식각되어 제거되고 상기 언도프트 질화갈륨계 반도체층이 노출되는 기판 재생 방법.The method of claim 1, wherein the n-type gallium nitride based semiconductor layer is etched and removed by the chemical angle, and the undoped gallium nitride based semiconductor layer is exposed. 청구항 5에 있어서, 상기 전기화학식각에 의해 상기 n형 질화갈륨계 반도체층에 미세 기공들이 형성되는 기판 재생 방법.The method of claim 5, wherein fine pores are formed in the n-type gallium nitride based semiconductor layer by the electrochemical etching. 에피층으로부터 분리된 표면을 갖는 기판을 준비하고;
상기 기판 표면을 전기화학식각 기술을 이용하여 식각하고;
상기 전기화학식각 기술을 이용하여 식각된 표면을 화학식각 기술을 이용하여 식각하는 것을 포함하되,
상기 분리된 표면은 돌출부와 오목부를 포함하고, 상기 돌출부는 상기 오목부에 비해 상대적으로 평탄한 표면을 갖는 기판 재생 방법.Preparing a substrate having a surface separated from the epi layer;
Etching the substrate surface using an electrochemical etching technique;
Including etching the surface etched using the electrochemical etching technique using a chemical etching technique,
And the separated surface includes a protrusion and a recess, the protrusion having a surface relatively flat relative to the recess. 청구항 7에 있어서, 상기 돌출부는 스트라이프 형상, 아일랜드 형상 또는 메쉬 형상으로 형성된 기판 재생 방법.The method of claim 7, wherein the protrusion has a stripe shape, an island shape, or a mesh shape. 에피층으로부터 분리된 표면을 갖는 기판을 준비하고;
상기 기판 표면을 전기화학식각 기술을 이용하여 식각하고;
상기 전기화학식각 기술을 이용하여 식각된 표면을 화학식각 기술을 이용하여 식각하는 것을 포함하되,
상기 화학식각을 수행하기 전에, 상기 분리된 표면을 갖는 기판의 측면을 덮는 측면 식각 방지막을 형성하는 것을 더 포함하는 기판 재생 방법.Preparing a substrate having a surface separated from the epi layer;
Etching the substrate surface using an electrochemical etching technique;
Including etching the surface etched using the electrochemical etching technique using a chemical etching technique,
Before performing the chemical etching, further comprising forming a side etch stop layer covering a side of the substrate having the separated surface. 청구항 1, 및 청구항 5 내지 청구항 9의 어느 한 항에 있어서, 상기 분리된 표면을 갖는 기판은 초기 기판을 포함하되, 상기 초기 기판은 사파이어 기판 또는 질화갈륨 기판인 기판 재생 방법.The method of claim 1, wherein the substrate having the separated surface comprises an initial substrate, wherein the initial substrate is a sapphire substrate or a gallium nitride substrate. 청구항 1, 및 청구항 5 내지 청구항 9의 어느 한 항에 있어서, 상기 전기화학식각은 옥살산 용액을 이용하여 10 내지 100V의 전압을 인가하여 수행되는 기판 재생 방법.The method of claim 1, wherein the electrochemical etching is performed by applying a voltage of 10 to 100 V using an oxalic acid solution. 청구항 11에 있어서, 상기 화학식각은 NaOH 또는 KOH를 포함하는 용액을 이용하여 수행되는 기판 재생 방법.The method of claim 11, wherein the chemical angle is performed using a solution containing NaOH or KOH. 상대적으로 평탄한 표면 및 상대적으로 거친 표면이 규칙적으로 정렬된 표면을 갖는 기판을 준비하고;
상기 기판 표면을 전기화학식각 기술을 이용하여 식각하고;
상기 전기화학식각 기술을 이용하여 식각된 표면을 화학식각 기술을 이용하여 식각하는 것을 포함하는 기판 재생 방법.Preparing a substrate having a surface that is relatively flat and whose surface is regularly aligned;
Etching the substrate surface using an electrochemical etching technique;
And etching the surface etched using the electrochemical etching technique. 청구항 13에 있어서, 상기 평탄한 표면은 스트라이프 형상, 아일랜드 형상 또는 메쉬 형상으로 정렬된 기판 재생 방법.The method of claim 13, wherein the flat surface is aligned in a stripe shape, island shape or mesh shape. 청구항 14에 있어서, 상기 기판 표면은 n형 질화갈륨계 반도체층의 표면인 기판 재생 방법.The method of claim 14, wherein the substrate surface is a surface of an n-type gallium nitride based semiconductor layer. 청구항 15에 있어서, 상기 기판은 n형 질화갈륨계 반도체층 하부에 언도프트 질화갈륨계 반도체층을 더 포함하는 기판 재생 방법.The method of claim 15, wherein the substrate further comprises an undoped gallium nitride based semiconductor layer under the n-type gallium nitride based semiconductor layer. 상부에 n형 질화갈륨계 반도체층을 포함하는 기판을 준비하고;
상기 n형 질화갈륨계 반도체층을 전기화학식각 기술을 이용하여 식각하고;
상기 전기화학식각 기술을 이용하여 식각된 상기 n형 질화갈륨계 반도체층을 화학식각 기술을 이용하여 식각하는 것을 포함하되,
상기 기판은 상기 n형 질화갈륨계 반도체층 하부에 위치하는 언도프트 질화갈륨계 반도체층을 더 포함하고,
상기 언도프트 질화갈륨계 반도체층은 상기 화학식각에 의해 노출되는 기판 재생 방법.Preparing a substrate including an n-type gallium nitride based semiconductor layer thereon;
Etching the n-type gallium nitride based semiconductor layer using an electrochemical etching technique;
Etching the n-type gallium nitride-based semiconductor layer etched using the electrochemical etching technique, using a chemical etching technique,
The substrate further includes an undoped gallium nitride-based semiconductor layer located under the n-type gallium nitride-based semiconductor layer,
And the undoped gallium nitride based semiconductor layer is exposed by the chemical angle. 삭제delete 청구항 17에 있어서, 상기 n형 질화갈륨계 반도체층은 평탄한 표면 및 거친 표면을 포함하되, 상기 평탄한 표면이 상기 거친 표면보다 위로 돌출된 기판 재생 방법.18. The method of claim 17, wherein the n-type gallium nitride based semiconductor layer comprises a flat surface and a rough surface, wherein the flat surface protrudes above the rough surface. 삭제delete 삭제delete 삭제delete
KR1020120132379A 2012-11-21 2012-11-21 Method of recycling a substrate and recycled substrate KR101984934B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120132379A KR101984934B1 (en) 2012-11-21 2012-11-21 Method of recycling a substrate and recycled substrate
EP13193574.4A EP2736068B1 (en) 2012-11-21 2013-11-19 Substrate recycling method
JP2013238523A JP6234787B2 (en) 2012-11-21 2013-11-19 Substrate recycling method and recycled substrate
US14/085,876 US9373496B2 (en) 2012-11-21 2013-11-21 Substrate recycling method and recycled substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120132379A KR101984934B1 (en) 2012-11-21 2012-11-21 Method of recycling a substrate and recycled substrate

Publications (2)

Publication Number Publication Date
KR20140065167A KR20140065167A (en) 2014-05-29
KR101984934B1 true KR101984934B1 (en) 2019-09-03

Family

ID=50892151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120132379A KR101984934B1 (en) 2012-11-21 2012-11-21 Method of recycling a substrate and recycled substrate

Country Status (1)

Country Link
KR (1) KR101984934B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101636702B1 (en) * 2015-06-25 2016-07-06 광주과학기술원 Substrate, Method of manufacturing the same and Light-Emitting Diode of using the same
US10540709B2 (en) 2016-05-26 2020-01-21 Ebay Inc. Presentation of digital data

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100055818A1 (en) 2008-08-29 2010-03-04 Ding-Yuan Chen Light-Emitting Diode on a Conductive Substrate
US20100317132A1 (en) 2009-05-12 2010-12-16 Rogers John A Printed Assemblies of Ultrathin, Microscale Inorganic Light Emitting Diodes for Deformable and Semitransparent Displays
WO2011094391A1 (en) * 2010-01-27 2011-08-04 Yale University Conductivity based selective etch for gan devices and applications thereof
US20120077334A1 (en) 2010-09-28 2012-03-29 National Chung-Hsing University Method for fabricating semiconductor devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1532677B1 (en) * 2002-08-26 2011-08-03 S.O.I.Tec Silicon on Insulator Technologies Recycling a wafer comprising a buffer layer, after having taken off a thin layer therefrom
JP4949014B2 (en) * 2003-01-07 2012-06-06 ソワテク Recycling wafers with multilayer structure after thin layer removal
KR100808012B1 (en) * 2006-06-13 2008-02-28 나이넥스 주식회사 Light emitting diode having improved efficiency and manufacuring method thereof
KR101106136B1 (en) * 2009-08-26 2012-01-20 서울옵토디바이스주식회사 Method of fabricating semiconductor substarte and method of fabricating lighe emitting device
KR20120001434A (en) * 2010-06-29 2012-01-04 서울옵토디바이스주식회사 Light emitting diode and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100055818A1 (en) 2008-08-29 2010-03-04 Ding-Yuan Chen Light-Emitting Diode on a Conductive Substrate
US20100317132A1 (en) 2009-05-12 2010-12-16 Rogers John A Printed Assemblies of Ultrathin, Microscale Inorganic Light Emitting Diodes for Deformable and Semitransparent Displays
WO2011094391A1 (en) * 2010-01-27 2011-08-04 Yale University Conductivity based selective etch for gan devices and applications thereof
US20120077334A1 (en) 2010-09-28 2012-03-29 National Chung-Hsing University Method for fabricating semiconductor devices

Also Published As

Publication number Publication date
KR20140065167A (en) 2014-05-29

Similar Documents

Publication Publication Date Title
KR102116828B1 (en) Method of recycling a substrate
JP6234787B2 (en) Substrate recycling method and recycled substrate
CN104221170B (en) Method for separating epitaxial layers and growth substrates, and semiconductor device using same
TWI504020B (en) Method of separating growth substrate from epitaxial layer, method of fabricating light emitting diode using the same and light emitting diode fabricated by the same
JP5956604B2 (en) Light emitting diode
JP5819923B2 (en) Epitaxial layer wafer having a cavity for substrate separation growth and semiconductor device manufactured using the same
KR102206284B1 (en) Template for growing semiconductor, method of separating growth substrate and method of fabricating light emitting device using the same
KR20150012538A (en) Method of fabricating light emitting device
KR20150074516A (en) Method of separating substrate and method of fabricating light emitting device using the same
KR101984934B1 (en) Method of recycling a substrate and recycled substrate
KR20130035685A (en) Method of fabricating nitride semiconductor device
KR20140047870A (en) Method of separating growth substrate from epitaxial layer, method of fabricating ligh emitting diode using the same and ligh emitting diode fabricated by the same
KR102052179B1 (en) Method of recycling a substrate and recycled substrate
KR20140047869A (en) Method of separating growth substrate from epitaxial layer and method of fabricationg ligh emitting diode using the same
KR101923673B1 (en) Method of fabricating gallium nitrded based semiconductor device
KR20140058080A (en) Light emitting diode and method of fabricating the same
KR20150025438A (en) Light emitting device manufacturing method
KR20140079958A (en) Method for separating substrate and method for fabricating semiconductor device using the same
US9859108B2 (en) Substrate regeneration method and regenerated substrate
KR20140081068A (en) Method of separating substrate from epitaxial layer, method of fabricating semiconductor device using the same and semiconductor device fabricated by the same
KR102022658B1 (en) Semiconductor device having insulation structure and method of fabricating the same
KR20150016759A (en) Method for reusing template for light emitting device manufacturing
KR101899479B1 (en) Semi-polar led and method of fabrication the same
KR20110113311A (en) Method of fabricating light emitting diode using substrate separation technique
KR20150014232A (en) Reusable template for light emitting device manufacturing and method of manufacturing light emitting device using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant