KR20140006428A - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR20140006428A
KR20140006428A KR1020120073314A KR20120073314A KR20140006428A KR 20140006428 A KR20140006428 A KR 20140006428A KR 1020120073314 A KR1020120073314 A KR 1020120073314A KR 20120073314 A KR20120073314 A KR 20120073314A KR 20140006428 A KR20140006428 A KR 20140006428A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
electrode
electrode layer
semiconductor layer
Prior art date
Application number
KR1020120073314A
Other languages
Korean (ko)
Other versions
KR101941032B1 (en
Inventor
권관철
전영현
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120073314A priority Critical patent/KR101941032B1/en
Publication of KR20140006428A publication Critical patent/KR20140006428A/en
Application granted granted Critical
Publication of KR101941032B1 publication Critical patent/KR101941032B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Abstract

A light emitting diode according to the embodiment comprises a light emitting structure including a first conductive semiconductor layer, an active layer and a second conductive semiconductor layer; a second electrode layer which is located in the second conductive semiconductor layer direction and is electrically connected to the second conductive semiconductor layer; a first electrode layer including a main electrode which is located in one surface of the second electrode layer in the opposite direction to the second conductive semiconductor layer and at least one branch electrode which is branched from the main electrode and penetrates the second conductive semiconductor layer and the active layer to be electrically connected to the first conductive semiconductor layer; and an insulating layer which is located between the first electrode layer and the second electrode layer and between the first electrode layer and the light emitting structure, wherein the insulating layer consists of multiple layers in which two adjacent layers have different compositions and at least comprises a first layer and a second layer which are sequentially located from the upper direction of the light emitting diode, and wherein the second layer is non-overlapped with the side surface of the second electrode layer.

Description

발광소자{LIGHT EMITTING DEVICE}[0001] LIGHT EMITTING DEVICE [0002]

실시예는 발광소자에 관한 것이다.An embodiment relates to a light emitting element.

반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.BACKGROUND ART Light emitting devices such as a light emitting diode (LD) or a laser diode using semiconductor materials of Group 3-5 or 2-6 group semiconductors are widely used for various colors such as red, green, blue, and ultraviolet And it is possible to realize white light rays with high efficiency by using fluorescent materials or colors, and it is possible to realize low energy consumption, semi-permanent life time, quick response speed, safety and environment friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps .

따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, a transmission module of the optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, a white light emitting element capable of replacing a fluorescent lamp or an incandescent lamp Diode lighting, automotive headlights, and traffic lights.

도 1은 종래의 발광소자의 제작 과정에서 발광소자를 칩 단위로 절단하는 공정을 간략히 도시한 도면이다. 발광소자(10)에는 각 층간의 전기적 단락을 방지하고, 아이솔레이션(isolation) 에칭시 에칭 저지층의 역할을 수행하는 절연층(20)이 포함되어 있다. 에칭 저지층의 역할을 수행하는 절연층(20)은 발광소자(10)의 가장자리에 위치한다. 칩 절단 공정은 에칭 저지층의 역할을 수행하는 절연층(20)에 레이저를 조사하거나 블레이드를 이용하여 절연층(20)을 쏘잉함으로써 이루어질 수 있다. 절연층(20)은 발광소자(10)의 신뢰성 유지를 위해 어느 정도의 두께를 가져야 하는데, 두께가 두꺼울수록 발광소자(10)의 신뢰성은 우수해지지만 절단시 크랙(C)이 발생하여 칩 불량이 발생하는 문제점이 있다.FIG. 1 is a view schematically showing a process of cutting a light emitting device into a chip unit in a manufacturing process of a conventional light emitting device. The light emitting device 10 includes an insulating layer 20 which prevents electrical short between layers and performs an etching stop layer when etching is performed. The insulating layer 20 serving as an etching stop layer is located at the edge of the light emitting element 10. The chip cutting process may be performed by irradiating the insulating layer 20, which serves as an etching stop layer, with a laser or by cutting the insulating layer 20 using a blade. The insulating layer 20 should have a certain thickness for maintaining the reliability of the light emitting element 10. The thicker the thickness, the more reliable the light emitting element 10 is, but a crack (C) There is a problem that this occurs.

실시예는 발광소자의 신뢰성을 향상시키고자 한다.The embodiment attempts to improve the reliability of the light emitting device.

실시예에 따른 발광소자는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제2 도전형 반도체층 방향에 위치하고 상기 제2 도전형 반도체층과 전기적으로 연결된 제2 전극층; 상기 제2 전극층의 일면 상에 상기 제2 도전형 반도체층과 반대 방향에 위치하는 주전극과, 상기 주전극으로부터 분기되며 상기 제2 도전형 반도체층과 활성층을 관통하여 상기 제1 도전형 반도체층과 전기적으로 연결되는 적어도 하나의 분기 전극을 포함하는 제1 전극층; 및 상기 제1 전극층과 상기 제2 전극층 사이 및 상기 제1 전극층과 상기 발광 구조물 사이에 위치하는 절연층;을 포함하고, 상기 절연층은 복수 개의 층으로 이루어지고, 인접한 두 개의 층은 조성이 각기 다르며, 상기 절연층은 발광소자의 상부 방향에서부터 순차적으로 위치하는 제1층 및 제2층을 적어도 포함하고, 상기 제2층은 상기 제2 전극층의 측면과 비중첩(non-overlap)된다.A light emitting device according to an embodiment includes a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; A second electrode layer located in the direction of the second conductivity type semiconductor layer and electrically connected to the second conductivity type semiconductor layer; A main electrode disposed on one surface of the second electrode layer in a direction opposite to the second conductivity type semiconductor layer; and a second electrode layer that is branched from the main electrode and penetrates the second conductivity type semiconductor layer and the active layer, A first electrode layer including at least one branch electrode electrically connected to the first electrode layer; And an insulating layer disposed between the first electrode layer and the second electrode layer and between the first electrode layer and the light emitting structure, wherein the insulating layer is composed of a plurality of layers, And the insulating layer includes at least a first layer and a second layer sequentially located from the upper direction of the light emitting device, and the second layer is non-overlapping with the side surface of the second electrode layer.

상기 제2층은 상기 제2 전극층과 접할 수 있다.The second layer may be in contact with the second electrode layer.

상기 제1층은 상기 제2 전극층의 일면 상에 상기 발광 구조물과 반대 방향에 위치하고, 상기 제2층은 상기 제1층과 상기 제1 전극층 사이에 위치할 수 있다.The first layer may be positioned on one side of the second electrode layer in a direction opposite to the light emitting structure, and the second layer may be positioned between the first layer and the first electrode layer.

상기 제2층은 상기 제1층과 단차를 이룰 수 있다.The second layer may be stepped with the first layer.

상기 제2층은 상기 제2 전극층의 폭과 동일하거나, 상기 제2 전극층의 폭보다 넓게 형성될 수 있다.The second layer may be formed to have a width equal to or greater than a width of the second electrode layer.

상기 제2 전극층의 일부가 상기 발광 구조물의 외부로 노출되고, 노출된 상기 제2 전극층 상에 제2 전극 패드가 위치할 수 있다.A part of the second electrode layer may be exposed to the outside of the light emitting structure, and a second electrode pad may be located on the exposed second electrode layer.

상기 절연층은 발광소자의 외곽 영역에 위치하는 부분이 상기 제1층으로만 이루어질 수 있다.The insulating layer may be formed only of the first layer in a region located in an outer region of the light emitting device.

상기 제2 전극층은 투명 전극층, 제2 반사층 또는 전류 스프레딩층 중 적어도 어느 하나를 포함할 수 있다.The second electrode layer may include at least one of a transparent electrode layer, a second reflective layer, and a current spreading layer.

상기 절연층은 상기 제1 전극층과 상기 제2 전극층 사이의 부분이 700nm 내지 1um 두께로 형성될 수 있다.The insulating layer may have a portion between the first electrode layer and the second electrode layer with a thickness of 700nm to 1um.

상기 제2층의 전체 폭은 상기 제1층의 전체 폭보다 좁을 수 있다.The overall width of the second layer may be narrower than the overall width of the first layer.

상기 발광 구조물의 상면의 적어도 일부 및 상기 발광 구조물의 측면을 둘러싸는 패시베이션층을 더 포함할 수 있다.And a passivation layer surrounding at least a part of the upper surface of the light emitting structure and a side surface of the light emitting structure.

상기 제1 전극층의 분기 전극 상에 위치하며 상기 제1 도전형 반도체층과 접하는 제1 전극 패드를 더 포함할 수 있다.And a first electrode pad located on the branch electrode of the first electrode layer and in contact with the first conductive type semiconductor layer.

상기 발광 구조물을 지지하는 지지기판을 더 포함하고, 상기 발광 구조물과 상기 지지기판 사이에 본딩층이 위치할 수 있다.And a supporting substrate for supporting the light emitting structure, and a bonding layer may be disposed between the light emitting structure and the supporting substrate.

상기 본딩층은 상기 제1 전극층과 접하는 확산 장벽층을 포함할 수 있다.The bonding layer may include a diffusion barrier layer in contact with the first electrode layer.

상기 제1 도전형 반도체층 상에 러프니스 패턴이 위치할 수 있다.The roughness pattern may be located on the first conductivity type semiconductor layer.

상기 발광 구조물의 하부 둘레에 위치하는 채널층을 더 포함할 수 있다.And a channel layer disposed around the lower portion of the light emitting structure.

실시예에 따르면 절연층을 단차를 갖는 복수 개의 층으로 형성하고, 인접한 두 개의 층의 조성을 다르게 함으로써 칩 절단 공정에서 크랙에 의해 불량이 발생하는 것을 방지할 수 있다.According to the embodiment, the insulating layer is formed of a plurality of layers having steps and the composition of the two adjacent layers is made different from each other, whereby defects caused by cracking in the chip cutting process can be prevented.

도 1은 종래의 발광소자의 제작 과정에서 발광소자를 칩 단위로 절단하는 공정을 간략히 도시한 도면.
도 2는 제1 실시예에 따른 발광소자를 도시한 측단면도.
도 3은 제2 실시예에 따른 발광소자를 도시한 측단면도.
도 4는 제3 실시예에 따른 발광소자를 도시한 측단면도.
도 5 내지 도 10은 일실시예에 따른 발광소자의 제조 방법을 도시한 도면.
도 11은 실시예들에 따른 발광소자를 포함한 발광소자 패키지의 일실시예를 도시한 도면.
도 12는 실시예들에 따른 발광소자가 배치된 헤드램프의 일실시예를 도시한 도면.
도 13은 실시예들에 따른 발광소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a view schematically showing a step of cutting a light emitting device into chip units in a manufacturing process of a conventional light emitting device. FIG.
2 is a side sectional view showing a light emitting device according to the first embodiment;
3 is a side cross-sectional view illustrating a light emitting device according to a second embodiment;
4 is a side cross-sectional view illustrating a light emitting device according to a third embodiment;
5 to 10 illustrate a method of manufacturing a light emitting device according to an embodiment.
11 is a view illustrating an embodiment of a light emitting device package including a light emitting device according to embodiments.
12 illustrates an embodiment of a headlamp in which light emitting devices according to embodiments are disposed.
13 is a diagram illustrating a display device in which a light emitting device package according to embodiments is disposed.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case of being described as being formed "on or under" of each element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

도 2는 제1 실시예에 따른 발광소자를 도시한 측단면도이다.2 is a side sectional view showing a light emitting device according to the first embodiment.

제1 실시예에 따른 발광소자는 제1 도전형 반도체층(112)과 활성층(114) 및 제2 도전형 반도체층(116)을 포함하는 발광 구조물(110), 상기 제2 도전형 반도체층(116) 방향에 위치하고 상기 제2 도전형 반도체층(116)과 전기적으로 연결된 제2 전극층(120), 상기 제2 전극층(120)의 일면 상에 상기 제2 도전형 반도체층(116)과 반대 방향에 위치하는 주전극(132)과 상기 주전극(132)으로부터 분기되며 상기 제2 도전형 반도체층(116)과 활성층(114)을 관통하여 상기 제1 도전형 반도체층(112)과 전기적으로 연결되는 적어도 하나의 분기 전극(134)을 포함하는 제1 전극층(130), 및 상기 제1 전극층(130)과 제2 전극층(120) 사이 및 상기 제1 전극층(120)과 상기 발광 구조물(110) 사이에 위치하는 절연층(140)을 포함한다.The light emitting device according to the first embodiment includes the light emitting structure 110 including the first conductive semiconductor layer 112, the active layer 114 and the second conductive semiconductor layer 116, A second electrode layer 120 located in a direction of the first conductivity type semiconductor layer 116 and electrically connected to the second conductivity type semiconductor layer 116 and a second electrode layer 120 disposed on the second electrode layer 120 in a direction opposite to the second conductivity type semiconductor layer 116 And the first conductive semiconductor layer 112 is branched from the main electrode 132 and passes through the second conductive semiconductor layer 116 and the active layer 114 to be electrically connected to the first conductive semiconductor layer 112 And the first electrode layer 130 and the second electrode layer 120 and between the first electrode layer 120 and the light emitting structure 110. The first electrode layer 130 includes at least one branch electrode 134, And an insulating layer 140 interposed therebetween.

발광소자는 복수의 화합물 반도체층, 예를 들어 3족-5족 원소의 반도체층을 이용한 LED(Light Emitting Diode)를 포함하며, LED는 청색, 녹색 또는 적색 등과 같은 광을 방출하는 유색 LED이거나, 백색 LED 또는 UV LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting device includes an LED (Light Emitting Diode) using a semiconductor layer of a plurality of compound semiconductor layers, for example, a group III-V element, and the LED may be a colored LED emitting light such as blue, green or red, White LED or UV LED. The emitted light of the LED may be implemented using various semiconductors, but is not limited thereto.

발광 구조물(110)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light-emitting structure 110 may be formed by, for example, metal organic chemical vapor deposition (MOCVD), chemical vapor deposition (CVD), plasma-enhanced chemical vapor deposition (PECVD) (MBE), hydride vapor phase epitaxy (HVPE), or the like, but the present invention is not limited thereto.

제1 도전형 반도체층(112)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(112)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정되지 않는다. 또한, 상기 제1 도전형 반도체층(112)이 p형 반도체층인 경우, 상기 제1 도전형 도펀트는 p형 도펀트로서 Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정되지 않는다.The first conductive semiconductor layer 112 may be formed of a semiconductor compound, for example, a compound semiconductor such as a group III-V element or a group II-VI element. The first conductive type dopant may also be doped. When the first conductive semiconductor layer 112 is an n-type semiconductor layer, the first conductive dopant may include Si, Ge, Sn, Se, Te, or the like as the n-type dopant, but is not limited thereto. In addition, when the first conductive semiconductor layer 112 is a p-type semiconductor layer, the first conductive dopant may include Mg, Zn, Ca, Sr, and Ba as a p-type dopant, but is not limited thereto .

제1 도전형 반도체층(112)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first conductive semiconductor layer 112 includes a semiconductor material having a composition formula of Al x In y Ga (1-xy) N (0? X? 1, 0? Y? 1, 0? X + y? 1) can do. The first conductive semiconductor layer 112 may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP and InP.

제1 도전형 반도체층(112)의 표면에는 광 추출 효율을 향상시키기 위하여 러프니스 패턴(R)이 형성될 수 있다. 러프니스 패턴(R)은 건식 식각 공정 또는 습식 식각 공정에 의해 형성될 수 있으며, 주기적 또는 비주기적 패턴으로 형성될 수 있다.A roughness pattern R may be formed on the surface of the first conductivity type semiconductor layer 112 to improve light extraction efficiency. The roughness pattern R may be formed by a dry etching process or a wet etching process, and may be formed in a periodic or aperiodic pattern.

제2 도전형 반도체층(116)은 반도체 화합물로 형성될 수 있으며, 예를 들어 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 형성될 수 있다. 제2 도전형 반도체층(116)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(116)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정하지 않는다. 또한, 상기 제2 도전형 반도체층(116)이 n형 반도체층인 경우, 상기 제2 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정하지 않는다.The second conductive semiconductor layer 116 may be formed of a semiconductor compound, for example, a group III-V compound semiconductor doped with a second conductive dopant. The second conductivity type semiconductor layer 116 has a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? 1) Semiconductor material. When the second conductive semiconductor layer 116 is a p-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as p-type dopants, but is not limited thereto. When the second conductivity type semiconductor layer 116 is an n-type semiconductor layer, the second conductivity type dopant may include Si, Ge, Sn, Se, and Te as n-type dopants, but is not limited thereto .

본 실시예에서, 상기 제1 도전형 반도체층(112)은 n형 반도체층, 상기 제2 도전형 반도체층(116)은 p형 반도체층으로 구현할 수 있다. 또는, 상기 제1 도전형 반도체층(112)은 p형 반도체층으로 상기 제2 도전형 반도체층(116)은 n형 반도체층으로 구현할 수 있다. 또한 상기 제2 도전형 반도체층(116) 상에는 상기 제2 도전형과 반대의 극성을 갖는 반도체, 예컨대 상기 제2 도전형 반도체층이 p형 반도체층일 경우 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.In the present embodiment, the first conductive semiconductor layer 112 may be an n-type semiconductor layer, and the second conductive semiconductor layer 116 may be a p-type semiconductor layer. Alternatively, the first conductivity type semiconductor layer 112 may be a p-type semiconductor layer, and the second conductivity type semiconductor layer 116 may be an n-type semiconductor layer. Also, an n-type semiconductor layer (not shown) may be formed on the second conductive semiconductor layer 116 if the semiconductor having the opposite polarity to the second conductive type, for example, the second conductive semiconductor layer is a p-type semiconductor layer . Accordingly, the light emitting structure may have any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.

제1 도전형 반도체층(112)과 제2 도전형 반도체층(116) 사이에 활성층(114)이 위치한다.The active layer 114 is positioned between the first conductive semiconductor layer 112 and the second conductive semiconductor layer 116.

활성층(114)은 전자와 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 제1 도전형 반도체층(112)이 n형 반도체층이고 제2 도전형 반도체층(116)이 p형 반도체층인 경우, 상기 제1 도전형 반도체층(112)으로부터 전자가 주입되고 상기 제2 도전형 반도체층(116)으로부터 정공이 주입될 수 있다.The active layer 114 is a layer in which electrons and holes meet each other to emit light having energy determined by the energy band inherent in the active layer (light emitting layer) material. When the first conductivity type semiconductor layer 112 is an n-type semiconductor layer and the second conductivity type semiconductor layer 116 is a p-type semiconductor layer, electrons are injected from the first conductivity type semiconductor layer 112, A hole can be injected from the conductive type semiconductor layer 116.

활성층(114)은 단일 우물 구조, 다중 우물 구조, 양자선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 114 may be formed of at least one of a single well structure, a multi-well structure, a quantum-wire structure, or a quantum dot structure. For example, the active layer 114 may be formed with a multiple quantum well structure by injecting trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) But is not limited thereto.

활성층(114)이 우물 구조로 형성되는 경우, 활성층(114)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 좁은 밴드 갭을 갖는 물질로 형성될 수 있다.InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs) / AlGaAs, GaP (InGaP), and InGaN / / AlGaP, but the present invention is not limited thereto. The well layer may be formed of a material having a bandgap narrower than the bandgap of the barrier layer.

활성층(114)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 활성층의 장벽층의 밴드갭보다 더 넓은 밴드갭을 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조를 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다. A conductive clad layer (not shown) may be formed on and / or below the active layer 114. The conductive clad layer may be formed of a semiconductor having a band gap wider than the band gap of the barrier layer of the active layer. For example, the conductive clad layer may comprise GaN, AlGaN, InAlGaN or a superlattice structure. Further, the conductive clad layer may be doped with n-type or p-type.

발광 구조물(110)의 제2 도전형 반도체층(116) 방향에 제2 전극층(140)이 위치하며, 제2 도전형 반도체층(116)과 제2 전극층(140)은 전기적으로 연결된다.The second electrode layer 140 is located in the direction of the second conductivity type semiconductor layer 116 of the light emitting structure 110 and the second conductivity type semiconductor layer 116 and the second electrode layer 140 are electrically connected.

제2 전극층(120)은 투명 전극층(122), 반사층(124) 또는 전류 스프레딩층(126) 중 적어도 어느 하나를 포함할 수 있다.The second electrode layer 120 may include at least one of a transparent electrode layer 122, a reflective layer 124, and a current spreading layer 126.

제2 도전형 반도체층(116)과 접하여 투명 전극층(122)이 위치할 수 있다. 제2 도전형 반도체층(116)은 불순물 도핑 농도가 낮아 접촉 저항이 높으며 그로 인해 금속과의 오믹 특성이 좋지 못할 수 있는데, 투명 전극층(122)은 이러한 오믹 특성을 개선하기 위한 것으로 반드시 형성되어야 하는 것은 아니다.The transparent electrode layer 122 may be positioned in contact with the second conductive semiconductor layer 116. The second conductive semiconductor layer 116 may have a low impurity doping concentration and thus may have a high contact resistance and may have poor ohmic characteristics with the metal. The transparent electrode layer 122 is formed to improve such ohmic characteristics and must be formed It is not.

투명 전극층(122)은 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.The transparent electrode layer 122 may be made of a transparent conductive layer and a metal. For example, ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IZO ), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON TiO 2, Ag, Ni, Cr, Ti, Al, Rh, ZnO, IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, and Hf.

투명 전극층(122)은 반사층(124)과 제2 도전형 반도체층(116) 사이에 위치하므로 광을 투과시키는 투명한 물질로 형성되며, 층 또는 복수의 패턴으로 형성될 수 있다.Since the transparent electrode layer 122 is located between the reflective layer 124 and the second conductive type semiconductor layer 116, the transparent electrode layer 122 may be formed of a transparent material that transmits light and may be formed of a layer or a plurality of patterns.

제2 도전형 반도체층(116)과 접하지 않는 투명 전극층(122)의 일면에 반사층(124)이 위치할 수 있다.The reflective layer 124 may be positioned on one side of the transparent electrode layer 122 that is not in contact with the second conductivity type semiconductor layer 116.

반사층(124)은 활성층(114)에서 생성된 빛이 발광소자 내부에서 소멸되지 않고 반사되어 발광소자 밖으로 방출되도록 하여 발광소자의 외부양자효율을 향상시킬 수 있다.The reflective layer 124 may enhance the external quantum efficiency of the light emitting device by causing light generated in the active layer 114 to be reflected without being decayed inside the light emitting device to be emitted from the light emitting device.

반사층(124)은 높은 반사도를 갖는 물질로 형성될 수 있고, 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 또한, 반사층(124)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등의 적층 구조로 형성될 수도 있다. 또한, 반사층(124)이 발광 구조물(예컨대, 제2 도전형 반도체층(116))과 오믹 접촉하는 물질로 형성될 경우, 투명 전극층(122)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지 않는다.The reflective layer 124 may be formed of a material having a high reflectance and may be formed of a material such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Or may be formed in a multi-layer structure using the metal material and a light-transmitting conductive material such as IZO, IZTO, IAZO, IGZO, IGTO, AZO, and ATO. Also, the reflective layer 124 may be formed in a laminated structure such as IZO / Ni, AZO / Ag, IZO / Ag / Ni, and AZO / Ag / Ni. When the reflective layer 124 is formed of a material that makes an ohmic contact with the light emitting structure (for example, the second conductivity type semiconductor layer 116), the transparent electrode layer 122 may not be formed separately, .

반사층(124) 상에 전류 스프레딩층(126)이 위치할 수 있다.The current spreading layer 126 may be located on the reflective layer 124.

전류 스프레딩층(126)은 외부로부터 주입된 전류가 수평적으로 고르게 퍼질 수 있도록 우수한 전기 전도성을 가지며, 예를 들어, Ti, Au, Ni, In, Co, W, Fe. Rh, Cr, Al 등으로 이루어진 군으로부터 적어도 하나를 선택적으로 포함할 수 있으나, 이에 한정하지 않는다.The current spreading layer 126 has excellent electrical conductivity so that the current injected from the outside can spread horizontally evenly. For example, the current spreading layer 126 may include Ti, Au, Ni, In, Co, W, and Fe. Rh, Cr, Al, and the like, but is not limited thereto.

또한, 전류 스프레딩층(126)은 반사층(124)의 외면을 감싸서 반사층(124)의 유동을 방지하는 역할을 할 수 있다.The current spreading layer 126 may cover the outer surface of the reflective layer 124 to prevent the reflective layer 124 from flowing.

그리고, 제1 도전형 반도체층(112)에 전류를 공급하는 제1 전극층(130)이 위치한다.A first electrode layer 130 for supplying a current to the first conductivity type semiconductor layer 112 is located.

제1 전극층(130)은 제2 전극층(120)의 일면 상에 제2 도전형 반도체층(116)과 반대 방향에 위치하는 주전극(132)과, 상기 주전극(132)으로부터 분기되며 제2 도전형 반도체층(116)과 활성층(114)을 관통하여 제1 도전형 반도체층(112)과 전기적으로 연결되는 적어도 하나의 분기 전극(134)을 포함한다.The first electrode layer 130 includes a main electrode 132 disposed on one surface of the second electrode layer 120 in a direction opposite to the second conductivity type semiconductor layer 116 and a second electrode layer 132 branched from the main electrode 132, And at least one branch electrode 134 electrically connected to the first conductivity type semiconductor layer 112 through the conductive type semiconductor layer 116 and the active layer 114.

도 2에서는 발광소자의 일 측단면에 두 개의 분기 전극(134)이 존재하는 것으로 도시하였으나, 이는 일 예시에 불과하며, 발광소자의 일 측단면 또는 발광소자의 전체에 걸친 분기 전극(134)의 개수는 실시예에 따라 달라질 수 있다.2, two branch electrodes 134 are present on one end surface of the light emitting device. However, this is merely an example, and it is not limited thereto. The branch electrode 134 may be formed on one end surface of the light emitting device, The number may vary depending on the embodiment.

제1 전극층(130)의 분기 전극(134)은 원 기둥, 타원 기둥 또는 다각형 기둥 형상일 수 있으며, 이에 한정하지 않는다.The branch electrode 134 of the first electrode layer 130 may be in the form of a circular column, an elliptic column, or a polygonal column, but is not limited thereto.

제1 전극층(130)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, Cr 중에서 선택된 금속, 또는 이들의 선택적인 조합으로 이루어질 수 있다. 또한, 제1 전극층(130)은 오믹 특성을 갖는 전극 재료로 단층 또는 다층으로 형성될 수 있다.The first electrode layer 130 may be formed of a metal selected from Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti and Cr. In addition, the first electrode layer 130 may be formed as a single layer or multiple layers of electrode materials having ohmic characteristics.

제1 전극층(130)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.The first electrode layer 130 may include at least one selected from the group consisting of ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO (indium aluminum zinc oxide), IGZO at least one of NiO, IrOx, Au, ITO, AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IrOx, RuOx, RuOx / ITO, Ni / IrOx / Au, And is not limited to these materials.

제1 전극층(130)은 활성층(114)에서 생성된 빛을 흡수하지 않고 반사시킬 수 있도록 반사 전극 재료로 이루어질 수 있으며, 주전극(132)이 접합층을 포함하여 이루어질 수도 있고, 이때 접합층은, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta 중 적어도 하나를 포함할 수 있다. 주전극(132)이 접합층을 포함하여 이루어진 경우, 후술하는 본딩층(160)은 별도로 형성되지 않을 수도 있다.The first electrode layer 130 may be formed of a reflective electrode material to reflect light generated in the active layer 114 without absorbing the light, and the main electrode 132 may include a bonding layer, , At least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag and Ta. When the main electrode 132 includes the bonding layer, the bonding layer 160, which will be described later, may not be separately formed.

제1 전극층(130)과 제2 전극층(120) 사이, 그리고 제1 전극층(130)과 발광 구조물(110) 사이에 절연층(140)이 위치하여 이들을 전기적으로 절연시킨다.The insulating layer 140 is positioned between the first electrode layer 130 and the second electrode layer 120 and between the first electrode layer 130 and the light emitting structure 110 to electrically insulate the same.

절연층(140)은 비전도성 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 상기 절연층(140)은 실리콘 산화물(SiO2)층, 실리콘 질화물(Si3N4)층, 산화 질화물층, 또는 산화 알루미늄층 중 적어도 하나를 포함할 수 있으나, 이에 한정하지 않는다.The insulating layer 140 may be made of a nonconductive oxide or nitride. As an example, the insulating layer 140 may include, but is not limited to, a silicon oxide (SiO 2 ) layer, a silicon nitride (Si 3 N 4 ) layer, an oxynitride layer, or an aluminum oxide layer .

절연층(140)은 복수 개의 층으로 이루어지고, 인접한 두 개의 층은 조성이 각기 다르다.The insulating layer 140 is composed of a plurality of layers, and the adjacent two layers have different compositions.

종래에는 절연층이 한 개의 층으로만 이루어져서 칩 절단 공정에서 절연층의 일부에 크랙이 발생할 경우 절연층의 다른 부분에까지 영향을 미쳐 신뢰성이 좋지 못한 문제점이 있었다.Conventionally, when the insulating layer is formed of only one layer and cracks are formed in a part of the insulating layer in the chip cutting process, the insulating layer may affect other portions of the insulating layer, resulting in poor reliability.

실시예에 따르면, 절연층(140)이 복수 개의 층으로 이루어지고 인접한 두 개의 층은 조성이 각기 다르므로, 어느 하나의 층에 크랙 등 결함이 발생하더라도 다른 층들에까지 크랙이 전달되지 않아 결함을 보완해줄 수 있다.According to the embodiment, since the insulating layer 140 is formed of a plurality of layers and the adjacent two layers have different compositions, even if a defect such as cracks occurs in any one layer, the cracks are not transferred to other layers, I can do it.

절연층(140)은 발광소자의 상부 방향에서부터 순차적으로 위치하는 제1층(141) 및 제2층(142)을 적어도 포함하고, 상기 제2층(142)은 제2 전극층(120)의 측면과 비중첩(non-overlap)된다.The insulating layer 140 includes at least a first layer 141 and a second layer 142 sequentially located from the upper direction of the light emitting device and the second layer 142 includes at least a side surface of the second electrode layer 120 And non-overlap.

즉, 복수 개의 층으로 이루어진 절연층(140) 중에서 두 번째 이상의 층은 제2 전극층(120)의 하부에 위치한다.That is, the second or more layers among the plurality of insulating layers 140 are located below the second electrode layer 120.

도 2를 참조하면, 제1층(141)은 제2 전극층(130)의 일면에 상기 발광 구조물(110)과 반대 방향에 위치하고, 제2층(142)은 제1층(141)과 제1 전극층(130) 사이에 위치한다.2, the first layer 141 is disposed on one side of the second electrode layer 130 in a direction opposite to the light emitting structure 110, and the second layer 142 is disposed on the first layer 141 and the first And is located between the electrode layers 130.

도 2에는 일 예로서, 절연층(140)이 제1층(141) 및 제2층(142)의 두 개의 층을 포함하는 것으로 도시하였으나, 실시예에 따라 더 많은 층을 포함할 수도 있다.Although the insulating layer 140 is shown as including two layers of the first layer 141 and the second layer 142 as an example in FIG. 2, the insulating layer 140 may include more layers according to an embodiment.

도 2의 A 부분에 도시된 바와 같이, 상기 제2층(142)은 제1층(141)과 단차를 이루며 형성될 수 있다. 즉, 발광소자의 외곽 영역에는 제2층(142)이 형성되지 않아서 제1층(141)과 제2층(142)은 단차를 이룰 수 있다.As shown in part A of FIG. 2, the second layer 142 may be formed with a step with the first layer 141. That is, the second layer 142 is not formed in the outer region of the light emitting device, so that the first layer 141 and the second layer 142 can be stepped.

여기서, 발광소자의 외곽 영역이란, 발광소자의 제작 과정 중 칩 단위로 절단하는 다이싱(Dicing) 공정을 수행할 때 이웃하는 칩들과 인접하고 있는 영역으로서, 레이저나 블레이드에 의해 절단되는 칩 절단면이 위치하는 발광소자의 가장자리 영역을 의미한다. Here, the outer region of the light emitting element is a region adjacent to neighboring chips when a dicing process is performed to cut chips in a chip unit during a manufacturing process of a light emitting device, and a chip cut surface cut by a laser or a blade Means an edge region of the light emitting device.

절연층(140)의 제2층(142)이 제1층(141)과 단차를 이루며 형성되므로 제2층(142)의 전체 폭은 제1층(141)의 전체 폭보다 좁게 형성될 수 있다.Since the second layer 142 of the insulating layer 140 is formed with a step with the first layer 141, the entire width of the second layer 142 may be formed to be narrower than the entire width of the first layer 141 .

여기서, 제1층(141)의 전체 폭이란 발광소자 단위에서 제1층(141)이 수평적으로 차지하는 가장 넓은 폭을 의미하고, 제2층(142)의 전체 폭이란 발광소자 단위에서 제2층(142)이 수평적으로 차지하는 가장 넓은 폭을 의미한다.Here, the total width of the first layer 141 means the widest width horizontally occupied by the first layer 141 in the light emitting element unit, and the total width of the second layer 142 means the width Quot; means the widest width horizontally occupied by layer 142.

종래에는 절연층이 한 개의 층으로만 이루어지기 때문에 발광소자의 외곽 영역에서 절연층의 두께가 두꺼웠다. 그리고, 발광소자의 외곽 영역에서 절연층이 두껍게 형성됨으로써 칩을 절단하는 과정에서 크랙 등의 결함이 발생할 가능성이 높았다.Conventionally, since the insulating layer is composed of only one layer, the thickness of the insulating layer in the outer region of the light emitting device is thick. In addition, since the insulating layer is formed thick in the outer region of the light emitting device, there is a high possibility that defects such as cracks are generated in cutting the chip.

실시예에 따르면, 절연층(140)의 제2층(142)이 제1층(141)과 단차를 이루어 발광소자의 외곽 영역에서 절연층(140)의 두께가 종래에 비해 감소하므로 칩 절단시 절연층(140)에 크랙이 발생할 가능성이 감소할 수 있다. 또한, 절연층(140)이 조성을 달리하는 제1층(141)과 제2층(142)을 적어도 포함하여 복수 개의 층으로 형성되므로 어느 하나의 층에 크랙이 발생하더라도 다른 층들이 이를 보완해줄 수 있는 이점이 있다.The second layer 142 of the insulating layer 140 forms a step with the first layer 141 to reduce the thickness of the insulating layer 140 in the outer region of the light emitting device, The possibility of cracking in the insulating layer 140 can be reduced. In addition, since the insulating layer 140 is formed of a plurality of layers including at least the first layer 141 and the second layer 142 having different compositions, even if a crack occurs in any one layer, There is an advantage.

제2 전극층(120)과 제1 전극층(130) 사이에 위치하는 절연층(140)은 신뢰성 유지를 위하여 소정의 두께(d)를 가져야 한다.The insulating layer 140 positioned between the second electrode layer 120 and the first electrode layer 130 must have a predetermined thickness d for maintaining reliability.

즉, 제2 전극층(120)과 제1 전극층(130) 사이에 위치하는 절연층(140)은 제2 전극층(120)과 제1 전극층(130) 사이의 전기적 단락을 방지하여 신뢰성을 유지할 수 있을 정도의 두께로 형성되어야 한다.That is, the insulating layer 140 positioned between the second electrode layer 120 and the first electrode layer 130 can prevent electrical short between the second electrode layer 120 and the first electrode layer 130 to maintain reliability As shown in FIG.

실시예에 따르면, 절연층(140)의 제2층(142)이 제2 전극층(120)과 제1 전극층(130) 사이에 형성되어 제2 전극층(120)과 제1 전극층(130) 사이의 전기적 단락을 방지하면서도, 발광소자의 외곽 영역에는 제2층(142)이 형성되지 않으므로 칩 절단시 크랙 등이 발생할 가능성이 줄어들게 된다.A second layer 142 of the insulating layer 140 may be formed between the second electrode layer 120 and the first electrode layer 130 to form a gap between the second electrode layer 120 and the first electrode layer 130. [ Since the second layer 142 is not formed in the outer region of the light emitting device while preventing an electrical short, the possibility of occurrence of cracks or the like at the time of chip cutting is reduced.

일 예로서, 제2 전극층(120)과 제1 전극층(130) 사이에 위치하는 절연층(140)의 두께(d)는 700nm 내지 1um일 수 있다. 도 2를 참조하면, 제2 전극층(120)과 제1 전극층(130) 사이에 위치하는 제1층(141)과 제2층(142)의 합의 두께(d)가 700nm 내지 1um일 수 있다.As an example, the thickness d of the insulating layer 140 positioned between the second electrode layer 120 and the first electrode layer 130 may be 700 nm to 1 μm. Referring to FIG. 2, the thickness d of the first layer 141 and the second layer 142 located between the second electrode layer 120 and the first electrode layer 130 may be 700 nm to 1 μm.

제2 전극층(120)과 제1 전극층(130) 사이의 전기적 단락을 방지하여 신뢰성을 유지해야 하므로, 절연층(140)의 제2층(142)은 제2 전극층(120)의 폭과 동일하거나 제2 전극층(120)의 폭보다 넓게 형성될 수 있다. 실시예에 따라, 절연층(140)의 제1층(141)만으로 제2 전극층(120)과 제1 전극층(130) 사이의 전기적 단락을 방지할 수 있는 경우에는, 제2층(142)이 제2 전극층(120)의 폭보다 좁게 형성될 수도 있다.The second layer 142 of the insulating layer 140 may have a width equal to the width of the second electrode layer 120 or may be formed of the same material as that of the second electrode layer 120. In order to prevent electrical shorting between the second electrode layer 120 and the first electrode layer 130, The width of the second electrode layer 120 may be greater than the width of the second electrode layer 120. When the first layer 141 of the insulating layer 140 can prevent an electrical short between the second electrode layer 120 and the first electrode layer 130 according to the embodiment, The width of the second electrode layer 120 may be smaller than the width of the second electrode layer 120.

절연층(140)의 제2층(142)이 제2 전극층(120)의 폭과 동일하거나 제2 전극층(120)의 폭보다 좁게 형성되는 경우에는 발광소자의 외곽 영역에 위치하는 절연층(140)이 제1층(141)만으로 이루어지고, 절연층(140)의 제2층(142)이 제2 전극층(120)의 폭보다 넓게 형성되는 경우에는 발광소자의 외곽 영역 일부에까지 제2층(142)이 형성될 수 있다.When the second layer 142 of the insulating layer 140 is formed to have the same width as the width of the second electrode layer 120 or narrower than the width of the second electrode layer 120, In the case where the second layer 142 of the insulating layer 140 is formed to be wider than the width of the second electrode layer 120, 142 may be formed.

발광 구조물(110)의 하부에 지지기판(150)이 위치하여 발광 구조물(110)을 지지한다. 발광 구조물(110)의 하부에 위치하는 제1 전극층(130)과 지지기판(150)은 본딩층(160)에 의해 본딩될 수 있다.A supporting substrate 150 is positioned below the light emitting structure 110 to support the light emitting structure 110. The first electrode layer 130 and the supporting substrate 150 located under the light emitting structure 110 may be bonded by the bonding layer 160.

지지기판(150)은 전도성 기판 또는 절연성 기판일 수 있다. 또한, 전기 전도성과 열 전도성이 높은 물질로 형성될 수 있다. 예를 들어, 지지기판(150)은 소정의 두께를 갖는 베이스 기판(substrate)으로서, 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 또는 전도성 시트 등을 선택적으로 포함할 수 있다.The supporting substrate 150 may be a conductive substrate or an insulating substrate. Further, it can be formed of a material having high electrical conductivity and high thermal conductivity. For example, the support substrate 150 may be a base substrate having a predetermined thickness, and may be a substrate made of molybdenum (Mo), silicon (Si), tungsten (W), copper (Cu) (Au), copper alloy (Cu Alloy), nickel (Ni), copper-tungsten (Cu-W), carrier wafers (e.g., GaN, Si, a Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga 2 O 3 , etc.) or a conductive sheet or the like may optionally be included.

본딩층(160)은 예를 들어, Au, Sn, In, Ag, Ni, Nb 및 Cu로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성될 수 있으나, 이에 한정되지 않는다.The bonding layer 160 may be formed of, for example, a material selected from the group consisting of Au, Sn, In, Ag, Ni, Nb and Cu, or an alloy thereof.

본딩층(160)은 제1 전극층(130)과의 접합면에 확산 장벽층을 포함할 수 있다. 확산 장벽층은 본딩층(160)에 사용된 금속 등이 상부 층으로 확산되는 것을 방지하는 역할을 할 수 있다.The bonding layer 160 may include a diffusion barrier layer on the bonding surface with the first electrode layer 130. The diffusion barrier layer may serve to prevent the metal or the like used in the bonding layer 160 from diffusing into the upper layer.

제2 전극층(120)의 일부가 발광 구조물(110)의 외부로 노출되고, 노출된 제2 전극층(120) 상에 제2 전극 패드(190)가 위치할 수 있다.A part of the second electrode layer 120 may be exposed to the outside of the light emitting structure 110 and the second electrode pad 190 may be positioned on the exposed second electrode layer 120.

도 2에는 발광소자의 일 측단면을 도시한 것으로서 하나의 제2 전극 패드(128)만이 존재하는 것으로 도시하였으나, 제2 전극 패드(128)의 개수는 실시예에 따라 달라질 수 있다.FIG. 2 illustrates one side cross-section of the light emitting device. Although only one second electrode pad 128 is shown, the number of the second electrode pads 128 may vary according to the embodiment.

제2 전극 패드(128)는 제2 전극층(120)의 전류 스프레딩층(126)과 접하여 위치할 수 있고, 제2 도전형 반도체층(116)에 전류를 공급할 수 있다.The second electrode pad 128 may be in contact with the current spreading layer 126 of the second electrode layer 120 and may supply current to the second conductivity type semiconductor layer 116.

제1 전극층(130)의 분기 전극(140) 상에는 제1 도전형 반도체층(112)과 접하여 제1 전극 패드(미도시)가 위치할 수 있다.A first electrode pad (not shown) may be disposed on the branch electrode 140 of the first electrode layer 130 in contact with the first conductive semiconductor layer 112.

발광 구조물(110) 하부의 둘레에는 채널층(170)이 위치할 수 있다. 채널층(170)은 발광소자의 제작 과정 중 아이솔레이션(isolation) 에칭시 에칭 저지층으로서 작용할 수 있다.The channel layer 170 may be located around the lower portion of the light emitting structure 110. The channel layer 170 may act as an etch stop layer during isolation etching during fabrication of the light emitting device.

또한, 채널층(170)은 발광 구조물(110)의 외벽이 습기에 노출되더라도 전기적 단락이 발생하는 것을 방지하여 고습에 강한 발광소자를 제공하게 할 수 있다.In addition, the channel layer 170 prevents an electrical short circuit from occurring even when the outer wall of the light emitting structure 110 is exposed to moisture, thereby providing a light emitting device resistant to high humidity.

채널층(170)은 산화물, 질화물 또는 절연층의 재질 중에서 선택될 수 있으며, 예컨대 ITO(indium tinoxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등에서 선택적으로 형성될 수 있다.The channel layer 170 may be formed of a material selected from the group consisting of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IGTO), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3 and TiO2 As shown in FIG.

실시예에 따라, 채널층(170)은 절연층(140)과 동일한 물질로 형성될 수도 있고, 절연층(140)과 다른 물질로 형성될 수도 있으며, 절연층(140)에 포함된 복수 개의 층 중에서 어느 하나의 층과 동일한 물질로 형성될 수도 있다.The channel layer 170 may be formed of the same material as the insulating layer 140 or may be formed of a material different from that of the insulating layer 140 and may be formed of a plurality of layers Or may be formed of the same material as any one of the layers.

그리고, 발광 구조물(110)의 상면의 적어도 일부 및 측면을 둘러싸도록 패시베이션층(180)이 위치할 수 있다.The passivation layer 180 may be positioned to surround at least a part of the upper surface of the light emitting structure 110 and the side surface.

패시베이션층(180)은 외부로 노출된 발광 구조물(110)의 단면을 보호하고 층간 전기적 단락을 방지하는 역할을 한다.The passivation layer 180 serves to protect the cross-section of the light emitting structure 110 exposed to the outside and prevent interlayer electrical shorting.

패시베이션층(180)은 절연층(140)과 동일한 물질 또는 다른 물질로 이루어질 수 있으며, 예를 들어, 실리콘 산화물(SiO2)층, 실리콘 질화물(Si3N4)층, 산화 질화물층, 또는 산화 알루미늄층 중 적어도 하나를 포함할 수 있으나, 이에 한정하지 않는다.The passivation layer 180 may be formed of the same material or different materials and the insulating layer 140, for example, silicon oxide (SiO 2) layer, a silicon nitride (Si 3 N 4) layer, a nitride oxide layer, or oxide And an aluminum layer. However, the present invention is not limited thereto.

도 2에는 일 예로서 패시베이션층(180)이 발광 구조물(110)의 상면 전부를 덮는 것으로 도시하였으나, 실시예에 ㄸ라 발광 구조물(110)의 상면의 일부만을 덮도록 형성될 수도 있다.2, the passivation layer 180 covers the entire upper surface of the light emitting structure 110. However, the passivation layer 180 may be formed to cover only a part of the upper surface of the light emitting structure 110 according to the embodiment.

도 2에서와 같이 패시베이션층(180)이 발광 구조물(110)의 상면 전체에 형성되는 경우, 패시베이션층(180)에도 러프니스 패턴(R)이 형성될 수 있다.When the passivation layer 180 is formed on the entire upper surface of the light emitting structure 110 as shown in FIG. 2, the roughness pattern R may also be formed on the passivation layer 180.

도 3은 제2 실시예에 따른 발광소자의 측단면도이다. 상술한 실시예와 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.3 is a side sectional view of the light emitting device according to the second embodiment. The contents overlapping with the above embodiments will not be described again, and the differences will be mainly described below.

제2 실시예에 따른 발광소자는 제1 도전형 반도체층(112)과 활성층(114) 및 제2 도전형 반도체층(116)을 포함하는 발광 구조물(110), 상기 제2 도전형 반도체층(116) 방향에 위치하고 상기 제2 도전형 반도체층(116)과 전기적으로 연결된 제2 전극층(120), 상기 제2 전극층(120)의 일면 상에 상기 제2 도전형 반도체층(116)과 반대 방향에 위치하는 주전극(132)과 상기 주전극(132)으로부터 분기되며 상기 제2 도전형 반도체층(116)과 활성층(114)을 관통하여 상기 제1 도전형 반도체층(112)과 전기적으로 연결되는 적어도 하나의 분기 전극(134)을 포함하는 제1 전극층(130), 및 상기 제1 전극층(130)과 제2 전극층(120) 사이 및 상기 제1 전극층(120)과 상기 발광 구조물(110) 사이에 위치하는 절연층(140)을 포함한다.The light emitting device according to the second embodiment includes a light emitting structure 110 including a first conductive semiconductor layer 112, an active layer 114 and a second conductive semiconductor layer 116, A second electrode layer 120 located in a direction of the first conductivity type semiconductor layer 116 and electrically connected to the second conductivity type semiconductor layer 116 and a second electrode layer 120 disposed on the second electrode layer 120 in a direction opposite to the second conductivity type semiconductor layer 116 And the first conductive semiconductor layer 112 is branched from the main electrode 132 and passes through the second conductive semiconductor layer 116 and the active layer 114 to be electrically connected to the first conductive semiconductor layer 112 And the first electrode layer 130 and the second electrode layer 120 and between the first electrode layer 120 and the light emitting structure 110. The first electrode layer 130 includes at least one branch electrode 134, And an insulating layer 140 interposed therebetween.

절연층(140)은 복수 개의 층으로 이루어지고, 인접한 두 개의 층은 조성이 각기 다르다.The insulating layer 140 is composed of a plurality of layers, and the adjacent two layers have different compositions.

절연층(140)은 발광소자의 상부 방향에서부터 순차적으로 위치하는 제1층(141) 및 제2층(142)을 적어도 포함하고, 상기 제2층(142)은 제2 전극층(120)의 측면과 비중첩(non-overlap)된다.The insulating layer 140 includes at least a first layer 141 and a second layer 142 sequentially located from the upper direction of the light emitting device and the second layer 142 includes at least a side surface of the second electrode layer 120 And non-overlap.

즉, 복수 개의 층으로 이루어진 절연층(140) 중에서 두 번째 이상의 층은 제2 전극층(120)의 하부에 위치한다.That is, the second or more layers among the plurality of insulating layers 140 are located below the second electrode layer 120.

도 3을 참조하면, 제1층(141)은 제2 전극층(130)의 외부 둘레에 제2 전극층(130)의 하면 높이와 대응하여 위치하고, 제2층(142)은 제1층(141)의 하부에 제2 전극층(130)과 접하여 위치한다.3, the first layer 141 is located on the outer circumference of the second electrode layer 130 in correspondence with the bottom height of the second electrode layer 130, the second layer 142 is located on the first layer 141, The second electrode layer 130 and the second electrode layer 130 are in contact with each other.

도 3에는 일 예로서, 절연층(140)이 제1층(141) 및 제2층(142)의 두 개의 층을 포함하는 것으로 도시하였으나, 실시예에 따라 더 많은 층을 포함할 수도 있다.Although the insulating layer 140 is shown as including two layers of the first layer 141 and the second layer 142 as an example in FIG. 3, the insulating layer 140 may include more layers according to an embodiment.

도 3의 A 부분에 도시된 바와 같이, 상기 제2층(142)은 제1층(141)과 단차를 이루며 형성될 수 있다. 절연층(140)의 제2층(142)이 제1층(141)과 단차를 이루며 형성되므로 제2층(142)의 전체 폭은 제1층(141)의 전체 폭보다 좁게 형성될 수 있다.As shown in part A of FIG. 3, the second layer 142 may be formed in a step with the first layer 141. Since the second layer 142 of the insulating layer 140 is formed with a step with the first layer 141, the entire width of the second layer 142 may be formed to be narrower than the entire width of the first layer 141 .

절연층(140)의 제2층(142)이 제2 전극층(120)의 하면과 접하여 위치하므로, 상기 제2층(142)은 제2 전극층(120)의 폭보다 넓게 형성될 수 있다.The second layer 142 of the insulating layer 140 is disposed in contact with the lower surface of the second electrode layer 120 so that the second layer 142 may be formed wider than the second electrode layer 120.

즉, 제2층(142)이 제2 전극층(120)의 폭과 동일하거나 제2 전극층(120)의 폭보다 좁게 형성되는 경우 발광소자의 외곽 영역에서 제2 전극층(120)과 제1 전극층(130) 사이에 전기적 단락이 발생할 수 있으므로, 제2층(142)은 제2 전극층(120)의 폭보다 넓게 형성될 수 있다.That is, when the second layer 142 is formed to have the same width as the second electrode layer 120 or narrower than the second electrode layer 120, the second electrode layer 120 and the first electrode layer 120 130, the second layer 142 may be formed to be wider than the second electrode layer 120.

도 3의 A 부분을 참조하면, 제2층(142)이 제2 전극층(120)의 폭보다 넓게 형성되므로 발광소자의 외곽 영역의 일부에까지 제2층(142)이 형성될 수 있다. 단, 제2층(142)은 제1층(141)의 전체 폭보다 좁게 형성되어 제1층(141)과 단차를 이루므로 발광소자의 측 단부에까지 제2층(142)이 형성되지는 않는다.Referring to part A of FIG. 3, since the second layer 142 is formed to be wider than the width of the second electrode layer 120, the second layer 142 may be formed to a part of the outer area of the light emitting device. However, since the second layer 142 is formed to be narrower than the entire width of the first layer 141 and has a step with the first layer 141, the second layer 142 is not formed to the side end of the light emitting device .

제2 전극층(120)과 제1 전극층(130) 사이에 위치하는 절연층(140)의 두께(d)는 신뢰성 유지를 위하여 소정의 두께를 가져야 한다.The thickness d of the insulating layer 140 positioned between the second electrode layer 120 and the first electrode layer 130 must have a predetermined thickness to maintain reliability.

즉, 제2 전극층(120)과 제1 전극층(130) 사이에 위치하는 절연층(140)은 제2 전극층(120)과 제1 전극층(130) 사이의 전기적 단락을 방지하여 신뢰성을 유지할 수 있을 정도의 두께로 형성되어야 한다.That is, the insulating layer 140 positioned between the second electrode layer 120 and the first electrode layer 130 can prevent electrical short between the second electrode layer 120 and the first electrode layer 130 to maintain reliability As shown in FIG.

실시예에 따르면, 제2 전극층(120)의 하부에는 제1층(141)이 위치하지 않으므로 제2 전극층(120)과 제1 전극층(130) 사이의 절연층(142)은 제2층(142)만으로 이루어질 수 있다.The insulating layer 142 between the second electrode layer 120 and the first electrode layer 130 does not overlap with the second layer 142 because the first layer 141 is not disposed under the second electrode layer 120. [ ).

일 예로서, 제2 전극층(120)과 제1 전극층(130) 사이에 위치하는 절연층(140)의 두께(d)는 700nm 내지 1um일 수 있다. 도 3을 참조하면, 제2 전극층(120)과 제1 전극층(130) 사이에 위치하는 제2층(142)의 두께(d)가 700nm 내지 1um일 수 있다.As an example, the thickness d of the insulating layer 140 positioned between the second electrode layer 120 and the first electrode layer 130 may be 700 nm to 1 μm. Referring to FIG. 3, the thickness d of the second layer 142 located between the second electrode layer 120 and the first electrode layer 130 may be 700 nm to 1 μm.

도 4는 제3 실시예에 따른 발광소자를 도시한 측단면도이다. 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.4 is a side sectional view showing a light emitting device according to a third embodiment. The contents overlapping with the above-described embodiments will not be described again, and the differences will be mainly described below.

제3 실시예에 따른 발광소자는 제1 도전형 반도체층(112)과 활성층(114) 및 제2 도전형 반도체층(116)을 포함하는 발광 구조물(110), 상기 제2 도전형 반도체층(116) 방향에 위치하고 상기 제2 도전형 반도체층(116)과 전기적으로 연결된 제2 전극층(120), 상기 제2 전극층(120)의 일면 상에 상기 제2 도전형 반도체층(116)과 반대 방향에 위치하는 주전극(132)과 상기 주전극(132)으로부터 분기되며 상기 제2 도전형 반도체층(116)과 활성층(114)을 관통하여 상기 제1 도전형 반도체층(112)과 전기적으로 연결되는 적어도 하나의 분기 전극(134)을 포함하는 제1 전극층(130), 및 상기 제1 전극층(130)과 제2 전극층(120) 사이 및 상기 제1 전극층(120)과 상기 발광 구조물(110) 사이에 위치하는 절연층(140)을 포함한다.The light emitting device according to the third embodiment includes a light emitting structure 110 including a first conductive semiconductor layer 112, an active layer 114 and a second conductive semiconductor layer 116, A second electrode layer 120 located in a direction of the first conductivity type semiconductor layer 116 and electrically connected to the second conductivity type semiconductor layer 116 and a second electrode layer 120 disposed on the second electrode layer 120 in a direction opposite to the second conductivity type semiconductor layer 116 And the first conductive semiconductor layer 112 is branched from the main electrode 132 and passes through the second conductive semiconductor layer 116 and the active layer 114 to be electrically connected to the first conductive semiconductor layer 112 And the first electrode layer 130 and the second electrode layer 120 and between the first electrode layer 120 and the light emitting structure 110. The first electrode layer 130 includes at least one branch electrode 134, And an insulating layer 140 interposed therebetween.

절연층(140)은 복수 개의 층으로 이루어지고, 인접한 두 개의 층은 조성이 각기 다르다.The insulating layer 140 is composed of a plurality of layers, and the adjacent two layers have different compositions.

절연층(140)은 발광소자의 상부 방향에서부터 순차적으로 위치하는 제1층(141), 제2층(142) 및 제3층(143)을 적어도 포함하고, 상기 제2층(142) 및 제3층(143)은 제2 전극층(120)의 측면과 비중첩(non-overlap)된다.The insulating layer 140 includes at least a first layer 141, a second layer 142, and a third layer 143 sequentially positioned from the upper direction of the light emitting device, The third layer 143 is non-overlapping with the side surface of the second electrode layer 120.

즉, 복수 개의 층으로 이루어진 절연층(140) 중에서 두 번째 이상의 층은 제2 전극층(120)의 하부에 위치한다.That is, the second or more layers among the plurality of insulating layers 140 are located below the second electrode layer 120.

도 4를 참조하면, 제1층(141)은 제2 전극층(130)의 외부 둘레에 제2 전극층(130)의 하면 높이와 대응하여 위치하고, 제2층(142)은 제1층(141)의 하부에 제2 전극층(130)과 접하여 위치하며, 제3층(143)은 제2층(142)과 접하여 위치한다.4, the first layer 141 is located on the outer circumference of the second electrode layer 130 in correspondence with the bottom height of the second electrode layer 130, the second layer 142 is located on the first layer 141, And the third layer 143 is located in contact with the second layer 142. The second electrode layer 130 is disposed in contact with the second layer 142,

도 4에는 일 예로서, 절연층(140)이 제1층(141) 내지 제3층(143)의 세 개의 층을 포함하는 것으로 도시하였으나, 실시예에 따라 더 많은 층을 포함할 수도 있다.Although the insulating layer 140 is shown as including three layers of the first layer 141 to the third layer 143 as an example in FIG. 4, the insulating layer 140 may include more layers according to the embodiment.

도 4의 A 부분에 도시된 바와 같이, 상기 제2층(142)은 제1층(141)과 단차를 이루며 형성될 수 있다. 절연층(140)의 제2층(142)이 제1층(141)과 단차를 이루며 형성되므로 제2층(142)의 전체 폭은 제1층(141)의 전체 폭보다 좁게 형성될 수 있다.As shown in part A of FIG. 4, the second layer 142 may be formed with a step with the first layer 141. Since the second layer 142 of the insulating layer 140 is formed with a step with the first layer 141, the entire width of the second layer 142 may be formed to be narrower than the entire width of the first layer 141 .

또한, 제3층(143)은 제2층(142)과 단차를 이루며 형성될 수 있다. 즉, 제3층(143)의 전체 폭이 제1층(141)은 물론 제2층(142)보다도 좁게 형성될 수 있다. 그러나, 제3층(143)은, 실시예에 따라 제2층(142)과 단차를 이루지 않고 제2층(142)과 동일한 폭으로 형성될 수도 있다.In addition, the third layer 143 may be formed with a step with the second layer 142. That is, the entire width of the third layer 143 may be narrower than that of the first layer 141 as well as the second layer 142. However, the third layer 143 may be formed to have the same width as that of the second layer 142 without forming a step with the second layer 142 according to the embodiment.

절연층(140)의 제2층(142)이 제2 전극층(120)의 하면과 접하여 위치하므로, 상기 제2층(142)은 제2 전극층(120)의 폭보다 넓게 형성될 수 있다.The second layer 142 of the insulating layer 140 is disposed in contact with the lower surface of the second electrode layer 120 so that the second layer 142 may be formed wider than the second electrode layer 120.

즉, 제2층(142)이 제2 전극층(120)의 폭과 동일하거나 제2 전극층(120)의 폭보다 좁게 형성되는 경우 발광소자의 외곽 영역에서 제2 전극층(120)과 제1 전극층(130) 사이에 전기적 단락이 발생할 수 있으므로, 제2층(142)은 제2 전극층(120)의 폭보다 넓게 형성될 수 있다.That is, when the second layer 142 is formed to have the same width as the second electrode layer 120 or narrower than the second electrode layer 120, the second electrode layer 120 and the first electrode layer 120 130, the second layer 142 may be formed to be wider than the second electrode layer 120.

도 4의 A 부분을 참조하면, 제2층(142)이 제2 전극층(120)의 폭보다 넓게 형성되므로 발광소자의 외곽 영역의 일부에까지 제2층(142)이 형성될 수 있다. 단, 제2층(142)은 제1층(141)의 전체 폭보다 좁게 형성되어 제1층(141)과 단차를 이루므로 발광소자의 측 단부에까지 제2층(142)이 형성되지는 않는다.Referring to part A of FIG. 4, since the second layer 142 is formed to be wider than the width of the second electrode layer 120, the second layer 142 may be formed to a part of the outer area of the light emitting device. However, since the second layer 142 is formed to be narrower than the entire width of the first layer 141 and has a step with the first layer 141, the second layer 142 is not formed to the side end of the light emitting device .

제3층(143)은 제2 전극층(120)의 폭과 동일하거나 제2 전극층(120)의 폭보다 넓게 형성될 수 있다.The third layer 143 may have a width equal to or greater than the width of the second electrode layer 120.

또는, 제2 전극층(120)과 제1 전극층(130) 사이에 제2층(142)이 위치하므로 발광소자의 외곽 영역에서 제2층(142)의 두께가 제2 전극층(120)과 제1 전극층(130) 사이의 단락을 방지하기에 충분한 경우, 제3층(143)은 제2 전극층(120)의 폭보다 좁게 형성될 수도 있다.Since the second layer 142 is positioned between the second electrode layer 120 and the first electrode layer 130, the thickness of the second layer 142 in the outer region of the light emitting device is greater than the thickness of the second electrode layer 120, The third layer 143 may be formed to be narrower than the width of the second electrode layer 120 when it is sufficient to prevent a short circuit between the electrode layers 130. [

제2 전극층(120)과 제1 전극층(130) 사이에 위치하는 절연층(140)의 두께(d)는 신뢰성 유지를 위하여 소정의 두께를 가져야 한다.The thickness d of the insulating layer 140 positioned between the second electrode layer 120 and the first electrode layer 130 must have a predetermined thickness to maintain reliability.

즉, 제2 전극층(120)과 제1 전극층(130) 사이에 위치하는 절연층(140)은 제2 전극층(120)과 제1 전극층(130) 사이의 전기적 단락을 방지하여 신뢰성을 유지할 수 있을 정도의 두께로 형성되어야 한다.That is, the insulating layer 140 positioned between the second electrode layer 120 and the first electrode layer 130 can prevent electrical short between the second electrode layer 120 and the first electrode layer 130 to maintain reliability As shown in FIG.

실시예에 따르면, 제2 전극층(120)의 하부에는 제1층(141)이 위치하지 않으므로 제2 전극층(120)과 제1 전극층(130) 사이의 절연층(142)은 제2층(142) 및 제3층(143)만으로 이루어질 수 있다.The insulating layer 142 between the second electrode layer 120 and the first electrode layer 130 does not overlap with the second layer 142 because the first layer 141 is not disposed under the second electrode layer 120. [ ) And the third layer (143).

일 예로서, 제2 전극층(120)과 제1 전극층(130) 사이에 위치하는 절연층(140)의 두께(d)는 700nm 내지 1um일 수 있다. 도 4를 참조하면, 제2 전극층(120)과 제1 전극층(130) 사이에 위치하는 제2층(142)과 제3층(143)의 두께의 합(d)이 700nm 내지 1um일 수 있다.As an example, the thickness d of the insulating layer 140 positioned between the second electrode layer 120 and the first electrode layer 130 may be 700 nm to 1 μm. Referring to FIG. 4, the sum (d) of the thicknesses of the second layer 142 and the third layer 143 located between the second electrode layer 120 and the first electrode layer 130 may be 700 nm to 1 μm .

도 5 내지 도 10은 일실시예에 따른 발광소자의 제조 방법을 도시한 도면이다. 이하에서는 도 5 내지 도 10을 참조하여 상술한 제1 실시예에 따른 발광소자의 제조 과정을 예로 들어 설명한다.5 to 10 are views illustrating a method of manufacturing a light emitting device according to an embodiment. Hereinafter, a manufacturing process of the light emitting device according to the first embodiment described above with reference to FIGS. 5 to 10 will be described as an example.

먼저, 도 5를 참조하면, 기판(101) 상에 제1 도전형 반도체층(112)과 활성층(114) 및 제2 도전형 반도체층(116)을 포함하는 발광 구조물(110)을 성장시킨다.5, a light emitting structure 110 including a first conductive semiconductor layer 112, an active layer 114, and a second conductive semiconductor layer 116 is grown on a substrate 101. Referring to FIG.

기판(101)은 반도체 물질 성장에 적합한 재료, 또는 캐리어 웨이퍼로 형성될 수 있다. 또한, 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 기판(101)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 기판(101) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 기판(101)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.The substrate 101 may be formed of a material suitable for semiconductor material growth, or a carrier wafer. Further, it may be formed of a material having excellent thermal conductivity, and may be a conductive substrate or an insulating substrate. For example, at least one of sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga 2 O 3 can be used as the substrate 101. A concave-convex structure may be formed on the substrate 101, but the present invention is not limited thereto. The substrate 101 may be wet-cleaned to remove impurities on the surface.

기판(101) 상에 발광 구조물(110)을 성장시키기 전에 버퍼층(102)이 성장될 수 있다.The buffer layer 102 can be grown before the light emitting structure 110 is grown on the substrate 101. [

발광 구조물(110)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light-emitting structure 110 may be formed by, for example, metal organic chemical vapor deposition (MOCVD), chemical vapor deposition (CVD), plasma-enhanced chemical vapor deposition (PECVD) (MBE), hydride vapor phase epitaxy (HVPE), or the like, but the present invention is not limited thereto.

버퍼층(102)은 기판(101)과 발광 구조물(110)을 구성하는 재료의 격자 부정합 및 열팽창 계수의 차이를 완화하기 위한 것으로, 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.The buffer layer 102 is for reducing the difference in lattice mismatching and thermal expansion coefficient between the substrate 101 and the material constituting the light emitting structure 110. The buffer layer 102 may be made of Group III-V compound semiconductor such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN.

그 후, 도 6을 참조하면, 발광 구조물(110) 상에 채널층(170)을 형성하고, 채널층(170)이 형성되지 않은 제2 도전형 반도체층(116) 상에 제2 전극층(120)을 형성한다.6, a channel layer 170 is formed on the light emitting structure 110 and a second electrode layer 120 (not shown) is formed on the second conductivity type semiconductor layer 116 on which the channel layer 170 is not formed. ).

제2 전극층(120)은 투명 전극층(122), 제2 반사층(124) 또는 전류 스프레딩층(126) 중 어느 하나를 포함할 수 있다.The second electrode layer 120 may include any one of a transparent electrode layer 122, a second reflective layer 124, and a current spreading layer 126.

반사층(124)이 발광 구조물(예컨대, 제2 도전형 반도체층(116))과 오믹 접촉하는 물질로 형성될 경우, 투명 전극층(122)은 별도로 형성하지 않을 수 있다.When the reflective layer 124 is formed of a material in ohmic contact with the light emitting structure (for example, the second conductivity type semiconductor layer 116), the transparent electrode layer 122 may not be formed separately.

투명 전극층(122), 반사층(124) 및 전류 스프레딩층(126)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의해 형성할 수 있으나, 이에 대해 한정하지는 않는다.The transparent electrode layer 122, the reflective layer 124 and the current spreading layer 126 may be formed by any one of E-beam deposition, sputtering, and PECVD (Plasma Enhanced Chemical Vapor Deposition) However, the present invention is not limited thereto.

그리고, 도 7을 참조하면, 제2 전극층(120), 제2 도전형 반도체층(116) 및 활성층(124)을 관통하여 제1 도전형 반도체층(112)을 노출시키는 적어도 하나의 비아홀(210)을 형성한다.7, at least one via hole 210 for exposing the first conductivity type semiconductor layer 112 through the second electrode layer 120, the second conductivity type semiconductor layer 116, and the active layer 124 is formed. ).

비아홀(210)은 예를 들어, 포토리쏘그라피 공정 및 식각 공정을 이용하여 형성되며, 제2 전극층(120)을 선택적으로 식각하여 제2 도전형 반도체층(116)을 노출시킨 후, 노출된 제2 도전형 반도체층(116)과 그 하부의 활성층(114)을 식각하여 제1 도전형 반도체층(112)을 노출시킴으로써 형성될 수 있다.The via hole 210 is formed using, for example, a photolithography process and an etching process. The second electrode layer 120 is selectively etched to expose the second conductive type semiconductor layer 116, The second conductivity type semiconductor layer 116 and the active layer 114 under the second conductivity type semiconductor layer 116 may be etched to expose the first conductivity type semiconductor layer 112.

그 다음으로, 도 8에 도시된 바와 같이, 제2 전극층(120) 상에 그리고 비아홀(210)의 측벽 상에 절연층(140)을 형성한다.Next, an insulating layer 140 is formed on the second electrode layer 120 and on the side walls of the via hole 210, as shown in FIG.

먼저, 채널층(180)과 제2 전극층(120) 상에 그리고 비아홀(210)의 측벽에 제1층(141)을 형성한 후, 상기 제1층(141) 상의 일부 영역에 제2층(142)을 형성할 수 있다.A first layer 141 is formed on the channel layer 180 and the second electrode layer 120 and on the sidewall of the via hole 210 and then a second layer 141 is formed on a portion of the first layer 141 142 can be formed.

제2층(142)은 제1층(141)과 단차를 이루며, 제2 전극층(120)의 폭과 대응하도록 형성될 수 있다. 즉, 발광소자의 외곽 영역에는 제2층(142)을 형성하지 않을 수 있다.The second layer 142 is stepped with the first layer 141 and may be formed to correspond to the width of the second electrode layer 120. That is, the second layer 142 may not be formed in the outer region of the light emitting device.

제2 전극층(120) 상에 존재하는 절연층(140)은 최소한 제2 전극층(120)과 제1 전극층(130) 사이의 전기적 단락을 방지할 수 있는 정도의 두께(d)를 갖도록 형성되어야 한다.The insulating layer 140 on the second electrode layer 120 should be formed to have at least a thickness d enough to prevent an electrical short between the second electrode layer 120 and the first electrode layer 130 .

그리고, 도 9에 도시된 바와 같이, 상기 비아홀(210)을 도전성 물질로 채우고 절연층(140)의 상부를 덮도록 도전성 물질을 도포하여 제1 전극층(130)을 형성한다.As shown in FIG. 9, the first electrode layer 130 is formed by filling the via hole 210 with a conductive material and applying a conductive material to cover the upper portion of the insulating layer 140.

상기 도전성 물질은 전기 전도성이 높은 금속일 수 있으며, 예를 들어, 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 이루어질 수 있으나, 이에 대해 한정하지는 않는다.The conductive material may be a metal having high electrical conductivity and may include at least one of aluminum (Al), titanium (Ti), chrome (Cr), nickel (Ni), copper (Cu) But it is not limited thereto.

제2 전극층(120)과 평행하게 위치한 도전성 물질 부분이 제1 전극층(130)의 주전극(132)이 되고, 비아홀(210) 내에 채워진 도전성 물질 부분이 제1 전극층(130)의 분기 전극(134)이 된다.The portion of the conductive material disposed in parallel with the second electrode layer 120 becomes the main electrode 132 of the first electrode layer 130 and the portion of the conductive material filled in the via hole 210 becomes the branch electrode 134 of the first electrode layer 130 ).

제1 전극층(130) 상에 지지기판(150)을 위치시키며, 지지기판(150)과 제1 전극층(130)은 본딩층(160)에 의해 서로 본딩될 수 있다.The supporting substrate 150 may be positioned on the first electrode layer 130 and the supporting substrate 150 and the first electrode layer 130 may be bonded to each other by the bonding layer 160.

그 후, 기판(101)을 분리한다. 기판(101)의 분리는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.Thereafter, the substrate 101 is separated. The substrate 101 may be separated by a laser lift off (LLO) method using an excimer laser or the like, or by dry etching and wet etching.

레이저 리프트 오프법을 예로 들면, 상기 기판(101) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 상기 기판(101)과 발광 구조물(140)의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 기판(101)의 분리가 일어난다. 기판(101) 분리 후, 식각 공정 등을 통해 버퍼층(102)을 제거할 수 있다.When excimer laser light having a wavelength in a certain region in the direction of the substrate 101 is focused and irradiated by using the laser lift-off method as an example, heat energy is applied to the interface between the substrate 101 and the light emitting structure 140 The interface is separated into gallium and nitrogen molecules, and the substrate 101 is instantaneously separated from the laser light passing portion. After the substrate 101 is separated, the buffer layer 102 can be removed through an etching process or the like.

그리고, 도 10을 참조하면, 발광 구조물(110)에 아이솔레이션 에칭을 실시하여 각각의 발광소자 단위로 분리한다. 아이솔레이션 에칭은, 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다. 아이솔레이션 에칭에 의하여 제2 전극층(120)의 일부가 발광 구조물(110) 외부로 개방될 수 있다. 예컨대, 아이솔레이션(isolation) 에칭에 의하여 발광 구조물(110)이 식각되어 제2 전극층(120)의 일측, 즉 테두리 일부를 개방할 수 있다.Referring to FIG. 10, the light emitting structure 110 is subjected to isolation etching so as to be separated into the respective light emitting device units. The isolation etching can be performed by, for example, a dry etching method such as ICP (Inductively Coupled Plasma). A part of the second electrode layer 120 may be opened to the outside of the light emitting structure 110 by the isolation etching. For example, the light emitting structure 110 may be etched by isolation etching to open one side of the second electrode layer 120, that is, a part of the edge.

아이솔레이션 에칭에 의하여 개방되어 노출된 제2 전극층(120)의 부분에는 제2 전극 패드(190)를 형성한다.The second electrode pad 190 is formed on the portion of the second electrode layer 120 exposed by the isolation etching.

그리고, 발광 구조물(110)의 상면의 적어도 일부와 측면을 둘러싸는 패시베이션층(180)을 형성한다.A passivation layer 180 is formed to surround at least a part of the upper surface of the light emitting structure 110 and the side surface.

도 11은 실시예들에 따른 발광소자를 포함한 발광소자 패키지의 일실시예를 도시한 도면이다.11 is a view illustrating an embodiment of a light emitting device package including a light emitting device according to embodiments.

일실시예에 따른 발광소자 패키지(300)는 몸체(310)와, 상기 몸체(310)에 설치된 제1 리드 프레임(321) 및 제2 리드 프레임(322)과, 상기 몸체(310)에 설치되어 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)과 전기적으로 연결되는 상술한 실시예들에 따른 발광소자(100)와, 상기 캐비티에 형성된 몰딩부(340)를 포함한다. 상기 몸체(310)에는 캐비티가 형성될 수 있다.The light emitting device package 300 according to an embodiment includes a body 310, a first lead frame 321 and a second lead frame 322 provided on the body 310, A light emitting device 100 according to the above embodiments electrically connected to the first lead frame 321 and the second lead frame 322 and a molding part 340 formed in the cavity. A cavity may be formed in the body 310.

상기 몸체(310)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(310)가 금속 재질 등 도전성 물질로 이루어지면, 도시되지는 않았으나 상기 몸체(310)의 표면에 절연층이 코팅되어 상기 제1,2 리드 프레임(321, 322) 간의 전기적 단락을 방지할 수 있다.The body 310 may include a silicon material, a synthetic resin material, or a metal material. When the body 310 is made of a conductive material such as a metal material, an insulating layer is coated on the surface of the body 310 to prevent an electrical short between the first and second lead frames 321 and 322 .

상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전류를 공급한다. 또한, 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 상기 발광소자(100)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시킬 수도 있다.The first lead frame 321 and the second lead frame 322 are electrically separated from each other and supply current to the light emitting device 100. The first lead frame 321 and the second lead frame 322 may increase the light efficiency by reflecting the light generated from the light emitting device 100. The heat generated from the light emitting device 100 To the outside.

상기 발광소자(100)는 상기 몸체(310) 상에 설치되거나 상기 제1 리드 프레임(321) 또는 제2 리드 프레임(322) 상에 설치될 수 있다. 본 실시예에서는 제1 리드 프레임(321)과 발광소자(100)가 직접 통전되고, 제2 리드 프레임(322)과 상기 발광소자(100)는 와이어(330)를 통하여 연결되어 있다. 발광소자(100)는 와이어 본딩 방식 외에 플립칩 방식 또는 다이 본딩 방식 등에 의하여 리드 프레임(321, 322)과 연결될 수 있다.The light emitting device 100 may be mounted on the body 310 or may be mounted on the first lead frame 321 or the second lead frame 322. The first lead frame 321 and the light emitting element 100 are directly energized and the second lead frame 322 and the light emitting element 100 are connected to each other through the wire 330 in this embodiment. The light emitting device 100 may be connected to the lead frames 321 and 322 by a flip chip method or a die bonding method in addition to the wire bonding method.

상기 몰딩부(340)는 상기 발광소자(100)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부(340) 상에는 형광체(350)가 포함되어, 상기 발광소자(100)로부터 방출되는 빛의 파장을 변화시킬 수 있다.The molding part 340 may surround and protect the light emitting device 100. In addition, the phosphor 350 may be included on the molding part 340 to change the wavelength of light emitted from the light emitting device 100.

형광체(350)는 가넷(Garnet)계 형광체, 실리케이트(Silicate)계 형광체, 니트라이드(Nitride)계 형광체, 또는 옥시니트라이드(Oxynitride)계 형광체를 포함할 수 있다.The phosphor 350 may include a garnet-based phosphor, a silicate-based phosphor, a nitride-based phosphor, or an oxynitride-based phosphor.

예를 들어, 상기 가넷계 형광체는 YAG(Y3Al5O12:Ce3 +) 또는 TAG(Tb3Al5O12:Ce3 +)일 수 있고, 상기 실리케이트계 형광체는 (Sr,Ba,Mg,Ca)2SiO4:Eu2 +일 수 있고, 상기 니트라이드계 형광체는 SiN을 포함하는 CaAlSiN3:Eu2 +일 수 있고, 상기 옥시니트라이드계 형광체는 SiON을 포함하는 Si6 - xAlxOxN8 -x:Eu2 +(0<x<6)일 수 있다.For example, the garnet-base phosphor is YAG (Y 3 Al 5 O 12 : Ce 3 +) or TAG: may be a (Tb 3 Al 5 O 12 Ce 3 +), wherein the silicate-based phosphor is (Sr, Ba, Mg, Ca) 2 SiO 4 : Eu 2 + , and the nitride phosphor may be CaAlSiN 3 : Eu 2 + containing SiN, and the oxynitride phosphor may be Si 6 - x Al x O x N 8 -x: Eu 2 + (0 <x <6) can be.

상기 발광소자(100)에서 방출된 제1 파장 영역의 광이 상기 형광체(250)에 의하여 여기되어 제2 파장 영역의 광으로 변환되고, 상기 제2 파장 영역의 광은 렌즈(미도시)를 통과하면서 광경로가 변경될 수 있다. The light of the first wavelength range emitted from the light emitting device 100 is excited by the fluorescent material 250 to be converted into the light of the second wavelength range and the light of the second wavelength range passes through the lens (not shown) The light path can be changed.

실시예에 따른 발광소자 패키지는 복수 개가 기판 상에 어레이되며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.A plurality of light emitting device packages according to embodiments may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, and the like may be disposed on the light path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member can function as a light unit. Still another embodiment may be implemented as a display device, an indicating device, a lighting system including the semiconductor light emitting device or the light emitting device package described in the above embodiments, for example, the lighting system may include a lamp, a streetlight .

이하에서는 상술한 발광소자 또는 발광소자 패키지가 배치된 조명 시스템의 일실시예로서, 헤드램프와 백라이트 유닛을 설명한다.Hereinafter, the headlamp and the backlight unit will be described as an embodiment of the lighting system in which the above-described light emitting device or the light emitting device package is disposed.

도 12는 실시예들에 따른 발광소자가 배치된 헤드램프의 일실시예를 도시한 도면이다.12 is a view showing an embodiment of a headlamp in which light emitting devices according to embodiments are disposed.

도 12를 참조하면, 실시예에 따른 발광소자가 배치된 발광 모듈(710)에서 방출된 빛이 리플렉터(720)와 쉐이드(730)에서 반사된 후 렌즈(740)를 투과하여 차체 전방을 향할 수 있다.12, the light emitted from the light emitting module 710 in which the light emitting device according to the embodiment is disposed is reflected by the reflector 720 and the shade 730, and then transmitted through the lens 740 to be directed to the front of the vehicle body have.

상기 발광 모듈(710)은 회로기판 상에 발광소자가 복수 개로 탑재될 수 있으며, 이에 대해 한정하지 않는다.The light emitting module 710 may include a plurality of light emitting devices on a circuit board, but the present invention is not limited thereto.

도 13은 실시예들에 따른 발광소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면이다.FIG. 13 is a view illustrating a display device in which a light emitting device package according to embodiments is disposed.

도 13을 참조하면, 실시예에 따른 표시장치(800)는 발광 모듈(830, 835)과, 바텀 커버(810) 상의 반사판(820)과, 상기 반사판(820)의 전방에 배치되며 상기 발광 모듈에서 방출되는 빛을 표시장치 전방으로 가이드하는 도광판(840)과, 상기 도광판(840)의 전방에 배치되는 제1 프리즘시트(850)와 제2 프리즘시트(860)와, 상기 제2 프리즘시트(860)의 전방에 배치되는 패널(870)과 상기 패널(870)의 전반에 배치되는 컬러필터(880)를 포함하여 이루어진다.13, the display device 800 according to the embodiment includes the light emitting modules 830 and 835, the reflection plate 820 on the bottom cover 810, and the reflection plate 820 disposed on the front side of the reflection plate 820, A first prism sheet 850 and a second prism sheet 860 disposed in front of the light guide plate 840 and a second prism sheet 860 disposed between the first prism sheet 850 and the second prism sheet 860. The light guiding plate 840 guides light emitted from the light- A panel 870 disposed in front of the panel 870 and a color filter 880 disposed in the front of the panel 870.

발광 모듈은 회로 기판(830) 상의 상술한 발광소자 패키지(835)를 포함하여 이루어진다. 여기서, 회로 기판(830)은 PCB 등이 사용될 수 있고, 발광소자 패키지(835)는 도 11에서 설명한 바와 같다.The light emitting module includes the above-described light emitting device package 835 on the circuit board 830. Here, the circuit board 830 may be a PCB or the like, and the light emitting device package 835 is the same as that described with reference to FIG.

상기 바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 상기 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 상기 도광판(840)의 후면이나, 상기 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.The bottom cover 810 may house the components in the display device 800. The reflection plate 820 may be formed as a separate component as shown in the drawing, or may be formed to be coated on the rear surface of the light guide plate 840 or on the front surface of the bottom cover 810 with a highly reflective material Do.

여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.Here, the reflection plate 820 can be made of a material having a high reflectance and can be used in an ultra-thin shape, and polyethylene terephthalate (PET) can be used.

도광판(840)은 발광소자 패키지 모듈에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다. 그리고, 도광판이 생략되어 반사시트(820) 위의 공간에서 빛이 전달되는 에어 가이드 방식도 가능하다.The light guide plate 840 scatters light emitted from the light emitting device package module so that the light is uniformly distributed over the entire screen area of the LCD. Accordingly, the light guide plate 830 is made of a material having a good refractive index and transmittance. The light guide plate 830 may be formed of polymethyl methacrylate (PMMA), polycarbonate (PC), or polyethylene (PE). An air guide system is also available in which the light guide plate is omitted and light is transmitted in a space above the reflective sheet 820.

상기 제1 프리즘 시트(850)는 지지필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성되는데, 상기 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 상기 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.The first prism sheet 850 is formed on one side of the support film with a transparent and elastic polymeric material, and the polymer may have a prism layer in which a plurality of steric structures are repeatedly formed. As shown in the drawings, the plurality of patterns may be repeatedly provided with a stripe pattern.

상기 제2 프리즘 시트(860)에서 지지필름 일면의 마루와 골의 방향은, 상기 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사시트로부터 전달된 빛을 상기 패널(870)의 전방향으로 고르게 분산하기 위함이다.In the second prism sheet 860, the edges and the valleys on one surface of the support film may be perpendicular to the edges and the valleys on one surface of the support film in the first prism sheet 850. This is to uniformly distribute the light transmitted from the light emitting module and the reflective sheet in all directions of the panel 870.

본 실시예에서 상기 제1 프리즘시트(850)과 제2 프리즘시트(860)가 광학시트를 이루는데, 상기 광학시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.In the present embodiment, the first prism sheet 850 and the second prism sheet 860 form an optical sheet, which may be formed of other combinations, for example, a microlens array or a diffusion sheet and a microlens array Or a combination of one prism sheet and a microlens array, or the like.

상기 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있다.A liquid crystal display (LCD) panel may be disposed on the panel 870. In addition to the liquid crystal display panel 860, other types of display devices requiring a light source may be provided.

상기 패널(870)은, 유리 바디 사이에 액정이 위치하고 빛의 편광성을 이용하기 위해 편광판을 양 유리바디에 올린 상태로 되어있다. 여기서, 액정은 액체와 고체의 중간적인 특성을 가지는데, 액체처럼 유동성을 갖는 유기분자인 액정이 결정처럼 규칙적으로 배열된 상태를 갖는 것으로, 상기 분자 배열이 외부 전계에 의해 변화되는 성질을 이용하여 화상을 표시한다.In the panel 870, the liquid crystal is positioned between the glass bodies, and the polarizing plate is placed on both glass bodies to utilize the polarization of light. Here, the liquid crystal has an intermediate property between a liquid and a solid, and liquid crystals, which are organic molecules having fluidity like a liquid, are regularly arranged like crystals. The liquid crystal has a structure in which the molecular arrangement is changed by an external electric field And displays an image.

표시장치에 사용되는 액정 표시 패널은, 액티브 매트릭스(Active Matrix) 방식으로서, 각 화소에 공급되는 전압을 조절하는 스위치로서 트랜지스터를 사용한다.A liquid crystal display panel used in a display device is an active matrix type, and a transistor is used as a switch for controlling a voltage supplied to each pixel.

상기 패널(870)의 전면에는 컬러 필터(880)가 구비되어 상기 패널(870)에서 투사된 빛을, 각각의 화소마다 적색과 녹색 및 청색의 빛만을 투과하므로 화상을 표현할 수 있다.A color filter 880 is provided on the front surface of the panel 870 so that light projected from the panel 870 transmits only red, green, and blue light for each pixel.

이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, This is possible.

그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined by the equivalents of the claims, as well as the claims.

101: 기판 102: 버퍼층
110: 발광 구조물 112: 제1 도전형 반도체층
114: 활성층 116: 제2 도전형 반도체층
120: 제2 전극층 122: 투명 전극층
124: 제2 반사층 126: 전류 스프레딩층
130: 제1 전극층 132: 주전극
134: 분기 전극 140: 절연층
141: 제1층 142: 제2층
143: 제3층 150: 지지기판
310: 패키지 몸체 321, 322: 제1,2 리드 프레임
330: 와이어 340: 몰딩부
350: 형광체 710: 발광 모듈
720: 리플렉터 730: 쉐이드
800: 표시장치 810: 바텀 커버
820: 반사판 840: 도광판
850: 제1 프리즘시트 860: 제2 프리즘시트
870: 패널 880: 컬러필터101: substrate 102: buffer layer
110: light emitting structure 112: first conductivity type semiconductor layer
114: active layer 116: second conductivity type semiconductor layer
120: second electrode layer 122: transparent electrode layer
124: second reflective layer 126: current spreading layer
130: first electrode layer 132: main electrode
134: branch electrode 140: insulating layer
141: first layer 142: second layer
143: third layer 150: supporting substrate
310: package body 321, 322: first and second lead frames
330: wire 340: molding part
350: phosphor 710: light emitting module
720: Reflector 730: Shade
800: Display device 810: Bottom cover
820: reflector 840: light guide plate
850: first prism sheet 860: second prism sheet
870: Panel 880: Color filter

Claims (16)

제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
상기 제2 도전형 반도체층 방향에 위치하고 상기 제2 도전형 반도체층과 전기적으로 연결된 제2 전극층;
상기 제2 전극층의 일면 상에 상기 제2 도전형 반도체층과 반대 방향에 위치하는 주전극과, 상기 주전극으로부터 분기되며 상기 제2 도전형 반도체층과 활성층을 관통하여 상기 제1 도전형 반도체층과 전기적으로 연결되는 적어도 하나의 분기 전극을 포함하는 제1 전극층; 및
상기 제1 전극층과 상기 제2 전극층 사이 및 상기 제1 전극층과 상기 발광 구조물 사이에 위치하는 절연층;을 포함하고,
상기 절연층은 복수 개의 층으로 이루어지고, 인접한 두 개의 층은 조성이 각기 다르며,
상기 절연층은 발광소자의 상부 방향에서부터 순차적으로 위치하는 제1층 및 제2층을 적어도 포함하고, 상기 제2층은 상기 제2 전극층의 측면과 비중첩(non-overlap)되는 발광소자.A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer;
A second electrode layer located in the direction of the second conductivity type semiconductor layer and electrically connected to the second conductivity type semiconductor layer;
A main electrode disposed on one surface of the second electrode layer in a direction opposite to the second conductivity type semiconductor layer; and a second electrode layer that is branched from the main electrode and penetrates the second conductivity type semiconductor layer and the active layer, A first electrode layer including at least one branch electrode electrically connected to the first electrode layer; And
And an insulating layer disposed between the first electrode layer and the second electrode layer and between the first electrode layer and the light emitting structure,
Wherein the insulating layer is composed of a plurality of layers, and the adjacent two layers have different compositions,
Wherein the insulating layer includes at least a first layer and a second layer that are sequentially positioned from an upper direction of the light emitting device, and the second layer is non-overlapping with a side surface of the second electrode layer. 제 1 항에 있어서,
상기 제2층은 상기 제2 전극층과 접하는 발광소자.The method according to claim 1,
And the second layer is in contact with the second electrode layer. 제 1 항에 있어서,
상기 제1층은 상기 제2 전극층의 일면 상에 상기 발광 구조물과 반대 방향에 위치하고, 상기 제2층은 상기 제1층과 상기 제1 전극층 사이에 위치하는 발광소자.The method according to claim 1,
Wherein the first layer is located on one side of the second electrode layer in a direction opposite to the light emitting structure and the second layer is located between the first layer and the first electrode layer. 제 1 항에 있어서,
상기 제2층은 상기 제1층과 단차를 이루는 발광소자.The method according to claim 1,
And the second layer has a step with the first layer. 제 1 항에 있어서,
상기 제2층은 상기 제2 전극층의 폭과 동일하거나, 상기 제2 전극층의 폭보다 넓게 형성된 발광소자.The method according to claim 1,
Wherein the second layer has a width equal to or greater than a width of the second electrode layer. 제 1 항에 있어서,
상기 제2 전극층의 일부가 상기 발광 구조물의 외부로 노출되고, 노출된 상기 제2 전극층 상에 제2 전극 패드가 위치하는 발광소자.The method according to claim 1,
Wherein a part of the second electrode layer is exposed to the outside of the light emitting structure, and a second electrode pad is located on the exposed second electrode layer. 제 1 항에 있어서,
상기 절연층은 발광소자의 외곽 영역에 위치하는 부분이 상기 제1층으로만 이루어진 발광소자.The method according to claim 1,
Wherein the insulating layer has a portion located in an outer region of the light emitting device only as the first layer. 제 1 항에 있어서,
상기 제2 전극층은 투명 전극층, 제2 반사층 또는 전류 스프레딩층 중 적어도 어느 하나를 포함하는 발광소자.The method according to claim 1,
Wherein the second electrode layer includes at least one of a transparent electrode layer, a second reflective layer, and a current spreading layer. 제 1 항에 있어서,
상기 절연층은 상기 제1 전극층과 상기 제2 전극층 사이의 부분이 700nm 내지 1um 두께로 형성된 발광소자.The method according to claim 1,
Wherein the insulating layer has a portion between the first electrode layer and the second electrode layer formed to a thickness of 700 nm to 1um. 제 1 항에 있어서,
상기 제2층의 전체 폭은 상기 제1층의 전체 폭보다 좁은 발광소자.The method according to claim 1,
Wherein the entire width of the second layer is narrower than the entire width of the first layer. 제 1 항에 있어서,
상기 발광 구조물의 상면의 적어도 일부 및 상기 발광 구조물의 측면을 둘러싸는 패시베이션층을 더 포함하는 발광소자.The method according to claim 1,
And a passivation layer surrounding at least a part of the upper surface of the light emitting structure and a side surface of the light emitting structure. 제 1 항에 있어서,
상기 제1 전극층의 분기 전극 상에 위치하며 상기 제1 도전형 반도체층과 접하는 제1 전극 패드를 더 포함하는 발광소자.The method according to claim 1,
And a first electrode pad located on the branch electrode of the first electrode layer and in contact with the first conductive type semiconductor layer. 제 1 항에 있어서,
상기 발광 구조물을 지지하는 지지기판을 더 포함하고, 상기 발광 구조물과 상기 지지기판 사이에 본딩층이 위치하는 발광소자.The method according to claim 1,
And a supporting substrate for supporting the light emitting structure, wherein a bonding layer is positioned between the light emitting structure and the supporting substrate. 제 13 항에 있어서,
상기 본딩층은 상기 제1 전극층과 접하는 확산 장벽층을 포함하는 발광소자.14. The method of claim 13,
Wherein the bonding layer includes a diffusion barrier layer in contact with the first electrode layer. 제 1 항에 있어서,
상기 제1 도전형 반도체층 상에 러프니스 패턴이 위치하는 발광소자.The method according to claim 1,
And a roughness pattern is located on the first conductivity type semiconductor layer. 제 1 항에 있어서,
상기 발광 구조물의 하부 둘레에 위치하는 채널층을 더 포함하는 발광소자.The method according to claim 1,
And a channel layer disposed around the lower portion of the light emitting structure.
KR1020120073314A 2012-07-05 2012-07-05 Light emitting device KR101941032B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120073314A KR101941032B1 (en) 2012-07-05 2012-07-05 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120073314A KR101941032B1 (en) 2012-07-05 2012-07-05 Light emitting device

Publications (2)

Publication Number Publication Date
KR20140006428A true KR20140006428A (en) 2014-01-16
KR101941032B1 KR101941032B1 (en) 2019-01-22

Family

ID=50141355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120073314A KR101941032B1 (en) 2012-07-05 2012-07-05 Light emitting device

Country Status (1)

Country Link
KR (1) KR101941032B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018048154A1 (en) * 2016-09-12 2018-03-15 서울바이오시스 주식회사 Semiconductor light emitting device comprising light emitting structure
US20190161366A1 (en) * 2017-11-29 2019-05-30 King Fahd University Of Petroleum And Minerals Integrated system with an absorption refrigeration subsystem and a desalination subsystem
WO2020050468A1 (en) * 2018-09-07 2020-03-12 삼성디스플레이 주식회사 Light-emitting diode, manufacturing method therefor, and display device including light-emitting diode
CN113594189A (en) * 2021-07-29 2021-11-02 京东方科技集团股份有限公司 Optoelectronic integrated substrate, preparation method thereof and optoelectronic device
CN113594189B (en) * 2021-07-29 2024-05-17 京东方科技集团股份有限公司 Optoelectronic integrated substrate, preparation method thereof and optoelectronic device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210091895A (en) 2020-01-15 2021-07-23 삼성전자주식회사 Light emitting device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101039610B1 (en) * 2010-10-12 2011-06-09 엘지이노텍 주식회사 A light emitting device and a light emitting device package
KR20120040855A (en) * 2010-10-20 2012-04-30 엘지이노텍 주식회사 A light emitting device
KR20120067782A (en) * 2010-12-16 2012-06-26 엘지이노텍 주식회사 Light emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101039610B1 (en) * 2010-10-12 2011-06-09 엘지이노텍 주식회사 A light emitting device and a light emitting device package
KR20120040855A (en) * 2010-10-20 2012-04-30 엘지이노텍 주식회사 A light emitting device
KR20120067782A (en) * 2010-12-16 2012-06-26 엘지이노텍 주식회사 Light emitting device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018048154A1 (en) * 2016-09-12 2018-03-15 서울바이오시스 주식회사 Semiconductor light emitting device comprising light emitting structure
US20190161366A1 (en) * 2017-11-29 2019-05-30 King Fahd University Of Petroleum And Minerals Integrated system with an absorption refrigeration subsystem and a desalination subsystem
WO2020050468A1 (en) * 2018-09-07 2020-03-12 삼성디스플레이 주식회사 Light-emitting diode, manufacturing method therefor, and display device including light-emitting diode
CN112655097A (en) * 2018-09-07 2021-04-13 三星显示有限公司 Light emitting diode, method of manufacturing the same, and display device including the same
JP2021536134A (en) * 2018-09-07 2021-12-23 三星ディスプレイ株式會社Samsung Display Co., Ltd. A light emitting element, a manufacturing method thereof, and a display device provided with the light emitting element.
JP2023025278A (en) * 2018-09-07 2023-02-21 三星ディスプレイ株式會社 Light-emitting element
CN113594189A (en) * 2021-07-29 2021-11-02 京东方科技集团股份有限公司 Optoelectronic integrated substrate, preparation method thereof and optoelectronic device
CN113594189B (en) * 2021-07-29 2024-05-17 京东方科技集团股份有限公司 Optoelectronic integrated substrate, preparation method thereof and optoelectronic device

Also Published As

Publication number Publication date
KR101941032B1 (en) 2019-01-22

Similar Documents

Publication Publication Date Title
KR101941033B1 (en) Light emitting device
KR101827975B1 (en) Light emitting device
KR20140059985A (en) Light emitting device
KR101908657B1 (en) Light emitting device
KR20140147236A (en) Light emitting device
KR101915213B1 (en) Light emitting device
KR101941032B1 (en) Light emitting device
KR101974153B1 (en) Light emitting device and lighting system including the device
KR101929933B1 (en) Light emitting device and lighting system including the device
KR101963220B1 (en) Light emitting device
KR101991032B1 (en) Light emitting device
KR101902398B1 (en) Light emitting device and lighting system including the device
KR101922529B1 (en) Light emitting device
KR20130138416A (en) Light emitting device
KR102050052B1 (en) Light emitting device
KR101911865B1 (en) Light emitting device
KR20140046162A (en) Light emitting device
KR20140080992A (en) Light emitting device
KR20130139018A (en) Light emitting device
KR20140001353A (en) Light emitting device
KR101915212B1 (en) Light emitting device
KR101843895B1 (en) Light emitting device and illumination system for using the same
KR101897003B1 (en) Light emitting device
KR101960791B1 (en) Light emitting device
KR20140001352A (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant