KR20130140352A - 엘이디 패키지 및 그 제조방법 - Google Patents

엘이디 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20130140352A
KR20130140352A KR1020120063657A KR20120063657A KR20130140352A KR 20130140352 A KR20130140352 A KR 20130140352A KR 1020120063657 A KR1020120063657 A KR 1020120063657A KR 20120063657 A KR20120063657 A KR 20120063657A KR 20130140352 A KR20130140352 A KR 20130140352A
Authority
KR
South Korea
Prior art keywords
electrode structure
led
led element
mold part
electrode
Prior art date
Application number
KR1020120063657A
Other languages
English (en)
Inventor
박주훈
지현아
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020120063657A priority Critical patent/KR20130140352A/ko
Publication of KR20130140352A publication Critical patent/KR20130140352A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

엘이디를 배치하기 위한 기판을 제거하여 제조 비용을 절감하고 우수한 방열 효과를 가지며, 신뢰성 및 생산 수율이 향상된 엘이디 패키지 및 그 제조방법이 개시된다. 상기 엘이디 패키지는, 전극 구조물; 상기 전극 구조물과 수평방향으로 나란히 배치된 엘이디 소자; 상기 전극 구조물의 상면 및 상기 엘이디 소자의 상면 전극이 상부로 노출되고, 상기 전극 구조물의 하면이 하부로 노출되도록 상기 전극 구조물 및 상기 엘이디 소자를 몰딩하는 제1 몰드부; 상기 제1 몰드부에 의해 노출된, 상기 전극 구조물의 상면과 상기 엘이디 소자의 상면 전극을 전기적으로 연결하도록 상기 제1 몰드부의 상면에 형성된 도전 패턴; 및 상기 제1 몰드부에 의해 노출된, 상기 전극 구조물의 상면과 상기 엘이디 소자의 상면 전극 및 상기 도전 패턴을 커버하도록 상기 제1 몰드부 상에 형성된 제2 몰드부를 포함한다.

Description

엘이디 패키지 및 그 제조방법{LED PACKAGE AND MANUFACTURING METHOD THEREFOR}
본 발명은 엘이디 패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 기판을 사용하지 않음으로써 제조 비용을 절감하고 방열 효과를 더욱 개선할 수 있으며, 나아가 신뢰성이 우수한 엘이디 패키지 및 그 제조 방법에 관한 것이다.
일반적으로 엘이디(LED: Light Emitting Diode)는 Ⅲ-Ⅴ족 또는 Ⅱ-Ⅵ족 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변화시켜 신호를 보내고 받는데 사용되는 반도체 소자의 일종이다. 엘이디는, 박막 성장 기술 및 소자 재료의 적극적인 개발에 따라, 적색, 녹색뿐만 아니라 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선을 구현하고 있다.
이러한 엘이디는 소자의 사이즈가 소형이므로 전기적 연결을 위한 회로 패턴등이 형성된 기판 상에 적어도 하나 이상의 엘이디를 안착시킨 패키지 형태로 제조 및 판매되고 있다.
종래의 엘이디 패키지는 주로 기판 상에 엘이디를 배치하고 기판 상면에 형성된 전극 패턴과 엘이디 와이어 본딩 등을 통해 전기적으로 연결한 후 엘이디를 둘러싸는 영역에 몰드를 형성하는 구조로 구현되고 있다.
이러한 종래의 엘이디 패키지는 주로 열전도성이 낮은 수지 또는 세라믹 재질의 기판을 사용하여 제조되므로 엘이디 발광시 생성되는 열을 효과적으로 방출하는데 어려움이 있다. 또한, 엘이디 패키지에서 기판은 단지 엘이디만을 배치하는 용도로 사용되므로, 기판은 그 효용성에 비해 높은 단가를 차지하여 엘이디 패키지의 제조 비용을 상승시키는 요인이 되고 있다.
더하여, 종래의 엘이디 패키지는 엘이디 소자의 전극에 전력을 공급하기 위한 전기적 연결을 형성하는데 도전성 와이어를 사용하고 있다. 이러한 도전성 와이어는 충격에 매우 취약하여 쉽게 파손되어 엘이디 패키지의 신뢰성을 저하시키며, 제조 공정에서도 수율을 저하시키는 문제를 발생시키고 있다.
본 발명은, 전술한 종래 기술의 문제점을 해결하기 위한 것으로, 엘이디 소자를 배치하기 위한 기판을 제거하여 제조 비용을 절감하고 우수한 방열 효과를 가지며, 신뢰성이 우수하고 생산 수율을 향상시킬 수 있는 엘이디 패키지 및 그 제조 방법을 제공하는 것을 해결하고자 하는 기술적 과제로 한다.
상기 기술적 과제를 해결하기 위한 수단으로서 본 발명은,
전극 구조물;
상기 전극 구조물과 수평방향으로 나란히 배치된 엘이디 소자;
상기 전극 구조물의 상면 및 상기 엘이디 소자의 상면 전극이 상부로 노출되고, 상기 전극 구조물의 하면이 하부로 노출되도록 상기 전극 구조물 및 상기 엘이디 소자를 몰딩하는 제1 몰드부;
상기 제1 몰드부에 의해 노출된, 상기 전극 구조물의 상면과 상기 엘이디 소자의 상면 전극을 전기적으로 연결하도록 상기 제1 몰드부의 상면에 형성된 도전 패턴; 및
상기 제1 몰드부에 의해 노출된, 상기 전극 구조물의 상면과 상기 엘이디 소자의 상면 전극 및 상기 도전 패턴을 커버하도록 상기 제1 몰드부 상에 형성된 제2 몰드부
를 포함하는 엘이디 패키지를 제공한다.
본 발명의 일 실시형태에서, 상기 전극 구조물은, 상기 제1 몰드부의 재질을 침투시키기 위한 오목부를 가질 수 있다.
본 발명의 일 실시형태에서, 상기 제1 몰드부는, 상기 엘이디 소자의 하면을 하부로 노출시킬 수 있다.
본 발명의 일 실시형태에서, 상기 전극 구조물, 상기 엘이디 소자 및 상기 제1 몰드부는 실질적으로 동일한 높이를 갖는 것을 특징으로 하는 엘이디 패키지.
상기 기술적 과제를 해결하기 위한 다른 수단으로서 본 발명은,
테이프 상에 전극 구조물 및 엘이디 소자를 배치하는 단계;
상기 전극 구조물의 상면 및 상기 엘이디 소자의 상면 전극이 노출되도록 상기 전극 구조물 및 상기 엘이디 소자를 몰딩하여 제1 몰드부를 형성하는 단계;
상기 제1 몰드부에 의해 노출된, 상기 전극 구조물의 상면과 상기 엘이디 소자의 상면 전극을 전기적으로 연결하도록 상기 제1 몰드부의 상면에 도전 패턴을 형성하는 단계;
상기 제1 몰드부에 의해 노출된, 상기 전극 구조물의 상면과 상기 엘이디 소자의 상면 전극 및 상기 도전 패턴을 커버하도록 상기 제1 몰드부 상에 제2 몰드부를 형성하는 단계; 및
상기 테이프를 제거하는 단계
를 포함하는 엘이디 패키지의 제조 방법을 제공한다.
본 발명의 일 실시형태에서, 상기 제2 몰드부를 형성하는 단계 이후, 개별 엘이디 패키지로 분할하는 단계를 더 포함할 수 있다.
본 발명의 일 실시형태에서, 상기 전극 구조물 및 상기 엘이디 소자는 실질적으로 동일한 높이를 가지며, 상기 제1 몰드부를 형성하는 단계는, 상기 전극 구조물 및 상기 엘이디 소자와 실질적으로 동일한 높이로 상기 전극 구조물 및 상기 엘이디 소자를 몰딩하는 단계일 수 있다.
본 발명의 일 실시형태에서, 상기 전극 구조물은, 상기 제1 몰드부의 재질을 침투시키기 위한 오목부를 가질 수 있다.
본 발명에 따르면, 엘이디 패키지에서 엘이디 소자를 배치하고 엘이디 소자와 전기적인 연결을 형성하는 전극을 형성하기 위한 기판을 제거할 수 있으므로 기판에 소요되는 엘이디 패키지의 제조 단가를 절감할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 엘이디 패키지의 일면으로 엘이디 소자와 엘이디 소자와 전기적 연결을 형성하는 전극구조물을 직접 노출시킬 수 있으므로, 노출된 엘이디 소자의 일면을 히트 싱크 등에 직접 접촉하는 형태로 배치하여 엘이디 패키지에서 발생하는 열을 효과적으로 방출할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 전극 구조물과 엘이디 소자의 전기적 연결을 위해 충격에 약한 도전성 와이어 대신 몰드부 상에 직접 접촉하여 형성된 도전 패턴을 이용함으로써 엘이디 패키지의 신뢰성을 향상시키고 생산 공정의 수율을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시형태에 따른 엘이디 패키지를 도시한 단면도이다.
도 2는 도 1에 도시된 본 발명의 일 실시형태에 따른 엘이디 패키지의 평면도이다.
도 3a 내지 도 3f는 본 발명의 일 실시형태에 따른 엘이디 패키지 제조 방법의 공정 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 보다 상세하게 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 또한, 본 발명을 설명함에 있어서, 정의되는 용어들은 본 발명에서의 기능을 고려하여 정의 내려진 것으로, 이는 당 분야에 종사하는 기술자의 의도 또는 관례 등에 따라 달라질 수 있으므로, 본 발명의 기술적 구성요소를 한정하는 의미로 이해되어서는 아니 될 것이다.
도 1은 본 발명의 일 실시형태에 따른 엘이디 패키지의 단면도이며, 도 2는 도 1에 도시된 본 발명의 일 실시형태에 따른 엘이디 패키지의 평면도이다. 특히, 도 2는 도 1에 도시된 본 발명의 일 실시형태에 따른 엘이디 패키지에서 제2 몰드부(15)를 제거한 상태를 도시한 평면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시형태에 따른 엘이디 패키지는, 전극 전극 구조물(12)과, 전극 구조물에 전기적으로 연결된 엘이디 소자(11), 상기 전극 구조물(12)과 상기 엘이디 소자(11)를 전기적으로 연결하는 도전 패턴(13), 상기 전극 구조물과(12)과 엘이디 소자(11)를 몰딩하는 제1 몰드부(14) 및 상기 제1 몰드부(14)의 상면을 몰드하는 제2 몰드부(15)를 포함하여 구성될 수 있다.
상기 전극 구조물(12)은 엘이디 소자(11)의 전극과 전기적으로 연결되어 엘이디 패키지의 외부로부터 엘이디 소자(11)의 발광에 필요한 전력을 제공받는 단자가될 수 있다. 상기 전극 구조물(12)은 적어도 일면이 몰드부(14)의 외부로 노출되어, 엘이디 패키지가 실장되는 외부의 회로기판 상의 전극패턴에 부착되어 엘이디 소자로 전력을 제공할 수 있다.
본 발명의 일 실시형태에서, 상기 전극 구조물(12)은 별도의 기판 상에 배치되는 것이 아니라, 엘이디 패키지의 제1 몰드부(14) 내에 하면이 노출된 형태로 고정될 수 있다. 이와 같이, 별도의 기판을 구비하지 않는 구조를 가지므로, 상기 전극 구조물(12)은 몰드부(14)로부터 이탈될 수 있다. 이러한 전극 구조물(12)의 이탈을 방지하기 위해 상기 전극 구조물(12)은 제1 몰드부(14)를 구성하는 물질이 침투하여 이탈을 방지하는 걸림턱 역할을 수행할 수 있도록 오목부(121)가 형성될 수 있다. 도 1은, 전극 구조물(12)의 단면을 ‘工’자의 형태로 형성하여 전극 구조물(12)의 측면에 오목부(121)를 형성한 실시형태를 도시한다. 측면에 형성된 오목부(121)에 몰드부(14)의 구성물질이 침투하여 고화됨으로써, 몰드부(14)의 침투 영역과 접촉하는 전극 구조물(12)의 일부분들이 걸림턱의 역할을 하여 전극 구조물(12)이 엘이디 패키지의 하부로 탈락하는 것을 방지할 수 있다. 이러한 오목부(121)의 형상은 당 기술분야에서 통상의 지식을 가진 자에 의해 다양하게 변형될 수 있다.
상기 엘이디 소자(11)는 두 개의 전극 구조물(12) 사이에 배치될 수 있으며, 그에 포함된 두 전극이 각각 두 개의 전극 구조물(12)과 하나씩 전기적 연결을 형성할 수 있다.
도 1의 실시형태에서, 상기 엘이디 소자(11)는 수평방향으로 나란히 배치된 두 개의 전극 구조물(12)과 전기적 연결을 형성하게 되므로, 그에 포함된 전극이 상하 방향으로 형성된 수직형 엘이디 소자이기 보다는 그 상면에 두 개의 전극을 형성하는 수평형 엘이디 소자가 채용될 수 있다.
도 1의 실시형태에서, 상기 엘이디 소자(11)는 전극 구조물(12)과 유사하게 제1 몰드부(14)의 하부로 그 일면이 노출될 수 있다. 상기 엘이디 소자(11)의 일면이 몰드부(14)의 하부로 노출됨으로써 상기 엘이디 소자(11)에서 발생하는 열이 엘이디 패키지의 외부로 더욱 효율적으로 배출될 수 있다. 즉, 종래의 엘이디 패키지에서는 전기적 부도체이며 열 전도성이 낮은 기판 상에 엘이디 패키지를 배치하여야 하므로 엘이디 소자에서 발생하는 열을 엘이디 패키지의 외부로 배출하는 것이 용이하지 않다. 또한, 열 배출의 효율을 향상시키기 위해서 기판에 별도의 열 배출을 위한 수단을 구비하여야 하므로 제조 단가의 상승을 가져올 수 있다. 이에 반해, 본 발명의 일 실시형태는 엘이디 소자(11)의 하면을 엘이디 패키지의 하부로 노출시킴으로써 엘이디 패키지의 외부로 열 방출 효율을 향상시킬 수 있다. 특히, 외부의 타 기판이나 리드 프레임 등에 상에 엘이디 패키지가 실장되는 경우, 엘이디 패키지의 외부에 노출된 엘이디 소자(11)의 하면에 직접 히트 싱트를 접촉시킬 수 있어 열 방출 효율을 더욱 향상시킬 수 있다.
상기 제1 몰드부(14)는 엘이디 소자(11)와 전극 구조물(12)을 몰드하여 하나의 구조물을 형성한다. 본 발명의 일 실시형태에서, 상기 제1 몰드부(14)는 상기 엘이디 소자(11)와 전극 구조물(12)의 하면을 동일 평면상에 배치한 상태에서, 실리콘 또는 실리콘 산화물 또는 다양한 종류의 비전도성 수지 물질을 이용하여 상기 엘이디 소자(11)와 전극 구조물(12)을 몰드할 수 있다.
본 발명의 일 실시형태에서, 상기 제1 몰드부(14)는 그 상하면에 엘이디 소자(11)와 전극 구조물(12)의 상하면을 노출시키는 구조로 형성될 수 있다. 따라서, 상기 엘이디 소자(11)와 전극 구조물(12)을 공정상의 편의를 위해 실질적으로 동일한 높이를 가지는 것이 바람직하다. 즉, 제1 몰드부(14)에 의해 노출되는 엘이디 소자(11)의 상면, 전극 구조물(12)의 상면 및 제1 몰드부(14)의 상면이 하나의 평면을 형성하고, 제1 몰드부(14)에 의해 노출되는 엘이디 소자(11)의 하면, 전극 구조물(12)의 하면 및 제1 몰드부(14)의 하면이 또 하나의 평면을 형성하는 구조를 갖도록 제1 몰드부(14)가 형성되는 것이 바람직하다.
상기 도전 패턴(13)은 상기 제1 몰드부(14)의 상면에 형성되어, 엘이디 소자(11)와 전극 구조물(12)을 전기적으로 연결할 수 있다. 즉, 본 발명의 일 실시형태에 따른 엘이디 패키지는, 엘이디 소자(11)의 상면에 형성된 두 개의 상면전극(n측 전극, p측 전극)과 상기 전극 구조물(12) 사이에 위치한 제1 몰드부(14)의 상면에 와이어 본딩이 아닌 도전 패턴(13)을 형성함으로써 전기적인 연결을 형성할 수 있다. 상기 도전 패턴(13)은 제1 몰드부(14)의 상면에 직접 접촉하여 형성되므로, 도전성 와이어와는 달리 충격에 의해 파손되기 어려운 구조를 가진다. 본 발명의 일 실시형태는, 이러한 도전 패턴(13)에 의한 전기적 연결 구조를 통해, 엘이디 패키지의 신뢰성을 향상시키고 생산 공정의 수율을 향상시킬 수 있다.
상기 도전 패턴(13)은 당 기술분야에서 통상적인 도전 패턴 형성 기법인, 스퍼터링, 진공 증착 또는 스크린 인쇄 기법 등에 의해 형성될 수 있다.
상기 제2 몰드부(15)는 도전 패턴(13)이 형성된 제1 몰드부(14)의 상부에 형성될 수 있다. 즉, 상기 제2 몰드부(15)는 제1 몰드부(14)에 의해 상부로 노출된 엘이디 소자(11)의 상면, 전극 구조물(12)의 상면 및 도전 패턴(13)을 커버하도록 제1 몰드부(14)의 상면에 형성될 수 있다.
상기 제2 몰드부(15)는 제1 몰드부(14)와 유사하게 실리콘 또는 실리콘 산화물 또는 다양한 종류의 비전도성 수지 물질을 재료로 하여 형성될 수 있다.
본 발명은 전술한 것과 같은 구조적 특징을 엘이디 패키지를 제조하는 방법을 제공한다.
도 3a 내지 도 3f는 본 발명의 일 실시형태에 따른 엘이디 패키지의 제조 방법을 공정순으로 도시한 공정 단면도이다.
본 발명의 일 실시형태에 따른 엘이디 패키지의 제조 방법은 도 3a 및 도 3b에 도시한 것과 같이, 테이프(31) 상에 전극 구조물(12) 및 엘이디 소자(11)를 배치하는 단계로부터 시작될 수 있다. 상기 테이프(31)는 공정 상에서 전극 구조물(12) 및 엘이디 소자(11)를 일정 위치에 고정하기 위해 채용된 것으로 이후 공정에서 제거될 수 있다.
또한, 전극 구조물(12) 및 엘이디 소자(11)를 배치하는 공정에서는, 별도의 캐리어 테이프(미도시) 상에 사전 설정된 간격으로 일정하게 배치된 전극 구조물(12)을 라미네이션 공정을 통해 테이프(31) 상에 배치하고, 이와 유사하게 캐리어 테이프(미도시) 상에 사전 설정된 간격으로 일정하게 배치된 엘이디 소자(11)를 전극 구조물(12)이 배치된 테이프(31) 상에 라미네이션 공정을 통해 배치하는 방식을 이용하여, 테이프(31) 상에 전극 구조물(12) 및 엘이디 소자(11)를 서로 나란하게 사전 설정된 간격 및 배치구조로 배치할 수 있다.
이어, 도 3c에 도시한 것과 같이, 테이프(31) 상에 배치된 전극 구조물(12)과 엘이디 소자(11)를 몰딩하여 제1 몰드부(14)를 형성할 수 있다. 이 공정에서, 상기 제1 몰드부(14)는 전극 구조물(12)과 엘이디 소자(11)의 상면이 노출되도록 형성하는 것이 바람직하다. 특히, 이후의 도전 패턴(13)을 형성하는 공정에서 도전 패턴(13)을 굴곡이 없는 균일한 평면 상에 형성되게 하기 위해, 전극 구조물(12) 및 엘이디 소자(11)는 동일한 높이를 갖는 것이 바람직하며, 상기 제1 몰드부(14)는 전극 구조물(12) 및 엘이디 소자(11)와 실질적으로 동일한 높이로 형성되는 것이 바람직하다.
이어, 도 3d에 도시한 것과 같이, 전극 구조물(12)과 엘이디 소자(11)의 상면 전극을 전기적으로 연결하기 위해, 제1 몰드부(14)의 상면에 도전 패턴(13)을 형성할 수 있다. 상기 도전 패턴(13)은 당 기술분야에 널리 알려진 스퍼터링, 진공 증착 또는 스크린 인쇄 기법 등을 이용하여, 제1 몰드부(14)의 상면에 직접 접촉하는 구조로 형성될 수 있다. 이러한 도전 패턴(13)의 형성 공정을 적용함으로써, 종래의 도전성 와이어를 이용하여 전기적 연결을 형성하는 구조에 비해, 엘이디 패키지의 신뢰성을 향상시키고 생산 공정의 수율을 향상시킬 수 있다.
이어, 도 3e에 도시한 것과 같이, 제1 몰드부(14) 상부로 노출된 엘이디 소자(11)의 상면과 전극 구조물(12)의 상면 및 도전 패턴(13)을 보호하기 위해, 전극 구조물(12)의 상면과 엘이디 소자(11)의 상면 및 도전 패턴(13)을 커버하도록 상기 제1 몰드부(14) 상에 제2 몰드부(15)가 형성될 수 있다.
이어, 공정 진행 상에서, 엘이디 소자(11) 및 전극 구조물(12)의 위치를 고정하기 위해 채용된 테이프(31)를 제거하여 엘이디 패키지를 완성할 수 있다.
한편, 도 3a 내지 도 3e에 도시된 것과 같이, 다수의 엘이디 소자(11) 및 다수의 전극 구조물(12)을 이용하여 하나의 테이프(31) 상에서 다수의 엘이디 패키지를 일체형으로 제조하는 공정에서는, 도 3f에 도시한 것과 같이, 제2 몰드부(15)를 형성하여 생성된 구조물을 개별 엘이디 패키지로 분할하고 테이프(31)를 제거하여 각각의 개별 엘이디 패키지를 완성할 수 있다.
도 3f에 도시된 것과 같은, 개별 엘이디 패키지로의 분할에서는 고속 회전하는 블레이드를 이용한 다이싱 기법 또는 레이저를 이용한 분할 기법 등과 같이 당 기술분야에 알려진 통상적인 칩 분할 기법이 채용될 수 있다.
이상에서 설명한 바와 같이, 본 발명은, 엘이디 패키지에서 엘이디 소자를 배치하고 엘이디 소자와 전기적인 연결을 형성하는 전극을 형성하기 위한 기판을 제거할 수 있으므로 기판에 소요되는 엘이디 패키지의 제조 단가를 절감할 수 있다.
또한, 본 발명은, 엘이디 패키지의 일면으로 엘이디 소자와 엘이디 소자와 전기적 연결을 형성하는 전극구조물을 직접 노출시킬 수 있으므로, 노출된 엘이디 소자의 일면을 히트 싱크 등에 직접 접촉하는 형태로 배치하여 엘이디 패키지에서 발생하는 열을 효과적으로 방출할 수 있다.
또한, 본 발명은, 전극 구조물과 엘이디 소자의 전기적 연결을 위해 충격에 약한 도전성 와이어 대신 몰드부 상에 직접 접촉하여 형성된 도전 패턴을 이용함으로써 엘이디 패키지의 신뢰성을 향상시키고 생산 공정의 수율을 향상시킬 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되지 않으며, 후술되는 특허청구의 범위 및 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
11: 엘이디 소자 12: 전극 구조물
13: 도전 패턴 14: 제1 몰드부
15: 제2 몰드부

Claims (8)

  1. 전극 구조물;
    상기 전극 구조물과 수평방향으로 나란히 배치된 엘이디 소자;
    상기 전극 구조물의 상면 및 상기 엘이디 소자의 상면 전극이 상부로 노출되고, 상기 전극 구조물의 하면이 하부로 노출되도록 상기 전극 구조물 및 상기 엘이디 소자를 몰딩하는 제1 몰드부;
    상기 제1 몰드부에 의해 노출된, 상기 전극 구조물의 상면과 상기 엘이디 소자의 상면 전극을 전기적으로 연결하도록 상기 제1 몰드부의 상면에 형성된 도전 패턴; 및
    상기 제1 몰드부에 의해 노출된, 상기 전극 구조물의 상면과 상기 엘이디 소자의 상면 전극 및 상기 도전 패턴을 커버하도록 상기 제1 몰드부 상에 형성된 제2 몰드부
    를 포함하는 엘이디 패키지.
  2. 제1항에 있어서, 상기 전극 구조물은,
    상기 제1 몰드부의 재질을 침투시키기 위한 오목부를 갖는 것을 특징으로 하는 엘이디 패키지.
  3. 제1항에 있어서, 상기 제1 몰드부는,
    상기 엘이디 소자의 하면을 하부로 노출시키는 것을 특징으로 하는 엘이디 패키지.
  4. 제1항에 있어서,
    상기 전극 구조물, 상기 엘이디 소자 및 상기 제1 몰드부는 실질적으로 동일한 높이를 갖는 것을 특징으로 하는 엘이디 패키지.
  5. 테이프 상에 전극 구조물 및 엘이디 소자를 배치하는 단계;
    상기 전극 구조물의 상면 및 상기 엘이디 소자의 상면 전극이 노출되도록 상기 전극 구조물 및 상기 엘이디 소자를 몰딩하여 제1 몰드부를 형성하는 단계;
    상기 제1 몰드부에 의해 노출된, 상기 전극 구조물의 상면과 상기 엘이디 소자의 상면 전극을 전기적으로 연결하도록 상기 제1 몰드부의 상면에 도전 패턴을 형성하는 단계;
    상기 제1 몰드부에 의해 노출된, 상기 전극 구조물의 상면과 상기 엘이디 소자의 상면 전극 및 상기 도전 패턴을 커버하도록 상기 제1 몰드부 상에 제2 몰드부를 형성하는 단계; 및
    상기 테이프를 제거하는 단계
    를 포함하는 엘이디 패키지의 제조 방법.
  6. 제5항에 있어서,
    상기 제2 몰드부를 형성하는 단계 이후, 개별 엘이디 패키지로 분할하는 단계를 더 포함하는 것을 특징으로 하는 엘이디 패키지의 제조 방법.
  7. 제5항에 있어서,
    상기 전극 구조물 및 상기 엘이디 소자는 실질적으로 동일한 높이를 가지며,
    상기 제1 몰드부를 형성하는 단계는, 상기 전극 구조물 및 상기 엘이디 소자와 실질적으로 동일한 높이로 상기 전극 구조물 및 상기 엘이디 소자를 몰딩하는 단계인 것을 특징으로 하는 엘이디 패키지의 제조 방법.
  8. 제5항에 있어서, 상기 전극 구조물은,
    상기 제1 몰드부의 재질을 침투시키기 위한 오목부를 갖는 것을 특징으로 하는 엘이디 패키지의 제조 방법.
KR1020120063657A 2012-06-14 2012-06-14 엘이디 패키지 및 그 제조방법 KR20130140352A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120063657A KR20130140352A (ko) 2012-06-14 2012-06-14 엘이디 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120063657A KR20130140352A (ko) 2012-06-14 2012-06-14 엘이디 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20130140352A true KR20130140352A (ko) 2013-12-24

Family

ID=49984986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120063657A KR20130140352A (ko) 2012-06-14 2012-06-14 엘이디 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20130140352A (ko)

Similar Documents

Publication Publication Date Title
US10177283B2 (en) LED packages and related methods
US6060729A (en) Light-emitting device
RU2617880C2 (ru) Прессованная линза, формирующая led-модуль масштаба интегральной схемы, и способ ее изготовления
US7755099B2 (en) Light emitting device package
KR101230622B1 (ko) 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스
US20080261339A1 (en) Packaging method to manufacture package for a high-power light emitting diode
KR101488451B1 (ko) 멀티칩 ｌｅｄ 패키지
US9698312B2 (en) Resin package and light emitting device
KR100634189B1 (ko) 박막형 발광 다이오드 패키지 및 그 제조 방법
US20170148966A1 (en) Surface-Mountable Semiconductor Component and Method for Producing Same
KR20150067368A (ko) 다수의 광전자 반도체 소자의 제조 방법
KR101426433B1 (ko) 반도체 발광소자를 제조하는 방법
CN102386176A (zh) 发光二极管封装件及其制造方法
KR20090075354A (ko) 금속기판과 금속기판의 제조방법 및 그 기판을 이용한표면실장형 엘이디 패키지
US20100022039A1 (en) Method of making light emitting diodes
KR20120119395A (ko) 발광소자 패키지 및 그 제조방법
KR101645009B1 (ko) 방열기판을 갖는 ｌｅｄ 패키지
CN105393374B (zh) 具有光学元件并且没有衬底载体的pc led
KR20120084553A (ko) 발광소자의 패키지 및 그 제조방법과 리드 프레임
TW201301571A (zh) 發光二極體封裝結構及封裝方法
US10026676B2 (en) Semiconductor lead frame package and LED package
TW201427087A (zh) 發光二極體及其封裝結構
JP7280820B2 (ja) 反射性側面コーティングを伴う発光デバイスの製造方法
US8716734B2 (en) Light emitting diode package having a portion of reflection cup material covering electrode layer on side surfaces of substrate
JP5737083B2 (ja) Ｌｅｄ光源装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination