KR20130132085A - 딥 트렌치 필링을 이용한 슈퍼 접합 전력 모스펫 - Google Patents

딥 트렌치 필링을 이용한 슈퍼 접합 전력 모스펫 Download PDF

Info

Publication number
KR20130132085A
KR20130132085A KR1020120056194A KR20120056194A KR20130132085A KR 20130132085 A KR20130132085 A KR 20130132085A KR 1020120056194 A KR1020120056194 A KR 1020120056194A KR 20120056194 A KR20120056194 A KR 20120056194A KR 20130132085 A KR20130132085 A KR 20130132085A
Authority
KR
South Korea
Prior art keywords
super junction
mosfet
power mosfet
voltage
deep trench
Prior art date
Application number
KR1020120056194A
Other languages
English (en)
Inventor
강이구
Original Assignee
극동대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 극동대학교 산학협력단 filed Critical 극동대학교 산학협력단
Priority to KR1020120056194A priority Critical patent/KR20130132085A/ko
Publication of KR20130132085A publication Critical patent/KR20130132085A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 전력 MOSFET에 관한 것으로 deep trench filling 기술을 이용하여 super junction을 형성하는 것에 관한 것이다.
상기와 같이 구성된 본 발명에 따르면 600 V급 planar MOSFET 보다 super junction MOSFET 소자로 저전력 구현이 가능하고 전압 인가 시, 보다 더 높은 동작특성을 가지는 효과가 있다.

Description

딥 트렌치 필링을 이용한 슈퍼 접합 전력 모스펫{Super Junction Power MOSFET Using Deep Trench Filling}
본 발명은 전력 MOSFET에 관한 것으로 특히, 전력 MOSFET의 항복 전압 및 온 저항의 특성을 향상시키는 전력 MOSFET의 구조에 관한 것이다.
Power MOSFET (metal oxide silicon field effect transistor) 소자는 전압 구동 방식으로 동작하는 소자이며, 큰 전력을 처리하기 위해 설계된 스위칭 디바이스로써 전원 공급 장치, 변환기, 모터 제어기 등에 널리 사용된다. 산업용 모터 구동에 사용되는 power MOSFET은 동작 상태에서 낮은 온 저항은 전력 공급의 손실은 줄여줌으로 효율을 높이고 결과적으로 저전력 구현을 가능하게 한다. 또한 스위칭특성이 우수하며 입력 임피던스가 크기 때문에 구동회로를 단순화할 수 있는 장점이 있다. 하지만 고전압 power MOSFET의 경우 고전압 특성 향상을 위해 항복 전압을 증가시키려면 드리프트 영역의 비저항과 두께를 증가시켜야 하며 따라서 온-저항 특성이 항복전압의 증가에 따라 급격히 증가하는 문제가 있다.
이에 600 V급 기준으로 고전압 특성을 가지면서도 기존 planar power MOSFET 대비 1/3 낮은 온-저항 특성을 가지는 super junction power MOSFET 기술로의 전환이 요구되고 있다.
본 발명에서는 고전압 power MOSFET에서 super junction MOSFET의 단위 셀의 상단부 구조가 일반적인 planar MOSFET의 게이트 구조와 거의 동일하므로 설계에 앞서 단위 cell 크기가 동일한 600 V급 planar MOSFET를 제공하는 것을 목적으로 한다.
deep trench filling 기술을 이용하여 super junction을 형성한다.
본 발명에서는 낮은 온 저항과 높은 항복전압을 얻기 위해 600 V급 planar MOSFET과 super junction MOSFET을 설계하여 동작 특성을 비교 분석하였다.
공정 조건 중에서 super junction 구조의 p/n pillar의 비저항 조건을 split하여 전하균형을 이루는 최적 조건을 통해 최적화 시뮬레이션을 진행하여 p/n pillar의 비저항 (도즈량)에 따른 항복전압, 온-저항, 임계전압 (Vth)를 확인하였으며 600 V급 super junction MOSFET 설계를 위한 p/n pillar 비저항의 최적 조건을 도출하였다. 결과적으로 600 V급 planar MOSFET 보다 super junction MOSFET 소자로 저전력 구현이 가능하고 전압 인가 시, 보다 더 높은 동작특성을 보이는 것을 확인하였다.
도 1은 planar power MOSFET과 super junction power MOSFET가 항복 전압 상태일 경우의 전기장을 도시한 도면이다.
도 2는 최적화된 600V planar power MOSFET을 도시한 도면이다.
도 3은 600V planar power MOSFET의 문턱전압(Vth)가 3.9V인 경우의 ID-VG 그래프를 도시한 도면이다.
도 4는 600 V planar power MOSFET에서 RDS ( on )=78.5 mΩcm2@40 A/cm2인 경우의 ID-VG 그래프를 도시한 도면이다.
도 5는 600 V planar power MOSFET에서 BV= 654V인 경우의 ID-VG 그래프를 도시한 도면이다.
도 6은 600 V super junction MOSFET의 구조를 도시한 도면이다.
도 7은 split p/n pillar resistance에 따른 600 V super junction MOSFET의 BV를 도시한 도면이다.
도 8은 split p/n pillar resistance에 따른 600 V super junction MOSFET의 on-state 전압 강하를 도시한 도면이다.
도 9는 split p/n pillar resistance에 따른 600 V super junction MOSFET의 문턱전압을 도시한 도면이다.
도 10은 600 V super junction MOSFET의 항복 전압에 관한 ID-VD 그래프를 도시한 도면이다.
도 11은 600 V super junction MOSFET의 on-state 전압강하에 관한 ID-VD 그래프를 도시한 도면이다.
도 12는 600 V super junction MOSFET의 문턱전압에 관한 ID-VD 그래프를 도시한 도면이다.
1. Deep trench filling 기술을 이용한 super junction MOSFET 설계
Super junction MOSFET은 기존 planar power MOSFET의 P-body 밑에 P-pillar가 존재하여 드리프트 영역이 p/n/p/n/p……의 구조를 갖는 소자이다. 드레인과 소스에 전압이 인가되면 p/n pillar 간의 공핍이 진행되며, 약 50 V의 전압에 의해 이 영역은 전하가 없는 유전체와 같은 특성을 띠게 된다. 즉, 드레인에 인가된 전압에 의해 p/n pillar의 전하는 서로 상쇄되며 완전히 전하가 제거되므로 드리프트 영역은 유전체와 같이 전하가 없는 상태가 된다. 이후 드레인 전압이 더욱 증가하면 flat한 전계 분포를 유지하면서 전반적인 전계 준위가 증가하여, 임계 전압에 이르면 애벌랜치가 발생한다. 전계의 적분이 전압이므로 전계 분포가 사각형 형태인 super junction MOSFET는 삼각형 형태인 기존의 planar MOSFET에 비해 더 높은 항복전압을 갖는다.
고전압 power MOSFET의 단위 셀의 단면 구조는 도 1과 같고 이의 온-저항은 채널, JFET, N-드리프트 영역, 기판 영역의 성분으로 나눌 수 있다. 일반적인 고전압 소자의 항복전압은 도 1의 왼쪽 도에서 나타낸 것과 같이 게이트 전압이 소스 전압과 같을 때 드레인에 인가되는 전압에 의해 body (P-well)와 N-드리프트 영역 사이에 형성되는 공핍층에 의해 결정된다. 이와 같은 구조적 특성 때문에 N-드리프트 영역에서의 저항 성분은 다음 식과 같이 표현된다.
Figure pat00001
이와 같이 N-드리프트 영역이 항복전압을 유지하기 위해서는 일정 이상의 두께와 농도를 유지해야 하므로 항복전압과의 관계 때문에 일정 이하의 저항 성분을 갖게 하는 것은 불가능하다. 따라서 N-드리프트 영역의 온-저항 성분이 전체 온-저항 성분의 90%에 이르며 항복전압이 증가할수록 이와 같은 경향은 더욱 커지게 된다.
이에 항복전압과 온-저항 특성 간의 trade-off 관계를 극복하기 위해 도 1의 오른쪽 도과 같은 구조의 super junction MOSFET 구조가 제시되었다. 제시한 super junction 구조는 deep trench filling 기술을 이용하여 구현한데서 비롯되었다. 단위 셀의 상단부 구조는 일반적인 planar MOSFET의 구조와 거의 동일하지만 super junction의 특성을 얻기 위한 구조가 P-well 하단부의 드리프트 영역 내에 형성되어 있음을 알 수 있다.
이때 P-pillar (P-region) 내부의 전하량은 N-드리프트 영역의 전하량과 동일하여 드레인에 전압이 인가될 경우 일반적인 MOSFET는 수직 방향으로만 공핍층이 확장되는 것과 달리 수직 방향과 수평방향 모두 공핍층이 확장되게 된다. 이때 두 영역의 전하량은 동일하므로 N과 P 영역 모두 완전 공핍되게 되어 수직방향으로 전하가 존재하지 않으므로 수직 방향의 전계는 일정하게 된다.
2. 600 V planar power MOSFET 설계
Super junction MOSFET는 단위 셀의 상단부 구조가 일반적인 planar MOSFET의 구조와 거의 동일하므로 super junction MOSFET의 설계에 앞서 super junction MOSFET와 단위 cell 크기가 동일한 600 V급 planar MOSFET를 설계하였다.
도 2는 600 V급 planar power MOSFET의 최종설계 구조이다. 기본적인 planar power MOSFET 구조에서 시뮬레이션을 통하여 목표로 한 항복전압 600V급 이상을 갖는 구조를 최종 설계하였으며 최적 파라미터 값을 아래 표 1에 나타내었다. 600 V급 planar power MOSFET의 동작 특성을 살펴보면, 도 3 내지 5와 같다.
Figure pat00002
이와 같이 600 V급 planar power MOSFET를 설계하여 표 2와 같이 임계전압 (threshold voltage) 3.9 V, RDS ( on )=78.5 mΩcm2@40 A/cm2, 항복전압 654 V의 성능을 가지는 소자를 설계하였다.
Figure pat00003
3. 600 V super junction MOSFET 설계
600 V super junction MOSFET의 최종 설계 구조는 앞서 설계한 planar power MOSFET의 구조에 deep trench filling 기술을 적용하여 진행하였다.
Super junction MOSFET의 항복 전압은 pillar의 낮은 전하량을 사용할 경우 수평방향의 완벽한 공핍을 용이하게 얻을 수 있으나 낮은 온-저항을 얻기 위해서는 고농도의 pillar를 형성해야 한다.
동작특성에 끼치는 영향을 평가하기 위해서 N-pillar 농도와 P-pillar 농도를 표 3과 같이 p/n pillar 비저항 변화와 BV (breakdown voltage) 및 전기적 특성 변화를 시뮬레이션하였다.
Figure pat00004
시뮬레이션 결과 N-pillar 농도 3.74^15, P-pillar 농도 7.02^15로 도핑하였을 때 이상적인 동작 상태를 보였고 동작특성 값은 표 5에 나타내었고 이때의 파라미터 값은 표 4와 같다.
Figure pat00005
600 V super junction MOSFET의 동작 특성을 살펴보면, 다음 도 7 내지 9와 같다. 도 7 내지 9는 p/n-pillar 비저항 split을 통한 600 V super junction MOSFET의 BV, on-state voltage drop, Vth 시뮬레이션 결과를 그래프로 나타낸 것이다. 표 5에 나타난 바와 같이 600 V급 planar power MOSFET 보다 높은 동작특성을 보이는 것을 확인할 수 있다.
Figure pat00006
4. 결과 및 고찰
Super junction 구조의 p/n pillar의 비저항 조건을 split하여 전하균형을 이루는 최적 조건을 통해 최적의 온-저항 특성을 찾고자 하였다. 시뮬레이션을 통해 p/n pillar의 비저항 (도즈량)에 따른 항복전압, 온-저항, 임계전압 (Vth)를 확인하였으며 600 V급 super junction MOSFET 제작을 위한 p/n pillar 비저항의 최적 조건 결과 값과 앞서 설계했던 600 V급 planar power MOSFET의 breakdown voltage, on-state voltage drop, Vth 결과 값을 비교하였다.
최종적으로 설계한 600 V급 super junction MOSFET과 앞서 설계했던 600 V급 planar power MOSFET의 동작 특성을 비교한 결과 표 6에 나타난 바와 같이 super junction MOSFET이 breakdown voltage은 약 104 V, on-state voltage drop이 약 56.25 mΩcm2, Vth는 약 0.3V 차이의 높은 동작 특성을 보이는 것을 알 수 있다.
Figure pat00007

Claims (1)

  1. deep trench filling 기술을 이용한 MOSFET의 super junction 형성방법.
KR1020120056194A 2012-05-25 2012-05-25 딥 트렌치 필링을 이용한 슈퍼 접합 전력 모스펫 KR20130132085A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120056194A KR20130132085A (ko) 2012-05-25 2012-05-25 딥 트렌치 필링을 이용한 슈퍼 접합 전력 모스펫

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120056194A KR20130132085A (ko) 2012-05-25 2012-05-25 딥 트렌치 필링을 이용한 슈퍼 접합 전력 모스펫

Publications (1)

Publication Number Publication Date
KR20130132085A true KR20130132085A (ko) 2013-12-04

Family

ID=49981073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120056194A KR20130132085A (ko) 2012-05-25 2012-05-25 딥 트렌치 필링을 이용한 슈퍼 접합 전력 모스펫

Country Status (1)

Country Link
KR (1) KR20130132085A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346524A (zh) * 2018-09-30 2019-02-15 重庆大学 一种具有阶梯浓度多晶硅侧墙结构的超结vdmos器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346524A (zh) * 2018-09-30 2019-02-15 重庆大学 一种具有阶梯浓度多晶硅侧墙结构的超结vdmos器件

Similar Documents

Publication Publication Date Title
US8698229B2 (en) Transistor with controllable compensation regions
CN102610643B (zh) 沟槽金属氧化物半导体场效应晶体管器件
US8803205B2 (en) Transistor with controllable compensation regions
WO2012055225A1 (zh) 一种高压ldmos器件
CN107871778B (zh) 带有电位浮动型场板的横向双扩散金属氧化物半导体场效应管
Su et al. State-of-the-art device in high voltage power ICs with lowest on-state resistance
KR102068842B1 (ko) 반도체 전력소자
CN107579119B (zh) 具有复合介质层纵向超结双扩散金属氧化物半导体场效应管及其制作方法
KR20130056454A (ko) 수평형 디모스 소자 및 그 제조 방법
CN107564965B (zh) 一种横向双扩散mos器件
CN106887451B (zh) 超结器件及其制造方法
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
CN107452806B (zh) 一种具有复合介质层纵向双扩散金属氧化物半导体场效应管及其制作方法
CN204102902U (zh) 线性间距分布固定电荷岛soi耐压结构及功率器件
CN107046062B (zh) 一种具有半绝缘多晶硅层的纵向双扩散金属氧化物半导体场效应管
KR20130132085A (ko) 딥 트렌치 필링을 이용한 슈퍼 접합 전력 모스펫
Qiao et al. Design of a 1200-V ultra-thin partial SOI LDMOS with n-type buried layer
CN104269441A (zh) 等间距固定电荷区soi耐压结构及soi功率器件
CN204179089U (zh) 等间距固定电荷区soi耐压结构及soi功率器件
Li et al. A new way to break through the limitation of CS-layer doping on the breakdown voltage of CSTBT: The superjunction solution
Lei et al. Ultra-low specific on-resistance SOI double-gate trench-type MOSFET
Hu et al. A 50–60 V class ultralow specific on-resistance trench power MOSFET
CN104269403B (zh) 线性间距分布固定电荷岛soi耐压结构及功率器件
CN110212034B (zh) 一种栅控双极-场效应复合元素半导体基vdmos
Hu et al. Effect of silicon window polarity on partial-SOI LDMOSFETs

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination