KR20130126171A - Bump structure and method of forming the same - Google Patents

Bump structure and method of forming the same Download PDF

Info

Publication number
KR20130126171A
KR20130126171A KR1020120050040A KR20120050040A KR20130126171A KR 20130126171 A KR20130126171 A KR 20130126171A KR 1020120050040 A KR1020120050040 A KR 1020120050040A KR 20120050040 A KR20120050040 A KR 20120050040A KR 20130126171 A KR20130126171 A KR 20130126171A
Authority
KR
South Korea
Prior art keywords
bump
pattern
preliminary
width
support
Prior art date
Application number
KR1020120050040A
Other languages
Korean (ko)
Inventor
명종윤
권용환
노보인
박선희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120050040A priority Critical patent/KR20130126171A/en
Publication of KR20130126171A publication Critical patent/KR20130126171A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

A bump structure includes a bump which is disposed on a connection pad of a substrate, comprises a lower part having a first width and an upper part having a second width wider than the first width, and is made of a material having lower rigidity than that of copper; and a support pattern which supports the sidewall of the lower part of the bump by being in contact with the sidewall of the lower part of the bump and includes insulating materials. The bump structure improves electrical and mechanical reliability by preventing cracks and separation of a lower connection pad.

Description

범프 구조물 및 이의 형성 방법{BUMP STRUCTURE AND METHOD OF FORMING THE SAME}Bump structure and method of forming the same {BUMP STRUCTURE AND METHOD OF FORMING THE SAME}

본 발명은 범프 구조물 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 반도체 장치들 간의 전기적 접속을 위한 범프 구조물 및 상기 범프 구조물을 제조하는 방법에 관한 것이다.The present invention relates to a bump structure and a method of manufacturing the same, and more particularly to a bump structure for electrical connection between semiconductor devices and a method of manufacturing the bump structure.

반도체 패키지는 반도체 칩과 실장 기판을 전기적으로 연결시키는 매개체를 포함한다. 전기적 연결 매개체는 도전성 와이어, 범프 등을 포함할 수 있다. 특히, 상기 범프를 통해서 반도체 칩이 실장 기판에 연결되는 구조를 갖는 반도체 패키지를 플립 칩 패키지이라고도 한다.The semiconductor package includes a medium for electrically connecting the semiconductor chip and the mounting substrate. The electrical connection medium may include conductive wires, bumps, and the like. In particular, a semiconductor package having a structure in which a semiconductor chip is connected to a mounting substrate through the bumps is also referred to as a flip chip package.

최근 반도체 장치의 고속화, 고집적화에 따라 반도체 패키지의 입출력 핀들의 개수가 비약적으로 증가하고, 접속 패드의 크기 및 피치가 급속히 줄어들고 있다. 미세한 피치를 갖는 범프들이 열이나 물리적 충격을 받으면, 상기 범프가 연결된 접속 패드의 하부 영역으로 상기 열이나 충격이 전달되기 때문에 크랙 또는 박리되는 불량이 발생될 수 있다. In recent years, as the speed and the high integration of semiconductor devices have increased, the number of input / output pins of a semiconductor package has increased dramatically, and the size and pitch of the connection pads have been rapidly reduced. When bumps having a fine pitch are subjected to heat or physical impact, defects may occur due to cracking or peeling because the heat or impact is transmitted to the lower region of the connection pad to which the bumps are connected.

본 발명의 목적은 미세한 피치를 갖는 접속 패드들을 갖는 반도체 장치들을 신뢰성있게 전기적으로 접속시킬 수 있는 범프 구조물을 제공하는 데 있다.It is an object of the present invention to provide a bump structure capable of reliably and electrically connecting semiconductor devices having connection pads with fine pitch.

본 발명의 다른 목적은 상기 범프 구조물을 형성하는 방법을 제공하는 데 있다.Another object of the present invention is to provide a method of forming the bump structure.

상기 본 발명의 일 목적을 달성하기 위해 본 발명의 실시예들에 따른 범프 구조물은, 기판의 접속 패드 상에 배치되고, 제1 폭을 갖는 하부, 상기 제1 폭보다 넓은 제2 폭을 갖는 상부로 구분되고, 구리보다 낮은 강성을 갖는 물질로 구성되는 범프를 포함한다. 상기 범프 하부의 측벽과 접촉하여 상기 범프 하부의 측벽을 지지하고, 절연 물질을 포함하는 지지 패턴을 포함한다. In order to achieve the above object of the present invention, a bump structure according to embodiments of the present invention is disposed on a connection pad of a substrate, and has a lower portion having a first width and an upper portion having a second width wider than the first width. And a bump consisting of a material having a lower rigidity than copper. And a support pattern contacting the sidewalls of the bottom of the bump to support the sidewalls of the bottom of the bump and including an insulating material.

예시적인 실시예들에 있어서, 상기 범프는 주석을 포함할 수 있다. In example embodiments, the bump may include an annotation.

예시적인 실시예들에 있어서, 상기 범프의 상부는 표면이 반구 형상 또는 버섯 형상을 가질 수 있다. In example embodiments, an upper portion of the bump may have a hemispherical surface or a mushroom shape.

예시적인 실시예들에 있어서, 상기 범프의 상부의 가장자리의 저면은 상기 지지 패턴에 의해 지지될 수 있다. In example embodiments, the bottom surface of the upper edge of the bump may be supported by the support pattern.

예시적인 실시예들에 있어서, 상기 지지 패턴은 경화된 감광성 폴리머를 포함할 수 있다. In example embodiments, the support pattern may include a cured photosensitive polymer.

예시적인 실시예들에 있어서, 상기 지지 패턴은 범프의 측벽을 둘러싸는 원통 형상을 가질 수 있다. In example embodiments, the support pattern may have a cylindrical shape surrounding the sidewall of the bump.

상기 본 발명의 다른 목적을 달성하기 위해 본 발명의 실시예들에 따른 범프 구조물을 형성하기 위하여, 기판의 접속 패드 상에 제1 폭을 갖는 하부, 상기 제1 폭보다 넓은 폭을 갖는 상부로 구분되고, 구리보다 낮은 강성을 갖는 물질로 구성되는 예비 범프를 형성한다. 상기 예비 범프 하부의 측벽과 접촉하여 상기 예비 범프 하부의 측벽을 지지하고 절연 물질을 포함하는 지지 패턴을 형성한다. 또한, 상기 예비 범프를 리플로우하여, 상기 제1 폭을 갖는 하부, 상기 제1 폭보다 넓은 제2 폭을 갖는 상부로 구분되고, 구리보다 낮은 강성을 갖는 물질로 구성되는 범프를 형성한다. In order to form a bump structure according to embodiments of the present invention to achieve another object of the present invention, the lower portion having a first width on the connection pad of the substrate, divided into an upper portion having a width larger than the first width To form a preliminary bump consisting of a material having a lower rigidity than copper. In contact with the side wall of the lower portion of the preliminary bump to support the side wall of the lower portion of the preliminary bump and to form a support pattern including an insulating material. In addition, the preliminary bumps are reflowed to form bumps that are divided into a lower portion having the first width and an upper portion having a second width wider than the first width and made of a material having a lower rigidity than copper.

예시적인 실시예들에 있어서, 상기 예비 범프를 형성하는 방법으로, 상기 기판 상에 상기 접속 패드를 노출시키면서 기판을 덮는 절연막 패턴을 형성한다. 상기 절연막 패턴 상에 상기 접속 패드를 노출시키는 개구부를 포함하는 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴의 상기 개구부를 완전히 채우면서 상기 포토레지스트 패턴 상부면보다 돌출되도록 금속 물질로 충진하여 상기 예비 범프를 형성한다. 또한, 상기 포토레지스트 패턴을 제거한다. In example embodiments, the preliminary bump may be formed to form an insulating layer pattern covering the substrate while exposing the connection pads on the substrate. A photoresist pattern including an opening exposing the connection pad is formed on the insulating layer pattern. The preliminary bump is formed by filling the opening of the photoresist pattern with a metal material so as to protrude from the upper surface of the photoresist pattern. In addition, the photoresist pattern is removed.

상기 예비 범프는 주석을 포함하는 금속 물질을 도금하여 형성할 수 있다. The preliminary bump may be formed by plating a metal material including tin.

예시적인 실시예들에 있어서, 상기 지지 패턴을 형성하는 방법으로, 상기 예비 범프 및 기판 상을 덮도록 감광성 폴리머막을 코팅한다. 상기 감광성 폴리머막을 전면 노광한다. 상기 노광된 감광성 폴리머막을 현상하여 예비 범프 측벽에 예비 지지 패턴을 형성한다. 또한, 상기 예비 지지 패턴을 경화시켜 지지 패턴을 형성한다. In example embodiments, the photosensitive polymer layer may be coated to cover the preliminary bumps and the substrate by forming the support pattern. The photosensitive polymer film is exposed to the entire surface. The exposed photosensitive polymer film is developed to form a preliminary support pattern on the preliminary bump sidewalls. In addition, the preliminary support pattern is cured to form a support pattern.

이와 같이 구성된 발명에 따른 범프 구조물은 미세한 피치를 갖는 접속 패드들을 갖는 반도체 장치들의 전기적 접속을 위해 사용될 수 있다. The bump structure according to the invention thus constructed can be used for electrical connection of semiconductor devices with connection pads with fine pitch.

상기 범프 구조물은 솔더 도금 패턴의 측벽에 지지 패턴이 구비됨으로써, 상기 솔더 도금 패턴의 하부는 리플로우되지 않고 수직한 측벽을 갖고, 상기 솔더 도금 패턴의 상부만 버섯 형상을 가질 수 있다. 또한, 상기 범프 구조물은 하부에 별도의 구리 필러를 사용하지 않기 때문에, 기존에 사용하던 구리 필러의 높은 강성(stiffness)에 따른 스트레스에 의해 발생되는 접속 패드의 크랙 및 박리를 방지할 수 있다. The bump structure may include a support pattern on sidewalls of the solder plating pattern, so that the lower portion of the solder plating pattern may have vertical sidewalls without reflow, and only the upper portion of the solder plating pattern may have a mushroom shape. In addition, since the bump structure does not use a separate copper filler, the bump structure may prevent cracking and peeling of the connection pad caused by stress due to the high stiffness of the copper filler.

따라서, 본 발명에 따른 범프 구조물은 높은 신뢰성을 가질 수 있다. Therefore, the bump structure according to the present invention can have high reliability.

도 1a는 본 발명의 일 실시예에 따른 범프 구조물을 나타내는 단면도이다.
도 1b는 도 1a의 I-I' 부위를 절단하였을 때 보여지는 평면도이다.
도 2a 내지 도 2i는 본 발명의 일 실시예에 따른 범프 구조물의 형성 방법을 나타내는 단면도들이다.
도 3a는 본 발명의 일 실시예에 따른 범프 구조물을 포함하는 패키지를 나타내는 단면도이다.
도 3b는 도 3a의 일부 영역을 확대 도시한 것이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다.1A is a cross-sectional view illustrating a bump structure according to an embodiment of the present invention.
FIG. 1B is a plan view seen when the II ′ portion of FIG. 1A is cut. FIG.
2A to 2I are cross-sectional views illustrating a method of forming a bump structure according to an exemplary embodiment of the present invention.
3A is a cross-sectional view illustrating a package including a bump structure according to an embodiment of the present invention.
FIG. 3B is an enlarged view of a portion of FIG. 3A.
4A and 4B are cross-sectional views illustrating a method of manufacturing a semiconductor package in accordance with an embodiment of the present invention.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 층(막), 영역, 패턴들 또는 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 영역, 전극, 패턴들 또는 구조물들이 기판, 각 층(막), 영역, 전극, 구조물들 또는 패턴들 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 전극, 패턴들 또는 구조물들이 직접 기판, 각 층(막), 영역, 구조물 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 전극, 다른 패턴들 또는 다른 구조물이 기판 상에 추가적으로 형성될 수 있다. 또한, 물질, 층(막), 영역, 전극, 패턴들 또는 구조물들이 "제1", "제2" 및/또는 "예비"로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 물질, 층(막), 영역, 전극, 패턴들 또는 구조물들을 구분하기 위한 것이다. 따라서 "제1", "제2" 및/또는 "예비"는 각 층(막), 영역, 전극, 패턴들 또는 구조물들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited to the following embodiments, and those skilled in the art will appreciate the technical features of the present invention. The present invention may be embodied in various other forms without departing from the spirit thereof. In the accompanying drawings, dimensions of a substrate, a layer (film), an area, patterns or structures are enlarged in actuality for clarity of the present invention. In the present invention, each layer (film), region, electrode, pattern or structure is referred to as being "on", "on", or " Means that each layer (film), region, electrode, pattern, or structure is directly formed or positioned below a substrate, each layer (film), region, structure, or pattern, A layer (film), another region, another electrode, other patterns or other structure may be additionally formed on the substrate. It will also be understood that when a material, layer, area, electrode, pattern or structure is referred to as a "first", "second" and / or " Regions, electrodes, patterns, or structures. ≪ RTI ID = 0.0 > Thus, "first "," second "and / or" reserve "may be used, respectively, selectively or interchangeably for each layer (membrane), region, electrode, patterns or structures.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.When a component is referred to as being "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that other components may be present in between. Should be. On the other hand, when an element is referred to as being "directly connected" or "directly connected" to another element, it should be understood that there are no other elements in between. Other expressions that describe the relationship between components, such as "between" and "between" or "neighboring to" and "directly adjacent to" should be interpreted as well.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same reference numerals are used for the same constituent elements in the drawings and redundant explanations for the same constituent elements are omitted.

도 1a는 본 발명의 일 실시예에 따른 범프 구조물을 나타내는 단면도이다. 도 1b는 도 1a의 I-I' 부위를 절단하였을 때 보여지는 평면도이다. 1A is a cross-sectional view illustrating a bump structure according to an embodiment of the present invention. FIG. 1B is a plan view of the cut line II ′ of FIG. 1A. FIG.

도 1a 및 도 1b를 참조하면, 범프 구조물은 기판(10)의 접속 패드(12) 상에 배치되는 범프(32) 및 범프(32) 측벽에 구비되어 범프(32)를 지지하는 지지 패턴(30a)을 포함한다. 1A and 1B, the bump structure is provided on the bump 32 and the bump 32 sidewalls disposed on the connection pad 12 of the substrate 10 to support the bump 32. ).

반도체 칩이 형성된 기판(10)이 구비된다. 반도체 칩 내에는 접속 패드들(12)이 구비된다. 접속 패드(12)는 절연막 패턴(14)에 의해 노출된다. 예를들어, 절연막 패턴(14)은 산화물, 질화물, 경화된 감광성 폴리이미드 물질을 포함할 수 있다. A substrate 10 having a semiconductor chip is provided. Connection pads 12 are provided in the semiconductor chip. The connection pad 12 is exposed by the insulating film pattern 14. For example, the insulating film pattern 14 may include an oxide, nitride, and cured photosensitive polyimide material.

접속 패드들(12)의 상부면을 각각 노출하면서 기판(10) 상부를 덮는 절연막 패턴(14)이 구비된다. 즉, 절연막 패턴(14)에는 접속 패드(12) 상부면의 중심 부위를 노출하는 제1 개구부를 포함하고 있다. 또한, 절연막 패턴(14)은 접속 패드(12)의 가장자리 상부면을 덮는 형상을 갖는다. 접속 패드(12) 가장자리 상부면에 형성되는 절연막 패턴(14)은 다른 부위에 비해 상대적으로 높은 상부면을 갖는다.An insulating layer pattern 14 covering the upper surface of the substrate 10 while exposing the upper surfaces of the connection pads 12 is provided. That is, the insulating film pattern 14 includes a first opening that exposes a central portion of the upper surface of the connection pad 12. In addition, the insulating film pattern 14 has a shape covering the upper surface of the edge of the connection pad 12. The insulating film pattern 14 formed on the upper surface of the edge of the connection pad 12 has a relatively higher upper surface than other portions.

기판(10)의 접속 패드(12) 상에는 하부 범퍼 금속 패턴(16a, Under Bump Metallurgy, UBM) 구비된다. 하부 범퍼 금속 패턴(16a)은 접속 패드(12) 상부면 및 접속 패드(12) 상부면과 인접하는 절연막 패턴(14)의 표면 부위 상에 구비된다. 하부 범퍼 금속 패턴(16a)은 절연막 패턴(14)의 제1 개구부를 완전하게 매립하지 않으면서 제1 개구부의 표면을 따라 구비된다. 하부 범퍼 금속 패턴(16a)은 적어도 하나의 층의 금속층 패턴으로 구성될 수 있다. 하부 범퍼 금속 패턴(16a)은 티타늄, 니켈, 구리 또는 이들의 적층 구조일 수 있다. 하부 범퍼 금속 패턴(16a)이 구비됨으로써 접착 특성과 웨팅 특성을 향상시킬 수 있다. The lower bumper metal pattern 16a (UBM) is provided on the connection pad 12 of the substrate 10. The lower bumper metal pattern 16a is provided on the surface portion of the insulating film pattern 14 adjacent to the upper surface of the connection pad 12 and the upper surface of the connection pad 12. The lower bumper metal pattern 16a is provided along the surface of the first opening without completely filling the first opening of the insulating film pattern 14. The lower bumper metal pattern 16a may be formed of a metal layer pattern of at least one layer. The lower bumper metal pattern 16a may be titanium, nickel, copper, or a stacked structure thereof. The lower bumper metal pattern 16a may be provided to improve adhesion and wetting properties.

하부 범퍼 금속 패턴(16a) 상에는 시드 패턴(24)이 구비될 수 있다. 시드 패턴(24)은 절연막 패턴(14)의 제1 개구부를 완전하게 매립하지 않으면서 하부 범퍼 금속 패턴(16a)의 상부 표면 프로파일을 따라 구비된다. 즉, 시드 패턴(24)은 하부 범퍼 금속 패턴(16a)이 형성된 제1 개구부 폭의 1/2보다 얇은 두께를 갖는다. 예를들어, 상기 시드 패턴(24)은 니켈을 포함할 수 있다.The seed pattern 24 may be provided on the lower bumper metal pattern 16a. The seed pattern 24 is provided along the upper surface profile of the lower bumper metal pattern 16a without completely filling the first opening of the insulating film pattern 14. That is, the seed pattern 24 has a thickness thinner than 1/2 of the width of the first opening in which the lower bumper metal pattern 16a is formed. For example, the seed pattern 24 may include nickel.

도 1a 및 도 1b에 도시된 것과 같이, 지지 패턴(30a)은 접속 패드(12) 가장자리 상부면의 절연막 패턴(14) 상에 구비된다. 지지 패턴(30a)은 절연 물질을 포함한다. 예를들어, 지지 패턴(30a)은 경화된 감광성 폴리머를 포함할 수 있다. 지지 패턴(30a)은 내부에 개구부를 포함하면서 하부의 접속 패드(12) 가장자리 부위를 둘러싸는 원통 형상을 갖는다.As shown in FIGS. 1A and 1B, the support pattern 30a is provided on the insulating layer pattern 14 on the upper surface of the edge of the connection pad 12. The support pattern 30a includes an insulating material. For example, support pattern 30a may comprise a cured photosensitive polymer. The support pattern 30a has a cylindrical shape that includes an opening therein and surrounds an edge portion of the lower connection pad 12.

범프(32)는 시드 패턴(24) 상에 구비되어 접속 패드(12)와 전기적으로 연결된다. 범프(32)는 구리에 비해 낮은 강성(stiffness)을 갖는 금속으로 구성된다. 일반적으로, 범프(32)의 하부에 필러 형상의 구리를 포함하는 경우, 구리의 높은 강성에 따른 스트레스로 인해 접속 패드(12)에 크랙이 발생되는 등의 문제가 발생되었다. 그러나, 본 실시예의 경우, 범프(32)는 구리에 비해 낮은 강성(stiffness)을 갖는 금속 물질으로만 구성되기 때문에, 상기 크랙 발생 등의 문제가 감소된다. The bump 32 is provided on the seed pattern 24 to be electrically connected to the connection pad 12. The bump 32 is made of a metal having a lower stiffness than copper. In general, when the filler 32 includes copper in the lower portion of the bump 32, a problem such as cracking occurs in the connection pad 12 due to stress due to high rigidity of the copper. However, in the case of the present embodiment, since the bump 32 is made of only a metallic material having a lower stiffness than that of copper, problems such as the occurrence of cracks are reduced.

범프(32)로 사용되는 금속 물질은 예를들어, 주석(Sn), 주석/은(Sn/Ag), 주석/인듐(Sn/In)을 포함할 수 있다. 범프(32)는 1 ㎛ 내지 50 ㎛의 높이를 가질 수 있다. Metallic materials used as the bumps 32 may include, for example, tin (Sn), tin / silver (Sn / Ag), tin / indium (Sn / In). The bump 32 may have a height of 1 μm to 50 μm.

범프(32)는 지지 패턴(30a)에 의해 생성된 개구부를 채우면서 지지 패턴(30a) 상부로 돌출되는 형상을 갖는다. 범프(32)에서 지지 패턴(30a)의 내부 공간 내에 구비되는 부분은 범프 하부(32a)라하고, 지지 패턴(30a)보다 높게 돌출되는 부위는 범프 상부(32b)라 한다. 범프 하부(32a)는 제1 폭(W1)을 가질 수 있다. 범프 상부(32b)는 제1 폭(W1)보다 넓은 제2 폭(W2)을 가질 수 있다. 범프 상부(32b)는 반구 형상 즉, 버섯 형상을 가질 수 있다. The bump 32 has a shape that protrudes above the support pattern 30a while filling the opening formed by the support pattern 30a. A portion of the bump 32 provided in the internal space of the support pattern 30a is referred to as the bump lower portion 32a, and a portion protruding higher than the support pattern 30a is referred to as the bump upper portion 32b. The bump lower portion 32a may have a first width W1. The bump upper part 32b may have a second width W2 that is wider than the first width W1. The bump top 32b may have a hemispherical shape, that is, a mushroom shape.

범프 하부(32a)의 측벽 부위는 지지 패턴(30a)의 내측벽과 접촉한다. 또한, 범프 상부(32b) 가장자리의 저면은 지지 패턴(30a) 상부면과 접촉된다. 따라서, 범프 상부(32b) 가장자리의 저면은 지지 패턴(30a) 상부면에 의해 지지된다.The side wall portion of the bump lower portion 32a is in contact with the inner wall of the support pattern 30a. In addition, the bottom of the edge of the bump top 32b is in contact with the top surface of the support pattern 30a. Thus, the bottom of the edge of the bump top 32b is supported by the top surface of the support pattern 30a.

본 발명의 일 실시예에 따른 범프 구조물은 열이나 충격에 약한 구리 필러를 포함하지 않는다. 따라서, 하부 접속 패드의 크랙 및 박리를 방지할 수 있어서, 전기적, 기계적 신뢰성을 향상시킬 수 있다. 또한, 범프 구조물은 상부만 반구 형상을 가지고 하부는 도금 상태의 형태를 유지함으로써, 플립칩 접합에 적합한 형상을 갖는다.
The bump structure according to the embodiment of the present invention does not include a copper filler that is susceptible to heat or impact. Therefore, cracking and peeling of the lower connection pad can be prevented, and electrical and mechanical reliability can be improved. In addition, the bump structure has a hemispherical shape only at the top and the bottom is in a plated state, thereby having a shape suitable for flip chip bonding.

이하에서는, 본 발명의 일 실시예에 따른 범프 구조물 형성에 대하여 설명하기로 한다.Hereinafter, the bump structure formation according to an embodiment of the present invention will be described.

도 2a 내지 도 2i는 본 발명의 일 실시예에 따른 범프 구조물의 형성 방법을 나타내는 단면도들이다.2A to 2I are cross-sectional views illustrating a method of forming a bump structure according to an exemplary embodiment of the present invention.

도 2a를 참조하면, 반도체 칩들이 형성된 기판(10)을 마련한다. 기판(10)은 실리콘 웨이퍼일 수 있다. 반도체 칩들에는 다수개의 접속 패드들(12)이 구비된다. 접속 패드(12)는 알루미늄과 같은 금속 물질을 포함할 수 있다. 상기 반도체 칩들 내부에는 회로 소자들이 형성되어 있을 수 있다. 입출력 신호들은 접속 패드들(12)을 통해 상기 회로 소자에 입력되거나 상기 회로 소자로부터 출력될 수 있다. Referring to FIG. 2A, a substrate 10 on which semiconductor chips are formed is prepared. The substrate 10 may be a silicon wafer. The semiconductor chips are provided with a plurality of connection pads 12. The connection pad 12 may include a metal material such as aluminum. Circuit elements may be formed in the semiconductor chips. Input / output signals may be input to or output from the circuit element through the connection pads 12.

기판(10)의 표면을 덮는 절연막을 형성한다. 상기 절연막은 반도체 칩들을 보호하는 보호막으로 제공될 수 있다. 상기 절연막은 감광성 폴리이미드(PSPI) 물질을 포함할 수 있다. 상기 절연막은 접속 패드(12) 및 기판(10) 표면의 프로파일을 따라 형성될 수 있다. 따라서, 접속 패드(12) 상에 형성되는 절연막은 기판(10) 표면 상에 형성되는 절연막보다 상대적으로 높은 상부면을 갖는다. An insulating film covering the surface of the substrate 10 is formed. The insulating layer may be provided as a protective layer for protecting the semiconductor chips. The insulating layer may include a photosensitive polyimide (PSPI) material. The insulating layer may be formed along the profile of the connection pad 12 and the surface of the substrate 10. Therefore, the insulating film formed on the connection pad 12 has a top surface relatively higher than the insulating film formed on the surface of the substrate 10.

상기 절연막을 패터닝하여 접속 패드(12)의 상부면을 노출하는 절연막 패턴(14)을 형성한다. 절연막 패턴(14)은 접속 패드(12)의 중심부위를 노출하는 제1 개구부(17)를 포함한다. 또한, 절연막 패턴(14)은 접속 패드(12) 가장자리 상부면 부위를 덮는 형상을 갖는다. The insulating film is patterned to form an insulating film pattern 14 that exposes an upper surface of the connection pad 12. The insulating film pattern 14 includes a first opening 17 exposing the center portion of the connection pad 12. In addition, the insulating film pattern 14 has a shape covering the upper surface portion of the edge of the connection pad 12.

접속 패드(12) 및 절연막 패턴(14) 표면 상에 하부 범퍼 금속막(16)을 형성한다. 하부 범퍼 금속막(16)은 절연막 패턴의 제1 개구부(17)를 완전하게 매립하지 않으면서 제1 개구부(17)의 표면을 따라 형성한다. 하부 범퍼 금속막(16)은 티타늄, 니켈, 구리 또는 이들의 적층 구조로 형성할 수 있다. 하부 범퍼 금속막은 하부 범퍼 금속막(16)은 스퍼터링 공정에 의해 형성될 수 있다.The lower bumper metal film 16 is formed on the surface of the connection pad 12 and the insulating film pattern 14. The lower bumper metal film 16 is formed along the surface of the first opening 17 without completely filling the first opening 17 of the insulating film pattern. The lower bumper metal layer 16 may be formed of titanium, nickel, copper, or a stacked structure thereof. The lower bumper metal film may be formed by the sputtering process of the lower bumper metal film 16.

도 2b를 참조하면, 하부 범퍼 금속막(16) 상에 포토레지스트막을 코팅한다. 상기 포토레지스트막의 두께는 최종적으로 형성하는 범프의 하부 높이를 결정한다. 즉, 상기 포토레지스트막은 형성하고자하는 범프의 하부 높이와 동일한 두께를 가질 수 있다. 예를 들면, 상기 포토레지스트막은 1 ㎛ 내지 50 ㎛의 두께를 가질 수 있다. 상기 포토레지스트막의 두께는 범프 구조물의 높이, 변형 및 공정 마진 등을 고려하여 선택할 수 있다. Referring to FIG. 2B, a photoresist film is coated on the lower bumper metal film 16. The thickness of the photoresist film determines the lower height of the bump to be finally formed. That is, the photoresist film may have the same thickness as the lower height of the bump to be formed. For example, the photoresist film may have a thickness of 1 μm to 50 μm. The thickness of the photoresist layer may be selected in consideration of the height, deformation and process margin of the bump structure.

이 후, 상기 포토레지스트막에 노광 공정을 수행하여 포토레지스트 패턴(20)을 형성한다. 포토레지스트 패턴(20)은 접속 패드(12)를 노출시키는 제2 개구부(22)를 포함한다. 제2 개구부(22) 저면은 절연막 패턴(14)에 의해 형성되는 제1 개구부(17)와 연통되어야 한다. 그러므로, 제2 개구부(22)는 제1 개구부(17)보다 넓은 내부 폭을 갖는다. 또한, 제2 개구부(22)의 가장자리는 접속 패드(12) 상에 형성되는 절연막 패턴(14)에 위치하도록 한다. Thereafter, an exposure process is performed on the photoresist film to form a photoresist pattern 20. The photoresist pattern 20 includes a second opening 22 exposing the connection pad 12. The bottom of the second opening 22 should communicate with the first opening 17 formed by the insulating film pattern 14. Therefore, the second opening 22 has a wider inner width than the first opening 17. In addition, the edge of the second opening 22 is positioned in the insulating film pattern 14 formed on the connection pad 12.

도 2c를 참조하면, 제2 개구부(22) 저면에 노출된 하부 범퍼 금속막(16) 상에 시드 패턴(24)을 형성한다. 시드 패턴(24)은 도금 공정을 통해 형성된 금속일 수 있다. 시드 패턴(24)은 니켈을 포함할 수 있다. Referring to FIG. 2C, the seed pattern 24 is formed on the lower bumper metal layer 16 exposed on the bottom surface of the second opening 22. The seed pattern 24 may be a metal formed through a plating process. The seed pattern 24 may include nickel.

시드 패턴(24)은 절연막 패턴(14)의 제1 개구부(17)를 완전하게 매립하지 않으면서 노출된 하부 범퍼 금속막(16) 상부 표면 프로파일을 따라 형성한다. 시드 패턴(24)은 하부 범퍼 금속막(16)이 형성된 제1 개구부(17) 폭의 1/2보다 얇은 두께를 갖도록 형성한다.The seed pattern 24 is formed along the exposed upper surface profile of the lower bumper metal film 16 without completely filling the first opening 17 of the insulating film pattern 14. The seed pattern 24 is formed to have a thickness thinner than 1/2 of the width of the first opening 17 in which the lower bumper metal layer 16 is formed.

도 2d를 참조하면, 포토레지스트 패턴(20)의 제2 개구부(22)를 금속 물질로 충진하여 시드 패턴(24) 상에 예비 범프(26)를 형성한다. 예비 범프(26)는 시드 패턴(24) 상에 금속을 도금하여 형성할 수 있다. Referring to FIG. 2D, the preliminary bumps 26 are formed on the seed pattern 24 by filling the second openings 22 of the photoresist pattern 20 with a metal material. The preliminary bumps 26 may be formed by plating metal on the seed pattern 24.

예비 범프(26)는 구리에 비해 낮은 강성(stiffness)을 갖는 금속 물질로 구성된다. 이와같이, 예비 범프(26)는 구리에 비해 낮은 강성(stiffness)을 갖는 금속 물질으로만 구성되기 때문에, 접속 패드(12)에 크랙이 발생하는 등의 문제가 감소된다. 상기 금속 물질은 주석(Sn), 주석(Sn), 주석/은(Sn/Ag), 주석/인듐(Sn/In)을 포함할 수 있다. 예비 범프(26)는 제2 개구부(22)를 완전하게 채우면서 포토레지스트 패턴(20)보다 더 높게 돌출되도록 형성한다. The preliminary bumps 26 are made of a metallic material having a lower stiffness than copper. As such, since the preliminary bumps 26 are made of only a metallic material having a lower stiffness than that of copper, problems such as cracking of the connection pad 12 are reduced. The metal material may include tin (Sn), tin (Sn), tin / silver (Sn / Ag), tin / indium (Sn / In). The preliminary bumps 26 are formed to protrude higher than the photoresist pattern 20 while completely filling the second openings 22.

제2 개구부(22) 내부에 위치하는 예비 범프(26)는 예비 범프의 하부(26a)라 하고, 포토레지스트 패턴(20)보다 높게 돌출되는 부위의 예비 범프(26)는 예비 범프 상부(26b)라 하면서 설명한다. 예비 범프 상부(26b)는 예비 범프 하부(26a)보다 넓은 폭을 갖는다. 예비 범프의 상, 하부(26b, 26a)의 폭 차이에 의해서 요부가 생성된다.The preliminary bump 26 located inside the second opening 22 is referred to as the lower portion 26a of the preliminary bump, and the preliminary bump 26 of the portion protruding higher than the photoresist pattern 20 is the preliminary bump upper portion 26b. Explain. The preliminary bump upper portion 26b has a wider width than the preliminary bump lower portion 26a. The recessed portion is created by the width difference between the upper and lower portions 26b and 26a of the preliminary bumps.

도 2e를 참조하면, 포토레지스트 패턴(50)을 제거한다. 계속하여, 하부 범퍼 금속막을 식각하여 하부 범퍼 금속 패턴(16a)을 형성한다. Referring to FIG. 2E, the photoresist pattern 50 is removed. Subsequently, the lower bumper metal layer is etched to form the lower bumper metal pattern 16a.

상기 공정을 수행하면, 하부 범퍼 금속 패턴(16a), 시드 패턴(24) 및 예비 범프(26)가 적층된 구조물이 형성된다. When the above process is performed, a structure in which the lower bumper metal pattern 16a, the seed pattern 24, and the preliminary bumps 26 are stacked is formed.

도 2f를 참조하면, 하부 범퍼 금속 패턴(16a), 시드 패턴(24) 및 예비 범프(26)가 적층된 구조물과 절연막 패턴(14) 상에 감광성 폴리머막(Photo sensitive polymer film, 28)을 코팅한다. Referring to FIG. 2F, a photosensitive polymer film 28 is coated on the structure in which the lower bumper metal pattern 16a, the seed pattern 24, and the preliminary bumps 26 are stacked and the insulating layer pattern 14. do.

감광성 폴리머막(28)은 예비 범프(26)의 하부 측벽에 도포되어 예비 범프(26)의 상, 하부의 폭 차이에 따라 생기는 요부를 완전히 채우도록 형성한다. The photosensitive polymer film 28 is applied to the lower sidewalls of the preliminary bumps 26 so as to completely fill in the recesses generated by the difference in width between the upper and lower portions of the preliminary bumps 26.

이 후, 감광성 폴리머막(28)을 노광한다. 상기 노광 공정은 노광 마스크를 사용하지 않는 전면 노광으로 수행된다. 상기 노광 공정을 수행하면, 상기 적층 구조물 및 절연막 패턴(14) 상부면에 형성된 감광성 폴리머에는 광이 조사되지만, 예비 범프(26)의 하부의 요부에 형성된 감광성 폴리머에는 광이 조사되지 않는다. Thereafter, the photosensitive polymer film 28 is exposed. The exposure process is performed with full-surface exposure without using an exposure mask. When the exposure process is performed, light is irradiated to the photosensitive polymer formed on the upper surface of the stack structure and the insulating layer pattern 14, but not to the photosensitive polymer formed on the recessed portion of the preliminary bump 26.

도 2g를 참조하면, 상기 감광성 폴리머막(28)을 현상하여 예비 지지 패턴(30)을 형성한다. 상기 현상 공정을 수행하면, 광이 조사되지 않은 예비 범프(26)의 하부의 측벽에만 감광성 폴리머가 남아있게 되어 예비 지지 패턴(30)이 된다. Referring to FIG. 2G, the photosensitive polymer film 28 is developed to form a preliminary support pattern 30. When the developing process is performed, the photosensitive polymer remains only on the sidewalls of the lower portion of the preliminary bumps 26 to which light is not irradiated to form the preliminary support pattern 30.

도 2h를 참조하면, 베이크 공정을 수행하여 예비 지지 패턴(30)을 경화시켜 지지 패턴(30a)을 형성한다. 지지 패턴(30a)은 예비 범프(26)의 하부 측벽을 둘러싸는 원통 형상을 가지면서 예비 범프(26)의 하부 가장자리 부위를 지지하는 형상을 갖는다.Referring to FIG. 2H, the preliminary support pattern 30 may be cured by performing a baking process to form the support pattern 30a. The support pattern 30a has a cylindrical shape surrounding the lower sidewall of the preliminary bump 26 while supporting the lower edge portion of the preliminary bump 26.

설명한 것과 같이, 지지 패턴(30a)은 코팅 공정, 노광 마스크를 사용하지 않는 노광 공정 및 베이크 공정만으로 형성된다. 즉, 노광 마스크 를 얼라인하는 공정 및 식각 공정을 수행하지 않고도 간단한 공정을 통해 지지 패턴(30a)을 용이하게 형성할 수 있다.As described, the support pattern 30a is formed only by the coating process, the exposure process without using the exposure mask, and the bake process. That is, the support pattern 30a may be easily formed through a simple process without performing the process of aligning the exposure mask and the etching process.

도 2i를 참조하면, 예비 범프(26)를 리플로우시켜 상부가 반구 형상 또는 버섯 형상을 갖는 범프(32)를 형성한다. 범프(32)는 제1 폭을 갖는 하부, 상기 제1 폭보다 넓은 제2 폭을 갖는 상부로 구분되며, 구리보다 낮은 강성을 갖는 물질로 구성될 수 있다. Referring to FIG. 2I, the preliminary bump 26 is reflowed to form a bump 32 having a hemispherical shape or a mushroom shape at an upper portion thereof. The bump 32 is divided into a lower portion having a first width and an upper portion having a second width wider than the first width, and may be formed of a material having a lower rigidity than copper.

범프(32)의 하부는 지지 패턴(30a)에 의해 개구부의 내부 공간이 한정되므로, 상기 리플로우 공정에 의해 형상이 변화되지 않는다. 즉, 범프(32)의 하부의 금속 물질이 이동하여 범프 하부(32a)가 무너지거나 측방으로 퍼지게 되지 않는다. 반면에, 상기 범프 상부(32b)는 지지 패턴(30a)에 의해 지지되지 않기 때문에 상기 리플로우 공정에 의해 상부가 반구 형상을 갖도록 변화하게 된다.Since the inner space of the opening portion is defined by the support pattern 30a in the lower portion of the bump 32, the shape does not change by the reflow process. That is, the metal material of the lower portion of the bump 32 is not moved so that the bump lower portion 32a does not collapse or spread laterally. On the other hand, since the bump upper part 32b is not supported by the support pattern 30a, the upper part of the bump 32b is changed to have a hemispherical shape by the reflow process.

상기 공정을 수행하면, 하부에 구리 필러가 구비되지 않고 구리에 비해 상대적으로 낮은 강성을 갖는 금속 물질로 이루어지는 범프를 형성할 수 있다. 따라서, 하부 접속 패드의 크랙 및 박리를 방지하면서 범프 구조물을 형성할 수 있다.
By performing the above process, a bump may be formed of a metal material having a relatively lower rigidity than copper without a copper filler provided below. Accordingly, the bump structure can be formed while preventing cracking and peeling of the lower connection pad.

도 3a는 본 발명의 일 실시예에 따른 범프 구조물을 포함하는 패키지를 나타내는 단면도이다. 도 3b는 도 3a의 일부 영역을 확대 도시한 것이다. 3A is a cross-sectional view illustrating a package including a bump structure according to an embodiment of the present invention. FIG. 3B is an enlarged view of a portion of FIG. 3A.

도 3a 및 도 3b를 참조하면, 반도체 패키지는 실장 기판(100), 실장 기판(100) 상에 실장되는 반도체 칩(200) 및 실장 기판(100)과 반도체 칩(200)을 접속시키는 범프 구조물을 포함한다.3A and 3B, the semiconductor package may include a mounting substrate 100, a semiconductor chip 200 mounted on the mounting substrate 100, and a bump structure connecting the mounting substrate 100 and the semiconductor chip 200. Include.

실장 기판(100)은 서로 마주보는 상부면과 하부면을 갖는 기판일 수 있다. 예를 들면, 실장 기판(100)은 인쇄회로기판(PCB)일 수 있다. 상기 인쇄회로기판은 내부에 비아와 다양한 회로들을 갖는 다층 회로 보드일 수 있다.The mounting substrate 100 may be a substrate having an upper surface and a lower surface facing each other. For example, the mounting substrate 100 may be a printed circuit board (PCB). The printed circuit board may be a multilayer circuit board having vias and various circuits therein.

실장 기판(100)의 상부면 상에는 내부 접속 패드들(102)이 형성될 수 있다. 실장 기판(100)의 상부면은 제1 절연막 패턴(104)에 의해 덮혀 있으며, 제1 절연막 패턴(104)에 포함된 개구부들에 의해 내부 접속 패드들(102)이 노출된다. 실장 기판(100)의 하부면 상에는 외부 접속 패드들(130)이 형성될 수 있다. 실장 기판(100)의 하부면은 제2 절연막 패턴(132)에 의해 덮혀 있으며, 제2 절연막 패턴(132)에 포함된 개구부에 의해 외부 접속 패드들(130)이 노출된다.Internal connection pads 102 may be formed on an upper surface of the mounting substrate 100. The upper surface of the mounting substrate 100 is covered by the first insulating film pattern 104, and the internal connection pads 102 are exposed by the openings included in the first insulating film pattern 104. External connection pads 130 may be formed on the bottom surface of the mounting substrate 100. The lower surface of the mounting substrate 100 is covered by the second insulating layer pattern 132, and the external connection pads 130 are exposed by the opening included in the second insulating layer pattern 132.

반도체 칩(200)은 실장 기판(100)의 상부면 상에 실장될 수 있다. 반도체 칩(200)은 다수개의 상기 범프 구조물들을 매개로 실장 기판(100) 상에 실장되고 실장 기판(100)에 전기적으로 연결될 수 있다.The semiconductor chip 200 may be mounted on an upper surface of the mounting substrate 100. The semiconductor chip 200 may be mounted on the mounting substrate 100 and electrically connected to the mounting substrate 100 through a plurality of the bump structures.

반도체 칩(200)은 내부에 형성된 다수개의 회로 소자들을 포함할 수 있다. 상기 회로 소자는 다수개의 메모리 소자들을 포함할 수 있다. 반도체 칩(200)은 실리콘 기판 상에 형성되어 있다. 반도체 칩에는 접속 패드(12)가 포함되어 있다. 실리콘 기판은 절연막 패턴(14)에 의해 덮혀있으며, 절연막 패턴(14)에 포함된 개구부에 의해 접속 패드(12)의 표면이 노출된다. The semiconductor chip 200 may include a plurality of circuit elements formed therein. The circuit device may include a plurality of memory devices. The semiconductor chip 200 is formed on a silicon substrate. The semiconductor chip includes a connection pad 12. The silicon substrate is covered by the insulating film pattern 14, and the surface of the connection pad 12 is exposed by the opening included in the insulating film pattern 14.

접속 패드(12) 상에는 접속 패드(12)와 전기적으로 연결되는 범프 구조물이 구비된다. 범프 구조물은 도 1에서 도시한 것과 동일한 구조를 가질 수 있다. 따라서, 범프 구조물은 기판의 접속 패드(12) 상에 배치되는 범프(32) 및 범프(32)의 하부 측벽에 구비되어 범프(32)를 지지하는 지지 패턴(30a)을 포함한다. The bump structure is provided on the connection pad 12 to be electrically connected to the connection pad 12. The bump structure may have the same structure as shown in FIG. 1. Accordingly, the bump structure includes a bump 32 disposed on the connection pad 12 of the substrate and a support pattern 30a provided on the lower sidewall of the bump 32 to support the bump 32.

범프 구조물에 포함된 범프(32)의 상부(32b) 표면은 실장 기판의 내부 접속 패드들(102)과 각각 접촉되어 있다. The upper surface 32b of the bump 32 included in the bump structure is in contact with the internal connection pads 102 of the mounting substrate, respectively.

밀봉 부재(150)는 실장 기판(100) 상에 형성되어 반도체 칩(200)을 외부로부터 보호할 수 있다. 실장 기판(100)의 외부 접속 패드(130) 상에는 솔더 볼(140)이 배치되고, 반도체 패키지는 솔더 볼들(140)들을 매개로 하여 모듈 기판(도시되지 않음)에 실장되어 메모리 모듈을 구성할 수 있다.The sealing member 150 may be formed on the mounting substrate 100 to protect the semiconductor chip 200 from the outside. The solder balls 140 are disposed on the external connection pads 130 of the mounting substrate 100, and the semiconductor package may be mounted on a module substrate (not shown) through the solder balls 140 to form a memory module. have.

도시된 것과 같이, 반도체 칩(200)은 열이나 충격에 약한 구리 필러를 포함하지 않고 상기 구리 필러보다 낮은 강성 및 높은 연성을 갖는 금속 물질로 이루어지는 범프(32)를 이용하여 실장 기판(100)상에 실장될 수 있다. 따라서, 상기한 반도체 패키지는 크랙 및 박리에 의한 불량이 거의 발생되지 않고, 높은 신뢰성을 갖는다.
As shown in the drawing, the semiconductor chip 200 does not include a copper filler which is weak to heat or impact, and uses the bump 32 made of a metal material having a lower rigidity and higher ductility than the copper filler. Can be mounted on Therefore, the semiconductor package described above hardly generates defects due to cracking and peeling, and has high reliability.

이하에서는, 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법에 대하여 설명하기로 한다.Hereinafter, a method of manufacturing a semiconductor package according to an embodiment of the present invention will be described.

도 4a 및 도 4b는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다.4A and 4B are cross-sectional views illustrating a method of manufacturing a semiconductor package in accordance with an embodiment of the present invention.

도 4a를 참조하면, 반도체 칩이 형성된 기판(10)을 마련한다. 기판(10)의 반도체 칩들 내에는 다수개의 접속 패드들(12)이 형성되어 있다. 상기 반도체 칩들은 내부에 형성된 다수개의 회로 소자들을 포함할 수 있다. 입출력 신호들은 상기 접속 패드들을 통해 상기 회로 소자에 입력되거나 상기 회로 소자로부터 출력될 수 있다.Referring to FIG. 4A, a substrate 10 on which a semiconductor chip is formed is prepared. A plurality of connection pads 12 are formed in the semiconductor chips of the substrate 10. The semiconductor chips may include a plurality of circuit elements formed therein. Input / output signals may be input to or output from the circuit element through the connection pads.

이어서, 기판(10)에 대해, 도 2a 내지 도 2h를 참조로 설명한 공정들을 동일하게 수행한다. 상기 공정들을 수행하면, 기판(10)에는 도 2h에 도시된 범프 구조물이 형성된다. Subsequently, the processes described with reference to FIGS. 2A through 2H are performed on the substrate 10 in the same manner. When the above processes are performed, the bump structure shown in FIG. 2H is formed on the substrate 10.

도시된 것과 같이, 범프 구조물은 제1 폭을 갖는 하부(32a), 상기 제1 폭보다 넓은 제2 폭을 갖는 상부(32b)로 구분되고, 구리보다 낮은 강성을 갖는 물질로 구성되는 범프(32)가 구비된다. 범프(32) 하부의 측벽과 접촉하여 범프(32) 하부의 측벽을 지지하고, 절연 물질을 포함하는 지지 패턴(30a)을 포함한다. 범프(32) 상부는 버섯 모양을 가질 수 있다. As shown, the bump structure is divided into a lower portion 32a having a first width and an upper portion 32b having a second width wider than the first width, and the bump 32 composed of a material having a lower rigidity than copper. ) Is provided. And a support pattern 30a which contacts the sidewalls of the bottom of the bump 32 to support the sidewalls of the bottom of the bump 32 and includes an insulating material. The upper part of the bump 32 may have a mushroom shape.

도 4b를 참조하면, 범프(32)를 실장 기판(100)의 내부 접속 패드와 대향하도록 하고, 리플로우 공정에 의해 범프(32)를 실장 기판(100)의 내부 접속 패드(102)에 부착한다. Referring to FIG. 4B, the bumps 32 face the internal connection pads of the mounting substrate 100, and the bumps 32 are attached to the internal connection pads 102 of the mounting substrate 100 by a reflow process. .

다음에, 도 3a에 도시된 것과 같이, 열 경화성 수지를 충전하고 이를 경화시킨다. 상기 공정에 의해, 반도체 칩과 실장 기판 사이의 틈새(gap)를 채우는 밀봉 부재(150)가 형성된다. Next, as shown in FIG. 3A, the thermosetting resin is filled and cured. By the above process, a sealing member 150 is formed which fills a gap between the semiconductor chip and the mounting substrate.

이와같이, 반도체 칩(200)은 범프를 이용하여 실장 기판 상에 실장된다. 범프 구조물은 반도체 칩과 같은 반도체 장치들의 전기적 연결을 위해 사용될 수 있다. In this manner, the semiconductor chip 200 is mounted on the mounting substrate using bumps. The bump structure can be used for electrical connection of semiconductor devices such as semiconductor chips.

상술한 바와 같이, 본 발명에 따른 범프 구조물은 미세한 피치를 갖는 접속 패드들을 갖는 반도체 장치들의 전기적 접속을 위해 사용될 수 있다. As described above, the bump structure according to the present invention can be used for electrical connection of semiconductor devices having connection pads with fine pitch.

이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the following claims. It can be understood that it is possible.

10 : 기판 12 : 접속 패드
14 : 절연막 패턴 16a : 하부 범퍼 금속 패턴
20 : 포토레지스트 패턴 24 : 시드 패턴
26 : 예비 범프 28 : 감광성 폴리머막
30 : 예비 지지 패턴 30a : 지지 패턴
32 : 범프 10 substrate 12 connection pad
14 insulating film pattern 16a lower bumper metal pattern
20: photoresist pattern 24: seed pattern
26 preliminary bump 28 photosensitive polymer film
30: preliminary support pattern 30a: support pattern
32: Bump

Claims (10)

기판의 접속 패드 상에 배치되고, 제1 폭을 갖는 하부, 상기 제1 폭보다 넓은 제2 폭을 갖는 상부로 구분되고, 구리보다 낮은 강성을 갖는 물질로 구성되는 범프; 및
상기 범프 하부의 측벽과 접촉하여 상기 범프 하부의 측벽을 지지하고, 절연 물질을 포함하는 지지 패턴을 포함하는 범프 구조물. A bump disposed on a connection pad of the substrate, the bump being divided into a lower portion having a first width, an upper portion having a second width wider than the first width, and comprising a material having a lower rigidity than copper; And
And a support pattern in contact with the sidewalls of the bottom of the bump to support the sidewalls of the bottom of the bumps and including a support material. 제1 항에 있어서, 상기 범프는 주석을 포함하는 것을 특징으로 하는 범프 구조물. 2. The bump structure as recited in claim 1, wherein said bump comprises tin. 제1 항에 있어서, 상기 범프의 상부는 표면이 반구 형상 또는 버섯 형상을 갖는 것을 특징으로 하는 범프 구조물.The bump structure as claimed in claim 1, wherein an upper portion of the bump has a hemispherical shape or a mushroom shape. 제1 항에 있어서, 상기 범프의 상부의 가장자리의 저면은 상기 지지 패턴에 의해 지지되는 것을 특징으로 하는 범프 구조물.The bump structure as claimed in claim 1, wherein the bottom of the upper edge of the bump is supported by the support pattern. 제1 항에 있어서, 상기 지지 패턴은 경화된 감광성 폴리머를 포함하는 것을 특징으로 하는 범프 구조물. The bump structure of claim 1, wherein the support pattern comprises a cured photosensitive polymer. 제1 항에 있어서, 상기 지지 패턴은 범프의 측벽을 둘러싸는 원통 형상을 갖는 것을 특징으로 하는 범프 구조물. The bump structure as claimed in claim 1, wherein the support pattern has a cylindrical shape surrounding a side wall of the bump. 기판의 접속 패드 상에, 제1 폭을 갖는 하부, 상기 제1 폭보다 넓은 폭을 갖는 상부로 구분되고, 구리보다 낮은 강성을 갖는 물질로 구성되는 예비 범프를 형성하는 단계;
상기 예비 범프 하부의 측벽과 접촉하여 상기 예비 범프 하부의 측벽을 지지하고 절연 물질을 포함하는 지지 패턴을 형성하는 단계; 및
상기 예비 범프를 리플로우하여, 상기 제1 폭을 갖는 하부, 상기 제1 폭보다 넓은 제2 폭을 갖는 상부로 구분되고, 구리보다 낮은 강성을 갖는 물질로 구성되는 범프를 형성하는 단계를 포함하는 범프 구조물의 형성 방법.Forming a preliminary bump on the connection pad of the substrate, the preliminary bump being divided into a lower portion having a first width and an upper portion having a width wider than the first width and having a lower rigidity than copper;
Contacting a side wall of the lower portion of the preliminary bump to support the side wall of the lower portion of the preliminary bump and forming a support pattern including an insulating material; And
Reflowing the preliminary bump to form a bump that is divided into a lower portion having the first width, an upper portion having a second width wider than the first width, and formed of a material having a lower rigidity than copper. Method of forming bump structures. 제7 항에 있어서, 상기 예비 범프를 형성하는 단계는,
상기 기판 상에, 상기 접속 패드를 노출시키면서 기판을 덮는 절연막 패턴을 형성하는 단계;
상기 절연막 패턴 상에, 상기 접속 패드를 노출시키는 개구부를 포함하는 포토레지스트 패턴을 형성하는 단계;
상기 포토레지스트 패턴의 상기 개구부를 완전히 채우면서 상기 포토레지스트 패턴 상부면보다 돌출되도록 금속 물질로 충진하여 상기 예비 범프를 형성하는 단계; 및
상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 범프 구조물의 형성 방법.The method of claim 7, wherein forming the preliminary bump,
Forming an insulating film pattern covering the substrate while exposing the connection pad on the substrate;
Forming a photoresist pattern on the insulating layer pattern, the photoresist pattern including an opening exposing the connection pads;
Filling the opening of the photoresist pattern while filling the opening with the metal material to protrude from the upper surface of the photoresist pattern to form the preliminary bumps; And
Removing the photoresist pattern. 제8 항에 있어서, 상기 예비 범프는 주석을 포함하는 금속 물질을 도금하여 형성하는 것을 특징으로 하는 범프 구조물의 형성 방법.The method of claim 8, wherein the preliminary bumps are formed by plating a metal material including tin. 제7 항에 있어서, 상기 지지 패턴을 형성하는 단계는,
상기 예비 범프 및 기판 상을 덮도록 감광성 폴리머막을 코팅하는 단계;
상기 감광성 폴리머막을 전면 노광 하는 단계;
상기 노광된 감광성 폴리머막을 현상하여 예비 범프 측벽에 예비 지지 패턴을 형성하는 단계; 및
상기 예비 지지 패턴을 경화시켜 지지 패턴을 형성하는 단계를 포함하는 범프 구조물의 형성 방법. The method of claim 7, wherein forming the support pattern,
Coating a photosensitive polymer film to cover the preliminary bumps and the substrate;
Exposing the entire surface of the photosensitive polymer film;
Developing the exposed photosensitive polymer film to form a preliminary support pattern on preliminary bump sidewalls; And
Hardening the preliminary support pattern to form a support pattern.
KR1020120050040A 2012-05-11 2012-05-11 Bump structure and method of forming the same KR20130126171A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120050040A KR20130126171A (en) 2012-05-11 2012-05-11 Bump structure and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120050040A KR20130126171A (en) 2012-05-11 2012-05-11 Bump structure and method of forming the same

Publications (1)

Publication Number Publication Date
KR20130126171A true KR20130126171A (en) 2013-11-20

Family

ID=49854316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120050040A KR20130126171A (en) 2012-05-11 2012-05-11 Bump structure and method of forming the same

Country Status (1)

Country Link
KR (1) KR20130126171A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150088440A (en) * 2014-01-24 2015-08-03 삼성전자주식회사 Bump structure, method of manufacturing the same and semiconductor package inclunding the same
KR20170035149A (en) * 2015-09-22 2017-03-30 삼성전자주식회사 Semiconductor device and method of manufacturing the same
KR20180023144A (en) * 2016-08-24 2018-03-07 삼성디스플레이 주식회사 Semiconductor chip, display panel and electronic device
US10636758B2 (en) 2017-10-05 2020-04-28 Texas Instruments Incorporated Expanded head pillar for bump bonds

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150088440A (en) * 2014-01-24 2015-08-03 삼성전자주식회사 Bump structure, method of manufacturing the same and semiconductor package inclunding the same
KR20170035149A (en) * 2015-09-22 2017-03-30 삼성전자주식회사 Semiconductor device and method of manufacturing the same
KR20180023144A (en) * 2016-08-24 2018-03-07 삼성디스플레이 주식회사 Semiconductor chip, display panel and electronic device
US10192812B2 (en) 2016-08-24 2019-01-29 Samsung Display Co., Ltd. Polymer layer on metal core for plurality of bumps connected to conductive pads
US10636758B2 (en) 2017-10-05 2020-04-28 Texas Instruments Incorporated Expanded head pillar for bump bonds

Similar Documents

Publication Publication Date Title
JP4803844B2 (en) Semiconductor package
US9728479B2 (en) Multi-chip package structure, wafer level chip package structure and manufacturing process thereof
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
TWI670824B (en) Package structure
US9318460B2 (en) Substrate and assembly thereof with dielectric removal for increased post height
US20230215799A1 (en) Semiconductor package
US11948872B2 (en) Semiconductor package and method of fabricating the same
KR20130126171A (en) Bump structure and method of forming the same
TWI419630B (en) Embedded printed circuit board and method of manufacturing the same
JP2010161419A (en) Method of manufacturing semiconductor device
KR101613525B1 (en) Package on package type printed circuit board and method of manufacturing the same
KR100713912B1 (en) Flip chip package by wafer level process and manufacture method thereof
KR20130050077A (en) Stacked package and method of manufacturing the semiconductor package
US9735132B1 (en) Semiconductor package
US20190181067A1 (en) Semiconductor package and method of fabricating the same
JP2008047710A (en) Semiconductor substrate and semiconductor device, and manufacturing method thereof
US11682648B2 (en) Semiconductor device and method of fabricating the same
JP7241184B2 (en) FLEXIBLE CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF AND PACKAGE INCLUDING FLEXIBLE CIRCUIT BOARD
JP3928729B2 (en) Semiconductor device
KR20230045977A (en) Semiconductor packages
JP5273749B2 (en) Method for manufacturing printed wiring board
JP4359785B2 (en) Semiconductor device
KR20190136240A (en) Package board and method of manufacturing the same
JP2019197770A (en) Wiring substrate, manufacturing method thereof, and semiconductor device
KR20040015953A (en) Film substrate for semiconductor package and method for manufacturing the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid