KR20130112502A - Electrophoretic image display and method for fabricating the same - Google Patents

Electrophoretic image display and method for fabricating the same Download PDF

Info

Publication number
KR20130112502A
KR20130112502A KR1020120034918A KR20120034918A KR20130112502A KR 20130112502 A KR20130112502 A KR 20130112502A KR 1020120034918 A KR1020120034918 A KR 1020120034918A KR 20120034918 A KR20120034918 A KR 20120034918A KR 20130112502 A KR20130112502 A KR 20130112502A
Authority
KR
South Korea
Prior art keywords
pixel electrode
electrode
pixel
resin
substrate
Prior art date
Application number
KR1020120034918A
Other languages
Korean (ko)
Other versions
KR101989495B1 (en
Inventor
이신복
송태준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120034918A priority Critical patent/KR101989495B1/en
Publication of KR20130112502A publication Critical patent/KR20130112502A/en
Application granted granted Critical
Publication of KR101989495B1 publication Critical patent/KR101989495B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/0102—Constructional details, not otherwise provided for in this subclass
    • G02F1/0107—Gaskets, spacers or sealing of cells; Filling and closing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133377—Cells with plural compartments or having plurality of liquid crystal microcells partitioned by walls, e.g. one microcell per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/344—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on particles moving in a fluid or in a gas, e.g. electrophoretic devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F2001/1678—Constructional details characterised by the composition or particle type

Abstract

PURPOSE: An electrophoretic image display and a method for fabricating the same are provided to prevent the degradation of display quality by patterning a partition wall and a pixel electrode at the same time. CONSTITUTION: A second substrate faces a first substrate. A thin film transistor is formed on the first substrate. A first pixel electrode (118a) is connected to a drain electrode (116). A second pixel electrode is electrically separated from the first pixel electrode. Each pixel region is divided by a partition wall (120).

Description

전기영동 표시장치와 그 제조방법{ELECTROPHORETIC IMAGE DISPLAY AND METHOD FOR FABRICATING THE SAME}Electrophoretic display and its manufacturing method {ELECTROPHORETIC IMAGE DISPLAY AND METHOD FOR FABRICATING THE SAME}

본 발명은 전기영동 표시장치와 그 제조방법에 관한 것이다.
The present invention relates to an electrophoretic display device and a manufacturing method thereof.

통상의 전기영동 표시장치(Electrophoretic Display Device : EPD)는 전기영동(Electrophoresis : 전기장 내에서 하전된 입자가 양극 또는 음극쪽으로 이동하는 현상)을 이용한 평판 디스플레이의 일종이다. 전기영동 표시장치는 백라이트를 사용하지 않으면서 넓은 시야각, 높은 반사율, 저소비전력 등의 특성을 가진다. 또한, 전기영동 표시장치는 얇고 구부리기 쉬운 베이스 필름에 박막 트랜지스터 어레이 기판(thin film transistor array susbstrate)을 형성하고 투명 전극을 통해 전기영동 부유 입자를 구동하기 때문에, 차세대 전자 종이(e-paper)로서도 기대되는 표시장치이다.BACKGROUND ART A conventional electrophoretic display device (EPD) is a type of flat panel display using electrophoresis (electrophoretic movement of charged particles in an electric field toward an anode or a cathode). The electrophoretic display has a wide viewing angle, high reflectance, and low power consumption without using a backlight. Electrophoretic displays also form thin film transistor array susbstrates on thin, flexible base films and drive electrophoretic suspended particles through transparent electrodes, which is expected to be the next generation of e-paper. Display device.

액정표시장치(Liquid Crystal Display : LCD) 또는 유기발광다이오드(Organic Light Emitting Diode : OLED) 표시장치와 같은 평판표시장치는 일반적으로 높은 열에도 변형되지 않는 글래스(glass)를 베이스 필름으로 이용한다. 이로 인해, 액정표시장치 또는 유기발광다이오드 표시장치와 같은 평판표시장치에서 글래스에 박막 트랜지스터(thin film transistor), 화소 전극, 및 격벽을 형성할 때, 포토 레지스트(photo resist) 패턴을 노광 및 현상하는 포토 마스크(photo mask) 공정이 주로 이용된다. 이에 비해, 전기영동 표시장치가 전자 종이의 용도로 사용되기 위해서, 전기영동 표시장치의 베이스 필름은 구부러지거나 휘어지기 쉬운 플라스틱으로 형성되는 것이 일반적이다. 하지만, 플라스틱 필름은 높은 열이 가해지는 경우 변형될 확률이 높으므로, 플라스틱 필름에 박막 트랜지스터, 화소 전극, 및 격벽을 형성시 포토 마스크 공정의 수를 줄이는 것이 바람직하다.Flat panel display devices such as liquid crystal displays (LCDs) or organic light emitting diode (OLED) displays generally use glass as a base film that does not deform even under high heat. As a result, when forming a thin film transistor, a pixel electrode, and a partition on a glass in a flat panel display such as a liquid crystal display or an organic light emitting diode display, the photoresist pattern is exposed and developed. Photo mask process is mainly used. In contrast, in order for an electrophoretic display device to be used for an electronic paper, the base film of the electrophoretic display device is generally formed of a plastic that is easily bent or bent. However, since the plastic film is likely to deform when high heat is applied, it is desirable to reduce the number of photo mask processes when forming the thin film transistor, the pixel electrode, and the partition wall in the plastic film.

도 1은 화소 전극과 격벽 간의 정렬이 일치하는 전기영동 표시장치를 보여주는 평면도와 단면도이고, 도 2는 화소 전극과 격벽 간의 정렬이 일치하지 않는 전기영동 표시장치를 보여주는 평면도와 단면도이다. 도 1 및 도 2를 참조하면, 플라스틱 기판(11)에는 박막 트랜지스터(TFT)와 화소 전극(18)이 형성되고, 화소 전극(18) 상에 임프린팅(imprinting) 공정으로 격벽(20)이 형성된다. 격벽(20)은 화소 전극(18)을 구획한다. 종래 전기영동 표시장치는 화소 전극(18)을 형성한 후 격벽(20)을 형성하기 때문에, 도 1과 같이 화소 전극(18)이 형성되지 않은 영역에 격벽(20)을 정확히 정렬한 후 형성하여야 한다. 만일 도 2와 같이 격벽(20)이 정렬 오차로 인해 화소 전극(18)이 형성되지 않은 영역에 형성되지 않고 화소 전극(18)과 중첩되게 형성되는 경우, 화소 전극(18) 중 일부가 격벽(20)에 의해 가려지고, 화소 전극(18)이 형성되지 않은 영역이 노출된다. 그 결과, 도 2와 같이 비구동 영역(ND1, ND2)이 넓게 발생하므로, 전기영동 표시장치의 표시품질이 저하되는 문제가 발생한다.
1 is a plan view and a cross-sectional view showing an electrophoretic display device in which the alignment between the pixel electrode and the partition wall is consistent, and FIG. 1 and 2, the thin film transistor TFT and the pixel electrode 18 are formed on the plastic substrate 11, and the partition wall 20 is formed on the pixel electrode 18 by an imprinting process. do. The partition wall 20 partitions the pixel electrode 18. In the conventional electrophoretic display device, since the partition wall 20 is formed after the pixel electrode 18 is formed, the partition wall 20 should be formed after the pixel 20 is correctly aligned as shown in FIG. 1. do. If the partition wall 20 is not formed in a region where the pixel electrode 18 is not formed due to an alignment error as shown in FIG. 2, the partition wall 20 overlaps the pixel electrode 18. Covered by 20, a region where the pixel electrode 18 is not formed is exposed. As a result, since the non-driving regions ND1 and ND2 are wide as shown in FIG.

본 발명은 화소 전극과 격벽 간의 정렬 오차로 인한 표시품질 저하를 방지할 수 있는 전기영동 표시장치와 그 제조방법을 제공한다.
The present invention provides an electrophoretic display device and a method of manufacturing the same, which can prevent display quality degradation due to misalignment between the pixel electrode and the partition wall.

본 발명의 실시 예에 따른 전기영동 표시장치는 제1 기판과 상기 제1 기판과 대향되는 제2 기판; 상기 제1 기판상에 형성되고, 게이트 전극, 반도체 패턴, 소스 전극, 및 드레인 전극을 포함하는 박막 트랜지스터; 상기 박막 트랜지스터를 덮는 보호막을 관통하여 상기 드레인 전극을 노출시키는 컨택홀을 통해 상기 드레인 전극과 접속되는 제1 화소 전극; 상기 제1 화소 전극과 소정의 간격만큼 이격되어 형성됨으로써 상기 제1 화소 전극과 전기적으로 분리되는 제2 화소 전극; 및 상기 제2 화소 전극 상에 형성되어 각각의 화소 영역을 구획하는 격벽을 포함한다.An electrophoretic display device according to an exemplary embodiment of the present invention includes a first substrate and a second substrate facing the first substrate; A thin film transistor formed on the first substrate and including a gate electrode, a semiconductor pattern, a source electrode, and a drain electrode; A first pixel electrode connected to the drain electrode through a contact hole exposing the drain electrode through a passivation layer covering the thin film transistor; A second pixel electrode formed to be spaced apart from the first pixel electrode by a predetermined distance to be electrically separated from the first pixel electrode; And a partition wall formed on the second pixel electrode to partition each pixel area.

본 발명의 실시 예에 따른 전기영동 표시장치의 제조방법은 제1 기판상에 게이트 전극, 반도체 패턴, 소스 전극, 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계; 상기 박막 트랜지스터를 덮는 보호막을 관통하여 상기 드레인 전극을 노출시키는 컨택홀을 통해 상기 드레인 전극과 접속되는 화소 전극을 상기 보호막 상의 전면에 형성하는 단계; 상기 화소 전극 상에 레진을 도포하고 몰드를 이용하여 임프린팅 공정으로 화소 전극 노출부를 포함하는 격벽을 형성하는 단계; 상기 화소 전극 노출부에 형성된 레진의 잔막을 제거하는 단계; 상기 화소 전극 노출부에 노출된 상기 화소 전극을 식각하여 화소 영역에 제1 화소 전극을 형성하고, 상기 제1 화소 전극과 소정의 간격만큼 이격되어 상기 제1 화소 전극과 전기적으로 분리되도록 비표시영역에 제2 화소 전극을 형성하는 단계; 상기 제1 화소 전극 상에 남아있는 레진을 제거하는 단계; 상기 화소 영역에 전기영동입자를 주입하는 단계; 및 공통전극이 형성된 제2 기판을 상기 제1 기판과 합착하는 단계를 포함한다.
A method of manufacturing an electrophoretic display device according to an exemplary embodiment of the present invention includes forming a thin film transistor including a gate electrode, a semiconductor pattern, a source electrode, and a drain electrode on a first substrate; Forming a pixel electrode connected to the drain electrode on the entire surface of the passivation layer through a contact hole exposing the drain electrode through the passivation layer covering the thin film transistor; Applying a resin on the pixel electrode and forming a partition including a pixel electrode exposed portion by an imprinting process using a mold; Removing the remaining film of the resin formed on the pixel electrode exposed portion; The pixel electrode exposed to the pixel electrode exposed portion is etched to form a first pixel electrode in the pixel area, and is spaced apart from the first pixel electrode by a predetermined distance so as to be electrically separated from the first pixel electrode. Forming a second pixel electrode on the substrate; Removing the resin remaining on the first pixel electrode; Injecting electrophoretic particles into the pixel region; And bonding the second substrate on which the common electrode is formed to the first substrate.

본 발명은 화소 전극을 보호막 전면에 형성하고 임프린팅 방식으로 격벽을 형성한 후, 격벽과 화소 전극을 동시에 패터닝한다. 그 결과, 본 발명은 화소 전극과 격벽 간에 정렬이 필요 없으므로, 화소 전극과 격벽 간의 정렬 오차로 인한 표시품질 저하를 방지할 수 있다.
According to the present invention, after forming the pixel electrode on the entire protective film and forming the partition wall by imprinting, the partition wall and the pixel electrode are simultaneously patterned. As a result, since the present invention does not require alignment between the pixel electrode and the partition wall, it is possible to prevent display quality degradation due to an alignment error between the pixel electrode and the partition wall.

도 1은 화소 전극과 격벽 간의 정렬이 일치하는 전기영동 표시장치를 보여주는 평면도와 단면도이다.
도 2는 화소 전극과 격벽 간의 정렬이 일치하지 않는 전기영동 표시장치를 보여주는 평면도와 단면도이다.
도 3은 본 발명의 실시 예에 따른 전기영동 표시장치를 나타내는 단면도.
도 4는 본 발명의 실시 예에 따른 전기영동 표시장치의 제조방법을 나타내는 흐름도.
도 5a 내지 도 5g는 본 발명의 실시 예에 따른 전기영동 표시장치의 제조방법을 순차적으로 나타내는 평면도들과 단면도들.
도 6은 도 5b의 임프린팅 공정을 순차적으로 나타내는 단면도들.1 is a plan view and a cross-sectional view illustrating an electrophoretic display device in which alignment between pixel electrodes and partition walls is consistent.
2 is a plan view and a cross-sectional view illustrating an electrophoretic display device in which alignment between pixel electrodes and partition walls is not identical.
3 is a cross-sectional view illustrating an electrophoretic display device according to an exemplary embodiment of the present invention.
4 is a flowchart illustrating a method of manufacturing an electrophoretic display device according to an exemplary embodiment of the present invention.
5A through 5G are plan views and cross-sectional views sequentially illustrating a method of manufacturing an electrophoretic display device according to an exemplary embodiment of the present invention.
6 is a cross-sectional view sequentially illustrating the imprinting process of FIG. 5B.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings. Like reference numerals throughout the specification denote substantially identical components. In the following description, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. The component name used in the following description may be selected in consideration of easiness of specification, and may be different from the actual product name.

도 3은 본 발명의 실시 예에 따른 전기영동 표시장치를 나타내는 단면도이다. 도 3을 참조하면, 본 발명의 실시 예에 따른 전기영동 표시장치는 제1 기판(111), 제1 기판(111)과 대향되는 제2 기판(124), 제1 기판(111) 상에 형성되고 게이트 전극(112), 반도체 패턴(114), 소스 전극(115), 및 드레인 전극(116)을 포함하는 박막 트랜지스터(Thin Film Transistor, TFT), 컨택홀(119)을 통해 박막 트랜지스터(TFT)의 드레인 전극(116)과 접속된 화소 전극(118), 제2 기판(124) 상에 형성된 공통전극(123), 화소 영역(P)와 화소 영역(P) 사이의 비표시영역(NDA)에 형성되어 각각의 화소 영역(P)을 구획하는 격벽(120), 및 제1 기판(111)과 제2 기판(124) 사이에 형성된 전기영동층(122)을 포함한다. 제1 및 제2 기판(111, 124)은 쉽게 구부러지거나 휘어지는 플라스틱(plastic)으로 형성될 수 있다.3 is a cross-sectional view illustrating an electrophoretic display device according to an exemplary embodiment of the present invention. Referring to FIG. 3, an electrophoretic display device according to an exemplary embodiment of the present invention is formed on a first substrate 111, a second substrate 124 facing the first substrate 111, and a first substrate 111. And a thin film transistor (TFT) through a thin film transistor (TFT) and a contact hole 119 including a gate electrode 112, a semiconductor pattern 114, a source electrode 115, and a drain electrode 116. The pixel electrode 118 connected to the drain electrode 116 of the pixel electrode, the common electrode 123 formed on the second substrate 124, and the non-display area NDA between the pixel region P and the pixel region P. FIG. A partition wall 120 formed to partition each pixel area P, and an electrophoretic layer 122 formed between the first substrate 111 and the second substrate 124. The first and second substrates 111 and 124 may be formed of plastic that is easily bent or curved.

제1 기판(111) 상에는 게이트 전극(112)을 포함하는 게이트 금속 패턴이 형성되고, 게이트 금속 패턴 상에는 게이트 절연막(113)이 형성된다. 게이트 절연막(113) 상에는 반도체 패턴(114)이 형성되고, 게이트 절연막(113)과 반도체 패턴(114) 상에는 소스 전극(115), 드레인 전극(116), 및 데이터 라인(121)을 포함하는 소스/드레인 금속 패턴이 형성된다. 게이트 절연막(113)과 소스/드레인 금속 패턴 상에는 보호막(117)이 형성된다. 보호막(117) 상에는 화소 전극(118)이 형성되고, 보호막(117)을 관통하여 드레인 전극(116)을 노출시키는 컨택홀(119)이 형성된다. 화소 전극(118)은 화소 영역(P)와 비표시영역(NDA)에 모두 형성되나, 화소 영역(P)에 형성되는 제1 화소 전극(118a)만이 컨택홀(119)을 통해 드레인 전극(116)과 접속된다. 또한, 비표시영역(NDA)에 형성되는 제2 화소 전극(118b)은 제1 화소 전극(118a)과 소정의 간격(d)만큼 이격된다. 따라서, 제2 화소 전극(118b)은 제1 화소 전극(118a)과 전기적으로 분리된다. 제2 화소 전극(118b) 상에는 격벽(120)이 형성되고, 격벽(120)은 각각의 화소 영역(P)을 구획한다. 화소 영역(P)은 제1 화소 전극(118a)과 공통전극(123) 간의 전계에 의해 전기영동층(122)을 구동하는 구동 영역을 의미하고, 비표시영역(NDA)은 비구동 영역을 의미한다.A gate metal pattern including the gate electrode 112 is formed on the first substrate 111, and a gate insulating layer 113 is formed on the gate metal pattern. A semiconductor pattern 114 is formed on the gate insulating layer 113, and a source / source includes a source electrode 115, a drain electrode 116, and a data line 121 on the gate insulating layer 113 and the semiconductor pattern 114. A drain metal pattern is formed. The passivation layer 117 is formed on the gate insulating layer 113 and the source / drain metal pattern. The pixel electrode 118 is formed on the passivation layer 117, and a contact hole 119 is formed through the passivation layer 117 to expose the drain electrode 116. The pixel electrode 118 is formed in both the pixel area P and the non-display area NDA, but only the first pixel electrode 118a formed in the pixel area P is connected to the drain electrode 116 through the contact hole 119. ) Is connected. In addition, the second pixel electrode 118b formed in the non-display area NDA is spaced apart from the first pixel electrode 118a by a predetermined distance d. Therefore, the second pixel electrode 118b is electrically separated from the first pixel electrode 118a. The partition wall 120 is formed on the second pixel electrode 118b, and the partition wall 120 partitions each pixel area P. Referring to FIG. The pixel region P refers to a driving region that drives the electrophoretic layer 122 by an electric field between the first pixel electrode 118a and the common electrode 123, and the non-display region NDA refers to a non-driving region. do.

각각의 화소 영역(P)에 형성된 박막 트랜지스터(TFT)는 게이트 라인을 통해 인가되는 스캔 신호에 응답하여 데이터 라인(121)을 통해 인가되는 데이터 전압을 제1 화소 전극(118a)에 인가한다. 이를 위해, 박막 트랜지스터(TFT)의 게이트 전극(112)은 게이트 라인에 접속되고, 소스 전극(115)은 데이터 라인에 접속되며, 드레인 전극(116)은 제1 화소 전극(118a)에 접속된다.The thin film transistor TFT formed in each pixel region P applies a data voltage applied through the data line 121 to the first pixel electrode 118a in response to a scan signal applied through the gate line. For this purpose, the gate electrode 112 of the thin film transistor TFT is connected to the gate line, the source electrode 115 is connected to the data line, and the drain electrode 116 is connected to the first pixel electrode 118a.

각각의 화소 영역(P)에 형성된 전기영동층(122)은 제1 화소 전극(118a)과 공통전극(123) 사이에 전계에 따라 구동된다. 전기영동층(122)은 양전하의 특성이 있고 제1 색을 갖는 제1 입자와, 음전하의 특성이 있고 제2 색을 갖는 제2 입자가 산포된 전기영동입자들을 포함한다. 따라서, 제1 화소 전극(118a) 공통전극(123)에 인가되는 공통전압 대비 정극성의 전압이 인가되면, 제1 입자가 공통전극(123) 쪽으로 이동하고 제2 입자가 제1 화소 전극(118a) 쪽으로 이동하게 된다. 따라서, 화소 영역(P)는 제1 색을 표시하게 된다. 또한, 제1 화소 전극(118a)에 공통전압 대비 부극성의 전압이 인가되면, 제2 입자가 공통전극(123) 쪽으로 이동하고 제1 입자가 제1 화소 전극(118a) 쪽으로 이동하게 된다. 따라서, 화소 영역(P)는 제2 색을 표시하게 된다. 예를 들어, 제1 입자가 화이트(white) 입자로 구현되고 제2 입자가 블랙(black) 입자로 구현되는 경우, 제1 색은 화이트를 의미하고, 제2 색은 블랙을 의미한다. 또한, 제1 입자가 화이트 입자로 구현되고 제2 입자가 적색(red)/녹색(green)/청색(blue) 입자로 구현되는 경우, 제1 색은 화이트를 의미하고, 제2 색은 적색/녹색/청색을 의미한다. 각각의 화소 영역(P)의 제1 입자와 제2 입자의 전하 특성과 색상은 당업자가 변경 가능한 범위에서 변경될 수 있음에 주의하여야 한다.
The electrophoretic layer 122 formed in each pixel region P is driven according to an electric field between the first pixel electrode 118a and the common electrode 123. The electrophoretic layer 122 includes first particles having a positive charge and having a first color, and electrophoretic particles scattered with a second particle having a negative charge and having a second color. Therefore, when a positive voltage is applied to the common voltage applied to the common electrode 123 of the first pixel electrode 118a, the first particles move toward the common electrode 123, and the second particles move to the first pixel electrode 118a. To the side. Therefore, the pixel area P displays the first color. In addition, when a negative voltage relative to the common voltage is applied to the first pixel electrode 118a, the second particles move toward the common electrode 123, and the first particles move toward the first pixel electrode 118a. Therefore, the pixel area P displays the second color. For example, when the first particles are embodied as white particles and the second particles are embodied as black particles, the first color means white and the second color means black. In addition, when the first particles are embodied as white particles and the second particles are embodied as red / green / blue particles, the first color means white and the second color is red / It means green / blue. It should be noted that charge characteristics and colors of the first and second particles of each pixel region P may be changed within a range that can be changed by those skilled in the art.

도 4는 본 발명의 실시 예에 따른 전기영동 표시장치의 제조방법을 나타내는 흐름도이다. 도 5a 내지 도 5g는 본 발명의 실시 예에 따른 전기영동 표시장치의 제조방법을 순차적으로 나타내는 평면도들과 단면도들이다. 이하에서, 도 4 및 도 5a 내지 도 5g를 참조하여 본 발명의 실시 예에 따른 전기영동 표시장치의 제조방법을 상세히 살펴본다.4 is a flowchart illustrating a method of manufacturing an electrophoretic display device according to an exemplary embodiment of the present invention. 5A through 5G are plan views and cross-sectional views sequentially illustrating a method of manufacturing an electrophoretic display device according to an exemplary embodiment of the present invention. Hereinafter, a method of manufacturing an electrophoretic display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 4 and 5A to 5G.

첫 번째로, 제1 단계는 도 5a와 같이 게이트 금속 패턴, 반도체 패턴(114), 소스/드레인 금속 패턴, 및 화소 전극을 형성한다. 제1 기판(111) 상에는 게이트 전극(112)을 포함하는 게이트 금속 패턴이 형성되고, 게이트 금속 패턴 상에는 게이트 절연막(113)이 형성된다. 게이트 절연막(113) 상에는 반도체 패턴(114)이 형성되고, 게이트 절연막(113)과 반도체 패턴(114) 상에는 소스 전극(115), 드레인 전극(116), 및 데이터 라인(121)을 포함하는 소스/드레인 금속 패턴이 형성된다. 게이트 절연막(113)과 소스/드레인 금속 패턴 상에는 보호막(117)이 형성된다. 보호막(117) 상에는 화소 전극(118)이 형성되고, 보호막(117)을 관통하여 드레인 전극(116)을 노출시키는 컨택홀(119)이 형성된다. 화소 전극(118)은 보호막(117) 상의 전면(全面)에 형성되고, 컨택홀(119)을 통해 드레인 전극(116)과 접속된다. (S101)First, as shown in FIG. 5A, the first step forms a gate metal pattern, a semiconductor pattern 114, a source / drain metal pattern, and a pixel electrode. A gate metal pattern including the gate electrode 112 is formed on the first substrate 111, and a gate insulating layer 113 is formed on the gate metal pattern. A semiconductor pattern 114 is formed on the gate insulating layer 113, and a source / source includes a source electrode 115, a drain electrode 116, and a data line 121 on the gate insulating layer 113 and the semiconductor pattern 114. A drain metal pattern is formed. The passivation layer 117 is formed on the gate insulating layer 113 and the source / drain metal pattern. The pixel electrode 118 is formed on the passivation layer 117, and a contact hole 119 is formed through the passivation layer 117 to expose the drain electrode 116. The pixel electrode 118 is formed on the entire surface of the passivation layer 117 and is connected to the drain electrode 116 through the contact hole 119. (S101)

두 번째로, 제2 단계는 도 5b와 같이 화소 전극(118) 상의 전면(全面)에 임프린팅(imprinting) 방식으로 화소 전극 노출부(125)를 포함하는 격벽(120)을 형성한다. 임프린팅 방식은 화소 전극(118) 상에 레진(resin)을 도포한 후, 몰드(200)를 이용하여 압력을 가하여 스탬핑(stamping) 공정으로 형성하는 것을 의미한다.Secondly, in the second step, as shown in FIG. 5B, the barrier rib 120 including the pixel electrode exposed part 125 is formed on the entire surface of the pixel electrode 118 by imprinting. The imprinting method means applying a resin onto the pixel electrode 118 and then applying a pressure using the mold 200 to form a stamping process.

이하에서, 도 6을 참조하여 임프린팅 방식에 대하여 상세히 설명한다. 도 6의 (a)와 같이 격벽(120)이 형성될 부분(201)이 음각으로 형성되고 화소 전극 노출부(125)가 형성될 부분(202)이 양각으로 형성된 몰드(200)를 마련한다. 몰드(200)는 폴리 우레탄, 및 아크릴계 수지 등으로 형성될 수 있다. 그 다음, 도 6의 (b)와 같이 화소 전극(118) 상의 전면(全面)에 레진(resin)(127)을 도포하고, 몰드(200)를 이용하여 압력을 가한다. 레진(127)은 건식 식각(dry etch)의 용이성을 위해 아크릴계 레진 등으로 형성될 수 있다. 그 다음, 도 6의 (c)와 같이 레진(127)을 열, 자외선 등을 이용하여 경화시킨 후, 몰드(200)를 분리하여 격벽(120)을 형성한다. 한편, 화소 전극 노출부(125)는 격벽(120)에 인접하여 형성될 수 있다. (S102)Hereinafter, an imprinting method will be described in detail with reference to FIG. 6. As shown in FIG. 6A, a mold 200 in which a portion 201 in which the partition wall 120 is to be formed is formed in an intaglio form and a portion 202 in which the pixel electrode exposed portion 125 is to be formed in an embossed form is provided. The mold 200 may be formed of polyurethane, acrylic resin, or the like. Next, as shown in FIG. 6B, a resin 127 is coated on the entire surface of the pixel electrode 118, and pressure is applied using the mold 200. The resin 127 may be formed of acrylic resin or the like for ease of dry etching. Next, as shown in FIG. 6C, the resin 127 is cured using heat, ultraviolet rays, or the like, and then the mold 200 is separated to form the partition wall 120. Meanwhile, the pixel electrode exposed part 125 may be formed adjacent to the partition wall 120. (S102)

세 번째로, 제3 단계는 도 5c와 같이 화소 전극 노출부(125)에 형성된 레진(127)의 잔막(126)을 제거한다. 임프린팅 방식은 몰드(200)에 약간의 오차가 있다면 아무리 높은 압력을 가한다고 하더라도 잔막(126) 형성 없이 화소 전극(118)을 노출시키기 어렵다. 따라서, 화소 전극 노출부(125)에서 완전히 노출되지 않은 화소 전극(118)을 노출시키기 위해 잔막(126)을 제거하기 위한 건식 식각 공정이 필요하다. 건식 식각 공정의 식각 가스는 산소(O2) 등이 사용될 수 있다. 특히, 건식 식각 공정을 이용하여 전면(全面)에 형성된 잔막(126)을 효과적으로 제거하기 위해서, 잔막(126)의 두께는 0.5㎛ 이하로 형성되는 것이 바람직하다. (S103)Third, the third step removes the remaining film 126 of the resin 127 formed in the pixel electrode exposed portion 125 as shown in FIG. 5C. In the imprinting method, if there is a slight error in the mold 200, no matter how high a pressure is applied, it is difficult to expose the pixel electrode 118 without forming the residual film 126. Therefore, a dry etching process for removing the residual film 126 is required to expose the pixel electrode 118 that is not completely exposed in the pixel electrode exposing portion 125. As the etching gas of the dry etching process, oxygen (O 2 ) or the like may be used. In particular, in order to effectively remove the residual film 126 formed on the entire surface using a dry etching process, the thickness of the residual film 126 is preferably formed to be 0.5 μm or less. (S103)

네 번째로, 제4 단계는 도 5d와 같이 화소 전극 노출부(125)에 노출된 화소 전극(118)을 식각함으로써, 화소 영역(P) 각각마다 제1 화소 전극(118a)과 제2 화소 전극(118b)을 패터닝한다. 화소 전극 노출부(125)에 노출된 화소 전극(118)의 식각은 습식 식각(wet etch) 또는 건식 식각으로 진행할 수 있으나, 습식 식각으로 진행하는 것이 바람직하다. 화소 전극 노출부(125)에 노출된 화소 전극(118)을 습식 식각으로 식각하는 경우, 식각 물질은 AlNd, Mo 등이 사용될 수 있다.Fourth, in the fourth step, as illustrated in FIG. 5D, the pixel electrode 118 exposed to the pixel electrode exposing unit 125 is etched to thereby etch the first pixel electrode 118a and the second pixel electrode for each pixel area P. FIG. Pattern 118b. The etching of the pixel electrode 118 exposed to the pixel electrode exposing unit 125 may be performed by wet etching or dry etching, but it is preferable to proceed by wet etching. When the pixel electrode 118 exposed to the pixel electrode exposed part 125 is etched by wet etching, AlNd, Mo, or the like may be used as the etching material.

결국, 화소 전극(118)은 화소 영역(P)와 비표시영역(NDA)에 모두 형성되나, 화소 전극 노출부(125)에 노출된 화소 전극(118)이 식각되기 때문에 화소 영역(P)에 형성된 화소 전극(118a)과 비표시영역(NDA)에 형성된 화소 전극(118b)은 소정의 간격(d)만큼 이격된다. 따라서, 제2 화소 전극(118b)은 제1 화소 전극(118a)과 전기적으로 분리되며, 제1 화소 전극(118a)만이 컨택홀(119)을 통해 드레인 전극(116)과 접속되어 박막 트랜지스터(TFT)를 통해 데이터 전압을 인가받는다. (S104)As a result, the pixel electrode 118 is formed in both the pixel area P and the non-display area NDA, but since the pixel electrode 118 exposed to the pixel electrode exposed part 125 is etched, the pixel electrode 118 is formed in the pixel area P. FIG. The formed pixel electrode 118a and the pixel electrode 118b formed in the non-display area NDA are spaced apart by a predetermined distance d. Accordingly, the second pixel electrode 118b is electrically separated from the first pixel electrode 118a, and only the first pixel electrode 118a is connected to the drain electrode 116 through the contact hole 119 to form a thin film transistor TFT. The data voltage is applied through). (S104)

다섯 번째로, 제5 단계는 도 5e와 같이 제1 화소 전극(118a) 상에 남아있는 레진(127)을 애싱(ashing) 공정으로 제거한다. 이로 인해, 제2 화소 전극(118b) 상에는 격벽(120)이 형성되고, 격벽(120)은 각각의 화소 영역(P)를 구획한다. (S105)Fifth, the fifth step removes the resin 127 remaining on the first pixel electrode 118a by an ashing process as shown in FIG. 5E. Thus, the partition wall 120 is formed on the second pixel electrode 118b, and the partition wall 120 partitions each pixel area P. As shown in FIG. (S105)

여섯 번째로, 제6 단계는 도 5f와 같이 격벽(120)에 의해 형성된 각각의 화소 영역(P)의 전기영동층(122)에 전기영동입자를 주입한다. 전기영동입자는 잉크젯 프린팅(inkjet printing) 방법 또는 스크린 인쇄법(screen printing) 방법으로 주입될 수 있다. 각각의 화소 영역(P)는 적색, 녹색, 청색, 및 화이트 중 어느 하나를 표시하도록 구현될 수 있다. 이 경우, 적색 화소, 녹색 화소, 청색 화소, 및 화이트 화소는 서브 화소로 구현되며, 적색 화소, 녹색 화소, 청색 화소, 및 화이트 화소가 하나의 단위 화소로서, 영상을 표시하게 된다. 하지만, 이는 하나의 예에 불과하므로, 이에 한정되지 않음에 주의하여야 한다. (S106)Sixth, the sixth step injects electrophoretic particles into the electrophoretic layer 122 of each pixel region P formed by the partition wall 120 as shown in FIG. 5F. Electrophoretic particles may be injected by an inkjet printing method or a screen printing method. Each pixel area P may be implemented to display any one of red, green, blue, and white. In this case, the red pixel, the green pixel, the blue pixel, and the white pixel are implemented as sub-pixels, and the red pixel, the green pixel, the blue pixel, and the white pixel are displayed as one unit pixel to display an image. However, it should be noted that this is only an example and is not limited thereto. (S106)

일곱 번째로, 제7 단계는 도 5g와 같이 제2 기판(124)상의 전면에는 공통전극(123)이 형성된다. 공통전극(123)이 형성된 제2 기판(124)은 제1 기판(111)과 실런트(sealant) 등과 같은 접착제를 이용하여 합착된다. 한편, 격벽(120)은 각각의 화소 영역(P)를 구획할 뿐만 아니라, 전기영동층(122)의 갭을 유지하는 스페이서(spacer)의 역할을 한다. (S107)Seventh, in the seventh step, the common electrode 123 is formed on the entire surface of the second substrate 124 as shown in FIG. 5G. The second substrate 124 on which the common electrode 123 is formed is bonded to the first substrate 111 using an adhesive such as a sealant. Meanwhile, the partition wall 120 not only partitions each pixel area P, but also serves as a spacer for maintaining a gap of the electrophoretic layer 122. (S107)

이상에서 살펴본 바와 같이, 본 발명은 화소 전극(118)을 보호막(117) 상의 전면(全面)에 형성하고 임프린팅 방식으로 격벽(120)을 형성한 후, 격벽(120)과 화소 전극(118)을 동시에 패터닝한다. 그 결과, 본 발명은 화소 전극(118)과 격벽(120) 간에 정렬이 필요 없으므로, 화소 전극(118)과 격벽(120) 간의 정렬 오차로 인한 표시품질 저하를 방지할 수 있다.
As described above, in the present invention, the pixel electrode 118 is formed on the entire surface of the passivation layer 117 and the partition wall 120 is formed by an imprinting method, and then the partition wall 120 and the pixel electrode 118 are formed. At the same time. As a result, since the present invention does not require alignment between the pixel electrode 118 and the partition wall 120, display quality degradation due to an alignment error between the pixel electrode 118 and the partition wall 120 can be prevented.

이상, 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양하게 변경 및 수정할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
As described above, those skilled in the art may make various changes and modifications without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

11, 111: 제1 기판 12, 112: 게이트 전극
13, 113: 게이트 절연막 14, 114: 반도체 패턴
15, 115: 소스 전극 16, 116: 드레인 전극
17, 117: 보호막 18, 118: 화소 전극
19, 119: 컨택홀 20, 120: 격벽
21, 121: 데이터 라인 122: 전기영동입자
123: 공통전극 124: 제2 기판
125: 화소 전극 노출부 126: 잔막
127: 레진11, 111: first substrate 12, 112: gate electrode
13 and 113: gate insulating film 14 and 114: semiconductor pattern
15, 115: source electrode 16, 116: drain electrode
17, 117: protective film 18, 118: pixel electrode
19, 119: contact hole 20, 120: bulkhead
21, 121: data line 122: electrophoretic particles
123: common electrode 124: second substrate
125: pixel electrode exposed portion 126: remaining film
127: resin

Claims (11)

제1 기판과 상기 제1 기판과 대향되는 제2 기판;
상기 제1 기판상에 형성되고, 게이트 전극, 반도체 패턴, 소스 전극, 및 드레인 전극을 포함하는 박막 트랜지스터;
상기 박막 트랜지스터를 덮는 보호막을 관통하여 상기 드레인 전극을 노출시키는 컨택홀을 통해 상기 드레인 전극과 접속되는 제1 화소 전극;
상기 제1 화소 전극과 소정의 간격만큼 이격되어 형성됨으로써 상기 제1 화소 전극과 전기적으로 분리되는 제2 화소 전극; 및
상기 제2 화소 전극 상에 형성되어 각각의 화소 영역을 구획하는 격벽을 포함하는 전기영동표시장치.A first substrate and a second substrate facing the first substrate;
A thin film transistor formed on the first substrate and including a gate electrode, a semiconductor pattern, a source electrode, and a drain electrode;
A first pixel electrode connected to the drain electrode through a contact hole exposing the drain electrode through a passivation layer covering the thin film transistor;
A second pixel electrode formed to be spaced apart from the first pixel electrode by a predetermined distance to be electrically separated from the first pixel electrode; And
And a barrier rib formed on the second pixel electrode to partition each pixel area. 제 1 항에 있어서,
상기 제1 화소 전극은 상기 화소 영역에 형성되며, 상기 제2 화소 전극은 비표시영역에 형성되는 것을 특징으로 하는 전기영동표시장치.The method of claim 1,
And the first pixel electrode is formed in the pixel area, and the second pixel electrode is formed in a non-display area. 제 1 항에 있어서,
상기 제2 기판상의 전면에 형성된 공통전극을 더 포함하는 전기영동표시장치.The method of claim 1,
And a common electrode formed on the entire surface of the second substrate. 제1 기판상에 게이트 전극, 반도체 패턴, 소스 전극, 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계;
상기 박막 트랜지스터를 덮는 보호막을 관통하여 상기 드레인 전극을 노출시키는 컨택홀을 통해 상기 드레인 전극과 접속되는 화소 전극을 상기 보호막 상의 전면에 형성하는 단계;
상기 화소 전극 상에 레진을 도포하고 몰드를 이용하여 임프린팅 공정으로 화소 전극 노출부를 포함하는 격벽을 형성하는 단계;
상기 화소 전극 노출부에 형성된 레진의 잔막을 제거하는 단계;
상기 화소 전극 노출부에 노출된 상기 화소 전극을 식각하여 화소 영역에 제1 화소 전극을 형성하고, 상기 제1 화소 전극과 소정의 간격만큼 이격되어 상기 제1 화소 전극과 전기적으로 분리되도록 비표시영역에 제2 화소 전극을 형성하는 단계;
상기 제1 화소 전극 상에 남아있는 레진을 제거하는 단계;
상기 화소 영역에 전기영동입자를 주입하는 단계; 및
공통전극이 형성된 제2 기판을 상기 제1 기판과 합착하는 단계를 포함하는 전기영동표시장치의 제조방법.Forming a thin film transistor including a gate electrode, a semiconductor pattern, a source electrode, and a drain electrode on the first substrate;
Forming a pixel electrode connected to the drain electrode on the entire surface of the passivation layer through a contact hole exposing the drain electrode through the passivation layer covering the thin film transistor;
Applying a resin on the pixel electrode and forming a partition including a pixel electrode exposed portion by an imprinting process using a mold;
Removing the remaining film of the resin formed on the pixel electrode exposed portion;
The pixel electrode exposed to the pixel electrode exposed portion is etched to form a first pixel electrode in the pixel area, and is spaced apart from the first pixel electrode by a predetermined distance to be electrically separated from the first pixel electrode. Forming a second pixel electrode on the substrate;
Removing the resin remaining on the first pixel electrode;
Injecting electrophoretic particles into the pixel region; And
And bonding the second substrate having the common electrode formed thereon to the first substrate. 제 4 항에 있어서,
상기 화소 전극 상에 레진을 도포하고 몰드를 이용하여 임프린팅 공정으로 화소 전극 노출부를 포함하는 격벽을 형성하는 단계는,
상기 화소 전극 노출부를 상기 격벽에 인접하여 형성하는 것을 특징으로 하는 전기영동표시장치의 제조방법.5. The method of claim 4,
Applying a resin on the pixel electrode and forming a partition including a pixel electrode exposed portion in the imprinting process using a mold,
And the pixel electrode exposed portion is formed adjacent to the partition wall. 제 4 항에 있어서,
상기 화소 전극 상에 레진을 도포하고 몰드를 이용하여 임프린팅 공정으로 화소 전극 노출부를 포함하는 격벽을 형성하는 단계는,
상기 화소 전극 노출부에서 레진의 잔막이 0.5㎛ 이하로 형성되도록 하는 것을 특징으로 하는 전기영동표시장치의 제조방법.5. The method of claim 4,
Applying a resin on the pixel electrode and forming a partition including a pixel electrode exposed portion in the imprinting process using a mold,
And a residual film of resin is formed to be 0.5 탆 or less in the pixel electrode exposed portion. 제 4 항에 있어서,
상기 화소 전극 상에 레진을 도포하고 몰드를 이용하여 임프린팅 공정으로 화소 전극 노출부를 포함하는 격벽을 형성하는 단계는,
상기 화소 전극 상의 전면에 레진을 도포하는 단계;
상기 화소 전극 노출부가 양각으로 형성되고 상기 격벽이 음각으로 형성된 상기 몰드를 이용하여 상기 레진에 압력을 가하는 단계; 및
상기 레진을 경화시킨 후 상기 몰드를 제거하는 단계를 포함하는 것을 특징으로 하는 전기영동표시장치의 제조방법.5. The method of claim 4,
Applying a resin on the pixel electrode and forming a partition including a pixel electrode exposed portion in the imprinting process using a mold,
Applying resin to the entire surface of the pixel electrode;
Applying pressure to the resin by using the mold in which the pixel electrode exposed portion is embossed and the partition is engraved; And
And removing the mold after the resin is cured. 제 4 항에 있어서,
상기 몰드는 폴리우레탄으로 형성된 것을 특징으로 하는 전기영동표시장치의 제조방법.5. The method of claim 4,
The mold is a method of manufacturing an electrophoretic display, characterized in that formed of polyurethane. 제 4 항에 있어서,
상기 화소 전극 노출부에 형성된 레진의 잔막을 제거하는 단계는,
산소 가스를 이용한 건식 식각 공정으로 상기 레진의 잔막을 식각하는 것을 특징으로 하는 전기영동표시장치의 제조방법.5. The method of claim 4,
Removing the remaining film of the resin formed in the pixel electrode exposed portion,
A method of manufacturing an electrophoretic display device, characterized in that the remaining film of the resin is etched by a dry etching process using oxygen gas. 제 4 항에 있어서,
상기 화소 전극 노출부에 노출된 상기 화소 전극을 식각하여 화소 영역에 제1 화소 전극을 형성하고, 상기 제1 화소 전극과 소정의 간격만큼 이격되어 상기 제1 화소 전극과 전기적으로 접속되지 않도록 비표시영역에 제2 화소 전극을 형성하는 단계는,
AlNd 또는 Mo를 이용한 습식 식각 공정으로 상기 화소 전극을 식각하는 것을 특징으로 하는 전기영동표시장치의 제조방법.5. The method of claim 4,
The pixel electrode exposed to the pixel electrode exposed portion is etched to form a first pixel electrode in the pixel area, and to be non-displayed so as to be electrically spaced apart from the first pixel electrode by a predetermined interval. The forming of the second pixel electrode in the region may include
A method of manufacturing an electrophoretic display device, wherein the pixel electrode is etched by a wet etching process using AlNd or Mo. 제 4 항에 있어서,
상기 제1 화소 전극 상에 남아있는 레진을 제거하는 단계는,
상기 제1 화소 전극 상에 남아있는 레진을 애싱 공정으로 제거하는 것을 특징으로 하는 전기영동표시장치의 제조방법.5. The method of claim 4,
Removing the resin remaining on the first pixel electrode,
And a resin remaining on the first pixel electrode is removed by an ashing process.
KR1020120034918A 2012-04-04 2012-04-04 Electrophoretic image display and method for fabricating the same KR101989495B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120034918A KR101989495B1 (en) 2012-04-04 2012-04-04 Electrophoretic image display and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120034918A KR101989495B1 (en) 2012-04-04 2012-04-04 Electrophoretic image display and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20130112502A true KR20130112502A (en) 2013-10-14
KR101989495B1 KR101989495B1 (en) 2019-06-14

Family

ID=49633501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120034918A KR101989495B1 (en) 2012-04-04 2012-04-04 Electrophoretic image display and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR101989495B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170112129A (en) * 2016-03-30 2017-10-12 주식회사 나노브릭 Electrophoretic Display Film, Electrophoretic Display Device and Method thereof
KR20170114619A (en) * 2016-04-05 2017-10-16 주식회사 나노브릭 Electrophoresis display apparatus and method of fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080046960A (en) * 2006-11-24 2008-05-28 삼성전자주식회사 Electrophoretic display and method for manufacturing thereof
KR20100025965A (en) * 2008-08-28 2010-03-10 삼성전자주식회사 Electrophoretic display device and color expression method thereof
KR20110074245A (en) * 2009-12-24 2011-06-30 엘지디스플레이 주식회사 Electrophoretic display device and method for fabricating the same
JP4731467B2 (en) * 2003-02-14 2011-07-27 シピックス・イメージング・インコーポレーテッド Electrophoretic display with dual mode switching

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4731467B2 (en) * 2003-02-14 2011-07-27 シピックス・イメージング・インコーポレーテッド Electrophoretic display with dual mode switching
KR20080046960A (en) * 2006-11-24 2008-05-28 삼성전자주식회사 Electrophoretic display and method for manufacturing thereof
KR20100025965A (en) * 2008-08-28 2010-03-10 삼성전자주식회사 Electrophoretic display device and color expression method thereof
KR20110074245A (en) * 2009-12-24 2011-06-30 엘지디스플레이 주식회사 Electrophoretic display device and method for fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170112129A (en) * 2016-03-30 2017-10-12 주식회사 나노브릭 Electrophoretic Display Film, Electrophoretic Display Device and Method thereof
KR20170114619A (en) * 2016-04-05 2017-10-16 주식회사 나노브릭 Electrophoresis display apparatus and method of fabricating the same

Also Published As

Publication number Publication date
KR101989495B1 (en) 2019-06-14

Similar Documents

Publication Publication Date Title
US10504849B2 (en) Display device and method for manufacturing the same
EP2360513A1 (en) Liquid crystal panel and liquid crystal display device
KR101146536B1 (en) Display panel, method of manufacturing the same and display device having the same
US7884913B2 (en) Liquid crystal display device
US7182877B2 (en) Method for manufacturing electro-optical device, electro-optical device, and electronic apparatus
KR101332048B1 (en) Display device and method of manufacturing the same
KR20060136129A (en) Display panel, method of manufacturing the same and display device having the same
KR20120098183A (en) Electro phoretic display and method for manufacturing the same
KR20110067261A (en) Liquid crystal display device and method for manufacturing thereof
KR20050000649A (en) Liquid Crystal Display Panel and Method of Fabricating the same
JP2009300475A (en) Substrate device, display element, and method for manufacturing substrate device
US8964134B2 (en) Liquid crystal display device
WO2012063719A1 (en) Liquid crystal display panel, and method for producing same
JP2008158169A (en) Liquid crystal display panel and method for manufacturing the same
WO2013023561A1 (en) Array substrate, preparation method thereof and display device
KR20140020159A (en) Electrowetting display device and manufacturing method thereof
KR101989495B1 (en) Electrophoretic image display and method for fabricating the same
US20100078644A1 (en) Insulating film pattern, method for manufacturing the same, and method for manufacturing thin film transistor substrate using the same
US20200012137A1 (en) Substrate for display device, display device, and method of producing substrate for display device
KR20080062104A (en) Array substrate, display panel having the array substrate and method for manufacturing the array substrate
US20130250200A1 (en) Array substrate for liquid crystal display panel
KR101381204B1 (en) Methode of array substrate for liquid crystal display device
US8928968B2 (en) Electrophoretic display panel and manufacturing method thereof and electrophoretic display apparatus
JP2013205625A (en) Liquid crystal display device
KR101338110B1 (en) Dry film flim and method of forming liquid crystal display panel using it

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant